[go: up one dir, main page]

CN110223989A - 薄膜晶体管基板及其制作方法 - Google Patents

薄膜晶体管基板及其制作方法 Download PDF

Info

Publication number
CN110223989A
CN110223989A CN201910449049.8A CN201910449049A CN110223989A CN 110223989 A CN110223989 A CN 110223989A CN 201910449049 A CN201910449049 A CN 201910449049A CN 110223989 A CN110223989 A CN 110223989A
Authority
CN
China
Prior art keywords
layer
metal
gate
source
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910449049.8A
Other languages
English (en)
Inventor
章仟益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910449049.8A priority Critical patent/CN110223989A/zh
Priority to US16/624,206 priority patent/US11289605B2/en
Publication of CN110223989A publication Critical patent/CN110223989A/zh
Priority to PCT/CN2019/116129 priority patent/WO2020238030A1/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管基板及其制作方法,包括:基板;栅极层,形成于所述基板上;栅极绝缘层,形成于所述栅极层上;金属氧化物层,形成于所述栅极绝缘层上;以及源漏极,分别形成于所述金属氧化物层两端,所述源漏极分別具有层叠结构,所述层叠结构包括第一金属层及第二金属层,所述第一金属层形成于所述第二金属层上。避免源漏极刻蚀时金属氧化物沟道受到酸腐蚀增加半导体缺陷,有效防止铜在高温等条件向下扩散至金属氧化物沟道内。无需额外添加阻挡层材料,降低了生产成本的同时,减少阻挡层材料残留导致短路等风险。

Description

薄膜晶体管基板及其制作方法
技术领域
本发明涉及显示面板领域,特别涉及一种薄膜晶体管基板及其制作方法。
背景技术
液晶显示器(Liquid Crystal Display,LCD)是目前市场上应用最为广泛的显示产品,其本身具有高亮度、长寿命、广视角、大尺寸显示等优点,并且液晶显示器相关的生产工艺技术十分成熟,产品良率高,生产成本相对较低,市场接受度高。
薄膜晶体管(Thin Film Transistor,TFT)基板是液晶显示器能够实现显示效果的重要一环。在形成薄膜晶体管基板中的金属氧化物时,氧化铟镓锌(Indium GalliumZinc Oxide,IGZO)由于其载流子迁移率是非晶硅的20~30倍,可以大大提高薄膜晶体管对像素电极的充放电速率,实现更快的刷新率,大大提高像素的行扫描速率。但目前底栅型氧化铟镓锌在制作过程因选择比等问题,导致刻蚀工艺会对氧化铟镓锌有损伤,造成氧化铟镓锌表面缺陷,影响器件漏电流及阈值电压和稳定性。
另外,在形成薄膜晶体管基板中的源漏极时,当源漏极采用铜(Cu)结构,因其与基板或者氧化硅及氮化硅附着力差,铜扩散至沟道等问题,需要额外添加进行阻挡层材料。一方面增加了刻蚀成本,另一方面会有钼(Mo)等阻挡层残留,造成短路等风险。
因此,有必要提供一种新的薄膜晶体管基板及其制作方法,以解决上述问题。
发明内容
本发明的目的在于发明一种薄膜晶体管基板及其制作方法,通过剥离工艺形成源漏极,避免刻蚀工艺对金属氧化物沟道造成损伤;源漏极使用铜和铟锡氧化物的层叠结构,防止铜扩散至金属氧化物沟道内,进而引起风险。
为实现上述目的,本发明提供一种薄膜晶体管基板,包括:基板;栅极层,形成于所述基板上;栅极绝缘层,形成于所述栅极层上;金属氧化物层,形成于所述栅极绝缘层上;以及源漏极,分别形成于所述金属氧化物层两端,所述源漏极分別具有层叠结构,所述层叠结构包括第一金属层及第二金属层,所述第一金属层形成于所述第二金属层上。
进一步地,所述栅极层为层叠结构,其材质为铜和钼。
进一步地,所述栅极绝缘层覆盖所述栅极层和所述基板的表面;以及所述金属氧化物层的材质为氧化铟镓锌。
进一步地,所述第一金属层的材质为铜;以及所述第二金属层的材质为铟锡氧化物。
进一步地,还包括:钝化层,沉积于所述源漏极上,所述钝化层覆盖所述栅极绝缘层、所述源漏极和所述金属氧化物层的表面。
本发明还提供一种薄膜晶体管基板的制作方法,包括如下步骤:
S1、提供一基板;
S2、形成栅极层于所述基板上;
S3、形成栅极绝缘层于所述栅极层上;
S4、形成金属氧化物层于所述栅极绝缘层上;
S5、形成光阻层于所述金属氧化物层上;
S6、对所述光阻层进行修饰灰化,以使所述金属氧化物层上预计形成源漏极的区域形成缺口;
S7、形成金属层于所述光阻层及所述缺口上,所述金属层采用层叠结构,所述层叠结构包括第一金属层及第二金属层,所述第一金属层形成于所述第二金属层上;
S8、剥离覆盖在所述光阻层上的所述金属层,并剥离所述光阻层,剩余的覆盖在所述缺口上的所述金属层作为所述源漏极。
进一步地,所述S2步骤包括:所述栅极层通过溅射成膜制成;所述栅极层为层叠结构,其材质为铜和钼;以及对所述栅极层进行黄光工艺,之后通过湿法刻蚀形成栅极图案。
进一步地,所述栅极绝缘层通过化学气相沉积制成,所述栅极绝缘层覆盖所述栅极层和所述基板的表面;所述金属氧化物层通过溅射成膜制成;以及所述金属氧化物层的材质为氧化铟镓锌。
进一步地,所述第一金属层的材质为铜;以及所述第二金属层的材质为铟锡氧化物。
进一步地,所述步骤S8后还包括如下步骤:
S9、形成钝化层于所述源漏极上;所述钝化层覆盖所述栅极绝缘层、所述源漏极和所述金属氧化物层的表面。
本发明的优点在于,提供了一种薄膜晶体管基板及其制作方法,通过剥离工艺形成源漏极,不使用刻蚀工艺,避免源漏极刻蚀时金属氧化物沟道受到酸腐蚀增加半导体缺陷,进而影响器件漏电流及阈值电压和稳定性;源漏极使用铜和铟锡氧化物的层叠结构,形成图案后铜在铟锡氧化物表面,有效防止铜在高温等条件向下扩散至金属氧化物沟道内;通过使用铜和铟锡氧化物的层叠结构,无需额外添加阻挡层材料,降低了生产成本,同时减少阻挡层材料残留导致短路等风险。
附图说明
图1所示为本发明一实施例中的薄膜晶体管基板的结构示意图;
图2所示为本发明一实施例中的薄膜晶体管基板的制作方法的流程示意图;
图3所述为图2中S1步骤对应的结构示意图;
图4所述为图2中S2步骤对应的结构示意图;
图5所述为图2中S3步骤对应的结构示意图;
图6所述为图2中S4步骤对应的结构示意图;
图7所述为图2中S5步骤对应的结构示意图;
图8所述为图2中S6步骤对应的结构示意图;
图9所述为图2中S7步骤对应的结构示意图;
图10所述为图2中S7步骤对应的结构示意图;
图11所述为图2中S8步骤对应的结构示意图;
图12所述为图11中S8步骤之后的S9步骤对应的结构示意图;
部件编号如下:
1、基板;2、栅极层;3、栅极绝缘层;4、金属氧化物层;5、金属层;6、钝化层;7、光阻层;8、源漏极;
501、第一金属层;502、第二金属层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面参考图1至图10描述本发明实施例薄膜晶体管基板和薄膜晶体管基板的制作方法。
本发明提供了一种薄膜晶体管基板,图1所示为本发明一实施例中的薄膜晶体管基板的结构示意图。薄膜晶体管基板包括:基板1、栅极层2、栅极绝缘层3、金属氧化物层4、源漏极5和钝化层6。
基板1作为薄膜晶体管基板的底部。基板1例如但不限于为玻璃基板。
栅极层2形成于基板1上。优选地,在本实施例中,栅极层2形成于基板1的中间。栅极层2通过溅射成膜工艺制成。栅极层2的膜层结构为层叠结构,其材质为铜和钼。优选地,在本实施例中,铜膜位于钼膜的上方。铜膜厚度例如但不限于为400nm-820nm,可以起到很好的导线作用。钼膜厚度例如但不限于为20nm-45nm,可以起到阻挡作用,同时提高基板1与铜膜的黏附力。
栅极绝缘层3形成于栅极层2上。优选地,在本实施例中,栅极绝缘层3覆盖基板1和栅极层2的上表面。栅极绝缘层3通过化学气相沉积工艺制成。
金属氧化物层4形成于栅极绝缘层3上。优选地,在本实施例中,金属氧化物层4形成于栅极绝缘层3的中间。金属氧化物层4通过溅射成膜工艺制成。金属氧化物层4例如但不限于为氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)。金属氧化物层4作为一半导体层。
对金属氧化物层4图案化,使得金属氧化物层4形成图案。之后,对金属氧化物层4进行热烘烤,然后通过黄光半色调掩膜板进行显影,得到不同段差的光阻。在显影后,通过干刻工艺对不同段差的光阻进行修饰灰化,使得金属氧化物层4与源漏极5接触的区域不存在光阻,金属氧化物层4与源漏极5不接触的区域依然存在光阻。金属氧化物层4与源漏极5不接触的区域的光阻均处于一定角度,用于更好地剥离光阻。优选地,在本实施例中,该角度为30-65度。
源漏极5包括源极和漏极,分别形成于金属氧化物层4上方的两端。源漏极5采用层叠结构,优选地,在本实施例中,如图8所示,源漏极5采用的层叠结构为双层结构,包括第一金属层501及第二金属层502,第一金属层501的材质铜,第二金属层502的材质为铟锡氧化物。优选地,在本实施例中,第一金属层501膜厚例如但不限于为400nm-820nm,可以起到很好的导线作用。第二金属层502膜厚例如但不限于为20nm-45nm,可以起到阻挡作用。第一金属层501在第二金属层502的上方,由于第二金属层502为铟锡氧化物,具有在高温情况下正常工作的特性,这样的结构可以有效地防止铜在高温等情况下向下扩散至下面的金属氧化物层4。同样的,不必额外添加阻挡层材料,以阻挡铜在高温等情况下向下扩散,降低了生产成本的同时,也解决了阻挡层材料如钼等残留引起的短路等风险。
源漏极5直接沉积在金属氧化物层4上,并且在源漏极5金属膜层沉积后,直接对原来残留的光阻进行剥离,形成沟道源漏及图案。这种通过剥离工艺形成的源漏极5,避免了传统的使用刻蚀工艺而引起的金属氧化物层4沟道受酸腐蚀,增加半导体缺陷的问题。
钝化层6形成于源漏极8上,同时覆盖栅极绝缘层3、金属氧化物层4和源漏极5的表面。钝化层6用于隔绝水氧,延长薄膜晶体管基板的工作寿命。
本发明还提供了一种薄膜晶体管基板的制作方法,图2所示为本发明一实施例中的薄膜晶体管基板的制作方法的流程示意图,包括如下步骤:
S1、提供一基板1。
如图3所示,提供一基板1作为薄膜晶体管基板的底部。基板1例如但不限于为玻璃基板。
S2、形成栅极层2于所述基板1上。
如图4所示,在基板1的表面通过溅射成膜(Physical Vapor Deposition,PVD)工艺沉积栅极层2。优选地,在本实例中,栅极层2形成于基板1的中间,呈梯形。栅极层2的膜层结构为层叠结构,其材质为铜和钼。优选地,在本实施例中,铜膜位于钼膜的上方。铜膜厚度例如但不限于为400nm-820nm,可以起到很好的导线作用。钼膜厚度例如但不限于为20nm-45nm,可以起到阻挡作用,同时提高基板1与铜膜的黏附力。
S3、形成栅极绝缘层3于所述栅极层2上。
如图5所示,在栅极层2的表面通过化学气相沉积(Chemical Vapor Deposition,CVD)工艺沉积栅极绝缘层3。优选地,在本实例中,栅极绝缘层3覆盖基板1和栅极层2的上表面。
S4、形成金属氧化物层4于所述栅极绝缘层3上。
如图6所示,在栅极绝缘层3的表面通过溅射成膜工艺沉积金属氧化物层4,优选地,在本实施例中,金属氧化物层4形成于栅极绝缘层3的中间,呈梯形。金属氧化物层4例如但不限于为氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)。金属氧化物层4作为一半导体层。氧化铟镓锌可以提高薄膜晶体管基板对像素电极的充放电速率,实现更快的刷新率,提高像素的行扫描速率。之后进行黄光工艺,再进行蚀刻后,将表面剩余的光阻剥离。
S5、形成光阻层7于所述金属氧化物层4上。
如图7所示,在金属氧化物层4形成图案后,对金属氧化物层4进行热烘烤,然后通过黄光半色调掩膜板进行显影,得到不同段差的光阻层7。光阻层7在金属氧化物层4和预计形成源漏极8的区域比其他区域薄。
S6、对所述光阻层7进行修饰灰化,以使所述金属氧化物层4上预计形成源漏极8的区域形成缺口。
如图8所示,在显影后,通过干刻工艺对不同段差的光阻层7进行修饰灰化,使得金属氧化物层4与预计形成源漏极5的区域不存在光阻层7,金属氧化物层4与预计形成源漏极5之外的区域依然存在光阻层7。金属氧化物层4与预计形成源漏极5的区域由于不存在光阻层7,形成缺口。金属氧化物层4与预计形成源漏极5之外的区域的光阻层7均处于一定角度,用于更好地剥离光阻。优选地,在本实施例中,角度为30-65度。
S7、形成金属层5于所述光阻层7及所述缺口上,所述金属层5采用层叠结构,所述层叠结构包括第一金属层501及第二金属层502,所述第一金属层501形成于所述第二金属层502上。
如图9所示,金属层5形成于光阻层7上及缺口上,金属层5同时覆盖光阻层7以及缺口。优选地,在本实施例中,金属层5分为几段,对应形成于光阻层7及缺口的上方。
如图10所示,金属层5采用的层叠结构为双层结构,包括第一金属层501及第二金属层502,第一金属层501的材质铜,第二金属层502的材质为铟锡氧化物。优选地,在本实施例中,第一金属层501膜厚例如但不限于为400nm-820nm,可以起到很好的导线作用。第二金属层502膜厚例如但不限于为20nm-45nm,可以起到阻挡作用。第一金属层501在第二金属层502的上方,由于第二金属层502为铟锡氧化物,这样的结构可以有效地防止铜在高温等情况下向下扩散至下面的金属氧化物层4。同样的,不必额外添加阻挡层材料,以阻挡铜在高温等情况下向下扩散,降低了生产成本的同时,也解决了阻挡层材料如钼等残留引起的短路等风险。
S8、剥离覆盖在所述光阻层7上的所述金属层5,并剥离所述光阻层7,剩余的覆盖在所述缺口上的所述金属层5作为源漏极8。
如图11所示,在沉积金属层5后,进行剥离工艺。剥离覆盖在光阻层7上的金属层5,并且直接对原来残留的光阻层7进行剥离,只剩余覆盖在缺口上的金属层5。剩余的覆盖在缺口上的金属层5形成源漏极8,之后形成沟道源漏极图案。这种通过剥离工艺形成的源漏极8,避免了传统的使用刻蚀工艺而引起的金属氧化物层4沟道受酸腐蚀、增加半导体缺陷的问题。
源漏极8包括源极和漏极,分别形成于对应缺口处,即形成于金属氧化物层4上方。优选地,在本实施例中,源漏极8的源极和漏极分别沉积于金属氧化物层4上方的两端。由于源漏极8为覆盖在缺口上的金属层5,所以源漏极8的结构和性质与金属层5相同。因上文已对金属层5的结构与性质做出阐述,此处不再赘述。
在本发明另一实施例中,在步骤S8后还包括如下步骤:
S9、形成钝化层6于所述源漏极8上。
如图12所示,沉积钝化层6,之后进行退火。钝化层6同时覆盖栅极绝缘层3、金属氧化物层4和源漏极5的表面。优选地,在本实施例中,钝化层6覆盖栅极绝缘层3、金属氧化物层4和源漏极8的表面。钝化层6用于隔绝水氧,延长薄膜晶体管基板的工作寿命。
本发明的优点在于,提供了一种薄膜晶体管基板及其制作方法,通过剥离工艺形成源漏极,不使用刻蚀工艺,避免源漏极刻蚀时金属氧化物沟道受到酸腐蚀增加半导体缺陷,进而影响器件漏电流及阈值电压和稳定性;源漏极使用铜和铟锡氧化物的层叠结构,形成图案后铜在铟锡氧化物表面,有效防止铜在高温等条件向下扩散至金属氧化物沟道内;通过使用铜和铟锡氧化物的层叠结构,无需额外添加阻挡层材料,降低了生产成本,同时减少阻挡层材料残留导致短路等风险。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管基板,其特征在于,包括:
基板;
栅极层,形成于所述基板上;
栅极绝缘层,形成于所述栅极层上;
金属氧化物层,形成于所述栅极绝缘层上;以及
源漏极,分别形成于所述金属氧化物层两端,所述源漏极分別具有层叠结构,所述层叠结构包括第一金属层及第二金属层,所述第一金属层形成于所述第二金属层上。
2.根据权利要求1所述的薄膜晶体管基板,其特征在于,
所述栅极层为层叠结构,其材质为铜和钼。
3.根据权利要求1所述的薄膜晶体管基板,其特征在于,
所述栅极绝缘层覆盖所述栅极层和所述基板的表面;以及
所述金属氧化物层的材质为氧化铟镓锌。
4.根据权利要求1所述的薄膜晶体管基板,其特征在于,
所述第一金属层的材质为铜;以及
所述第二金属层的材质为铟锡氧化物。
5.根据权利要求1所述的薄膜晶体管基板,其特征在于,还包括:
钝化层,形成于所述源漏极上,所述钝化层覆盖所述栅极绝缘层、所述源漏极和所述金属氧化物层的表面。
6.一种薄膜晶体管基板的制作方法,其特征在于,包括如下步骤:
S1、提供一基板;
S2、形成栅极层于所述基板上;
S3、形成栅极绝缘层于所述栅极层上;
S4、形成金属氧化物层于所述栅极绝缘层上;
S5、形成光阻层于所述金属氧化物层上;
S6、对所述光阻层进行修饰灰化,以使所述金属氧化物层上预计形成源漏极的区域形成缺口;
S7、形成金属层于所述光阻层及所述缺口上,所述金属层采用层叠结构,所述层叠结构包括第一金属层及第二金属层,所述第一金属层形成于所述第二金属层上;
S8、剥离覆盖在所述光阻层上的所述金属层,并剥离所述光阻层,剩余的覆盖在所述缺口上的所述金属层作为所述源漏极。
7.根据权利要求6所述的薄膜晶体管基板的制作方法,其特征在于,所述S2步骤包括:
所述栅极层通过溅射成膜制成;
所述栅极层为层叠结构,其材质为铜和钼;以及
对所述栅极层进行黄光工艺,之后通过湿法刻蚀形成栅极图案。
8.根据权利要求6所述的薄膜晶体管基板的制作方法,其特征在于,
所述栅极绝缘层通过化学气相沉积制成,所述栅极绝缘层覆盖所述栅极层和所述基板的表面;
所述金属氧化物层通过溅射成膜制成;以及
所述金属氧化物层的材质为氧化铟镓锌。
9.根据权利要求6所述的薄膜晶体管基板的制作方法,其特征在于,
所述第一金属层的材质为铜;以及
所述第二金属层的材质为铟锡氧化物。
10.根据权利要求9所述的薄膜晶体管基板的制作方法,其特征在于,所述步骤S8后还包括如下步骤:
S9、形成钝化层于所述源漏极上;
所述钝化层覆盖所述栅极绝缘层、所述源漏极和所述金属氧化物层的表面。
CN201910449049.8A 2019-05-28 2019-05-28 薄膜晶体管基板及其制作方法 Pending CN110223989A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910449049.8A CN110223989A (zh) 2019-05-28 2019-05-28 薄膜晶体管基板及其制作方法
US16/624,206 US11289605B2 (en) 2019-05-28 2019-07-11 Thin film transistor substrate and manufacturing method thereof
PCT/CN2019/116129 WO2020238030A1 (zh) 2019-05-28 2019-11-07 薄膜晶体管基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910449049.8A CN110223989A (zh) 2019-05-28 2019-05-28 薄膜晶体管基板及其制作方法

Publications (1)

Publication Number Publication Date
CN110223989A true CN110223989A (zh) 2019-09-10

Family

ID=67818651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910449049.8A Pending CN110223989A (zh) 2019-05-28 2019-05-28 薄膜晶体管基板及其制作方法

Country Status (3)

Country Link
US (1) US11289605B2 (zh)
CN (1) CN110223989A (zh)
WO (1) WO2020238030A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238030A1 (zh) * 2019-05-28 2020-12-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN113097134A (zh) * 2021-04-09 2021-07-09 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979912A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 有机薄膜晶体管和具有该有机薄膜晶体管的平板显示设备
CN101614917A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995711A (zh) * 2009-08-11 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102655165A (zh) * 2011-03-28 2012-09-05 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
CN103236440A (zh) * 2013-04-12 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106876281A (zh) * 2017-04-27 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9812581B2 (en) * 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20200035709A1 (en) 2018-07-30 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1979912A (zh) * 2005-12-09 2007-06-13 三星Sdi株式会社 有机薄膜晶体管和具有该有机薄膜晶体管的平板显示设备
CN101614917A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995711A (zh) * 2009-08-11 2011-03-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102655165A (zh) * 2011-03-28 2012-09-05 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
CN103236440A (zh) * 2013-04-12 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106876281A (zh) * 2017-04-27 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238030A1 (zh) * 2019-05-28 2020-12-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN113097134A (zh) * 2021-04-09 2021-07-09 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
US20210296504A1 (en) 2021-09-23
US11289605B2 (en) 2022-03-29
WO2020238030A1 (zh) 2020-12-03

Similar Documents

Publication Publication Date Title
CN102636927B (zh) 阵列基板及其制造方法
CN102856389B (zh) 薄膜晶体管及其制造方法
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
US20180212062A1 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
US10510901B2 (en) Thin film transistor and fabrication method thereof, array substrate and display device
US20150179686A1 (en) Method of manufacturing a tft-lcd array substrate
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN101097927A (zh) 有源矩阵型tft阵列基板及其制造方法
CN107170807B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
US20200285124A1 (en) Method of Manufacturing Via Hole, Method of Manufacturing Array Substrate, and Array Substrate
CN101807585A (zh) Tft-lcd阵列基板及其制造方法
WO2015024350A1 (zh) 显示基板及其制造方法、显示装置
US10468537B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
CN106373967B (zh) 阵列基板及其制备方法、显示装置
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN111508895B (zh) 阵列基板、显示面板以及阵列基板的制作方法
WO2015010404A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN110223989A (zh) 薄膜晶体管基板及其制作方法
US8273590B2 (en) Methods for manufacturing array substrates
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190910

RJ01 Rejection of invention patent application after publication