[go: up one dir, main page]

CN101957526B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101957526B
CN101957526B CN2009100882913A CN200910088291A CN101957526B CN 101957526 B CN101957526 B CN 101957526B CN 2009100882913 A CN2009100882913 A CN 2009100882913A CN 200910088291 A CN200910088291 A CN 200910088291A CN 101957526 B CN101957526 B CN 101957526B
Authority
CN
China
Prior art keywords
photoresist
semiconductor layer
layer
via hole
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100882913A
Other languages
English (en)
Other versions
CN101957526A (zh
Inventor
刘翔
谢振宇
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100882913A priority Critical patent/CN101957526B/zh
Priority to US12/835,019 priority patent/US20110007234A1/en
Publication of CN101957526A publication Critical patent/CN101957526A/zh
Application granted granted Critical
Publication of CN101957526B publication Critical patent/CN101957526B/zh
Priority to US14/638,478 priority patent/US9349760B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括栅线、数据线、像素电极和薄膜晶体管，薄膜晶体管包括栅电极、半导体层、源电极和漏电极，半导体层的表面为经表面处理形成的欧姆接触层，源电极和漏电极分别通过欧姆接触层与半导体层连接。制造方法包括：形成包括像素电极、栅线和栅电极的图形；形成包括栅绝缘层和半导体层的图形，且半导体层的表面为经表面处理形成的欧姆接触层；形成包括数据线、源电极和漏电极的图形，源电极和漏电极分别通过欧姆接触层与半导体层连接。本发明避免了过刻半导体层和物理轰击半导体层表面的工艺，通过采用厚度较薄的半导体层，大幅度提高了TFT-LCD阵列基板的性能。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。 
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场中占据了主导地位。对TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低价格并提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到基于半色调或灰色调掩模技术的四次构图(4mask)工艺。 
目前，TFT-LCD阵列基板的制造是通过一组构图工艺形成薄膜图形来完成，一次构图工艺形成一层薄膜图形。现在技术采用的四次构图工艺技术是利用半色调或灰色调掩模板技术，通过一次构图工艺完成有源层、数据线、源电极、漏电极和TFT沟道区域图形的制作。其中在形成TFT沟道区域图形时，掺杂半导体薄膜采用干法刻蚀工艺，为了保证完全刻蚀掉TFT沟道区域的掺杂半导体薄膜，并考虑到刻蚀的均一性和刻蚀的选择比，通常需要过刻半导体薄膜，即刻蚀掉部分厚度的半导体薄膜，因此现有制作工艺均采用较厚的半导体薄膜，半导体薄膜厚度一般为 
Figure G2009100882913D00011
根据薄膜晶体管关断电流的定义可知，薄膜晶体管关断电流与半导体薄膜的厚度成正比，随着半导体薄膜厚度的增加，薄膜晶体管的关断电流增大，而薄膜晶体管关断电流的增大导致漏电增大，缩短像素电极保持电压的时间，因此将直接降低TFT-LCD阵列基板的性能。进一步地，现有技术采用干法刻蚀工艺刻蚀掺杂半导体薄膜和半导体薄膜时，由于物理轰击效应，致使TFT沟道区域内半导体薄膜的表面比较粗糙，也会降低TFT-LCD阵列基板的性能。此外，现有技术采用半色调或灰色调掩模板工艺形成TFT沟道区域中，多步刻蚀工艺导致的不良(如源漏电极搭接和沟道断路等)严重降低了产品的良品率。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板制造方法，有效解决现有技术因采用较厚半导体薄膜导致TFT-LCD阵列基板性能降低的技术缺陷。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层、源电极和漏电极，所述半导体层的表面为经表面处理形成的欧姆接触层，所述表面处理为采用PH3气体的P化处理，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接。 
所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。 
所述半导体层的厚度为 
Figure DEST_PATH_GSB00000796373200011
所述像素电极、栅线和栅电极形成在基板上并在同一次构图工艺中形成，即由透明导电薄膜形成的像素电极形成在基板上，栅电极和栅线下方保留有透明导电薄膜。 
在上述技术方案基础上，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，钝化层形成在半导体层上并覆盖整个基板，位于半导体层所在位置的钝化层上开设有第二过孔和第三过孔，所述第二过孔和第三过孔内的半导体层表面为经表面处理形成的欧姆接触层，所述源电极和漏电极形成在钝化层上，所述源电极通过所述第三过孔内的欧姆接触层与半导体层连接，所述漏电极通过所述第二过孔 内的欧姆接触层与半导体层连接。 
在上述技术方案基础上，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，所述半导体层上形成有阻挡层，所述阻挡层两侧区域的半导体层表面为经表面处理形成的欧姆接触层，所述源电极通过位于阻挡层一侧的欧姆接触层与半导体层连接，所述漏电极通过位于阻挡层另一侧的欧姆接触层与半导体层连接。 
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括栅绝缘层和半导体层的图形，且所述半导体层的表面为经表面处理形成的欧姆接触层，所述表面处理为采用PH3气体的P化处理； 
步骤3、在完成步骤2的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接。 
所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。所述半导体层的厚度为 
Figure DEST_PATH_GSB00000796373200021
所述步骤1包括：采用磁控溅射或热蒸发方法，在基板上依次沉积透明导电薄膜和栅金属薄膜；在所述栅金属薄膜上涂敷一层光刻胶；采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域，其中光刻胶完全保留区域对应于栅线和栅电极图形所在区域，光刻胶部分保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度变薄；通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的栅金属薄膜和透明导电薄膜，形成包括栅线和栅电极的图形；通过灰化工艺，完全去除掉光刻胶部分保留区域的光刻胶，暴露出该区域的栅金属薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的栅金属薄膜，形成包括像素电极的图形；剥离剩余的光刻胶。 
所述步骤2可以包括：在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层和半导体薄膜；采用普通掩模板通过构图工艺形成包括半导体层的图形，所述半导体层位于栅电极的上方；采用等离子体增强化学气相沉积方法沉积钝化层；采用普通掩模板通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于像素电极的所在位置，所述第二过孔和第三过孔位于半导体层的所在位置；对所述第二过孔和第三过孔内暴露出的半导体层进行表面处理，使第二过孔和第三过孔内半导体层的表面形成欧姆接触层。 
所述步骤2还可以包括：在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体薄膜和阻挡薄膜；在所述阻挡薄膜上涂敷一层光刻胶；采用三调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域、光刻胶第一部分保留区域和光刻胶第二部分保留区域，其中光刻胶完全去除区域对应于第一过孔图形所在区域，光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶第二部分保留区域对应于半导体层图形所在区域，光刻胶第一部分保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶第一部分保留区域和光刻胶第二部分保留区域的光刻胶厚度减少，且光刻胶第二部分保留区域光刻胶的厚度大于光刻胶第一部分保留区域光刻胶的厚度；通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡薄膜、半导体薄膜和栅绝缘层，形成包括第一过孔的图形；通过第一次灰化工艺完全去除掉光刻胶第一部分保留区 域的光刻胶，暴露出该区域的阻挡薄膜；通过第二次刻蚀工艺完全刻蚀掉光刻胶第一部分保留区域的阻挡层和半导体薄膜，形成包括半导体层的图形，所述半导体层位于栅电极的上方；通过第二次灰化工艺完全去除掉光刻胶第二部分保留区域的光刻胶，暴露出该区域的阻挡薄膜；通过第三次刻蚀工艺完全刻蚀掉光刻胶第二部分保留区域的阻挡薄膜，形成包括阻挡层的图形，所述阻挡层的两侧暴露出半导体层的表面；对暴露出的半导体层进行表面处理，使位于阻挡层两侧区域的半导体层的表面形成欧姆接触层；剥离剩余的光刻胶。 
本发明提供了一种TFT-LCD阵列基板及其制造方法，具有如下优点： 
1、本发明避免了现有技术过刻半导体层的工艺，因此本发明技术方案可以采用厚度较薄的半导体层，半导体层的厚度为 
Figure G2009100882913D00051
半导体层厚度的减小可以大幅度降低薄膜晶体管的关断电流，增加了像素电极的电荷保持时间，显著地改善了TFT-LCD阵列基板的性能；此外，半导体层厚度的减小还可以减小接触电阻，提高TFT沟道区域的迁移率； 
2、本发明避免了现有干法刻蚀TFT沟道区域时的物理轰击，所形成的半导体层表面没有遭到破坏，提高了TFT-LCD阵列基板的性能； 
3、本发明避免了现在技术采用多步刻蚀工艺形成TFT沟道区域时产生的各种不良，最大限度地提高了产品的良品率； 
4、本发明第二实施例提供了一种三次构图工艺，较现有技术减少了一次构图工艺，既可以减少设备投入，又能够缩短生产时间，最大限度地提高了生产效率，具有广泛的应用前景。 
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图； 
图2为图1中A1-A1向的剖面图； 
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图； 
图4为图3中A2-A2向的剖面图； 
图5为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中光刻胶曝光显影后A2-A2向的剖面图； 
图6为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中第一次刻蚀工艺后A2-A2向的剖面图； 
图7为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中灰化工艺后A2-A2向的剖面图； 
图8为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中第二次刻蚀工艺后A2-A2向的剖面图； 
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图； 
图10为图9中A3-A3向的剖面图； 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图； 
图12为图11中A4-A4向的剖面图； 
图13为本发明TFT-LCD阵列基板第二实施例的平面图； 
图14为图13中B1-B1向的剖面图； 
图15为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图； 
图16为图15中B3-B3向的剖面图； 
图17为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中光刻胶曝光显影后B3-B3向的剖面图； 
图18为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第一次刻蚀工艺后B3-B3向的剖面图； 
图19为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第一次灰化工艺后B3-B3向的剖面图； 
图20为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第二次刻蚀工艺后B3-B3向的剖面图； 
图21为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第二次灰 化工艺后B3-B3向的剖面图； 
图22为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第三次刻蚀工艺后B3-B3向的剖面图； 
图23为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中进行表面处理后B3-B3向的剖面图； 
图24为本发明TFT-LCD阵列基板制造方法的流程图； 
图25为本发明TFT-LCD阵列基板制造方法第一实施例的流程图； 
图26为本发明TFT-LCD阵列基板制造方法第二实施例的流程图。 
附图标记说明： 
1-基板；        2-栅电极；           3-栅绝缘层； 
4-半导体层；    4a-欧姆接触层；      5-阻挡层； 
6-源电极；      7-漏电极；           8-钝化层； 
8a-第一过孔；   8b-第二过孔；        8c-第三过孔； 
9-像素电极；    10-栅线；            11-数据线； 
12-公共电极线； 21-透明导电薄膜；    22-栅金属薄膜； 
23-半导体薄膜； 24-阻挡薄膜；        30-光刻胶。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
图1为本发明TFT-LCD阵列基板第一实施例的平面图，图2为图1中A1-A1向的剖面图。如图1和图2所示，本实施例TFT-LCD阵列基板的主体结构包括栅线10、数据线11、公共电极线12、像素电极9和薄膜晶体管，相互垂直的栅线10和数据线11定义了像素区域，薄膜晶体管和像素电极9形成在像素区域内，栅线10用于向薄膜晶体管提供开启信号，数据线11用于向像素电极9提供数据信号，公共电极线12用于与像素电极9构成存储电容。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的栅电极2、栅线10 和像素电极9，栅电极2与栅线10连接，像素电极9形成在基板1上并位于像素区域内；栅绝缘层3形成在栅电极2、栅线10和像素电极9上并覆盖整个基板1，半导体层4形成在栅绝缘层3上并位于栅电极2的上方；钝化层8形成在半导体层4上并覆盖整个基板1，其上开设有包括第一过孔8a、第二过孔8b和第三过孔8c的图形，其中，第一过孔8a位于像素电极9的所在位置，第一过孔8a内暴露出像素电极9的表面，第二过孔8b和第三过孔8c位于半导体层4的所在位置，第二过孔8b和第三过孔8c内暴露出半导体层4的表面，且第二过孔8b和第三过孔8c内的半导体层4表面为经过表面处理形成的欧姆接触层4a；数据线11、公共电极线12、源电极6和漏电极7形成在钝化层8上，源电极6的一端与数据线11连接，另一端位于半导体层的上方，通过第三过孔8c内的欧姆接触层4a与半导体层4连接，漏电极7的一端通过第一过孔8a与像素电极9连接，另一端位于半导体层的上方，通过第二过孔8b内的欧姆接触层4a与半导体层4连接，在源电极6与漏电极7之间形成TFT沟道区域。 
本实施例上述技术方案中，半导体层的厚度为 
Figure G2009100882913D00081
优选地，半导体层的厚度为 
Figure G2009100882913D00082
半导体层的表面处理为采用PH3气体的P化处理，射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。进一步地，栅电极2、栅线10和像素电极9既可以采用同一次构图工艺形成，也可以采用不同的构图工艺形成。 
图3～图12为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可以进一步说明本实施例的技术方案，以下说明中，本发明所称构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，光刻胶以正性光刻胶为例。 
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，图4为图3中A2-A2向的剖面图。首先采用磁控溅射、热蒸发或其它成膜方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为 
Figure G2009100882913D00083
的透明导电薄膜和一层厚度为 
Figure G2009100882913D00084
的栅金属薄膜，透明导电薄膜可以 使用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物，栅金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜。采用半色调或灰色调掩模板通过构图工艺，在基板上形成包括栅电极2、栅线10和像素电极9的图形，如图3和图4所示。本次构图工艺的具体流程为： 
图5为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中光刻胶曝光显影后A2-A2向的剖面图。首先在基板1上依次沉积透明导电薄膜21和栅金属薄膜22，然后在栅金属薄膜22上涂覆一层光刻胶30，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A、未曝光区域B和部分曝光区域C，其中未曝光区域B对应于栅线和栅电极图形所在区域，部分曝光区域C对应于像素电极图形所在区域，完全曝光区域A对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，部分曝光区域C的光刻胶厚度变薄，形成光刻胶部分保留区域，如图5所示。 
图6为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中第一次刻蚀工艺后A2-A2向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的栅金属薄膜22和透明导电薄膜21，形成栅线和栅电极2的图形，如图6所示。 
图7为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中灰化工艺后A2-A2向的剖面图。通过灰化工艺，减少光刻胶30的厚度，完全去除部分曝光区域C的光刻胶，暴露出该区域的栅金属薄膜22，如图7所示。由于未曝光区域B光刻胶的厚度大于部分曝光区域C光刻胶的厚度，因此本次工艺后，未曝光区域B还覆盖有部分厚度的光刻胶。 
图8为本发明TFT-LCD阵列基板第一实施例第一次构图工艺中第二次刻蚀工艺后A2-A2向的剖面图。通过第二次刻蚀工艺对部分曝光区域C的栅金 属薄膜进行刻蚀，完全刻蚀掉该区域的栅金属薄膜，暴露出透明导电薄膜，使该区域的透明导电薄膜形成像素电极9，如图8所示。 
最后剥离剩余的光刻胶，完成本实施例TFT-LCD阵列基板第一次构图工艺，如图3和图4所示。本实施例第一次构图工艺后，像素电极9直接形成在基板1上，栅线和栅电极2下方保留有透明导电薄膜。 
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，图10为图9中A3-A3向的剖面图。在完成图3所示结构图形的基板上，首先采用等离子体增强化学气相沉积(PECVD)或其它成膜方法，依次沉积厚度为 
Figure G2009100882913D00101
的栅绝缘层3和厚度为 
Figure G2009100882913D00102
的半导体薄膜。栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体薄膜对应的反应气体可以是SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。采用普通掩模板通过构图工艺形成包括半导体层4的图形，如图9和图10所示。本次构图工艺后，栅绝缘层3形成在栅电极2、栅线10和像素电极9图形上并覆盖整个基板1，半导体层4形成在栅绝缘层3上，并位于栅电极2的上方。 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，图12为图11中A4-A4向的剖面图。在完成图9所示结构图形的基板上，采用PECVD或其它成膜方法，沉积厚度为 
Figure G2009100882913D00103
的钝化层8，钝化层8可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。使用普通掩模板通过构图工艺形成包括第一过孔8a、第二过孔8b和第三过孔8c的图形，其中，第一过孔8a位于像素电极9靠近栅电极2的所在位置，第一过孔8a内的钝化层8和栅绝缘层3被完全刻蚀掉，使第一过孔8a内暴露出像素电极9的表面，第二过孔8b和第三过孔8c位于半导体层4的所在位置，第二过孔8b和第三过孔8c内的钝化层8被完全刻蚀掉，使第二过孔8b和第三过孔8c内暴露出半导体层4的表面；接着对第二过孔8b和第三过孔8c内暴露出的半导体层4进 行表面处理，使第二过孔8b和第三过孔8c内半导体层4的表面形成欧姆接触层4a，如图11和图12所示。本次构图工艺中，还同时在栅线接口区域(栅线PAD区域)形成了栅线接口过孔的图形，形成栅线接口过孔图形的工艺和栅线接口过孔结构已广泛应用于目前的构图工艺中，这里不再赘述。本实施例所称的表面处理为采用PH3气体的P化处理，射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。实际应用中，第二过孔8b和第三过孔8c既可以设置在栅电极2之上的两侧区域(如本实施例)，也可以分别设置在栅电极2之外的半导体层两侧区域，既可以采用矩形，也可以采用椭圆或圆形，其长度、宽度或其它几何参数可以根据实际需要设置。 
最后，在完成图11所示结构图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，沉积一层厚度为 
Figure G2009100882913D00111
的源漏金属薄膜，源漏金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜。采用普通掩模板通过构图工艺，形成包括数据线11、公共电极线12、源电极6和漏电极7的图形，如图1和图2所示。本次构图工艺后，源电极6的一端与数据线11连接，另一端位于半导体层的上方，通过第三过孔8c内的欧姆接触层4a与半导体层4连接，漏电极7的一端通过第一过孔8a与像素电极9连接，另一端位于半导体层的上方，通过第二过孔8b内的欧姆接触层4a与半导体层4连接，源电极6与漏电极7之间形成TFT沟道区域。公共电极线12形成在像素区域内，与像素电极9构成存储电容。 
本实施例提供了一种TFT-LCD阵列基板，通过第一次构图工艺形成包括像素电极、栅线和栅电极的图形，通过第二次构图工艺形成包括半导体层的图形，通过第三次构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，并对第二过孔和第三过孔内暴露出的半导体层进行表面处理，使第二过孔和第三过孔内半导体层的表面形成欧姆接触层；通过第四次构图工艺形成包括数据线、公共电极线、源电极和漏电极的图形。与现有技术采用半色调或灰色调掩模板的四次构图工艺所制备的TFT-LCD阵列基板相比，本实施例具有 如下优点： 
1、本实施例在形成半导体层后，直接通过一次采用普通掩模板的构图工艺形成TFT沟道区域，而不像现有技术工艺那样过刻半导体层，因此本实施例技术方案可以采用厚度较薄的半导体层，半导体层的厚度为 
Figure G2009100882913D00121
优选为 
Figure G2009100882913D00122
半导体层厚度的减小可以大幅度降低薄膜晶体管的关断电流，增加了像素电极的电荷保持时间，显著地改善了TFT-LCD阵列基板的性能；此外，半导体层厚度的减小还可以减小接触电阻，提高TFT沟道区域的迁移率； 
2、本实施例直接形成TFT沟道区域的技术方案避免了现有干法刻蚀TFT沟道区域时的物理轰击，所形成的半导体层表面没有遭到破坏，提高了TFT-LCD阵列基板的性能； 
3、由于本实施例采用普通掩模板的构图工艺直接形成TFT沟道区域，因此从根本上避免了现在技术采用半色调或灰色调掩模板通过多步刻蚀工艺形成TFT沟道区域时产生的各种不良，最大限度地提高了产品的良品率； 
4、由于本实施例第二过孔和第三过孔内的半导体层表面经过表面处理并形成欧姆接触层，因此本实施例技术方案不仅可以保证半导体层与源电极和漏电极的电连接，而且省略了现有技术通常采用的掺杂半导体层，相应地也减少了沉积掺杂半导体层的工艺，既可以减小生产设备投入，节约生产材料，又可以降低生产成本，缩短生产时间，提高生产效率。 
图13为本发明TFT-LCD阵列基板第二实施例的平面图，图14为图13中B1-B1向的剖面图。如图13和图14所示，本实施例TFT-LCD阵列基板是采用另外一种制备工艺制备完成，其栅线10、数据线11、公共电极线12和像素电极9的结构与前述第一实施例基本相同，不同之处在于薄膜晶体管的结构。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的栅电极2、栅线10和像素电极9，栅电极2与栅线10连接，像素电极9形成在基板1上并位于像素区域内；栅绝缘层3形成在栅电极2、栅线10和像素电极9上 并覆盖整个基板1，其上开设有第一过孔8a，第一过孔8a位于像素电极9的所在位置；半导体层4形成在栅绝缘层3上并位于栅电极2的上方；阻挡层5形成在半导体层4上，且阻挡层5两侧区域的半导体层4表面为经表面处理形成的欧姆接触层4a；源电极6的一端与数据线11连接，另一端位于阻挡层一侧的欧姆接触层4a上，通过该欧姆接触层4a与半导体层4连接，漏电极7的一端通过第一过孔8a与像素电极9连接，另一端位于阻挡层另一侧的欧姆接触层4a上，通过该欧姆接触层4a与半导体层4连接，在源电极6与漏电极7之间形成TFT沟道区域，阻挡层5覆盖在TFT沟道区域上。 
图15～图23为本发明TFT-LCD阵列基板第二实施例制造过程的示意图，可以进一步说明本实施例的技术方案。 
本实施例第一次构图工艺过程以及所形成的结构图形(像素电极、栅线和栅电极图形)与前述第一实施例第一次构图工艺相同，参见图3和图4。 
图15为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图，图16为图15中B3-B3向的剖面图。在完成像素电极、栅线和栅电极图形的基板上，采用PECVD或其它成膜方法，依次沉积厚度为 
Figure G2009100882913D00131
的栅绝缘层3、厚度为 
Figure G2009100882913D00132
的半导体薄膜和厚度为 
Figure G2009100882913D00133
的阻挡薄膜。栅绝缘层和阻挡薄膜可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体薄膜对应的反应气体可以是SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。采用三调掩模板通过构图工艺形成包括半导体层4、阻挡层5和第一过孔8a的图形；接着对暴露出的半导体层4进行表面处理，使位于阻挡层5两侧区域的半导体层4的表面形成欧姆接触层4a，如图15和图16所示。其中，半导体层4形成在栅绝缘层3上并位于栅电极2的上方，阻挡层5形成在半导体层4上，两侧暴露出半导体层4表面，第一过孔8a位于像素电极9靠近栅电极2的所在位置。本次构图工艺中，还同时在栅线接口区域(栅线PAD区域)形成了栅线接口过孔的图形，形成栅线接口过孔图形的工艺和 栅线接口过孔结构已广泛应用于目前的构图工艺中，这里不再赘述。本次构图工艺的具体流程为： 
图17为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中光刻胶曝光显影后B3-B3向的剖面图。首先采用PECVD或其它成膜方法，依次沉积栅绝缘层3、半导体薄膜23和阻挡薄膜24，然后在阻挡薄膜24上涂覆一层光刻胶30，采用三调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A、未曝光区域B、第一部分曝光区域C和第二部分曝光区域D，其中完全曝光区域A对应于第一过孔图形所在区域，未曝光区域B对应于阻挡层图形所在区域，第二部分曝光区域D对应于半导体层图形所在区域，第一部分曝光区域C对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，第一部分曝光区域C和第二部分曝光区域D的光刻胶厚度减少，形成光刻胶第一部分保留区域和光刻胶第二部分保留区域，其中光刻胶第二部分保留区域光刻胶的厚度大于光刻胶第一部分保留区域光刻胶的厚度，但小于光刻胶完全保留区域光刻胶的厚度，如图17所示。三调掩模板是一种具有三种透射率的掩模板，加上不透光区域，可以形成四个曝光区域。实际应用中，可以采用多种结构形式的三调掩模板，例如可以采用带有狭缝的半色调掩模板。 
图18为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第一次刻蚀工艺后B3-B3向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的阻挡薄膜24、半导体薄膜23和栅绝缘层3，形成包括第一过孔8a的图形，第一过孔8a位于像素电极9靠近栅电极2的所在位置，第一过孔8a内的阻挡薄膜24、半导体薄膜23和栅绝缘层3被完全刻蚀掉，使第一过孔8a内暴露出像素电极9的表面，如图18所示。本次刻蚀工艺还同时在栅线接口区域形成了栅线接口过孔的图形。 
图19为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第一次灰 化工艺后B3-B3向的剖面图。通过灰化工艺完全去除第一部分曝光区域C的光刻胶30，使第一部分曝光区域C的阻挡薄膜24暴露出来，如图19所示。由于未曝光区域B和第二部分曝光区域D光刻胶的厚度大于第一部分曝光区域C光刻胶的厚度，因此本次工艺后，未曝光区域B和第二部分曝光区域D还覆盖有部分厚度的光刻胶30，且未曝光区域B光刻胶的厚度大于第二部分曝光区域D光刻胶的厚度。 
图20为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第二次刻蚀工艺后B3-B3向的剖面图。通过第二次刻蚀工艺完全刻蚀掉第一部分曝光区域C的阻挡薄膜24和半导体薄膜，形成半导体层4的图形，半导体层4形成在栅绝缘层3上并位于栅电极2的上方，如图20所示。 
图21为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第二次灰化工艺后B3-B3向的剖面图。通过灰化工艺完全去除第二部分曝光区域D的光刻胶30，使第二部分曝光区域D的阻挡薄膜24暴露出来，如图21所示。由于未曝光区域B光刻胶的厚度大于第二部分曝光区域D光刻胶的厚度，因此本次工艺后，未曝光区域B还覆盖有部分厚度的光刻胶30。 
图22为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中第三次刻蚀工艺后B3-B3向的剖面图。通过第三次刻蚀工艺完全刻蚀掉第二部分曝光区域D的阻挡薄膜24，形成阻挡层5的图形，阻挡层5形成在半导体层4上，其两侧暴露出半导体层4表面，如图22所示。 
图23为本发明TFT-LCD阵列基板第二实施例第二次构图工艺中进行表面处理后B3-B3向的剖面图。通过对暴露出的半导体层4进行表面处理，使位于阻挡层5两侧区域的半导体层4的表面形成欧姆接触层4a，如图23所示。本实施例所称的表面处理为采用PH3气体的P化处理，射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。 
最后剥离剩余的光刻胶，完成本实施例TFT-LCD阵列基板第二次构图工艺，如图15和图16所示。本次构图工艺后，半导体层4形成在栅绝缘层3 上并位于栅电极2的上方，阻挡层5形成在半导体层4，阻挡层5两侧区域的半导体层4的表面形成有欧姆接触层4a，第一过孔8a位于像素电极9靠近栅电极2的所在位置，栅线接口区域还形成有栅线接口过孔图形。在实际应用中，也可以采用先剥离剩余光刻胶然后进行表面处理的工序。 
最后，在完成图15所示结构图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，沉积一层厚度为 
Figure G2009100882913D00161
的源漏金属薄膜，源漏金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或以上金属组成的多层薄膜。采用普通掩模板通过构图工艺，形成包括数据线11、公共电极线12、源电极6和漏电极7的图形，如图13和图14所示。本次构图工艺后，源电极6的一端与数据线11连接，另一端位于阻挡层5一侧的欧姆接触层4a上，通过该欧姆接触层4a与半导体层4连接，漏电极7的一端通过第一过孔8a与像素电极9连接，另一端位于阻挡层5另一侧的欧姆接触层4a上，通过该欧姆接触层4a与半导体层4连接，在源电极6与漏电极7之间形成TFT沟道区域，阻挡层5图形覆盖住TFT沟道区域。公共电极线12形成在像素区域内，与像素电极9构成存储电容。 
本实施例提供了另一种TFT-LCD阵列基板，通过第一次构图工艺形成包括像素电极、栅线和栅电极的图形，通过第二次构图工艺形成包括半导体层、阻挡层和第一过孔的图形，通过第三次构图工艺形成包括数据线、公共电极线、源电极和漏电极的图形。由于本实施例也没有采用现有工艺中过刻半导体层、物理轰击半导体层表面等工艺，因此本实施例TFT-LCD阵列基板同样具有前述第一实施例的优点。进一步地，由于本实施例采用了三次构图工艺，较现有技术减少了一次构图工艺，既可以减少设备投入，又能够缩短生产时间，最大限度地提高了生产效率，具有广泛的应用前景。 
实际应用中，在前述实施例技术方案基础上，可以通过增加构图工艺次数、选择不同的材料或材料组合来制备本发明TFT-LCD阵列基板。例如，本发明TFT-LCD阵列基板第一次构图工艺可以采用二次构图工艺完成，即通过 一次采用普通掩模板的构图工艺形成像素电极图形，通过另一次采用普通掩模板的构图工艺形成栅电极和栅线图形，不再赘述。 
图24为本发明TFT-LCD阵列基板制造方法的流程图，包括： 
步骤1、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括栅绝缘层和半导体层的图形，且所述半导体层的表面为经表面处理形成的欧姆接触层； 
步骤3、在完成步骤2的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接。 
本发明上述技术方案中，所述表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。此外，半导体层的厚度为 
Figure G2009100882913D00171
优选地，半导体层的厚度为 
Figure G2009100882913D00172
下面通过具体实施例进一步说明本发明TFT-LCD阵列基板制造方法的技术方案。 
图25为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括： 
步骤11、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形； 
步骤12、采用等离子体增强化学气相沉积方法依次沉积栅绝缘层和半导体薄膜； 
步骤13、采用普通掩模板通过构图工艺形成包括半导体层的图形，所述半导体层位于栅电极的上方； 
步骤14、采用等离子体增强化学气相沉积方法沉积钝化层； 
步骤15、采用普通掩模板通过构图工艺形成包括第一过孔、第二过孔和 第三过孔的图形，所述第一过孔位于像素电极的所在位置，所述第二过孔和第三过孔位于半导体层的所在位置； 
步骤16、对所述第二过孔和第三过孔内暴露出的半导体层进行表面处理，使第二过孔和第三过孔内半导体层的表面形成欧姆接触层。 
步骤17、采用磁控溅射或热蒸发方法沉积源漏金属薄膜； 
步骤18、采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极的一端与数据线连接，另一端通过第三过孔内的欧姆接触层与半导体层连接，所述漏电极的一端通过第一过孔与像素电极连接，另一端通过第二过孔内的欧姆接触层与半导体层连接，在源电极与漏电极之间形成TFT沟道区域。 
实际应用中，步骤18中还可以同时形成公共电极线的图形，公共电极线与像素电极构成存储电容。 
图25所示技术方案是一种通过四次构图工艺制备TFT-LCD阵列基板的方法，通过第一次构图工艺形成包括像素电极、栅线和栅电极的图形，通过第二次构图工艺形成包括半导体层的图形，通过第三次构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，并对第二过孔和第三过孔内暴露出的半导体层进行表面处理，使第二过孔和第三过孔内半导体层的表面形成欧姆接触层；通过第四次构图工艺形成包括数据线、源电极和漏电极的图形。本实施例的制备过程已在前述图3～图12所示技术方案中详细介绍。 
图26为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括： 
步骤21、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形； 
步骤22、采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体薄膜和阻挡薄膜； 
步骤23、在所述阻挡薄膜上涂敷一层光刻胶；采用三调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域、光刻 胶第一部分保留区域和光刻胶第二部分保留区域，其中光刻胶完全去除区域对应于第一过孔图形所在区域，光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶第二部分保留区域对应于半导体层图形所在区域，光刻胶第一部分保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶第一部分保留区域和光刻胶第二部分保留区域的光刻胶厚度减少，且光刻胶第二部分保留区域光刻胶的厚度大于光刻胶第一部分保留区域光刻胶的厚度； 
步骤24、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡薄膜、半导体薄膜和栅绝缘层，形成包括第一过孔的图形； 
步骤25、通过第一次灰化工艺完全去除掉光刻胶第一部分保留区域的光刻胶，暴露出该区域的阻挡薄膜； 
步骤26、通过第二次刻蚀工艺完全刻蚀掉光刻胶第一部分保留区域的阻挡层和半导体薄膜，形成包括半导体层的图形，所述半导体层位于栅电极的上方； 
步骤27、通过第二次灰化工艺完全去除掉光刻胶第二部分保留区域的光刻胶，暴露出该区域的阻挡薄膜； 
步骤28、通过第三次刻蚀工艺完全刻蚀掉光刻胶第二部分保留区域的阻挡薄膜，形成包括阻挡层的图形，所述阻挡层的两侧暴露出半导体层的表面； 
步骤29、对暴露出的半导体层进行表面处理，使位于阻挡层两侧区域的半导体层的表面形成欧姆接触层，剥离剩余的光刻胶； 
步骤30、采用磁控溅射或热蒸发方法沉积源漏金属薄膜，采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极的一端与数据线连接，另一端通过位于阻挡层一侧的欧姆接触层与半导体层连接，所述漏电极的一端通过第一过孔与像素电极连接，另一端通过位于阻挡层另一侧的欧姆接触层与半导体层连接，在源电极与漏电极之间形成TFT沟道区 域。 
实际应用中，步骤30中还可以同时形成公共电极线的图形，公共电极线与像素电极构成存储电容。 
图26所示技术方案是一种通过三次构图工艺制备TFT-LCD阵列基板的方法，通过第一次构图工艺形成包括像素电极、栅线和栅电极的图形，通过第二次构图工艺形成包括半导体层、阻挡层和第一过孔的图形，通过第三次构图工艺形成包括数据线、源电极和漏电极的图形。本实施例的制备过程已在前述图15～图23所示技术方案中详细介绍，这里不再赘述。 
在上述技术方案中，表面处理为采用PH3气体的P化处理，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。 
在上述技术方案中，所述步骤1(步骤11或步骤21)具体为： 
采用磁控溅射或热蒸发方法，在基板上依次沉积透明导电薄膜和栅金属薄膜； 
在所述栅金属薄膜上涂敷一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域，其中光刻胶完全保留区域对应于栅线和栅电极图形所在区域，光刻胶部分保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度变薄； 
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的栅金属薄膜和透明导电薄膜，形成包括栅线和栅电极的图形； 
通过灰化工艺，完全去除掉光刻胶部分保留区域的光刻胶，暴露出该区域的栅金属薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的栅金属薄膜，形 成包括像素电极的图形； 
剥离剩余的光刻胶。 
本发明步骤1的技术方案是一种采用多步刻蚀工艺通过一次构图工艺同时形成像素电极、栅线和栅电极图形的技术方案，该制备过程已在前述图5～图8所示技术方案中详细介绍。 
从上述实施例可以看出，本发明TFT-LCD阵列基板制造方法既避免了现有技术采用的过刻半导体层和物理轰击半导体层表面的工艺，又避免了现有技术在形成TFT沟道区域时采用的多步刻蚀工艺，因此本发明可以采用厚度较薄的半导体层，半导体层的厚度为 
Figure G2009100882913D00211
可以大幅度降低薄膜晶体管的关断电流，增加了像素电极的电荷保持时间，提高了TFT-LCD阵列基板的性能，提高了产品的良品率。其中第二实施例采用三次构图工艺，较现有技术减少了一次构图工艺，既可以减少设备投入，又能够缩短生产时间，具有广泛的应用前景。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (15)

1.一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层、源电极和漏电极，其特征在于，所述半导体层的表面为经表面处理形成的欧姆接触层，所述表面处理为采用PH3气体的P化处理，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接；
其中，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述半导体层的厚度为
Figure FDA00002841366600011
3.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极、栅线和栅电极形成在基板上并在同一次构图工艺中形成,即由透明导电薄膜形成的像素电极形成在基板上，栅电极和栅线下方保留有透明导电薄膜。
4.根据权利要求1～3中任一权利要求所述的TFT-LCD阵列基板，其特征在于，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，钝化层形成在半导体层上并覆盖整个基板，位于半导体层所在位置的钝化层上开设有第二过孔和第三过孔，所述第二过孔和第三过孔内的半导体层表面为经表面处理形成的欧姆接触层，所述源电极和漏电极形成在钝化层上，所述源电极通过所述第三过孔内的欧姆接触层与半导体层连接，所述漏电极通过所述第二过孔内的欧姆接触层与半导体层连接。
5.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，所述钝化层上还开设有第一过孔，所述漏电极通过所述第一过孔与像素电极连接。
6.根据权利要求1～3中任一权利要求所述的TFT-LCD阵列基板，其特征在于，所述像素电极、栅线和栅电极上形成有栅绝缘层，所述半导体层形成在栅绝缘层上并位于栅电极的上方，所述半导体层上形成有阻挡层，所述阻挡层两侧区域的半导体层表面为经表面处理形成的欧姆接触层，所述源电极通过位于阻挡层一侧的欧姆接触层与半导体层连接，所述漏电极通过位于阻挡层另一侧的欧姆接触层与半导体层连接。
7.根据权利要求6所述的TFT-LCD阵列基板，其特征在于，所述栅绝缘层上还开设有第一过孔，所述漏电极通过所述第一过孔与像素电极连接。
8.根据权利要求7所述的TFT-LCD阵列基板，其特征在于，所述栅绝缘层、半导体层、阻挡层和第一过孔在同一次构图工艺中形成。
9.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上依次沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅线和栅电极的图形；
步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括栅绝缘层和半导体层的图形，且所述半导体层的表面为经表面处理形成的欧姆接触层，所述表面处理为采用PH3气体的P化处理；
步骤3、在完成步骤2的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极和漏电极分别通过所述欧姆接触层与半导体层连接；
其中，所述P化处理的射频功率为5KW～12KW，气压为100mT～400mT，气体的流量为1000～4000sccm。
10.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述半导体层的厚度为
Figure FDA00002841366600021
11.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1包括：
采用磁控溅射或热蒸发方法，在基板上依次沉积透明导电薄膜和栅金属薄膜；
在所述栅金属薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域，其中光刻胶完全保留区域对应于栅线和栅电极图形所在区域，光刻胶部分保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的栅金属薄膜和透明导电薄膜，形成包括栅线和栅电极的图形；
通过灰化工艺，完全去除掉光刻胶部分保留区域的光刻胶，暴露出该区域的栅金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的栅金属薄膜，形成包括像素电极的图形；
剥离剩余的光刻胶。
12.根据权利要求9～11中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层和半导体薄膜；
采用普通掩模板通过构图工艺形成包括半导体层的图形，所述半导体层位于栅电极的上方；
采用等离子体增强化学气相沉积方法沉积钝化层；
采用普通掩模板通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于像素电极的所在位置，所述第二过孔和第三过孔位于半导体层的所在位置；
对所述第二过孔和第三过孔内暴露出的半导体层进行表面处理，使第二过孔和第三过孔内半导体层的表面形成欧姆接触层。
13.根据权利要求12所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：在完成步骤2的基板上，采用磁控溅射或热蒸发方法沉积源漏金属薄膜，采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极的一端与数据线连接，另一端通过第三过孔内的欧姆接触层与半导体层连接，所述漏电极的一端通过第一过孔与像素电极连接，另一端通过第二过孔内的欧姆接触层与半导体层连接，在源电极与漏电极之间形成TFT沟道区域。
14.根据权利要求9～11中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体薄膜和阻挡薄膜；
在所述阻挡薄膜上涂敷一层光刻胶；
采用三调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域、光刻胶第一部分保留区域和光刻胶第二部分保留区域，其中光刻胶完全去除区域对应于第一过孔图形所在区域，光刻胶完全保留区域对应于阻挡层图形所在区域，光刻胶第二部分保留区域对应于半导体层图形所在区域，光刻胶第一部分保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶第一部分保留区域和光刻胶第二部分保留区域的光刻胶厚度减少，且光刻胶第二部分保留区域光刻胶的厚度大于光刻胶第一部分保留区域光刻胶的厚度；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的阻挡薄膜、半导体薄膜和栅绝缘层，形成包括第一过孔的图形；
通过第一次灰化工艺完全去除掉光刻胶第一部分保留区域的光刻胶，暴露出该区域的阻挡薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶第一部分保留区域的阻挡层和半导体薄膜，形成包括半导体层的图形，所述半导体层位于栅电极的上方；
通过第二次灰化工艺完全去除掉光刻胶第二部分保留区域的光刻胶，暴露出该区域的阻挡薄膜；
通过第三次刻蚀工艺完全刻蚀掉光刻胶第二部分保留区域的阻挡薄膜，形成包括阻挡层的图形，所述阻挡层的两侧暴露出半导体层的表面；
对暴露出的半导体层进行表面处理，使位于阻挡层两侧区域的半导体层的表面形成欧姆接触层；
剥离剩余的光刻胶。
15.根据权利要求14所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：在完成步骤2的基板上，采用磁控溅射或热蒸发方法沉积源漏金属薄膜，采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，所述源电极的一端与数据线连接，另一端通过位于阻挡层一侧的欧姆接触层与半导体层连接，所述漏电极的一端通过第一过孔与像素电极连接，另一端通过位于阻挡层另一侧的欧姆接触层与半导体层连接，在源电极与漏电极之间形成TFT沟道区域。
CN2009100882913A 2009-07-13 2009-07-13 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN101957526B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009100882913A CN101957526B (zh) 2009-07-13 2009-07-13 Tft-lcd阵列基板及其制造方法
US12/835,019 US20110007234A1 (en) 2009-07-13 2010-07-13 Tft-lcd array substrate and manufacturing method thereof
US14/638,478 US9349760B2 (en) 2009-07-13 2015-03-04 Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100882913A CN101957526B (zh) 2009-07-13 2009-07-13 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101957526A CN101957526A (zh) 2011-01-26
CN101957526B true CN101957526B (zh) 2013-04-17

Family

ID=43427188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100882913A Expired - Fee Related CN101957526B (zh) 2009-07-13 2009-07-13 Tft-lcd阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US20110007234A1 (zh)
CN (1) CN101957526B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569191B (zh) * 2012-03-06 2013-09-04 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
CN102543866B (zh) * 2012-03-06 2013-08-28 深圳市华星光电技术有限公司 穿透式液晶显示器的阵列基板制造方法
CN102842587B (zh) * 2012-09-24 2016-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103117285B (zh) 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103178021B (zh) * 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103441100B (zh) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
CN103928405A (zh) * 2014-03-28 2014-07-16 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法
TWI612645B (zh) * 2015-02-06 2018-01-21 群創光電股份有限公司 顯示面板
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102473647B1 (ko) * 2015-12-29 2022-12-01 엘지디스플레이 주식회사 액정표시장치
CN105633015B (zh) * 2016-03-09 2018-04-17 合肥京东方显示技术有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN114267635A (zh) * 2021-12-20 2022-04-01 北海惠科光电技术有限公司 阵列基板、制作方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317923A (ja) * 2004-04-29 2005-11-10 Samsung Sdi Co Ltd 有機アクセプタ膜を備えた有機薄膜トランジスタ
CN1992350A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 用于显示面板的薄膜晶体管基板
CN101005083A (zh) * 2006-11-03 2007-07-25 京东方科技集团股份有限公司 一种tft阵列结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100489631C (zh) * 2006-05-23 2009-05-20 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
US7821010B2 (en) * 2006-06-28 2010-10-26 Spatial Photonics, Inc. Low temperature fabrication of conductive micro structures
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101469026B1 (ko) * 2007-12-11 2014-12-05 삼성디스플레이 주식회사 표시 장치 및 그 표시판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317923A (ja) * 2004-04-29 2005-11-10 Samsung Sdi Co Ltd 有機アクセプタ膜を備えた有機薄膜トランジスタ
CN1992350A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 用于显示面板的薄膜晶体管基板
CN101005083A (zh) * 2006-11-03 2007-07-25 京东方科技集团股份有限公司 一种tft阵列结构及其制造方法

Also Published As

Publication number Publication date
US20150179686A1 (en) 2015-06-25
CN101957526A (zh) 2011-01-26
US20110007234A1 (en) 2011-01-13
US9349760B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN101526707B (zh) Tft-lcd阵列基板制造方法
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
CN101807586B (zh) Tft-lcd阵列基板及其制造方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
KR101212554B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN101807585A (zh) Tft-lcd阵列基板及其制造方法
CN102709234A (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN111128876B (zh) 一种阵列基板的制备方法
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
CN101826532B (zh) Tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150616

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150616

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150616

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20210713

CF01 Termination of patent right due to non-payment of annual fee