[go: up one dir, main page]

CN102023433B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN102023433B
CN102023433B CN200910093385XA CN200910093385A CN102023433B CN 102023433 B CN102023433 B CN 102023433B CN 200910093385X A CN200910093385X A CN 200910093385XA CN 200910093385 A CN200910093385 A CN 200910093385A CN 102023433 B CN102023433 B CN 102023433B
Authority
CN
China
Prior art keywords
photoresist
area
source
tft
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910093385XA
Other languages
English (en)
Other versions
CN102023433A (zh
Inventor
李伟
李正勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910093385XA priority Critical patent/CN102023433B/zh
Priority to US12/883,705 priority patent/US8735888B2/en
Publication of CN102023433A publication Critical patent/CN102023433A/zh
Application granted granted Critical
Publication of CN102023433B publication Critical patent/CN102023433B/zh
Priority to US14/251,987 priority patent/US9523895B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。TFT-LCD阵列基板包括栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和透明漏电极。透明漏电极与像素电极同层设置，并在同一次构图工艺中形成。透明漏电极与像素电极为一体结构。本发明通过第一次构图工艺形成栅线和栅电极，通过第二次构图工艺形成数据线和源电极，通过第三次构图工艺形成钝化层过孔，通过第四次构图工艺形成透明漏电极和像素电极。由于本发明采用透明漏电极，因此有效增加了像素区域的透光面积，提高了开口率。开口率的提高不仅可以增加亮度，而且可以降低背光板的亮度，从而节省能耗和制造成本。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。 
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。目前，现有技术制造TFT-LCD阵列基板主要采用五次或四次构图工艺。五次构图工艺主要包括：栅线和栅电极构图、有源层构图、源/漏电极构图、过孔构图和像素电极构图。四次构图工艺是在五次构图工艺基础上，利用半色调或灰色调掩模板技术，将有源层构图与源/漏电极构图合并成一个构图工艺。 
现有技术的半色调或灰色调掩模板设置有完全透光区域、部分透光区域和不透光区域，不透光区域对应于源电极和漏电极图形所在区域，部分透光区域对应于TFT沟道区域图形所在区域，完全透光区域对应于上述图形以外区域。实际应用中，为了避免紫外线穿过完全透光区域进入TFT沟道区域，现有技术通常采用增加漏电极宽度的方法来保证TFT沟道区域的刻蚀质量。但由于该方法增加了薄膜晶体管中漏电极的尺寸，因此存在有效透光区域小、开口率低的技术缺陷。 
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效克服现有技术有效透光区域小、开口率低的技术缺陷。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和透明漏电极；所述栅电极形成在基板上，其上形成有栅绝缘层，包括半导体层和掺杂半导体层的有源层形成在栅绝缘层上并位于栅电极的上方，其上形成TFT沟道区域；所述源电极形成在有源层上，所述薄膜晶体管还包括金属漏电极，所述金属漏电极形成在有源层上并位于TFT沟道区域的一侧，与位于TFT沟道区域另一侧的源电极相对设置；钝化层形成在上述构图上并开设有钝化层过孔；所述透明漏电极与金属漏电极位于TFT沟道区域的同侧，且位于金属漏电极的外侧，所述透明漏电极通过钝化层过孔与金属漏电极连接，所述金属漏电极与所述有源层的掺杂半导体层连接；所述透明漏电极与像素电极为一体结构且相互连接。 
所述金属漏电极与源电极同层设置，并在同一次构图工艺中形成，所述金属漏电极上覆盖有钝化层。 
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤2、在完成前述步骤的基板上，通过构图工艺形成包括有源层、数据线、源电极和钝化层过孔的图形，所述钝化层过孔内暴露出有源层的掺杂半导体层表面； 
步骤3、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括一体结构且相互连接的透明漏电极和像素电极的图形；其中像素电极位于显示区域内，透明漏电极位于漏电极区域内，透明漏电极与有源层中的掺杂半导体层连接。 
其中，所述步骤2可以包括： 
步骤201、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂 半导体薄膜和源漏金属薄膜，采用三调掩模板通过构图工艺形成包括有源层、数据线和源电极的图形； 
步骤202、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔包含了部分或全部漏电极区域。 
其中，所述步骤2也可以包括： 
步骤211、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括有源层、数据线、源电极和金属漏电极的图形； 
步骤212、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔内的金属漏电极被刻蚀掉，暴露出有源层的掺杂半导体层表面。 
本发明提供了一种TFT-LCD阵列基板及其制造方法，通过第一次构图工艺形成栅线和栅电极，通过第二次构图工艺形成数据线和源电极，通过第三次构图工艺形成钝化层过孔，通过第四次构图工艺形成一体结构的透明漏电极和像素电极。由于本发明采用透光的透明漏电极，因此有效增加了像素区域的透光面积，提高了开口率。开口率的提高不仅可以增加亮度，而且可以降低背光板的亮度，从而节省能耗和制造成本。 
附图说明
图1为本发明TFT-LCD阵列基板的平面图； 
图2为图1中A1-A1向的剖面图； 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图； 
图4为图3中A2-A2向的剖面图； 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图； 
图6为图5中A3-A3向的剖面图； 
图7为本发明TFT-LCD阵列基板第二次构图工艺中沉积各层薄膜后A3-A3 向的剖面图； 
图8为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后A3-A3向的剖面图； 
图9为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后A3-A3向的剖面图； 
图10为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图； 
图11为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后A3-A3向的剖面图； 
图12为本发明TFT-LCD阵列基板第三次构图工艺后的平面图； 
图13为图12中A4-A4向的剖面图； 
图14a～图14g为本发明TFT-LCD阵列基板另一种制造过程的示意图； 
图15～图18为本发明TFT-LCD阵列基板再一种制造过程的示意图； 
图19为本发明TFT-LCD阵列基板制造方法第一实施例的流程图； 
图20为本发明TFT-LCD阵列基板制造方法第二实施例的流程图。 
附图标记说明： 
1-基板；             2-栅电极；         3-栅绝缘层； 
4-半导体层；         5-掺杂半导体层；   6-源电极； 
7-透明漏电极；       7a-金属漏电极；    8-钝化层； 
9-钝化层过孔；       11-栅线；          12-数据线； 
13-像素电极；        21-半导体薄膜；    22-掺杂半导体薄膜； 
23-源漏金属薄膜；    30-光刻胶。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附图中各层薄膜厚度和区域大小形状不反映TFT-LCD阵列基板的真实比例，目 的只是示意说明本发明内容。 
图1为本发明TFT-LCD阵列基板的平面图，所反映的是一个像素区域的结构，图2为图1中A1-A1向的剖面图。如图1和图2所示，本发明TFT-LCD阵列基板的主体结构包括形成在基板上的栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11与数据线12定义了以矩阵方式排列的数个像素区域，每个像素区域内形成有薄膜晶体管和像素电极13，栅线用于向薄膜晶体管提供开启或关断信号，薄膜晶体管用于控制数据线12用于向像素电极13提供数据电压。具体地，本发明薄膜晶体管包括栅电极2、有源层、源电极6和透明漏电极7，栅线11和栅电极2形成在基板1上，栅电极2与栅线11连接。栅绝缘层3形成在栅线11和栅电极2上并覆盖整个基板1。有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方，在栅电极2一侧形成源电极区域，在栅电极2另一侧形成漏电极区域。源电极6位于源电极区域内，透明漏电极7位于漏电极区域内，源电极区域与漏电极区域之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。钝化层8形成在上述构图上，在显示区域内开设有钝化层过孔9，钝化层过孔9包含了部分或全部漏电极区域，使部分或全部漏电极区域暴露出有源层中掺杂半导体层的表面。透明导电薄膜形成在钝化层过孔9内，位于显示区域的部分形成像素电极13，位于漏电极区域的部分形成透明漏电极7，透明漏电极7与有源层中的掺杂半导体层连接，且一体结构的像素电极13和透明漏电极7相互连接。本发明通过采用透光的透明漏电极，增加了像素区域的透光面积，提高了开口率。 
图3～图13为本发明TFT-LCD阵列基板制造过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶采用正性光刻胶。 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图，所反映的 是一个像素单元的结构，图4为图3中A2-A2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用铬、铜、铝、铝合金、钼或铬的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅电极2和栅线11的图形，栅电极2与栅线11连接，如图3和图4所示。 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图6为图5中A3-A3向的剖面图。在完成图3所示构图的基板上，首先沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，然后通过采用三调掩模板的构图工艺形成包括有源层、数据线12和源电极6的图形，如图5和图6所示。本发明第二次构图工艺是一种采用多步刻蚀方法的构图工艺，具体过程说明如下。 
图7为本发明TFT-LCD阵列基板第二次构图工艺中沉积各层薄膜后A3-A3向的剖面图。首先采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层3、半导体薄膜21和掺杂半导体薄膜22，然后采用磁控溅射或热蒸发的方法，沉积一层源漏金属薄膜23，如图7所示。栅绝缘层3可以采用氧化物、氮化物或氧氮化合物，源漏金属薄膜23可以采用铬、铜、铝、铝合金、钼或铬的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。 
图8为本发明TFT-LCD阵列基板第二次构图工艺中曝光显影后A3-A3向的剖面图。首先在源漏金属薄膜23上涂覆一层厚度为 的光刻胶30，然后采用三调掩模板对光刻胶30进行曝光，显影后使光刻胶30形成未曝光区域A(光刻胶完全保留区域)、完全曝光区域B(光刻胶完全去除区域)、第一部分曝光区域C(第一光刻胶部分保留区域)和第二部分曝光区域D(第二光刻胶部分保留区域)，如图8所示。其中未曝光区域A的光刻胶的厚度为 
Figure G200910093385XD00062
对应于数据线和源电极图形所在区域，第一部分曝光区域C的光刻胶的厚度为 
Figure G200910093385XD00063
对应于TFT沟道区域图形 所在区域，第二部分曝光区域D的光刻胶的厚度为 
Figure G200910093385XD00071
对应于漏电极区域，完全曝光区域B的光刻胶被完全去除，暴露出源漏金属薄膜23，对应于上述图形以外的区域。 
图9为本发明TFT-LCD阵列基板第二次构图工艺中第一次刻蚀工艺后A3-A3向的剖面图。在完全曝光区域B，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜23，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜22和半导体薄膜21，形成数据线和有源层图形，有源层包括半导体层4和掺杂半导体层5，如图9所示。 
图10为本发明TFT-LCD阵列基板第二次构图工艺中灰化工艺后A3-A3向的剖面图。通过灰化工艺，去除第一部分曝光区域C的光刻胶，暴露出该区域的源漏金属薄膜23，如图10所示。由于灰化工艺，未曝光区域A和第二部分曝光区域D光刻胶的厚度相应减小，但仍覆盖有光刻胶30。 
图11为本发明TFT-LCD阵列基板第二次构图工艺中第二次刻蚀工艺后A3-A3向的剖面图。通过第二次干法刻蚀工艺完全刻蚀掉第一部分曝光区域C的源漏金属薄膜23和掺杂半导体层5，并刻蚀掉部分厚度的半导体层4，暴露出半导体层4，同时完全刻蚀掉第二部分曝光区域D的源漏金属薄膜23，使漏电极区域暴露出掺杂半导体层，形成源电极、漏电极和TFT沟道区域图形，如图11所示。本次刻蚀工艺开始时，虽然第二部分曝光区域D上覆盖有光刻胶，但随着第一部分曝光区域C的刻蚀，第二部分曝光区域D光刻胶的厚度不断减小，直到被完全去除。此时，第一部分曝光区域C和第二部分曝光区域D被同时刻蚀，最终使第一部分曝光区域C暴露出半导体层4，第二部分曝光区域D暴露出掺杂半导体层5。例如，假设在第二次刻蚀工艺前，第二部分曝光区域D光刻胶的厚度为 
Figure G200910093385XD00072
左右，源漏金属薄膜的厚度为 
Figure G200910093385XD00073
左右，掺杂半导体层的厚度为 半导体层的厚度为 
Figure G200910093385XD00075
刻蚀源漏金属薄膜的刻蚀率为 
Figure G200910093385XD00076
左右，掺杂半导体层和半导体层的刻蚀率为 
Figure G200910093385XD00077
左右，光刻胶的刻蚀率为 左右，则将第一部分曝光区域 C的源漏金属薄膜被完全刻蚀时，第二部分曝光区域D的光刻胶正好被完全去除，暴露出第二部分曝光区域D的源漏金属薄膜；接着对第一部分曝光区域C的掺杂半导体层和半导体层进行刻蚀时，第二部分曝光区域D的源漏金属薄膜也同时被刻蚀，当第二部分曝光区域D的源漏金属薄膜被完全刻蚀并暴露出该区域的掺杂半导体层时，第一部分曝光区域C的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体薄膜，使沟道区域半导体薄膜的厚度为 左右。 
最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第二次构图工艺。本次构图工艺后，栅线11和数据线12限定了像素区域，有源层(包括半导体层4和掺杂半导体层5)形成在栅电极2的上方，在栅电极2一侧形成源电极区域，在栅电极2另一侧形成漏电极区域，源电极6位于源电极区域内，漏电极区域暴露出有源层的掺杂半导体层5，源电极区域与漏电极区域之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来，如图5和图6所示。实际应用中，可以采用多种结构形式的三调掩模板，例如可以采用带有狭缝的半透过掩模板，其上四个透过率分别为100％、40％～50％、10％～20％和0，因此曝光显影后，未曝光区域A(透过率＝0)的光刻胶厚度为 
Figure G200910093385XD00082
厚度基本没有变化，完全曝光区域B(透过率＝100％)没有光刻胶，第一部分曝光区域C(透过率＝40％～50％)的光刻胶厚度为 
Figure G200910093385XD00084
第二部分曝光区域D(透过率＝10％～20％)的光刻胶厚度 
Figure G200910093385XD00085
图12为本发明TFT-LCD阵列基板第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图13为图12中A4-A4向的剖面图。在完成上述构图的基板上，采用PECVD方法沉积一层钝化层8。钝化层8可以采用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成钝化层过孔9，钝化层过孔9位于显示区域内，包含了部分或全部漏电极区域，使部分或全部漏电极区域暴露出有源层中掺杂半导体层的表面，如图12和图13所示。 本构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，通过构图工艺形成栅线接口过孔和数据线接口过孔图形的工艺已广泛应用于目前的构图工艺中，这里不再赘述。 
最后，在完成上述构图的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料。采用普通掩模板通过构图工艺在钝化层过孔9内形成一体结构且相互连接的透明漏电极7和像素电极13图形，其中像素电极13位于显示区域内，透明漏电极7位于漏电极区域内，透明漏电极7与有源层中的掺杂半导体层连接，如图1和图2所示。 
本发明提供了一种TFT-LCD阵列基板，采用透光的透明漏电极，有效增加了像素区域的透光面积，提高了开口率。开口率的提高不仅可以增加亮度，而且可以降低背光板的亮度，从而节省能耗和制造成本。 
需要说明的是，上述说明的TFT-LCD阵列基板的制备过程以及所形成的结构仅仅是一种实现方式，实际应用中，本领域技术人员可以通过改变工艺流程形成相近的结构。例如，本发明第二次构图工艺可以分成二个构图工艺，即通过一次采用普通掩模板的构图工艺形成包括有源层的图形，通过另一次采用半色调或灰色调掩模板的构图工艺形成包括数据线和源电极的图形。又如，在本发明TFT-LCD阵列基板第二次构图工艺中，可以在第二部分曝光区域D靠近源电极的位置保留部分源漏金属薄膜，形成金属薄膜材料的金属漏电极图形，也就是说，金属漏电极形成在有源层上，位于TFT沟道区域的一侧，与位于TFT沟道区域另一侧的源电极相对设置，金属漏电极和透明漏电极均位于TFT沟道区域的同侧，且透明漏电极位于金属漏电极的外侧。再如，在本发明TFT-LCD阵列基板第三次构图工艺中，钝化层过孔9可以只开设在漏电极区域，暴露出部分或全部漏电极区域。 
图14a～图14g为本发明TFT-LCD阵列基板另一种制造过程的示意图，为 图5中A3-A3向的剖面图。本制造过程中，第一次构图工艺、第三次构图工艺和第四次构图工艺与前述图3～图13所示制造过程相同，不再赘述，第二次构图工艺具体为：首先采用PECVD方法依次沉积栅绝缘层3、半导体薄膜21和掺杂半导体薄膜22，然后采用磁控溅射或热蒸发的方法，沉积一层源漏金属薄膜23，如图14a所示。然后在源漏金属薄膜23上涂覆一层光刻胶30，采用三调掩模板对光刻胶30进行曝光，显影后使光刻胶30形成未曝光区域A(光刻胶完全保留区域)、完全曝光区域B(光刻胶完全去除区域)、第一部分曝光区域C(第一光刻胶部分保留区域)和第二部分曝光区域D(第二光刻胶部分保留区域)，如图14b所示。其中未曝光区域A对应于数据线和源电极图形所在区域，第一部分曝光区域C对应于TFT沟道区域图形所在区域，第二部分曝光区域D对应于漏电极区域，完全曝光区域B对应于上述图形以外的区域，未曝光区域A光刻胶的厚度大于第二部分曝光区域D光刻胶的厚度，第二部分曝光区域D光刻胶的厚度大于第一部分曝光区域C光刻胶的厚度。在完全曝光区域B，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜23，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜22和半导体薄膜21，形成数据线和有源层图形，有源层包括半导体层4和掺杂半导体层5，如图14c所示。通过第一次灰化工艺，去除第一部分曝光区域C的光刻胶，暴露出该区域的源漏金属薄膜23，如图14d所示。通过第二次干法刻蚀工艺完全刻蚀掉第一部分曝光区域C的源漏金属薄膜23和掺杂半导体层5，并刻蚀掉部分厚度的半导体层4，暴露出半导体层4，如图14e所示。通过第二次灰化工艺，去除第二部分曝光区域D的光刻胶，暴露出该区域的源漏金属薄膜23，如图14f所示。通过第三次湿法刻蚀工艺完全刻蚀掉第二部分曝光区域D的源漏金属薄膜23，暴露出漏电极区域的掺杂半导体层，如图14g所示。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第二次构图工艺。 
与图3～图13所示制造过程相比，本制造过程通过一次干法刻蚀形成TFT沟道区域，通过一次湿法刻蚀去除漏电极区域的源漏金属薄膜。 
图15～图18为本发明TFT-LCD阵列基板再一种制造过程的示意图。本制造过程是一种在形成钝化层过孔时刻蚀金属漏电极的制造方案。该制造方案中，第一次构图工艺和第四次构图工艺与前述图3～图13所示制造过程相同，不再赘述，第二次构图工艺采用半色调或灰色调掩模板通过构图工艺形成有源层、数据线、源电极和金属漏电极图形，第三次构图工艺在形成钝化层过孔时，刻蚀掉部分或全部金属漏电极，暴露出漏电极区域的掺杂半导体层。该制造方案的第二次构图工艺具体为：首先依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，接着沉积源漏金属薄膜。在源漏金属薄膜上涂覆一层光刻胶。采用半色调或灰色调掩模板曝光，显影处理后使光刻胶形成完全曝光区域(光刻胶完全去除区域)、未曝光区域(光刻胶完全保留区域)和部分曝光区域(光刻胶部分保留区域)；未曝光区域对应于数据线、源电极和金属漏电极图形所在区域，部分曝光区域对应于TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形。通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括源电极、金属漏电极和TFT沟道区域的图形。最后剥离剩余的光刻胶，完成本次构图工艺。本次构图工艺后，有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方，源电极6和金属漏电极7a形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，金属漏电极7a的一端位于栅电极2的上方，与源电极6相对设置，源电极6与金属漏电极7a之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来，如图15和图16所示。 
该制造方案的第三次构图工艺具体为：首先采用PECVD方法沉积一层钝 化层8，然后在钝化层8上涂覆一层光刻胶。采用半色调或灰色调掩模板曝光，显影处理后使光刻胶形成完全曝光区域(光刻胶完全去除区域)、未曝光区域(光刻胶完全保留区域)和部分曝光区域(光刻胶部分保留区域)；完全曝光区域对应于钝化层过孔图形所在区域，部分曝光区域对应于栅线接口过孔和数据线接口过孔图形所在区域，未曝光区域对应于对应于上述图形以外的区域。首先进行第一次刻蚀工艺，完全刻蚀掉完全曝光区域的钝化层8，形成钝化层过孔9图形，随后继续刻蚀钝化层过孔9内的金属漏电极7a，使钝化层过孔9内暴露出有源层的掺杂半导体层5表面。之后进行灰化工艺，通过灰化工艺去除部分曝光区域的光刻胶，暴露出该区域的钝化层8。之后进行第二次刻蚀工艺，在栅线接口区域形成栅线接口过孔图形，在数据线接口区域形成数据线接口过孔图形。最后剥离剩余的光刻胶，完成本次构图工艺，如图17和图18所示。由于金属漏电极与源电极同层设置，并在同一次构图工艺中形成，因此金属漏电极上覆盖有钝化层。 
图19为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括： 
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤12、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用三调掩模板通过构图工艺形成包括有源层、数据线和源电极的图形； 
步骤13、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔包含了部分或全部漏电极区域； 
步骤14、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括一体结构且相互连接的透明漏电极和像素电极的图形。 
在图19所示技术方案中，所述步骤12可以包括： 
采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
在所述源漏金属薄膜上涂覆一层光刻胶； 
采用三调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域、第一光刻胶部分保留区域和第二光刻胶部分保留区域，其中，光刻胶完全保留区域对应于数据线和源电极图形所在区域，第一光刻胶部分保留区域对应于TFT沟道区域图形所在区域，第二光刻胶部分保留区域对应于漏电极区域，光刻胶完全去除区域对应于上述图形以外区域； 
在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜； 
通过灰化工艺去除第一光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第二次干法刻蚀工艺完全刻蚀掉第一光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜，同时完全刻蚀掉第二光刻胶部分保留区域的源漏金属薄膜，暴露出掺杂半导体薄膜； 
剥离剩余的光刻胶。 
其中，所述光刻胶完全保留区域光刻胶的厚度为 
Figure G200910093385XD00131
所述第一光刻胶部分保留区域光刻胶的厚度为 
Figure G200910093385XD00132
所述第二光刻胶部分保留区域光刻胶的厚度为 
Figure G200910093385XD00133
上述流程已在前述图3～图13中详细说明，这里不再赘述。 
在图19所示技术方案中，所述步骤12也可以包括： 
采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
在所述源漏金属薄膜上涂覆一层光刻胶； 
采用三调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区 域、光刻胶完全去除区域、第一光刻胶部分保留区域和第二光刻胶部分保留区域，其中，光刻胶完全保留区域对应于数据线和源电极图形所在区域，第一光刻胶部分保留区域对应于TFT沟道区域图形所在区域，第二光刻胶部分保留区域对应于漏电极区域，光刻胶完全去除区域对应于上述图形以外区域； 
在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜； 
通过第一次灰化工艺去除第一光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第二次干法刻蚀工艺完全刻蚀掉第一光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜； 
通过第二次灰化工艺去除第二光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第三次湿法刻蚀工艺完全刻蚀掉第二光刻胶部分保留区域的源漏金属薄膜，暴露出掺杂半导体薄膜； 
剥离剩余的光刻胶。 
上述流程已在前述图14a～图14g中详细说明。 
图20为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括： 
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤22、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括有源层、数据线、源电极和金属漏电极的图形； 
步骤23、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔内的金属漏电极被刻蚀掉，暴露出有源层的掺杂半导体层表面； 
步骤24、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形 成包括一体结构且相互连接的透明漏电极和像素电极的图形。 
在图20所示技术方案中，所述步骤22包括： 
采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
在所述源漏金属薄膜上涂覆一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中，光刻胶完全保留区域对应于数据线、源电极和金属漏电极图形所在区域，光刻胶部分保留区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外区域； 
在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜； 
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜； 
剥离剩余的光刻胶。 
在图20所示技术方案中，所述步骤23包括： 
采用等离子体增强化学气相沉积方法，沉积钝化层； 
在钝化层上涂覆一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中，光刻胶完全去除区域对应于钝化层过孔图形所在区域，光刻胶部分保留区域对应于栅线接口过孔和数据线接口过孔图形所在区域，光刻胶完全保留区域对应于上述图形以外的区域； 
通过第一次刻蚀工艺形成钝化层过孔图形，同时刻蚀掉钝化层过孔内的金属漏电极，使钝化层过孔内暴露出有源层的掺杂半导体层表面； 
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的钝化层； 
通过第二次刻蚀工艺在栅线接口区域形成栅线接口过孔图形，在数据线接口区域形成数据线接口过孔图形； 
剥离剩余的光刻胶。 
上述流程是一种在形成钝化层过孔时刻蚀金属漏电极的制造方案。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (11)

1.一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括栅电极、源电极和透明漏电极；所述栅电极形成在基板上，其上形成有栅绝缘层，包括半导体层和掺杂半导体层的有源层形成在栅绝缘层上并位于栅电极的上方，其上形成TFT沟道区域，所述源电极形成在有源层上；所述薄膜晶体管还包括金属漏电极，所述金属漏电极形成在有源层上并位于TFT沟道区域的一侧，与位于TFT沟道区域另一侧的源电极相对设置；钝化层形成在上述构图上并开设有钝化层过孔；所述透明漏电极与金属漏电极位于TFT沟道区域的同侧，且位于金属漏电极的外侧，所述透明漏电极通过钝化层过孔与金属漏电极连接，所述金属漏电极与所述有源层的掺杂半导体层连接；所述透明漏电极与像素电极为一体结构且相互连接。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述金属漏电极与源电极同层设置，并在同一次构图工艺中形成，所述金属漏电极上覆盖有钝化层。
3.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成前述步骤的基板上，通过构图工艺形成包括有源层、数据线、源电极和钝化层过孔的图形，所述钝化层过孔内暴露出有源层的掺杂半导体层表面；
步骤3、在完成前述步骤的基板上沉积透明导电薄膜，通过构图工艺形成包括一体结构且相互连接的透明漏电极和像素电极的图形；其中像素电极位于显示区域内，透明漏电极位于漏电极区域内，透明漏电极与有源层中的掺杂半导体层连接。
4.根据权利要求3所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
步骤201、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用三调掩模板通过构图工艺形成包括有源层、数据线和源电极的图形；
步骤202、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔包含了部分或全部漏电极区域。
5.根据权利要求4所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤201包括：
采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；
采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
在所述源漏金属薄膜上涂覆一层光刻胶；
采用三调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域、第一光刻胶部分保留区域和第二光刻胶部分保留区域，其中，光刻胶完全保留区域对应于数据线和源电极图形所在区域，第一光刻胶部分保留区域对应于TFT沟道区域图形所在区域，第二光刻胶部分保留区域对应于漏电极区域，光刻胶完全去除区域对应于上述图形以外区域；
在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜；
通过灰化和刻蚀工艺形成包括TFT沟道区域的图形。
6.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述通过灰化和刻蚀工艺形成包括TFT沟道区域的图形包括：
通过灰化工艺去除第一光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次干法刻蚀工艺完全刻蚀掉第一光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜，同时完全刻蚀掉第二光刻胶部分保留区域的源漏金属薄膜，暴露出掺杂半导体薄膜；
剥离剩余的光刻胶。
7.根据权利要求6所述的TFT-LCD阵列基板制造方法，其特征在于，所述光刻胶完全保留区域光刻胶的厚度为所述第一光刻胶部分保留区域光刻胶的厚度为所述第二光刻胶部分保留区域光刻胶的厚度为
Figure FSB00000686257600033
8.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述通过灰化和刻蚀工艺形成包括TFT沟道区域的图形包括：
通过第一次灰化工艺去除第一光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次干法刻蚀工艺完全刻蚀掉第一光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜；
通过第二次灰化工艺去除第二光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第三次湿法刻蚀工艺完全刻蚀掉第二光刻胶部分保留区域的源漏金属薄膜，暴露出掺杂半导体薄膜；
剥离剩余的光刻胶。
9.根据权利要求3所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
步骤211、在完成前述步骤的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括有源层、数据线、源电极和金属漏电极的图形；
步骤212、在完成前述步骤的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔内的金属漏电极被刻蚀掉，暴露出有源层的掺杂半导体层表面。
10.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤211包括：
采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；
采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
在所述源漏金属薄膜上涂覆一层光刻胶；
采用半色调或灰色调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中，光刻胶完全保留区域对应于数据线、源电极和金属漏电极图形所在区域，光刻胶部分保留区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外区域；
在光刻胶完全去除区域，首先通过湿法刻蚀工艺刻蚀掉源漏金属薄膜，然后通过干法刻蚀工艺刻蚀掉掺杂半导体薄膜和半导体薄膜；
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，暴露出半导体薄膜；
剥离剩余的光刻胶。
11.根据权利要求9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤212包括：
采用等离子体增强化学气相沉积方法，沉积钝化层；
在钝化层上涂覆一层光刻胶；
采用半色调或灰色调掩模板对光刻胶曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中，光刻胶完全去除区域对应于钝化层过孔图形所在区域，光刻胶部分保留区域对应于栅线接口过孔和数据线接口过孔图形所在区域，光刻胶完全保留区域对应于上述图形以外的区域；
通过第一次刻蚀工艺形成钝化层过孔图形，同时刻蚀掉钝化层过孔内的金属漏电极，使钝化层过孔内暴露出有源层的掺杂半导体层表面；
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的钝化层；
通过第二次刻蚀工艺在栅线接口区域形成栅线接口过孔图形，在数据线接口区域形成数据线接口过孔图形；
剥离剩余的光刻胶。
CN200910093385XA 2009-09-18 2009-09-18 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN102023433B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910093385XA CN102023433B (zh) 2009-09-18 2009-09-18 Tft-lcd阵列基板及其制造方法
US12/883,705 US8735888B2 (en) 2009-09-18 2010-09-16 TFT-LCD array substrate and manufacturing method thereof
US14/251,987 US9523895B2 (en) 2009-09-18 2014-04-14 TFT-LCD array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910093385XA CN102023433B (zh) 2009-09-18 2009-09-18 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102023433A CN102023433A (zh) 2011-04-20
CN102023433B true CN102023433B (zh) 2012-02-29

Family

ID=43755844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910093385XA Expired - Fee Related CN102023433B (zh) 2009-09-18 2009-09-18 Tft-lcd阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US8735888B2 (zh)
CN (1) CN102023433B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN102707534B (zh) * 2011-06-09 2016-06-08 京东方科技集团股份有限公司 电子显示装置及其制造方法及电子纸
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102881688B (zh) * 2012-09-19 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN102881571B (zh) * 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN102903675B (zh) * 2012-10-12 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103367166B (zh) * 2013-07-19 2016-01-06 京东方科技集团股份有限公司 薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9653608B2 (en) * 2013-12-23 2017-05-16 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device and thin film transistor
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
CN105097551A (zh) * 2015-08-13 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法和阵列基板的制作方法
CN105225929B (zh) * 2015-09-23 2018-03-09 京东方科技集团股份有限公司 一种膜层图案化的方法
CN106601757A (zh) * 2017-03-06 2017-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107799466B (zh) * 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN109300995B (zh) * 2018-09-27 2021-12-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN111192855A (zh) * 2018-11-14 2020-05-22 惠科股份有限公司 一种阵列基板的制造方法、显示面板及显示装置
US20210193866A1 (en) * 2019-12-24 2021-06-24 Mikro Mesa Technology Co., Ltd. Method of forming display device with light-emitting diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674757A (en) * 1994-05-28 1997-10-07 Samsung Electronics Co., Ltd. Process of fabricating a self-aligned thin-film transistor for a liquid crystal display
CN1943039A (zh) * 2005-02-28 2007-04-04 卡西欧计算机株式会社 薄膜晶体管面板
US7215387B2 (en) * 2003-12-23 2007-05-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7333161B2 (en) * 2001-05-29 2008-02-19 Lg.Philips Lcd Co., Ltd. Forming method of liquid crystal layer using ink jet system
CN101520580A (zh) * 2008-02-28 2009-09-02 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5990492A (en) * 1995-05-30 1999-11-23 Samsung Electronics Co., Ltd. Self-aligned thin-film transistor for a liquid crystal display having source and drain electrodes of different material
KR100750872B1 (ko) * 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR101031674B1 (ko) 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US7463399B2 (en) 2005-09-28 2008-12-09 Samsung Sdi Co., Ltd. Flat panel display and a method of driving the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674757A (en) * 1994-05-28 1997-10-07 Samsung Electronics Co., Ltd. Process of fabricating a self-aligned thin-film transistor for a liquid crystal display
US7333161B2 (en) * 2001-05-29 2008-02-19 Lg.Philips Lcd Co., Ltd. Forming method of liquid crystal layer using ink jet system
US7215387B2 (en) * 2003-12-23 2007-05-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
CN1943039A (zh) * 2005-02-28 2007-04-04 卡西欧计算机株式会社 薄膜晶体管面板
CN101520580A (zh) * 2008-02-28 2009-09-02 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法

Also Published As

Publication number Publication date
US20110068341A1 (en) 2011-03-24
US20140220747A1 (en) 2014-08-07
CN102023433A (zh) 2011-04-20
US8735888B2 (en) 2014-05-27
US9523895B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN106684037B (zh) 优化4m制程的tft阵列制备方法
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
CN101819362B (zh) Tft-lcd阵列基板制造方法
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN101807549B (zh) Tft-lcd阵列基板及其制造方法
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN101957530A (zh) Tft-lcd阵列基板及其制造方法
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN104576542A (zh) 阵列基板及其制作方法、显示装置
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN101520580A (zh) Tft-lcd阵列基板结构及其制造方法
CN101807585A (zh) Tft-lcd阵列基板及其制造方法
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN101807586A (zh) Tft-lcd阵列基板及其制造方法
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN101770121A (zh) Tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

CF01 Termination of patent right due to non-payment of annual fee