CN104183603B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104183603B CN104183603B CN201410340346.6A CN201410340346A CN104183603B CN 104183603 B CN104183603 B CN 104183603B CN 201410340346 A CN201410340346 A CN 201410340346A CN 104183603 B CN104183603 B CN 104183603B
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- electrode
- layer
- pattern
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 23
- 230000000717 retained effect Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000002210 silicon-based material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000008034 disappearance Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- -1 abbreviation igzo) Chemical compound 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- ZEWMZYKTKNUFEF-UHFFFAOYSA-N indium;oxozinc Chemical compound [In].[Zn]=O ZEWMZYKTKNUFEF-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000012144 step-by-step procedure Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可避免形成阻挡层时源漏极间隙尺寸均匀性差，减少阻挡层成本，解决金属缺失信号不导通的问题。该阵列基板包括衬底基板上方的包括栅极、栅线的栅金属层，栅绝缘层，有源层，包括源极、漏极、数据线的源漏金属层，源漏金属层包括铜金属层和/或铜合金层；包括与漏极直接接触的像素电极、与源极直接接触的第一像素电极保留图案、与数据线直接接触的第二像素电极保留图案的像素电极层；像素电极与漏极直接接触的区域、第一像素电极保留图案位于有源层与源漏金属层之间；像素电极未与漏极直接接触的区域、第二像素电极保留图案位于栅绝缘层的上/下方。用于阵列基板的制备。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
在大尺寸薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid CrystalDisplay，简称TFT-LCD)中，通常采用电阻率较低的金属铜(Cu)作为TFT的源极、漏极、以及数据线的材料，从而减小阵列基板中数据信号延迟的程度。
然而，由于Cu原子在高温或外加电场的作用下不可避免地存在一定的扩散现象，即Cu原子极易向有源层及其他膜层(如栅绝缘层)中扩散，对各膜层产生污染，Cu原子扩散严重时还会影响TFT器件的性能甚至导致器件性能完全失效；因此，如图1所示，需要在源极41、漏极42、以及数据线43与有源层30及其他膜层(如栅绝缘层21)之间形成一层由金属或合金构成的相当于衬底的阻挡层110，从而隔离Cu原子与有源层30及其他膜层，以使采用低电阻Cu材料制备源极、漏极、以及数据线时保持TFT器件性能的稳定性。
在实现上述制备阻挡层110的过程中，发明人发现现有技术中至少存在如下问题：
第一、湿法刻蚀金属Cu以形成具有一定图案的源极、漏极、以及数据线时，由于金属Cu的刻蚀速率与阻挡层材料的刻蚀速率相差较大，图案化后形成的源极与漏极之间的间隙尺寸均匀性较差，影响TFT器件的性能。
第二、阻挡层增加了阵列基板整体的生产成本，降低了制备产能。
此外，由于TFT-LCD的分辨率在不断提高，阵列基板中的源极、漏极、以及数据线的相应尺寸也在逐渐减小，由于湿法刻蚀工艺难以达到绝对的均匀，阵列基板中Cu金属缺失(即发生数据线断路)的现象时有发生，导致数据信号无法传输到相应的像素区域，影响图像的正常显示。
发明内容
鉴于此，为解决上述问题，本发明的实施例提供一种阵列基板及其制备方法、显示装置，该阵列基板可避免现有技术中采用Cu制备源极、漏极、以及数据线的情况下，形成阻挡Cu原子扩散的阻挡层时由于Cu与阻挡层的刻蚀速率相差较大导致的源极与漏极之间的间隙尺寸均匀性较差的现象，并减少制备阻挡层的成本；还可解决阵列基板中发生Cu金属缺失后数据信号无法导通的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面、本发明实施例提供了一种阵列基板，包括，位于衬底基板上方的包括栅极、栅线的栅金属层，栅绝缘层，以及有源层；还包括，包括源极、漏极、数据线的源漏金属层，所述源漏金属层包括铜金属层和/或铜合金层；包括与所述漏极直接接触的像素电极、与所述源极直接接触的第一像素电极保留图案、与所述数据线直接接触的第二像素电极保留图案的像素电极层；其中，所述像素电极与所述漏极直接接触的区域、所述第一像素电极保留图案均位于所述有源层与所述源漏金属层之间；所述像素电极未与所述漏极直接接触的区域、所述第二像素电极保留图案均位于所述栅绝缘层的上方/下方。
可选的，针对所述有源层包括非晶硅有源层的情况，所述阵列基板还包括欧姆接触层；其中，所述欧姆接触层位于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触。
优选的，所述欧姆接触层包括微晶硅材料层、氮掺杂的微晶硅材料层、氧化物半导体材料层中的至少一种材料层。
第二方面、本发明实施例还提供了一种显示装置，包括上述任一项所述的阵列基板。
第三方面、本发明实施例又提供了一种阵列基板的制备方法，包括，形成包括栅极、栅线的栅金属层，栅绝缘层；还包括，形成有源层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述像素电极与所述漏极直接接触，所述第一像素电极保留图案与所述源极直接接触，所述第二像素电极保留图案与所述数据线直接接触；所述像素电极与所述漏极直接接触的区域、所述第一像素电极保留图案均形成于所述有源层与所述源漏金属层之间；所述像素电极未与所述漏极直接接触的区域、所述第二像素电极保留图案均形成于所述栅绝缘层的上方/下方；所述源漏金属层采用铜和/或铜合金材料制备。
优选的，针对所述有源层采用非晶硅材料制备的情况，所述形成有源层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层，包括，形成非晶硅有源层，欧姆接触层，形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触。
进一步优选的，所述形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触，具体包括，采用构图工艺，在形成有所述栅金属层，所述栅绝缘层的基板上依次形成非晶硅有源层，欧姆接触层；其中，所述欧姆接触层露出待形成的源极与漏极之间的间隙对应的所述非晶硅有源层的区域；采用构图工艺，在形成有所述欧姆接触层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于待形成的漏极的区域，所述第一像素电极保留图案对应于待形成的源极的区域，所述第二像素电极保留图案对应于待形成的数据线的区域；采用构图工艺，在形成有所述像素电极层的基板上形成包括源极、漏极、数据线的源漏金属层；其中，所述漏极与所述像素电极的部分直接接触，所述源极与所述第一像素电极保留图案直接接触，所述数据线与所述第二像素电极保留图案直接接触。
进一步优选的，所述采用构图工艺，在形成有所述欧姆接触层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于待形成的漏极的区域，所述第一像素电极保留图案对应于待形成的源极的区域，所述第二像素电极保留图案对应于待形成的数据线的区域，具体包括，在形成有所述欧姆接触层的基板上依次沉积像素电极薄膜，光刻胶层；采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的包括像素电极、第一像素电极保留图案、第二像素电极保留图案的区域；所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述像素电极薄膜，形成部分对应于待形成的漏极的像素电极、对应于待形成的源极的第一像素电极保留图案、对应于待形成的数据线的第二像素电极保留图案；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，露出所述像素电极、所述第一像素电极保留图案、所述第二像素电极保留图案。
优选的，所述形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触，具体包括，采用构图工艺，在衬底基板上形成包括源极、漏极、数据线的源漏金属层；采用构图工艺，在形成有所述源漏金属层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于所述漏极的区域、所述第一像素电极保留图案对应于所述源极的区域、所述第二像素电极保留图案对应于所述数据线的区域；采用构图工艺，在形成有所述像素电极层的基板上依次形成欧姆接触层，非晶硅有源层；其中，所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域。
进一步优选的，所述采用构图工艺，在形成有所述源漏金属层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于所述漏极的区域，所述第一像素电极保留图案对应于所述源极的区域，所述第二像素电极保留图案对应于所述数据线的区域，具体包括，在形成有所述源漏金属层的基板上依次沉积像素电极薄膜，光刻胶层；采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的包括像素电极、第一像素电极保留图案、第二像素电极保留图案的区域；所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述像素电极薄膜，形成部分对应所述漏极的像素电极，对应于所述源极的第一像素电极保留图案，对应于所述数据线的第二像素电极保留图案；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，露出所述像素电极、所述第一像素电极保留图案、所述第二像素电极保留图案。
在上述基础上优选的，所述欧姆接触层采用微晶硅材料、氮掺杂的微晶硅材料、氧化物半导体材料中的至少一种材料构成。
本发明实施例提供了一种阵列基板，包括，位于衬底基板上方的包括栅极、栅线的栅金属层，栅绝缘层，以及有源层；还包括，包括源极、漏极、数据线的源漏金属层，所述源漏金属层包括铜金属层和/或铜合金层；包括与所述漏极直接接触的像素电极、与所述源极直接接触的第一像素电极保留图案、与所述数据线直接接触的第二像素电极保留图案的像素电极层；其中，所述像素电极与所述漏极直接接触的区域、所述第一像素电极保留图案均位于所述有源层与所述源漏金属层之间；所述像素电极未与所述漏极直接接触的区域、所述第二像素电极保留图案均位于所述栅绝缘层的上方/下方。
本发明实施例提供的上述阵列基板至少可以带来以下有益效果：
一方面、由于像素电极通常采用氧化铟锡(ITO)等透明导电材料制成，其刻蚀均匀性较好，即通过刻蚀工艺形成位于所述源漏金属层与所述有源层之间的具有相应图案的所述像素电极层时，刻蚀工艺不会影响到采用Cu和/或Cu合金材料制备的所述源极与所述漏极的侧面轮廓，即不会影响到所述源极与所述漏极之间的间隙尺寸的均匀性，从而保证形成后的所述阵列基板中的TFT器件各项性能的稳定性。
另一方面，由于所述第一像素电极保留图案、所述第二像素电极保留图案均与所述像素电极采用同样的材料制备而成，避免了现有技术中形成用于隔离采用Cu和/或Cu合金材料制备的所述源漏金属层与所述有源层的阻挡层时增加的生产成本；且由于所述像素电极51、所述第一像素电极保留图案52、以及所述第二像素电极保留图案53均为同层设置，可以在形成像素电极的工艺过程中一并形成所述第一像素电极保留图案、所述第二像素电极保留图案53，提高了制备产能。
再一方面，当所述数据线由于线宽过小在湿法刻蚀工艺后发生Cu金属缺失(即发生数据线断路)的现象时，由于所述第二像素电极保留图案与所述数据线直接接触，即当所述阵列基板通电工作时，所述数据线与所述第二像素电极保留图案之间的等效电路关系为并联关系，发生断路的所述数据线仍能够通过与该数据线并联的所述第二像素电极保留图案将数据信号导通至相应的像素区域，从而避免了所述阵列基板应用于显示装置时由于发生Cu金属缺失而影响图像的正常显示，提高了所述阵列基板的良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的剖面结构示意图；
图2为本发明实施例提供的一种阵列基板的剖面结构示意图一；
图3为本发明实施例提供的一种阵列基板的剖面结构示意图二；
图4为本发明实施例提供的一种阵列基板的剖面结构示意图三；
图5为本发明实施例提供的一种阵列基板的剖面结构示意图四；
图6为本发明实施例提供的一种阵列基板的剖面结构示意图五；
图7为本发明实施例提供的一种阵列基板的剖面结构示意图六；
图8(a)为发明实施例提供的一种阵列基板的制备方法中依次形成非晶硅有源层、欧姆接触层后的层级结构示意图；
图8(b)为在图8(a)的基础上形成包括像素电极保留图案、像素电极的像素电极层后的层级结构示意图；
图9(a)-图9(d)为发明实施例提供的一种阵列基板的制备方法中完成步骤S12的分步流程示意图；
图10(a)为发明实施例提供的一种阵列基板的制备方法中形成包括源极、漏极、数据线的源漏金属层后的层级结构示意图；
图10(b)为在图10(a)的基础上形成包括像素电极保留图案、像素电极的像素电极层后的层级结构示意图。
附图标记：
10-衬底基板；20-栅极；21-栅绝缘层；30-有源层；31-非晶硅有源层；40-源漏金属层；41-源极；42-漏极；43-数据线；50-像素电极层；51-像素电极；52-第一像素电极保留图案；53-像素电极保留图案；500-像素电极薄膜；60-欧姆接触层；70-公共电极；80-钝化层；90-光刻胶层；91-光刻胶完全保留部分；92-光刻胶完全去除部分；100-掩模板；101-掩模板完全不透过部分；102-掩模板完全透过部分；110-阻挡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板，如图2或图3所示，所述阵列基板包括：位于衬底基板10上方的包括栅极20、栅线的栅金属层，栅绝缘层21，以及有源层30；此外，所述阵列基板还包括；包括源极41、漏极42、数据线43的源漏金属层40，所述源漏金属层40包括铜金属层和/或铜合金层；包括与所述漏极42直接接触的像素电极51、与所述源极41直接接触的第一像素电极保留图案52、与所述数据线43直接接触的第二像素电极保留图案53的像素电极层50。
其中，所述像素电极51与所述漏极42直接接触的区域、所述第一像素电极保留图案52均位于所述有源层30与所述源漏金属层40之间；所述像素电极51未与所述漏极42直接接触的区域、所述第二像素电极保留图案53均位于所述栅绝缘层21的上方/下方。
需要说明的是，由于阵列基板中的核心部件即薄膜晶体管(TFT)通常是指用半导体薄膜材料制成的绝缘栅场效应管；其中，由栅极20、源极41、以及漏极42构成TFT的三端器件。因此，根据TFT中源极41、漏极42与栅极20相对位置的不同，可将TFT分为底栅型和顶栅型。
基于此，对于本发明实施例提供的上述阵列基板具体为：
其一、示意性地，参考图2所示，所述像素电极51未与所述漏极42直接接触的区域、所述第二像素电极保留图案53均位于所述栅绝缘层21的上方，是针对于待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42靠近所述衬底基板10一侧的情况(即所述阵列基板中的TFT为底栅型的情况)。
其二、示意性地，参考图3所示，所述像素电极51未与所述漏极42直接接触的区域、所述第二像素电极保留图案53均位于所述栅绝缘层21的下方，是针对于待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42远离所述衬底基板10一侧的情况(即所述阵列基板中的TFT为顶栅型的情况)。
此外，尽管本发明实施例提供的所述阵列基板中未提及栅线引线、数据线引线，但本领域技术人员应当明白，所述栅金属层还包括与所述栅线相连的栅线引线，所述源漏金属层40还包括与所述数据线43相连的数据线引线。
本发明实施例提供了一种阵列基板，所述阵列基板包括：位于衬底基板10上方的包括栅极20、栅线的栅金属层，栅绝缘层21，以及有源层30；此外，所述阵列基板还包括：包括源极41、漏极42、数据线43的源漏金属层40，所述源漏金属层40包括铜金属层和/或铜合金层；包括与所述漏极42直接接触的像素电极51、与所述源极41直接接触的第一像素电极保留图案52、与所述数据线43直接接触的第二像素电极保留图案53的像素电极层50；其中，所述像素电极51与所述漏极42直接接触的区域、所述第一像素电极保留图案52均位于所述有源层30与所述源漏金属层40之间；所述像素电极51未与所述漏极42直接接触的区域、所述第二像素电极保留图案53均位于所述栅绝缘层21的上方/下方。
本发明实施例提供的上述阵列基板至少可以带来以下有益效果：
一方面、由于像素电极51通常采用氧化铟锡(ITO)等透明导电材料制成，其刻蚀均匀性较好，即通过刻蚀工艺形成位于所述源漏金属层40与所述有源层30之间的具有相应图案的所述像素电极层50时，刻蚀工艺不会影响到采用Cu和/或Cu合金材料制备的所述源极41与所述漏极42的侧面轮廓，即不会影响到所述源极41与所述漏极42之间的间隙尺寸的均匀性，从而保证形成后的所述阵列基板中的TFT器件各项性能的稳定性。
另一方面，由于所述第一像素电极保留图案52、所述第二像素电极保留图案53均与所述像素电极51采用同样的材料制备而成，避免了现有技术中形成用于隔离采用Cu和/或Cu合金材料制备的所述源漏金属层40与所述有源层30的阻挡层时增加的生产成本；且由于所述像素电极51、所述第一像素电极保留图案52、以及所述第二像素电极保留图案53均为同层设置，可以在形成像素电极51的工艺过程中一并形成所述第一像素电极保留图案52、所述第二像素电极保留图案53，提高了制备产能。
再一方面，当所述数据线43由于线宽过小在湿法刻蚀工艺后发生Cu金属缺失(即发生数据线断路)的现象时，由于所述第二像素电极保留图案53与所述数据线43直接接触，即当所述阵列基板通电工作时，所述数据线43与所述第二像素电极保留图案53之间的等效电路关系为并联关系，发生断路的所述数据线43仍能够通过与该数据线并联的所述第二像素电极保留图案53将数据信号导通至相应的像素区域，从而避免了所述阵列基板应用于显示装置时由于发生Cu金属缺失而影响图像的正常显示，提高了所述阵列基板的良品率。
这里，本发明实施例对所述有源层30采用的材料不做限定，所述有源层30可以是氧化物半导体材料，例如，铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)、铟锌氧化物(Indium Zinc Oxide，简称IZO)、氧化锌(Zinc Oxide，简称ZnO)等，也可以是非晶硅(a-Si)材料等。
基于此，针对所述有源层30包括非晶硅有源层31(即所述有源层30采用非晶硅材料制备而成)的情况，如图4或图5所示，所述阵列基板还包括欧姆接触层60。
其中，所述欧姆接触层60位于所述非晶硅有源层31与所述像素电极层50之间，且所述欧姆接触层60露出所述源极41与所述漏极42之间的间隙对应的区域；所述欧姆接触层60与所述像素电极层50直接接触。
此处，所述欧姆接触层60的作用是减小所述非晶硅有源层31与所述源极41、以及与所述漏极42之间的电阻，以更进一步地降低信号延迟。
示意性地，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42靠近所述衬底基板10一侧的情况(即所述阵列基板中的TFT为底栅型的情况)，如图4所示，所述有源层30、所述欧姆接触层60、所述像素电极层50、以及所述源漏金属层40依次远离所述衬底基板10设置。
示意性地，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42远离所述衬底基板10一侧的情况(即所述阵列基板中的TFT为顶栅型的情况)，如图5所示，所述源漏金属层40、所述像素电极层50、所述欧姆接触层60、以及所述有源层30依次远离所述衬底基板10设置。
进一步的，所述欧姆接触层60包括微晶硅材料层、氮掺杂的微晶硅材料层、氧化物半导体材料层中的至少一种材料层。
此处，相比与传统欧姆接触层采用电阻值较大的氮掺杂的多晶硅的情况，本发明实施例中的所述欧姆接触层60采用电阻值相对较小的微晶硅材料、或氮掺杂的微晶硅材料、或氧化物半导体材料(如IGZO)，所述欧姆接触层60的电流导通性更好，使所述阵列基板具有更优的电性能。
更进一步的，本发明实施例提供的所述阵列基板还包括钝化层80、公共电极70。
当所述阵列基板应用于显示装置，尤其应用于液晶显示装置时，所述像素电极51与所述公共电极70之间可形成多维电场，使得所述像素电极51之间以及所述像素电极51上方所有取向液晶分子均可以发生旋转，从而提高液晶分子的工作效率并增大其透光效率。
其中，示意性地，针对所述源极41、所述漏极42位于所述有源层30远离所述衬底基板10一侧的情况，如图6所示，所述钝化层80、所述公共电极70依次位于所述源漏金属层40上方。
示意性地，针对所述源极41、所述漏极42位于所述有源层30靠近所述衬底基板10一侧的情况，如图7所示，所述钝化层80、所述公共电极70依次位于所述栅金属层上方。
在上述基础上，本发明实施例还提供了一种上述的阵列基板的制备方法，所述制备方法包括：
S01、形成包括栅极20、栅线的栅金属层，栅绝缘层21。
S02、形成有源层30、包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的像素电极层50，以及包括源极41、漏极42、数据线43的源漏金属层40。
其中，所述源漏金属层40采用铜和/或铜合金材料制备。
所述像素电极51与所述漏极42直接接触，所述第一像素电极保留图案52与所述源极41直接接触，所述第二像素电极保留图案53与所述数据线43直接接触。
所述像素电极51与所述漏极42直接接触的区域、所述第一像素电极保留图案52均形成于所述有源层30与所述源漏金属层40之间；所述像素电极51未与所述漏极42直接接触的区域、所述第二像素电极保留图案52均形成于所述栅绝缘层21的上方/下方。
需要说明的是，上述步骤S01与步骤S02的先后顺序不作限定，具体如下所述：
其一、参考图2所示，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42靠近所述衬底基板10一侧的情况(即所述阵列基板形成后的TFT为底栅型的情况)，上述步骤S02在完成有步骤S01的基板上进行。
其二、参考图3所示，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42远离所述衬底基板10一侧的情况(即所述阵列基板形成后的TFT为顶栅型的情况)，上述步骤S01在完成有步骤S02的基板上进行。
此外，尽管本发明实施例提供的所述阵列基板的制备方法中未提及栅线引线、数据线引线，但本领域技术人员应当明白，本发明实施例提供的上述制备方法还包括，在上述步骤S01中，形成与所述栅线相连的栅线引线；同样的，在上述步骤S02中，形成与所述数据线43相连的数据线引线。
在上述基础上，针对所述有源层30采用非晶硅材料制备的情况，所述形成有源层30，包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的像素电极层50，以及包括源极41、漏极42、数据线43的源漏金属层40，包括：
参考图4或图5所示，形成非晶硅有源层31，欧姆接触层60，包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的像素电极层50，以及包括源极41、漏极42、数据线43的源漏金属层40。
其中，所述欧姆接触层60形成于所述非晶硅有源层31与所述像素电极层50之间，且所述欧姆接触层60露出所述源极41与所述漏极42之间的间隙对应的区域；所述欧姆接触层60与所述像素电极层50直接接触。
进一步的，所述欧姆接触层60采用微晶硅材料、氮掺杂的微晶硅材料、氧化物半导体材料中的至少一种材料构成。
此处，相比与传统欧姆接触层采用电阻值较大的氮掺杂的多晶硅的情况，本发明实施例中的所述欧姆接触层60采用电阻值相对较小的微晶硅材料、或氮掺杂的微晶硅材料、或氧化物半导体材料(如IGZO)，所述欧姆接触层60的电流导通性更好，使所述阵列基板具有更优的电性能。
在上述基础上，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42靠近所述衬底基板10一侧的情况(即所述阵列基板形成后的TFT为底栅型的情况)，示意性地，上述步骤S02具体可包括例如以下3个子步骤：
S11、如图8(a)所示，采用构图工艺，在形成有所述栅金属层(图中仅示意出所述栅极20)、所述栅绝缘层21的基板上依次形成非晶硅有源层31、欧姆接触层60。
其中，所述欧姆接触层60露出待形成的源极41(图中未示意出)与漏极42(图中未示意出)之间的间隙对应的所述非晶硅有源层的区域。
需要说明的是，在本发明实施例提供的上述制备方法中，所述构图工艺可以是任意对膜层(由一层或多层薄膜)进行处理以形成具有特定图案的工艺，典型的构图工艺是应用一次掩模板，通过光刻胶曝光、显影、刻蚀、去除光刻胶的工艺。
其中，掩模板可以是普通掩模板、或半色调掩模板、或灰色调掩模板，应根据具体构图工艺灵活调整。
此处，在上述步骤S11中依次形成非晶硅有源层31、欧姆接触层60的具体工艺过程，以及在上述步骤S11之前，在衬底基板10上依次形成所述栅金属层、以及所述栅绝缘层21的工艺过程可沿用现有技术，具体过程在此不再赘述。
S12、如图8(b)所示，采用构图工艺，在形成有所述欧姆接触层60的基板上形成包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的像素电极层50的像素电极层50。
其中，所述像素电极51的部分对应于待形成的漏极42的区域，所述第一像素电极保留图案52对应于待形成的源极41的区域，所述第二像素电极保留图案53对应于待形成的数据线43的区域。
S13、参考图4所示，采用构图工艺，在形成有所述像素电极层50的基板上形成包括源极41、漏极42、数据线43的源漏金属层40。
其中，所述漏极42与所述像素电极51的部分直接接触，所述源极41与所述第一像素电极保留图案52直接接触，所述数据线43与所述第二像素电极保留图案53直接接触。
在此基础上，上述步骤S12具体可包括例如以下4个子步骤：
S121、如图9(a)所示，在形成有所述欧姆接触层60的基板上依次沉积像素电极薄膜500，光刻胶层90。
此处，所述像素电极薄膜500例如可以采用透过性良好、性能稳定的ITO材料。
S122、如图9(b)所示，采用掩模板100对形成有所述光刻胶层90的基板进行曝光、显影后，形成光刻胶完全保留部分91、光刻胶完全去除部分92。
其中，所述光刻胶完全保留部分91对应待形成的包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的区域；所述光刻胶完全去除部分92对应其他区域。
这里，上述步骤S121中优选采用曝光精准性更高的正性光刻胶，即所述光刻胶层90在曝光前不溶解于显影液，经过紫外线曝光后，曝光区域的所述光刻胶层90转变为能够溶解于显影液中的物质。
具体的，即所述光刻胶完全保留部分91对应掩模板完全不透过部分101，所述光刻胶完全去除部分92对应掩模板完全透过部分102。
S123、如图9(c)所示，采用刻蚀工艺去除所述光刻胶完全去除部分92露出的所述像素电极薄膜500，形成部分对应于待形成的漏极的像素电极51、对应于待形成的源极的第一像素电极保留图案52、对应于待形成的数据线的第二像素电极保留图案53。
S124、如图9(d)所示，采用剥离工艺去除所述光刻胶完全保留部分91的光刻胶，露出所述像素电极51、所述第一像素电极保留图案52、所述第二像素电极保留图案53。
通过上述步骤S121-S124，采用同一次构图工艺即可形成包括所述像素电极51、所述第一像素电极保留图案52、所述第二像素电极保留图案53的所述像素电极层50，降低了工艺复杂性，提高了阵列基板整体的生产产能。
在上述基础上，针对待形成的所述阵列基板中所述栅极20位于所述源极41、所述漏极42远离所述衬底基板10一侧的情况(即所述阵列基板形成后的TFT为顶栅型的情况)，示意性地，上述步骤S02具体可包括例如以下3个子步骤：
S21、如图10(a)所示，采用构图工艺，在衬底基板10上形成包括源极41、漏极42、数据线43的源漏金属层40。
此处，在所述衬底基板10上形成包括所述源极41、所述漏极42、所述数据线43的所述源漏金属层40的工艺过程可沿用现有技术，具体过程在此不再赘述。
S22、如图10(b)所示，采用构图工艺，在形成有所述源漏金属层40的基板上形成包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的像素电极层50的像素电极层50。
其中，所述像素电极51的部分对应于所述漏极42的区域、所述第一像素电极保留图案52对应于所述源极41的区域、所述第二像素电极保留图案53对应于所述数据线43的区域。
S23、参考图5所示，采用构图工艺，在形成有所述像素电极层50的基板上依次形成欧姆接触层60、非晶硅有源层31。
其中，所述欧姆接触层60露出所述源极41与所述漏极42之间的间隙对应的区域。
在此基础上，上述步骤S22具体可包括例如以下4个子步骤：
S221、在形成有所述源漏金属层40的基板上依次沉积像素电极薄膜500，光刻胶层90。
S222、采用掩模板100对形成有所述光刻胶层90的基板进行曝光、显影后，形成光刻胶完全保留部分91、光刻胶完全去除部分92。
其中，所述光刻胶完全保留部分91对应待形成的包括像素电极51、第一像素电极保留图案52、第二像素电极保留图案53的区域；所述光刻胶完全去除部分92对应其他区域。
这里，上述步骤S221中优选采用曝光精准性更高的正性光刻胶，即所述光刻胶层90在曝光前不溶解于显影液，经过紫外线曝光后，曝光区域的所述光刻胶层90转变为能够溶解于显影液中的物质。
具体的，即所述光刻胶完全保留部分91对应掩模板完全不透过部分101，所述光刻胶完全去除部分92对应掩模板完全透过部分102。
S223、采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述像素电极薄膜500，形成部分对应所述漏极42的像素电极51，对应于所述源极41的第一像素电极保留图案52，对应于所述数据线43的第二像素电极保留图案53。
S224、采用剥离工艺去除所述光刻胶完全保留部分91的光刻胶，露出所述像素电极51、所述第一像素电极保留图案52、所述第二像素电极保留图案53。
通过上述步骤S221-S224，采用同一次构图工艺即可形成包括所述像素电极51、所述第一像素电极保留图案52、所述第二像素电极保留图案53的所述像素电极层50，降低了工艺复杂性，提高了阵列基板整体的生产产能。
其中，步骤S221-S224的示意图可参见上述步骤S121-S124的示意图，在此不再赘述。
在上述基础上，所述制备方法还包括形成钝化层80、公共电极70，具体如下所述：
示意性地，针对所述源极41、所述漏极42形成于所述有源层30远离所述衬底基板10一侧的情况，参考图6所示，所述钝化层80、所述公共电极70依次形成于包括所述源漏金属层40的基板上。
示意性地，针对所述源极41、所述漏极42形成于所述有源层30靠近所述衬底基板10一侧的情况，参考图7所示，所述钝化层80、所述公共电极70依次形成于包括所述栅金属层(图中仅示意出所述栅极20)的基板上。
本发明实施例还提供了一种显示装置，包括上述的阵列基板，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机电致发光显示OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
需要说明的是，本发明所有附图是阵列基板的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种阵列基板的制备方法，包括，形成包括栅极、栅线的栅金属层，栅绝缘层；其特征在于，还包括，
形成有源层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；
其中，所述像素电极与所述漏极直接接触，所述第一像素电极保留图案与所述源极直接接触，所述第二像素电极保留图案与所述数据线直接接触；
所述像素电极与所述漏极直接接触的区域、所述第一像素电极保留图案均形成于所述有源层与所述源漏金属层之间；
所述像素电极未与所述漏极直接接触的区域、所述第二像素电极保留图案均形成于所述栅绝缘层的上方/下方；
所述源漏金属层采用铜和/或铜合金材料制备；
其中，针对所述有源层采用非晶硅材料制备的情况，所述形成有源层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层，包括，形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触；
其中，所述形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触，具体包括，
采用构图工艺，在形成有所述栅金属层，所述栅绝缘层的基板上依次形成非晶硅有源层，欧姆接触层；其中，所述欧姆接触层露出待形成的源极与漏极之间的间隙对应的所述非晶硅有源层的区域；
采用构图工艺，在形成有所述欧姆接触层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于待形成的漏极的区域，所述第一像素电极保留图案对应于待形成的源极的区域，所述第二像素电极保留图案对应于待形成的数据线的区域；
采用构图工艺，在形成有所述像素电极层的基板上形成包括源极、漏极、数据线的源漏金属层；其中，所述漏极与所述像素电极的部分直接接触，所述源极与所述第一像素电极保留图案直接接触，所述数据线与所述第二像素电极保留图案直接接触。
2.根据权利要求1所述的制备方法，其特征在于，所述采用构图工艺，在形成有所述欧姆接触层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于待形成的漏极的区域，所述第一像素电极保留图案对应于待形成的源极的区域，所述第二像素电极保留图案对应于待形成的数据线的区域，具体包括，
在形成有所述欧姆接触层的基板上依次沉积像素电极薄膜，光刻胶层；
采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的包括像素电极、第一像素电极保留图案、第二像素电极保留图案的区域；所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述像素电极薄膜，形成部分对应于待形成的漏极的像素电极、对应于待形成的源极的第一像素电极保留图案、对应于待形成的数据线的第二像素电极保留图案；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，露出所述像素电极、所述第一像素电极保留图案、所述第二像素电极保留图案。
3.根据权利要求1所述的制备方法，其特征在于，所述形成非晶硅有源层，欧姆接触层，包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层，以及包括源极、漏极、数据线的源漏金属层；其中，所述欧姆接触层形成于所述非晶硅有源层与所述像素电极层之间，且所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域；所述欧姆接触层与所述像素电极层直接接触，还包括，
采用构图工艺，在衬底基板上形成包括源极、漏极、数据线的源漏金属层；
采用构图工艺，在形成有所述源漏金属层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于所述漏极的区域、所述第一像素电极保留图案对应于所述源极的区域、所述第二像素电极保留图案对应于所述数据线的区域；
采用构图工艺，在形成有所述像素电极层的基板上依次形成欧姆接触层，非晶硅有源层；其中，所述欧姆接触层露出所述源极与所述漏极之间的间隙对应的区域。
4.根据权利要求3所述的制备方法，其特征在于，所述采用构图工艺，在形成有所述源漏金属层的基板上形成包括像素电极、第一像素电极保留图案、第二像素电极保留图案的像素电极层；其中，所述像素电极的部分对应于所述漏极的区域，所述第一像素电极保留图案对应于所述源极的区域，所述第二像素电极保留图案对应于所述数据线的区域，具体包括，
在形成有所述源漏金属层的基板上依次沉积像素电极薄膜，光刻胶层；
采用掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的包括像素电极、第一像素电极保留图案、第二像素电极保留图案的区域；所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述像素电极薄膜，形成部分对应所述漏极的像素电极，对应于所述源极的第一像素电极保留图案，对应于所述数据线的第二像素电极保留图案；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，露出所述像素电极、所述第一像素电极保留图案、所述第二像素电极保留图案。
5.根据权利要求1所述的制备方法，其特征在于，所述欧姆接触层采用微晶硅材料、氮掺杂的微晶硅材料、氧化物半导体材料中的至少一种材料构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410340346.6A CN104183603B (zh) | 2014-07-16 | 2014-07-16 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410340346.6A CN104183603B (zh) | 2014-07-16 | 2014-07-16 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183603A CN104183603A (zh) | 2014-12-03 |
| CN104183603B true CN104183603B (zh) | 2017-01-25 |
Family
ID=51964527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410340346.6A Expired - Fee Related CN104183603B (zh) | 2014-07-16 | 2014-07-16 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183603B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617112B (zh) * | 2015-02-09 | 2017-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105789326B (zh) * | 2016-05-13 | 2019-07-12 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、显示面板以及显示装置及其制造方法 |
| CN105870202A (zh) | 2016-06-21 | 2016-08-17 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、液晶显示面板 |
| CN107170753B (zh) * | 2017-05-10 | 2020-04-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN109375826B (zh) * | 2018-12-13 | 2020-05-22 | 武汉华星光电半导体显示技术有限公司 | 一种触控屏、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097385A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的阵列基板及其制造方法 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
| CN103489877A (zh) * | 2013-09-30 | 2014-01-01 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
-
2014
- 2014-07-16 CN CN201410340346.6A patent/CN104183603B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097385A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置的阵列基板及其制造方法 |
| CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103489877A (zh) * | 2013-09-30 | 2014-01-01 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183603A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN102315166B (zh) | 具有低电阻总线结构的薄膜晶体管基板及其制造方法 | |
| CN102636927B (zh) | 阵列基板及其制造方法 | |
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| JP2010041058A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN103681690A (zh) | 薄膜晶体管基底及其制造方法 | |
| CN104183603B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2013170605A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN103022149A (zh) | 薄膜晶体管、阵列基板及制造方法和显示器件 | |
| CN103915451B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103811503A (zh) | 阵列基板及制备方法、显示面板 | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| CN104600083A (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| US10269974B2 (en) | Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate | |
| CN103578984B (zh) | 半导体元件及其制造方法 | |
| CN104916649A (zh) | 阵列基板及其制造方法 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN106935660A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN102709283A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
| CN102709240B (zh) | 阵列基板的制作方法、阵列基板和显示装置 | |
| CN106298523A (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170125 |