CN111474790A - 阵列基板和液晶显示面板 - Google Patents
阵列基板和液晶显示面板 Download PDFInfo
- Publication number
- CN111474790A CN111474790A CN202010406828.2A CN202010406828A CN111474790A CN 111474790 A CN111474790 A CN 111474790A CN 202010406828 A CN202010406828 A CN 202010406828A CN 111474790 A CN111474790 A CN 111474790A
- Authority
- CN
- China
- Prior art keywords
- sub
- array substrate
- pixel
- metal layer
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 131
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板和液晶显示面板，阵列基板中包括阵列设置的多个子像素，阵列基板还包括层叠设置的衬底、第一金属层、绝缘层和源漏极层；第一金属层形成多条扫描线，每条扫描线连接一行子像素；源漏极层形成多条数据线，每条数据线连接一列子像素；其中，阵列基板包括至少一个第一子像素，对应第一子像素，阵列基板形成有至少一个连接构件，连接构件所在膜层与源漏极层相互绝缘，且连接构件与其所在膜层形成的其他结构均不接触，第一子像素连接的数据线包括与第一子像素相邻的第一子数据线，连接构件的两端分别通过过孔与第一子数据线连接。本申请中第一子数据线与连接构件形成并联结构，因此数据线上电阻值减小，提升了子像素的充电率。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和液晶显示面板。
背景技术
随着平板显示技术的发展，8K的分辨率已经成为面板的发展趋势，现有8K阵列基板中，尺寸较大，且刷新率较高，因此在扫描线逐行打开像素时，留给每行扫描线的扫描时间较短，使得数据信号写入的时间也较短，因此导致充电率不足，影响了显示面板的显示效果。
因此，现有的显示面板存在像素充电率不足的技术问题，需要改进。
发明内容
本申请实施例提供一种阵列基板和液晶显示面板，用以缓解现有的显示面板中像素充电率不足的技术问题。
本申请提供一种阵列基板，包括阵列设置的多个子像素，所述阵列基板包括：
衬底；
第一金属层，形成在所述衬底一侧，所述第一金属层图案化形成多条扫描线，所述扫描线沿水平方向延伸，各扫描线沿竖直方向间隔设置，每条扫描线连接一行子像素；
绝缘层，形成在所述第一金属层远离所述衬底的一侧；
源漏极层，形成在所述绝缘层远离所述第一金属层的一侧，所述源漏极层图案化形成多条数据线，所述数据线沿所述竖直方向延伸，各数据线沿所述水平方向间隔设置，每条数据线连接一列子像素；
其中，所述阵列基板包括至少一个第一子像素，对应所述第一子像素，所述阵列基板形成有至少一个连接构件，所述连接构件所在膜层与所述源漏极层相互绝缘，且所述连接构件与其所在膜层形成的其他结构均不接触，所述第一子像素连接的数据线包括与所述第一子像素相邻的第一子数据线，所述连接构件的两端分别通过过孔与所述第一子数据线连接。
在本申请的阵列基板中，所述连接构件形成在第一金属层。
在本申请的阵列基板中，所述阵列基板还包括第二金属层，所述第二金属层形成在所述第一金属层和所述源漏极层之间，且与所述第一金属层和所述源漏极层均绝缘，所述第一金属层形成存储电容的第一极板，所述第二金属层形成存储电容的第二极板，所述连接构件形成在所述第一金属层和所述第二金属层中的至少一层中。
在本申请的阵列基板中，所述连接构件与所述第一子数据线平行。
在本申请的阵列基板中，对应所述第一子像素，所述阵列基板形成有至少两个连接构件，各连接构件之间相互间隔。
在本申请的阵列基板中，所述扫描线与扫描信号输入端连接，所述阵列基板包括第一区域，所述第一区域与所述扫描信号输入端的距离大于阈值，所述第一区域内包括至少一列子像素，所述子像素均为第一子像素。
在本申请的阵列基板中，所述扫描信号输入端设置在所述阵列基板的左侧或右侧，所述第一区域位于所述阵列基板的像素设置区内远离所述扫描信号输入端的一侧。
在本申请的阵列基板中，所述扫描信号输入端设置在所述阵列基板的左侧和右侧，所述第一区域位于所述阵列基板的像素设置区的中间区域。
在本申请的阵列基板中，所述第一区域与所述阵列基板的像素设置区大小相等。
本申请还提供一种液晶显示面板，包括相对设置的阵列基板和彩膜基板，所述阵列基板为上述任一项所述的阵列基板。
有益效果：本申请提供一种阵列基板和液晶显示面板，阵列基板中包括阵列设置的多个子像素，阵列基板还包括衬底、第一金属层、绝缘层和源漏极层；第一金属层形成在所述衬底一侧，所述第一金属层图案化形成多条扫描线，所述扫描线沿水平方向延伸，各扫描线沿竖直方向间隔设置，每条扫描线连接一行子像素；绝缘层形成在所述第一金属层远离所述衬底的一侧；源漏极层形成在所述绝缘层远离所述第一金属层的一侧，所述源漏极层图案化形成多条数据线，所述数据线沿所述竖直方向延伸，各数据线沿所述水平方向间隔设置，每条数据线连接一列子像素；其中，所述阵列基板包括至少一个第一子像素，对应所述第一子像素，所述阵列基板形成有至少一个连接构件，所述连接构件所在膜层与所述源漏极层相互绝缘，且所述连接构件与其所在膜层形成的其他结构均不接触，所述第一子像素连接的数据线包括与所述第一子像素相邻的第一子数据线，所述连接构件的两端分别通过过孔与所述第一子数据线连接。本申请通过将阵列基板中至少一个子像素对应的数据线与连接构件的两端进行连接，使得该部分数据线与连接构件形成并联结构，因此在数据线上输入的供电电压不变时，数据线上的电阻值减小，进而提升了子像素的充电率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的平面结构示意图。
图2为本申请实施例提供的阵列基板的第一种膜层结构示意图。
图3为本申请实施例提供的阵列基板的第二种膜层结构示意图。
图4为本申请实施例提供的阵列基板的第一种平面叠加结构示意图。
图5为本申请实施例提供的阵列基板的第二种平面叠加结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种阵列基板和液晶显示面板，用以缓解现有的显示面板中像素充电率不足的技术问题。
本申请提供一种阵列基板，包括阵列设置的多个子像素，阵列基板包括衬底、第一金属层、绝缘层和源漏极层：第一金属层形成在衬底一侧，第一金属层图案化形成多条扫描线，扫描线沿水平方向延伸，各扫描线沿竖直方向间隔设置，每条扫描线连接一行子像素；绝缘层形成在第一金属层远离衬底的一侧；源漏极层形成在绝缘层远离第一金属层的一侧，源漏极层图案化形成多条数据线，数据线沿竖直方向延伸，各数据线沿水平方向间隔设置，每条数据线连接一列子像素；其中，阵列基板包括至少一个第一子像素，对应第一子像素，阵列基板形成有至少一个连接构件，连接构件所在膜层与源漏极层相互绝缘，且连接构件与其所在膜层形成的其他结构均不接触，第一子像素连接的数据线包括与第一子像素相邻的第一子数据线，连接构件的两端分别通过过孔与第一子数据线连接。
如图1所示，本申请的阵列基板中，多个子像素10在阵列基板中呈阵列排布，形成多行和多列，G1、G2、...、Gi、Gi+1、...、Gn表示沿竖直方向自上而下间隔设置的第1条、第2条、...、第i条、第i+1条至第n条扫描线，i、n均为正整数且i＜n，扫描线沿水平方向延伸，D1、D2、...、Dj、Dj+1、...、Dm表示沿水平方向自左向右间隔设置的第1条、第2条、...、第j条、第j+1条至第m条数据线，j、m均为正整数且j＜m，数据线与扫描线垂直，即沿竖直方向延伸。每条扫描线均连接一行子像素10，该行中每个子像素10均包括像素驱动电路，在显示装置进入的工作阶段后，扫描线的输出信号端向像素驱动电路输入扫描信号Gate，将对应行的m个子像素10打开，m条数据线向该行的每个子像素10的像素驱动电路中输入数据信号Data，使各子像素10在各数据信号Data对应的灰阶下进行显示。
如图2所示，为阵列基板的膜层结构示意图，本实施例以阵列基板中晶体管为底栅结构为例，因此第一金属层和源漏极层之间的绝缘层为栅绝缘层13，阵列基板自下而上包括层叠设置的衬底11、第一金属层、栅绝缘层13、有源层14、源漏极层、钝化层16和像素电极17。
衬底11的材料通常为玻璃，第一金属层图案化形成薄膜晶体管的栅极121和各扫描线(图未示出)，有源层14包括通过掺杂N型杂质离子或P型杂质离子而形成的源极区域和漏极区域、以及位于源极区域和漏极区域之间的沟道区域，有源层14可以是非晶硅材料、多晶硅材料或金属氧化物材料等，其中金属氧化物可以是铟镓锌氧化物，源漏极层图案化形成薄膜晶体管的源极151和漏极152、以及各数据线(图未示出)，源极151和漏极152分别与有源层14的源极区域和漏极区域连接，钝化层16形成在源漏极层上，且覆盖源漏极层中的各结构，像素电极17通过钝化层16中的过孔与漏极152连接，各结构共同形成一个子像素。
阵列基板上的各子像素中包括至少一个第一子像素，如图4所示，为第一子像素的平面叠加结构示意图，为方便表示，仅示出了第一金属层和源漏极层，第一金属层图案化形成晶体管的栅极121、扫描线122和屏蔽电极123，其中晶体管的栅极121与扫描线122连接，源漏极层图案化形成晶体管的源极151、漏极152和数据线50。
图4以四畴结构的第一子像素为例进行说明，对应第一子像素，阵列基板形成有至少一个连接构件20，连接构件20所在膜层与源漏极层相互绝缘，且连接构件20与其所在膜层形成的其他结构均不接触，第一子像素连接的数据线50包括与第一子像素相邻的第一子数据线，连接构件20的两端分别通过过孔与第一子数据线连接。
阵列基板中的每条数据线50均连接一列子像素，且数据线50位于该列子像素的侧边，每条数据线50可以包括多个子数据线，每一个子数据线均与其连接的一个子像素相邻，各子数据线依次连接形成一条完整的数据线50。因此，对于图4中的一个第一子像素，数据线50包括与第一子像素相邻的第一子数据线，连接构件20的两端分别与第一子数据线连接，形成并联结构，因此在数据线50上输入的供电电压不变时，第一子数据线和连接构件的整体电阻值减小，在不增加数据线50厚度的情况下，提升了第一子像素的充电率，当阵列基板上所有子像素均为第一子像素时，整体的充电率均会得到提升。
对应每个第一子像素，阵列基板可以如图4中所示，仅形成一个连接构件20，也可以如图5中所示，形成两个或多个连接构件20，各连接构件20之间相互间隔。图5中结构与图4中不同之处在于，图5中第一子像素为八畴结构，第一子像素包括主像素区和辅像素区，其中位于扫描线122上方的为主像素区，下方的为辅像素区，源漏极层还形成共享电极线153，第一子像素位于辅像素区内的部分通过共享电极线153进行漏电，以实现第一子像素在主像素区和辅像素区内的亮度不同。此时，第一子像素对应的第一子数据线也包括分别位于扫描线121上侧和下侧的两部分，每部分中均设置有一个连接构件20，且两个连接构件20相互不接触，每个连接构件20的两端也分别通过过孔与第一子数据线连接。
在图4和图5的实施例中，连接构件20与第一子数据线平行。由于连接构件20与第一子数据线并联后的电阻，比连接构件20和第一子数据线单独的电阻都要小，为了使并联后的电阻尽可能小，一是需要将第一子数据线的所有长度尽可能多地与连接构件20并联起来，二是需要将连接构件20的电阻设置地尽可能小，根据电阻定律R＝ρL/S，其中ρ为电阻率，L为电阻长度，S为电阻横截面积，当连接构件20材料一定时，ρ为确定值，而连接构件20要与其所在膜层中的其他结构都不接触，因此横截面积S能够增加的范围有限，因此，将连接构件20设置为与第一子数据线平行，可以使L尽可能小，从而使得连接构件20与第一子数据线并联后的电阻也最小，改善充电率的效果也最好。
连接构件20所在膜层与源漏极层绝缘，可以有多种设置方式。
在一种实施例中，如图2所示，连接构件20形成在第一金属层，连接构件20与第一金属层中形成的晶体管的栅极121、扫描线和屏蔽电极(图2均未示出)这些结构均不接触，连接构件20只用于与第一子数据线并联以减少第一子数据线的电阻值。
在一种实施例中，如图3所示，阵列基板还包括第二金属层，第二金属层形成在第一金属层和源漏极层之间，且与第一金属层和源漏极层均绝缘，此时第一金属层与源漏极层之间的绝缘层包括第一栅绝缘层13和第二栅绝缘层19，阵列基板自下而上依次包括层叠设置的衬底11、第一金属层、第一栅绝缘层13、第二金属层、第二栅绝缘层19、有源层14、源漏极层、钝化层16和像素电极17。此时，第一金属层除了形成晶体管的栅极121、扫描线和屏蔽电极(图2均未示出)外，还形成存储电容的第一极板，第二金属层形成存储电容的第二极板，连接构件20形成在第一金属层和第二金属层中的至少一层中，即连接构件20可以仅形成在第一金属层，也可以仅形成在第二金属层，还可以如图3所示，在第一金属层和第二金属层中均形成连接构件20，两层连接构件20均与第一子数据线并联，并联后的电阻值更小，改善充电率的效果也更好。
需要说明的是，在图2和图3的实施例中，以底栅结构进行说明，但本申请不限于此，本申请对连接构件的材料设置与产生的技术效果，对顶栅和底栅结构的阵列基板均适用。
如图1所示，在阵列基板中，各扫描线沿水平方向连接一行子像素10，扫描线连接扫描信号输入端，接受扫描信号输入端中输入的扫描信号后，控制其连接的一行子像素10打开。
常见的扫描方式有单侧扫描和双侧扫描，以单侧扫描为例，同一条扫描线中由左侧输入的扫描信号Gate，用于打开一整行的子像素，然而，在大尺寸的显示面板中，扫描信号Gate由最左侧输到最右侧距离较远，会出现电阻/电容延迟(RC Delay)，使得矩形的波形发生改变，则离扫描信号输入端较远的子像素，打开的时间会比离扫描信号输入端较近的子像素的打开时间短，数据线输入数据信号时充电率不足情况更严重。因此，可以在阵列基板中选取第一区域，第一区域与扫描信号输入端的距离大于阈值，第一区域内包括至少一列子像素，将第一区域内的所有子像素均设置为第一子像素，对应这些第一子像素均设置连接构件，以提升第一区域内各子像素的充电率。
在一种实施例中，扫描信号输入端设置在阵列基板的左侧或右侧，第一区域位于阵列基板的像素设置区内远离扫描信号输入端的一侧，阵列基板的像素设置区为所有子像素设置的区域。此时，阵列基板采用单侧扫描方式，当扫描信号输入端在阵列基板左侧时，第一区域位于像素设置区内的右侧，且与扫描信号输入端的距离大于阈值，当扫描信号输入端在阵列基板右侧时，第一区域位于像素设置区内的左侧，且与扫描信号输入端的距离大于阈值。
在一种实施例中，扫描信号输入端设置在阵列基板的左侧和右侧，第一区域位于阵列基板的像素设置区的中间区域。此时，阵列基板采用双侧扫描的方式，第一区域位于像素设置区内的中间区域，且与左侧和右侧的扫描信号输入端的距离均大于阈值。
在一种实施例中，第一区域与阵列基板的像素设置区大小相等，即阵列基板上所有的子像素均为第一子像素，此时改善充电不足的效果最好。
通过上述实施例可知，本申请通过将阵列基板中至少一个子像素对应的数据线与连接构件的两端进行连接，使得该部分数据线与连接构件形成并联结构，因此在数据线上输入的供电电压不变时，数据线上的电阻值减小，进而提升了子像素的充电率。
本申请还提供一种液晶显示面板，包括相对设置的阵列基板和彩膜基板，所述阵列基板为上述任一实施例所述的阵列基板。本申请的液晶显示面板可以是分辨率为7680*4320的8K显示面板，可应用于手机、电脑、电子手表、平板等产品中。本申请的液晶显示面板中，通过将阵列基板中至少一个子像素对应的数据线与连接构件的两端进行连接，使得该部分数据线与连接构件形成并联结构，因此在数据线上输入的供电电压不变时，数据线上的电阻值减小，进而提升了子像素的充电率，使得液晶显示面板的显示效果更佳。
根据以上实施例可知：
本申请提供一种阵列基板和液晶显示面板，阵列基板中包括阵列设置的多个子像素，阵列基板还包括衬底、第一金属层、绝缘层和源漏极层；第一金属层形成在衬底一侧，第一金属层图案化形成多条扫描线，扫描线沿水平方向延伸，各扫描线沿竖直方向间隔设置，每条扫描线连接一行子像素；绝缘层形成在第一金属层远离衬底的一侧；源漏极层形成在绝缘层远离第一金属层的一侧，源漏极层图案化形成多条数据线，数据线沿竖直方向延伸，各数据线沿水平方向间隔设置，每条数据线连接一列子像素；其中，阵列基板包括至少一个第一子像素，对应第一子像素，阵列基板形成有至少一个连接构件，连接构件所在膜层与源漏极层相互绝缘，且连接构件与其所在膜层形成的其他结构均不接触，第一子像素连接的数据线包括与第一子像素相邻的第一子数据线，连接构件的两端分别通过过孔与第一子数据线连接。本申请通过将阵列基板中至少一个子像素对应的数据线与连接构件的两端进行连接，使得该部分数据线与连接构件形成并联结构，因此在数据线上输入的供电电压不变时，数据线上的电阻值减小，进而提升了子像素的充电率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和液晶显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，包括阵列设置的多个子像素，其特征在于，所述阵列基板包括：
衬底；
第一金属层，形成在所述衬底一侧，所述第一金属层图案化形成多条扫描线，所述扫描线沿水平方向延伸，各扫描线沿竖直方向间隔设置，每条扫描线连接一行子像素；
绝缘层，形成在所述第一金属层远离所述衬底的一侧；
源漏极层，形成在所述绝缘层远离所述第一金属层的一侧，所述源漏极层图案化形成多条数据线，所述数据线沿所述竖直方向延伸，各数据线沿所述水平方向间隔设置，每条数据线连接一列子像素；
其中，所述阵列基板包括至少一个第一子像素，对应所述第一子像素，所述阵列基板形成有至少一个连接构件，所述连接构件所在膜层与所述源漏极层相互绝缘，且所述连接构件与其所在膜层形成的其他结构均不接触，所述第一子像素连接的数据线包括与所述第一子像素相邻的第一子数据线，所述连接构件的两端分别通过过孔与所述第一子数据线连接。
2.如权利要求1所述的阵列基板，其特征在于，所述连接构件形成在第一金属层。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二金属层，所述第二金属层形成在所述第一金属层和所述源漏极层之间，且与所述第一金属层和所述源漏极层均绝缘，所述第一金属层形成存储电容的第一极板，所述第二金属层形成存储电容的第二极板，所述连接构件形成在所述第一金属层和所述第二金属层中的至少一层中。
4.如权利要求1所述的阵列基板，其特征在于，所述连接构件与所述第一子数据线平行。
5.如权利要求1所述的阵列基板，其特征在于，对应所述第一子像素，所述阵列基板形成有至少两个连接构件，各连接构件之间相互间隔。
6.如权利要求1所述的阵列基板，其特征在于，所述扫描线与扫描信号输入端连接，所述阵列基板包括第一区域，所述第一区域与所述扫描信号输入端的距离大于阈值，所述第一区域内包括至少一列子像素，所述子像素均为第一子像素。
7.如权利要求6所述的阵列基板，其特征在于，所述扫描信号输入端设置在所述阵列基板的左侧或右侧，所述第一区域位于所述阵列基板的像素设置区内远离所述扫描信号输入端的一侧。
8.如权利要求6所述的阵列基板，其特征在于，所述扫描信号输入端设置在所述阵列基板的左侧和右侧，所述第一区域位于所述阵列基板的像素设置区的中间区域。
9.如权利要求6所述的阵列基板，其特征在于，所述第一区域与所述阵列基板的像素设置区大小相等。
10.一种液晶显示面板，其特征在于，包括相对设置的阵列基板和彩膜基板，所述阵列基板为权利要求1至9任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010406828.2A CN111474790A (zh) | 2020-05-14 | 2020-05-14 | 阵列基板和液晶显示面板 |
| US16/770,303 US20220115407A1 (en) | 2020-05-14 | 2020-05-21 | Array substrate and display panel |
| PCT/CN2020/091615 WO2021227122A1 (zh) | 2020-05-14 | 2020-05-21 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010406828.2A CN111474790A (zh) | 2020-05-14 | 2020-05-14 | 阵列基板和液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111474790A true CN111474790A (zh) | 2020-07-31 |
Family
ID=71760414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010406828.2A Pending CN111474790A (zh) | 2020-05-14 | 2020-05-14 | 阵列基板和液晶显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220115407A1 (zh) |
| CN (1) | CN111474790A (zh) |
| WO (1) | WO2021227122A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113406831A (zh) * | 2021-06-21 | 2021-09-17 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114883344A (zh) * | 2022-04-24 | 2022-08-09 | 绵阳惠科光电科技有限公司 | 显示面板及显示装置 |
| US11839123B2 (en) | 2021-03-11 | 2023-12-05 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601343A (zh) * | 2000-05-19 | 2005-03-30 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102110685A (zh) * | 2010-11-05 | 2011-06-29 | 友达光电股份有限公司 | 像素结构以及显示面板 |
| CN102314031A (zh) * | 2010-07-01 | 2012-01-11 | 群康科技(深圳)有限公司 | 液晶显示器用的薄膜晶体管阵列板 |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN102955308A (zh) * | 2011-08-19 | 2013-03-06 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
| CN104064569A (zh) * | 2014-05-08 | 2014-09-24 | 友达光电股份有限公司 | 主动元件阵列基板及其修补方法 |
| CN104536226A (zh) * | 2014-12-29 | 2015-04-22 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
| US20150318402A1 (en) * | 2012-02-09 | 2015-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105204255A (zh) * | 2015-10-22 | 2015-12-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、制作方法和显示装置 |
| US20160133684A1 (en) * | 2014-11-07 | 2016-05-12 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| CN105892181A (zh) * | 2015-02-17 | 2016-08-24 | 三星显示有限公司 | 液晶显示器 |
| CN106886111A (zh) * | 2017-03-31 | 2017-06-23 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| US20170329444A1 (en) * | 2014-12-05 | 2017-11-16 | Lg Display Co., Ltd. | Display device having integral self-capacitance touch sensor |
| CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN110491884A (zh) * | 2019-08-21 | 2019-11-22 | 合肥鑫晟光电科技有限公司 | 显示基板及制造方法、显示装置 |
| CN110690265A (zh) * | 2019-10-29 | 2020-01-14 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111025798A (zh) * | 2019-12-02 | 2020-04-17 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
| CN111129093A (zh) * | 2019-12-23 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101182232B1 (ko) * | 2010-06-30 | 2012-09-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
-
2020
- 2020-05-14 CN CN202010406828.2A patent/CN111474790A/zh active Pending
- 2020-05-21 US US16/770,303 patent/US20220115407A1/en not_active Abandoned
- 2020-05-21 WO PCT/CN2020/091615 patent/WO2021227122A1/zh active Application Filing
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601343A (zh) * | 2000-05-19 | 2005-03-30 | 精工爱普生株式会社 | 电光装置、其制造方法和电子设备 |
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102314031A (zh) * | 2010-07-01 | 2012-01-11 | 群康科技(深圳)有限公司 | 液晶显示器用的薄膜晶体管阵列板 |
| CN102110685A (zh) * | 2010-11-05 | 2011-06-29 | 友达光电股份有限公司 | 像素结构以及显示面板 |
| CN102955308A (zh) * | 2011-08-19 | 2013-03-06 | 乐金显示有限公司 | 用于显示装置的阵列基板及其制造方法 |
| US20150318402A1 (en) * | 2012-02-09 | 2015-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102769040A (zh) * | 2012-07-25 | 2012-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN104064569A (zh) * | 2014-05-08 | 2014-09-24 | 友达光电股份有限公司 | 主动元件阵列基板及其修补方法 |
| US20160133684A1 (en) * | 2014-11-07 | 2016-05-12 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US20170329444A1 (en) * | 2014-12-05 | 2017-11-16 | Lg Display Co., Ltd. | Display device having integral self-capacitance touch sensor |
| CN104536226A (zh) * | 2014-12-29 | 2015-04-22 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
| CN105892181A (zh) * | 2015-02-17 | 2016-08-24 | 三星显示有限公司 | 液晶显示器 |
| CN105204255A (zh) * | 2015-10-22 | 2015-12-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、制作方法和显示装置 |
| CN106886111A (zh) * | 2017-03-31 | 2017-06-23 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN110491884A (zh) * | 2019-08-21 | 2019-11-22 | 合肥鑫晟光电科技有限公司 | 显示基板及制造方法、显示装置 |
| CN110690265A (zh) * | 2019-10-29 | 2020-01-14 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111025798A (zh) * | 2019-12-02 | 2020-04-17 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
| CN111129093A (zh) * | 2019-12-23 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11839123B2 (en) | 2021-03-11 | 2023-12-05 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
| CN113406831A (zh) * | 2021-06-21 | 2021-09-17 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN113406831B (zh) * | 2021-06-21 | 2022-11-01 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114883344A (zh) * | 2022-04-24 | 2022-08-09 | 绵阳惠科光电科技有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220115407A1 (en) | 2022-04-14 |
| WO2021227122A1 (zh) | 2021-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209843713U (zh) | 一种显示面板及显示装置 | |
| JP7027586B2 (ja) | 表示装置 | |
| CN111624827B (zh) | 阵列基板、显示面板和显示装置 | |
| CN107742481B (zh) | 一种异形显示面板及显示装置 | |
| US10168593B2 (en) | Liquid crystal display panel having dual capacitors connected in parallel to shift register unit and array substrate thereof | |
| CN118829312A (zh) | 一种显示面板 | |
| US9535300B2 (en) | Pixel structure and liquid crystal panel | |
| CN102207656A (zh) | 边缘电场切换型液晶显示面板的像素阵列及其驱动方法 | |
| CN110581144B (zh) | 薄膜晶体管组件、阵列基板和显示面板 | |
| WO2018126676A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| CN108447883B (zh) | 微型发光装置 | |
| CN206074968U (zh) | 阵列基板及显示装置 | |
| CN106154667A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104914639A (zh) | 一种tft基板及显示装置 | |
| CN108807488A (zh) | 显示面板和显示装置 | |
| CN111724736A (zh) | 一种阵列基板、oled显示面板及显示装置 | |
| CN113851485A (zh) | 一种薄膜晶体管、栅极行驱动电路及阵列基板 | |
| CN113050335A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN112147824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101207140B (zh) | 阵列基板及其制造方法 | |
| CN103713435B (zh) | 像素结构及其制造方法以及显示面板 | |
| CN113629071B (zh) | 阵列基板及显示面板 | |
| TWI687911B (zh) | 畫素陣列基板及其驅動方法 | |
| CN118411965B (zh) | 显示面板及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200731 |
|
| RJ01 | Rejection of invention patent application after publication |