[go: up one dir, main page]

KR102373440B1 - 디스플레이 패널 및 이를 구비하는 디스플레이 장치 - Google Patents

디스플레이 패널 및 이를 구비하는 디스플레이 장치 Download PDF

Info

Publication number
KR102373440B1
KR102373440B1 KR1020170033872A KR20170033872A KR102373440B1 KR 102373440 B1 KR102373440 B1 KR 102373440B1 KR 1020170033872 A KR1020170033872 A KR 1020170033872A KR 20170033872 A KR20170033872 A KR 20170033872A KR 102373440 B1 KR102373440 B1 KR 102373440B1
Authority
KR
South Korea
Prior art keywords
layer
main
protrusions
conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170033872A
Other languages
English (en)
Other versions
KR20180107371A (ko
Inventor
박현애
곽원규
김동수
이지은
이소영
황원미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170033872A priority Critical patent/KR102373440B1/ko
Priority to EP17197194.8A priority patent/EP3376282B1/en
Priority to US15/827,212 priority patent/US10470306B2/en
Priority to CN202311016493.3A priority patent/CN116845071A/zh
Priority to CN201810026344.8A priority patent/CN108630710B/zh
Publication of KR20180107371A publication Critical patent/KR20180107371A/ko
Priority to US16/583,680 priority patent/US10917965B2/en
Priority to US17/141,532 priority patent/US11665821B2/en
Application granted granted Critical
Publication of KR102373440B1 publication Critical patent/KR102373440B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 패드부에서의 쇼트 발생률이 줄어든 디스플레이 패널 및 이를 구비하는 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하고 상면 전체가 외부에 노출되며 메인부 및 상기 메인부에서 상기 기판의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들을 갖는 제1도전층을 구비하는, 디스플레이 패널 및 이를 구비하는 디스플레이 장치를 제공한다.

Description

디스플레이 패널 및 이를 구비하는 디스플레이 장치{Display panel and display apparatus comprising the same}
본 발명의 실시예들은 디스플레이 패널 및 이를 구비하는 디스플레이 장치에 관한 것으로서, 더 상세하게는 패드부에서의 쇼트 발생률이 줄어든 디스플레이 패널 및 이를 구비하는 디스플레이 장치에 관한 것이다.
디스플레이 패널은 이미지에 대한 정보를 입력받아 이미지를 디스플레이하는 장치이다. 이러한 디스플레이 패널은 이미지 등에 대한 정보를 입력 받기 위해 디스플레이소자들에 전기적으로 연결된 패드들을 가장자리에 가지며, 이 패드들은 인쇄회로기판의 패드들 또는 전자소자 등의 범프들에 전기적으로 연결된다. 이때, 이러한 디스플레이 패널의 패드들은 사전 설정된 인쇄회로기판의 패드들 또는 전자소자 등의 범프들에 전기적으로 연결되어야 하며, 디스플레이 패널의 패드들 사이에서 쇼트가 발생하지 않도록 해야 한다.
그러나 종래의 디스플레이 패널에는 인접한 패드들이 서로 전기적으로 연결되어 쇼트가 발생할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 패드부에서의 쇼트 발생률이 줄어든 디스플레이 패널 및 이를 구비하는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하고 상면 전체가 외부에 노출되며 메인부 및 상기 메인부에서 상기 기판의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들을 갖는 제1도전층을 구비하는, 디스플레이 패널이 제공된다.
상기 메인부는 적어도 일부에서 3층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 2층구조만을 가질 수 있다. 구체적으로, 상기 메인부는 적어도 일부에서 하부메인층, 상기 하부메인층 상의 중부메인층 및 상기 중부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 2층구조만을 갖는 것은 적어도 일부에서 하부돌출층과 상기 하부돌출층 상의 중부돌출층을 가질 수 있다.
이때, 상기 하부메인층과 상기 하부돌출층은 일체(一體)이고, 상기 중부메인층과 상기 중부돌출층은 일체(一體)일 수 있다.
상기 중부돌출층의 외측면은, 상기 하부돌출층의 외측면보다 상기 메인층의 중앙에 더 인접할 수 있다.
한편, 상기 메인부는 적어도 일부에서 2층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 1층구조만을 가질 수 있다. 구체적으로, 상기 메인부는 적어도 일부에서 하부메인층 및 상기 하부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 1층구조만을 갖는 것은 적어도 일부에서 하부돌출층을 가질 수 있다. 이때, 상기 하부메인층과 상기 하부돌출층은 일체(一體)일 수 있다.
상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 클 수 있다. 또는, 상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 작을 수 있다.
상기 메인부는 적어도 일부에서 다층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 상기 메인부와 동일한 다층구조를 가질 수 있다.
한편, 상기 제1도전층 하부에 위치하며 상기 메인부에 대응하는 형상을 갖는 제2도전층을 더 구비할 수 있다. 이 경우, 상기 메인부의 가장자리의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지와 중첩될 수 있다.
상기 제1도전층과 상기 제2도전층 사이에 개재되되 상기 제2도전층의 중앙부와 상기 메인층의 중앙부가 직접 컨택하도록 하는 개구를 갖는 절연층을 더 구비할 수 있다.
상기 복수개의 돌출부들의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지 외측에 위치할 수 있다.
상기 복수개의 돌출부들 중 적어도 하나의 폭이, 상기 제1도전층에 인접한 도전층과 상기 제1도전층 사이의 거리보다 작을 수 있다.
본 발명의 다른 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하고 상면의 가장자리가 절연층에 의해 덮이지 않으며 메인부 및 상기 메인부에서 상기 기판의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들을 갖는 제1도전층과, 상기 제1도전층의 상면에 직접 컨택하는 도전물질층을 구비하는, 디스플레이 장치가 제공된다.
상기 메인부는 적어도 일부에서 3층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 2층구조만을 가질 수 있다.
상기 메인부는 적어도 일부에서 하부메인층, 상기 하부메인층 상의 중부메인층 및 상기 중부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 2층구조만을 갖는 것은 적어도 일부에서 하부돌출층과 상기 하부돌출층 상의 중부돌출층을 가질 수 있다.
상기 하부메인층과 상기 하부돌출층은 일체(一體)이고, 상기 중부메인층과 상기 중부돌출층은 일체(一體)일 수 있다. 이때, 상기 중부돌출층의 외측면은, 상기 하부돌출층의 외측면보다 상기 메인층의 중앙에 더 인접할 수 있다.
상기 메인부는 적어도 일부에서 2층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 1층구조만을 가질 수 있다. 이때, 상기 메인부는 적어도 일부에서 하부메인층 및 상기 하부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 1층구조만을 갖는 것은 적어도 일부에서 하부돌출층을 가질 수 있다. 나아가, 상기 하부메인층과 상기 하부돌출층은 일체(一體)일 수 있다.
상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 클 수 있다.
상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 작을 수 있다.
상기 메인부는 적어도 일부에서 다층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 상기 메인부와 동일한 다층구조를 가질 수 있다.
한편, 상기 제1도전층 하부에 위치하며 상기 메인부에 대응하는 형상을 갖는 제2도전층을 더 구비할 수 있다. 이때, 상기 메인부의 가장자리의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지와 중첩될 수 있다.
상기 제1도전층과 상기 제2도전층 사이에 개재되되 상기 제2도전층의 중앙부와 상기 메인층의 중앙부가 직접 컨택하도록 하는 개구를 갖는 절연층을 더 구비할 수 있다.
상기 복수개의 돌출부들의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지 외측에 위치할 수 있다.
상기 복수개의 돌출부들 중 적어도 하나의 폭이, 상기 제1도전층에 인접한 도전층과 상기 제1도전층 사이의 거리보다 작을 수 있다.
상기 도전물질층은 도전성 접착층일 수 있다. 이때 상기 도전성 접착층은 상기 복수개의 돌출부들 중 적어도 하나의 상면 전면(全面)을 덮을 수 있다.
상기 도전물질층은 전자소자의 범프 또는 인쇄회로기판의 패드일 수 있다.
상기 도전물질층은 집적회로소자의 일부일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 패드부에서의 쇼트 발생률이 줄어든 디스플레이 패널 및 이를 구비하는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 2는 도 1의 II-II선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 1 및 도 2의 제1도전층을 개략적으로 도시하는 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 평면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 평면도이다.
도 10은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 평면도이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층과 제2도전층을 개략적으로 도시하는 분해 사시도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층과 제2도전층을 개략적으로 도시하는 분해 사시도이다.
도 13은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 사시도이다.
도 14는 도 13의 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 17은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 도시하는 평면도이고, 도 2는 도 1의 II-II선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 2에서는 디스플레이 패널이 유기발광소자(300)를 갖는 유기발광 디스플레이 패널인 것으로 도시하고 있다.
본 실시예에 따른 디스플레이 패널은 디스플레이소자인 유기발광소자(300)들이 위치하는 디스플레이영역(DA)과, 비디스플레이영역으로서 디스플레이영역(DA) 외측에 위치한 주변영역(PA)을 갖는 기판(100)을 구비한다. 기판(100)은 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다.
기판(100)의 디스플레이영역(DA)에는 박막트랜지스터(210)가 배치되는데, 박막트랜지스터(210) 외에 박막트랜지스터(210)에 전기적으로 연결되는 유기발광소자(300)도 배치될 수 있다. 유기발광소자(300)가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 유기발광소자(300)의 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 기판(100)의 주변영역(PA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역(PA)에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
이러한 박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함한다. 기판(100) 상에는 기판(100)의 면을 평탄화하기 위해 또는 반도체층(211)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성된 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(211)이 위치하도록 할 수 있다.
반도체층(211)의 상부에는 게이트전극(213)이 배치되는데, 이 게이트전극(213)에 인가되는 신호에 따라 소스전극(215)과 드레인전극(217)이 전기적으로 소통된다. 게이트전극(213)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 이때 반도체층(211)과 게이트전극(213)과의 절연성을 확보하기 위하여, 실리콘옥사이드 및/또는 실리콘나이트라이드 등으로 형성되는 게이트절연층(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다.
제1게이트전극(213)의 상부에는 층간절연층(130)이 배치될 수 있는데, 이는 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.
층간절연층(130)의 상부에는 소스전극(215) 및 드레인전극(217)이 배치된다. 소스전극(215) 및 드레인전극(217)은 층간절연층(130)과 게이트절연층(120)에 형성되는 컨택홀을 통하여 반도체층(211)에 각각 전기적으로 연결된다. 소스전극(215) 및 드레인전극(217)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이러한 구조의 박막트랜지스터(210) 등의 보호를 위해 박막트랜지스터(210)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다. 이러한 보호막은 단층일 수도 있고 다층일 수도 있다.
보호막 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자(300)가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
물론 본 실시예에 따른 디스플레이 패널은 보호막과 평탄화층(140)을 모두 가질 수도 있고 필요에 따라 이들 중 어느 하나만을 가질 수도 있다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 배치된다.
평탄화층(140)에는 박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 이 개구부를 통해 소스전극(215) 및 드레인전극(217) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결되는 화소전극(310)이 평탄화층(140) 상에 배치된다. 화소전극(310)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(310)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(310)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 포함할 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(310)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자(300)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(200)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 대향전극(330)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(330)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 충분한 두께를 갖는 층을 가질 수 있다. 물론 대향전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
도면에서는 디스플레이 패널이 디스플레이소자로서 유기발광소자(300)를 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 유기발광소자(300)가 아닌 액정층을 포함하는 디스플레이소자를 구비하는 디스플레이 패널 역시 본 발명의 범위에 속한다고 할 것이다. 또한 유기발광소자(300)나 액정을 포함하는 디스플레이소자 외의 다른 디스플레이소자를 갖는 디스플레이 패널에도 본 발명이 적용될 수 있음은 물론이다.
기판(100)의 주변영역(PA) 상에는 도 1에 도시된 것과 같이 복수개의 패드(700)들이 배치된다. 도 1에서는 도시의 편의상 2개의 패드(700)들만을 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며 더 많은 개수의 패드(700)들이 상호 인접하여 배치될 수 있다.
이 복수개의 패드(700)들 각각은 도 2에 도시된 것과 같이 예컨대 소스전극(215) 및 드레인전극(217)과 동일층 상에, 즉 층간절연층(130) 상에 위치하는 제1도전층(710)과, 게이트전극(213)과 동일층 상에, 즉 게이트절연층(120) 상에 위치하는 제2도전층(720)을 포함할 수 있다. 이 경우 제1도전층(710)은 소스전극(215) 및 드레인전극(217)과 동일 물질을 포함하며, 제조 과정에서 제1도전층(710)은 소스전극(215) 및 드레인전극(217)과 동시에 형성될 수 있다. 그리고 제1도전층(710) 하부의 제2도전층(720)은 게이트전극(213)과 동일 물질을 포함하며, 제조 과정에서 제2도전층(720)은 게이트전극(213)과 동시에 형성될 수 있다. 층간절연층(130)은 이러한 제1도전층(710)과 제2도전층(720) 사이에 개재되지만, 제2도전층(720)의 중앙부에 대응하는 개구를 갖기에 이 개구를 통해 제1도전층(710)과 제2도전층(720)은 서로 직접 컨택하게 된다.
복수개의 제1도전층(710)들 각각은 그 상면(710a) 전체가 외부에 노출된다. 이를 위해 복수개의 제1도전층(710)들 사이에 위치하는 패드구분층(710a)은 복수개의 제1도전층(710)들 사이에만 존재하며, 복수개의 제1도전층(710)들 각각의 상면(710a)은 덮지 않도록 할 수 있다. 패드구분층(140a)은 그 두께(t2)가 평탄화층(140)의 두께(t1)와 다르지만, 제조 과정에서는 평탄화층(140)을 형성하면서 동일 물질로 동시에 형성할 수 있다.
물론 제1도전층(710) 및/또는 제2도전층(730)은 도 1 및/또는 도 2에 도시된 것과 달리, 기판(100)의 디스플레이영역(DA) 방향으로 연장되어 디스플레이영역(DA) 내의 박막트랜지스터(210) 등에 전기적으로 연결될 수 있다.
도 3은 도 1 및 도 2의 제1도전층(710)을 개략적으로 도시하는 평면도이고, 도 4는 도 3의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 3에 도시된 것과 같이, 제1도전층(710)은 메인부(711)와 복수개의 돌출부(712)들을 갖는다. 복수개의 돌출부(712)들은 메인부(711)로부터 기판(100)의 상면에 대략 평행한 방향으로 돌출된 형상을 갖는다. 제1도전층(710)이 이와 같은 형상을 갖도록 함으로써, 제조과정에서 인접한 제1도전층(710)들 사이에서 쇼트가 발생하는 것을 효과적으로 방지할 수 있다.
박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217)과 제1도전층(710)을 형성할 시, 다층구조의 도전층들을 형성하고 이를 패터닝하여, 소스전극(215) 및 드레인전극(217)과 제1도전층(710)을 형성할 수 있다. 예컨대 제1도전층(710)이 3층구조를 갖는다면, 제1도전층(710)을 형성하기 위해서는 3층구조의 도전층들을 형성하고 이들을 패터닝하게 된다. 패터닝 과정에서 다층구조의 도전층들을 식각하여 불필요한 부분을 제거하게 되는데, 다층구조의 도전층들 중 일부 층들에 있어서 식각률들이 상이할 수 있다. 예컨대 3층구조의 도전층들이 두 티타늄층들 사이에 알루미늄층이 개재된 구조라면, 알루미늄층의 식각률이 두 티타늄층들의 식각률보다 크다. 이에 따라 티타늄층, 알루미늄층 및 티타늄층의 적층구조물을 형성하고 이를 식각하여 제1도전층(710)을 형성하게 되면, 제1도전층(710)의 가장자리에 있어서 티타늄층보다 알루미늄층이 더 많이 식각되어, 티타늄층의 가장자리보다 알루미늄층의 가장자리가 제1도전층(710)의 중앙에 더 가깝도록 형성된다.
이처럼 3층구조의 도전층들을 형성하고 이를 식각하여 제1도전층(710)을 형성하게 되면, 제1도전층(710)의 메인부(711)는 도 4에 도시된 것과 같이 하부메인층(711a), 하부메인층(711a) 상의 중부메인층(711b) 및 중부메인층(711b) 상의 상부메인층(711c)을 포함할 수 있다. 예컨대 하부메인층(711a)과 상부메인층(711c)은 티타늄을 포함하고, 중부메인층(711b)은 알루미늄을 포함할 수 있다.
이때, 복수개의 돌출부(712)들 중 적어도 하나는, 도 4에 도시된 것과 같이 적어도 일부(712p)에서는 2층구조만을 갖고, 메인부(711) 방향의 잔여부(712r)에서는 3층구조를 가질 수 있다. 구체적으로, 적어도 일부(712p)는 하부돌출층(712a)과 하부돌출층(712a) 상의 중부돌출층(712b)을 갖고, 잔여부(712r)는 하부돌출층(712a), 하부돌출층(712a) 상의 중부돌출층(712b) 및 중부돌출층(712b) 상의 상부돌출층(712c)을 가질 수 있다. 예컨대 하부돌출층(712a)과 상부돌출층(712c)은 티타늄을 포함하고, 중부돌출층(712b)은 알루미늄을 포함할 수 있다.
도 4에 도시된 것처럼, 돌출부(712)의 적어도 일부(712p)에 있어서는 3층구조가 아니라 2층구조이다. 이는 디스플레이 패널의 제조 과정에서 상부돌출층(712c)의 일부가 유실될 수 있기 때문이다.
도 1 및 도 2 등에 도시된 것과 같은 디스플레이 패널을 제조하는 과정에서, 디스플레이영역(DA) 상의 구성요소들을 봉지층(미도시, 도 14의 400 참조)으로 덮어, 디스플레이영역(DA) 상의 구성요소들을 외부로부터의 습기나 불순물 등으로부터 보호할 수 있다. 물론 주변영역(PA) 상의 구성요소들도 봉지층(미도시)으로 덮어, 주변영역(PA) 상의 구성요소들도 외부로부터의 습기나 불순물 등으로부터 보호할 수 있다. 그러나 디스플레이영역(DA)에 전달될 전기적 신호 등이 인가될 패드(700)의 경우에는, 추후 전자소자이나 인쇄회로기판 등이 전기적으로 연결되어야 하기에, 봉지층 등으로 덮을 수 없다. 따라서 패드(700) 등을 형성한 후에는 이를 임시로 보호하기 위해 임시보호필름을 부착하게 된다.
그리고 이후 필요에 따라 임시보호필름을 탈착하게 되는데, 이때 돌출부(712)의 적어도 일부(712p)에서 상부돌출층(712c)이 유실되어, 돌출부(712)의 적어도 일부(712p)에서는 3층구조가 아니라 2층구조를 갖게 될 수 있다. 이는 상부돌출층(712c)이나 하부돌출층(712a)의 식각률보다 중부돌출층(712b)의 식각률이 더 높아, 돌출부(712)의 가장자리에 있어서 상부돌출층(712c) 하부에 중부돌출층(712b)이 존재하지 않게 되어, 해당 부분에서의 상부돌출층(712c)이 임시보호필름의 부착과 탈착 과정에서 유실될 수 있기 때문이다.
만일 제1도전층(710)이 복수개의 돌출부(712)들을 갖지 않고 대략 직사각형 형상의 메인부(711)만을 갖는다면, 메인부(711)의 가장자리를 따라 최상부층이 유실될 수 있다. 이 경우 예컨대 메인부(711)의 +x 방향으로의 긴 가장자리를 따라 최상부층이 유실될 경우, 이 유실된 부분은 긴 막대 형상의 도전물질이 될 수 있다. 그리고 이 긴 막대 형상의 도전물질은 (+y 방향 또는 -y 방향으로) 인접한 제1도전층(710)들에 걸치게 되어, 인접한 제1도전층(710)들에서의 쇼트를 유발할 수 있다.
하지만 본 실시예에 따른 디스플레이 패널의 경우, 제1도전층(710)이 메인부(711)와 복수개의 돌출부(712)들을 갖는다. 이에 따라 도 3에 도시된 것과 같이 제1도전층(710)은 그 가장자리의 형상이 대략 지그재그와 같은 형상을 갖게 된다. 그 결과 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도, 이 유실된 부분은 절단되어 복수개의 작은 도전물질들이 된다. 이는 도 3에 도시된 것과 같이 제1도전층(710)의 가장자리에 있어서 제1변(712x)과 제2변(712y)이 일직선이 아닌 꺾인 형상을 갖기에, 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도 그 꺾인 부분에서 서로 끊어지기 쉽게 때문이다. 그와 같이 절단된 복수개의 작은 도전물질들은 그 사이즈가 작기에, (+y 방향 또는 -y 방향으로) 인접한 제1도전층(710)들에 있어서 쇼트를 유발할 수 없게 된다. 따라서 본 실시예에 따른 디스플레이 패널의 경우 그 제조 과정 등에서 불량률이 현저히 낮아지도록 할 수 있다.
특히 이를 위해서, 복수개의 돌출부(712)들 중 적어도 하나의 폭(w)이, 인접한 제1도전층(710)들 사이의 거리보다 작게 할 수 있다. 바람직하게는 복수개의 돌출부(712)들 각각의 폭(w)이 인접한 제1도전층(710)들 사이의 거리보다 작게 할 수 있다. 여기서 인접한 제1도전층(710)들 사이의 거리라 함은, 인접한 두 제1도전층(710)들의 중심들 사이의 거리가 아니라, 인접한 두 제1도전층(710)들의 상호 마주보는 가장자리들 사이의 거리(최소거리)로 이해될 수 있다. 즉, 인접한 두 제1도전층(710)들 사이의 공간의 폭으로 이해될 수 있다. 이 경우 제1도전층(710)의 가장자리에 있어서 돌출부(712)의 일부인 제1변(712x)을 따라 최상부층이 유실된다 하더라도, 이를 통해 형성된 작은 도전물질의 길이가 돌출부(712)의 폭(w)에 대응하게 된다. 이에 따라 그러한 작은 도전물질의 길이가 인접한 제1도전층(710)들 사이의 거리보다 작기에, 인접한 제1도전층(710)들 사이에서 쇼트가 발생하는 것을 효과적으로 방지할 수 있다. 물론 돌출부(712)들 사이의 거리 역시 인접한 제1도전층(710)들 사이의 거리보다 작게 하여, 동일/유사한 효과를 도모할 수 있다.
참고로 이와 같은 본 실시예에 따른 디스플레이 패널의 경우, 도 4에 도시된 것과 같이 돌출부(712)에 있어서 중부돌출부(712b)의 단부면(712b')이 하부돌출부(712a)의 단부면(712a')보다 제1도전층(710)의 중앙 쪽(-x 방향)에 상대적으로 더 가깝게 위치하는 것으로 나타날 수 있다. 그리고 제1도전층(710)의 메인부(711)와 돌출부(712)는 제조 과정에서 별도로 형성되는 것이 아니라 동일 물질로 동시에 형성되기에, 하부메인층(711a)과 하부돌출층(712a)은 일체(一體)이고, 중부메인층(711b)과 중부돌출층(712b)은 일체(一體)이다.
물론 복수개의 돌출부(712)들에 있어서, 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도인 도 5에 도시된 것과 같이, 적어도 하나는 메인부(711)와 동일한 다층구조를 가질 수 있다. 예컨대 메인부(711)가 3층구조를 가질 경우, 복수개의 돌출부(712)들 중 적어도 일부는 동일하게 3층구조를 가질 수 있다.
전술한 것과 같이 제1도전층(710)을 형성하기 위해서는 3층구조의 도전층들을 형성하고 이들을 패터닝하게 되며, 이때 가운데에 위치한 층의 식각률이 상부와 하부에 위치한 층들의 식각률보다 높아, 제1도전층(710)의 가장자리에 있어서 가운데에 위치한 층의 단부면이 상부와 하부에 위치한 층들의 단부면보다 제1도전층(710)의 중앙 쪽에 상대적으로 더 가깝게 위치할 수 있다. 도 5에서는 이에 따라 이는 돌출부(712)에 있어서 중부돌출부(712b)의 단부면(712b')이 하부돌출부(712a)의 단부면(712a')보다 제1도전층(710)의 중앙 쪽(-x 방향)에 상대적으로 더 가깝게 위치하는 것으로 도시하고 있다. 이에 따라 돌출부(712)의 일부(712p)에서 상부돌출부(712c) 하부에 빈 공간이 존재하게 된다.
하지만 본 실시예에 따른 디스플레이 패널의 경우, 일부 돌출부(712)들에 있어서는 이 상부돌출부(712c)가 유실되지 않을 수도 있다. 이는 도 3을 참조하여 전술한 것과 같이 제1도전층(710)의 가장자리에 있어서 제1변(712x)과 제2변(712y)이 일직선이 아닌 꺾인 형상을 갖기에, 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도 그 꺾인 부분에서 서로 끊어지기 쉽게 때문이다. 즉, 제1도전층(710)의 가장자리를 따라 최상부층이 일부 유실된다 하더라도 그 꺾인 부분에서 서로 끊어지기에, 반대로 돌출부(712)들 중 일부에 있어서는 가장자리를 따라 최상부층이 유실되지 않고 잔존하게 될 수도 있다.
물론 메인부(711)에 있어서도 돌출부(712)들 사이 부분에서의 가장자리라 할 수 있는 제1도전층(710)의 제3변(710z, 도 3 참조)에서는, 도 4의 돌출부(712)의 부분 중 2층구조만을 갖는 일부(712p)와 동일한 층상구조를 가질 수도 있다. 하지만 전술한 것과 같이 제1도전층(710)의 가장자리에 있어서 제1변(712x), 제2변(712y) 및 제3변(710z)이 일직선이 아닌 꺾인 형상을 갖기에, 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도 그 꺾인 부분에서 서로 끊어지기 쉽다. 따라서 인접한 패드(700)들에 있어서의 쇼트가 발생하는 것을 효과적으로 방지할 수 있다.
지금까지는 제1도전층(710)이 전체적으로 3층구조를 갖는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도인 도 6에 도시된 것과 같이, 메인부(711)는 하부메인층(711a)과 상부메인층(711c)의 2층구조를 갖고, 복수개의 돌출부(712)들 중 적어도 하나는 적어도 일부(712p)에서 하부돌출층(712a)만을 가져 1층구조만을 가질 수도 있다. 물론 돌출부(712)는 메인부(711) 방향의 잔여부(712r)에서는 메인부(711)와 마찬가지로 하부돌출층(712a)과 상부돌출층(712c)을 가질 수 있다.
이 경우에도 제1도전층(710)의 평면도가 도 3에 도시된 것과 같은 구조를 갖도록 함으로써, 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도 그 꺾인 부분에서 서로 끊어지기 쉽도록 하여 인접한 패드(700)들에 있어서의 쇼트가 발생하는 것을 효과적으로 방지할 수 있다. 물론 하부메인층(711a)과 하부돌출층(712a)은 일체(一體)일 수 있다. 그리고 복수개의 돌출부(712)들에 있어서, 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 단면도인 도 7에 도시된 것과 같이, 도 5를 참조하여 전술한 것과 동일/유사한 이유로, 적어도 하나는 메인부(711)와 동일한 2층구조를 가질 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 평면도이다. 본 실시예에 따른 디스플레이 패널의 경우, 복수개의 돌출부(712)들은 메인부(711)로부터 먼 방향의 원위부(distal portion)의 폭(w1)이 메인부(711) 방향의 근위부(proximal portion)의 폭(w2)보다 크다.
이와 같은 본 실시예에 따른 디스플레이 패널의 경우, 제1도전층(710)의 가장자리에 있어서 제1변(712x)과 제2변(712y)이 일직선이 아닌 꺾인 형상을 가지며, 나아가 제1변(712x)과 제2변(712y)이 이루는 각도가 예각이 되도록 할 수 있다. 그 결과 제1도전층(710)의 가장자리를 따라 최상부층이 유실된다 하더라도, 그 꺾인 부분에의 각도가 뾰족한 예각이기에, 그 부분에서 최상부층이 더욱 쉽게 끊어지도록 할 수 있다. 물론 본 실시예에 따른 디스플레이 패널에 있어서도, 제1도전층(710)의 IV-IV 선을 따라 취한 단면이 도 4를 참조하여 전술한 것과 같은 형상을 갖도록 할 수 있다. 그리고 제1도전층(710)의 단면이 도 5 내지 도 7을 참조하여 전술한 것과 같은 형상을 가질 수도 있다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층을 개략적으로 도시하는 평면도이다. 본 실시예에 따른 디스플레이 패널의 경우, 복수개의 돌출부(712)들에 있어서 메인부(711)로부터 먼 방향의 원위부(distal portion)의 폭(w1)이 메인부(711) 방향의 근위부(proximal portion)의 폭(w2)보다 작다.
제조과정에서 돌출부(712)들에 있어서 최상부층이 유실될 확률이 높은 부분은, 메인부(711)로부터 먼 방향의 원위부에 위치한 최상부층, 즉 제1변(712x)에서의 최상부층이다. 제2변(712y)에서의 최상부층은 메인부(711)의 최상부층에 인접하기에, 메인부(711)의 최상부층에 연결되어 유실되지 않을 확률이 높다. 따라서 유실될 확률이 높은 원위부에 위치한 최상부층의 크기를 줄임으로써, 그 부분이 유실되더라도 인접한 제1도전층(710)들 사이에서 쇼트가 발생하지 않도록 할 수 있다. 물론 본 실시예에 따른 디스플레이 패널에 있어서도, 제1도전층(710)의 IV-IV 선을 따라 취한 단면이 도 4를 참조하여 전술한 것과 같은 형상을 갖도록 할 수 있다. 그리고 제1도전층(710)의 단면이 도 5 내지 도 7을 참조하여 전술한 것과 같은 형상을 가질 수도 있다.
물론 본 발명에 따른 디스플레이 패널의 제1도전층(710)의 돌출부(712)들이 기판(100)에 대략 수직인 방향에서 바라본 평면도에 있어서 뾰족한 형상을 갖지 않도록 할 수도 있다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층(710)을 개략적으로 도시하는 평면도인 도 10에 도시된 것과 같이, 평면도 상에서 돌출부(712)들은 뾰족하지 않고 부드러운 곡선 형상의 가장자리를 가질 수 있다. 물론 메인부(711)와 돌출부(712)가 연결되는 부분의 가장자리 역시 평면도 상에서 부드러운 곡선 형상을 가질 수 있다. 이 경우에도 IV-IV 선을 따라 취한 단면은 도 4를 참조하여 전술한 것과 같은 형상 및 이로부터 변형된 형상을 가질 수 있다. 전술한 또는 후술한 실시예들 및 그 변형예들에 있어서도, 기판(100)에 대략 수직인 방향에서 바라본 평면도에 있어서 제1도전층(710)의 가장자리가 뾰족한 부분을 갖지 않고 부드러운 형상을 가질 수 있음은 물론이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층(710)과 제2도전층(720)을 개략적으로 도시하는 분해 사시도이다. 참고로 도 11에서는 도시의 편의상 제1도전층(710)이 일부분에서 굴곡진 형상을 갖는 것이 아닌 평평한 형상을 갖는 것으로 도시하였다.
도 11에 도시된 것과 같이, 제1도전층(710)의 메인부(711)의 가장자리를 가상의 선(IL)으로 표시할 수 있다. 이때 제1도전층(710)의 메인부(711)의 가장자리의 (-z 방향에 위치한) 기판(미도시) 방향으로의 정사영 이미지가, 제1도전층(710)의 (-z 방향) 하부에 위치하며 메인부(711)에 대응하는 형상을 갖는 제2도전층(720)의 가장자리의 기판 방향으로의 정사영 이미지와 중첩되도록 할 수 있다. 그리고 제1도전층(710)의 복수개의 돌출부(712)들의 기판 방향으로의 정사영 이미지는, 제2도전층(720)의 가장자리의 기판 방향으로의 정사영 이미지 외측에 위치하도록 할 수 있다. 이를 통해 제1도전층(710)과 제2도전층(720)의 접촉면적이 충분한 면적이 되도록 할 수 있다.
물론 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 제1도전층(710)과 제2도전층(720)을 개략적으로 도시하는 분해 사시도인 도 12에 도시된 것과 같이, 제2도전층(720)의 가장자리가 제1도전층의 메인부(711) 외측에 위치하되 복수개의 돌출부(712)들 각각의 중앙 근처에 위치하도록 할 수도 있다. 즉, 제2도전층(720)이 제1도전층(710)의 메인부(711)보다 더 큰 면적을 갖되, 제1도전층(710)의 복수개의 돌출부(712)들의 메인부(711)로부터 가장 먼 방향의 가장자리의 기판 방향으로의 정사영 이미지가, 제2도전층(720)의 가장자리의 기판 방향으로의 정사영 이미지 외측에 위치하도록 할 수도 있다. 참고로 도 12에서는 도시의 편의상 제1도전층(710)이 일부분에서 굴곡진 형상을 갖는 것이 아닌 평평한 형상을 갖는 것으로 도시하였다.
지금까지는 디스플레이 패널이 대략 평탄한 형상을 갖는 것으로 도시하고 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 또 다른 일 실시예에 따른 디스플레이 패널의 일부를 개략적으로 도시하는 사시도인 도 13에 도시된 것과 같이, 디스플레이 패널은 일부분에서 벤딩될 수 있다. 예컨대 본 실시예에 따른 디스플레이 패널이 구비하는 기판(100)은 제1방향(+y 방향)으로 연장된 벤딩영역(BA)을 갖는다. 이 벤딩영역(BA)은 제1방향과 교차하는 제2방향(+x 방향)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 그리고 기판(100)은 도 13에 도시된 것과 같이 제1방향(+y 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
도 14는 도 13의 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다. 도 14에서는 편의상 기판(100) 등이 벤딩영역(BA)에서 벤딩되지 않은 것으로 도시하고 있다. 제1영역(1A)은 디스플레이영역(DA)을 포함한다. 물론 제1영역(1A)은 도 2에 도시된 것과 같이 디스플레이영역(DA) 외에도 디스플레이영역(DA) 외측의 비디스플레이영역의 일부를 포함할 수 있다. 제2영역(2A) 역시 비디스플레이영역을 포함한다. 디스플레이영역(DA), 제1도전층(710) 및/또는 제2도전층(720) 등의 구성은 도 2를 참조하여 전술한 것과 같으며, 도 3 내지 도 12를 참조하여 전술한 것과 같은 변형이 본 실시예에 따른 디스플레이 패널에도 적용될 수 있음은 물론이다.
전술한 바와 같이 디스플레이영역(DA) 상의 유기발광소자(300)와 같은 디스플레이소자들을 보호하기 위해 봉지층(400)으로 덮을 수 있다. 그러나 디스플레이영역(DA)에 전달될 전기적 신호 등이 인가될 패드(700)의 경우에는, 추후 전자소자이나 인쇄회로기판 등이 전기적으로 연결되어야 하기에, 봉지층(400) 등으로 덮을 수 없다. 따라서 제1도전층(710)의 상면(710a)은 그 전체가 외부에 노출된다.
봉지층(400)은 도 14에 도시된 것과 같이 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 14에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 디스플레이영역(DA) 외측에 위치한 그 자장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
봉지층(400) 상에는 투광성 접착제(510, OCA; optically clear adhesive)에 의해 편광판(520)이 위치하도록 할 수 있다. 이러한 편광판(520)은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판(520)을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판(520)을 통과할 경우, 편광판(520)을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판(520)으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 이러한 투광성 접착제(510)와 편광판(520)은 예컨대 도 14에 도시된 것과 같이 디스플레이영역(DA) 외측에 존재하는 평탄화층(140)의 개구(불연속영역)를 덮을 수 있다. 물론 본 실시예에 따른 디스플레이 패널이 언제나 편광판(520)을 구비하는 것은 아니며, 필요에 따라 편광판(520)을 생략할 수도 있고 다른 구성들로 대체할 수도 있다. 예컨대 편광판(520)을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
한편, 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연층(130)을 통칭하여 무기절연층이라 할 수 있다. 이러한 무기절연층은 도 14에 도시된 것과 같이 벤딩영역(BA)에 대응하는 개구부를 갖는다. 즉, 버퍼층(110), 게이트절연막(120) 및 층간절연층(130) 각각이 벤딩영역(BA)에 대응하는 개구들(110a, 120a, 130a)을 가질 수 있다. 이러한 개구부가 벤딩영역(BA)에 대응한다는 것은, 개구부가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 개구부의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해 도 14에서는 개구부의 폭(OW)이 벤딩영역(BA)의 폭(BAw)보다 넓은 것으로 도시하고 있다. 여기서 개구부의 면적은 버퍼층(110), 게이트절연막(120) 및 층간절연층(130)의 개구들(110a, 120a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 14에서는 버퍼층(110)의 개구(110a)의 면적에 의해 개구부의 면적이 정의되는 것으로 도시하고 있다.
참고로 버퍼층(130)의 개구(130a)를 형성한 후, 게이트절연막(120)의 개구(120a)와 층간절연층(130)의 개구(130a)는 동시에 형성할 수 있다. 박막트랜지스터(210)를 형성할 시 소스전극(215)과 드레인전극(217)이 반도체층(211)에 컨택하도록 하기 위해 게이트절연막(120)과 층간절연층(130)을 관통하는 컨택홀들을 형성해야 하는바, 이러한 컨택홀들을 형성할 시 게이트절연막(120)의 개구(120a)와 층간절연층(130)의 개구(130a)를 동시에 형성할 수 있다. 이에 따라 게이트절연막(120)의 개구(120a)의 내측면과 층간절연층(130)의 개구(130a)의 내측면은 도 14에 도시된 것과 같이 연속면을 형성할 수 있다.
본 실시예에 따른 디스플레이 패널은 이러한 무기절연층의 개구부의 적어도 일부를 채우는 유기물층(160)을 구비한다. 도 14에서는 유기물층(160)이 개구부를 모두 채우는 것으로 도시하고 있다. 그리고 본 실시예에 따른 디스플레이 패널은 연결배선층(215c)을 구비하는데, 이 연결배선층(215c)은 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)으로 연장되며, 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서는 연결배선층(215c)은 층간절연층(130) 등의 무기절연층 상에 위치할 수 있다. 이러한 연결배선층(215c)은 소스전극(215)이나 드레인전극(217)과 동일한 물질로 동시에 형성될 수 있다. 또한, 제1도전층(710)은 이러한 연결배선층(215c)과 동일한 물질로 동시에 형성될 수 있다.
전술한 것과 같이 도 14에서는 편의상 디스플레이 패널이 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 패널은 실제로는 도 13에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 14에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 패널을 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 패널이 대략 도 13에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 연결배선층(215c)에는 인장 스트레스가 인가될 수 있지만, 본 실시예에 따른 디스플레이 패널의 경우 그러한 벤딩 과정 중 연결배선층(215c)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
만일 버퍼층(110), 게이트절연막(120) 및/또는 층간절연층(130)과 같은 무기절연층이 벤딩영역(BA)에서 개구부를 갖지 않아 제1영역(1A)에서 제2영역(2A)에 이르기까지 연속적인 형상을 갖고, 연결배선층(215c)이 그러한 무기절연층 상에 위치한다면, 기판(100) 등이 벤딩되는 과정에서 연결배선층(215c)에 큰 인장 스트레스가 인가된다. 특히 무기절연층은 그 경도가 유기물층보다 높기에 벤딩영역(BA)에서 무기절연층에 크랙 등이 발생할 확률이 매우 높으며, 무기절연층에 크랙이 발생할 경우 무기절연층 상의 연결배선층(215c)에도 크랙 등이 발생하여 연결배선층(215c)의 단선 등의 불량이 발생할 확률이 매우 높게 된다.
하지만 본 실시예에 따른 디스플레이 패널의 경우 전술한 것과 같이 무기절연층이 벤딩영역(BA)에서 개구부를 가지며, 연결배선층(215c)의 벤딩영역(BA)의 부분은 무기절연층의 개구부의 적어도 일부를 채우는 유기물층(160) 상에 위치한다. 무기절연층은 벤딩영역(BA)에서 개구부를 갖기에 무기절연층에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)의 경우 유기물을 포함하는 특성 상 크랙이 발생할 확률이 낮다. 따라서 유기물층(160) 상에 위치하는 연결배선층(215c)의 벤딩영역(BA)의 부분에 크랙 등이 발생하는 것을 방지하거나 발생확률을 최소화할 수 있다. 물론 유기물층(160)은 그 경도가 무기물층보다 낮기에, 기판(100) 등의 벤딩에 의해 발생하는 인장 스트레스를 유기물층(160)이 흡수하여 연결배선층(215c)에 인장 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
도 14에서는 무기절연층이 개구부를 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 무기절연층이 개구부가 아닌 그루브를 가질 수도 있다. 예컨대 버퍼층(110)은 도 14에 도시된 것과 달리 개구(110a)를 갖지 않고 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)까지 연장되고, 게이트절연막(120)과 층간절연층(130)만 개구들(120a, 130a)을 가질 수도 있다. 이 경우에도 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연층(130)을 통칭하여 무기절연층이라 할 수 있는데, 이 경우 무기절연층은 벤딩영역(BA)에 대응하는 그루브를 갖는 것으로 이해될 수 있다. 그리고 유기물층(160)은 그러한 그루브의 적어도 일부를 채울 수 있다.
본 실시예에 따른 디스플레이 패널은 연결배선층(215c) 외에 추가연결배선층(213a, 213b)도 구비할 수 있다. 이러한 추가연결배선층(213a, 213b)은 연결배선층(215c)이 위치한 층과 상이한 층에 위치하도록 제1영역(1A) 또는 제2영역(2A)에 배치되며, 연결배선층(215c)에 전기적으로 연결될 수 있다. 도 2에서는 추가연결배선층(213a, 213b)이 박막트랜지스터(210)의 게이트전극(213)과 동일한 물질로 동일층에, 즉 게이트절연막(120) 상에 위치하는 것으로 도시하고 있다. 연결배선층(215c)은 층간절연층(130)에 형성된 컨택홀을 통해 추가연결배선층(213a, 213b)에 컨택하는 것으로 도시하고 있다. 아울러 추가연결배선층(213a)이 제1영역(1A)에 위치하고 추가연결배선층(213b)이 제2영역(2A)에 위치하는 것으로 도시하고 있다. 참고로, 제2도전층(720)은 추가연결배선층(213a, 213b)과 동일 물질로 동시에 형성될 수 있다. 나아가, 제2도전층(720)과 추가연결배선층(213a, 213b)이 일체(一體)일 수도 있다.
제1영역(1A)에 위치하는 추가연결배선층(213a)은 디스플레이영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 연결배선층(215c)이 추가연결배선층(213a)을 통해 디스플레이영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있다. 물론 연결배선층(215c)에 의해 제2영역(2A)에 위치하는 추가연결배선층(213b) 역시 디스플레이영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있다. 이처럼 추가연결배선층(213a, 213b)은 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수도 있다.
한편, 디스플레이영역(DA)의 외측에는 벤딩보호층(600, BPL; bending protection layer)이 위치할 수 있다. 즉, 벤딩보호층(600)이 적어도 벤딩영역(BA)에 대응하여 연결배선층(215c) 상에 위치하도록 할 수 있다.
어떤 적층체를 벤딩할 시 그 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재하게 된다. 만일 이 벤딩보호층(600)이 존재하지 않는다면, 기판(100) 등의 벤딩에 따라 벤딩영역(BA) 내에서 연결배선층(215c)에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 연결배선층(215c)의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 하지만 벤딩보호층(600)이 존재하도록 하고 그 두께 및 모듈러스 등을 조절함으로써, 기판(100), 연결배선층(215c) 및 벤딩보호층(600) 등을 모두 포함하는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서 벤딩보호층(600)을 통해 스트레스 중성 평면이 연결배선층(215c) 근방에 또는 그 상부에 위치하도록 함으로써, 연결배선층(215c)에 인가되는 인장 스트레스를 최소화하거나 연결배선층(215c)에는 압축 스트레스가 인가되도록 할 수 있다. 이러한 벤딩보호층(600)은 아크릴 등으로 형성할 수 있다. 참고로 연결배선층(215c)에 압축 스트레스가 인가될 경우 이에 의해 연결배선층(215c)이 손상될 확률은 인장 스트레스가 인가될 경우에 비해 극히 낮다.
물론 디스플레이영역(DA)에 전달될 전기적 신호 등이 인가될 패드(700)의 경우에는, 추후 전자소자이나 인쇄회로기판 등이 전기적으로 연결되어야 하기에, 벤딩보호층(600)은 제1도전층(710)을 덮지 않는다. 따라서 제1도전층(710)의 상면(710a)은 그 전체가 외부에 노출된다.
지금까지는 디스플레이 패널에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 이러한 디스플레이 패널을 일 구성요소로 삼는 디스플레이 장치 역시 본 발명의 범위에 속한다고 할 것이다. 도 15는 본 발명의 또 다른 일 실시예에 따른 그러한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 15에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 전술한 실시예들 및 그 변형예들 중 어느 하나에 해당하는 디스플레이 패널과, 이 디스플레이 패널이 갖는 제1도전층(710)의 (+z 방향) 상면에 직접 컨택하는 도전물질층을 갖는다. 즉, 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는 기판(100)과, 제1도전층(710)과, 도전물질층을 갖는다. 제1도전층(710)은 주변영역(PA)에 위치하고, 상면의 가장자리가 패드구분층(710a) 등의 절연층에 의해 덮이지 않으며, 메인부(도 3 내지 도 11의 411 참조) 및 이 메인부에서 기판(100)의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들(도 3 내지 도 11의 412 참조)을 갖는다. 그리고 도전물질층은 제1도전층(710)의 상면에 직접 컨택한다.
도 15에서는 집적회로소자 등과 같은 전자소자(900)의 바디(920) 하단의 범프(910)가, 제1도전층(710)의 상면에 직접 컨택하는 도전물질층인 것으로 도시하고 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도인 도 16에 도시된 것과 같이, 도전물질층은 도전성 접착층일 수 있다. 즉, 도전물질층은 도전볼(810)을 포함하는 이방성 도전필름(800, ACF: anisotropic conductive film)일 수 있다. 이 경우 전자소자(900)의 바디(920) 하단의 범프(910)는 이방성 도전필름(800)의 도전볼(810)에 컨택하고 이 도전볼(810)은 제1도전층(710)의 상면에 컨택함으로써, 전자소자(900)의 범프(910)와 제1도전층(710)이 전기적으로 연결된다. 물론 도전물질층은 이방성도전필름 외의 도전성 접착층일 수 있다.
이때, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도인 도 17에 도시된 것과 같이, 제1도전층(710)은 (x축과 평행한) 일 방향으로 연장된 형상을 가질 수 있다. 제1도전층(710)의 중심축(CL)은 제1도전층(710)이 연장된 방향(x축 방향)과 평행하다고 할 수 있다. 이방성도전필름과 같은 도전성 접착층(800)은, 제1도전층(710)의 중심축(CL)과 교차하는 방향(y축 방향)에 있어서, 제1도전층(710)의 상면 전면(全面)을 덮을 수 있다. 즉, 제1도전층(710)의 일부 돌출부(712)들의 상면을 모두 덮을 수 있다. 물론 도 17에 도시된 것과 같이, 제1도전층(710)의 상면 중 도전성 접착층(800)에 의해 덮이지 않는 부분도 존재할 수 있음은 물론이다. 즉, 제1도전층(710)의 복수개의 돌출부(712)들 중 적어도 하나의 상면의 전면이 도전성 접착층(800)에 의해 덮이는 것으로 이해될 수 있다.
어떤 경우든, 본 실시예에 따른 디스플레이 장치의 경우, 제조과정에서 인접한 제1도전층(710)들 사이에서의 쇼트 발생이 방지되도록 할 수 있다. 도 15 및 도 16에서는 디스플레이 장치가 전자소자(900)를 갖는 경우에 대해 설명하였으나 본 발명이 이에 한정되는 것은 아니며, 제1도전층(710)에 전기적으로 연결되는 패드들을 갖는 인쇄회로기판을 구비할 수도 있는 등 다양한 변형이 가능함은 물론이다.
참고로 패드(700)가 포함하는 제1도전층(710)은 전술한 것과 같이 그 상면의 가장자리가 패드구분층(140a) 등에 의해 덮이지 않아, 그 상면 전체가 노출된다. 이는 디스플레이 패널에 있어서 디스플레이영역(DA)이 아닌 주변영역(PA)의 면적이 줄이는 환경 하에서 패드(700)가 노출되는 최소한의 면적을 확보하기 위함이다. 만일 디스플레이 패널의 패드(700)가 노출되는 면적이 줄어들게 되면, 전자소자(900)의 범프 등과 디스플레이 패널의 패드(700)가 접촉하는 면적이 줄어들게 되어, 전자소자(900)의 범프 등과 디스플레이 패널의 패드(700)의 얼라인이 용이하지 않게 될 수 있다. 또한 고해상도의 디스플레이 패널을 구현하기 위해 디스플레이 패널의 패드(700)들의 개수가 증가할 수 있는바, 따라서 한정된 주변영역(PA)의 면적 하에서 더 많은 개수의 패드(700)들을 배치하면서도 각 패드(700)의 노출되는 면적을 충분히 확보하기 위해서라도, 상술한 것과 같이 패드(700)가 포함하는 제1도전층(710)의 상면 전체가 노출되도록 할 필요가 있다.
이를 위해, 전술한 것과 같은 본 발명의 다양한 실시예들 및 그 변형예들에 있어서, 평탄화층(140)과 동일 물질을 포함하는 패드구분층(140a)의 두께(t2)가 평탄화층(140)의 두께(t1)보다 얇게 함으로써, 패드(700)의 제1도전층(710)의 상면의 가장자리가 패드구분층(140a)에 의해 덮이지 않도록 할 수 있다. 물론 필요에 따라서 패드(700)가 위치하는 부분에 패드구분층(140a)이 아예 존재하지 않도록 하고, 패드(700) 근방에서는 패드(700)의 제1도전층(710) 하부에 위치한 층, 예컨대 층간절연층(130)이 최상부층으로 외부에 노출되도록 할 수도 있다.
한편, 도 1 내지 도 14를 참조하여 전술한 디스플레이 패널들에 대한 설명이, 도 15 내지 도 17의 디스플레이 장치에도 적용될 수 있음은 물론이다. 즉, 도 1 내지 도 14를 참조하여 전술한 디스플레이 패널들 중 어느 하나 및 그 변형예에 따른 디스플레이 패널과, 제1도전층(710)의 상면에 직접 컨택하는 도전물질층을 구비한다면, 본 발명의 디스플레이 장치에 속한다고 할 것이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1A: 제1영역 2A: 제2영역
BAX: 벤딩축 100: 기판
110: 버퍼층 120: 게이트절연막
130: 층간절연층 140: 평탄화층
150: 화소정의막 160: 유기물층
210: 박막트랜지스터 211: 반도체층
213: 게이트전극 213a, 213b: 추가연결배선층
215: 소스전극 217: 드레인전극
215c: 연결배선층 300: 디스플레이소자
310: 화소전극 320: 중간층
330: 대향전극 400: 봉지층
410: 제1무기봉지층 420: 유기봉지층
430: 제2무기봉지층 510: 투광성 접착제
520: 편광판 600: 벤딩보호층
700: 패드 710: 제1도전층
720: 제2도전층 800: 이방성 도전필름
810: 도전볼 900: 전자소자
910: 범프 920; 바디

Claims (36)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판; 및
    상기 주변영역에 위치하고, 상면 전체가 외부에 노출되며, 메인부 및 상기 메인부에서 상기 기판의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들을 갖는, 제1도전층;
    을 구비하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 메인부는 적어도 일부에서 3층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 2층구조만을 갖는, 디스플레이 패널.
  3. 제2항에 있어서,
    상기 메인부는 적어도 일부에서 하부메인층, 상기 하부메인층 상의 중부메인층 및 상기 중부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 2층구조만을 갖는 것은 적어도 일부에서 하부돌출층과 상기 하부돌출층 상의 중부돌출층을 갖는, 디스플레이 패널.
  4. 제3항에 있어서,
    상기 하부메인층과 상기 하부돌출층은 일체(一體)이고, 상기 중부메인층과 상기 중부돌출층은 일체(一體)인, 디스플레이 패널.
  5. 제3항에 있어서,
    상기 중부돌출층의 외측면은, 상기 하부돌출층의 외측면보다 상기 메인부의 중앙에 더 인접한, 디스플레이 패널.
  6. 제1항에 있어서,
    상기 메인부는 적어도 일부에서 2층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 1층구조만을 갖는, 디스플레이 패널.
  7. 제6항에 있어서,
    상기 메인부는 적어도 일부에서 하부메인층 및 상기 하부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 1층구조만을 갖는 것은 적어도 일부에서 하부돌출층을 갖는, 디스플레이 패널.
  8. 제7항에 있어서,
    상기 하부메인층과 상기 하부돌출층은 일체(一體)인, 디스플레이 패널.
  9. 제1항에 있어서,
    상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 큰, 디스플레이 패널.
  10. 제1항에 있어서,
    상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 작은, 디스플레이 패널.
  11. 제1항에 있어서,
    상기 메인부는 적어도 일부에서 다층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 상기 메인부와 동일한 다층구조를 갖는, 디스플레이 패널.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1도전층 하부에 위치하며 상기 메인부에 대응하는 형상을 갖는 제2도전층을 더 구비하는, 디스플레이 패널.
  13. 제12항에 있어서,
    상기 메인부의 가장자리의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지와 중첩되는, 디스플레이 패널.
  14. 제12항에 있어서,
    상기 제1도전층과 상기 제2도전층 사이에 개재되되 상기 제2도전층의 중앙부와 상기 메인부의 중앙부가 직접 컨택하도록 하는 개구를 갖는 절연층을 더 구비하는, 디스플레이 패널.
  15. 제12항에 있어서,
    상기 복수개의 돌출부들의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지 외측에 위치하는, 디스플레이 패널.
  16. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 복수개의 돌출부들 중 적어도 하나의 폭이, 상기 제1도전층에 인접한 도전층과 상기 제1도전층 사이의 거리보다 작은, 디스플레이 패널.
  17. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 주변영역에 위치하고, 상면의 가장자리가 절연층에 의해 덮이지 않으며, 메인부 및 상기 메인부에서 상기 기판의 상면에 평행한 방향으로 돌출된 복수개의 돌출부들을 갖는, 제1도전층; 및
    상기 제1도전층의 상면에 직접 컨택하는 도전물질층;
    을 구비하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 메인부는 적어도 일부에서 3층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 2층구조만을 갖는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 메인부는 적어도 일부에서 하부메인층, 상기 하부메인층 상의 중부메인층 및 상기 중부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 2층구조만을 갖는 것은 적어도 일부에서 하부돌출층과 상기 하부돌출층 상의 중부돌출층을 갖는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 하부메인층과 상기 하부돌출층은 일체(一體)이고, 상기 중부메인층과 상기 중부돌출층은 일체(一體)인, 디스플레이 장치.
  21. 제19항에 있어서,
    상기 중부돌출층의 외측면은, 상기 하부돌출층의 외측면보다 상기 메인부의 중앙에 더 인접한, 디스플레이 장치.
  22. 제17항에 있어서,
    상기 메인부는 적어도 일부에서 2층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 적어도 일부에서 1층구조만을 갖는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 메인부는 적어도 일부에서 하부메인층 및 상기 하부메인층 상의 상부메인층을 포함하고, 상기 복수개의 돌출부들 중 적어도 일부에서 1층구조만을 갖는 것은 적어도 일부에서 하부돌출층을 갖는, 디스플레이 장치.
  24. 제23항에 있어서,
    상기 하부메인층과 상기 하부돌출층은 일체(一體)인, 디스플레이 장치.
  25. 제17항에 있어서,
    상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 큰, 디스플레이 장치.
  26. 제17항에 있어서,
    상기 복수개의 돌출부들은 상기 메인부로부터 먼 방향의 원위부(distal portion)의 폭이 상기 메인부 방향의 근위부(proximal portion)의 폭보다 작은, 디스플레이 장치.
  27. 제17항에 있어서,
    상기 메인부는 적어도 일부에서 다층구조를 갖고, 상기 복수개의 돌출부들 중 적어도 하나는 상기 메인부와 동일한 다층구조를 갖는, 디스플레이 장치.
  28. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 제1도전층 하부에 위치하며 상기 메인부에 대응하는 형상을 갖는 제2도전층을 더 구비하는, 디스플레이 장치.
  29. 제28항에 있어서,
    상기 메인부의 가장자리의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지와 중첩되는, 디스플레이 장치.
  30. 제28항에 있어서,
    상기 제1도전층과 상기 제2도전층 사이에 개재되되 상기 제2도전층의 중앙부와 상기 메인부의 중앙부가 직접 컨택하도록 하는 개구를 갖는 절연층을 더 구비하는, 디스플레이 장치.
  31. 제28항에 있어서,
    상기 복수개의 돌출부들의 상기 기판 방향으로의 정사영 이미지는 상기 제2도전층의 가장자리의 상기 기판 방향으로의 정사영 이미지 외측에 위치하는, 디스플레이 장치.
  32. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 복수개의 돌출부들 중 적어도 하나의 폭이, 상기 제1도전층에 인접한 도전층과 상기 제1도전층 사이의 거리보다 작은, 디스플레이 장치.
  33. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 도전물질층은 도전성 접착층인, 디스플레이 장치.
  34. 제33항에 있어서,
    상기 도전성 접착층은 상기 복수개의 돌출부들 중 적어도 하나의 상면 전면(全面)을 덮는, 디스플레이 장치.
  35. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 도전물질층은 전자소자의 범프 또는 인쇄회로기판의 패드인, 디스플레이 장치.
  36. 제17항 내지 제27항 중 어느 한 항에 있어서,
    상기 도전물질층은 집적회로소자의 일부인, 디스플레이 장치.
KR1020170033872A 2017-03-17 2017-03-17 디스플레이 패널 및 이를 구비하는 디스플레이 장치 Active KR102373440B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170033872A KR102373440B1 (ko) 2017-03-17 2017-03-17 디스플레이 패널 및 이를 구비하는 디스플레이 장치
EP17197194.8A EP3376282B1 (en) 2017-03-17 2017-10-19 Display panel and display device including the same
US15/827,212 US10470306B2 (en) 2017-03-17 2017-11-30 Display panel and display device including the same
CN201810026344.8A CN108630710B (zh) 2017-03-17 2018-01-11 显示板和包括其的显示设备
CN202311016493.3A CN116845071A (zh) 2017-03-17 2018-01-11 显示板和包括其的显示设备
US16/583,680 US10917965B2 (en) 2017-03-17 2019-09-26 Display panel and display device including the same
US17/141,532 US11665821B2 (en) 2017-03-17 2021-01-05 Display panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170033872A KR102373440B1 (ko) 2017-03-17 2017-03-17 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180107371A KR20180107371A (ko) 2018-10-02
KR102373440B1 true KR102373440B1 (ko) 2022-03-14

Family

ID=60161975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170033872A Active KR102373440B1 (ko) 2017-03-17 2017-03-17 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Country Status (4)

Country Link
US (3) US10470306B2 (ko)
EP (1) EP3376282B1 (ko)
KR (1) KR102373440B1 (ko)
CN (2) CN108630710B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102357392B1 (ko) * 2017-04-26 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
US11988925B2 (en) 2020-10-28 2024-05-21 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Driving backplate, a manufacturing method thereof and a display module

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US5801452A (en) * 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6653216B1 (en) * 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
TW587325B (en) * 2003-03-05 2004-05-11 Advanced Semiconductor Eng Semiconductor chip package and method for manufacturing the same
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US6922294B2 (en) * 2003-05-02 2005-07-26 International Business Machines Corporation Optical communication assembly
KR100975521B1 (ko) * 2003-10-04 2010-08-12 삼성전자주식회사 발광 소자 조립체
KR101116816B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
EP1648033A3 (en) * 2004-10-14 2008-04-23 LG Electronics Inc. Organic Electro-Luminescence display device and method of fabricating the same
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR101066492B1 (ko) * 2004-12-24 2011-09-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20060078549A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060079706A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
WO2006105162A2 (en) * 2005-03-29 2006-10-05 Symbol Technologies, Inc. Smart radio frequency identification (rfid) items
US20070059481A1 (en) * 2005-09-15 2007-03-15 Lin Chien J Floor pads
US20070075122A1 (en) * 2005-09-30 2007-04-05 Singleton Laurence E Method for fabricating a chip module and a device module fabricated therefrom
KR101232549B1 (ko) 2005-12-29 2013-02-12 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
TWI297953B (en) * 2006-02-22 2008-06-11 Au Optronics Corp Method for manufacturing a bottom substrate of a liquid crystal display device
KR20080008704A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
US8796691B2 (en) * 2008-09-18 2014-08-05 Innolux Corporation System for displaying images and fabricating method thereof
KR101392268B1 (ko) * 2008-11-26 2014-05-08 엘지디스플레이 주식회사 액정표시장치의 패드부
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
KR101593538B1 (ko) 2009-04-09 2016-02-29 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
KR101574600B1 (ko) * 2009-07-24 2015-12-07 삼성디스플레이 주식회사 표시장치
KR101591476B1 (ko) * 2009-10-19 2016-02-19 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US9029721B2 (en) * 2010-08-30 2015-05-12 Microsoft Technology Licensing, Llc Controller with transformable surface topology
KR101780250B1 (ko) 2010-09-24 2017-09-22 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101881462B1 (ko) * 2011-02-10 2018-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US9184064B1 (en) * 2011-11-01 2015-11-10 Triton Microtechnologies System and method for metallization and reinforcement of glass substrates
KR101390991B1 (ko) * 2012-06-21 2014-05-02 주식회사 아이. 피. 에스시스템 터치스크린 패널 제조방법
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
WO2014039546A1 (en) * 2012-09-05 2014-03-13 Research Triangle Institute, International Electronic devices utilizing contact pads with protrusions and methods for fabrication
US8928134B2 (en) * 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
US8969735B2 (en) 2013-03-13 2015-03-03 Palo Alto Research Center Incorporated Flexible metal interconnect structure
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
TWM469845U (zh) * 2013-07-19 2014-01-11 Min-Chia Chang 墊體構造
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
KR102261761B1 (ko) 2013-12-12 2021-06-07 삼성디스플레이 주식회사 표시 장치
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
CN106105388B (zh) * 2014-03-06 2018-07-31 株式会社半导体能源研究所 发光装置
US9553156B2 (en) * 2014-07-16 2017-01-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102341436B1 (ko) * 2014-08-06 2021-12-23 삼성디스플레이 주식회사 터치 스크린 패널의 제조 방법 및 터치 스크린 패널
KR102261128B1 (ko) * 2014-08-06 2021-06-07 삼성디스플레이 주식회사 터치 스크린 패널 및 터치 스크린 패널의 제조 방법
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
US20160093583A1 (en) * 2014-09-25 2016-03-31 Micron Technology, Inc. Bond pad with micro-protrusions for direct metallic bonding
KR102377531B1 (ko) 2015-01-23 2022-03-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102362188B1 (ko) * 2015-01-28 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102403001B1 (ko) 2015-07-13 2022-05-30 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR102385233B1 (ko) 2015-08-06 2022-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR101973427B1 (ko) * 2015-11-18 2019-04-29 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP6430422B2 (ja) * 2016-02-29 2018-11-28 株式会社東芝 半導体装置
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20180107371A (ko) 2018-10-02
EP3376282A1 (en) 2018-09-19
US20210161010A1 (en) 2021-05-27
CN108630710B (zh) 2023-09-01
EP3376282B1 (en) 2020-05-06
CN116845071A (zh) 2023-10-03
CN108630710A (zh) 2018-10-09
US11665821B2 (en) 2023-05-30
US10917965B2 (en) 2021-02-09
US10470306B2 (en) 2019-11-05
US20180270950A1 (en) 2018-09-20
US20200029432A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
KR102722045B1 (ko) 표시 장치
KR102557892B1 (ko) 디스플레이 장치
KR102696805B1 (ko) 디스플레이 장치
KR102514411B1 (ko) 디스플레이 장치 및 그 제조방법
EP3288084B1 (en) Display apparatus having reduced defects
KR102572720B1 (ko) 디스플레이 장치 및 그 제조방법
CN107275508B (zh) 显示设备
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
EP3223324B1 (en) Display apparatus with bending area capable of minimizing manufacturing defects
KR102610025B1 (ko) 디스플레이 장치
EP3291320B1 (en) Display apparatus
KR102536250B1 (ko) 디스플레이 장치
KR20180120310A (ko) 디스플레이 장치
KR102602192B1 (ko) 디스플레이 장치
KR20170116303A (ko) 디스플레이 장치
KR20180035982A (ko) 표시 장치 및 표시 장치의 제조방법
KR102692576B1 (ko) 디스플레이 장치
KR20170137260A (ko) 디스플레이 장치
KR20170113757A (ko) 디스플레이 장치
KR102568782B1 (ko) 디스플레이 장치
US11665821B2 (en) Display panel and display device including the same
KR102806394B1 (ko) 디스플레이 장치
CN112864190A (zh) 显示设备
KR102550695B1 (ko) 디스플레이 장치
US20230180513A1 (en) Display apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170317

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200317

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170317

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210610

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211207

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220307

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220308

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250224

Start annual number: 4

End annual number: 4