[go: up one dir, main page]

KR102514411B1 - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR102514411B1
KR102514411B1 KR1020160039335A KR20160039335A KR102514411B1 KR 102514411 B1 KR102514411 B1 KR 102514411B1 KR 1020160039335 A KR1020160039335 A KR 1020160039335A KR 20160039335 A KR20160039335 A KR 20160039335A KR 102514411 B1 KR102514411 B1 KR 102514411B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
contact hole
area
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160039335A
Other languages
English (en)
Other versions
KR20170114029A (ko
Inventor
신혜진
곽원규
김광민
김동수
진창규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160039335A priority Critical patent/KR102514411B1/ko
Priority to US15/297,640 priority patent/US10109704B2/en
Priority to CN201710168560.1A priority patent/CN107275366B/zh
Publication of KR20170114029A publication Critical patent/KR20170114029A/ko
Application granted granted Critical
Publication of KR102514411B1 publication Critical patent/KR102514411B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 밀봉부재로 화상이 표시되는 디스플레이영역을 밀봉하는 밀봉영역과 상기 밀봉영역 주변의 비밀봉영역으로 구획된 기판; 상기 기판 상(over)에 배치된 층간절연막; 상기 층간절연막 상에 배치되며, 상기 밀봉영역에 배치된 내부도전층; 상기 층간절연막 상에 배치되며, 상기 비밀봉영역에 배치된 외부도전층; 상기 층간절연막 하부에 배치되며, 상기 밀봉영역에 배치된 내부하부도전층; 상기 층간절연막 하부에 배치되며, 상기 비밀봉영역에 배치된 외부하부도전층; 및 상기 층간절연막을 관통하는 것으로, 상기 내부도전층과 상기 내부하부도전층을 연결하는 제1내부컨택홀 및 상기 외부도전층과 상기 외부하부도전층을 연결하는 외부컨택홀;을 구비하며, 상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각보다 작은, 디스플레이 장치 및 그 제조방법을 개시한다.

Description

디스플레이 장치 및 그 제조방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명의 실시예들은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 디스플레이 장치의 장수명을 담보할 수 있으면서도 배선의 부식 등의 불량 발생을 최소화할 수 있는 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 디스플레이영역과 비디스플레이영역으로 구획된 기판을 포함한다. 상기 디스플레이영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성되고, 상기 게이트 라인 및 상기 데이터 라인이 교차하여 상기 디스플레이영역에 다수의 화소 영역이 정의된다. 또한, 상기 디스플레이영역에는 상기 화소 영역들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 비디스플레이영역에는 디스플레이영역에 전기적 신호를 전달하는 배선 등 다양한 도전층이 구비된다. 한편, 디스플레이영역은 밀봉 기판 또는 봉지층에 의해서 밀봉된다.
본 발명의 실시예들은 디스플레이 장치의 신뢰성을 높일 수 있으면서도 배선의 부식 등의 불량 발생을 최소화할 수 있는 디스플레이 장치 및 그 제조방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는,
밀봉부재로 화상이 표시되는 디스플레이영역을 밀봉하는 밀봉영역과 상기 밀봉영역 주변의 비밀봉영역으로 구획된 기판;
상기 기판 상(over)에 배치된 층간절연막;
상기 층간절연막 상에 배치되며, 상기 밀봉영역에 배치된 내부도전층;
상기 층간절연막 상에 배치되며, 상기 비밀봉영역에 배치된 외부도전층;
상기 층간절연막 하부에 배치되며, 상기 밀봉영역에 배치된 내부하부도전층;
상기 층간절연막 하부에 배치되며, 상기 비밀봉영역에 배치된 외부하부도전층; 및
상기 층간절연막을 관통하는 것으로, 상기 내부도전층과 상기 내부하부도전층을 연결하는 제1내부컨택홀 및 상기 외부도전층과 상기 외부하부도전층을 연결하는 외부컨택홀;을 구비하며,
상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각보다 작은, 디스플레이 장치를 개시한다.
일 실시예에 있어서, 상기 기판 상(over)에 배치된 반도체층; 상기 반도체층과 상기 층간절연막 사이에 배치된 게이트절연막; 및 상기 층간절연막 및 상기 게이트절연막을 관통하는 것으로, 상기 내부도전층과 상기 반도체층을 연결하는 제2내부컨택홀;을 더 구비하며, 상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 상기 기판의 상면에 대해서 상기 제2내부컨택홀의 측벽이 이루는 경사각보다 작을 수 있다.
일 실시예에 있어서, 상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각과 상기 제2내부컨택홀의 측벽이 이루는 경사각은 실질적으로 동일할 수 있다.
일 실시예에 있어서, 상기 외부컨택홀의 면적은 상기 제1내부컨택홀의 면적보다 클 수 있다.
일 실시예에 있어서, 상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 10 도 내지 60도일 수 있다.
일 실시예에 있어서, 상기 외부도전층은 상기 내부도전층과 동일 물질로 구비될 수 있다.
일 실시예에 있어서, 상기 외부컨택홀은 복수개가 인접하여 배치될 수 있다.
일 실시예에 있어서, 상기 비밀봉영역에서 개구 또는 그루브(groove)를 갖는 무기절연층; 및 상기 개구 또는 그루브의 적어도 일부를 채우는 유기물층;을 더 포함하며, 상기 기판은 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩되며, 상기 개구 또는 그루브는 상기 벤딩영역과 중첩할 수 있다.
일 실시예에 있어서, 상기 외부도전층은 상기 제1영역에서 상기 벤딩영역을 거쳐 상기 제2영역으로 연장되며, 상기 유기물층 상에 배치될 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브의 면적은 상기 벤딩영역의 면적보다 넓을 수 있다.
일 실시예에 있어서, 상기 개구 또는 그루브의 면적은 상기 외부컨택홀의 면적보다 넓을 수 있다.
일 실시예에 있어서, 상기 유기물층은 상기 개구 또는 그루브의 내측면을 덮을 수 있다.
일 실시예에 있어서, 상기 기판 상면으로부터 상기 유기물층의 적어도 일부의 높이는 상기 기판 상면으로부터 상기 무기절연층의 높이보다 클 수 있다.
일 실시예에 있어서, 상기 유기물층은 상면의 적어도 일부에 요철면을 가질 수 있다.
일 실시예에 있어서, 상기 벤딩영역에서 상기 외부도전층 상부에 위치한 스트레스 중성화층;을 더 구비할 수 있다.
일 실시예에 있어서, 상기 기판의 상기 무기절연층이 위치한 방향의 반대방향의 면 상에 위치하며, 상기 벤딩영역에 대응하는 개구부를 갖는 보호필름;을 더 구비할 수 있다.
일 실시예에 있어서, 상기 밀봉부재는, 제1무기봉지층과, 제2무기봉지층과, 상기 제1무기봉지층과 상기 제2무기봉지층 사이에 개재된 유기봉지층을 포함하는 봉지층일 수 있다.
일 실시예에 있어서, 상기 밀봉부재는, 상기 기판과 대향하여 배치된 밀봉기판, 및 상기 디스플레이 영역을 둘러싸며 배치된 밀봉재를 포함하고, 상기 밀봉재에 의해서 상기 기판과 상기 밀봉기판이 합착될 수 있다.
일 실시예에 있어서, 상기 밀봉부재 상에 위치하는 터치스크린용 터치전극;을 더 구비하며, 상기 외부도전층은 상기 터치전극과 동일 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 터치전극 및 상기 외부도전층을 덮는 터치보호층을 더 구비할 수 있다.
일 실시예에 있어서, 상기 디스플레이영역에 배치되며 소스전극, 드레인전극 및 게이트전극을 포함하는 박막트랜지스터를 더 구비하며, 상기 외부도전층 및 내부도전층은 상기 소스전극 및 상기 드레인전극과 동일층에 위치하고, 상기 외부하부도전층 및 내부하부도전층은 상기 게이트전극과 동일층에 위치할 수 있다.
일 실시예에 있어서, 상기 디스플레이영역에는 화소전극, 상기 화소전극과 대향하는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 유기발광층을 포함하는 중간층을 포함하는 유기발광소자가 배치될 수 있다.
본 발명의 다른 실시예는, 상기 디스플레이 장치를 제조하는 방법에 있어서,
상기 외부컨택홀을 형성하기 위한 마스크 패턴인 외부컨택홀 패턴의 형상은 상기 제1내부컨택홀을 형성하기 위한 마스크 패턴인 내부컨택홀 패턴의 형상과 다른, 디스플레이 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 외부컨택홀 패턴은 중심부, 상기 중심부를 둘러싸며 배치하는 주변부, 및 상기 중심부와 주변부 사이에 배치하는 이격부를 포함하며, 상기 중심부와 주변부는 빛에 대한 성질이 동일하고, 상기 중심부와 이격부는 빛에 대한 성질이 반대일 수 있다.
일 실시예에 있어서, 상기 주변부는 다각형 또는 원형의 고리 형상을 가지며, 상기 주변부의 외주를 따라 요철 패턴이 구비될 수 있다.
일 실시예에 있어서, 상기 외부컨택홀 패턴은 중심부, 및 상기 중심부를 둘러싸며 배치하는 광투과부를 구비할 수 있다.
일 실시예에 있어서, 상기 외부컨택홀은 상기 제1내부컨택홀과 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 외부컨택홀 패턴의 면적은 상기 내부컨택홀 패턴의 면적보다 클 수 있다.
일 실시예에 있어서, 상기 디스플레이 장치는 상기 비밀봉영역에 그루브를 갖는 무기절연층을 더 포함하며, 상기 그루브는 상기 외부컨택홀과 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 디스플레이 장치는 벤딩축을 중심으로 벤딩된 벤딩영역을 포함하며, 상기 그루브는 상기 벤딩영역과 중첩될 수 있다.
전술한 것 외의 다른 측면,특징,및 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치의 신뢰성을 높일수 있으면서도 배선의 부식 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5b는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5c는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5d는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 5e는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 6a는 본 발명의 디스플레이 장치를 제조하기 위한 일 마스크의 일부를 개략적으로 도시하는 평면도이다.
도 6b는 본 발명의 디스플레이 장치를 제조하기 위한 다른 마스크의 일부를 개략적으로 도시하는 평면도이다.
도 6c는 본 발명의 디스플레이 장치를 제조하기 위한 또 다른 마스크의 일부를 개략적으로 도시하는 평면도이다.
도 6d는 본 발명의 디스플레이 장치를 제조하기 위한 또 다른 마스크의 일부를 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 8a은 도 7의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 8b는 도 7의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 9b는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 9c는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바,특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어,x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다. 도 2는 도 1의 밀봉영역(EA: encapsulation area) 을 밀봉기판(400')으로 밀봉한 예를 나타낸 단면도이고, 도 3은 도 1의 밀봉영역(EA)을 봉지층(400)으로 밀봉한 예를 나타낸 단면도이다.
도 1 내지 3을 참조하면, 본 발명의 일 실시예에 의한 디스플레이 장치는 디스플레이영역(DA)을 밀봉하는 밀봉영역(EA) 및 비밀봉영역(NEA)로 구획된 기판(100), 비밀봉영역(NEA)에 배치된 외부도전층(215b)을 포함한다. 디스플레이 장치는 외부도전층(215b)과 연결되는 패드(21) 를 더 포함할 수 있다. 또한, 패드(21)는 복수로 형성될 수 있으며, 복수의 패드(21)는 패드부(20)를 형성할 수 있다.
기판(100)은 화상이 표시되는 디스플레이영역(DA)을 밀봉하는 밀봉영역(EA)과 상기 밀봉영역(EA) 주변에 배치되는 비밀봉영역(NEA)으로 구획될 수 있다. 밀봉영역(EA)은 디스플레이영역(DA)이 밀봉기판(400') 또는 봉지층(400) 등의 밀봉부재(encapsulation member)로 밀봉된 영역을 의미한다.
기판(100)의 디스플레이영역(DA)에는 복수의 화소(P)가 배치되어 화상을 표시할 수 있다. 디스플레이영역(DA)에는 박막트랜지스터(Thin Film Transistor: TFT), 유기발광소자(Organic light emitting device: OLED), 축전 소자(Capacitor: Cst) 등의 소자가 구비되어 있을 수 있다.
디스플레이영역(DA)은 게이트 신호를 전달하는 게이트선(GL)과 데이터 신호를 전달하는 데이터선(DL), 전원을 전달하는 구동 전원선, 공통 전원선 등의 신호선이 더 포함될 수 있으며, 상기 게이트선(GL)과 데이터선(DL), 구동 전원선에 연결된 박막 트랜지스터, 커패시터, 유기 발광 소자 등의 전기적 결합에 의해서 화소(P)가 형성되어 화상을 표시할 수 있다. 화소(P)는 화소(P)로 공급된 구동 전원 및 공통 전원에 따라 데이터 신호에 대응하여 유기 발광 소자를 통하는 구동 전류에 대응하는 휘도로 발광할 수 있다. 상기 신호선들은 외부도전층(215b)의 배선들을 통해 패드부(20)에 연결되는 드라이버 IC(미도시)와 연결될 수 있다. 화소는 복수로 구성될 수 있으며, 복수의 화소는 스트라이브 배열, 펜타일 배열 등 다양한 형태로 배치될 수 있다. 디스플레이 장치는 디스플레이영역(DA)을 외기로부터 밀봉하는 밀봉부재를 더 포함할 수 있다.
도 2를 참조하면, 디스플레이 장치의 디스플레이영역(DA)는 밀봉기판(400')으로 밀봉될 수 있다. 디스플레이영역(DA)이 밀봉기판(400')에 의해서 밀봉되는 경우, 기판(100)과 밀봉기판(400')은 밀봉재(450')에 의해서 합착되며, 밀봉재(450', sealing member)는 디스플레이영역(DA) 주변을 둘러싸며 배치된다.
이 경우, 기판(100) 및 밀봉기판(400')은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(100) 및 밀봉기판(400')의 재질은 반드시 이에 한정되는 것은 아니며 세라믹, 투명한 플라스틱재 등, 다양한 재질의 기판을 이용할 수 있다.
밀봉재(450')는 무기물일 수 있으며, 예를 들면, 프릿(frit)일 수 있다. 그러나, 이에 한정되는 것은 아니며, 밀봉재(450')는 에폭시일 수 있다. 밀봉재(450')는 디스펜서 또는 스크린 인쇄법으로 도포하여 형성할 수 있다. 프릿은 일반적으로 파우더 형태의 유리 원료를 의미하지만, 본 개시에서 프릿은 SiO2 등의 주재료에 레이저 또는 적외선 흡수재, 유기 바인더, 열팽창 계수를 감소시키기 위한 필러(filler) 등이 포함된 페이스트 상태도 포함한다. 페이스트 상태의 프릿은 건조 또는 소성 과정을 거쳐 유기 바인더와 수분이 제거되어 경화될 수 있다. 레이저 또는 적외선 흡수재는 전이금속 화합물을 포함할 수 있다. 밀봉재(450')를 경화시켜 기판(100)과 밀봉기판(400')을 합착하기 위한 열원으로는 레이저광을 사용할 수 있다.
기판(100), 밀봉기판(400'), 및 밀봉재(450')로 이루어진 내부공간에는 디스플레이영역(DA) 이외에 내부충전재(460')가 더 포함될 수 있다. 내부충전재(460')는 외부로부터 가해질 수 있는 충격에 대하여 디스플레이영역(DA)에 배치되는 다양한 소자들을 보호할 수 있다. 일부 실시예에서, 내부충전재(460')는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로 이루어질 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다.
도 3을 참조하면, 디스플레이 장치의 디스플레이영역(DA)은 봉지층(400)으로 밀봉될 수 있다. 봉지층(400)은 디스플레이영역(DA)의 상면 및 측면을 감싸도록 형성될 수 있으며, 디스플레이영역(DA)의 외측까지 연장될 수 있다.
봉지층(400)은 다층 구조로 형성될 수 있다. 예를 들면, 봉지층(400)은 복수의 무기막들로 형성되거나, 적어도 하나의 무기막과 적어도 하나의 유기막이 적층되어 형성될 수 있다. 또 다른 실시예에서, 봉지층(400)은 주석산화물(SnO)와 같은 저융점 유리(low melting glass)를 포함하는 막 구조를 취할 수 있다.
이 경우, 기판(100)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재의 기판(100)을 포함할 수 있다. 여기서, 플렉서블 소재의 기판(100)이란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
도 2 및 도 3을 참조하여 설명한 밀봉기판(400') 또는 봉지층(400)은 디스플레이영역(DA)에 외부의 공기 또는 수분 등이 침투하는 것을 차단하는 역할을 할 수 있다.
다시 도 1을 참조하면, 비밀봉영역(NEA)에는 외부도전층(215b)이 구비된다. 외부도전층(215b)은 비밀봉영역(NEA)에 배치되는 도전층을 의미하며, 비밀봉영역(NEA)에 배치된 배선이나 박막트랜지스터 등 전기소자의 일부를 이루는 도전층일 수 있다. 일 예로, 외부도전층(215b)은 패드부(20)에 장착되는 드라이버 IC로부터 데이터 신호, 게이트 신호 등을 전달하는 배선일 수 있다.
이 경우, 외부도전층(215b)은 다른 층에 배치되는 외부하부도전층(213b)과 외부컨택홀(OC)을 통해서 연결된 구조를 가질 수 있다. 비밀봉영역(NEA)에는 외부도전층(215b)과 동일층에 배치된 구동전원라인(30)이 배치될 수 있다. 구동전원라인(30)은 구동단자(22)를 통해서 드라이버 IC(미도시)와 연결될 수 있으며, 드라이버 IC로부터 제공되는 구동전압(ELVDD)을 화소(P)들에게 제공할 수 있다. 구동전원라인(30)은 디스플레이영역(DA)의 일측면을 커버하도록 배치될 수 있다. 이 경우, 디스플레이영역(DA)에 데이터 또는 게이트 신호를 공급하는 신호 배선들은 상기 구동전원라인(30)과 교차되어 형성되게 된다. 외부도전층(215b)이 다른 층에 배치되는 외부하부도전층(213b)과 외부컨택홀(OC)를 통해서 연결되는 것은 상기 구동전원라인(30)과의 교차영역에서 충돌하는 것은 회피하기 위한 것일 수 있다.
이하, 도 4를 참조하여, 본 발명의 일 실시예에 따른 디스플레이 장치에 대해서 보다 자세히 설명하도록 한다. 도 4에서는 밀봉부재로 봉지층(400)을 채용한 것을 도시하고 있다.
기판(100)의 디스플레이영역(DA)에는 복수의 화소가 배치되어 화상을 표시할 수 있다. 디스플레이영역(DA)에는 디스플레이소자(300), 박막트랜지스터(210, Thin Film Transistor: TFT), 커패시터(Capacitor: Cst) 등의 소자가 구비되어 있을 수 있다. 도 4에서는 디스플레이소자(300)로서 유기발광소자가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이영역(DA) 외측의 주변영역에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(G), 소스전극(S) 및 드레인전극(D)을 포함할 수 있다.
상기 게이트전극(231)은 박막트랜지스터(210)에 온/오프 신호를 인가하는 게이트 배선(미도시)과 연결될 수 있으며, 저저항 금속 물질로 이루어질 수 있다. 예를 들면, 게이트전극(231)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
상기 소스전극(S) 및 드레인전극(D)은 전도성이 좋은 도전 물질로 이루어진 단일막 또는 다층막일 수 있으며, 반도체층(211)의 소스 영역 및 드레인 영역과 각각 연결될 수 있다. 예를 들면, 소스전극(S) 및 드레인전극(D)은 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
상기 소스전극(S) 및 드레인전극(D)은 상기 반도체층(211)과 제2내부컨택홀(C2)을 통해 연결될 수 있다. 제2내부컨택홀(C2)은 층간절연막(130) 및 게이트절연막(120)을 관통하여 형성된다.
일 실시예에 따른 박막트랜지스터(210)는 게이트전극(G)이 반도체층(211)의 상부에 배치된 탑 게이트 타입(top gate type)이지만, 본 발명은 이에 제한되지 않으며, 다른 실시예에 따른 박막트랜지스터(210)는 게이트전극(231)이 반도체층(211)의 하부에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
반도체층(211)과 게이트전극(G)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211)과 게이트전극(G) 사이에 개재될 수 있다. 아울러 게이트전극(G)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(S) 및 드레인전극(D)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 4에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 4에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자가 위치할 수 있다. 화소전극(310)은 도 4에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스전극(S) 및 드레인전극(D) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 4에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 4에 도시된 것과 같이 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 4에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 디스플레이영역(DA) 외측에 위치한 그 자장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
봉지층(400) 상에는 투광성 접착제(510, OCA; optically clear adhesive)에 의해 편광판(520)이 위치하도록 할 수 있다. 이러한 편광판(520)은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판(520)을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판(520)을 통과할 경우, 편광판(520)을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판(520)으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 물론 본 실시예에 따른 디스플레이 장치가 언제나 편광판(520)을 구비하는 것은 아니며, 필요에 따라 편광판(520)을 생략할 수도 있고 다른 구성들로 대체할 수도 있다. 예컨대 편광판(520)을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
본 실시예에 따른 디스플레이 장치는 층간절연막(130) 상에 배치된 내부도전층(215a) 및 외부도전층(215b)를 구비한다. 내부도전층(215a)은 밀봉영역(EA)에 배치되며, 외부도전층(215b)은 비밀봉영역(NEA)에 배치된다. 내부도전층(215a)은 밀봉영역(EA)에서 층간절연막(130) 상에 배치된 도전층으로, 패터닝되어 형성될 수 있다. 박막트랜지스터(210)의 소스전극(S) 및 드레인전극(D)도 내부도전층(215a)에 해당할 수 있다. 외부도전층(215b)은 비밀봉영역(NEA)에서 층간절연막(130) 상에 배치된 도전층으로, 패터닝되어 형성될 수 있다. 디스플레이영역(DA)에 전기적 신호를 전달하는 배선도 외부도전층(215b)에 해당할 수 있다. 이러한 내부도전층(215a) 및 외부도전층(215b)은 동일한 물질로 동시에 형성될 수 있다. 내부도전층(215a) 및 외부도전층(215b)은 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
층간절연막(130) 하부에는 내부하부도전층(213a) 및 외부하부도전층(213b)이 배치되는데, 내부하부도전층(213a)은 밀봉영역(EA)에 배치되고 외부하부도전층(213b)는 비밀봉영역(NEA)에 배치된다. 내부하부도전층(213a)은 밀봉영역(EA)에서 층간절연막(130) 하부에 배치된 도전층으로, 패터닝되어 형성될 수 있다. 외부하부도전층(213b)은 비밀봉영역(NEA)에서 층간절연막(130) 하부에 배치되는 도전층으로, 패터닝되어 형성될 수 있다. 박막트랜지스터(210)의 게이트전극(G)도 내부하부도전층(213a)에 해당할 수 있다. 내부하부도전층(213a) 및 외부하부도전층(213b)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
내부도전층(215a)은 제1내부컨택홀(C1)을 통해서 내부하부도전층(213a)과 연결될 수 있으며, 제2내부컨택홀(C2)를 통해서 반도체층(211)과 연결될 수 있다. 상기 외부도전층(215b)은 외부컨택홀(OC)를 통해서 외부하부도전층(213b)과 연결될 수 있다.
내부도전층(215a)과 내부하부도전층(213a)은 층간절연막(130)을 관통하는 제1내부컨택홀(C1)을 통해서 전기적으로 연결될 수 있다. 제1내부컨택홀(C1)은 내부하부도전층(213a)의 상면을 노출하는 관통홀이며, 내부도전층(215a)이 상기 제1내부컨택홀(C1)을 채우면서 내부하부도전층(213a)과 컨택되어 전기적으로 연결될 수 있다.
내부도전층(215a)과 반도체층(211)은 층간절연막(130) 및 게이트절연막(120)을 관통하는 제2내부컨택홀(C2)을 통해서 전기적으로 연결될 수 있다. 제2내부컨택홀(C2)은 반도체층(211)의 상면을 노출하는 관통홀이며, 내부도전층(215a)이 상기 제2내부컨택홀(C2)을 채우면서 반도체층(211)과 컨택되어 전기적으로 연결될 수 있다.
외부도전층(215b)과 외부하부도전층(213b)은 층간절연막(130)을 관통하는 외부컨택홀(OC)을 통해서 전기적으로 연결될 수 있다. 외부컨택홀(OC)은 외부하부도전층(213b)의 상면을 노출하는 관통홀이며, 외부도전층(215b)이 상기 외부컨택홀(OC)을 채우면서 외부하부도전층(213b)과 컨택되어 전기적으로 연결될 수 있다.
본 발명의 실시예들에 의한 디스플레이 장치에 있어서, 상기 외부컨택홀(OC)은 상기 제1내부컨택홀(C1) 및/또는 제2내부컨택홀(C2)과 다른 형상을 가진다. 예컨대, 상기 외부컨택홀(OC)의 측벽의 경사는 상기 제1내부컨택홀(C1)의 측벽의 경사 및/또는 상기 제2내부컨택홀(C2)의 측벽의 경사보다 완만한 경사를 가질 수 있다. 즉, 기판(100)의 상면에 대해서 외부컨택홀(OC)의 측벽이 이루는 경사각(θ3)은 기판(100)의 상면에 대해서 제1내부컨택홀(C1)의 측벽이 이루는 경사각(θ1)보다 작을 수 있다. 또한, 기판(100)의 상면에 대해서 외부컨택홀(OC)의 측벽이 이루는 경사각(θ3)은 기판(100)의 상면에 대해서 제2내부컨택홀(C2)의 측벽이 이루는 경사각(θ2)보다 작을 수 있다. 일부 실시예에서, 상기 제1내부컨택홀(C1)의 측벽이 이루는 경사각(θ1) 및 상기 제2내부컨택홀(C2)의 측벽이 이루는 경사각(θ2)은 실질적으로 동일할 수 있다.
외부도전층(215b)은 상기 외부컨택홀(OC)을 소정의 두께로 채우면서 상기 외부컨택홀(OC)의 형상에 따라 형성되기에, 외부컨택홀(OC)의 측벽의 경사가 가파를 수록 상기 외부컨택홀(OC)의 측벽과 상기 층간절연막(130)의 상면이 만나서 형성되는 모서리 부분에서 외부도전층(215b)이 굴곡되는 정도가 심해질 수 있으며, 이에 따라 외부도전층(215b)에 크랙이 발생할 확률이 높음을 의미할 수 있다.
외부도전층(215b)은 비밀봉영역(NEA)에 배치되고 있어 외부도전층(215b)에 크랙이 발생하게 되면 수분, 산소 등이 외부도전층(215b)과 반응하여 외부도전층(215b)이 부식될 가능성이 높아지게 된다. 또한, 외부도전층(215b)에 발생한 크랙을 통해서 외부하부도전층(213b)까지 수분, 산소 등이 침투할 가능성이 있다. 따라서, 외부컨택홀(OC)의 측벽의 경사를 완만하게 형성한다는 것은 외부도전층(215b)에 크랙이 발생하는 것을 방지하여 외부도전층(215b) 및 외부하부도전층(213b)의 부식을 방지할 수 있음을 의미할 수 있다.
일부 실시예에서, 기판(100)의 상면에 대하여 외부컨택홀(OC)의 측벽이 이루는 경사각(θ3)은 약 10도 내지 60도 일 수 있다. 경사각(θ3)을 10도보다 작게 형성하는 것은 공간적 제약에 의해서 형성하기 어려울 수 있으며, 경사각(θ3)을 60도 이하로 형성하는 것으로 크랙의 발생을 현저히 낮출 수 있다.
반면, 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 경우 밀봉영역(EA)에 위치하고 있어, 수분 및 산소 등의 투습 경로가 차단된다. 따라서, 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 측벽의 경사가 외부컨택홀(OC)의 측벽의 경사에 비해서 가파르게 형성되어 크랙이 발생한다고 하여도 내부도전층(215a) 및 내부하부도전층(213a)의 부식 가능성이 낮을 수 있다. 또한, 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 측벽의 경사가 외부컨택홀(OC)의 측벽의 경사에 비해서 가파르게 형성한다는 것은 컨택홀이 차지하는 공간을 절약할 수 있음을 의미할 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예들에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 구체적으로, 도 5a 내지 도 5c는 제1내부컨택홀(C1), 제2내부컨택홀(C2), 및 외부컨택홀(OC) 근방을 개략적으로 도시하는 단면도이다. 도 5d 및 도 5e는 본 발명의 실시예들에 따른 디스플레이 장치의 일부분을 도시하는 평면도이다. 구체적으로, 도 5d 및 도 5e는 외부컨택홀(OC) 근방을 개략적으로 도시한다.
도 5a를 참조하면, 외부컨택홀(OC)의 면적은 상기 제1내부컨택홀(C1)의 면적보다 클 수 있다. 또한, 상기 외부컨택홀(OC)의 면적은 상기 제2내부컨택홀(C2)의 면적보다 클 수 있다. 이를 위해 도 5a에 있어서는 외부컨택홀(OC)의 폭(OCW)이 제1내부컨택홀(C1)의 폭(CW1) 및 제2내부컨택홀(C2)의 폭(CW2)보다 넓은 것으로 도시하고 있다. 여기서, 컨택홀의 면적은 컨택홀에 의해서 하부층이 노출된 영역의 면적으로 정의될 수 있다. 도 5a에서는 외부컨택홀(OC)에 의해서 외부하부도전층(213b)이 노출된 영역의 면적에 의해 외부컨택홀(OC)의 면적이 정의되는 것으로 도시하고 있다.
외부컨택홀(OC)의 면적이 넓다는 것은 외부도전층(215b)과 외부하부도전층(213b)의 접촉력이 강화될 수 있으며, 컨택저항이 낮아짐을 의미할 수 있다. 비밀봉영역(NEA)에서는 배선들이 밀집되어 있는 밀봉영역(EA)에 비해서 공간적 제약을 적게 받을 수 있기에, 외부컨택홀(OC)의 경우 내부컨택홀(C1, C2) 보다 면적을 크게 형성하여 전기적 신뢰성을 도모할 수 있다.
외부컨택홀(OC)의 크기는 내부컨택홀(C1, C2)의 크기 및 외부컨택홀(OC)와 동시에 식각되는 부분을 고려하여 정해질 수 있다. 외부컨택홀(OC)의 크기가 내부컨택홀(C1, C2) 등 외부컨택홀(OC)와 동시에 식각되는 부분의 면적과 차이가 많이 나게 되면, 식각 공정시 식각 면적이 큰 부분의 식각률이 높고, 상대적으로 식각 면적이 작은 부분의 식각률이 낮은 현상이 발생할 수 있다. 따라서, 외부컨택홀(OC)의 크기는 동시에 식각되는 부분들을 고려하여 정해질 수 있다. 일부 실시예에서, 외부컨택홀(OC)의 폭(OCW)은 제1내부컨택홀(C1)의 폭(CW1) 또는 제2내부컨택홀(C2)의 폭(CW2)보다 약 4배 내지 10배 클 수 있다. 일부 실시예에서, 제1내부컨택홀(C1)의 폭(CW1)은 제2내부컨택홀(C2)의 폭(CW2)의 1 내지 1.5배일 수 있다.
한편, 도 5a에 있어서, 외부컨택홀(OC)의 측벽의 경사는 내부컨택홀(C1, C2)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
도 5b를 참조하면, 제1내부컨택홀(C1) 및/또는 제2내부컨택홀(C2, 도 5a 참조)의 크기는 다양하게 변형이 가능하다. 예를 들면, 제1내부컨택홀(C1)의 면적은 필요에 따라 상기 외부컨택홀(OC)의 면적과 실질적으로 동일하게 또는 크게 형성할 수도 있다. 이를 위해, 도 5b에서는 제1내부컨택홀(C1)의 폭(CW1)을 외부컨택홀(OC)의 폭(OCW)과 비슷하게 도시하고 있다.
한편, 도 5b에 있어서, 외부컨택홀(OC)의 측벽의 경사는 제1내부컨택홀(C1)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
도 5c를 참조하면, 외부컨택홀(OC)은 복수개가 서로 인접하게 배치될 수 있다. 이에 따라, 외부도전층(215b) 및 외부하부도전층(213b)의 접촉력이 증가하고 컨택저항이 감소할 수 있다.
한편, 도 5c에 있어서, 외부컨택홀(OC)의 측벽의 경사는 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
도 5d 및 도 5e를 참조하면, 외부도전층(215b) 및 외부하부도전층(213b)을 연결하기 위해서 도 5d와 같이 하나의 외부컨택홀(OC)을 이용하여 연결할 수도 있으며, 도 5e와 같이 복수의 외부컨택홀(OC)를 인접하게 배치하여 연결할 수도 있다. 외부컨택홀(OC)의 폭(OCW)을 외부하부도전층(213b)의 폭(LW) 크기 정도로 형성하는 것도 상정할 수 있으나, 외부컨택홀(OC) 식각 시 동시에 식각되는 부분의 영역을 고려할 때, 복수의 외부컨택홀(OC)을 인접하게 배치하여 컨택하는 것이 컨택저항 및 공정상에서 유리할 수 있다. 일부 실시예에서, 복수의 외부컨택홀(OC)이 인접하여 배치된다는 것은 인접한 외부컨택홀(OC)의 중심 간의 거리(d)가 하나의 외부컨택홀(OC)의 폭(OCW)의 2배 이내에 있음을 의미할 수 있다.
한편, 전술한 바와 같이, 상기 내부컨택홀(C1, C2) 및 외부컨택홀(OC)는 동시에 형성될 수 있다. 먼저, 반도체층(211), 게이트절연막(120), 내부하부도전층(213a), 외부하부도전층(213b) 및 층간절연막(130)이 형성된 기판(100) 상에, 마스크를 이용하여 포토레지스트 패턴을 형성한다. 그 다음, 층간절연막(130)을 식각하여 내부하부도전층(213a) 및 외부하부도전층(213b)을 각각 노출하는 제1내부컨택홀(C1) 및 외부컨택홀(OC)를 형성한다. 이 때, 게이트절연막(120)도 식각되어 반도체층(211)이 노출되는 제2내부컨택홀(C2)이 동시에 형성될 수 있다. 상기 식각 공정은 습식 식각, 건식 식각, 또는 이들의 조합에 의해서 수행될 수 있다.
도 6a 내지 도 6d는 내부컨택홀(C1, C2) 및 외부컨택홀(OC)을 형성하기 위해 사용하는 마스크의 일부를 나타낸 도면이다.
도 6a 내지 도 6d에 있어서, 마스크(M1,M2, M3, M4)는 내부컨택홀(C1, C2)을 형성하기 위한 내부컨택홀 패턴(700) 및 외부컨택홀(OC)를 형성하기 위한 외부컨택홀 패턴(800)을 포함한다. 내부컨택홀 패턴(700)은 다각형 또는 원형의 형상으로 구비될 수 있다. 내부컨택홀 패턴(700)은 사용되는 포토레지스트의 특성에 따라 차광부 또는 투광부가 될 수 있다. 예를 들어, 포토레지스트가 negative인 경우, 내부컨택홀 패턴(700)은 차광부로 형성될 수 있다. 차광부는 빛을 차단하는 영역으로 차광부에 의해서 빛이 차단되어 negative 포토레지스트에 빛이 전달되지 않는 경우, 그 부분의 포토레지스트는 제거되어 포토레지스트 패턴이 형성된다. 반면에, 포토레지스트가 positive인 경우, 내부컨택홀 패턴(700)은 투광부로 형성될 수 있다.
도 6a 내지 도 6d에 있어서, 내부컨택홀 패턴(700)은 정사각형 형상으로 도시되어 있으나, 이에 한정되지 않는다. 내부컨택홀 패턴(700)은 다각형, 원형, 타원형, 및 비정형 모양 등 다양한 형상으로 구비될 수 있다.
외부컨택홀 패턴(800)의 폭(MOCW)은 내부컨택홀 패턴(700)의 폭(MCW) 보다 클 수 있다. 일부 실시예에서, 외부컨택홀 패턴(800)의 폭(MOCW)은 내부컨택홀 패턴(700)의 폭(MCW)의 약 4배 내지 10배일 수 있다.
도 6a를 참조하면, 외부컨택홀 패턴(800)은 중심부(810), 이격부(820), 및 주변부(830)을 포함한다. 주변부(830)는 중심부(810)을 둘러싸며 배치되며, 상기 주변부(830)와 상기 중심부(810) 사이에 이격부(820)가 배치된다.
상기 중심부(810), 및 주변부(830)가 차광부인 경우, 이격부(820)는 투광부로 구비된다. 상기 중심부(810), 및 주변부(830)가 투광부인 경우, 이격부(820)는 차광부로 구비된다. 상기 중심부(810)는 다각형, 원형, 타원형, 및 비정형 모양 등 다양한 형상으로 구비될 수 있다. 상기 주변부(830)는 다양한 형태의 고리 형상으로 구비될 수 있다.
상기와 같이 이격부(820)에 의해서 중심부(810) 및 주변부(830)이 이격되어 있는 경우, 빛의 간섭 현상에 의해서 포토레지스트 패턴의 두께가 조절될 수 있으며, 이를 이용한 식각 공정에 의해서 외부컨택홀(OC)의 측벽의 경사를 조절할 수 있다.
도 6b를 참조하면, 외부컨택홀 패턴(800)은 중심부(810), 이격부(820), 및 주변부(830)을 포함한다. 주변부(830)는 중심부(810)을 둘러싸며 배치되며, 상기 주변부(830)와 상기 중심부(810) 사이에 이격부(820)가 배치된다. 상기 중심부(810)는 다각형, 원형, 타원형, 및 비정형 모양 등 다양한 형상으로 구비될 수 있다. 상기 주변부(830)는 다양한 형태의 고리 형상으로 구비될 수 있다.
상기 주변부(830)는 외주를 따라서 요철 패턴을 구비할 수 있다. 이와 같은 형상에 의해, 빛의 간섭이 형성될 수 있으며 포토레지스트 패턴의 두께가 조절될 수 있다.
도 6c를 참조하면, 외부컨택홀 패턴(800)은 중심부(810) 및 상기 중심부(810) 주변을 둘러싸는 반투광부(840)를 포함할 수 있다. 반투광부(840)는 빛이 투과되는 정도를 조절하는 영역일 수 있다. 반투광부(840)는 중심에서 바깥으로 갈수록 빛의 투과정도가 점차적으로 증가 또는 감소하도록 설정될 수 있다.
이와 같은 외부컨택홀 패턴(800)에 의해 포토레지스트 패턴의 두께가 조절될 수 있으며, 이를 이용한 식각 공정에 의해서 외부컨택홀(OC)의 측벽의 경사를 조절할 수 있다.
도 6d를 참조하면, 외부컨택홀 패턴(800)은 중심부(810), 이격부(820), 및 주변부(830)을 포함한다. 주변부(830)는 중심부(810)을 둘러싸며 배치되며, 상기 주변부(830)와 상기 중심부(810) 사이에 이격부(820)가 배치된다. 도 6d에 있어서, 상기 중심부(810)는 원형으로 구비되며, 주변부(830)는 원형의 고리 형상으로 구비된 것을 도시하고 있다. 중심부(810) 및 주변부(830)의 형상은 다양한 형상으로 변형될 수 있다.
이와 같은 외부컨택홀 패턴(800)에 의해 포토레지스트 패턴의 두께가 조절될 수 있으며, 이를 이용한 식각 공정에 의해서 외부컨택홀(OC)의 측벽의 경사를 완만하게 조절할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이고, 도 8a는 도 7의 디스플레이 장치를 개략적으로 도시하는 평면도, 도 8b은 도 7의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치는 도 7에 도시된 것과 같이 디스플레이 장치의 일부인 기판(100)의 일부가 벤딩(bending)되어, 디스플레이 장치의 일부분이 기판(100)과 마찬가지로 벤딩된 형상을 가진다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서는 도시의 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시한다.
도 7 내지 도 8b에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 제1방향(+y 방향)으로 연장된 벤딩영역(BA)을 갖는다. 이 벤딩영역(BA)은 제1방향과 교차하는 제2방향(+x 방향)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 그리고 기판(100)은 도 7에 도시된 것과 같이 제1방향(+y 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다.
도 8a를 참조하면, 본 발명의 일 실시예에 의한 디스플레이 장치는 디스플레이영역(DA)을 밀봉하는 밀봉영역(EA) 및 비밀봉영역(NEA)로 구획된 기판(100), 비밀봉영역(NEA)에 배치된 외부도전층(215b)을 포함한다. 또한, 비밀봉영역(NEA)은 벤딩영역(BA)을 포함한다.
외부도전층(215b)은 비밀봉영역(NEA)에 배치되는 도전층을 의미하며, 비밀봉영역(NEA)에 배치된 배선이나 박막트랜지스터 등 전기소자의 일부를 이루는 도전층일 수 있다. 일 예로, 외부도전층(215b)은 패드부(20)에 장착되는 드라이버 IC로부터 데이터 신호, 게이트 신호 등을 를 전달하는 배선일 수 있다.
이 경우, 외부도전층(215b)은 다른 층에 배치되는 외부하부도전층(213b)과 외부컨택홀(OC)을 통해서 연결된 구조를 가질 수 있다. 비밀봉영역(NEA)에는 외부도전층(215b)과 동일층에 배치된 구동전원라인(30)이 배치될 수 있다. 구동전원라인(30)은 구동단자(22)를 통해서 드라이버 IC(미도시)와 연결될 수 있으며, 드라이버 IC로부터 제공되는 구동전압(ELVDD)을 화소(P)들에게 제공할 수 있다. 구동전원라인(30)은 디스플레이영역(DA)의 일측면을 커버하도록 배치될 수 있다. 이 경우, 외부도전층(215b)로 형성되는 디스플레이영역(DA)에 데이터 또는 게이트 신호를 공급하는 신호 배선들은 상기 구동전원라인(30)과 교차되어 형성되게 된다. 외부도전층(215b)이 다른 층에 배치되는 외부하부도전층(213b)과 외부컨택홀(OC)를 통해서 연결되는 것은 상기 구동전원라인(30)과의 교차영역에서 충돌하는 것은 회피하기 위한 것일 수 있다.
상기 외부도전층(215b)은 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)로 연장되어 배치될 수 있다. 이 경우, 외부도전층(215b)은 연신율이 높은 물질을 포함하도록 함으로써, 외부도전층(215b)에 크랙이 발생하거나 외부도전층(215b)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 아울러 제1영역(1A)이나 제2영역(2A) 등에서는 외부도전층(215b)보다는 연신율이 낮지만 외부도전층(215b)과 상이한 전기적/물리적 특성을 갖는 물질로 외부하부도전층(213b)을 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성이 높아지거나 제조 과정에서의 불량 발생률이 낮아지도록 할 수 있다. 예컨대 외부하부도전층(213b)은 몰리브덴을 포함할 수 있고, 외부도전층(215b)은 알루미늄을 포함할 수 있다. 물론 외부도전층(215b)이나 외부하부도전층(213b)은 필요에 따라 다층구조를 가질 수 있다.
도 8b을 참조하면, 버퍼층(110)은 제1영역(1A), 벤딩영역(BA) 및 제2영역(2A)에 걸쳐서 연속적일 수 있다. 그리고 게이트절연막(120)은 벤딩영역(BA)에 대응하는 개구(120a)를 갖고, 층간절연막(130) 역시 벤딩영역(BA)에 대응하는 개구(130a)를 가질 수 있다. 한편, 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 통칭하여 무기절연층이라 할 수 있다. 이에 따라 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 포함하는 무기절연층은 벤딩영역(BA)에 대응하는 그루브(groove)를 갖는 것으로 이해될 수 있다. 그루브는 버퍼층(110)의 상면과 게이트절연막의 개구(120a), 층간절연막의 개구(130a)로 이루어지는 홈을 의미할 수 있다. 물론 무기절연층은 이와 상이한 다양한 형태로 그루브를 포함할 수도 있다. 예컨대 버퍼층(110)의 (+z 방향) 상면의 일부도 제거될 수도 있으며, 이와 달리 게이트절연막(120)의 (-z 방향) 하면은 제거되지 않고 잔존할 수도 있는 등 다양한 변형이 가능하다.
이러한 그루브가 벤딩영역(BA)에 대응한다는 것은, 그루브가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 그루브의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해, 도 8b에서는 그루브의 폭(GW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 여기서 그루브의 면적은 게이트절연막(120) 및 층간절연막(130)의 개구들(120a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 8b에서는 게이트절연막(120)의 개구(120a)의 면적에 의해 그루브의 면적이 정의되는 것으로 도시하고 있다.
본 실시예에 따른 디스플레이 장치는 이러한 무기절연층의 그루브의 적어도 일부를 채우는 유기물층(160)을 구비한다. 그리고 외부도전층(215b)은 제1영역(1A)에서 제1벤딩영역(1BA)을 거쳐 제2영역(2A)으로 연장되며, 유기물층(160) 상에 위치할 수 있다. 물론 유기물층(160)이 존재하지 않는 곳에서 외부도전층(215b)은 층간절연막(130) 등의 무기절연층 상에 위치할 수 있다.
전술한 것과 같이 도 8b에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 7에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 8b에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 7에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩되는 과정에서 외부도전층(215b)에는 인장 스트레스가 인가될 수 있지만, 본 실시예에 따른 디스플레이 장치의 경우 무기절연층의 그루브 및 유기물층(160)에 의해서 벤딩 과정 중 외부도전층(215b)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
무기절연층은 그 경도가 유기물층보다 높기에 벤딩영역에서 무기절연층에 크랙 등이 발생할 확률이 매우 높으며, 무기절연층에 크랙이 발생할 경우 무기절연층 상의 외부도전층(215b)에도 크랙 등이 발생하여 외부도전층(215b)의 단선 등의 불량이 발생할 확률이 매우 높게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 무기절연층이 그루브를 가지며, 외부도전층(215b)의 벤딩영역(BA)의 부분은 유기물층(160) 상에 위치한다. 무기절연층은 벤딩영역(BA)에서 그루브를 갖기에 무기절연층에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)의 경우 유기물을 포함하는 특성 상 크랙이 발생할 확률이 낮다. 따라서 유기물층(160) 상에 위치하는 외부도전층(215b)의 벤딩영역(BA)의 부분에 크랙 등이 발생하는 것을 방지하거나 발생확률을 최소화할 수 있다. 물론 유기물층(160)은 그 경도가 무기물층보다 낮기에, 기판(100) 등의 벤딩에 의해 발생하는 인장 스트레스를 유기물층(160)이 흡수하여 외부도전층(215b)에 인장 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
한편, 도 8b에 도시된 것과 같이 유기물층(160)이 무기절연층의 그루브의 내측면을 덮도록 하는 것을 고려할 수 있다. 디스플레이 장치의 다양한 배선들을 형성하기 위해서는 기판(100)의 전면(全面)에 도전 물질층을 형성한 후 이를 패터닝하여 다양한 배선들을 형성할 수 있다. 만일 유기물층(160)이 게이트절연막(120)의 개구(120a)의 내측면이나, 층간절연막(130)의 개구(130a)의 내측면을 덮지 않는다면, 도전 물질층을 패터닝하는 과정에서 그 도전성 물질이 게이트절연막(120)의 개구(120a)의 내측면이나, 층간절연막(130)의 개구(130a)의 내측면에서 제거되지 않고 해당 부분에 잔존할 수 있다. 그러할 경우 잔존하는 도전성 물질은 다른 도전층들 사이의 쇼트를 야기할 수 있다. 따라서 유기물층(160)을 형성할 시 유기물층(160)이 무기절연층의 그루브의 내측면을 덮도록 하는 것이 바람직하다.
상기 그루브는 외부컨택홀(OC) 및 내부컨택홀(C1, C2)을 형성하기 위한 패터닝 공정에서 동시에 형성될 수 있다. 상기 외부컨택홀(OC)의 면적은 상기 그루브의 면적을 고려하여 정해질 수 있다. 상기 외부컨택홀(OC)의 면적이 상기 외부컨택홀(OC)과 인접하게 배치된 그루브의 면적과 차이가 많이 나게 되면, 식각 공정시 식각 면적이 큰 부분의 식각률이 높고, 상대적으로 식각 면적이 작은 부분의 식각률이 낮은 현상이 발생할 수 있다
따라서, 외부컨택홀(OC)의 크기는 동시에 식각되는 부분 및 그 부분과의 인접 정도 등을 고려하여 정해질 수 있다. 이에 따라, 외부컨택홀(OC)의 면적은 내부컨택홀(C1, C2)의 면적보다 크게 형성될 수 있다. 일부 실시예에서, 외부컨택홀(OC)의 면적은 내부컨택홀(C1, C2)의 면적보다 크고 그루브의 면적보다 작게 형성될 수 있다. 이를 위해, 도 8b에서는 그루브의 폭(GW)를 외부컨택홀(OC)의 폭(OCW) 보다 크게 도시하고 있으며, 내부컨택홀(C1, C2)의 폭(CW1, CW2)를 외부컨택홀(OC)의 폭(OCW) 보다 작게 도시하고 있다. 일부 실시예에서, 외부컨택홀(OC)의 폭(OCW)은 내부컨택홀(C1, C2)의 폭(CW1, CW2)보다 약 4배 내지 10배 클 수 있다.
한편, 도 8b에 있어서, 외부컨택홀(OC)의 측벽의 경사는 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
도 9a 내지 도 9c는 본 발명의 다른 실시예들에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 구체적으로 벤딩영역(BA) 근방을 개략적으로 도시하는 단면도이다.
도 9a를 참조하면, 무기절연층의 그루브에 배치된 유기물층(160)의 적어도 일부의 기판(100) 상면으로부터의 높이(h1)는 상기 무기절연층의 기판(100) 상면으로부터의 높이(h2)보다 높게 형성될 수 있다. 도 9a에 도시된 것과 같이, 유기물층(160)은 그루브의 중앙부분에서의 높이가 그루브의 양끝보다 더 높게 형성될 수 있다. 상기 유기물층(160)은 상기 그루브의 내측면을 덮어, 그루브의 내측면에 잔존할 수 있는 도전성 물질과 외부도전층(215b)과의 쇼트를 방지할 수 있다.
도 9b를 참조하면, 무기절연층의 그루브에 배치된 유기물층(160)의 (+z 방향의) 상면의 적어도 일부는 요철면을 가질 수 있다. 이에 따라, 유기물층(160)의 상면의 표면적과 그루브 내에서의 외부도전층(215b)의 상하면의 표면적이 넓어지게 된다. 유기물층(160)의 상면에 있어서 그리고 외부도전층(215b)의 상하면에 있어서 표면적이 넓다는 것은, 기판(100) 등의 벤딩에 의한 인장 스트레스를 줄이기 위해 그 형상이 변형될 수 있는 여유가 많아진다는 것을 의미한다.
참고로 외부도전층(215b)이 유기물층(160) 상에 위치하기에, 외부도전층(215b)의 하면은 유기물층(160)의 요철면(160a)에 대응하는 형상을 가질 수 있다.
유기물층(160)의 (+z 방향의) 상면의 요철면(160a)은 다양한 방법을 통해 형성할 수 있다. 예컨대 유기물층(160)을 형성할 시 감광성 물질을 이용하고, 제조 과정에서 아직 상면이 대략 평탄한 상태의 유기물층(160)의 여러 부분들에 있어서 슬릿마스크나 하프톤마스크 등을 이용해 노광량을 달리함으로써, 특정 부분이 다른 부분보다 상대적으로 더 많이 식각되도록(제거되도록) 할 수 있다. 여기서 더 많이 식각되는 부분이 유기물층(160)의 상면에 있어서 오목하게 들어간 부분으로 이해될 수 있다. 물론 본 실시예에 따른 디스플레이 장치를 제조할 시 사용되는 방법이 이와 같은 방법에 한정되는 것은 아니다. 예컨대 상면이 대략 평탄한 상태의 유기물층(160)을 형성한 후 특정 부분만 건식식각 등의 방법으로 제거할 수도 있는 등, 다양한 방법을 이용할 수 있다.
도 9c를 참조하면, 무기절연층은 벤딩영역(BA)에 대응하는 개구를 가질 수 있다. 즉, 버퍼층(110), 게이트절연막(120) 및 층간절연막(130) 각각이 벤딩영역(BA)에 대응하는 개구들(110a, 120a, 130a)을 가질 수 있다. 이러한 개구가 벤딩영역(BA)에 대응한다는 것은, 상기 개구가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 개구의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해 도 9c에서는 개구의 폭(OW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 여기서 개구의 면적은 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)의 개구들(110a, 120a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 3에서는 버퍼층(110)의 개구(110a)의 면적에 의해 개구의 면적이 정의되는 것으로 도시하고 있다.
무기절연층은 경도가 유기물층(160)보다 높기 때문에 벤딩영역(BA)에서 무기절연층의 크랙이 발생할 확률이 매우 높으며, 무기절연층에 크랙이 발생할 경우, 외부도전층(215b)까지 크랙이 전파될 확률이 높아지게 된다. 물론, 무기절연층에 그루브를 형성하는 것으로 무기절연층에 크랙이 발생하는 확률을 낮출 수 있으나, 밴딩영역(BA)에서 버퍼층(110)에 개구(110a)를 형성함에 따라서, 무기절연층에 크랙이 발생하는 확률을 더 낮출 수 있게 된다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 10을 참조하면, 디스플레이 장치는 스트레스 중성화층(600, SNL; stress neutralization layer) 및/또는 보호필름(170)을 더 구비할 수 있다.
스트레스 중성화층(600, SNL; stress neutralization layer)은 벤딩영역(BA)에 대응하여 외부도전층(215b) 상에 위치하도록 할 수 있다.
어떤 적층체를 벤딩할 시 그 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재하게 된다. 만일 이 스트레스 중성화층(600)이 존재하지 않는다면, 기판(100) 등의 벤딩에 따라 벤딩영역(BA) 내에서 외부도전층(215b)에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 외부도전층(215b)의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 하지만 스트레스 중성화층(600)이 존재하도록 하고 그 두께 및 모듈러스 등을 조절함으로써, 기판(100), 외부도전층(215b) 및 스트레스 중성화층(600) 등을 모두 포함하는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서 스트레스 중성화층(600)을 통해 스트레스 중성 평면이 외부도전층(215b) 근방에 위치하도록 함으로써, 외부도전층(215b)에 인가되는 인장 스트레스를 최소화할 수 있다.
이러한 스트레스 중성화층(600)은 도 10에 도시된 것과 달리 디스플레이 장치의 기판(100) 가장자리 끝까지 연장될 수 있다. 예컨대 제2영역(2A)에 있어서 외부도전층(215b), 외부하부도전층(213b) 및/또는 이들로부터 전기적으로 연결된 기타도전층 등은 그 적어도 일부가 층간절연막(130)이나 평탄화층(140) 등에 의해 덮이지 않고, 각종 전자소자나 인쇄회로기판 등에 전기적으로 연결될 수 있다. 이에 따라 외부도전층(215b), 외부하부도전층(213b) 및/또는 이들로부터 전기적으로 연결된 기타도전층이, 각종 전자소자나 인쇄회로기판 등과 서로 전기적으로 연결되는 부분이 존재하게 된다. 이때 그 전기적으로 연결되는 부분을 외부의 수분 등의 불순물로부터 보호할 필요가 있는바, 스트레스 중성화층(600)이 그러한 전기적으로 연결되는 부분까지 덮도록 함으로써, 스트레스 중성화층(600)이 보호층의 역할까지 하도록 할 수 있다. 이를 위해 스트레스 중성화층(600)이 예컨대 디스플레이 장치의 기판(100) 가장자리 끝까지 연장되도록 할 수 있다.
한편, 도 10에서는 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 상면이 편광판(520)의 (+z 방향) 상면과 일치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520)의 가장자리 상면의 일부를 덮을 수도 있다. 또는 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520) 및/또는 투광성 접착제(510)와 컨택하지 않을 수도 있다. 특히 후자의 경우, 스트레스 중성화층(600)을 형성하는 과정에서 또는 형성 이후에, 스트레스 중성화층(600)에서 발생된 가스가 디스플레이영역(DA) 방향(-x 방향)으로 이동하여 유기발광소자와 같은 디스플레이소자(300) 등을 열화시키는 것을 방지할 수 있다.
만일 도 10에 도시된 것과 같이 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 상면이 편광판(520)의 (+z 방향) 상면과 일치하거나, 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 편광판(520)의 가장자리 상면의 일부를 덮거나, 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향) 끝단이 투광성 접착제(510)와 컨택할 경우, 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분의 두께가 스트레스 중성화층(600)의 다른 부분의 두께보다 두꺼울 수 있다. 스트레스 중성화층(600)을 형성할 시 액상 또는 페이스트 형태의 물질을 도포하고 이를 경화시킬 수 있는바, 경화 과정에서 스트레스 중성화층(600)의 부피가 줄어들 수 있다. 이때 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분이 편광판(520) 및/또는 투광성 접착제(510)와 컨택하고 있을 경우 스트레스 중성화층(600)의 해당 부분의 위치가 고정되기에, 스트레스 중성화층(600)의 잔여 부분에서 부피 감소가 발생하게 된다. 그 결과, 스트레스 중성화층(600)의 디스플레이영역(DA) 방향(-x 방향)의 부분의 두께가 스트레스 중성화층(600)의 다른 부분의 두께보다 두껍게 될 수 있다.
보호필름(170)은 기판(100)의 하면을 보호하는 하부보호필름으로서, 도 10에 도시된 것과 같이 개구부(170OP)를 가질 수 있다. 이 개구부(170OP)는 벤딩영역(BA)에 대응하는 것으로서, 개구부(170OP)의 면적이 벤딩영역(BA)의 면적보다 더 넓도록 할 수 있다. 도 10에서는 개구부(170OP)의 폭이 벤딩영역(BA)의 폭보다 더 넓은 것으로 도시하고 있다.
보호필름(170)은 기판(100)의 하면을 보호하는 역할을 하기에, 자체적인 강성을 가질 수 있다. 이에 따라 보호필름(170)의 가요성이 낮을 경우, 기판(100)이 벤딩됨에 따라 보호필름(170)과 기판(100) 사이에서 박리가 발생할 수도 있다. 따라서 도 10에 도시된 것과 같이 보호필름(170)이 벤딩영역(BA)에 대응하는 개구부(170OP)를 갖도록 함으로써, 그러한 박리가 발생하는 것을 효과적으로 방지할 수 있다. 이를 위해, 전술한 것과 같이 보호필름(170)의 개구부(170OP)의 면적이 벤딩영역(BA)의 면적보다 더 넓도록 하는 것이 바람직하다.
물론 경우에 따라서는 도 10에 도시된 것과 달리, 보호필름(170)이 기판(100)의 가장자리는 덮지 않도록 할 수도 있다. 즉, 제2영역(2A)에는 보호필름(170)이 존재하지 않도록 할 수도 있다.
본 실시예에 있어서, 평탄화층(140)은 도 10에 도시된 것과 같이, 디스플레이영역(DA) 외측에서 개구를 가져, 디스플레이영역(DA)의 평탄화층(140)의 부분과 제2영역(2A)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다. 한편, 투광성 접착제(510)와 편광판(520)은 예컨대 도 10에 도시된 것과 같이 평탄화층(140)의 개구를 덮을 수 있다.
한편, 도 10에 있어서, 외부컨택홀(OC)의 측벽의 경사는 제1내부컨택홀(C1) 및/또는 제2내부컨택홀(C2)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
도 11은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 11을 참조하면, 봉지층(400) 상에 터치스크린 기능을 위한 다양한 패턴의 터치전극(710)이 위치할 수 있다. 이 터치전극(710)을 형성할 시, 외부도전층(215b)을 동일 물질로 동시에 형성할 수 있다. 물론 터치전극(710)을 보호하기 위해 이를 덮는 터치보호층(720)을 형성할 시 외부도전층(215b) 등을 덮는 보호층도 동시에 형성할 수 있으며, 필요에 따라서는 도 11에 도시된 것과 같이 터치보호층(720)이 디스플레이영역(DA)에서 적어도 벤딩영역(BA)까지 일체(一體)로 연장되도록 할 수도 있다. 이와 같이 터치전극(710)을 형성할 시 외부도전층(215b)을 동시에 형성하는 구조는 전술한 디스플레이 장치들에도 적용될 수 있음은 물론이다. 물론 이와 달리, 대향전극(330)을 형성할 시 동일 물질로 동시에 외부도전층(215b)을 형성할 수도 있다.
한편, 이 경우에 유기물층(160)은 디스플레이영역(DA)에 포함되는 유기물층을 형성할 때 동일 물질로 형성할 수 있다. 예를 들면, 유기물층(160)은 유기물로 평탄화층(140)을 형성할 시 동시에 동일 물질로 형성할 수 있다. 또 다른 예를 들면, 유기물층(160)은 화소정의막(150)을 형성할 시 동시에 동일 물질로 형성할 수 있다. 또 다른 예를 들면, 유기물층(160)은 봉지층(400)의 유기봉지층(420)을 형성할 시 동일 물질로 동시에 형성할 수 있다.
또한, 층간절연막(130)을 절연성 유기물로 형성할 경우, 층간절연막(130)을 형성할 시 동일 물질로 동시에 유기물층(160)을 형성할 수도 있는 등, 다양한 변형이 가능하다. 필요에 따라서는 평탄화층(140)과 관계없이 별도의 공정으로 유기물층(160)을 형성할 수도 있다.
이와 같이 유기물층(160)을 디스플레이영역(DA)에 포함되는 유기물층과 동일 물질로 동시에 형성한 구조는 전술한 또는 후술하는 디스플레이 장치들에도 적용될 수 있음은 물론이다.
이때 외부도전층(215b)은 터치전극(710)을 형성할 시 동일 물질로 동시에 형성할 수 있다. 이 경우, 외부도전층(215b)을 터치보호층(720)이 덮도록 할 수 있다. 또는, 터치보호층(720) 외의 다른 유기절연층이 터치스크린 기능을 위해 필요할 수 있다. 예컨대 터치전극(710) 외에 또 다른 추가터치전극이 존재하고, 터치전극(710)과 추가터치전극 사이에 유기절연층이 개재될 수도 있다. 이 경우 그러한 유기절연층이 연장되어 외부도전층(215b)을 덮도록 하거나, 또는 그러한 유기절연층과 동일 물질로 동시에 형성되는 층이 외부도전층(215b)을 덮을 수 있다.
물론 외부도전층(215b)은 터치전극(710)이 아닌 소스전극(S)이나 드레인전극(D)을 형성할 시 동일 물질로 동시에 형성할 수도 있는 등 다양한 변형이 가능하다. 그리고 그러한 경우, 외부도전층(215b)은 평탄화층(140)에 의해 덮일 수도 있고 다른 절연층에 의해 덮일 수도 있다.
한편, 도 11에 있어서, 외부컨택홀(OC)의 측벽의 경사는 제1내부컨택홀(C1) 및 제2내부컨택홀(C2)의 측벽의 경사보다 완만하게 형성되고 있다. 이에 따라, 외부도전층(215b)의 크랙 발생확률을 낮추어, 비밀봉영역(NEA)에서 발생할 수 있는 외부도전층(215b) 및 외부하부도전층(213b)의 부식 발생의 위험을 낮출 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1A: 제1영역 2A: 제2영역
BA: 벤딩영역 BAX: 벤딩축
100: 기판 110: 버퍼층
120: 게이트절연막 130: 층간절연막
120a, 130a: 개구 140: 평탄화층
150: 화소정의막 160: 유기물층
210: 박막트랜지스터 211: 반도체층
213a: 내부도전층 213b: 외부도전층
300: 디스플레이 소자
310: 화소전극 320: 중간층
330: 대향전극
400: 봉지층 400':밀봉기판
520: 편광판
600: 스트레스 중성화층
710: 터치전극

Claims (30)

  1. 밀봉부재로 화상이 표시되는 디스플레이영역을 밀봉하는 밀봉영역과 상기 밀봉영역 주변의 비밀봉영역으로 구획된 기판;
    상기 기판 상(over)에 배치된 층간절연막;
    상기 층간절연막 상에 배치되며, 상기 밀봉영역에 배치된 내부도전층;
    상기 층간절연막 상에 배치되며, 상기 비밀봉영역에 배치된 외부도전층;
    상기 층간절연막 하부에 배치되며, 상기 밀봉영역에 배치된 내부하부도전층;
    상기 층간절연막 하부에 배치되며, 상기 비밀봉영역에 배치된 외부하부도전층; 및
    상기 층간절연막을 관통하는 것으로, 상기 내부도전층과 상기 내부하부도전층을 연결하는 제1내부컨택홀 및 상기 외부도전층과 상기 외부하부도전층을 연결하는 외부컨택홀;을 구비하며,
    상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각보다 작고,
    상기 외부하부도전층은 서로 이격된 제1하부도전층 및 제2하부도전층을 포함하고,
    상기 외부컨택홀은 제1외부컨택홀 및 제2외부컨택홀을 포함하며,
    상기 외부도전층은 상기 제1외부컨택홀 및 상기 제2외부컨택홀 각각을 통해서 상기 제1하부도전층 및 상기 제2하부도전층 각각과 연결된, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 기판 상(over)에 배치된 반도체층;
    상기 반도체층과 상기 층간절연막 사이에 배치된 게이트절연막; 및
    상기 층간절연막 및 상기 게이트절연막을 관통하는 것으로, 상기 내부도전층과 상기 반도체층을 연결하는 제2내부컨택홀;을 더 구비하며,
    상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는경사각은 상기 기판의 상면에 대해서 상기 제2내부컨택홀의 측벽이 이루는 경사각보다 작은, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각과 상기 제2내부컨택홀의 측벽이 이루는 경사각은 실질적으로 동일한, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 외부컨택홀의 면적은 상기 제1내부컨택홀의 면적보다 큰, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 10 도 내지 60도인, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 외부도전층은 상기 내부도전층과 동일 물질로 구비된, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1외부컨택홀은 복수개가 인접하여 배치되며, 상기 복수의 제1외부컨택홀은 상기 제1하부도전층 상에 배치된, 디스플레이 장치.
  8. 밀봉부재로 화상이 표시되는 디스플레이영역을 밀봉하는 밀봉영역과 상기 밀봉영역 주변의 비밀봉영역으로 구획된 기판;
    상기 기판 상(over)에 배치된 층간절연막;
    상기 층간절연막 상에 배치되며, 상기 밀봉영역에 배치된 내부도전층;
    상기 층간절연막 상에 배치되며, 상기 비밀봉영역에 배치된 외부도전층;
    상기 층간절연막 하부에 배치되며, 상기 밀봉영역에 배치된 내부하부도전층;
    상기 층간절연막 하부에 배치되며, 상기 비밀봉영역에 배치된 외부하부도전층; 및
    상기 층간절연막을 관통하는 것으로, 상기 내부도전층과 상기 내부하부도전층을 연결하는 제1내부컨택홀 및 상기 외부도전층과 상기 외부하부도전층을 연결하는 외부컨택홀;
    상기 비밀봉영역에서 개구 또는 그루브(groove)를 갖는 무기절연층; 및
    상기 개구 또는 그루브의 적어도 일부를 채우는 유기물층;을 더 포함하며,
    상기 기판은 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩되며,
    상기 개구 또는 그루브는 상기 벤딩영역과 중첩하며,
    상기 기판의 상면에 대해서 상기 외부컨택홀의 측벽이 이루는 경사각은 상기 기판의 상면에 대해서 상기 제1내부컨택홀의 측벽이 이루는 경사각보다 작은, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 외부도전층은 상기 제1영역에서 상기 벤딩영역을 거쳐 상기 제2영역으로 연장되며, 상기 유기물층 상에 배치된, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 개구 또는 그루브의 면적은 상기 벤딩영역의 면적보다 넓은, 디스플레이 장치.
  11. 제8항에 있어서,
    상기 개구 또는 그루브의 면적은 상기 외부컨택홀의 면적보다 넓은, 디스플레이 장치.
  12. 제8항에 있어서,
    상기 유기물층은 상기 개구 또는 그루브의 내측면을 덮는, 디스플레이 장치.
  13. 제8항에 있어서,
    상기 기판 상면으로부터 상기 유기물층의 적어도 일부의 높이는 상기 기판 상면으로부터 상기 무기절연층의 높이보다 큰, 디스플레이 장치.
  14. 제8항에 있어서,
    상기 유기물층은 상면의 적어도 일부에 요철면을 갖는, 디스플레이 장치.
  15. 제8항에 있어서,
    상기 벤딩영역에서 상기 외부도전층 상부에 위치한 스트레스 중성화층;을 더 구비한, 디스플레이 장치.
  16. 제8항에 있어서,
    상기 기판의 상기 무기절연층이 위치한 방향의 반대방향의 면 상에 위치하며, 상기 벤딩영역에 대응하는 개구부를 갖는 보호필름;을 더 구비하는, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 밀봉부재는,
    제1무기봉지층과, 제2무기봉지층과, 상기 제1무기봉지층과 상기 제2무기봉지층 사이에 개재된 유기봉지층을 포함하는 봉지층인, 디스플레이 장치.
  18. 제1항에 있어서,
    상기 밀봉부재는, 상기 기판과 대향하여 배치된 밀봉기판, 및 상기 디스플레이영역을 둘러싸며 배치된 밀봉재를 포함하고,
    상기 밀봉재에 의해서 상기 기판과 상기 밀봉기판이 합착된, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 밀봉부재 상에 위치하는 터치스크린용 터치전극;을 더 구비하며,
    상기 외부도전층은 상기 터치전극과 동일 물질을 포함하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 터치전극 및 상기 외부도전층을 덮는 터치보호층을 더 구비하는, 디스플레이 장치.
  21. 제1항에 있어서,
    상기 디스플레이영역에 배치되며 소스전극, 드레인전극 및 게이트전극을 포함하는 박막트랜지스터를 더 구비하며,
    상기 외부도전층 및 내부도전층은 상기 소스전극 및 상기 드레인전극과 동일층에 위치하고, 상기 외부하부도전층 및 내부하부도전층은 상기 게이트전극과 동일층에 위치하는, 디스플레이 장치.
  22. 제1항에 있어서,
    상기 디스플레이영역에는 화소전극, 상기 화소전극과 대향하는 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되는 유기발광층을 포함하는 중간층을 포함하는 유기발광소자가 배치된, 디스플레이 장치.
  23. 제1항의 디스플레이 장치를 제조하는 방법에 있어서,
    상기 외부컨택홀을 형성하기 위한 마스크 패턴인 외부컨택홀 패턴의 형상은 상기 제1내부컨택홀을 형성하기 위한 마스크 패턴인 내부컨택홀 패턴의 형상과 다르고,
    상기 외부컨택홀 패턴은 중심부, 상기 중심부를 둘러싸며 배치하는 주변부, 및 상기 중심부와 주변부 사이에 배치하는 이격부를 포함하며,
    상기 중심부와 주변부는 빛에 대한 성질이 동일하고, 상기 중심부와 이격부는 빛에 대한 성질이 다른, 디스플레이 장치의 제조방법.
  24. 삭제
  25. 제23항에 있어서,
    상기 주변부는 다각형 또는 원형의 고리 형상을 가지며,
    상기 주변부의 외주를 따라 요철 패턴이 구비된, 디스플레이 장치의 제조방법.
  26. 제23항에 있어서,
    상기 외부컨택홀 패턴은 중심부, 및 상기 중심부를 둘러싸며 배치하는 주변부를 포함하며, 상기 주변부는 반투광부로 구비된, 디스플레이 장치의 제조방법.
  27. 제23항에 있어서,
    상기 외부컨택홀은 상기 제1내부컨택홀과 동시에 형성되는, 디스플레이 장치의 제조방법.
  28. 제23항에 있어서,
    상기 외부컨택홀 패턴의 면적은 상기 내부컨택홀 패턴의 면적보다 큰, 디스플레이 장치의 제조방법.
  29. 제23항에 있어서,
    상기 디스플레이 장치는 상기 비밀봉영역에 그루브를 갖는 무기절연층을 더 포함하며,
    상기 그루브는 상기 외부컨택홀과 동시에 형성되는, 디스플레이 장치의 제조방법.
  30. 제29항에 있어서,
    상기 디스플레이 장치는 벤딩축을 중심으로 벤딩된 벤딩영역을 포함하며, 상기 그루브는 상기 벤딩영역과 중첩되는, 디스플레이 장치의 제조 방법.
KR1020160039335A 2016-03-31 2016-03-31 디스플레이 장치 및 그 제조방법 Active KR102514411B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160039335A KR102514411B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치 및 그 제조방법
US15/297,640 US10109704B2 (en) 2016-03-31 2016-10-19 Display device and manufacturing method thereof that may minimize an occurrence of a defect in the display device
CN201710168560.1A CN107275366B (zh) 2016-03-31 2017-03-21 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160039335A KR102514411B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170114029A KR20170114029A (ko) 2017-10-13
KR102514411B1 true KR102514411B1 (ko) 2023-03-28

Family

ID=59961407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160039335A Active KR102514411B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US10109704B2 (ko)
KR (1) KR102514411B1 (ko)
CN (1) CN107275366B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102679093B1 (ko) * 2016-09-23 2024-06-28 엘지디스플레이 주식회사 터치스크린 내장형 유기발광표시패널 및 유기발광표시장치
KR102659422B1 (ko) * 2016-10-17 2024-04-22 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
KR102583831B1 (ko) 2016-11-25 2023-09-27 엘지디스플레이 주식회사 플렉서블 전계발광 표시장치
KR102327991B1 (ko) * 2016-12-16 2021-11-18 삼성디스플레이 주식회사 디스플레이 장치의 제조방법
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR102354920B1 (ko) * 2017-06-30 2022-01-21 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 이의 제조방법
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
KR102392993B1 (ko) * 2017-09-28 2022-04-29 엘지디스플레이 주식회사 유기 발광 표시 장치
CN111433929B (zh) * 2017-09-29 2023-04-04 夏普株式会社 显示装置
CN107678196B (zh) * 2017-10-10 2021-04-27 京东方科技集团股份有限公司 连接器及显示屏
KR102493339B1 (ko) * 2017-10-10 2023-01-31 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102690983B1 (ko) * 2018-02-13 2024-08-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
JP7064846B2 (ja) * 2017-10-23 2022-05-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102482822B1 (ko) * 2017-10-24 2022-12-30 삼성디스플레이 주식회사 표시 장치
CN109755256B (zh) * 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
JP6917873B2 (ja) * 2017-11-24 2021-08-11 株式会社ジャパンディスプレイ 表示装置
KR102606570B1 (ko) * 2017-11-29 2023-11-30 삼성디스플레이 주식회사 표시패널 및 그 제조방법
CN109860224B (zh) * 2017-11-30 2021-05-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
KR102470063B1 (ko) * 2017-12-15 2022-11-22 엘지디스플레이 주식회사 조명 장치용 oled 패널
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102126553B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
JP7307877B2 (ja) * 2018-02-05 2023-07-13 Jsr株式会社 配線部材
KR102500553B1 (ko) * 2018-02-12 2023-02-20 삼성디스플레이 주식회사 표시 장치
WO2019167239A1 (ja) * 2018-03-01 2019-09-06 シャープ株式会社 表示装置及び表示装置の製造方法
KR102640726B1 (ko) * 2018-04-18 2024-02-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US11081660B2 (en) 2018-05-03 2021-08-03 Samsung Display Co., Ltd. Display device and support film structure for display device
JP2019197113A (ja) * 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法
KR102577674B1 (ko) 2018-07-04 2023-09-15 삼성디스플레이 주식회사 전자 장치
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
US10770667B2 (en) * 2018-08-21 2020-09-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display device and manufacturing method thereof
WO2020059126A1 (ja) * 2018-09-21 2020-03-26 シャープ株式会社 表示装置
CN109273503B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102626223B1 (ko) * 2018-10-26 2024-01-17 삼성디스플레이 주식회사 표시 장치
US11362303B2 (en) 2018-11-02 2022-06-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
KR102713791B1 (ko) * 2019-01-10 2024-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102808119B1 (ko) * 2019-01-11 2025-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102798314B1 (ko) * 2019-02-18 2025-04-23 삼성디스플레이 주식회사 표시장치
KR20210018646A (ko) * 2019-08-07 2021-02-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20210052724A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210079430A (ko) 2019-12-19 2021-06-30 삼성디스플레이 주식회사 입력 감지 패널 및 이를 포함하는 표시 장치
KR102823684B1 (ko) * 2020-06-30 2025-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023141761A1 (zh) * 2022-01-25 2023-08-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115425033B (zh) * 2022-10-14 2024-09-13 厦门天马显示科技有限公司 一种显示面板、显示装置及显示面板母版
CN119744367A (zh) * 2022-12-16 2025-04-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
WO2025111850A1 (zh) * 2023-11-29 2025-06-05 京东方科技集团股份有限公司 发光基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242885A1 (en) * 2008-03-25 2009-10-01 Nec Lcd Technologies, Ltd. Manufacturing process of liquid crystal display device, and liquid crystal display device
US20150255740A1 (en) * 2014-03-06 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US7115913B2 (en) * 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
KR101301520B1 (ko) * 2006-06-30 2013-09-04 엘지디스플레이 주식회사 액정표시장치 제조방법
US20120068202A1 (en) * 2009-03-23 2012-03-22 Seiko Epson Corporation Active matrix substrate, method of manufacturing the same and display equipment using active matrix substrate manufactured by the same method
US8576209B2 (en) * 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103262250B (zh) * 2010-12-08 2014-12-17 夏普株式会社 半导体装置和显示装置
JP5535147B2 (ja) * 2011-08-03 2014-07-02 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR20140070142A (ko) * 2012-11-30 2014-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20140077624A (ko) * 2012-12-14 2014-06-24 삼성디스플레이 주식회사 롤투롤 공정용 플렉서블 기판 및 이의 제조 방법
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2015036797A (ja) 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102280959B1 (ko) * 2013-12-16 2021-07-26 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
JP6535457B2 (ja) * 2014-11-13 2019-06-26 株式会社ジャパンディスプレイ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242885A1 (en) * 2008-03-25 2009-10-01 Nec Lcd Technologies, Ltd. Manufacturing process of liquid crystal display device, and liquid crystal display device
US20150255740A1 (en) * 2014-03-06 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
US10109704B2 (en) 2018-10-23
US20170288007A1 (en) 2017-10-05
CN107275366A (zh) 2017-10-20
KR20170114029A (ko) 2017-10-13
CN107275366B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
KR102514411B1 (ko) 디스플레이 장치 및 그 제조방법
US11081540B2 (en) Display apparatus
KR102722045B1 (ko) 표시 장치
CN107230688B (zh) 具有能够使制造缺陷最小化的弯曲区的显示设备
KR102724703B1 (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
EP3301720B1 (en) Display apparatus and method of manufacturing the same
CN107275508B (zh) 显示设备
CN107799015B (zh) 显示设备
KR102572720B1 (ko) 디스플레이 장치 및 그 제조방법
KR102536250B1 (ko) 디스플레이 장치
KR102505879B1 (ko) 디스플레이 장치
KR102559838B1 (ko) 디스플레이 장치
KR102568782B1 (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
KR102710823B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
KR102550695B1 (ko) 디스플레이 장치
KR102373440B1 (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
US20230180513A1 (en) Display apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160331

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210218

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160331

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220623

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230322

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230323

End annual number: 3

Start annual number: 1

PG1601 Publication of registration