[go: up one dir, main page]

KR20170113757A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170113757A
KR20170113757A KR1020160035535A KR20160035535A KR20170113757A KR 20170113757 A KR20170113757 A KR 20170113757A KR 1020160035535 A KR1020160035535 A KR 1020160035535A KR 20160035535 A KR20160035535 A KR 20160035535A KR 20170113757 A KR20170113757 A KR 20170113757A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
region
organic
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160035535A
Other languages
English (en)
Other versions
KR102505879B1 (ko
Inventor
최원석
이상조
김철수
최윤선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160035535A priority Critical patent/KR102505879B1/ko
Priority to US15/417,003 priority patent/US10963076B2/en
Priority to TW106110038A priority patent/TWI764890B/zh
Priority to CN201710183279.5A priority patent/CN107230680B/zh
Publication of KR20170113757A publication Critical patent/KR20170113757A/ko
Application granted granted Critical
Publication of KR102505879B1 publication Critical patent/KR102505879B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L51/56—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H01L27/323—
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 위하여, 제1 영역과 제2 영역 사이에 위치하는 벤딩 영역을 갖고, 제1 방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 기판 상에 위치한, 제1 도전층; 상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 제1 도전층 상부에 위치한, 제2 도전층; 및 상기 제1 도전층과 상기 제2 도전층 사이에 개재되는, 유기절연층을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 기판 상에 위치한 디스플레이부를 갖는다. 이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이 영역의 면적을 줄일 수 있다.
하지만 종래의 디스플레이 장치의 경우 이와 같이 벤딩된 디스플레이 장치를 제조하는 과정에서 불량이 발생하거나 디스플레이 장치의 수명이 줄어든다는 문제점 등이 발생하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 영역과 제2 영역 사이에 위치하는 벤딩 영역을 갖고, 제1 방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 기판 상에 위치한, 제1 도전층; 상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 제1 도전층 상부에 위치한, 제2 도전층; 및 상기 제1 도전층과 상기 제2 도전층 사이에 개재되는, 유기절연층을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 기판 상에 배치되며 상기 벤딩 영역에 대응하는 개구를 갖는, 무기절연층; 및 상기 개구의 적어도 일부를 채우는, 유기물층;
을 더 구비할 수 있다.
본 실시예에 따르면, 상기 유기물층은 상면의 적어도 일부에 제1 요철면을 갖고, 상기 유기절연층은 상면의 적어도 일부에 제2 요철면을 가질 수 있다.
본 실시예에 따르면, 상기 제1 요철면은 제1 주기로 반복되는 복수개의 제1 그루브들을 갖고, 상기 제2 요철면은 상기 제2 주기로 반복되는 복수개의 제2 그루브들을 가지며, 상기 제1 주기와 상기 제2 주기는 서로 상이할 수 있다.
본 실시예에 따르면, 상기 제2 요철면의 상기 제2 주기는 상기 제1 요철면의 상기 제1 주기보다 짧을 수 있다.
본 실시예에 따르면, 상기 복수개의 제1 그루브들은 상기 유기물층의 상면에 위치하여 상기 제1 방향으로 연장되고, 상기 복수개의 제2 그루브들은 상기 유기절연층의 상면에 위치하여 상기 제1 방향으로 연장될 수 있다.
본 실시예에 따르면, 상기 제1 방향과 교차하는 제2 방향에 있어서, 상기 제1 요철면은 제1 높이를 갖는 복수개의 제1 돌출부들을 포함하고, 상기 제2 요철면은 제2 높이를 갖는 복수개의 제2 돌출부들을 포함하며, 상기 제2 높이는 상기 제1 높이보다 높을 수 있다.
본 실시예에 따르면, 상기 제1 요철면과 상기 제2 요철면은 상기 개구 내에 위치할 수 있다.
본 실시예에 따르면, 상기 제1 도전층의 상기 유기물층 상의 하면의 형상은 상기 유기물층의 상면의 형상에 대응할 수 있다.
본 실시예에 따르면, 상기 제2 도전층의 상기 유기절연층 상의 하면의 형상은 상기 유기절연층의 형상에 대응할 수 있다.
본 실시예에 따르면, 상기 제1 요철면은 제1 면적은 갖고, 상기 제2 요철면은 제2 면적을 가지며, 상기 제2 면적은 상기 제1 면적보다 넓을 수 있다.
본 실시예에 따르면, 상기 유기절연막은 상기 제1 영역 상에 위치한 제1 컨택홀 및 상기 제2 영역 상에 위치한 제2 컨택홀을 갖고, 상기 제1 도전층과 상기 제2 도전층은 상기 제1 컨택홀 및 상기 제2 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 유기절연막은 상기 벤딩 영역 상에 위치한 제3 컨택홀을 갖고, 상기 제1 도전층과 상기 제2 도전층은 상기 제3 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 영역의 상기 무기절연층 상에 배치된 제3 도전층을 더 구비하고, 상기 제1 도전층 및 상기 제2 도전층은 상기 제3 도전층과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터를 더 구비하며, 상기 제3 도전층은 상기 게이트 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 영역의 상기 무기 절연막 상에 배치된 제3 도전층 및 제4 도전층을 더 구비하고, 상기 제1 도전층은 상기 제3 도전층과 전기적으로 연결되고, 상기 제2 도전층은 상기 제4 도전층과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제2 도전층은 상기 제1 도전층과 중첩하도록 배치될 수 있다.
본 실시예에 따르면, 상기 제2 도전층은 상기 제1 도전층과 중첩하지 않도록 배치될 수 있다.
본 실시예에 따르면, 상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터를 더 구비하고, 상기 제3 도전층 및 상기 제4 도전층은 상기 게이트 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터 상에 상기 박막트랜지스터를 덮도록 배치된 평탄화층; 상기 박막트랜지스터와 전기적으로 연결된 화소 전극; 상기 평탄화층 상에 배치되며 상기 화소 전극의 중앙부를 노출시켜 화소 영역을 정의하는 화소정의막; 상기 제1 영역 상의 디스플레이소자를 덮는 봉지층; 및 상기 봉지층 상에 위치하는 터치스크린용 터치 전극을 더 구비하며, 상기 제1 도전층은 상기 소스 전극 또는 상기 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제2 도전층은 상기 터치 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 유기절연층은 상기 평탄화층 또는 상기 화소정의막과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 봉지층은 무기봉지층과 유기봉지층을 포함하며, 상기 유기절연층은 상기 유기봉지층과 동일 물질을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도 및 단면도이다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도 및 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이고, 도 2는 도 1의 디스플레이 장치(1A)의 일부를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 디스플레이 장치의 일부인 기판(100)의 일부가 벤딩되어, 디스플레이 장치의 일부분이 기판(100)과 마찬가지로 벤딩된 형상을 갖는다. 다만 설명의 편의상 도 2에서는 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의 및 설명의 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시한다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 제1 방향(+x 방향)으로 연장된 벤딩 영역(BA)을 갖는다. 이 벤딩 영역(BA)은 제1 방향(+x 방향)과 교차하는 제2 방향(+y 방향)에 있어서, 제1 영역(A1)과 제2 영역(A2) 사이에 위치한다. 또한 기판(100)은 도 1에 도시된 것과 같이 제1 방향(+x 방향)으로 연장된 벤딩 축(BAX)을 중심으로 벤딩되어 있다.
기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
제1 영역(A1)은 디스플레이 영역(DA)을 포함한다. 물론 제1 영역(A1)은 도 2에 도시된 것과 같이 디스플레이 영역(DA) 외측의 비디스플레이 영역(NDA)의 일부를 포함한다. 제2 영역(A2) 역시 비디스플레이 영역(NDA)을 포함한다.
제1 영역(A1)의 디스플레이 영역(DA)에는 디스플레이부가 배치될 수 있다. 디스플레이부는 디스플레이소자(300)를 포함할 수 있으며, 디스플레이소자(300)의 발광을 제어함으로써 외부로 이미지를 디스플레이할 수 있다.
기판(100)의 디스플레이 영역(DA)에는 디스플레이소자(300) 외에도, 도 2에 도시된 것과 같이 디스플레이소자(300)가 전기적으로 연결되는 박막트랜지스터(210)도 위치할 수 있다. 도 2에서는 디스플레이소자(300)로서 유기발광소자가 디스플레이 영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소 전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이 영역(DA) 외측의 주변영역에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역에 위치하는 박막트랜지스터는 예컨대 디스플레이 영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트 전극(213), 소스 전극(215a) 및 드레인 전극(215b)을 포함할 수 있다.
반도체층(211)과 게이트 전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211)과 게이트 전극(213) 사이에 개재될 수 있다. 아울러 게이트 전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스 전극(215a) 및 드레인 전극(215b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다
이러한 구조의 박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면을 평탄화 하거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 2에 도시된 것과 같이 평탄화층(140)이 디스플레이 영역(DA) 외측에서 개구를 가져, 디스플레이 영역(DA)의 평탄화층(140)의 부분과 제2 영역(A2)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 디스플레이 영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
기판(100)의 디스플레이 영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소 전극(310), 대향 전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자가 위치할 수 있다. 화소 전극(310)은 도 2에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스 전극(215a) 및 드레인 전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소 전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소 전극(310)의 가장자리와 화소 전극(310) 상부의 대향 전극(330)과의 사이의 거리를 증가시킴으로써 화소 전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소 전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소 전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향 전극(330)은 디스플레이 영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이 영역(DA)을 덮도록 배치될 수 있다. 즉, 대향 전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소 전극(310)들에 대응할 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이 영역(DA)을 덮으며 디스플레이 영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 2에 도시된 것과 같이 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
제1 무기봉지층(410)은 대향 전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1 무기봉지층(410)과 대향 전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다.
이러한 제1 무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 2에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1 무기봉지층(410)을 덮는데, 제1 무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이 영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2 무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2 무기봉지층(430)은 디스플레이 영역(DA) 외측에 위치한 그 자장자리에서 제1 무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2 무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도시되어 있지는 않으나, 봉지층(400) 상에는 투광성 접착제(OCA; optically clear adhesive)에 의해 편광판이 위치하도록 할 수 있다. 이러한 편광판은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판을 통과하여 대향 전극(330) 상면에서 반사된 후 다시 편광판을 통과할 경우, 편광판을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 다른 실시예로서, 디스플레이 장치는 편광판을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
봉지층(400) 상에 터치스크린 기능을 위한 다양한 패턴의 터치 전극(710)이 위치할 수 있다. 이 터치 전극(710)을 형성할 시, 제1 도전층(215c)을 동일 물질로 동시에 형성할 수 있다. 물론 터치 전극(710)을 보호하기 위해 이를 덮는 터치 보호층(720)을 형성할 시 제1 도전층(215c) 등을 덮는 보호층도 동시에 형성할 수 있다. 다른 실시예로서, 필요에 따라 도 2에 도시된 것과 같이 터치 보호층(720)이 디스플레이영역(DA)에서 적어도 벤딩영역(BA)까지 일체(一體)로 연장되도록 할 수도 있다. 이와 같이 터치 전극(710)을 형성할 시 제1 도전층(215c)을 동시에 형성하는 구조는 전술한 또는 후술하는 디스플레이 장치들에도 적용될 수 있음은 물론이다. 물론 이와 달리, 대향 전극(330)을 형성할 시 동일 물질로 동시에 제1 도전층(215c)을 형성할 수도 있다.
한편, 무기물을 포함하는 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 통칭하여 무기절연층이라 할 수 있다. 이러한 무기절연층은 벤딩 영역(BA)에 대응하는 개구를 갖는다. 즉 도 2에 도시된 것과 같이, 버퍼층(110) 및 게이트절연막(120) 각각이 벤딩 영역(BA)에 대응하는 개구들(110a, 120a)을 가질 수 있다. 이러한 개구가 벤딩 영역(BA)에 대응한다는 것은, 개구가 벤딩 영역(BA)과 중첩하는 것으로 이해될 수 있다. 다른 실시예로, 층간절연막(130) 또한 버퍼층(110) 및 게이트절연막(120)의 개구들(110a, 120a)에 대응하는 개구를 가질 수 있다.
도 2에서는 개구의 면적은 개구의 폭으로, 벤딩 영역의 면적은 벤딩 영역의 폭으로 도시되어 있다. 한편 도 2에서는 개구의 면적이 벤딩 영역(BA)의 면적과 동일한 것으로 도시되어 있으나, 다른 실시예로서 개구의 면적은 벤딩 영역(BA)의 면적보다 넓을 수 있다.
한편, 도 2에서는 버퍼층(110)의 개구(110a)의 내측면과 게이트 절연막(120)의 개구(120a)의 내측면이 일치하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로서, 버퍼층(110)의 개구(110a)의 내측면과 게이트 절연막(120)의 개구(120a)의 내측면은 서로 다르게 형성될 수도 있다. 이 경우 개구의 면적은 상대적으로 가장 좁은 면적의 개구의 면적으로 정의될 수 있다. 도 2에서는 버퍼층(110)의 개구(110a)의 면적에 의해 개구의 면적이 정의되는 것으로 도시하고 있다.
본 실시예에 따른 디스플레이 장치는 이러한 무기절연층의 개구의 적어도 일부를 채우는 유기물층(160)을 구비한다. 도 2에서는 유기물층(160)이 개구를 모두 채워 유기물층(160)의 상면이 평탄화한 것으로 도시하고 있으나, 다른 실시예로서 유기물층(160)은 개구의 형상을 따라 배치될 수도 있다. 이러한 유기물층(160)은 별도의 공정으로 형성될 수도 있고, 디스플레이부의 일부 층을 형성하는 과정에서 동시에 형성될 수도 있다. 유기물층(160)이 디스플레이부의 일부 층을 형성하는 과정에서 동시에 형성되는 경우에는, 유기물층(160)은 평탄화층(140) 또는 화소정의막(150)과 동일 물질을 포함할 수 있다.
또한 본 실시예에 따른 디스플레이 장치는 제1 도전층(215c)을 구비하는데, 이 제1 도전층(215c)은 제1 영역(A1)에서 벤딩 영역(BA)을 거쳐 제2 영역(A2)으로 연장되며, 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서는 제1 도전층(215c)은 게이트 절연막(120)이나 층간절연막(130) 등의 무기절연층 상에 위치할 수 있다. 이러한 제1 도전층(215c)은 소스 전극(215a)이나 드레인 전극(215b)과 동일한 물질로 동시에 형성될 수 있다.
전술한 것과 같이 도 2에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 1에 도시된 것과 같이 벤딩 영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 2에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩 영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 1에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩 영역(BA)에서 벤딩되는 과정에서 제1 도전층(215c)에는 인장 스트레스가 인가될 수 있다.
그러나 본 실시예에 따른 디스플레이 장치의 경우 무기절연층은 벤딩 영역(BA)에서 개구를 갖기에 무기절연층에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)이 기판(100) 등의 벤딩에 의해 발생하는 인장 스트레스를 흡수하여 그러한 벤딩 과정 중 제1 도전층(215c)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
본 실시예에 따른 디스플레이 장치는 제1 도전층(215c) 외에 제2 도전층(180)을 구비할 수 있다. 이 제2 도전층(180)은 제1 영역(A1)에서 벤딩 영역(BA)을 거쳐 제2 영역(A2)으로 연장되며, 제1 도전층(215c) 상부에 위치한다. 제1 도전층(215c)과 제2 도전층(180) 사이에는 절연을 위해 유기절연층(170)이 개재될 수 있다. 이러한 제2 도전층(180)은 유기절연층(170) 상에 위치할 수 있으며, 제1 영역(A1)과 제2 영역(A2)에서 유기절연층(170)에 형성된 제1 컨택홀(180a) 및 제2 컨택홀(180b)을 통해 제1 도전층(215c)과 전기적으로 연결될 수 있다. 예컨대 이러한 제2 도전층(180)은 터치 전극(710)과 동일 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편, 도 2에 도시된 것과 같이 제1 도전층(215c)은 박막트랜지스터(210)의 소스 전극(215a) 또는 드레인 전극(215b)과 동일 물질을 포함할 수 있다. 이 경우 제2 도전층(180)은 터치 전극(710)과 동일 물질을 포함할 수 있으나, 본 발명이 이에 한정 되는 것은 아니다. 다른 실시예로서, 제2 도전층(180)은 대향 전극(330)을 형성할 시 동일 물질로 동시에 형성할 수도 있다.
이러한 제1 도전층(215c)과 제2 도전층(180)은 상술한 것과 같이 전기적으로 연결되어 동일한 신호를 전달하는 일체(一體)의 배선으로 작용할 수 있다. 즉, 제1 도전층(215c)과 제2 도전층(180)은 동일한 신호를 전달하는 이른바 다중회선(multi-path)를 형성할 수 있다. 따라서 벤딩 영역(BA)에서 기판(100)이 벤딩 됨에 따라 벤딩 영역(BA)에 위치한 제1 도전층(215c) 및 제2 도전층(180)에 인장 스트레스가 가해지고, 이때 하나의 도전층에 크랙이 발생하거나 이로 인해 단선이 되는 경우라도 다른 도전층으로 전기적 신호를 전달할 수 있어 벤딩 구조에 강건한 배선을 구현할 수 있다.
상술한 것과 같이 제1 도전층(215c)과 제2 도전층(180) 사이에는 유기절연층(170)이 개재될 수 있다. 이러한 유기절연층(170)은 제1 도전층(215c)과 제2 도전층(180) 사이를 절연시키는 기능을 하며, 유기물층(160)과 같이, 벤딩 시 제2 도전층(180)에 가해지는 인장 스트레스를 흡수하여 제2 도전층(180)에 크랙이 발생하는 것을 최소화할 수 있다. 도 2에서는 유기절연층(170)이 평탄화층(140)과 동일 물질을 포함하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로서 도 3에 도시된 것과 같이, 본 실시예의 디스플레이 장치(1A')의 유기절연층(170)은 화소정의막(150)과 동일 물질을 포함할 수도 있다.
한편 도시되어 있지는 않으나, 유기절연층(170)은 유기봉지층(420)과 동일 물질을 포함할 수도 있다. 아울러 유기물층(160)과 유기절연층(170)은 동일 물질로 형성될 수도 있고, 서로 상이한 물질로 형성될 수도 있다. 예컨대, 평탄화층(140)이 제1 평탄화막 및 제1 평탄화막 상에 배치된 제2 평탄화막을 구비하는 경우, 유기물층(160)이 제1 평탄화막과 동일 물질을 포함하는 경우, 유기절연층(170)은 제2 평탄화막과 동일 물질을 포함할 수 있다. 이때 제1 평탄화막의 물질과 제2 평탄화막의 물질을 동일할 수도 있고, 서로 상이할 수도 있다. 다른 실시예로서, 유기물층(160)이 평탄화층(140)과 동일 물질을 포함하는 경우, 유기절연층(170)은 화소정의막(150)과 동일 물질을 포함할 수 있다. 또한 다른 실시예로서, 유기물층(160)이 화소정의막(150)과 동일 물질을 포함하는 경우, 유기절연층(170)은 유기봉지층(420)과 동일 물질을 포함할 수 있다.
한편 상술한 것과 같이, 제2 도전층(180) 상에는 터치 전극(710)을 보호하기 위한 터치 보호층(720)이 제1 영역(A1), 벤딩 영역(BA) 및 제2 영역(A2)까지 일체로 연장되어 위치할 수 있다. 이러한 터치 보호층(720)이 제2 영역(A2)까지 연장되어 제2 도전층(180)을 덮음으로써 제2 도전층(180)을 외부와 절연시키고 손상을 방지할 수 있다.
한편, 본 실시예에 따른 디스플레이 장치는 제1 도전층(215c) 외에 제3 도전층(213a)을 구비할 수 있다. 도 2에서는 제1 영역(A1)에만 제3 도전층(213a)이 위치한 것으로 도시되어 있으나, 제3 도전층(213a)은 제2 영역(A2)에도 위치할 수 있다. 이러한 제3 도전층(213a)은 제1 도전층(215c)이 위치한 층과 상이한 층에 위치하도록 제1 영역(A1) 또는 제2 영역(A2)에 배치되며, 제1 도전층(215c)에 전기적으로 연결될 수 있다. 도 2에서는 제3 도전층(213a)이 박막트랜지스터(210)의 게이트 전극(213)과 동일한 물질로 동일층에, 즉 게이트 절연막(120) 상에 위치하는 것으로 도시하고 있다. 그리고 제1 도전층(215c)이 층간절연막(130)에 형성된 컨택홀을 통해 제3 도전층(213a)에 컨택하는 것으로 도시하고 있다.
제1 영역(A1)에 위치하는 제3 도전층(213a)은 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 제1 도전층(215c)이 제3 도전층(213a)을 통해 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있다. 물론 도시되어 있지는 않으나, 제2 영역(A2)에도 제3 도전층(213a)이 위치하는 경우, 제1 도전층(215c)에 의해 제2 영역(A2)에 위치하는 제3 도전층(213a) 역시 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있다. 이처럼 제3 도전층(213a)은 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이 영역(DA) 내에 위치할 수도 있다.
따라서 벤딩 영역(BA)을 가로지르는 제1 도전층(215c)의 경우 연신율이 높은 물질을 포함하도록 함으로써, 제1 도전층(215c)에 크랙이 발생하거나 제1 도전층(215c)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 아울러 제1 영역(A1)이나 제2 영역(A2) 등에서는 제1 도전층(215c)보다는 연신율이 낮지만 제1 도전층(215c)과 상이한 전기적/물리적 특성을 갖는 물질로 제3 도전층(213a)을 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성이 높아지거나 제조 과정에서의 불량 발생률이 낮아지도록 할 수 있다. 예컨대 제3 도전층(213a)은 몰리브덴을 포함할 수 있고, 제1 도전층(215c)은 알루미늄을 포함할 수 있다. 물론 제1 도전층(215c)이나 제3 도전층(213a)은 필요에 따라 다층구조를 가질 수 있다.
물론 제2 영역(A2)에도 제3 도전층이 위치하는 경우 도 2에 도시된 것과 달리 그 상부의 적어도 일부가 평탄화층(140) 등에 의해 덮이지 않고 외부로 노출되도록 하여, 각종 전자소자나 인쇄회로기판 등에 전기적으로 연결되도록 할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 디스플레이 장치(1B)의 일부를 개략적으로 도시하는 단면도이다.
도 4에 도시된 디스플레이 장치(1B)는 제1 도전층(215c)과 제2 도전층(180) 사이에 개재된 유기절연층(170)을 포함하고, 이러한 유기절연층(170)이 제1 도전층(215c)과 제2 도전층(180)을 전기적으로 연결하는 제1 컨택홀(180a), 제2 컨택홀(180b) 이외에 제3 컨택홀(180c)을 더 구비하는 것에서 도 2의 디스플레이 장치(1A)와 차이가 있다. 이하에서는 차이점을 중심으로 설명하고, 중복되는 내용은 도 2를 원용한다.
도 4를 참조하면, 전술한 것과 같이 제1 도전층(215c)과 제2 도전층(180)은 서로 전기적으로 연결되어 일체(一體)의 배선으로서 동일한 신호를 전달하는 이른바 이른바 다중회선(multi-path)으로 작용할 수 있다. 이러한 제1 도전층(215c)과 제2 도전층(180)은 제1 영역(A1)에서 제1 컨택홀(180a)을 통해 전기적으로 연결되며, 제2 영역(A2)에서 제2 컨택홀(180b)을 통해 전기적으로 연결된다. 본 실시예에 따른 디스플레이 장치의 유기절연층(170)은 제1 컨택홀(180a), 제2 컨택홀(180b) 이외에 제3 컨택홀(180c)을 더 가질 수 있다. 이러한 제3 컨택홀(180c)은 벤딩 영역(BA)에 위치할 수 있으며, 도 4에 도시된 것과 같이 복수개 구비될 수도 있고, 하나만 구비될 수도 있다.
이와 같이 유기절연층(170)이 제1 영역(A1)의 제1 컨택홀(180a), 제2 영역(A2)의 제2 컨택홀(180b) 이외에 벤딩 영역(BA)에서도 제3 컨택홀(180c)을 더 가짐으로써 어느 한 구간에서 크랙이 발생하는 경우라 하더라도, 제1 도전층(215c)과 제2 도전층(180)의 전기적 신호의 단절이 발생하는 확률을 현저하게 낮출 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치(1C)의 일부를 개략적으로 도시하는 단면도이고, 도 6은 도 5의 일부를 확대하여 개략적으로 도시하는 단면도이며, 도 7 내지 도 10은 도 5의 일부를 확대하여 개략적으로 도시하는 변형예들의 단면도들이다.
도 5 및 도 6를 참조하면, 본 실시예에 따른 유기물층(160)은 (+z 방향의) 상면의 적어도 일부에 제1 요철면(160a)을 가질 수 있다. 이러한 유기물층(160)이 제1 요철면(160a)을 가짐에 따라, 유기물층(160) 상에 위치하는 제1 도전층(215c)은 그 상면 및/또는 하면이 유기물층(160)의 제1 요철면(160a)에 대응하는 형상을 가질 수 있다.
또한 유기절연층(170)은 (+z 방향의) 상면의 적어도 일부에 제2 요철면(170a)을 가질 수 있다. 이러한 유기절연층(170)이 제2 요철면(170a)을 가짐에 따라, 유기절연층(170) 상에 위치하는 제2 도전층(180)은 그 상면 및/또는 하면이 유기절연층(170)의 제2 요철면(170a)에 대응하는 형상을 가질 수 있다.
전술한 것과 같이 제조 과정에서 기판(100) 등을 벤딩 영역(BA)에서 벤딩함에 따라 제1 도전층(215c) 및 제2 도전층(180)에 인장 스트레스가 인가될 수 있는바, 제1 도전층(215c) 및 제2 도전층(180)의 상면 및/또는 하면이 각각 유기물층(160)의 제1 요철면(160a) 및 유기절연층(170)의 제2 요철면(170a)에 대응하는 형상을 갖도록 함으로써, 제1 도전층(215c) 및 제2 도전층(180)에 인가되는 인장 스트레스의 양을 최소화할 수 있다. 즉, 벤딩 과정에서 발생할 수 있는 인장 스트레스를 강도가 낮은 유기물층(160)과 유기절연층(170)의 형상의 변형을 통해 줄일 수 있으며, 이때 적어도 벤딩 전에 요철 형상을 갖는 제1 도전층(215c) 및 제2 도전층(180)의 형상이 벤딩에 의해 변형된 유기물층(160) 및 유기절연층(170)의 형상에 대응하도록 변형되도록 함으로써, 제1 도전층(215c) 및 제2 도전층(180)에서 단선 등의 불량이 발생하는 것을 효과적으로 방지할 수 있다.
또한 제1 요철면(160a) 및 제2 요철면(170a)이 형성되도록 함으로써, 유기물층(160)의 상면의 표면적, 개구 내에서의 제1 도전층(215c)의 상하면의 표면적, 유기절연층(170)의 상하면의 표면적, 개구 내에서의 제2 도전층(180)의 상하면의 표면적이 넓어지도록 할 수 있다. 이와 같이 벤딩 영역에 위치한 층들에 있어서 표면적이 넓다는 것은, 기판(100) 등의 벤딩에 의한 인장 스트레스를 줄이기 위해 그 형상이 변형될 수 있는 여유가 많아진다는 것을 의미한다.
다른 실시예로서, 제1 도전층(215c)이 유기물층(160) 상에 위치하기에, 제1 도전층(215c)의 하면은 유기물층(160)의 제1 요철면(160a)에 대응하는 형상을 갖고, 제2 도전층(180)의 하면은 유기절연층(170)의 제2 요철면(170a)에 대응하는 형상을 갖게 된다. 하지만 도 10에 도시된 것과 같이, 제1 도전층(215c)의 상면은 요철면을 갖되, 유기물층(160)의 제1 요철면(160a)에 대응하지 않는 독자적인 형상의 요철면을 가질 수도 있다. 마찬가지로 제2 도전층(180)의 상면은 요철면을 갖되, 유기절연층(170)의 제2 요철면(170a)에 대응하지 않는 독자적인 형상의 요철면을 가질 수도 있다.
유기물층(160)의 제1 요철면(160a)과 유기절연층(170)의 제2 요철면(170a)은 다양한 방법을 통해 형성할 수 있다. 예컨대 유기물층(160) 또는 유기절연층(170)을 형성할 시 포토리지스트 물질을 이용하고, 제조 과정에서 아직 상면이 대략 평탄한 상태의 유기물층(160) 또는 유기절연층(170)의 여러 부분들에 있어서 슬릿마스크나 하프톤마스크 등을 이용해 노광량을 달리함으로써, 특정 부분이 다른 부분보다 상대적으로 더 많이 식각되도록(제거되도록) 할 수 있다. 여기서 더 많이 식각되는 부분이 유기물층(160) 또는 유기절연층(170)의 상면에 있어서 오목하게 들어간 부분으로 이해될 수 있다. 물론 본 실시예에 따른 디스플레이 장치를 제조할 시 사용되는 방법이 이와 같은 방법에 한정되는 것은 아니다. 예컨대 상면이 대략 평탄한 상태의 유기물층(160) 또는 유기절연층(170)을 형성한 후 특정 부분만 건식식각 등의 방법으로 제거할 수도 있는 등, 다양한 방법을 이용할 수 있다.
한편, 유기물층(160)이 (+z 방향) 상면에 제1 요철면(160a)을 갖도록 하기 위해, 유기물층(160)은 (+z 방향) 상면에 제1 방향(+y 방향)으로 연장된 복수개의 제1 그루브들을 가질 수 있다. 이때 제1 도전층(215c)의 하면의 형상은 유기물층(160)의 상면의 형상에 대응하게 된다. 이와 마찬가지로, 유기절연층(170)이 (+z 방향) 상면에 제2 요철면(170a)을 갖도록 하기 위해, 유기절연층(170)은 (+z 방향) 상면에 제1 방향(+y 방향)으로 연장된 복수개의 제2 그루브들을 가질 수 있다. 이때 제2 도전층(180)의 하면의 형상은 유기절연층(170)의 상면의 형상에 대응하게 된다. 이러한 복수개의 제1 그루브들은 유기물층(160)의 상면에 위치하여 벤딩축(BAX)과 동일한 제1 방향(+x 방향)으로 연장되고, 복수개의 제2 그루브들은 유기절연층(170)의 상면에 위치하여 벤딩축(BAX)과 동일한 제1 방향(+x 방향)으로 연장될 수 있다.
이러한 유기물층(160)은 무기절연층의 개구 내에서만 제1 요철면(160a)을 가질 수 있다. 또한 유기절연층(170) 역시 무기 절연층의 개구 내에서만 제2 요철면(170a)을 가질 수 있다. 즉, 유기물층(160)과 유기절연층(170)은 벤딩 영역(BA)에 대응하는 위치에서만 요철면(160a, 170a)을 가질 수 있다.
한편 도 7을 참조하면, 유기물층(160)의 복수개의 제1 그루브들은 제1 주기로 반복되고, 유기절연층(170)의 복수개의 제2 그루브들은 제2 주기로 반복될 수 있다. 여기서 유기물층(160)의 복수개의 제1 그루브들은 제1 주기로 반복된다는 것은 유기물층(160)의 복수개의 제1 그루브들 중 최인접한 제1 그루브들 사이가 제1 거리(d1)로 일정하게 반복된다는 것을 의미할 수 있다. 또한 유기절연층(170)의 복수개의 제2 그루브들은 제2 주기로 반복된다는 것은 유기절연층(170)의 복수개의 제2 그루브들 중 최인접한 제2 그루브들 사이가 제2 거리(d2)로 일정하게 반복된다는 것을 의미할 수 있다.
본 실시예에 따르면, 도 7에 도시된 것과 같이 유기절연층(170)이 갖는 복수개의 제2 그루브들 사이의 제2 거리(d2)는 유기물층(160)이 갖는 복수개의 제1 그루브들 사이의 제1 거리(d1) 보다 짧을 수 있다. 이는 전술한 것과 같이 기판(100)이 벤딩 영역(BA)에서 벤딩 될 시, 기판(100)의 상면을 기준으로 상대적으로 더 먼 거리에 위치한 제2 도전층(180)이 기판(100)의 상면을 기준으로 상대적으로 더 가까운 거리에 위치한 제1 도전층(215c) 보다 더 큰 인장 스트레스를 받게 된다. 따라서 유기절연층(170)이 갖는 복수개의 제2 그루브들 사이의 제2 거리(d2)를 유기물층(160)이 갖는 복수개의 제1 그루브들 사이의 제1 거리(d1) 보다 짧게 형성함에 따라, 제2 도전층(180)의 상면의 표면적을 제1 도전층(215c)의 상면의 표면적보다 넓게 형성할 수 있다. 이를 통해 기판(100)이 벤딩 될 시 가해지는 인장 스트레스를 효과적으로 분산시킬 수 있다.
한편 도 8을 참조하면, 벤딩축(BAX)과 동일한 제1 방향(+x 방향)과 교차하는 제2 방향(+y 방향)에 있어서, 유기물층(160)의 제1 제1 요철면(160a)은 복수개의 제1 돌출부들을 포함하고, 유기절연층(170)의 제2 제2 요철면(170a)은 복수개의 제2 돌출부들을 포함할 수 있다. 이때 복수개의 제1 돌출부들은 제1 높이(h1)를 갖고, 복수개의 제2 돌출부들은 제2 높이(h2)를 가질 수 있다. 복수개의 제1 돌출부들의 제1 높이(h1)는 유기물층(160)의 제1 제1 요철면(160a)에 있어서 오목한 부분과 볼록한 부분의 단차로 정의될 수 있다. 마찬가지로 복수개의 제2 돌출부들의 제2 높이(h2)는 유기절연층(170)의 제2 제2 요철면(170a)에 있어서 오목한 부분과 볼록한 부분의 단차로 정의 될 수 있다.
본 실시예에 따르면, 복수개의 제2 돌출부들의 제2 높이(h2)는 복수개의 제1 돌출부들의 제1 높이(h1) 보다 높게 형성될 수 있다. 이는 복수개의 제2 돌출부들의 단차가 복수개의 제1 돌출부들의 단차보다 크다는 것을 의미한다. 이는 전술한 것과 같이 기판(100)이 벤딩 영역(BA)에서 벤딩 될 시, 기판(100)의 상면을 기준으로 상대적으로 더 먼 거리에 위치한 제2 도전층(180)이 기판(100)의 상면을 기준으로 상대적으로 더 가까운 거리에 위치한 제1 도전층(215c) 보다 더 큰 인장 스트레스를 받게 된다. 따라서 유기절연층(170)이 갖는 복수개의 제2 돌출부들 사이의 제2 높이(h2)를 유기물층(160)이 갖는 복수개의 제1 돌출부들 사이의 제1 높이(h1) 보다 짧게 형성함에 따라, 제2 도전층(180)의 상면의 표면적을 제1 도전층(215c)의 상면의 표면적보다 넓게 형성할 수 있다. 이를 통해 기판(100)이 벤딩 될 시 가해지는 인장 스트레스를 효과적으로 분산시킬 수 있다.
한편 도 9를 참조하면, 유기물층(160)의 제1 제1 요철면(160a)은 제1 면적(w1)으로 형성되고, 유기절연층(170)의 제2 제2 요철면(170a)은 제2 면적(w2)으로 형성될 수 있다. 도 9에서는 제1 면적(w1)은 제1 제1 요철면(160a)의 폭으로 도시되고, 제2 면적(w2)은 제2 제2 요철면(170a)의 폭으로 도시되었다.
본 실시예에 따르면, 유기절연층(170)의 제2 제2 요철면(170a)이 형성된 제2 면적(w2)은 유기물층(160)의 제1 제1 요철면(160a)이 형성된 제1 면적(w1)보다 넓을 수 있다. 도 9에 도시된 것과 같이 상대적으로 더 넓은 제2 면적(w2)을 갖는 제2 제2 요철면(170a)이 상대적으로 더 적은 제1 면적(w1)을 갖는 제1 제1 요철면(160a)보다 더 많은 수의 그루브들 및 돌출부들을 포함할 수 있다. 이는 전술한 것과 같이 기판(100)이 벤딩 영역(BA)에서 벤딩 될 시, 기판(100)의 상면을 기준으로 상대적으로 더 먼 거리에 위치한 제2 도전층(180)이 기판(100)의 상면을 기준으로 상대적으로 더 가까운 거리에 위치한 제1 도전층(215c) 보다 더 큰 인장 스트레스를 받게 된다. 따라서 유기절연층(170)이 갖는 제2 제2 요철면(170a)의 제2 면적(w2)을 유기물층(160)이 갖는 제1 제1 요철면(160a)의 제1 면적(w1)보다 넓게 형성함에 따라, 제2 도전층(180)의 상면의 표면적을 제1 도전층(215c)의 상면의 표면적보다 넓게 형성할 수 있다. 이를 통해 기판(100)이 벤딩 될 시 가해지는 인장 스트레스를 효과적으로 분산시킬 수 있다.
한편 도 10을 참조하면, 본 실시예에 따른 유기물층(160)의 제1 제1 요철면(160a) 및 유기절연층(170)의 제2 제2 요철면(170a)은 특정한 패턴으로 패터닝될 수 있다. 이 경우 도 10에 도시된 것과 같이 유기물층(160) 상에 위치한 제1 도전층(215c)의 하면은 유기물층(160)의 상면의 형상에 대응하여 형성되나, 제1 도전층(215c)의 상면은 이와 다른 형상을 가질 수 있다. 또한 유기절연층(170) 상에 위치한 제2 도전층(180)의 하면은 유기절연층(170)의 상면의 형상에 대응하여 형성되나, 제2 도전층(180)의 상면은 이와 다른 형상을 가질 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고, 도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이며, 도 14 및 도15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 11에 도시된 디스플레이 장치(2)는 제1 도전층(215c)과 제2 도전층(180) 사이에 개재되는 유기절연층(170)을 포함하고, 이때 유기절연층(170)은 제1 도전층(215c)과 제2 도전층(180) 사이를 전기적인 컨택 없이 절연시키는 역할을 한다는 것에서 도 2의 디스플레이 장치(1A)와 차이가 있다. 또한 도 11에 도시된 디스플레이 장치(2)는 도 2의 디스플레이 장치(1A)와 디스플레이 영역(DA)에서 실질적으로 동일한 구조를 갖는바, 이하에서는 차이점을 중심으로 설명하고 중복되는 내용은 도 2를 원용한다.
도 11을 참조하면, 본 실시예에 따른 디스플레이 장치에 있어서, 무기절연층은 벤딩 영역(BA)에 대응하는 개구를 가지며, 이러한 무기절연층의 개구의 적어도 일부를 채우는 유기물층(160)을 구비한다. 도 11에서는 유기물층(160)이 개구를 모두 채워 유기물층(160)의 상면이 평탄화한 것으로 도시하고 있으나, 다른 실시예로서 유기물층(160)은 개구의 형상을 따라 배치될 수도 있다. 이러한 유기물층(160)은 별도의 공정으로 형성될 수도 있고, 디스플레이부의 일부 층을 형성하는 과정에서 동시에 형성될 수도 있다.
또한 본 실시예에 따른 디스플레이 장치는 제1 도전층(215c)을 구비하는데, 이 제1 도전층(215c)은 제1 영역(A1)에서 벤딩 영역(BA)을 거쳐 제2 영역(A2)으로 연장되며, 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서는 제1 도전층(215c)은 게이트 절연막(120)이나 층간절연막(130) 등의 무기절연층 상에 위치할 수 있다. 이러한 제1 도전층(215c)은 소스 전극(215a)이나 드레인 전극(215b)과 동일한 물질로 동시에 형성될 수 있다.
본 실시예에 따른 디스플레이 장치는 제1 도전층(215c) 외에 제2 도전층(180)을 구비한다. 이 제2 도전층(180)은 제1 영역(A1)에서 벤딩 영역(BA)을 거쳐 제2 영역(A2)으로 연장되며, 제1 도전층(215c) 상부에 위치한다. 제1 도전층(215c)과 제2 도전층(180) 사이에는 절연을 위해 유기절연층(170)이 개재될 수 있다. 예컨대 이러한 제2 도전층(180)은 터치 전극(710)과 동일 물질을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이와 같이 본 실시예에 따른 디스플레이 장치의 경우 무기절연층은 벤딩 영역(BA)에서 개구를 갖기에 무기절연층에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)이 기판(100) 등의 벤딩에 의해 발생하는 인장 스트레스를 흡수하여 그러한 벤딩 과정 중 제1 도전층(215c) 및 제2 도전층(180)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
한편, 도 11에 도시된 것과 같이 제1 도전층(215c)은 박막트랜지스터(210)의 소스 전극(215a) 또는 드레인 전극(215b)과 동일 물질을 포함할 수 있다. 이 경우 제2 도전층(180)은 터치 전극(710)과 동일 물질을 포함할 수 있으나, 본 발명이 이에 한정 되는 것은 아니다. 다른 실시예로서, 제2 도전층(180)은 대향 전극(330)을 형성할 시 동일 물질로 동시에 형성할 수도 있다.
제1 도전층(215c)과 제2 도전층(180) 사이에는 유기절연층(170)이 개재될 수 있다. 이러한 유기절연층(170)은 제1 도전층(215c)과 제2 도전층(180) 사이를 절연시키는 기능을 하며, 유기물층(160)과 같이, 벤딩 시 제2 도전층(180)에 가해지는 인장 스트레스를 흡수하여 제2 도전층(180)에 크랙이 발생하는 것을 최소화할 수 있다. 도 11에서는 유기절연층(170)이 평탄화층(140)과 동일 물질을 포함하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로서, 유기절연층(170)은 화소정의막(150)과 동일 물질을 포함할 수도 있다.
한편 도시되어 있지는 않으나, 유기절연층(170)은 유기봉지층(420)과 동일 물질을 포함할 수도 있다. 아울러 유기물층(160)과 유기절연층(170)은 동일 물질로 형성될 수도 있고, 서로 상이한 물질로 형성될 수도 있다. 예컨대, 평탄화층(140)이 제1 평탄화막 및 제1 평탄화막 상에 배치된 제2 평탄화막을 구비하는 경우, 유기물층이 제1 평탄화막과 동일 물질을 포함하는 경우, 유기절연층(170)은 제2 평탄화막과 동일 물질을 포함할 수 있다. 이때 제1 평탄화막의 물질과 제2 평탄화막의 물질을 동일할 수도 있고, 서로 상이할 수도 있다. 다른 실시예로서, 유기물층이 평탄화층(140)과 동일 물질을 포함하는 경우, 유기절연층(170)은 화소정의막(180)과 동일 물질을 포함할 수 있다. 또한 다른 실시예로서, 유기물층(160)이 화소정의막(180) 동일 물질을 포함하는 경우, 유기절연층(170)은 유기봉지층(420)과 동일 물질을 포함할 수 있다.
한편 상술한 것과 같이 제2 도전층(180) 상에는 터치 전극(710)을 보호하기 위한 터치 보호층(720)이 제1 영역(A1), 벤딩 영역(BA) 및 제2 영역(A2)까지 일체로 연장되어 위치할 수 있다. 이러한 터치 보호층(720)이 제2 영역(A2)까지 연장되어 제2 도전층(180)을 덮음으로써 제2 도전층(180)을 외부와 절연시키고 손상을 방지 할 수 있다.
한편, 본 실시예에 따른 디스플레이 장치는 제3 도전층(213a) 및 제4 도전층(213b)을 구비한다. 도 11에 도시된 것과 같이 제3 도전층(213a)은 제1 도전층(215c)과 컨택홀을 통해 전기적으로 연결되고, 제4 도전층(213b)은 제2 도전층(180)과 컨택홀을 통해 전기적으로 연결될 수 있다. 도 11에서는 제3 도전층(213a) 및 제4 도전층(213b)이 제1 영역(A1)에만 위치한 것으로 도시되어 있으나, 제3 도전층(213a) 및 제4 도전층(213b)은 제2 영역(A2)에도 위치할 수 있다. 이러한 제3 도전층(213a) 및 제4 도전층(213b)은 동일층에 배치될 수도 있고, 서로 다른 층에 배치될 수도 있다. 도 2에서는 제3 도전층(213a)과 제4 도전층(213b)이 동일층 상에 배치된 경우를 도시하고 있으며, 예컨대 제3 도전층(213a)과 제4 도전층(213b)은 게이트 절연막(120) 상에 배치될 수 있다. 이 경우 제3 도전층(213a)과 제4 도전층(213b)은 박막트랜지스터의 게이트 전극(213)과 동일 물질을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
제3 도전층(213a) 및 제4 도전층(213b) 상에는 층간절연막(130)이 위치할 수 있다. 따라서 층간절연막(130) 상부에 위치한 제1 도전층(215c)은 층간절연막(130)에 형성된 컨택홀을 통해 제3 도전층(213a)과 전기적으로 연결될 수 있다. 또한 제4 도전층(213b) 상부에 위치한 제2 도전층(180)은 층간절연막(130) 및 유기절연층(170)에 형성된 컨택홀을 통해 제4 도전층(213b)과 전기적으로 연결될 수 있다.
제1 영역(A1)에 위치하는 제3 도전층(213a) 및 제4 도전층(213b)은 각각 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 제1 도전층(215c)이 제3 도전층(213a)을 통해, 그리고 제2 도전층(180)은 제4 도전층(213b)을 통해 디스플레이 영역(DA) 내의 박막트랜지스터 등에 각각 전기적으로 연결되도록 할 수 있다. 물론 도시되어 있지는 않으나, 제2 영역(A2)에도 제3 도전층(213a) 및 제4 도전층(213b)이 위치하는 경우, 제1 도전층(215c)에 의해 제2 영역(A2)에 위치하는 제3 도전층(213a) 역시 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있으며, 제2 도전층(180)에 의해 제2 영역(A2)에 위치하는 제4 도전층(213b) 역시 디스플레이 영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되도록 할 수 있다. 이처럼 제3 도전층(213a) 및 제4 도전층(213b)은 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이 영역(DA) 외측에 위치하면서 디스플레이 영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이 영역(DA) 내에 위치할 수도 있다.
벤딩 영역(BA)을 가로지르는 제1, 2 도전층(215c, 170)의 경우 연신율이 높은 물질을 포함하도록 함으로써, 제1 도전층(215c) 또는 제2 도전층(180)에 크랙이 발생하거나 제1 도전층(215c) 또는 제2 도전층(180)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 아울러 제1 영역(A1)이나 제2 영역(A2) 등에서는 제1 도전층(215c) 및 제2 도전층(180) 보다는 연신율이 낮지만 제1 도전층(215c) 및 제2 도전층(180)과 상이한 전기적/물리적 특성을 갖는 물질로 제3 도전층(213a) 및 제4 도전층(213b)을 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성이 높아지거나 제조 과정에서의 불량 발생률이 낮아지도록 할 수 있다. 예컨대 제3 도전층(213a) 및 제4 도전층(213b)은 몰리브덴을 포함할 수 있고, 제1 도전층(215c) 및 제2 도전층(180)은 알루미늄을 포함할 수 있다. 물론 제1 도전층(215c) 내지 제4 도전층(213b)은 필요에 따라 다층구조를 가질 수 있다.
물론 도시되어 있지는 않으나, 제2 영역(A2)에 위치하는 제3 도전층 및/또는 제4 도전층의 경우 도 11에 도시된 것과 달리 그 상부의 적어도 일부가 평탄화층(140) 등에 의해 덮이지 않고 외부로 노출되도록 하여, 각종 전자소자나 인쇄회로기판 등에 전기적으로 연결되도록 할 수 있다.
한편 본 실시예에 따른 디스플레이 장치(2)에서는 도 2의 디스플레이 장치(1A)와는 달리 제1 도전층(215c)과 제2 도전층(180)은 서로 전기적으로 연결되지 않으며, 따라서 일체(一體)로 동일한 신호를 전달하는 배선이 아닌 각각 서로 다른 신호를 전달하는 별개의 배선으로 작용할 수 있다. 이를 위해 상술한 것과 같이 제1 도전층(215c)은 제3 도전층(213a)과 컨택하고, 제2 도전층(180)은 제4 도전층(213b)과 컨택하도록 한다.
디스플레이 장치에 있어서 기판 상에 제1 도전층(215c) 및 제2 도전층(180)이 배치될 수 있는 면적은 기판의 면적, 디스플레이부의 면적 등에 의해 제한적이며, 더욱이 제1 도전층(215c)과 제2 도전층(180)이 위치하는 비디스플레이 영역은 점차 좁아지는 경향을 갖는다. 따라서 디스플레이부가 외부로 이미지를 디스플레이 하기 위한 데이터 신호 등을 공급하는 제1 도전층(215c) 및 제2 도전층(180)의 개수를 하나의 층 상에서 다수로 배치하는 데에는 한계가 존재한다. 이에 본 실시예에 따른 디스플레이 장치에서는 제1 도전층(215c)과 제2 도전층(180) 사이에 유기절연층(170)이 개재되도록 하여, 각각 다른 층에 제1 도전층(215c) 및 제2 도전층(180)을 배치함에 따라 평면상에 배선이 배치될 수 있는 면적의 한계를 넘어 다층구조를 갖는 배선 구조를 구현할 수 있다. 이를 통해 본 실시예에 따른 디스플레이 장치는 비디스플레이 영역의 면적에 제한되지 않고 배선의 채널 수를 증가시킬 수 있어 고해상도의 이미지를 효과적으로 디스플레이할 수 있다.
한편 도 12는 본 발명의 또 다른 일 디스플레이 장치의 일부를 확대하여 도시하는 평면도이고, 도 13은 도 12를 A-A 선을 따라 취한 단면을 도시한 단면도이다. 도 12의 A-A 선은 벤딩축(BAX)과 동일한 제1 방향(+x 방향)을 따른다.
도 12 및 도 13을 참조하면, 제1 도전층(215c)과 제2 도전층(180)은 각각 서로 다른 층에 배치될 수 있다. 전술한 것과 같이 제1 도전층(215c)은 유기물층 상에 위치할 수 있고, 제2 도전층(180)은 유기절연층(170) 상에 위치할 수 있다. 본 실시예에 있어서, 제1 도전층(215c)과 제2 도전층(180)은 서로 중첩하도록 배치될 수 있다. 도 13에서는 제1 도전층(215c) 상에 제2 도전층(180)이 완전히 중첩된 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 도전층(180)은 제1 도전층(215c) 상에 적어도 일부가 중첩될 수도 있다.
한편 도 14는 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 확대하여 도시하는 평면도이고, 도 15는 도 14를 B-B 선을 따라 취한 단면을 도시한 단면도이다. 도 15의 B-B 선은 벤딩축(BAX)과 동일한 제1 방향(+x 방향)을 따른다.
도 14 및 도 15를 참조하면, 전술한 도 12 및 도 13의 실시예와는 달리 제1 도전층(215c)과 제2 도전층(180)은 서로 중첩하지 않을 수 있다. 즉, 도 15에 도시된 것과 같이 제1 도전층(215c)과 제2 도전층(180)은 서로 엇갈려 배치될 수 있다. 이는 벤딩 시 제1 도전층(215c)과 제2 도전층(180)이 중첩된 부분에서 인장 스트레스가 집중되는 것을 방지하기 위한 것으로 이해될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1A, 1A', 1B, 1C, 2: 디스플레이 장치
1A: 제1 영역 2A: 제2 영역
100: 기판 110: 버퍼층
110a, 120a: 개구 120: 게이트 절연막
130: 층간절연막 140: 평탄화층
150: 화소정의막 160: 유기물층
160a, 170a: 제1, 2요철면 170: 유기절연층
180a, 180b, 180c: 제1, 2, 3 컨택홀 180: 제2 도전층
210: 박막트랜지스터 213: 게이트전극
213a: 제3 도전층 213b: 제4 도전층
215c: 제1 도전층 300: 디스플레이소자
310: 화소 전극 320: 중간층
330: 대향 전극 400: 봉지층
710: 터치 전극 720: 터치보호층

Claims (23)

  1. 제1 영역과 제2 영역 사이에 위치하는 벤딩 영역을 갖고, 제1 방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
    상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 기판 상에 위치한, 제1 도전층;
    상기 제1 영역에서 상기 벤딩 영역을 거쳐 상기 제2 영역으로 연장되도록 상기 제1 도전층 상부에 위치한, 제2 도전층; 및
    상기 제1 도전층과 상기 제2 도전층 사이에 개재되는, 유기절연층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 기판 상에 배치되며 상기 벤딩 영역에 대응하는 개구를 갖는, 무기절연층; 및
    상기 개구의 적어도 일부를 채우는, 유기물층;
    을 더 구비하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 유기물층은 상면의 적어도 일부에 제1 요철면을 갖고, 상기 유기절연층은 상면의 적어도 일부에 제2 요철면을 갖는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 요철면은 제1 주기로 반복되는 복수개의 제1 그루브들을 갖고, 상기 제2 요철면은 상기 제2 주기로 반복되는 복수개의 제2 그루브들을 가지며, 상기 제1 주기와 상기 제2 주기는 서로 상이한, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 요철면의 상기 제2 주기는 상기 제1 요철면의 상기 제1 주기보다 짧은, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 복수개의 제1 그루브들은 상기 유기물층의 상면에 위치하여 상기 제1 방향으로 연장되고, 상기 복수개의 제2 그루브들은 상기 유기절연층의 상면에 위치하여 상기 제1 방향으로 연장되는, 디스플레이 장치.
  7. 제3항에 있어서,
    상기 제1 방향과 교차하는 제2 방향에 있어서, 상기 제1 요철면은 제1 높이를 갖는 복수개의 제1 돌출부들을 포함하고, 상기 제2 요철면은 제2 높이를 갖는 복수개의 제2 돌출부들을 포함하며, 상기 제2 높이는 상기 제1 높이보다 높은, 디스플레이 장치.
  8. 제3항에 있어서,
    상기 제1 요철면과 상기 제2 요철면은 상기 개구 내에 위치하는, 디스플레이 장치.
  9. 제2항에 있어서,
    상기 제1 도전층의 상기 유기물층 상의 하면의 형상은 상기 유기물층의 상면의 형상에 대응하는, 디스플레이 장치.
  10. 제3항에 있어서,
    상기 제2 도전층의 상기 유기절연층 상의 하면의 형상은 상기 유기절연층의 형상에 대응하는, 디스플레이 장치.
  11. 제3항에 있어서,
    상기 제1 요철면은 제1 면적은 갖고, 상기 제2 요철면은 제2 면적을 가지며, 상기 제2 면적은 상기 제1 면적보다 넓은, 디스플레이 장치.
  12. 제2항에 있어서,
    상기 유기절연막은 상기 제1 영역 상에 위치한 제1 컨택홀 및 상기 제2 영역 상에 위치한 제2 컨택홀을 갖고, 상기 제1 도전층과 상기 제2 도전층은 상기 제1 컨택홀 및 상기 제2 컨택홀을 통해 전기적으로 연결되는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 유기절연막은 상기 벤딩 영역 상에 위치한 제3 컨택홀을 갖고, 상기 제1 도전층과 상기 제2 도전층은 상기 제3 컨택홀을 통해 전기적으로 연결되는, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1 영역의 상기 무기절연층 상에 배치된 제3 도전층을 더 구비하고,
    상기 제1 도전층 및 상기 제2 도전층은 상기 제3 도전층과 전기적으로 연결되는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터를 더 구비하며,
    상기 제3 도전층은 상기 게이트 전극과 동일 물질을 포함하는, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 제1 영역의 상기 무기 절연막 상에 배치된 제3 도전층 및 제4 도전층을 더 구비하고,
    상기 제1 도전층은 상기 제3 도전층과 전기적으로 연결되고, 상기 제2 도전층은 상기 제4 도전층과 전기적으로 연결되는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제2 도전층은 상기 제1 도전층과 중첩하도록 배치된, 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제2 도전층은 상기 제1 도전층과 중첩하지 않도록 배치된, 디스플레이 장치.
  19. 제16항에 있어서,
    상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터를 더 구비하고,
    상기 제3 도전층 및 상기 제4 도전층은 상기 게이트 전극과 동일 물질을 포함하는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 제1 영역 또는 상기 제2 영역에 배치되며, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터 상에 상기 박막트랜지스터를 덮도록 배치된 평탄화층;
    상기 박막트랜지스터와 전기적으로 연결된 화소 전극;
    상기 평탄화층 상에 배치되며 상기 화소 전극의 중앙부를 노출시켜 화소 영역을 정의하는 화소정의막;
    상기 제1 영역 상의 디스플레이소자를 덮는 봉지층; 및
    상기 봉지층 상에 위치하는 터치스크린용 터치 전극;
    을 더 구비하며, 상기 제1 도전층은 상기 소스 전극 또는 상기 드레인 전극과 동일 물질을 포함하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 제2 도전층은 상기 터치 전극과 동일 물질을 포함하는, 디스플레이 장치.
  22. 제20항에 있어서,
    상기 유기절연층은 상기 평탄화층 또는 상기 화소정의막과 동일 물질을 포함하는, 디스플레이 장치.
  23. 제20항에 있어서,
    상기 봉지층은 무기봉지층과 유기봉지층을 포함하며, 상기 유기절연층은 상기 유기봉지층과 동일 물질을 포함하는, 디스플레이 장치.
KR1020160035535A 2016-03-24 2016-03-24 디스플레이 장치 Active KR102505879B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160035535A KR102505879B1 (ko) 2016-03-24 2016-03-24 디스플레이 장치
US15/417,003 US10963076B2 (en) 2016-03-24 2017-01-26 Display device
TW106110038A TWI764890B (zh) 2016-03-24 2017-03-24 顯示裝置
CN201710183279.5A CN107230680B (zh) 2016-03-24 2017-03-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160035535A KR102505879B1 (ko) 2016-03-24 2016-03-24 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170113757A true KR20170113757A (ko) 2017-10-13
KR102505879B1 KR102505879B1 (ko) 2023-03-06

Family

ID=59896950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035535A Active KR102505879B1 (ko) 2016-03-24 2016-03-24 디스플레이 장치

Country Status (4)

Country Link
US (1) US10963076B2 (ko)
KR (1) KR102505879B1 (ko)
CN (1) CN107230680B (ko)
TW (1) TWI764890B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094263A (ko) * 2018-02-02 2019-08-13 삼성디스플레이 주식회사 가요성 표시장치 및 터치감지 표시장치
KR20190107259A (ko) * 2018-03-09 2019-09-19 삼성디스플레이 주식회사 표시 장치
KR20200029861A (ko) * 2018-09-11 2020-03-19 엘지디스플레이 주식회사 표시 장치
US10852863B2 (en) 2018-04-18 2020-12-01 Samsung Display Co., Ltd. Organic light emitting display device
US11088236B2 (en) 2018-09-21 2021-08-10 Samsung Display Co., Ltd. Display apparatus
US11256377B2 (en) 2020-04-06 2022-02-22 Samsung Display Co., Ltd. Display device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105677128B (zh) * 2016-03-21 2019-05-10 京东方科技集团股份有限公司 3d触控面板及其制备方法、触控驱动装置、显示装置
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102799673B1 (ko) * 2016-11-29 2025-04-22 엘지디스플레이 주식회사 유기 발광 표시 장치
US10312228B2 (en) * 2017-01-25 2019-06-04 Innolux Corporation Display device
KR102409200B1 (ko) * 2017-06-01 2022-06-15 엘지디스플레이 주식회사 터치전극을 포함하는 표시장치 및 그의 제조방법
US10021762B1 (en) 2017-06-30 2018-07-10 Innolux Corporation Display device
CN107678196B (zh) * 2017-10-10 2021-04-27 京东方科技集团股份有限公司 连接器及显示屏
KR102588343B1 (ko) * 2017-10-27 2023-10-11 엘지디스플레이 주식회사 터치 디스플레이 장치
CN107833906A (zh) * 2017-11-08 2018-03-23 武汉天马微电子有限公司 一种柔性显示装置及其制造方法
US11031573B2 (en) 2017-11-30 2021-06-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Encapsulation layer of flexible display panel and flexible display
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN108039120A (zh) * 2017-11-30 2018-05-15 武汉华星光电半导体显示技术有限公司 柔性显示面板及柔性显示器
CN108010922B (zh) * 2017-11-30 2020-04-21 昆山工研院新型平板显示技术中心有限公司 阵列基板及其制备方法及显示屏
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
JP6975033B2 (ja) * 2017-12-19 2021-12-01 株式会社ジャパンディスプレイ 表示装置
CN108231839A (zh) * 2017-12-27 2018-06-29 武汉华星光电半导体显示技术有限公司 柔性显示面板的弯折区结构及其制作方法
KR102569936B1 (ko) * 2018-02-06 2023-08-25 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN108389869B (zh) * 2018-03-01 2020-09-22 上海天马微电子有限公司 柔性显示面板
CN110246979B (zh) * 2018-03-08 2025-03-04 三星显示有限公司 显示装置
WO2019171581A1 (ja) * 2018-03-09 2019-09-12 シャープ株式会社 表示装置
CN108447872B (zh) * 2018-03-14 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102655476B1 (ko) * 2018-05-03 2024-04-08 삼성디스플레이 주식회사 유기발광 표시장치
JP2019197113A (ja) 2018-05-08 2019-11-14 Jsr株式会社 配線部材及び配線部材の製造方法
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
CN108962026B (zh) * 2018-06-28 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性显示装置
CN109449163B (zh) * 2018-09-29 2021-07-09 广州国显科技有限公司 阵列基板和柔性显示装置
KR102578168B1 (ko) * 2018-10-01 2023-09-14 삼성디스플레이 주식회사 표시 장치
CN109494314B (zh) * 2018-10-16 2020-12-08 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板及其制备方法
CN109859625A (zh) * 2018-11-06 2019-06-07 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及显示装置
KR102562604B1 (ko) * 2018-11-08 2023-08-01 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
CN208938550U (zh) * 2018-11-26 2019-06-04 北京京东方技术开发有限公司 显示面板及显示装置
CN109671748B (zh) * 2018-12-12 2020-06-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109343746A (zh) * 2018-12-18 2019-02-15 武汉华星光电半导体显示技术有限公司 触控显示组件及其制造方法
CN111370446B (zh) 2018-12-26 2022-01-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示装置
CN113287368B (zh) * 2019-01-17 2024-02-06 夏普株式会社 显示装置
KR102818639B1 (ko) * 2019-02-15 2025-06-11 삼성디스플레이 주식회사 표시 패널
KR102777238B1 (ko) * 2019-04-02 2025-03-06 삼성디스플레이 주식회사 표시 장치
US10930880B2 (en) * 2019-06-05 2021-02-23 Samsung Display Co., Ltd. Display device
US11456348B2 (en) * 2019-07-02 2022-09-27 Samsung Display Co., Ltd. Display device
TWI744678B (zh) * 2019-08-21 2021-11-01 友達光電股份有限公司 電子裝置及其製作方法
KR102732988B1 (ko) 2019-09-02 2024-11-20 엘지디스플레이 주식회사 투명 표시장치
CN110752250B (zh) * 2019-11-25 2021-08-17 昆山国显光电有限公司 一种显示面板
US11398621B2 (en) * 2019-11-26 2022-07-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing the same
CN111063257A (zh) * 2019-12-04 2020-04-24 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN113161385B (zh) * 2019-12-31 2024-10-15 乐金显示有限公司 具有跨越弯曲区域的连接电极的显示装置
CN111063721A (zh) * 2020-01-06 2020-04-24 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
CN111341822B (zh) * 2020-03-16 2023-04-18 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示面板和显示装置
KR20210145026A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 전자 장치
KR20220010692A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112002701A (zh) * 2020-08-05 2020-11-27 武汉华星光电半导体显示技术有限公司 显示面板以及电子设备
CN111987127B (zh) * 2020-08-24 2024-03-19 合肥维信诺科技有限公司 一种显示面板及显示装置
CN112531130B (zh) * 2020-12-02 2022-10-21 合肥维信诺科技有限公司 显示面板及显示装置
CN112669710A (zh) * 2020-12-30 2021-04-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US20240276844A1 (en) * 2022-03-30 2024-08-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000846A (ko) * 2014-06-25 2016-01-05 가부시키가이샤 재팬 디스프레이 표시장치 및 표시장치의 제조 방법
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102392B2 (ja) 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR100737626B1 (ko) 2001-03-28 2007-07-10 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7465678B2 (en) 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
JP3102392U (ja) 2003-12-19 2004-07-02 大日本プラスチックス株式会社 軒樋の保護部材及びそれを使用した軒樋構造
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
TWI460851B (zh) * 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR20080031091A (ko) 2006-10-03 2008-04-08 삼성전자주식회사 표시장치 및 이의 제조 방법
KR20080040505A (ko) 2006-11-03 2008-05-08 삼성전자주식회사 표시 장치
KR101927922B1 (ko) 2009-09-16 2018-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5370944B2 (ja) 2010-03-17 2013-12-18 株式会社ジャパンディスプレイ タッチパネルおよびその製造方法
CN101806970A (zh) 2010-04-02 2010-08-18 友达光电股份有限公司 曲面显示面板
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101811702B1 (ko) 2010-10-27 2017-12-26 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20120072793A (ko) 2010-12-24 2012-07-04 삼성전기주식회사 터치스크린
KR20130007053A (ko) 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP2013029568A (ja) 2011-07-27 2013-02-07 Sumitomo Chemical Co Ltd 表示装置およびその製造方法
KR101838736B1 (ko) 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
JP2013174692A (ja) 2012-02-24 2013-09-05 Sony Corp 表示装置
US9195108B2 (en) 2012-08-21 2015-11-24 Apple Inc. Displays with bent signal lines
KR101965257B1 (ko) 2012-10-08 2019-04-04 삼성디스플레이 주식회사 플렉시블 표시 장치
KR102097150B1 (ko) 2013-02-01 2020-04-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR101796812B1 (ko) 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
KR101447885B1 (ko) 2013-03-04 2014-10-08 주식회사 엘엠에스 플렉시블 디스플레이 소자
US9543533B2 (en) 2013-03-07 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102090703B1 (ko) * 2013-05-21 2020-04-16 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102059167B1 (ko) 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
KR101663728B1 (ko) * 2013-08-26 2016-10-07 삼성전자주식회사 플렉서블 디스플레이 소자를 구비한 접철식 전자 기기
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
GB2517782B (en) 2013-09-02 2020-08-19 Nokia Technologies Oy An apparatus and method of providing an apparatus comprising a bendable portion
KR102176719B1 (ko) 2013-10-14 2020-11-10 삼성디스플레이 주식회사 플렉서블 표시판 및 그 제조 방법
US9293730B2 (en) 2013-10-15 2016-03-22 Samsung Display Co., Ltd. Flexible organic light emitting diode display and manufacturing method thereof
KR102271586B1 (ko) 2013-10-15 2021-07-02 삼성디스플레이 주식회사 가요성 유기 발광 표시 장치 및 그 제조 방법
KR102155119B1 (ko) 2013-10-30 2020-09-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102117265B1 (ko) 2013-11-28 2020-06-01 엘지디스플레이 주식회사 디스플레이 패널용 벤딩 장치
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
KR102085961B1 (ko) 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102164949B1 (ko) * 2014-03-25 2020-10-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 리페어 방법
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
WO2016053246A1 (en) 2014-09-29 2016-04-07 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires
US9425418B2 (en) 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
WO2016064240A1 (ko) 2014-10-24 2016-04-28 주식회사 아모그린텍 롤러블 디스플레이 장치
US9991326B2 (en) 2015-01-14 2018-06-05 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device comprising flexible substrate and light-emitting element
KR102345978B1 (ko) 2015-01-16 2021-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102405257B1 (ko) 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102283002B1 (ko) 2015-02-16 2021-07-30 삼성디스플레이 주식회사 표시장치
US10020462B1 (en) 2015-07-30 2018-07-10 Apple Inc. Electronic devices with flexible displays
KR102374751B1 (ko) 2015-08-31 2022-03-15 엘지디스플레이 주식회사 백플레인 기판 및 이를 적용한 플렉서블 디스플레이
US10516118B2 (en) * 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
KR102069286B1 (ko) 2015-11-20 2020-01-22 동우 화인켐 주식회사 플렉서블 표시 장치
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
JP6727843B2 (ja) * 2016-02-25 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR101797728B1 (ko) * 2016-03-11 2017-11-16 삼성디스플레이 주식회사 디스플레이 장치
JP2018010232A (ja) 2016-07-15 2018-01-18 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000846A (ko) * 2014-06-25 2016-01-05 가부시키가이샤 재팬 디스프레이 표시장치 및 표시장치의 제조 방법
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094263A (ko) * 2018-02-02 2019-08-13 삼성디스플레이 주식회사 가요성 표시장치 및 터치감지 표시장치
KR20190107259A (ko) * 2018-03-09 2019-09-19 삼성디스플레이 주식회사 표시 장치
US10852863B2 (en) 2018-04-18 2020-12-01 Samsung Display Co., Ltd. Organic light emitting display device
KR20200029861A (ko) * 2018-09-11 2020-03-19 엘지디스플레이 주식회사 표시 장치
US11088236B2 (en) 2018-09-21 2021-08-10 Samsung Display Co., Ltd. Display apparatus
US11256377B2 (en) 2020-04-06 2022-02-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10963076B2 (en) 2021-03-30
KR102505879B1 (ko) 2023-03-06
TWI764890B (zh) 2022-05-21
US20170277288A1 (en) 2017-09-28
TW201736924A (zh) 2017-10-16
CN107230680B (zh) 2023-04-18
CN107230680A (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
US11594692B2 (en) Display apparatus having inorganic insulating layers with contact holes and grooves
KR20170113757A (ko) 디스플레이 장치
US10256284B2 (en) Display device
KR102696805B1 (ko) 디스플레이 장치
KR101797728B1 (ko) 디스플레이 장치
KR102610025B1 (ko) 디스플레이 장치
KR102559838B1 (ko) 디스플레이 장치
KR102559837B1 (ko) 디스플레이 장치
KR102514411B1 (ko) 디스플레이 장치 및 그 제조방법
US10256165B2 (en) Bendable display apparatus
KR101844432B1 (ko) 디스플레이 장치
KR20180120310A (ko) 디스플레이 장치
KR20180021341A (ko) 디스플레이 장치
KR20180035982A (ko) 표시 장치 및 표시 장치의 제조방법
KR20170116302A (ko) 디스플레이 장치
KR102710823B1 (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
KR20170096089A (ko) 디스플레이 장치
KR20180010370A (ko) 디스플레이 장치
KR20170115643A (ko) 디스플레이 장치
KR20170114223A (ko) 디스플레이 장치
KR102550695B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160324

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160324

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220615

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration