[go: up one dir, main page]

KR102732988B1 - 투명 표시장치 - Google Patents

투명 표시장치 Download PDF

Info

Publication number
KR102732988B1
KR102732988B1 KR1020190108401A KR20190108401A KR102732988B1 KR 102732988 B1 KR102732988 B1 KR 102732988B1 KR 1020190108401 A KR1020190108401 A KR 1020190108401A KR 20190108401 A KR20190108401 A KR 20190108401A KR 102732988 B1 KR102732988 B1 KR 102732988B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
organic light
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190108401A
Other languages
English (en)
Other versions
KR20210026931A (ko
Inventor
이성구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190108401A priority Critical patent/KR102732988B1/ko
Priority to US16/938,451 priority patent/US11683946B2/en
Priority to CN202010788822.6A priority patent/CN112447800B/zh
Publication of KR20210026931A publication Critical patent/KR20210026931A/ko
Priority to US18/313,974 priority patent/US12284862B2/en
Application granted granted Critical
Publication of KR102732988B1 publication Critical patent/KR102732988B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 투명 표시장치는 유기발광 다이오드를 갖는 서브 픽셀, 및 상기 서브 픽셀과 이웃하며 보조 유기발광 다이오드를 갖는 보조 서브 픽셀이 배열된 기판을 포함하고, 상기 유기발광 다이오드는 적층된 투명 도전층 및 반사층을 포함하는 제1-1 전극을 포함하고, 상기 보조 유기발광 다이오드는 상기 투명 도전층이 연장되어 마련된 제1-2 전극을 포함할 수 있다.

Description

투명 표시장치{TRANSPARENT DISPLAY DEVICE}
본 발명은 투명 표시장치에 관한 것이다. 특히, 본 발명은 표시장치 구동 시, 발광 영역은 물론 투과 영역에서도 입력 영상을 구현할 수 있는 투명 표시장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치(display device)들이 개발되고 있다. 이러한 표시장치는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광 표시장치(Organic Light Emitting Display device; OLED) 등으로 구현될 수 있다.
이들 평판 표시장치 중에서 유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.
유기발광 표시장치는 전기 에너지를 빛 에너지로 전환하는 유기 발광 다이오드(Organic Light Emitting Diode)를 포함한다. 유기발광 다이오드는 애노드, 캐소드, 및 이들 사이에 배치되는 유기 발광층을 포함한다. 유기발광 다이오드 표시장치는, 애노드 및 캐소드로부터 각각 주입된 정공 및 전자가 발광층 내부에서 결합하여 여기자인 액시톤(exciton)을 형성하고, 형성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하게 된다.
최근, 투명 표시장치에 관한 연구가 활발히 진행되고 있다. 투명 표시장치는 사용자가 패널의 전면에서, 표시패널에서 구현되는 시각 정보 뿐만 아니라, 표시패널의 배면에 위치하는 사물 등을 인식할 수 있는 표시장치를 의미한다. 이를 위해, 투명 표시장치는, 구동 소자들이 배치되어 입력 영상이 구현되는 발광 영역과, 외광이 투과되는 투과 영역을 포함한다.
투명 표시장치에서는, 사용자가 표시패널의 배면에 위치한 배경 정보를 보다 선명하게 시인하기 위해 투과 영역이 차지하는 면적을 충분히 확보할 필요가 있고, 요구되는 개구율을 확보하기 위해 발광 영역이 차지하는 면적을 충분히 확보할 필요가 있다. 따라서, 투명 표시장치가 제 기능을 원활하게 수행하기 위해서는 발광 영역과 투과 영역이 제한된 공간 내에 적절히 할당될 필요가 있다. 다만, 발광 영역과 투과 영역의 단순 배치 설계를 통해 투명 표시장치에서 요구되는 조건을 충족하기에는 어려움이 있다.
본 발명의 목적은 충분한 투과 영역 및 발광 영역을 확보할 수 있는 투명 표시장치를 제공하는 데 있다.
본 발명에 따른 유기발광 표시장치는 유기발광 다이오드를 갖는 서브 픽셀, 및 상기 서브 픽셀과 이웃하며 보조 유기발광 다이오드를 갖는 보조 서브 픽셀이 배열된 기판을 포함한다. 상기 유기발광 다이오드는 적층된 투명 도전층 및 반사층을 포함하는 제1-1 전극을 포함한다. 보조 유기발광 다이오드는 상기 투명 도전층이 연장되어 마련된 제1-2 전극을 포함한다.
상기 유기발광 다이오드 및 상기 보조 유기발광 다이오드는, 상기 제1-1 전극 및 상기 제1-2 전극 위에 위치하는 유기 발광층, 및 상기 유기 발광층 위에 위치하는 제2 전극을 공유할 수 있다.
상기 서브 픽셀은 하나 이상의 트랜지스터를 포함하는 회로부를 포함하고, 상기 회로부는 상기 유기발광 다이오드 및 상기 보조 유기발광 다이오드와 전기적으로 연결될 수 있다.
상기 기판은 상기 서브 픽셀이 배열되는 제1 영역 및 상기 보조 서브 픽셀이 배열되는 제2 영역이 정의되고, 상기 제2 영역은 상기 투명 표시장치 구동 시 광을 방출하며, 상기 투명 표시장치의 미 구동 시 외광을 투과할 수 있다.
상기 투명 도전층은, 상기 제1 영역에 위치하는 제1 투명 도전층, 및 상기 제1 영역 및 상기 제2 영역에 연장되어 위치하는 제2 투명 도전층을 포함하고, 상기 제1-1 전극은 상기 제1 투명도전층, 상기 반사층, 상기 제2 투명도전층으로 구성되고, 상기 제1-2 전극은 상기 제2 투명도전층으로 구성될 수 있다.
상기 제1 투명도전층은 상기 제1 영역에서, 상기 반사층 위에 위치하고, 상기 제2 투명도전층은 상기 제1 영역에서, 상기 반사층 아래에 위치할 수 있다.
상기 반사층과 상기 제1 투명도전층 사이에 개재되는 중간 절연막을 더 포함하고, 상기 반사층과 상기 제1 투명도전층은 상기 제1 영역에서, 상기 중간 절연막을 관통하는 오픈홀을 통해 연결될 수 있다.
상기 중간 절연막은, 상기 제1 영역에만 위치할 수 있다.
상기 회로부와 상기 제2 투명도전층 사이에 적층된 패시베이션막, 및 오버코트층을 더 포함하고, 상기 오버코트층은 상기 제2 영역에서 제거될 수 있다.
상기 제2 투명도전층은 상기 제1 영역에서 상기 오버코트층과 접촉하고, 상기 제2 영역에서 상기 패시베이션막과 접촉할 수 있다.
상기 제1 투명도전층은 상기 제1 영역에서, 상기 반사층 아래에 위치하고, 상기 제2 투명도전층은 상기 제1 영역에서, 상기 반사층 위에 위치할 수 있다.
상기 회로부와 상기 제2 투명도전층 사이에 적층된 패시베이션막, 및 오버코트층을 더 포함하고, 상기 오버코트층은 상기 제2 영역에서 제거될 수 있다.
상기 제2 투명도전층은, 상기 제1 영역에서 상기 반사층과 접촉하고, 상기 제2 영역에서 상기 패시베이션막과 접촉할 수 있다.
본 발명에 따른 표시장치는 광 투과 영역을 포함함으로써 투명 표시장치로 기능하면서도, 투과 영역에서도 입력 영상을 구현하기 위한 광을 제공함으로써 충분한 개구율을 확보할 수 있다. 따라서, 양질의 투명 표시장치를 제공할 수 있는 이점이 있다.
또한, 본 발명에 따른 표시장치는, 요구되는 개구율을 만족하면서도, 원하는 휘도, 유기발광 다이오드의 효율, 투과도 수준에 따라, 발광 영역 및 투과 영역의 면적을 제어할 수 있다. 따라서, 설계 자유도가 현저히 개선된 투명 표시장치를 제공할 수 있는 이점을 갖는다.
도 1은 유기발광표시장치의 개략적인 블록도이다.
도 2는 서브픽셀의 개략적인 회로 구성도이다.
도 3은 서브픽셀의 상세 회로 구성 예시도이다.
도 4는 본 발명의 제1 실시예에 관한 것으로, 도 1의 AR 영역을 개략적으로 도시한 평면도이다.
도 5는 도 4를 Ⅰ-Ⅰ'로 절취한 단면도이다.
도 6은 도 4를 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 7은 제1 전극의 구성 예를 도시한 도면들이다.
도 8은 본 발명의 제2 실시예에 관한 것으로, 도 1의 AR 영역을 개략적으로 도시한 평면도이다.
도 9 및 도 10은 도 8을 Ⅲ-Ⅲ'로 절취한 단면도들이다.
도 11은 제2 실시예의 제1 변형 예를 나타낸 것으로, 도 8을 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 12a 내지 도 12e는, 도 11 구조에서 유기발광 다이오드 및 보조 유기발광 다이오드를 형성하는 공정을 시계열적으로 나타낸 도면들이다.
도 13은 제2 실시예의 제2 변형 예를 나타낸 것으로, 도 8을 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 14a 내지 도 14c는, 도 13 구조에서 유기발광 다이오드 및 보조 유기발광 다이오드를 형성하는 공정을 시계열적으로 나타낸 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에 따른 표시장치는 기판 상에 표시 소자가 형성된 표시장치이다. 표시장치는, 전계발광 표시장치, 액정표시장치, 전기영동표시장치 등으로 구현될 수 있으나, 이하에서는, 설명의 편의를 위해 전계발광 표시장치 중 유기발광 표시장치인 경우를 예로 들어 설명한다.
도 1은 유기발광표시장치의 개략적인 블록도이다. 도 2는 서브픽셀의 개략적인 회로 구성도이다. 도 3은 서브픽셀의 상세 회로 구성 예시도이다.
도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.
도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.
스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 데이터 라인(DL)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1 데이터 라인(DL1)에 드레인 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 소스 전극이 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 드레인 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 소스 전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 제1 커패시터 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 제2 커패시터 전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 소스 전극에 애노드 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 드레인 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 애노드 전극 및 구동 트랜지스터(DR)의 소스 전극에 소스 전극이 연결된다. 상기에서는, 트랜지스터가 n 타입으로 구현되는 경우를 예로 들어 설명하였으나, 이에 한정되는 것은 아니다.
센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.
센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다. 이하에서는, 설명의 편의를 위해 서브 픽셀이 3T 1C 구조를 갖는 경우를 예로 들어 설명한다.
<제1 실시예>
도 4는 본 발명의 제1 실시예에 관한 것으로, 도 1의 AR 영역을 개략적으로 도시한 평면도이다. 도 5는 도 4를 Ⅰ-Ⅰ'로 절취한 단면도이다. 도 6은 도 4를 Ⅱ-Ⅱ'로 절취한 단면도이다. 도 7은 제1 전극의 구성 예를 도시한 도면들이다.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 표시장치는 픽셀들을 포함한다. 픽셀들은 표시 패널의 기판 상에 매트릭스 형태로 배열될 수 있으나, 이에 한정되는 것은 아니다. 픽셀들은 제1 영역(EA) 및 제2 영역(TA)을 포함한다.
제1 영역(EA)은 입력 영상을 구현하기 위한 광이 방출되는 영역으로 정의될 수 있다. 제1 영역(EA)은 발광 영역으로 정의될 수 있다. 제1 영역(EA)은 유기발광 다이오드를 갖는 서브 픽셀(PIX)들을 포함할 수 있다. 서브 픽셀(PIX)은 유기발광 다이오드에 전기적으로 연결되는 회로부를 포함할 수 있다. 회로부는 적어도 하나 이상의 트랜지스터 및 커패시터를 포함할 수 있다.
제2 영역(TA)은 사용자가 표시장치의 배면에 위치하는 사물 등을 인식할 수 있도록 외광이 투과되는 영역으로 정의될 수 있다. 또는, 제2 영역(TA)은 제1 영역(EA) 외측에서, 신호 라인들이 배치되지 않은 영역으로 정의될 수 있다. 다만, 신호 라인이 투명 물질로 구현되어 소정의 투명도를 갖는 경우, 신호 라인들이 배치된 영역 또한 제2 영역(TA)으로 할당될 수 있다. 제2 영역(TA)은 투과 영역으로 지칭될 수 있다.
픽셀들은 서브 픽셀(PIX)들을 포함한다. 본 발명의 바람직한 실시예에 따른 표시장치는 상부 발광형(Top emission type)으로 구현될 수 있기 때문에, 서브 픽셀(PIX)이 배치된 영역은 대부분 제1 영역(EA)으로 할당될 수 있다. 서브 픽셀(PIX)들은, 서로 교차하는 제1 방향(예를 들어, Y축 방향) 및 제2 방향(예를 들어, X축 방향)을 따라 배열될 수 있다. 픽셀은 적색(R), 녹색(G), 청색(B), 백색(W) 서브 픽셀(PIX)들을 포함할 수 있으나, 이에 한정되는 것은 아니다. 이하에서는, 설명의 편의를 위해, 픽셀이 적색(R), 녹색(G), 청색(B), 백색(W) 서브 픽셀(PIX)을 포함하는 구성을 예로 들어 설명한다.
예를 들어, 제1 영역(EA)은, 제1 방향으로 이웃하는 제1 픽셀 및 제2 픽셀을 포함할 수 있다. 제1 픽셀은 제1-1 서브 픽셀(PIX1-1), 제1-2 서브 픽셀(PIX1-2), 제1-3 서브 픽셀(PIX1-3), 제1-4 서브 픽셀(PIX1-4)을 포함한다. 제2 픽셀은 제2-1 서브 픽셀(PIX2-1), 제2-2 서브 픽셀(PIX2-2), 제2-3 서브 픽셀(PIX2-3), 제2-4 서브 픽셀(PIX2-4)을 포함한다. 제1-1 서브 픽셀(PIX1-1)과 제2-1 서브 픽셀(PIX2-1)은 동일한 제1 색의 광을 방출한다. 제1-2 서브 픽셀(PIX1-2)과 제2-2 서브 픽셀(PIX2-2)은 동일한 제2 색의 광을 방출한다. 제1-3 서브 픽셀(PIX1-3)과 제2-3 서브 픽셀(PIX2-3)은 동일한 제3 색의 광을 방출한다. 제1-4 서브 픽셀(PIX1-4)과 제2-4 서브 픽셀(PIX2-4)은 동일한 제4 색의 광을 방출한다. 제1 색, 제2 색, 제3 색, 제4 색은, 적색(R), 녹색(G), 청색(B), 백색(W) 중 어느 하나로 각각 할당될 수 있다.
하나의 픽셀 내에 배열된 서브 픽셀(PIX)들은, 도시된 바와 같이 쿼드 타입(quad type)으로 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)과 제1-2 서브 픽셀(PIX1-2), 및 제2-1 서브 픽셀(PIX2-1)과 제2-2 서브 픽셀(PIX2-2)은, 제1 방향으로 이웃하여 배열될 수 있다. 제1-3 서브 픽셀(PIX1-3)과 제1-4 서브 픽셀(PIX1-4), 및 제2-3 서브 픽셀(PIX2-3)과 제2-4 서브 픽셀(PIX2-4)은, 제1 방향으로 이웃하여 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)과 제1-3 서브 픽셀(PIX1-3) 및 제2-1 서브 픽셀(PIX2-1)과 제2-3 서브 픽셀(PIX2-3)은, 제2 방향으로 이웃하여 배열될 수 있다. 제1-2 서브 픽셀(PIX1-2)과 제1-4 서브 픽셀(PIX1-4) 및 제2-2 서브 픽셀(PIX2-2)과 제2-4 서브 픽셀(PIX2-4)은, 제2 방향으로 이웃하여 배열될 수 있다.
동일한 색을 발광하는 서브 픽셀(PIX)들은 제1 방향을 따라 배열된다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제2-1 서브 픽셀(PIX2-1)은 제1 방향을 따라 배열되고, 제1-2 서브 픽셀(PIX1-2)과 제2-2 서브 픽셀(PIX2-2)은 제1 방향을 따라 배열되며, 제1-3 서브 픽셀(PIX1-3)과 제2-3 서브 픽셀(PIX2-3)은 제1 방향을 따라 배열되고, 제1-4 서브 픽셀(PIX1-4)과 제2-4 서브 픽셀(PIX2-4)은 제1 방향을 따라 배열될 수 있다.
이 경우, 서로 다른 색을 발광하는 2개의 서브 픽셀(PIX)들이 제1 방향을 따라 교번하여 순차적으로 배치된다. 즉, 제1 색을 발광하는 제1-1 서브 픽셀(PIX1-1), 제2 색을 발광하는 제1-2 서브 픽셀(PIX1-2), 제1 색을 발광하는 제2-1 서브 픽셀(PIX2-1), 제2 색을 발광하는 제2-2 서브 픽셀(PIX2-2)은, 제1 방향을 따라 순차적으로 배열된다. 또한, 제3 색을 발광하는 제1-3 서브 픽셀(PIX1-3), 제4 색을 발광하는 제1-4 서브 픽셀(PIX1-4), 제3 색을 발광하는 제2-3 서브 픽셀(PIX2-3), 제4 색을 발광하는 제2-4 서브 픽셀(PIX2-4)은, 제1 방향을 따라 순차적으로 배열된다.
서브 픽셀들(PIX) 각각은, 기판 상에 배치된 트랜지스터 및 트랜지스터에 전기적으로 연결된 유기발광 다이오드를 포함한다.
예를 들어, 도 5 및 도 6을 참조하면, 기판(SUB) 상에 광차단층(LS)이 위치한다. 광차단층(LS)은 외부의 광이 입사되는 것을 차단하여 트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 광차단층(LS) 상에 버퍼층(BUF)이 위치한다. 버퍼층(BUF)은 광차단층(LS)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은, 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
버퍼층(BUF) 상에 구동 트랜지스터(DR)의 반도체층(A)이 위치하고 이와 이격되어 커패시터 하부전극(LCst)이 위치한다. 반도체층(A)과 커패시터 하부전극(LCst)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 반도체층(A)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다. 커패시터 하부전극(LCst)도 불순물이 도핑되어 도체화될 수 있다.
반도체층(A)과 커패시터 하부전극(LCst) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(A)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(G)이 위치한다. 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(G)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트 전극(G) 상에 게이트 전극(G)을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(ILD) 상에 소스 전극(S) 및 드레인 전극(D)이 위치한다. 소스 전극(S) 및 드레인 전극(D)은 반도체층(A)의 소스 영역을 노출하는 콘택홀을 통해 반도체층(A)에 연결된다. 소스 전극(S) 및 드레인 전극(D)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(S) 및 드레인 전극(D)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(S) 및 드레인 전극(D)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함하는 구동 트랜지스터(DR)가 구성된다. 또한, 커패시터 하부전극(LCst)은 드레인 전극(D)이 커패시터 상부전극으로 작용하여 커패시터(Cst)를 구성한다.
구동 트랜지스터(DR) 및 커패시터(Cst)를 포함하는 기판(SUB) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 패시베이션막(PAS) 상에 오버코트층(OC)이 위치한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(OC)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다. 오버코트층(OC)의 일부 영역에는 패시베이션막(PAS)을 노출하여 소스 전극(S)을 노출시키는 픽셀 콘택홀(PH)이 위치한다.
유기발광 다이오드는 서로 대향하는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함한다. 제1 전극(E1)은 애노드이고, 제2 전극(E2)는 캐소드일 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(E1)은 오버코트층(OC) 및 패시베이션막(PAS)을 관통하는 픽셀 콘택홀(PH)을 통해, 구동 트랜지스터(DR)의 소스 전극(S)에 연결될 수 있다. 제1 전극(E1)은, 반사층을 포함하여 반사 전극으로 기능할 수 있다. 반사층은 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금으로 이루어질 수 있으며, APC(은/팔라듐/구리 합금)으로 이루어질 수도 있다. 다만, 이에 한정되는 것은 아니다. 반사층은 유기 발광층(OL)에서 제공된 광을 상부 방향으로 반사시킬 수 있다. 제1 전극(E1)은, 제1 영역(EA)에서 각 서브 픽셀(PIX)에 대응하여 형성될 수 있다.
일 예로, 도 7의 (a)에 도시된 바와 같이, 제1 전극(E1)은 투명도전층(TE)과 반사층(ME)이 순차적으로 적층된 구조를 가질 수 있다. 다른 예로, 도 7의 (b)에 도시된 바와 같이, 제1 전극(E1)은 반사층(ME)과 투명도전층(TE)이 순차적으로 적층된 구조를 가질 수 있다. 또 다른 예로, 도 7의 (c)에 도시된 바와 같이, 제1 전극(E1)은 제1 투명도전층(TE1), 반사층(ME), 제2 투명도전층(TE2) 이 순차적으로 적층된 구조를 가질 수 있다. 이 경우, 제1 투명도전층 및 제2 투명 도전층은 ITO(Indium Tin Oxide)일 수 있고, 반사층은 몰리티타늄(MoTi)일 수 있으나 이에 한정되는 것은 아니다.
제1 전극(E1)이 형성된 기판(SUB) 상에 뱅크층(BN)이 배치된다. 뱅크층(BN)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다. 뱅크층(BN)은 제1 전극(E1)의 대부분을 노출하는 개구부를 포함한다. 뱅크층(BN)은 제1 전극(E1)의 중심부를 노출하되 제1 전극(E1)의 측단의 적어도 일부를 덮도록 배치될 수 있다.
제2 영역(TA)에서 소정의 투과도를 확보하기 위해, 제2 영역(TA)에 형성된 절연층들 중 적어도 일부는 제거될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 오버코트층(OC)과 뱅크층(BN)은, 패턴되어 제2 영역(TA)의 적어도 일부에서 제거될 수 있다. 도시하지는 않았으나, 버퍼층(BUF), 층간 절연막(ILD), 패시베이션막(PAS) 중 적어도 하나 이상은, 패턴되어 제2 영역(TA)의 적어도 일부에서 제거될 수 있다. 다만, 전술한 절연층의 제거는, 제2 영역(TA)에 배치될 수 있는 전극 및/또는 신호 라인들의 쇼트를 방지할 수 있는 조건 하에서 수행될 수 있음에 유의 하여야 한다.
뱅크층(BN)이 형성된 기판(SUB) 상에 유기 발광층(OL)이 배치된다. 유기 발광층(OL)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.
발광층(EML)은 백색을 발광하는 발광층일 수 있다. 이 경우, 컬러 필터와의 조합 구조에 의해, 각 서브 픽셀(PIX) 별로 적색(R), 녹색(G), 청색(B), 백색(W)을 구현할 수 있다. 발광층(EML)은 서브 픽셀(PIX)이 배열된 제1 영역(EA)은 물론, 제2 영역(TA)에 까지 연장되어 형성될 수 있다.
예를 들어, 백색을 발광하는 발광층(EML)은 길게 연장되어 각 서브 픽셀(PIX)들 상에 일체로 형성될 수 있고, 적색(R), 녹색(G), 청색(B)의 컬러 필터는 적색(R), 녹색(G), 청색(B) 서브 픽셀(PIX)들에 각각 할당될 수 있다. 도시하지는 않았으나, 컬러 필터는 기판(SUB)과 발광층(EML)으로부터 생성된 광이 방출되는 방향으로 대향하는 대향 기판 상에 형성될 수 있다. 다른 예로, 컬러 필터는 기판(SUB) 상에 배치되되, 제2 전극(E2) 위에 배치될 수도 있다.
제2 전극(E2)은 유기 발광층(OL) 상에 배치된다. 제2 전극(E2)은 기판(SUB)의 전면에 넓게 형성될 수 있다. 제2 전극(E2)은 투과 전극으로 기능할 수 있다. 제2 전극(E2)은, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)와 같은 투명 도전물질로 형성될 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 형성될 수도 있다.
본 발명의 제1 실시예에 따른 표시장치는 발광 영역인 제1 영역(EA) 및 투과 영역인 제2 영역(TA)을 갖는 표시 패널을 포함한다. 따라서, 사용자는, 표시 패널의 전방에서, 표시장치 구동 시 표시 패널의 제1 영역(EA)에서 구현되는 시각 정보를 제공받을 수 있고, 표시장치 미 구동 시 제2 영역(TA)을 통해 표시 패널의 배면에 위치하는 사물 등의 배경 정보를 제공받을 수 있다. 따라서, 본 발명의 제1 실시예에 따른 표시장치는 투명 표시장치로 구현될 수 있다.
투명 표시장치에서는, 사용자가 표시패널의 배면에 위치한 배경 정보를 보다 선명하게 시인하기 위해 제2 영역(TA)이 차지하는 면적을 충분히 확보할 필요가 있고, 요구되는 개구율을 확보하기 위해 제1 영역(EA)이 차지하는 면적을 충분히 확보할 필요가 있다.
<제2 실시예>
도 8은 본 발명의 제2 실시예에 관한 것으로, 도 1의 AR 영역을 개략적으로 도시한 평면도이다. 도 9 및 도 10은 도 8을 Ⅲ-Ⅲ'로 절취한 단면도들이다. 본 발명의 제2 실시예를 설명함에 있어서, 제1 실시예와 실질적으로 동일한 부분에 대한 설명은 생략될 수 있다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 표시장치는 픽셀들을 포함한다. 픽셀들은 표시 패널의 기판 상에 매트릭스 형태로 배열될 수 있으나, 이에 한정되는 것은 아니다. 픽셀들은 제1 영역(EA) 및 제2 영역(TA)을 포함한다. 도면에서는, 제1 영역(EA)과 제2 영역(TA)이 제2 방향으로 이웃하여 정의된 경우를 예로 들어 도시하였으나, 이에 한정되는 것은 아니며, 제1 방향으로 이웃하여 정의될 수도 있다. 이하에서는, 설명의 편의를 위해, 제1 영역(EA)과 제2 영역(TA)이 제2 방향으로 이웃하여 정의된 경우를 예로 들어 설명한다.
제1 영역(EA)은 입력 영상을 구현하기 위한 광이 방출되는 영역으로 정의될 수 있다. 제1 영역(EA)은 발광 영역으로 정의될 수 있다. 제1 영역(EA)은 유기발광 다이오드를 갖는 서브 픽셀(PIX)들을 포함할 수 있다. 서브 픽셀(PIX)은 유기발광 다이오드에 전기적으로 연결되는 회로부(C)를 포함할 수 있다. 회로부(C)는 적어도 하나 이상의 트랜지스터 및 커패시터를 포함할 수 있다.
제2 영역(TA)은 사용자가 표시장치의 배면에 위치하는 사물 등을 인식할 수 있도록 외광이 투과되는 영역으로 정의될 수 있다. 또는, 제2 영역(TA)은 제1 영역(EA) 외측에서, 신호 라인들이 배치되지 않은 영역으로 정의될 수 있다. 다만, 신호 라인이 투명 물질로 구현되어 소정의 투명도를 갖는 경우, 신호 라인들이 배치된 영역 또한 제2 영역(TA)으로 할당될 수 있다. 제2 영역(TA)은 투과 영역으로 지칭될 수 있다.
본 발명의 제2 실시예에서, 제2 영역(TA)은, 표시장치 구동 시, 입력 영상을 구현할 수 있다. 따라서, 제2 영역(TA)은 보조 발광 영역으로 지칭될 수 있다.
제2 영역(TA)은 유기발광 다이오드를 갖는 보조 서브 픽셀(APIX)들을 포함한다. 보조 서브 픽셀(APIX)들 유기발광 다이오드를 포함한다. 제2 영역(TA)의 보조 서브 픽셀(APIX)은, 대응하는 제1 영역(EA)의 서브 픽셀(PIX)과 동시에 ON/OFF될 수 있다. 즉, 제2 영역(TA)의 보조 서브 픽셀(APIX)은, 대응하는 제1 영역(EA)의 서브 픽셀(PIX)을 구동하는 회로부에 의해 구동될 수 있다. 달리 표현하면, 대응하는 제2 영역(TA)의 보조 서브 픽셀(APIX)과 제1 영역(EA)의 서브 픽셀(PIX)은, 하나의 회로부를 공유할 수 있다.
예를 들어, 제1 영역(EA)은, 제1 방향으로 이웃하는 제1 픽셀 및 제2 픽셀을 포함할 수 있다. 제1 픽셀은 제1-1 서브 픽셀(PIX1-1), 제1-2 서브 픽셀(PIX1-2), 제1-3 서브 픽셀(PIX1-3), 제1-4 서브 픽셀(PIX1-4)을 포함한다. 제2 픽셀은 제2-1 서브 픽셀(PIX2-1), 제2-2 서브 픽셀(PIX2-2), 제2-3 서브 픽셀(PIX2-3), 제2-4 서브 픽셀(PIX2-4)을 포함한다. 제1-1 서브 픽셀(PIX1-1)과 제2-1 서브 픽셀(PIX2-1)은 동일한 제1 색의 광을 방출한다. 제1-2 서브 픽셀(PIX1-2)과 제2-2 서브 픽셀(PIX2-2)은 동일한 제2 색의 광을 방출한다. 제1-3 서브 픽셀(PIX1-3)과 제2-3 서브 픽셀(PIX2-3)은 동일한 제3 색의 광을 방출한다. 제1-4 서브 픽셀(PIX1-4)과 제2-4 서브 픽셀(PIX2-4)은 동일한 제4 색의 광을 방출한다. 제1 색, 제2 색, 제3 색, 제4 색은, 적색(R), 녹색(G), 청색(B), 백색(W) 중 어느 하나로 각각 할당될 수 있다.
하나의 픽셀 내에 배열된 서브 픽셀(PIX)들은, 도시된 바와 같이 쿼드 타입(quad type)으로 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)과 제1-2 서브 픽셀(PIX1-2), 및 제2-1 서브 픽셀(PIX2-1)과 제2-2 서브 픽셀(PIX2-2)은, 제1 방향으로 이웃하여 배열될 수 있다. 제1-3 서브 픽셀(PIX1-3)과 제1-4 서브 픽셀(PIX1-4), 및 제2-3 서브 픽셀(PIX2-3)과 제2-4 서브 픽셀(PIX2-4)은, 제1 방향으로 이웃하여 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)과 제1-3 서브 픽셀(PIX1-3) 및 제2-1 서브 픽셀(PIX2-1)과 제2-3 서브 픽셀(PIX2-3)은, 제2 방향으로 이웃하여 배열될 수 있다. 제1-2 서브 픽셀(PIX1-2)과 제1-4 서브 픽셀(PIX1-4) 및 제2-2 서브 픽셀(PIX2-2)과 제2-4 서브 픽셀(PIX2-4)은, 제2 방향으로 이웃하여 배열될 수 있다.
동일한 색을 발광하는 서브 픽셀(PIX)들은 제1 방향을 따라 배열된다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제2-1 서브 픽셀(PIX2-1)은 제1 방향을 따라 배열되고, 제1-2 서브 픽셀(PIX1-2)과 제2-2 서브 픽셀(PIX2-2)은 제1 방향을 따라 배열되며, 제1-3 서브 픽셀(PIX1-3)과 제2-3 서브 픽셀(PIX2-3)은 제1 방향을 따라 배열되고, 제1-4 서브 픽셀(PIX1-4)과 제2-4 서브 픽셀(PIX2-4)은 제1 방향을 따라 배열될 수 있다.
이 경우, 서로 다른 색을 발광하는 2개의 서브 픽셀(PIX)들이 제1 방향을 따라 교번하여 순차적으로 배치된다. 즉, 제1 색을 발광하는 제1-1 서브 픽셀(PIX1-1), 제2 색을 발광하는 제1-2 서브 픽셀(PIX1-2), 제1 색을 발광하는 제2-1 서브 픽셀(PIX2-1), 제2 색을 발광하는 제2-2 서브 픽셀(PIX2-2)은, 제1 방향을 따라 순차적으로 배열된다. 또한, 제3 색을 발광하는 제1-3 서브 픽셀(PIX1-3), 제4 색을 발광하는 제1-4 서브 픽셀(PIX1-4), 제3 색을 발광하는 제2-3 서브 픽셀(PIX2-3), 제4 색을 발광하는 제2-4 서브 픽셀(PIX2-4)은, 제1 방향을 따라 순차적으로 배열된다.
제2 영역(TA)은, 제1 영역(EA)을 사이에 두고 제1 방향을 따라 양측에 각각 배치된 제2-1 영역 및 제2-2 영역을 포함할 수 있다.
제2-1 영역은, 제2 방향을 따라 순차적으로 배열된 제1-1 보조 서브 픽셀(APIX1-1), 제1-2 보조 서브 픽셀(APIX1-2), 제2-1 보조 서브 픽셀(APIX2-1), 제2-2 보조 서브 픽셀(APIX2-2)을 포함할 수 있다.
제1-1 보조 서브 픽셀(APIX1-1)은 제1-1 서브 픽셀(PIX1-1)과 제1 방향으로 이웃하여 배치될 수 있다. 제1-1 보조 서브 픽셀(APIX1-1)은, 제1-1 서브 픽셀(PIX1-1)의 제1-1 회로부(C1-1)의 신호에 응답하여, 제1-1 서브 픽셀(PIX1-1)과 함께 ON/OFF될 수 있다. 제1-1 보조 서브 픽셀(APIX1-1)은 제1-1 서브 픽셀(PIX1-1)과 동일한 제1 색의 광을 방출할 수 있다.
제1-2 보조 서브 픽셀(APIX1-2)은 제1-2 서브 픽셀(PIX1-2)과 제1 방향으로 이웃하여 배치될 수 있다. 제1-2 보조 서브 픽셀(APIX1-2)은, 제1-2 서브 픽셀(PIX1-2)의 제1-2 회로부(C1-2)의 신호에 응답하여, 제1-2 서브 픽셀(PIX1-2)과 함께 ON/OFF될 수 있다. 제1-2 보조 서브 픽셀(APIX1-2)은 제1-2 서브 픽셀(PIX1-2)과 동일한 제2 색의 광을 방출할 수 있다.
제2-1 보조 서브 픽셀(APIX2-1)은 제2-1 서브 픽셀(PIX2-1)과 제1 방향으로 이웃하여 배치될 수 있다. 제2-1 보조 서브 픽셀(APIX2-1)은, 제2-1 서브 픽셀(PIX2-1)의 제2-1 회로부(C2-1)의 신호에 응답하여, 제2-1 서브 픽셀(PIX2-1)과 함께 ON/OFF될 수 있다. 제2-1 보조 서브 픽셀(APIX2-1)은 제2-1 서브 픽셀(PIX2-1)과 동일한 제1 색의 광을 방출할 수 있다.
제2-2 보조 서브 픽셀(APIX2-2)은 제2-2 서브 픽셀(PIX2-2)과 제1 방향으로 이웃하여 배치될 수 있다. 제2-2 보조 서브 픽셀(APIX2-2)은, 제2-2 서브 픽셀(PIX2-2)의 제2-2 회로부(C2-2)의 신호에 응답하여, 제2-2 서브 픽셀(PIX2-2)과 함께 ON/OFF될 수 있다. 제2-2 보조 서브 픽셀(APIX2-2)은 제2-2 서브 픽셀(PIX2-2)과 동일한 제2 색의 광을 방출할 수 있다.
제2-2 영역은, 제2 방향을 따라 순차적으로 배열된 제1-3 보조 서브 픽셀(APIX1-3), 제1-4 보조 서브 픽셀(APIX1-4), 제2-3 보조 서브 픽셀(APIX2-3), 제2-4 보조 서브 픽셀(APIX2-4)을 포함할 수 있다.
제1-3 보조 서브 픽셀(APIX1-3)은 제1-3 서브 픽셀(PIX1-3)과 제1 방향으로 이웃하여 배치될 수 있다. 제1-3 보조 서브 픽셀(APIX1-3)은, 제1-3 서브 픽셀(PIX1-3)의 제1-3 회로부(C1-3)의 신호에 응답하여, 제1-3 서브 픽셀(PIX1-3)과 함께 ON/OFF될 수 있다. 제1-3 보조 서브 픽셀(APIX1-3)은 제1-3 서브 픽셀(PIX1-3)과 동일한 제3 색의 광을 방출할 수 있다.
제1-4 보조 서브 픽셀(APIX1-4)은 제1-4 서브 픽셀(PIX1-4)과 제1 방향으로 이웃하여 배치될 수 있다. 제1-4 보조 서브 픽셀(APIX1-4)은, 제1-4 서브 픽셀(PIX1-4)의 제1-4 회로부(C1-4)의 신호에 응답하여, 제1-4 서브 픽셀(PIX1-4)과 함께 ON/OFF될 수 있다. 제1-4 보조 서브 픽셀(APIX1-4)은 제1-4 서브 픽셀(PIX1-4)과 동일한 제4 색의 광을 방출할 수 있다.
제2-3 보조 서브 픽셀(APIX2-3)은 제2-3 서브 픽셀(PIX2-3)과 제1 방향으로 이웃하여 배치될 수 있다. 제2-3 보조 서브 픽셀(APIX2-3)은, 제2-3 서브 픽셀(PIX2-3)의 제2-3 회로부(C2-3)의 신호에 응답하여, 제2-3 서브 픽셀(PIX2-3)과 함께 ON/OFF될 수 있다. 제2-3 보조 서브 픽셀(APIX2-3)은 제2-3 서브 픽셀(PIX2-3)과 동일한 제3 색의 광을 방출할 수 있다.
제2-4 보조 서브 픽셀(APIX2-4)은 제2-4 서브 픽셀(PIX2-4)과 제1 방향으로 이웃하여 배치될 수 있다. 제2-4 보조 서브 픽셀(APIX2-4)은, 제2-4 서브 픽셀(PIX2-4)의 제2-3 회로부(C2-3)의 신호에 응답하여, 제2-4 서브 픽셀(PIX2-4)과 함께 ON/OFF될 수 있다. 제2-4 보조 서브 픽셀(APIX2-4)은 제2-4 서브 픽셀(PIX2-4)과 동일한 제4 색의 광을 방출할 수 있다.
도 9를 참조하면, 기판(SUB) 상에는, 제1 영역(EA)의 제1-1 서브 픽셀(PIX1-1)과 제2 영역(TA)의 제1-1 보조 서브 픽셀(APIX1-1)이 제1 방향으로 이웃하여 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)은 제1 색을 발광하는 유기발광 다이오드(OLE1) 및 유기발광 다이오드(OLE1)를 구동하는 제1-1 회로부(C1-1)를 포함할 수 있다. 제1-1 보조 서브 픽셀(APIX)은 제1 색을 발광하는 보조 유기발광 다이오드(OLE2)를 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-1 회로부(C1-1)에 의해 구동될 수 있다.
좀 더 구체적으로, 제1-1 회로부(C1-1)는 기판(SUB) 상에 위치할 수 있다. 제1-1 회로부(C1-1)는 하나 이상의 트랜지스터 및 커패시터를 포함할 수 있다. 제1-1 회로부(C1-1)가 형성된 기판(SUB) 상에는, 패시베이션막(PAS) 및 오버코트층(OC)이 순차적으로 형성될 수 있다. 오버코트층(OC)은 패턴되어 제2 영역(TA)에서 제거될 수 있다.
오버코트층(OC) 및 패시베이션막(PAS) 상에는, 유기발광 다이오드(OLE1)와 보조 유기발광 다이오드(OLE2)가 위치할 수 있다. 유기발광 다이오드(OLE1)는 제1-1 전극(E1-1), 제2 전극(E2), 제1-1 전극(E1-1)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-2 전극(E1-2), 제2 전극(E2), 제1-2 전극(E1-2)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 즉, 유기발광 다이오드(OLE1)과 보조 유기발광 다이오드(OLE2)는 유기 발광층(OL)과 제2 전극(E2)을 공유할 수 있다.
제1-1 전극(E1-1)은 오버코트층(OC), 패시베이션막(PAS)을 관통하는 콘택홀을 통해, 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다. 제1-1 전극(E1-1)은 투명도전층(TE), 반사층(ME)이 순차적으로 적층된 구조를 가질 수 있다. 투명도전층(TE), 반사층(ME)의 적층 순서는 변경될 수 있다. 반사층(ME)은 제1 영역(EA)에만 배치될 수 있다. 유기발광 다이오드(OLE1)가 형성된 제1 영역(EA)은, 반사층(ME)을 포함하기 때문에, 발광 영역으로 기능할 뿐 투과 영역으로 기능하지 못한다.
제1-2 전극(E1-2)은 제1-1 전극(E1-1)의 투명도전층(TE)이 연장된 일부일 수 있다. 즉, 제1-1 전극(E1-1)과 제1-2 전극(E1-2)은, 투명도전층(TE)을 공유할 수 있다. 제1-2 전극(E1-2)은 투명 도전층으로만 이루어진 투명 전극일 수 있다. 보조 유기발광 다이오드(OLE2)가 형성된 제2 영역(TA)은, 투명 전극인 제1-2 전극(E1-2)을 포함하기 때문에, 표시장치 구동 시 발광 영역으로 기능할 수 있을 뿐만 아니라, 표시장치 미 구동 시 투과 영역으로 기능할 수 있다.
제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획될 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에서, 반사층(ME)의 에지(edge) 상에는, 뱅크층(BN)이 위치할 수 있다.
다른 예로, 도 10에 도시된 바와 같이, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획되지 않을 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에는, 뱅크층(BN)이 위치하지 않을 수 있다. 이 경우, 개구율이 더욱 개선될 수 있는 이점을 갖는다.
뱅크층(BN)이 형성된 기판(SUB) 상에는 유기 발광층(OL)과 제2 전극(E2)이 순차적으로 위치할 수 있다.
이와 같이, 본 발명의 제2 실시예에 따른 표시장치는 광 투과 영역인 제2 영역(TA)을 포함함으로써 투명 표시장치로 기능하면서도, 제1 영역(EA)뿐만 아니라 제2 영역(TA)에서도 입력 영상을 구현하기 위한 광을 제공할 수 있기 때문에 충분한 개구율을 확보할 수 있다. 따라서, 양질의 투명 표시장치를 제공할 수 있는 이점이 있다.
또한, 본 발명의 제2 실시예에 따른 표시장치는, 요구되는 개구율을 만족하면서도, 원하는 휘도, 유기발광 다이오드의 효율, 투과도 수준에 따라, 제1 영역(EA) 및 제2 영역(TA)의 면적을 제어할 수 있다. 예를 들어, 투과도 수준의 개선이 요구되는 경우, 반사층(ME)의 면적을 제어하여 제1 영역(EA)의 면적을 줄임으로써, 제2 영역(TA)의 면적을 상대적으로 증가시킬 수 있다. 이와 같이, 본 발명의 제2 실시예는 설계 자유도가 현저히 개선된 투명 표시장치를 제공할 수 있는 이점을 갖는다.
이상에서는, 제1-1 서브 픽셀과 제1-1 보조 서브 픽셀의 구성을 예로 들어 설명하였다. 도시하지는 않았으나, 도 9와 같은 구조는, 제1-2 서브 픽셀(PIX1-2)과 제1-2 보조 서브 픽셀(APIX1-2), 제1-3 서브 픽셀(PIX1-3)과 제1-3 보조 서브 픽셀(APIX1-3), 제1-4 서브 픽셀(PIX1-4)과 제1-4 보조 서브 픽셀(APIX1-4), 제2-1 서브 픽셀(PIX2-1)과 제2-1 보조 서브 픽셀(APIX2-1), 제2-2 서브 픽셀(PIX2-2)과 제2-2 보조 서브 픽셀(APIX2-2), 제2-3 서브 픽셀(PIX2-3)과 제2-3 보조 서브 픽셀(APIX2-3), 제2-1 서브 픽셀(PIX2-4)과 제2-1 보조 서브 픽셀(APIX2-4) 각각 에도 동일하게 적용될 수 있다.
<제1 변형예>
도 11은 제2 실시예의 제1 변형 예를 나타낸 것으로, 도 8을 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 11을 참조하면, 기판(SUB) 상에는, 제1 영역(EA)의 제1-1 서브 픽셀(PIX1-1)과 제2 영역(TA)의 제1-1 보조 서브 픽셀(APIX1-1)이 제1 방향으로 이웃하여 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)은 제1 색을 발광하는 유기발광 다이오드(OLE1) 및 유기발광 다이오드(OLE1)를 구동하는 제1-1 회로부(C1-1)를 포함할 수 있다. 제1-1 보조 서브 픽셀(APIX)은 제1 색을 발광하는 보조 유기발광 다이오드(OLE2)를 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-1 회로부(C1-1)에 의해 구동될 수 있다.
좀 더 구체적으로, 제1-1 회로부(C1-1)는 기판(SUB) 상에 위치할 수 있다. 제1-1 회로부(C1-1)는 하나 이상의 트랜지스터 및 커패시터를 포함할 수 있다. 제1-1 회로부(C1-1)가 형성된 기판(SUB) 상에는, 패시베이션막(PAS) 및 오버코트층(OC)이 순차적으로 형성될 수 있다. 오버코트층(OC)은 패턴되어 제2 영역(TA)에서 제거될 수 있다.
오버코트층(OC) 및 패시베이션막(PAS) 상에는, 유기발광 다이오드(OLE1)와 보조 유기발광 다이오드(OLE2)가 위치할 수 있다. 유기발광 다이오드(OLE1)는 제1-1 전극(E1-1), 제2 전극(E2), 제1-1 전극(E1-1)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-2 전극(E1-2), 제2 전극(E2), 제1-2 전극(E1-2)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 즉, 유기발광 다이오드(OLE1)과 보조 유기발광 다이오드(OLE2)는 유기 발광층(OL)과 제2 전극(E2)을 공유할 수 있다.
제1-1 전극(E1-1)은 오버코트층(OC), 패시베이션막(PAS)을 관통하는 픽셀 콘택홀(PH)을 통해, 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다. 예를 들어, 제1-1 전극(E1-1)을 구성하는 제1 투명도전층(TE1)은 픽셀 콘택홀(PH)을 통해 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다.
제1-1 전극(E1-1)은 제1 투명도전층(TE1), 반사층(ME), 제2 투명도전층(TE2)이 순차적으로 적층된 구조를 가질 수 있다. 제1 투명도전층(TE1)과 반사층(ME) 사이에는 중간 절연막(IN)이 개재될 수 있다. 제1 투명도전층(TE1)과 반사층(ME)은, 중간 절연막(IN)을 관통하는 오픈홀(INH)을 통해 연결될 수 있다. 중간 절연막(IN), 반사층(ME), 제2 투명도전층(TE2)은 제1 영역(EA)에만 배치될 수 있다. 유기발광 다이오드(OLE1)가 형성된 제1 영역(EA)은, 반사층(ME)을 포함하기 때문에, 발광 영역으로 기능할 뿐 투과 영역으로 기능하지 못한다.
제1-2 전극(E1-2)은 제1-1 전극(E1-1)의 제1 투명도전층(TE1)이 연장된 일부일 수 있다. 즉, 제1-1 전극(E1-1)과 제1-2 전극(E1-2)은, 제1 투명도전층(TE1)을 공유할 수 있다. 제1-2 전극(E1-2)은 투명 도전층으로만 이루어진 투명 전극일 수 있다. 보조 유기발광 다이오드(OLE2)가 형성된 제2 영역(TA)은, 투명 전극인 제1-2 전극(E1-2)을 포함하기 때문에, 표시장치 구동 시 발광 영역으로 기능할 수 있을 뿐만 아니라, 표시장치 미 구동 시 투과 영역으로 기능할 수 있다.
제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획될 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에서, 중간 절연막(IN), 반사층(ME), 제2 투명도전층(TE2)의 에지(edge) 상에는, 뱅크층(BN)이 위치할 수 있다. 뱅크층(BN)은 개구부를 포함할 수 있고, 개구부는 제1 영역(EA)의 제2 투명도전층(TE2) 및 제2 영역(TA)의 제1 투명도전층(TE1)을 노출할 수 있다.
다른 예로, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획되지 않을 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에는, 뱅크층(BN)이 위치하지 않을 수 있다. 이 경우, 개구율이 더욱 개선될 수 있는 이점을 갖는다.
뱅크층(BN)이 형성된 기판(SUB) 상에는 유기 발광층(OL)과 제2 전극(E2)이 순차적으로 위치할 수 있다.
이상에서는, 제1-1 서브 픽셀과 제1-1 보조 서브 픽셀의 구성을 예로 들어 설명하였다. 도시하지는 않았으나, 도 11과 같은 구조는, 제1-2 서브 픽셀(PIX1-2)과 제1-2 보조 서브 픽셀(APIX1-2), 제1-3 서브 픽셀(PIX1-3)과 제1-3 보조 서브 픽셀(APIX1-3), 제1-4 서브 픽셀(PIX1-4)과 제1-4 보조 서브 픽셀(APIX1-4), 제2-1 서브 픽셀(PIX2-1)과 제2-1 보조 서브 픽셀(APIX2-1), 제2-2 서브 픽셀(PIX2-2)과 제2-2 보조 서브 픽셀(APIX2-2), 제2-3 서브 픽셀(PIX2-3)과 제2-3 보조 서브 픽셀(APIX2-3), 제2-1 서브 픽셀(PIX2-4)과 제2-1 보조 서브 픽셀(APIX2-4) 각각 에도 동일하게 적용될 수 있다.
도 12a 내지 도 12e는, 도 11 구조에서 유기발광 다이오드 및 보조 유기발광 다이오드를 형성하는 공정을 시계열적으로 나타낸 도면들이다.
도 12a를 참조하면, 오버코트층(OC)이 형성된 기판 상에 제1 투명도전물질을 도포하고, 습식 식각(Wet etch) 공정을 통해 패턴하여, 제1 투명도전층(TE1)을 형성한다. 제1 투명도전층(TE1)은 제1 영역(EA) 중 제1-1 서브 픽셀(PIX1-1)에 대응하는 영역(이하, 제1-1 서브 픽셀(PIX1-1) 영역)과 제2 영역(TA) 중 제1-1 보조 서브 픽셀(APIX1-1)에 대응하는 영역(이하, 제1-1 보조 서브 픽셀(APIX1-1) 영역) 상에 일체로 형성될 수 있다. 제1 투명도전물질은 ITO일 수 있으나, 이에 한정되는 것은 아니다. 제1 투명도전층(TE1)은 오버코트층(OC) 및 패시베이션막(PAS)을 관통하는 픽셀 콘택홀(PH)을 통해, 제1 영역(EA)에서 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다.
도 12b를 참조하면, 제1 투명도전층(TE1)이 형성된 기판 상에 무기절연물질을 도포하고, 건식 식각(dry etch) 공정을 통해 패턴하여, 제1 투명도전층(TE1)의 적어도 일부를 노출하는 오픈홀(INH)을 형성한다. 무기절연물질은 실리콘 산화물(SiOx)일 수 있으나, 이에 한정되는 것은 아니다. 건식 식각을 통해 무기절연물질을 패턴하여 오픈홀(INH)을 형성하기 때문에, 제1 투명도전층(TE1)은 패턴되지 않을 수 있다.
도 12c를 참조하면, 무기절연물질 상에, 금속 물질 및 제2 투명도전물질을 순차적으로 도포하고, 습식 식각(wet etch) 공정을 통해 패턴하여, 반사층(ME) 및 제2 투명도전층(TE2)을 형성한다. 반사층(ME) 및 제2 투명도전층(TE2)은 제1-1 서브 픽셀(PIX1-1) 영역 상에만 위치할 수 있다. 반사층(ME)은 오픈홀(INH)을 통해 제1 투명도전층(TE1)과 전기적으로 연결될 수 있다. 금속 물질은 몰리티타늄(MoTi)이고, 제2 투명도전물질은 ITO일 수 있으나, 이에 한정되는 것은 아니다. 습식 식각 공정을 통해 금속 물질과 제2 투명도전물질을 패턴하기 때문에 무기절연물질은 패턴되지 않을 수 있다. 따라서, 반사층(ME) 및 제2 투명도전층(TE2)을 형성하기 위한 습식 식각 공정 중에, 무기절연물질 하부에 위치하는 제1 투명도전층(TE1)이 손상되는 것을 방지할 수 있다.
도 12d를 참조하면, 반사층(ME) 및 제2 투명도전층(TE2)이 형성된 후, 건식 식각(dry etch) 공정을 통해, 무기절연물질을 패턴하여 중간 절연막(IN)을 형성한다. 건식 식각 공정 중, 반사층(ME) 및 제2 투명도전층(TE2) 하부에 위치하여, 반사층(ME) 및 제2 투명도전층(TE2)에 의해 마스킹된 무기절연물질의 일부 만이 제1 투명도전층(TE1) 상에 잔류할 수 있다. 건식 식각 공정 후, 잔류한 무기절연물질의 일부는 중간 절연막(IN)으로 지칭될 수 있다. 중간 절연막(IN)은 제1-1 서브 픽셀(PIX1-1) 영역 상에만 위치할 수 있고, 제1 투명도전층(TE1)과 반사층(ME) 사이에 개재될 수 있다. 무기절연물질이 패턴됨에 따라, 제1 투명도전층(TE1) 중 제1-1 보조 서브 픽셀(APIX1-1) 영역에 대응하는 부분은 노출될 수 있다.
도 12e를 참조하면, 제1-1 서브 픽셀(PIX1-1) 영역 및 제1-1 보조 서브 픽셀(APIX1-1) 영역을 구획하기 위한 뱅크층(BN)을 형성한다. 뱅크층(BN)은 개구부를 포함하며, 개구부는 제1-1 서브 픽셀(PIX1-1) 영역에서 제2 투명도전층(TE2)을 노출하고, 제1-1 보조 서브 픽셀(APIX1-1) 영역에서 제1 투명도전층(TE1)을 노출할 수 있다. 뱅크층(BN)이 형성된 기판(SUB) 상에 유기 발광층(OL) 및 제2 전극(E2)을 순차적으로 형성한다.
제1-1 서브 픽셀(PIX1-1) 영역 상에 위치하는 제1 투명도전층(TE1), 반사층(ME), 제2 투명도전층(TE2)는, 제1-1 전극(E1-1)으로 지칭될 수 있고, 유기 발광층(OL), 제2 전극(E2)와 함께 유기발광 다이오드(OLE1)를 구성할 수 있다. 제1-1 보조 서브 픽셀(APIX1-1) 영역 상에 위치하는 제1 투명도전층(TE1)은, 제1-2 전극(E1-2)으로 지칭될 수 있고, 유기 발광층(OL), 제2 전극(E2)와 함께 보조 유기발광 다이오드(OLE2)를 구성할 수 있다.
<제2 변형예>
도 13은 제2 실시예의 제2 변형 예를 나타낸 것으로, 도 8을 Ⅲ-Ⅲ'로 절취한 단면도이다.
도 13을 참조하면, 기판(SUB) 상에는, 제1 영역(EA)의 제1-1 서브 픽셀(PIX1-1)과 제2 영역(TA)의 제1-1 보조 서브 픽셀(APIX1-1)이 제1 방향으로 이웃하여 배열될 수 있다. 제1-1 서브 픽셀(PIX1-1)은 제1 색을 발광하는 유기발광 다이오드(OLE1) 및 유기발광 다이오드(OLE1)를 구동하는 제1-1 회로부(C1-1)를 포함할 수 있다. 제1-1 보조 서브 픽셀(APIX)은 제1 색을 발광하는 보조 유기발광 다이오드(OLE2)를 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-1 회로부(C1-1)에 의해 구동될 수 있다.
좀 더 구체적으로, 제1-1 회로부(C1-1)는 기판(SUB) 상에 위치할 수 있다. 제1-1 회로부(C1-1)는 하나 이상의 트랜지스터 및 커패시터를 포함할 수 있다. 제1-1 회로부(C1-1)가 형성된 기판(SUB) 상에는, 패시베이션막(PAS) 및 오버코트층(OC)이 순차적으로 형성될 수 있다. 오버코트층(OC)은 패턴되어 제2 영역(TA)에서 제거될 수 있다.
오버코트층(OC) 및 패시베이션막(PAS) 상에는, 유기발광 다이오드(OLE1)와 보조 유기발광 다이오드(OLE2)가 위치할 수 있다. 유기발광 다이오드(OLE1)는 제1-1 전극(E1-1), 제2 전극(E2), 제1-1 전극(E1-1)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 보조 유기발광 다이오드(OLE2)는 제1-2 전극(E1-2), 제2 전극(E2), 제1-2 전극(E1-2)과 제2 전극(E2) 사이에 개재된 유기 발광층(OL)을 포함할 수 있다. 즉, 유기발광 다이오드(OLE1)과 보조 유기발광 다이오드(OLE2)는 유기 발광층(OL)과 제2 전극(E2)을 공유할 수 있다.
제1-1 전극(E1-1)은 오버코트층(OC), 패시베이션막(PAS)을 관통하는 픽셀 콘택홀(PH)을 통해, 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다. 예를 들어, 제1-1 전극(E1-1)을 구성하는 제1 투명도전층(TE1)은 픽셀 콘택홀(PH)을 통해 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다.
제1-1 전극(E1-1)은 제1 투명도전층(TE1), 반사층(ME), 제2 투명도전층(TE2)이 순차적으로 적층된 구조를 가질 수 있다. 제1 투명도전층(TE1), 반사층(ME)은 제1 영역(EA)에만 배치될 수 있다. 유기발광 다이오드(OLE1)가 형성된 제1 영역(EA)은, 반사층(ME)을 포함하기 때문에, 발광 영역으로 기능할 뿐 투과 영역으로 기능하지 못한다.
제1-2 전극(E1-2)은 제1-1 전극(E1-1)의 제2 투명도전층(TE2)이 연장된 일부일 수 있다. 즉, 제1-1 전극(E1-1)과 제1-2 전극(E1-2)은, 제2 투명도전층(TE2)을 공유할 수 있다. 제1-2 전극(E1-2)은 투명 도전층으로만 이루어진 투명 전극일 수 있다. 보조 유기발광 다이오드(OLE2)가 형성된 제2 영역(TA)은, 투명 전극인 제1-2 전극(E1-2)을 포함하기 때문에, 표시장치 구동 시 발광 영역으로 기능할 수 있을 뿐만 아니라, 표시장치 미 구동 시 투과 영역으로 기능할 수 있다.
제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획될 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에서, 제1 투명도전층(TE1), 반사층(ME)의 에지(edge) 상에는, 뱅크층(BN)이 위치할 수 있다. 뱅크층(BN)은 개구부를 포함할 수 있고, 개구부는 제1 영역(EA)의 제2 투명도전층(TE2) 및 제2 영역(TA)의 제2 투명도전층(TE2)을 노출할 수 있다.
다른 예로, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1)은 뱅크층(BN)에 의해 구획되지 않을 수 있다. 즉, 제1-1 서브 픽셀(PIX1-1)과 제1-1 보조 서브 픽셀(APIX1-1) 사이에는, 뱅크층(BN)이 위치하지 않을 수 있다. 이 경우, 개구율이 더욱 개선될 수 있는 이점을 갖는다.
뱅크층(BN)이 형성된 기판(SUB) 상에는 유기 발광층(OL)과 제2 전극(E2)이 순차적으로 위치할 수 있다.
이상에서는, 제1-1 서브 픽셀과 제1-1 보조 서브 픽셀의 구성을 예로 들어 설명하였다. 도시하지는 않았으나, 도 13과 같은 구조는, 제1-2 서브 픽셀(PIX1-2)과 제1-2 보조 서브 픽셀(APIX1-2), 제1-3 서브 픽셀(PIX1-3)과 제1-3 보조 서브 픽셀(APIX1-3), 제1-4 서브 픽셀(PIX1-4)과 제1-4 보조 서브 픽셀(APIX1-4), 제2-1 서브 픽셀(PIX2-1)과 제2-1 보조 서브 픽셀(APIX2-1), 제2-2 서브 픽셀(PIX2-2)과 제2-2 보조 서브 픽셀(APIX2-2), 제2-3 서브 픽셀(PIX2-3)과 제2-3 보조 서브 픽셀(APIX2-3), 제2-1 서브 픽셀(PIX2-4)과 제2-1 보조 서브 픽셀(APIX2-4) 각각 에도 동일하게 적용될 수 있다.
도 14a 내지 도 14c는, 도 13 구조에서 유기발광 다이오드 및 보조 유기발광 다이오드를 형성하는 공정을 시계열적으로 나타낸 도면들이다.
도 14a를 참조하면, 오버코트층(OC)이 형성된 기판 상에 제1 투명도전물질 및 금속 물질을 도포하고, 습식 식각(Wet etch) 공정을 통해 패턴하여, 제1 투명도전층(TE1) 및 반사층(ME)을 형성한다. 제1 투명도전층(TE1) 및 반사층(ME)은, 제1-1 서브 픽셀(PIX1-1) 영역 상에만 위치할 수 있다. 제1 투명도전물질은 ITO일 수 있고, 금속 물질은 몰리티타늄(MoTi)일 수 있으나, 이에 한정되는 것은 아니다. 제1 투명도전층(TE1)은 오버코트층(OC) 및 패시베이션막(PAS)을 관통하는 픽셀 콘택홀(PH)을 통해, 제1 영역(EA)에서 제1-1 회로부(C1-1)와 전기적으로 연결될 수 있다.
도 14b를 참조하면, 제1 투명도전층(TE1) 및 반사층(ME)이 형성된 기판(SUB) 상에 제2 투명 도전 물질을 도포하고, 습식 식각(wet etch) 공정을 통해 패턴하여, 제2 투명도전층(TE2)을 형성한다. 제2 투명도전층(TE2)은, 제1-1 서브 픽셀(PIX1-1) 영역 및 제1-1 보조 서브 픽셀(APIX1-1) 영역 상에 일체로 형성될 수 있다. 제2 투명도전물질은 ITO일 수 있으나, 이에 한정되는 것은 아니다.
도 14c를 참조하면, 제1-1 서브 픽셀(PIX1-1) 영역 및 제1-1 보조 서브 픽셀(APIX1-1) 영역을 구획하기 위한 뱅크층(BN)을 형성한다. 뱅크층(BN)은 개구부를 포함하며, 개구부는 제1-1 서브 픽셀(PIX1-1) 영역에서 제2 투명도전층(TE2)의 일부를 노출하고, 제1-1 보조 서브 픽셀(APIX1-1) 영역에서 제1 투명도전층(TE2)의 일부를 노출할 수 있다. 뱅크층(BN)이 형성된 기판(SUB) 상에 유기 발광층(OL) 및 제2 전극(E2)을 순차적으로 형성한다.
제1-1 서브 픽셀(PIX1-1) 영역 상에 위치하는 제1 투명도전층(TE1), 반사층(ME), 제2 투명도전층(TE2)는, 제1-1 전극(E1-1)으로 지칭될 수 있고, 유기 발광층(OL), 제2 전극(E2)와 함께 유기발광 다이오드(OLE1)를 구성할 수 있다. 제1-1 보조 서브 픽셀(APIX1-1) 영역 상에 위치하는 제2 투명도전층(TE2)은, 제1-2 전극(E1-2)으로 지칭될 수 있고, 유기 발광층(OL), 제2 전극(E2)와 함께 보조 유기발광 다이오드(OLE2)를 구성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
PIX : 서브 픽셀 APIX : 보조 서브 픽셀
EA : 제1 영역 TA : 제2 영역
C: 회로부 OLE1 : 유기발광 다이오드
OLE2 : 보조 유기발광 다이오드 E1-1 : 제1-1 전극
E1-2 : 제1-2 전극 OL : 유기 발광층
E2 : 제2 전극

Claims (14)

  1. 유기발광 다이오드를 갖는 서브 픽셀, 및 상기 서브 픽셀과 이웃하며 보조 유기발광 다이오드를 갖는 보조 서브 픽셀이 배열된 기판을 포함하고,
    상기 기판은 상기 서브 픽셀이 배열되는 제1 영역 및 상기 보조 서브 픽셀이 배열되는 제2 영역이 정의되고,
    상기 유기발광 다이오드는,
    상기 제1 영역 및 제2 영역에 연장되어 위치하는 제1 투명도전층, 상기 제1 영역에 위치하는 제2 투명도전층, 및 반사층을 포함하는 제1-1 전극을 포함하고,
    상기 보조 유기발광 다이오드는,
    상기 제1 투명도전층이 연장되어 마련된 제1-2 전극을 포함하고,
    상기 제1 영역과 중첩하는 영역에서 상기 제1 투명도전층과 상기 반사층 사이에 배치되는 중간 절연막을 포함하는, 투명 표시장치.
  2. 제 1 항에 있어서,
    상기 유기발광 다이오드 및 상기 보조 유기발광 다이오드는,
    상기 제1-1 전극 및 상기 제1-2 전극 위에 위치하는 유기 발광층, 및 상기 유기 발광층 위에 위치하는 제2 전극을 공유하는, 투명 표시장치.
  3. 제 2 항에 있어서,
    상기 서브 픽셀은,
    하나 이상의 트랜지스터를 포함하는 회로부를 포함하고,
    상기 회로부는,
    상기 유기발광 다이오드 및 상기 보조 유기발광 다이오드와 전기적으로 연결되는, 투명 표시장치.
  4. 제 3 항에 있어서,
    상기 제2 영역은, 상기 투명 표시장치 구동 시 광을 방출하며, 상기 투명 표시장치의 미 구동 시 외광을 투과하는, 투명 표시장치.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 제2 투명도전층은,
    상기 제1 영역에서, 상기 반사층 위에 위치하고,
    상기 제1 투명도전층은,
    상기 제1 영역에서, 상기 반사층 아래에 위치하는, 투명 표시장치.
  7. 제 6 항에 있어서,
    상기 반사층과 상기 제1 투명도전층은,
    상기 제1 영역에서, 상기 중간 절연막을 관통하는 오픈홀을 통해 연결되는, 투명 표시장치.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 회로부와 상기 제1 투명도전층 사이에 적층된 패시베이션막, 및 오버코트층을 더 포함하고,
    상기 오버코트층은,
    상기 제2 영역에서 제거되는, 투명 표시장치.
  10. 제 9 항에 있어서,
    상기 제1 투명도전층은,
    상기 제1 영역에서 상기 오버코트층과 접촉하고, 상기 제2 영역에서 상기 패시베이션막과 접촉하는, 투명 표시장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 제1 영역과 상기 제2 영역 사이에 배치된 뱅크층을 더 포함하는, 투명 표시장치.
KR1020190108401A 2019-09-02 2019-09-02 투명 표시장치 Active KR102732988B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190108401A KR102732988B1 (ko) 2019-09-02 2019-09-02 투명 표시장치
US16/938,451 US11683946B2 (en) 2019-09-02 2020-07-24 Transparent display device
CN202010788822.6A CN112447800B (zh) 2019-09-02 2020-08-07 透明显示装置
US18/313,974 US12284862B2 (en) 2019-09-02 2023-05-08 Transparent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190108401A KR102732988B1 (ko) 2019-09-02 2019-09-02 투명 표시장치

Publications (2)

Publication Number Publication Date
KR20210026931A KR20210026931A (ko) 2021-03-10
KR102732988B1 true KR102732988B1 (ko) 2024-11-20

Family

ID=74682315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108401A Active KR102732988B1 (ko) 2019-09-02 2019-09-02 투명 표시장치

Country Status (3)

Country Link
US (2) US11683946B2 (ko)
KR (1) KR102732988B1 (ko)
CN (1) CN112447800B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12336367B2 (en) * 2020-11-30 2025-06-17 Sharp Kabushiki Kaisha Display device
KR20220096188A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시 장치
WO2023122895A1 (zh) * 2021-12-27 2023-07-06 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
US7834543B2 (en) * 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
CN101609838B (zh) * 2008-06-20 2011-12-07 群康科技(深圳)有限公司 有机发光二极管显示装置及其制造方法
KR20100000408A (ko) 2008-06-24 2010-01-06 엘지디스플레이 주식회사 유기발광다이오드 표시소자와 그 제조방법
KR101084198B1 (ko) * 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097337B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101156440B1 (ko) * 2010-03-09 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120003136A (ko) 2010-07-02 2012-01-10 이재복 골프 연습장치
KR101714539B1 (ko) * 2010-08-24 2017-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101954981B1 (ko) * 2010-09-24 2019-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101811702B1 (ko) * 2010-10-27 2017-12-26 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101338251B1 (ko) * 2012-06-13 2013-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140016111A (ko) * 2012-07-30 2014-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101548304B1 (ko) * 2013-04-23 2015-08-28 엘지디스플레이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR102192592B1 (ko) * 2013-07-22 2020-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102112649B1 (ko) * 2013-11-25 2020-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 리페어 방법
KR102096800B1 (ko) * 2013-11-26 2020-04-06 엘지디스플레이 주식회사 유기발광표시장치의 제조방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
US9666814B2 (en) * 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR102411565B1 (ko) 2014-11-25 2022-06-22 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 그 제조 방법
KR102555656B1 (ko) * 2015-05-29 2023-07-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102545527B1 (ko) 2015-09-01 2023-06-21 엘지디스플레이 주식회사 투명표시장치
KR101795579B1 (ko) * 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102484645B1 (ko) * 2015-12-15 2023-01-03 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102642369B1 (ko) * 2016-03-25 2024-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102554862B1 (ko) * 2016-11-21 2023-07-14 삼성디스플레이 주식회사 표시 장치
KR102491261B1 (ko) * 2017-10-31 2023-01-20 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
CN108336111A (zh) * 2018-01-30 2018-07-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制造方法
CN110518034B (zh) * 2019-07-24 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示屏及其制作方法、oled显示装置
CN110931652A (zh) * 2019-11-26 2020-03-27 深圳市华星光电半导体显示技术有限公司 Oled双面显示装置

Also Published As

Publication number Publication date
US20210066644A1 (en) 2021-03-04
KR20210026931A (ko) 2021-03-10
CN112447800B (zh) 2024-12-27
US11683946B2 (en) 2023-06-20
US12284862B2 (en) 2025-04-22
CN112447800A (zh) 2021-03-05
US20230284472A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
KR102701040B1 (ko) 표시장치
KR102571354B1 (ko) 전계발광 표시장치
CN111354304B (zh) 显示装置
CN107664862B (zh) 显示装置及其制造方法
KR102334953B1 (ko) 표시장치 및 그 구동방법
CN109216417B (zh) 显示装置
KR101127859B1 (ko) 단색 발광 표시장치 및 이의 제조방법
CN111326673B (zh) 显示装置
US12284862B2 (en) Transparent display device
KR102794626B1 (ko) 표시장치
KR102460917B1 (ko) 표시장치
KR20200039263A (ko) 표시장치
KR102344142B1 (ko) 표시장치
KR102742495B1 (ko) 표시장치
KR102646400B1 (ko) 표시장치
US12245458B2 (en) Display with dyed interlayer to reduce external reflectance
KR102590336B1 (ko) 표시장치
TW202501434A (zh) 顯示裝置
KR20200029937A (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190902

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220831

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190902

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230704

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240229

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241112

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration