CN109768015B - 一种阵列基板及其制造方法 - Google Patents
一种阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN109768015B CN109768015B CN201910083050.3A CN201910083050A CN109768015B CN 109768015 B CN109768015 B CN 109768015B CN 201910083050 A CN201910083050 A CN 201910083050A CN 109768015 B CN109768015 B CN 109768015B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- area
- terminal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000004380 ashing Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 29
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板及其制造方法，涉及液晶显示技术领域，该阵列基板的制造方法在有源层上通过多灰阶光罩对第一光阻进行曝光和显影，使第一光阻形成位于栅极上方的第一厚光阻区、位于端子栅极上方的第一无光阻区以及位于第一厚光阻区和第一无光阻区之间的第一薄光阻区；再刻蚀掉第一无光阻区内的有源层和栅极绝缘层，形成位于端子栅极上方的端子接触孔；对第一光阻进行灰化后刻蚀形成位于栅极上方的半导体层；使得制造源漏极金属的第二金属层可以通过端子接触孔与端子栅极直接连接，同时通过像素电极设在源漏极金属层下的结构减少光罩数量，避免了通过其他导电层桥接的不良风险。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
多阶曝光技术(Multi-tone mask，MTM)常用于显示行业内的阵列基板制程以缩减光罩数量，降低成本。传统的多阶曝光技术主要应用于通过一次性曝光和多次刻蚀实现半导体层和源漏极金属层的图案化，主要工艺流程如图1所示。工艺流程依序是：
S1：栅极金属成膜和图案化；
S2：栅极绝缘层、半导体层、源漏极金属成膜；
S3：使用多灰阶光罩进行多阶曝光；
S4：非沟道区半导体层、源漏极金属图案化；
S5：光阻灰化减薄；
S6：沟道区金属和半导体层刻蚀，TFT形成。
上述多阶曝光技术主要应用于半导体层和源漏极金属层，导致源漏极金属下就一定会有半导体层，而端子区域内源漏极金属与栅极金属无法通过栅极绝缘层的通孔直接互连，需要额外的金属或者非金属导体桥接，在设计上一般采用像素电极或者公共电极的透明导电层ITO进行桥接。
基于上述多阶曝光技术开发的用于FFS显示的阵列基板6道光罩工艺流程后续依序是：
S7：第一无机绝缘层和有机绝缘层形成，有机绝缘层图案化；
S8：公共电极层形成和图案化；
S9：第二无机绝缘层形成和图案化；
S10：像素电极层形成和图案化。
其中，6道光罩依次用于：栅极金属图案化、半导体层及源漏极图案化（MTM光罩）、有机绝缘层图案化、公共电极层图案化、第二无机绝缘层图案化、像素电极层图案化。
上述制程存在以下缺点：
1.端子区域内源漏极金属与栅极金属需要经过ITO桥接才能导通，断路或阻抗异常的风险较高；
2． 背沟道会遭受到干法刻蚀所用刻蚀气体或者湿法刻蚀所用刻蚀液中F等氧化性离子的影响，导致TFT特性不佳；
3.FFS模式的阵列基板制程所需要的光罩数量较多；
4.需要额外的有机绝缘膜，成本较高。
发明内容
为了解决上述问题，本发明提供了一种阵列基板及其制造方法，利用多阶曝光技术和多次刻蚀使得第二金属层可以通过端子接触孔与端子栅极直接连接，避免了通过其他导电层桥接的不良风险，同时通过像素电极设在源漏极金属层下的结构减少光罩数量。
本发明提供的技术方案如下：
根据本发明的第一方面，本发明公开了一种阵列基板的制造方法，该制造方法包括以下步骤：
S1：在衬底基板上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极和位于端子区域内的端子栅极；
S2：在第一金属层上覆盖并形成栅极绝缘层，接着在栅极绝缘层上覆盖有源层；
S3：在有源层上涂覆第一光阻，通过多灰阶光罩对第一光阻进行曝光和显影，使第一光阻形成位于栅极上方的第一厚光阻区、位于端子栅极上方的第一无光阻区以及位于第一厚光阻层和第一无光阻区之间的第一薄光阻区；
S4：在所述S3的基础上进行刻蚀，刻蚀掉第一无光阻区内的有源层和栅极绝缘层，形成位于端子栅极上方的端子接触孔；
S5：对第一光阻进行灰化，第一薄光阻区被灰化干净，第一厚光阻区厚度减薄，再进行刻蚀，刻蚀掉除第一厚光阻区覆盖区域以外的有源层，形成位于栅极上方的半导体层；
S6：剥离残留的第一光阻；
S7-1：在所述S6的基础上覆盖第一透明导电层，再在第一透明导电层上覆盖第二金属层；
S8-1：对第二金属层进行图案化形成位于像素区域内的源漏极金属层和位于端子区域内的部分第二金属层；
S9-1：对第一透明导电层进行图案化，暴露出沟道区域的半导体层，并将端子区域内的第一透明导电层与像素区域内的第一透明导电层断开；
S10-1：在所述S9-1的基础上覆盖并形成第一无机绝缘层，对第一无机绝缘层进行图案化形成位于端子栅极上方的第二端子接触孔；
S11-1：在所述S10-1的基础上覆盖第二透明导电层，对第二透明导电层进行图案化。
根据本发明的第二方面，本发明公开了一种阵列基板的制造方法，该制造方法包括以下步骤：
S1：在衬底基板上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极和位于端子区域内的端子栅极；
S2：在第一金属层上覆盖并形成栅极绝缘层，接着在栅极绝缘层上覆盖有源层；
S3：在有源层上涂覆第一光阻，通过多灰阶光罩对第一光阻进行曝光和显影，使第一光阻形成位于栅极上方的第一厚光阻区、位于端子栅极上方的第一无光阻区以及位于第一厚光阻层和第一无光阻区之间的第一薄光阻区；
S4：在所述S3的基础上进行刻蚀，刻蚀掉第一无光阻区内的有源层和栅极绝缘层，形成位于端子栅极上方的端子接触孔；
S5：对第一光阻进行灰化，第一薄光阻区被灰化干净，第一厚光阻区厚度减薄，再进行刻蚀，刻蚀掉除第一厚光阻区覆盖区域以外的有源层，形成位于栅极上方的半导体层；
S6：剥离残留的第一光阻；
S7-2：在所述S6的基础上覆盖第一透明导电层，再在第一透明导电层上覆盖第二金属层；在第二金属层上涂覆第二光阻，通过多灰阶光罩对第二光阻进行曝光和显影，使第二光阻在像素区域内形成位于沟道区域上方的第二无光阻区、位于该第二无光阻两侧的第二厚光阻区、位于非薄膜晶体管区域上方的第二薄光阻区，在端子区域内形成位于端子栅极上方的第二厚光阻区、位于该第二厚光阻区两侧的第二无光阻区；
S8-2：在所述S7-2的基础上进行刻蚀，刻蚀掉像素区域和端子区域第二无光阻区内暴露的第二金属层和第一透明导电层；形成像素区域内暴露的薄膜晶体管沟道，并将端子区域内的第二金属层和第一透明导电层与像素区域内的第二金属层和第一透明导电层断开；
S9-2：对第二光阻进行灰化，第二薄光阻区被灰化干净，第二厚光阻区厚度减薄；
S10-2：在所述S9-2的基础上进行刻蚀，刻蚀掉像素区域内非薄膜晶体管区域的第二金属层，形成像素区域内的源漏极金属层和位于端子区域内的部分第二金属层；
S11-2：剥离残留的第二光阻，覆盖第一无机绝缘层，对第一无机绝缘层进行图案化形成位于端子栅极上方的第三端子接触孔；
S12-2：在所述S11-2的基础上覆盖第二透明导电层，对第二透明导电层进行图案化。
优选地，所述S5中通过湿法刻蚀掉除第一厚光阻区覆盖区域以外的有源层；湿法刻蚀所用的刻蚀液包含去除剂，去除剂用于去除暴露的端子栅极被氧化形成的金属氧化物。
优选地，上述S8-2中通过湿法刻蚀同时刻蚀沟道区域和端子区域内暴露的第二金属层和第一透明导电层。
优选地，所述第二透明导电层在图案化后形成位于像素区域内的公共电极和位于端子区域内的端子连接部，端子连接部通过第二端子接触孔与端子区域内的第二金属层电性连接，端子区域内的第二金属层再通过端子接触孔内的第一透明导电层与端子栅极电性连接。
优选地，像素区域内的源漏极金属层与位于其下方的第一透明导电层直接接触，所述第一透明导电层与位于其下方的半导体层直接接触。
本发明还公开了一种阵列基板，该阵列基板采用上述任一种阵列基板的制造方法制造。
与现有技术相比，本发明能够带来以下至少一项有益效果：
1、第二金属层可以通过端子接触孔与端子栅极直接连接，避免了通过其他导电层桥接的不良风险；
2、无需额外的有机绝缘层，像素区域不需要设计像素接触孔，有效提升了产品良率；
3、通过像素电极设在源漏极金属层下的结构减少光罩数量，进一步地，通过相应的多阶曝光方法减少光罩数量。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1为一种现有的阵列基板的制造方法流程示意图；
图2a~2f为本发明中阵列基板的制造方法步骤示意图；
图3为实施例1中在图2f基础上的后续制造方法流程示意图；
图4为采用图3所示制造方法的阵列基板结构示意图；
图5a~5f为实施例2中在图2f基础上的后续制造方法步骤示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
如图2a至图2f所示为本发明中阵列基板的制造方法示意图，该方法包括以下步骤：
S1（1st mask）：如图2a所示，在衬底基板01上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极021和与栅极021连接的扫描线（图未示）、以及位于端子区域内的端子栅极022。
S2：如图2b所示，首先在第一金属层上覆盖栅极绝缘层03，接着在栅极绝缘层03上覆盖有源层04。
S3（2nd mask）：如图2c所示，在有源层04上涂覆第一光阻10，通过多灰阶光罩对第一光阻10进行曝光和显影，使第一光阻10形成位于栅极021上方的第一厚光阻区101、位于端子栅极022上方的第一无光阻区102以及位于第一厚光阻区101和第一无光阻区102之间的第一薄光阻区103；
S4：如图2d所示，在上述S3的基础上进行刻蚀，先通过湿法刻蚀掉第一无光阻区102内的有源层04，再通过干法刻蚀掉第一无光阻区102内的栅极绝缘层03，形成位于端子栅极022上方的端子接触孔11。
S5：如图2e所示，对第一光阻10进行灰化，第一薄光阻区103被灰化干净，第一厚光阻区101厚度减薄，再进行刻蚀，通过湿法刻蚀掉除第一厚光阻区101覆盖区域以外的有源层04，形成位于栅极021上方的半导体层；
端子接触孔11底部的端子栅极022可能在第一光阻10灰化时被氧化，因此，S5湿法刻蚀所用的蚀刻液也中可添加去除剂，以去除暴露的端子栅极022表面的金属氧化物。
S6：如图2f所示，剥离残留的第一光阻10。
上述步骤通过两道光罩形成了半导体层图案和端子接触孔11，在此基础上，进行后续步骤以形成阵列基板，以下通过2个实施例给出了用于FFS模式显示装置的后续制程。
实施例1：
图3所示是在图2f的基础上用于FFS显示的6道光罩阵列基板的制造方法的流程示意图，该制造方法包括以下后续步骤：
S7-1：在上述S6的基础上覆盖第一透明导电层08，再在第一透明导电层08上覆盖第二金属层05；
S8-1（3rd mask）：对第二金属层05进行图案化形成位于像素区域内的源漏极金属层和位于端子区域内的部分第二金属层05；像素区域内的源漏极金属层与位于其下方的第一透明导电层08直接接触，第一透明导电层08与位于其下方的半导体层直接接触；
S9-1（4th mask）：对第一透明导电层08进行图案化，暴露出沟道区域的半导体层，并将端子区域内连接端子栅极022的第一透明导电层08与像素区域内的第一透明导电层08断开；
S10-1（5th mask）：在上述S9-1的基础上覆盖并形成第一无机绝缘层06，对第一无机绝缘层06进行图案化形成位于端子栅极022上方的第二端子接触孔12；
S11-1（6th mask）：在上述S10-1的基础上覆盖第二透明导电层010，对第二透明导电层010进行图案化形成位于像素区域内的公共电极和位于端子区域内的端子连接部，端子连接部通过第二端子接触孔12与端子区域内的第二金属层05电性连接，第二金属层05再通过端子接触孔11内的第一透明导电层08与端子栅极022电性连接。
以上对各膜层进行的图案化步骤包括光阻涂布、曝光、显影、刻蚀以及光阻剥离。本实施例在S1、S2、S8-1、S9-1、S10-1、S11-1步分别使用了一道光罩，其中S2所使用的为多灰阶光罩。
采用上述制造方法的阵列基板结构如图4所示，第二金属层05可以直接通过端子接触孔11与端子栅极022直接连接，避免了通过其他导电层桥接的不良风险；该工艺下通过像素电极设在源漏极金属层下的结构减少光罩数量，无需额外的有机绝缘层07，像素区域不需要设计像素接触孔，有效提升了产品良率。
实施例2：
图5a~5f所示是在图2f的基础上用于FFS显示的5道光罩阵列基板的制造方法示意图，该制造方法包括以下后续步骤：
S7-2（3rd mask）：如图5a所示，在上述S6的基础上覆盖第一透明导电层08，再在第一透明导电层08上覆盖第二金属层05；在第二金属层05上涂覆第二光阻20，通过多灰阶光罩对第二光阻20进行曝光和显影，使第二光阻20在像素区域内形成位于沟道区域上方的第二无光阻区202、位于该第二无光阻区202两侧的第二厚光阻区201、位于非薄膜晶体管区域（即像素区域内除半导体层和半导体层间的沟道之外的区域）上方的第二薄光阻区203，在端子区域内形成位于端子栅极022上方的第二厚光阻区201、位于该第二厚光阻区201两侧的第二无光阻区202；
S8-2：如图5b所示，在上述S7-2的基础上进行刻蚀；可以先通过湿法刻蚀掉像素区域和端子区域第二无光阻区202区内暴露的第二金属层05，再通过干法或湿法刻蚀掉像素区域和端子区域第二无光阻区202内暴露的第一透明导电层08；也可以通过湿法刻蚀同时刻蚀第二无光阻区202内暴露的第二金属层05和第一透明导电层08；形成像素区域内的薄膜晶体管沟道，并使端子区域内连接端子栅极022的导电材料(包括第二金属层05和第一透明导电层08)与像素区域内的导电材料断开；
S9-2：如图5c所示，对第二光阻20进行灰化，第二薄光阻区203被灰化干净，第二厚光阻区201厚度减薄；
S10-2：如图5d所示，在上述S9-2的基础上进行刻蚀，刻蚀掉像素区域内暴露的第二金属层05，形成像素区域内的源漏极金属层和位于端子区域内的部分第二金属层05，像素区域内的源漏极金属层与位于其下方的第一透明导电层08直接接触，第一透明导电层08与位于其下方的半导体层直接接触；
S11-2（4th mask）：如图5e所示，剥离残留的第二光阻20，覆盖第一无机绝缘层06，对第一无机绝缘层06进行图案化形成位于端子栅极022上方的第三端子接触孔13；
S12-2（5th mask）：在上述S11-2的基础上覆盖第二透明导电层010，对第二透明导电层010进行图案化形成位于像素区域内的公共电极和位于端子区域内的端子连接部，端子连接部通过第三端子接触孔13与端子区域内的第二金属层05电性连接，端子区域内的第二金属层05再通过端子接触孔11内的第一透明导电层08与端子栅极022电性连接。
以上对各膜层进行的图案化步骤包括光阻涂布、曝光、显影、刻蚀以及光阻剥离。本实施例在S1、S2、S7-2、S11-2、S12-2步分别使用了一道光罩，其中S2和S7-2所使用的为多灰阶光罩。
采用上述制造方法的阵列基板结构如图5f所示，第二金属层05可以直接通过端子接触孔11与端子栅极022直接连接，避免了通过其他导电层桥接的不良风险；该工艺下通过像素电极设在源漏极金属层下的结构减少光罩数量，无需额外的有机绝缘层07，像素区域不需要设计像素接触孔，有效提升了产品良率；进一步地，通过相应的多阶曝光方法减少光罩数量，且仅通过5道光罩实现了用于FFS显示的阵列基板制程。
本发明还公开了一种阵列基板，采用上述任一种阵列基板的制造方法制造。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换（如数量、形状、位置等），这些等同变换均属于本发明的保护范围。
Claims (4)
1.一种阵列基板的制造方法，其特征在于，该制造方法包括以下步骤：
S1：在衬底基板上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极和位于端子区域内的端子栅极；
S2：在第一金属层上覆盖并形成栅极绝缘层，接着在栅极绝缘层上覆盖有源层；
S3：在有源层上涂覆第一光阻，通过多灰阶光罩对第一光阻进行曝光和显影，使第一光阻形成位于栅极上方的第一厚光阻区、位于端子栅极上方的第一无光阻区以及位于第一厚光阻层和第一无光阻区之间的第一薄光阻区；
S4：在所述S3的基础上进行刻蚀，刻蚀掉第一无光阻区内的有源层和栅极绝缘层，形成位于端子栅极上方的端子接触孔；
S5：对第一光阻进行灰化，第一薄光阻区被灰化干净，第一厚光阻区厚度减薄，再进行刻蚀，刻蚀掉除第一厚光阻区覆盖区域以外的有源层，形成位于栅极上方的半导体层；
S6：剥离残留的第一光阻；
S7-2：在所述S6的基础上覆盖第一透明导电层，再在第一透明导电层上覆盖第二金属层；
S8-2：对第二金属层进行图案化形成位于像素区域内的源漏极金属层和位于端子区域内的部分第二金属层；
S9-2：对第一透明导电层进行图案化，暴露出沟道区域的半导体层，并将端子区域内的第一透明导电层与像素区域内的第一透明导电层断开；
S10-2：在所述S9-2的基础上覆盖并形成第一无机绝缘层，对第一无机绝缘层进行图案化形成位于端子栅极上方的第二端子接触孔；
S11-2：在所述S10-2的基础上覆盖第二透明导电层，对第二透明导电层进行图案化；
所述S5中通过湿法刻蚀掉除第一厚光阻区覆盖区域以外的有源层；湿法刻蚀所用的刻蚀液包含去除剂，去除剂用于去除暴露的端子栅极被氧化形成的金属氧化物。
2.一种阵列基板的制造方法，其特征在于，该制造方法包括以下步骤：
S1：在衬底基板上形成第一金属层，对第一金属层进行图案化形成位于像素区域内的栅极和位于端子区域内的端子栅极；
S2：在第一金属层上覆盖并形成栅极绝缘层，接着在栅极绝缘层上覆盖有源层；
S3：在有源层上涂覆第一光阻，通过多灰阶光罩对第一光阻进行曝光和显影，使第一光阻形成位于栅极上方的第一厚光阻区、位于端子栅极上方的第一无光阻区以及位于第一厚光阻层和第一无光阻区之间的第一薄光阻区；
S4：在所述S3的基础上进行刻蚀，刻蚀掉第一无光阻区内的有源层和栅极绝缘层，形成位于端子栅极上方的端子接触孔；
S5：对第一光阻进行灰化，第一薄光阻区被灰化干净，第一厚光阻区厚度减薄，再进行刻蚀，刻蚀掉除第一厚光阻区覆盖区域以外的有源层，形成位于栅极上方的半导体层；
S6：剥离残留的第一光阻；
S7-3：在所述S6的基础上覆盖第一透明导电层，再在第一透明导电层上覆盖第二金属层；在第二金属层上涂覆第二光阻，通过多灰阶光罩对第二光阻进行曝光和显影，使第二光阻在像素区域内形成位于沟道区域上方的第二无光阻区、位于该第二无光阻两侧的第二厚光阻区、位于非薄膜晶体管区域上方的第二薄光阻区，在端子区域内形成位于端子栅极上方的第二厚光阻区、位于该第二厚光阻区两侧的第二无光阻区；
S8-3：在所述S7-3的基础上进行刻蚀，刻蚀掉像素区域和端子区域第二无光阻区内暴露的第二金属层和第一透明导电层；形成像素区域内暴露的薄膜晶体管沟道，并将端子区域内的第二金属层和第一透明导电层与像素区域内的第二金属层和第一透明导电层断开；
S9-3：对第二光阻进行灰化，第二薄光阻区被灰化干净，第二厚光阻区厚度减薄；
S10-3：在所述S9-3的基础上进行刻蚀，刻蚀掉像素区域内非薄膜晶体管区域的第二金属层，形成像素区域内的源漏极金属层和位于端子区域内的部分第二金属层；
S11-3：剥离残留的第二光阻，覆盖第一无机绝缘层，对第一无机绝缘层进行图案化形成位于端子栅极上方的第三端子接触孔；
S12-3：在所述S11-3的基础上覆盖第二透明导电层，对第二透明导电层进行图案化；
所述S5中通过湿法刻蚀掉除第一厚光阻区覆盖区域以外的有源层；湿法刻蚀所用的刻蚀液包含去除剂，去除剂用于去除暴露的端子栅极被氧化形成的金属氧化物；
所述S8-3中通过湿法刻蚀同时刻蚀沟道区域和端子区域内暴露的第二金属层和第一透明导电层。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于：
所述第二透明导电层在图案化后形成位于像素区域内的公共电极和位于端子区域内的端子连接部，端子连接部通过第二端子接触孔与端子区域内的第二金属层电性连接，端子区域内的第二金属层再通过端子接触孔内的第一透明导电层与端子栅极电性连接。
4.根据权利要求1或2所述的阵列基板的制造方法，其特征在于：
像素区域内的源漏极金属层与位于其下方的第一透明导电层直接接触，所述第一透明导电层与位于其下方的半导体层直接接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910083050.3A CN109768015B (zh) | 2019-01-29 | 2019-01-29 | 一种阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910083050.3A CN109768015B (zh) | 2019-01-29 | 2019-01-29 | 一种阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109768015A CN109768015A (zh) | 2019-05-17 |
| CN109768015B true CN109768015B (zh) | 2021-07-23 |
Family
ID=66455493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910083050.3A Active CN109768015B (zh) | 2019-01-29 | 2019-01-29 | 一种阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109768015B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110660813A (zh) * | 2019-08-21 | 2020-01-07 | 福建华佳彩有限公司 | 一种oled面板及制作方法 |
| CN111863728B (zh) * | 2020-06-29 | 2023-12-08 | 南京京东方显示技术有限公司 | 阵列基板及其制造方法 |
| CN113594185A (zh) * | 2021-07-29 | 2021-11-02 | 北海惠科光电技术有限公司 | 阵列基板的制作方法及阵列基板 |
| CN114944362A (zh) * | 2022-05-24 | 2022-08-26 | 福建华佳彩有限公司 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20070070718A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판의 제조방법 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP4329847B2 (ja) * | 2007-03-27 | 2009-09-09 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電気光学装置製造方法 |
| WO2012085987A1 (ja) * | 2010-12-24 | 2012-06-28 | パナソニック株式会社 | 半導体トランジスタの製造方法、並びに該方法で製造した半導体トランジスタを用いた駆動回路、該駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置 |
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| CN103441129A (zh) * | 2013-08-23 | 2013-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN103715138B (zh) * | 2013-12-31 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN104091784A (zh) * | 2014-07-11 | 2014-10-08 | 合肥鑫晟光电科技有限公司 | 一种阵列基板制备方法 |
| CN106711088B (zh) * | 2016-12-26 | 2019-10-18 | 武汉华星光电技术有限公司 | Oled显示装置的双层栅极结构的制作方法 |
| CN106847836B (zh) * | 2017-04-10 | 2019-11-08 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法 |
-
2019
- 2019-01-29 CN CN201910083050.3A patent/CN109768015B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109768015A (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109768015B (zh) | 一种阵列基板及其制造方法 | |
| CN110911424B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN103208491B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103715137B (zh) | 阵列基板及其制造方法、显示装置 | |
| US8633065B2 (en) | Method for manufacturing mother substrate and array substrate | |
| WO2019109712A1 (zh) | 阵列基板及制作方法、显示面板、显示装置 | |
| CN105140234B (zh) | 阵列基板及其制造方法、显示装置 | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| CN109061914B (zh) | 显示基板的制造方法、显示基板、显示装置 | |
| CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN104617049B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103033997A (zh) | 显示装置及其制造方法 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| CN104882452B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| US5824564A (en) | Method of manufacturing thin-film transistor array substrate | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN106298813B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN102637698B (zh) | 一种阵列基板及其制备方法 | |
| CN110718467B (zh) | 一种tft阵列基板的制作方法 | |
| EP2960934A1 (en) | Method for manufacturing tft array substrate, tft array substrate and display device | |
| CN103700627A (zh) | 一种阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200909 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Patentee after: Nanjing BOE Display Technology Co.,Ltd. Address before: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Patentee before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. |