CN102723309A - 一种阵列基板及其制造方法和显示装置 - Google Patents
一种阵列基板及其制造方法和显示装置 Download PDFInfo
- Publication number
- CN102723309A CN102723309A CN2012101956278A CN201210195627A CN102723309A CN 102723309 A CN102723309 A CN 102723309A CN 2012101956278 A CN2012101956278 A CN 2012101956278A CN 201210195627 A CN201210195627 A CN 201210195627A CN 102723309 A CN102723309 A CN 102723309A
- Authority
- CN
- China
- Prior art keywords
- data line
- pixel electrode
- gate
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 74
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000000059 patterning Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种阵列基板及其制造方法和显示装置，涉及显示技术领域，通过减少mask工艺次数，降低制造成本，简化工艺流程，提高生产效率。该阵列基板的制造方法包括，在栅绝缘层、半导体有源层、数据线、源极和漏极上依次沉积第一透明导电薄膜和绝缘薄膜；通过一次构图工艺处理形成包括位于像素电极区域的由第一透明导电薄膜形成的与漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖像素电极、数据线附加层、源极、漏极的由绝缘薄膜形成的钝化层；其中，像素电极的边缘位于钝化层的覆盖范围之内。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法和显示装置。
背景技术
高级超维场转换技术(ADvanced Super Dimension Switch，简称ADS)，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
ADS液晶显示器与其他液晶显示器相比具有扩大视角的优点，在当前平板显示器市场占据了重要的地位。然而对于ADS液晶显示器来说，阵列基板及其制造工艺决定了其产品的性能和价格，该阵列基板在传统的制作过程，通常是采用6次mask制造工艺(掩膜制造工艺)，该工艺流程一般是，栅极mask→半导体有源层mask→源漏极mask→第一氧化铟锡(1st ITO)mask→钝化层mask→第二氧化铟锡(2ndITO)mask。
但是，mask工艺的成本和复杂度都很高，应用次数越多其制造成本就会越高，生产效率越低。
发明内容
本发明的实施例提供一种阵列基板及其制造方法和显示装置，通过减少mask工艺次数，从而降低制造成本，简化工艺流程，提高生产效率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种阵列基板的制造方法，包括，
在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形；
在所述栅绝缘层、所述半导体有源层、所述数据线、所述源极和所述漏极上依次沉积第一透明导电薄膜和绝缘薄膜；
通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内；
在所述钝化层上沉积第二透明导电薄膜，通过构图工艺处理形成具有狭缝的公共电极。
一方面，提供一种阵列基板，包括：
基板；
形成在所述基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极；
形成在包括所述数据线上方的导电的数据线附加层、形成在像素电极区域的像素电极；其中，所述数据线附加层与所述像素电极同层且材料相同；
形成在包括所述数据线附加层和所述像素电极上的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内；
形成在所述钝化层上的公共电极。
其中，所述数据线附加层、所述像素电极、所述钝化层可以利用普通掩膜板通过一次构图工艺处理得到。
一方面，提供一种显示装置，包括上述的阵列基板。
本发明实施例提供的阵列基板及其制造方法和显示装置中，该阵列基板的制造方法，在基板上依次沉积完第一透明导电薄膜和绝缘薄膜后，通过一次构图工艺处理形成像素电极和图形化的钝化层，且刻蚀处理后的像素电极的边缘位于该钝化层的范围之内，相较现有技术中通过两次mask工艺制作像素电极和钝化层而言，能够在阵列基板的制作过程中减少mask工艺次数，从而降低制造成本，简化工艺流程，提高生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的制造方法的流程示意图；
图2为本发明实施例提供的一种阵列基板的部分结构的示意图；
图9为本发明实施例提供的一种阵列基板的示意图；
图3为本发明实施例提供的另一种阵列基板的部分结构的示意图；
图9’为本发明实施例提供的另一种阵列基板的示意图；
图4～图9为本发明实施例提供的一种阵列基板的制造方法过程中阵列基板的结构示意图；
图10～图16为本发明实施例提供的另一种阵列基板的制造方法过程中阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的阵列基板的制造方法，如图1所示，包括：
S11、在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形。
其中，该步骤S11具体的可通过以下两种方法实现：
其一，可以包括如下步骤，形成的阵列基板的结构(阵列基板的部分结构)如图2所示：
S11a1、在基板20上沉积第一金属薄膜，通过构图工艺处理形成包括栅线(图中未表示)、栅极201的图形。
S11a2、在所述栅线、栅极201和所述基板20上形成栅绝缘层24。
S11a3、在所述栅绝缘层24上形成包括半导体有源层34、数据线21、源极22、漏极23的图形。这样，栅极201、半导体有源层34、源极22和漏极23构成TFT。
其二，可以包括如下步骤，形成的阵列基板的结构(阵列基板的部分结构)如图3所示：
S11b1、在基板20上沉积半导体薄膜，并通过一次构图工艺处理形成包括半导体有源层34的图形。
S11b2、在所述半导体有源层34上形成第一栅绝缘层38，并通过一次构图工艺处理在所述第一栅绝缘层38上形成第一过孔351和第二过孔352，其中，所述第一过孔351、第二过孔352分别位于所述半导体有源层34的两端，且露出所述半导体有源层34。
S11b3、在所述第一栅绝缘层38上沉积第一金属薄膜，并通过一次构图工艺处理形成包括栅线(图中未表示)、栅极201的图形。
S11b4、以所述栅极201为掩膜通过离子注入工艺，使所述栅极201覆盖范围之外的所述半导体有源层34转化为掺杂半导体有源层36。
S11b5、在所述栅线、栅极201上形成第二栅绝缘层37，并通过一次构图工艺处理在所述第二栅绝缘层37上形成第三过孔353和第四过孔354；其中，所述第三过孔353对应所述第一过孔351，且露出所述第一过孔351；所述第四过孔354对应所述第二过孔352，且露出所述第二过孔352。
需要说明的是，上述过孔是在两层栅绝缘层上，分两次刻蚀分别形成的，也可以是在第二栅绝缘层37形成后，通过一次刻蚀形成。
S11b6、在所述第二栅绝缘层37上形成包括数据线21、源极22和漏极23的图形。
这样，就形成了半导体有源层在栅极下方的TFT阵列基板。且栅极201、源极22、漏极23、半导体有源层34，以及掺杂半导体有源层36等构成TFT。
S12、在所述栅绝缘层、所述半导体有源层、所述数据线、所述源极、所述漏极上依次沉积第一透明导电薄膜和绝缘薄膜。
示例性的，以半导体有源层在栅极之上的结构为例进行说明，如图4所示，在栅绝缘层24、半导体有源层34、数据线21、源极22和漏极23上依次沉积第一透明导电薄膜25和绝缘薄膜26。该绝缘薄膜26的材料可以是氮化硅，该第一透明导电薄膜可以为厚度是
氧化铟锡薄膜。
S13、通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内。
需要说明的是，所述像素电极的边缘位于所述钝化层的覆盖范围之内，是指像素电极被钝化层完全覆盖，且其边缘完全缩进了钝化层的边缘内。这一结构可以通过对第一透明导电薄膜(形成像素电极的膜层)的过刻来实现。这可以有效避免后续形成的公共电极与像素电极短路，造成不良。
并且，优选地，刻蚀处理后的所述数据线附加层的边缘也位于所述钝化层的覆盖范围之内。这可以有效避免后续形成的公共电极通过数据线附加层与数据线短路，造成不良。
S14、在所述钝化层上沉积第二透明导电薄膜，通过构图工艺处理形成具有狭缝的公共电极。
其中，优选地，第二透明导电薄膜的厚度大于第一透明导电薄膜的厚度，即像素电极的厚度小于公共电极的厚度。
需要说明的是，在本实施例中，由于数据线上方设置有数据线附加层，可以有效降低数据线上的电阻，提高产品质量；并且，在数据焊盘区域(Pad区域)，数据线附加层可以起到保护数据线(具体实际为数据线引线)的作用。并且，在本实施例中，像素电极的厚度小于公共电极的厚度，这样保证了公共电极与钝化层的交界处不会出现断层不良，进一步的保证了产品质量，示例性的，该第一透明导电薄膜的厚度为
该第二透明导电薄膜的厚度为
其中，步骤S13可以由以下方法制得，如图5～图9所示。
S131、如图5所示，在该绝缘薄膜26上涂布光刻胶27，经过曝光，显影后在该绝缘薄膜上形成包括对应数据线区域、像素电极区域、源极区域、漏极区域的光刻胶保留区域271，以及露出所述绝缘薄膜的光刻胶完全去除区域。即，此时使用的为普通掩膜板(单色调掩膜板)，而非半色调掩摸、灰度掩膜板等双色调掩膜板。
S132、如图6所示，通过第一刻蚀处理刻蚀掉所述光刻胶完全去除区域271的绝缘薄膜26，形成位于包括所述像素电极区域、所述数据线21区域、所述源极22区域、所述漏极23区域的覆盖所述第一透明导电薄膜25的钝化层261。
S133、如图7所示，通过第二刻蚀处理刻蚀掉露出的所述第一透明导电薄膜251，形成包括位于数据线区域的数据线附加层252和位于像素电极区域的像素电极253；其中，所述像素电极253的边缘位于所述钝化层261的覆盖范围之内。
具体的，过刻处理是通过控制刻蚀时间，使像素电极253的边缘位于钝化层261的覆盖范围之内，从而保证了像素电极253与之后形成的公共电极不会短接在一起，保证了产品质量。
S134、如图8所示，剥离掉剩余的光刻胶。
上述为本实施例S13的一种实现方式，使用了普通掩膜板来实现构图工艺处理；当然，该步骤还可以通过其他方式实现，比如使用双色掩膜板，此处不赘述。之后，与现有技术相同，如图9所示，通过构图工艺在该钝化层261上形成具有狭缝的公共电极28。
上述步骤S12和S13以半导体有源层在栅极之上的结构为例进行了说明，最终制得的阵列基板如图9所示。对于半导体有源层在栅极下方的结构，也可以采用与上述相同的制作方法实现，最终形成的阵列基板的结构如图9’所示。
需要说明的是，在本发明实施例提供的方法步骤中S133与S134的顺序可以调换，因为在对第一透明导电薄膜25进行刻蚀时，钝化层261充当了光刻胶的保护作用，这样，显而易见的可以与上述实施方法达到相同的目的。并且，该方法步骤S12～S14还可以用于栅极在半导体有源层上方的阵列基板的制造工艺中，具体的是在上述步骤S11b6后，在所述数据线、所述源极、所述漏极、以及所述第二栅绝缘层上进行上述步骤S12～S14，在此不再赘述。
本发明实施例提供的阵列基板的制造方法，在依次沉积完第一透明导电薄膜和绝缘薄膜后，通过一次构图工艺处理形成像素电极和图形化的钝化层，且刻蚀处理后的像素电极的边缘位于该钝化层的范围之内，相较现有技术能够在阵列基板的制作过程中减少mask工艺次数，从而降低制造成本，简化工艺流程，提高生产效率。
需要说明的是，在上述步骤S11a3中可以采用现有制造工艺，先在栅绝缘层24上沉积半导体薄膜，并通过一次构图工艺形成半导体有源层34；再沉积金属薄膜，并通过一次构图工艺形成包括数据线21、源极22、漏极23的图形。这样步骤S11a3采用两次构图工艺完成。为了进一步的减少mask工艺的次数，可选的，步骤S11a3的半导体有源层，数据线、源极、漏极还可以通过一次构图工艺处理形成，具体可以由以下方法制得，如图10～图16所示，
S11a31、在栅绝缘层24上沉积半导体薄膜31，如图10所示；
S11a32、在该半导体薄膜31上沉积第二金属薄膜32，如图11所示；
S11a33、在该第二金属薄膜32上涂布光刻胶33，利用灰度掩膜板或半透膜掩膜板进行曝光、显影后在该第二金属薄膜上形成对应数据线区域、源极区域、漏极区域的光刻胶完全保留区域331、对应沟道区域的光刻胶半保留区域332，以及露出所述第二金属薄膜的光刻胶完全去除区域，如图12所示。
S11a34、通过刻蚀处理刻蚀掉光刻胶完全去除区域的第二金属薄膜32及半导体薄膜31，如图13所示。
S11a35、通过灰化处理去除掉光刻胶半保留区域332的光刻胶332，露出部分第二金属薄膜321，如图14所示。
S11a36、对露出的所述第二金属薄膜321进行刻蚀，以形成沟道34，如图15所示。
S11a37、剥离掉光刻胶完全保留区域331的光刻胶，以得到包括半导体有源层31，数据线21、源极22、漏极23的图形，如图16所示。
这样一来，由于有源层、数据线及源极、漏极通过一次构图工艺制得，从而又减少了1次mask，使得在制造该阵列基板的过程中只使用了4次mask工艺，从而进一步的降低制造成本，简化工艺流程，提高生产效率。
本发明实施例提供的阵列基板，参考图9或图9’包括：
基板20；形成在该基板20上的栅线、栅极201、栅绝缘层、半导体有源层、数据线21、源极22、漏极23；形成在包括该数据线21上方的导电的数据线附加层252、形成在像素电极区域的像素电极253；其中，所述数据线附加层252与所述像素电极253同层且材料相同；形成在包括该数据线附加层252和该像素电极253上的钝化层261，其中，该像素电极253的边缘位于该钝化层261的覆盖范围之内；形成在该钝化层261上的公共电极28。
其中，所述数据线附加层252、所述像素电极253、所述钝化层261可以利用普通掩膜板通过一次构图工艺处理得到。
其中，形成在该基板20上的栅线、栅极201、栅绝缘层、半导体有源层、数据线21、源极22、漏极23，其具体的结构可以是如图9所示的，形成在所述基板上的栅线(图中未表示)、栅极201；形成在所述基板20、所述栅线、所述栅极201上的栅绝缘层24；形成在所述栅绝缘层24上的半导体有源层31；形成在所述半导体有源层31上的源极22、漏极23和形成在所述栅绝缘层24上的数据线21；此外，如图9’所示，其结构还可以是形成在所述基板20上的半导体有源层34以及掺杂半导体有源层36；其中，所述掺杂半导体有源层36位于所述半导体有源层34的两侧；形成在所述基板20、所述半导体有源层34和所述掺杂半导体有源层36上的第一栅绝缘层38；形成在所述第一栅绝缘层38上的栅线(图中未表示)、栅极201；形成在所述栅线(图中未表示)、栅极201上的第二绝缘层37；形成在所述第二栅绝缘层37上的数据线21、源极22、漏极23；其中，所述源极22通过第五过孔35与所述半导体有源层34一侧的所述掺杂半导体有源层36连接，所述漏极23通过第六过孔35与所述半导体有源层另一侧的所述掺杂半导体有源层36连接。
需要说明的是，由于数据线21上方形成有数据线附加层252，这样可以有效降低数据线上的电阻，提高产品质量。
本发明实施例提供的阵列基板，在依次沉积完第一透明导电薄膜和绝缘薄膜后，通过一次构图工艺处理形成像素电极和图形化的钝化层，且刻蚀处理后的像素电极的边缘位于该钝化层的范围之内，而且，在数据线上方形成有数据线附加层，相较现有技术，在阵列基板的制作过程中减少mask工艺次数(即掩膜工艺次数)，从而降低制造成本，简化工艺流程，提高生产效率，并且可以有效降低数据线上的电阻，从而进一步的提高产品质量。
优选的，像素电极的厚度小于公共电极的厚度，这样，保证了公共电极与钝化层的交界处不会出现断层不良，进一步的保证了产品质量。具体的，该像素电极可以是厚度为
的氧化铟锡薄膜，该公共电极可以是厚度为
的氧化铟锡薄膜。
本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形；
在所述栅绝缘层、所述半导体有源层、所述数据线、所述源极和所述漏极上依次沉积第一透明导电薄膜和绝缘薄膜；
通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内；
在所述钝化层上沉积第二透明导电薄膜，通过构图工艺处理形成具有狭缝的公共电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形包括：
在基板上沉积第一金属薄膜，通过构图工艺处理形成包括栅线、栅极的图形；
在所述栅线、栅极和所述基板上形成栅绝缘层；
在所述栅绝缘层上形成包括半导体有源层、数据线、源极、漏极的图形。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在基板上形成包括栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极的图形包括：
在基板上沉积半导体薄膜，并通过一次构图工艺处理形成包括半导体有源层的图形；
在所述半导体有源层上形成第一栅绝缘层，并通过一次构图工艺处理在所述第一栅绝缘层上形成第一过孔和第二过孔，其中，所述第一过孔、第二过孔分别位于所述半导体有源层的两端，且露出所述半导体有源层；
在所述第一栅绝缘层上沉积第一金属薄膜，并通过一次构图工艺处理形成包括栅线、栅极的图形；
以所述栅极为掩膜通过离子注入工艺，使所述栅极覆盖范围之外的所述半导体有源层转化为掺杂半导体有源层；
在所述栅线、栅极上形成第二栅绝缘层，并通过一次构图工艺处理在所述第二栅绝缘层上形成第三过孔和第四过孔；其中，所述第三过孔对应所述第一过孔，且露出所述第一过孔；所述第四过孔对应所述第二过孔，且露出所述第二过孔；
在所述第二栅绝缘层上形成包括数据线、源极和漏极的图形。
4.根据权利要求1～3任一所述的阵列基板的制造方法，其特征在于，通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内包括：
在所述绝缘薄膜上涂布光刻胶，经过曝光、显影后在所述绝缘薄膜上形成包括对应数据线区域、像素电极区域、源极区域、漏极区域的光刻胶保留区域，以及露出所述绝缘薄膜的光刻胶完全去除区域；
通过第一刻蚀处理刻蚀掉所述光刻胶完全去除区域的绝缘薄膜，形成位于包括所述像素电极区域、所述数据线区域、所述源极区域、所述漏极区域的覆盖所述第一透明导电薄膜的钝化层；
通过第二刻蚀处理刻蚀掉露出的所述第一透明导电薄膜，形成包括位于数据线区域的数据线附加层和位于像素电极区域的像素电极；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内；
剥离掉剩余的光刻胶。
5.根据权利要求1～3任一所述的阵列基板的制造方法，其特征在于，通过一次构图工艺处理形成包括位于像素电极区域的由所述第一透明导电薄膜形成的与所述漏极连接的像素电极，位于数据线区域的由所述第一透明导电薄膜形成的数据线附加层，位于像素电极区域、数据线区域、源极区域、漏极区域的覆盖所述像素电极、所述数据线附加层、所述源极、所述漏极的由所述绝缘薄膜形成的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内包括：
在所述绝缘薄膜上涂布光刻胶，经过曝光、显影后在所述绝缘薄膜上形成包括对应数据线区域、像素电极区域、源极区域、漏极区域的光刻胶保留区域，以及露出所述绝缘薄膜的光刻胶完全去除区域；
通过第一刻蚀处理刻蚀掉所述光刻胶完全去除区域的绝缘薄膜，形成位于包括所述像素电极区域、所述数据线区域、所述源极区域、所述漏极区域的覆盖所述第一透明导电薄膜的图形化的钝化层；
剥离掉剩余光刻胶；
通过第二刻蚀处理刻蚀掉露出的所述第一透明导电薄膜，形成包括位于数据线区域的数据线附加层和位于像素电极区域的像素电极；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内。
6.根据权利要求2所述的阵列基板的制造方法，其特征在于，在所述栅绝缘层上形成包括半导体有源层、数据线、源极、漏极的图形包括：
在所述栅绝缘层上沉积半导体薄膜；
在所述半导体薄膜上沉积第二金属薄膜；
在所述第二金属薄膜上涂布光刻胶，利用灰度掩膜板或半透膜掩膜板进行曝光、显影后在所述第二金属薄膜上形成对应数据线区域、源极区域、漏极区域的光刻胶完全保留区域，对应沟道区域的光刻胶半保留区域，以及露出所述第二金属薄膜的光刻胶完全去除区域；
通过刻蚀处理刻蚀掉光刻胶完全去除区域的所述第二金属薄膜及半导体薄膜；
通过灰化处理去除掉所述光刻胶半保留区域的光刻胶，露出部分第二金属薄膜；
对露出的所述第二金属薄膜进行刻蚀，以形成沟道；
剥离掉光刻胶完全保留区域的光刻胶，以得到包括半导体有源层，数据线、源极、漏极的图形。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述像素电极的厚度小于所述公共电极的厚度。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述像素电极的厚度为所述公共电极的厚度为
9.一种阵列基板，其特征在于，包括：
基板；
形成在所述基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极；
形成在包括所述数据线上方的导电的数据线附加层、形成在像素电极区域的像素电极；其中，所述数据线附加层与所述像素电极同层且材料相同；
形成在包括所述数据线附加层和所述像素电极上的钝化层；其中，所述像素电极的边缘位于所述钝化层的覆盖范围之内；
形成在所述钝化层上的公共电极。
10.根据权利要求9所述的阵列基板，其特征在于，形成在所述基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极包括：
形成在所述基板上的栅线、栅极；
形成在所述基板、所述栅线、栅极上的栅绝缘层；
形成在所述栅绝缘层上的半导体有源层；
形成在所述半导体有源层上的源极、漏极和形成在所述栅绝缘层上的数据线。
11.根据权利要求9所述的阵列基板，其特征在于，形成在所述基板上的栅线、栅极、栅绝缘层、半导体有源层、数据线、源极和漏极包括：
形成在所述基板上的半导体有源层以及掺杂半导体有源层；其中，所述掺杂半导体有源层位于所述半导体有源层的两侧；
形成在所述基板、所述半导体有源层和所述掺杂半导体有源层上的第一栅绝缘层；
形成在所述第一栅绝缘层上的栅线、栅极；
形成在所述栅线、栅极上的第二栅绝缘层；
形成在所述第二栅绝缘层上的数据线、源极、漏极；其中，所述源极通过第五过孔与所述半导体有源层一侧的所述掺杂半导体有源层连接，所述漏极通过第六过孔与所述半导体有源层另一侧的所述掺杂半导体有源层连接。
12.根据权利要求9～11任一所述的阵列基板，其特征在于，所述像素电极的厚度小于所述公共电极的厚度。
13.根据权利要求12所述的阵列基板，其特征在于，所述像素电极的厚度为所述公共电极的厚度为
14.一种显示装置，其特征在于，包括权利要求9-13任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210195627.8A CN102723309B (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及其制造方法和显示装置 |
| PCT/CN2012/086309 WO2013185454A1 (zh) | 2012-06-13 | 2012-12-10 | 阵列基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210195627.8A CN102723309B (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及其制造方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102723309A true CN102723309A (zh) | 2012-10-10 |
| CN102723309B CN102723309B (zh) | 2014-07-02 |
Family
ID=46949031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210195627.8A Active CN102723309B (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及其制造方法和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102723309B (zh) |
| WO (1) | WO2013185454A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013185454A1 (zh) * | 2012-06-13 | 2013-12-19 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN103579104A (zh) * | 2012-08-02 | 2014-02-12 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| CN105826328A (zh) * | 2016-05-03 | 2016-08-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN106229347A (zh) * | 2016-08-24 | 2016-12-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| WO2019232955A1 (zh) * | 2018-06-04 | 2019-12-12 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法及tft阵列基板 |
| CN115241205A (zh) * | 2022-06-23 | 2022-10-25 | 江西兴泰科技有限公司 | 一种防止高温漏流的tft面板结构及其工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546733A (zh) * | 2008-03-28 | 2009-09-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板和彩膜基板的制造方法 |
| EP2302445A1 (en) * | 2009-09-23 | 2011-03-30 | LG Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| CN102142396A (zh) * | 2011-03-02 | 2011-08-03 | 深超光电（深圳）有限公司 | 一种边缘电场型液晶显示器阵列基板及其制造方法 |
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4645488B2 (ja) * | 2006-03-15 | 2011-03-09 | ソニー株式会社 | 液晶装置及び電子機器 |
| KR20080110063A (ko) * | 2007-06-14 | 2008-12-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| JP2009036947A (ja) * | 2007-08-01 | 2009-02-19 | Seiko Epson Corp | 液晶装置の製造方法、および液晶装置 |
| JP5329062B2 (ja) * | 2007-08-29 | 2013-10-30 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置 |
| CN101577254B (zh) * | 2009-03-30 | 2011-03-23 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
| CN102723309B (zh) * | 2012-06-13 | 2014-07-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法和显示装置 |
-
2012
- 2012-06-13 CN CN201210195627.8A patent/CN102723309B/zh active Active
- 2012-12-10 WO PCT/CN2012/086309 patent/WO2013185454A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546733A (zh) * | 2008-03-28 | 2009-09-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板和彩膜基板的制造方法 |
| EP2302445A1 (en) * | 2009-09-23 | 2011-03-30 | LG Display Co., Ltd. | Liquid crystal display device and method of driving the same |
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
| CN102142396A (zh) * | 2011-03-02 | 2011-08-03 | 深超光电（深圳）有限公司 | 一种边缘电场型液晶显示器阵列基板及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013185454A1 (zh) * | 2012-06-13 | 2013-12-19 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN103579104A (zh) * | 2012-08-02 | 2014-02-12 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| US9865629B2 (en) | 2015-02-05 | 2018-01-09 | Boe Technology Group Co., Ltd. | Method of manufacturing array substrate, display substrate, and display device |
| CN105826328A (zh) * | 2016-05-03 | 2016-08-03 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2017190624A1 (zh) * | 2016-05-03 | 2017-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105826328B (zh) * | 2016-05-03 | 2019-03-05 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US10451944B2 (en) | 2016-05-03 | 2019-10-22 | Boe Technology Group Co., Ltd. | Array substrate and method for manufacturing the same, and display device |
| CN106229347A (zh) * | 2016-08-24 | 2016-12-14 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN106229347B (zh) * | 2016-08-24 | 2019-06-07 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| WO2019232955A1 (zh) * | 2018-06-04 | 2019-12-12 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法及tft阵列基板 |
| CN115241205A (zh) * | 2022-06-23 | 2022-10-25 | 江西兴泰科技有限公司 | 一种防止高温漏流的tft面板结构及其工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102723309B (zh) | 2014-07-02 |
| WO2013185454A1 (zh) | 2013-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437619B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103681693B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| US9461078B1 (en) | Array substrate, manufacturing method for the same, display device and electronic product | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
| US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| WO2014166181A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103117248A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN103545252B (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105070687A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN102830531B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN104576650B (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |