CN103838047B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN103838047B CN103838047B CN201410069289.2A CN201410069289A CN103838047B CN 103838047 B CN103838047 B CN 103838047B CN 201410069289 A CN201410069289 A CN 201410069289A CN 103838047 B CN103838047 B CN 103838047B
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- layer
- oxide semiconductor
- repair
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 230000008439 repair process Effects 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000002360 preparation method Methods 0.000 claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 112
- 150000004706 metal oxides Chemical class 0.000 claims description 109
- 239000004065 semiconductor Substances 0.000 claims description 97
- 229920002120 photoresistant polymer Polymers 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 75
- 239000010409 thin film Substances 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 46
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 22
- 238000001465 metallisation Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 156
- 239000000463 material Substances 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 235000014692 zinc oxide Nutrition 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 229960001296 zinc oxide Drugs 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- -1 referred to as IZO) Chemical compound 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可以解决数据线发生断路后数据信号无法导通的问题，提高了阵列基板的良品率。该制备方法包括在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有所述修复导线的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触。用于阵列基板及包括该阵列基板的显示装置的制造。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
目前，液晶显示器技术发展迅速，己经取代了传统的显像管显示器而成为当下平板显示器的主流。在液晶显示器技术领域中，薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，简称TFT-LCD)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势成为了显示器领域发展的主流趋势。
随着人们对TFT-LCD显示图像品质的不断追求，其分辨率在不断地提高，单个像素的尺寸变得越来越小，相应地，阵列基板中的数据线的线宽也在逐渐减小，其中，数据线(及源极、漏极)的制备过程通常是采用湿法刻蚀工艺形成的，由于湿法刻蚀难以达到绝对的均匀性，因此，当数据线的线宽不断减小时，数据线发生断路(Data open)的几率也相应地增大。
当数据线发生断路时，数据信号无法传输到相应的像素区域，导致屏幕上出现一条亮线或暗线，影响了TFT-LCD的图像正常显示。基于现有生产工序所完成的阵列基板难以对发生断路的数据线进行快速有效的修复，降低了阵列基板的良品率，从而限制了高分辨率TFT-LCD的发展。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可以解决数据线发生断路后数据信号无法导通的问题，提高了所述阵列基板的良品率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种阵列基板的制备方法，该方法包括：在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有所述修复导线的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触。
优选的，所述形成沿第一方向平行排布的多根修复导线，包括：采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层；其中，所述源极和所述漏极与所述金属氧化物半导体有源层直接接触。
进一步优选的，所述采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，具体包括：形成呈半导体特性的金属氧化物薄膜，并在所述金属氧化物薄膜之上形成光刻胶层；采用半色调掩模板或灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述金属氧化物半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述修复导线的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述金属氧化物薄膜，形成所述金属氧化物半导体有源层和金属氧化物半导体保留图案；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述金属氧化物半导体保留图案；对露出的所述金属氧化物半导体保留图案进行金属化处理，使所述金属氧化物半导体保留图案转化为呈导体特性的所述修复导线；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
可选的，所述金属化处理包括等离子体处理、或离子注入。
可选的，在形成所述修复导线、与所述修复导线同层的金属氧化物半导体有源层之后，形成包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层之前，所述方法还包括：形成刻蚀阻挡层；其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案，所述第一刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述第一刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
优选的，所述刻蚀阻挡层还包括第二刻蚀阻挡图案；其中，所述第二刻蚀阻挡图案与所述修复导线直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案露出所述修复导线的一部分，所述数据线与未被所述第二刻蚀阻挡图案覆盖的所述修复导线直接接触。
可选的，在衬底基板上形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，包括：在所述衬底基板的表面形成包括栅极、栅线的栅金属层；在形成有包括所述栅极、所述栅线的栅金属层的基板上形成栅绝缘层；在形成有所述栅绝缘层的基板上形成修复导线、以及与所述修复导线同层的金属氧化物半导体有源层。
可选的，所述方法还包括：在形成有包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层的基板上依次形成栅绝缘层、以及包括栅极、栅线的栅金属层。
一方面，本发明实施例还提供了一种阵列基板，该阵列基板包括：衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的沿第一方向平行排布数据线；所述阵列基板还包括位于所述数据线下方的沿所述第一方向平行排布的多根修复导线；其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触。
优选的，所述薄膜晶体管的有源层为金属氧化物半导体有源层；所述修复导线与所述薄膜晶体管的金属氧化物半导体有源层同层设置；其中，所述薄膜晶体管的源极和漏极与所述金属氧化物半导体有源层直接接触。
进一步优选的，所述修复导线为对与所述金属氧化物半导体有源层同层的金属氧化物半导体保留图案进行金属化处理后得到的呈导体特性的所述修复导线。
可选的，所述阵列基板还包括：位于包括所述修复导线、以及与所述修复导线同层的所述金属氧化物半导体有源层的图案层之上的刻蚀阻挡层；其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案，所述第一刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述第一刻蚀阻挡图案与所述源极和所述漏极、所述金属氧化物半导体有源层均直接接触。
优选的，所述刻蚀阻挡层还包括第二刻蚀阻挡图案；其中，所述第二刻蚀阻挡图案与所述修复导线直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案露出所述修复导线的一部分，所述数据线与未被所述第二刻蚀阻挡图案覆盖的所述修复导线直接接触。
另一方面，本发明实施例还提供了一种显示装置，包括上述的所述的阵列基板。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，该制备方法包括在衬底基板上形成沿第一方向平行排布的多根修复导线；在形成有所述修复导线的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触。
一方面，由于所述修复导线形成于所述数据线的下方，且所述数据线与所述修复导线直接接触电连接，即所述修复导线与所述数据线之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线和所述数据线中的任一个，有利于减少由于所述阵列基板中数据线电阻较大而产生的数据信号延迟现象。
另一方面，当任一根所述数据线发生断路无法导通数据信号时，由于任一根所述修复导线即对应一根所述数据线，发生断路的所述数据线仍能够通过与所述数据线并联的所述修复导线将所述数据信号导通至相应的像素区域，从而保证了所述阵列基板应用于显示装置时的图像正常显示，并提高了所述阵列基板的良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的俯视结构示意图；
图2(a)为本发明实施例提供的一种形成有金属氧化物薄膜及光刻胶层的基板的剖面结构示意图一；
图2(b)为本发明实施例提供的一种形成有金属氧化物薄膜及光刻胶层的基板的剖面结构示意图二；
图3(a)为采用半色调掩模板对图2(a)所示的基板进行曝光、显影后的结构示意图；
图3(b)为采用半色调掩模板对图2(b)所示的基板进行曝光、显影后的结构示意图；
图4(a)为对图3(a)所示的基板进行刻蚀后形成金属氧化物半导体有源层和金属氧化物半导体保留图案的结构示意图；
图4(b)为对图3(b)所示的基板进行刻蚀后形成金属氧化物半导体有源层和金属氧化物半导体保留图案的结构示意图；
图5(a)为对图4(a)所示的基板进行灰化工艺后形成的结构示意图；
图5(b)为对图4(b)所示的基板进行灰化工艺后形成的结构示意图；
图6(a)为对图5(a)所示的基板进行金属化处理后的结构示意图；
图6(b)为对图5(b)所示的基板进行金属化处理后的结构示意图；
图7(a)为采用剥离工艺去除图6(a)所示的基板上的光刻胶后的结构示意图；
图7(b)为采用剥离工艺去除图6(b)所示的基板上的光刻胶后的结构示意图；
图8(a)为在图7(a)所示的基板上形成第一刻蚀阻挡图案后的结构示意图；
图8(b)为在图7(b)所示的基板上形成第一刻蚀阻挡图案后的结构示意图；
图9(a)为在图8(a)所示的基板上形成第二刻蚀阻挡图案后的结构示意图；
图9(b)为在图8(b)所示的基板上形成第二刻蚀阻挡图案后的结构示意图；
图10为本发明实施例提供的一种第二刻蚀阻挡图案与修复导线搭接方式示意图；
图11(a)为本发明实施例提供的一种阵列基板沿图1中A-A'方向的剖面结构示意图一；
图11(b)为本发明实施例提供的一种阵列基板沿图1中A-A'方向的剖面结构示意图二；
图12为本发明实施例提供的一种具有底栅型薄膜晶体管的阵列基板的制备流程图。
附图标记：
01-阵列基板；10-衬底基板；20-修复导线；201-第一边；202-第二边；30-薄膜晶体管；301-源极；302-漏极；303-栅极；304-栅绝缘层；40-数据线；50-金属氧化物薄膜；501-金属氧化物半导体有源层；502-金属氧化物半导体保留图案；60-光刻胶层；601-光刻胶完全保留部分；602-光刻胶半保留部分；603-光刻胶完全去除部分；70-半色调掩模板；701-掩膜板完全不透明部分；702-掩膜板半透明部分；703-掩膜板完全透明部分；801-第一刻蚀阻挡图案；802-第二刻蚀阻挡图案；90-像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种如图1所示的阵列基板01的制备方法，该方法包括：
S01、在衬底基板10上形成沿第一方向平行排布的多根修复导线20。
S02、在形成有所述修复导线20的基板上形成包括源极301、漏极302、以及与所述源极301电连接的数据线40的源漏金属层；所述数据线40沿所述第一方向平行排布。
其中，任一根所述修复导线20与一根所述数据线40垂直对应，且直接接触。
需要说明的是，第一，在所述步骤S01中，所述在衬底基板10上形成沿第一方向平行排布的多根修复导线20，例如可以是在所述衬底基板10的表面上直接形成所述修复导线20，也可以是在具有图案的所述衬底基板10上形成所述修复导线20，即包括所述修复导线20的图案层与所述衬底基板10之间还包括所述阵列基板01中的其他图案层，在此不作限定。
第二，在所述步骤S02中，所述直接接触是指相邻层的两种导电图案通过搭接等方式直接接触而电连接，与直接接触相对应的是通过过孔接触，即：两种导电图案分别为不相邻的两层薄膜上的图案，且上述不相邻的两层薄膜之间设置有能够起到绝缘作用的保护层，通过在该保护层上设置过孔使得不相邻的两层薄膜上的导电图案电性连接。
第三，在本发明实施例提供的所述阵列基板01中，包括所述修复导线20的图案层可以为单独的一层图案层，也可以与所述阵列基板01结构中其他图案层位于同层，在此不作限定，以能够使阵列基板01正常工作并可使发生断路的所述数据线40的信号导通为准。
第四，本领域相关技术人员应当理解，上述步骤S01、S02仅提供了所述阵列基板01中形成用于修复发生断路的数据线40的所述修复导线20的步骤，制备所述阵列基板01的方法当然还包括形成栅极、栅线、栅绝缘层、以及与所述漏极302电相连的像素电极的步骤。
本发明实施例提供了一种阵列基板01的制备方法，所述制备方法包括在衬底基板10上形成沿第一方向平行排布的多根修复导线20；在形成有所述修复导线20的基板上形成包括源极301、漏极302、以及与所述源极301电连接的数据线40的源漏金属层；所述数据线40沿所述第一方向平行排布；其中，任一根所述修复导线20与一根所述数据线40垂直对应，且直接接触。
一方面，由于所述修复导线20形成位于所述数据线40的下方，且所述数据线40通过与所述修复导线20直接接触电连接，即所述修复导线20与所述数据线40之间的等效电路关系为并联关系，二者并联后的总电阻值小于所述修复导线20和所述数据线40中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
另一方面，当任一根所述数据线40发生断路无法导通数据信号时，由于任一根所述修复导线20即对应一根所述数据线40，发生断路的所述数据线40仍能够通过与所述数据线40并联的所述修复导线20将所述数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
在上述基础上，考虑到形成所述修复层后的所述阵列基板01整体应具有较小的厚度，且使得任一根所述数据线40发生断路无法导通数据信号时，仍能够通过与发生断路的所述数据线40并联的一根所述修复导线20将数据信号导通至相应的像素区域。
因此，本发明实施例进一步优选的，所述在衬底基板10上形成沿第一方向平行排布的多根修复导线20，包括：
采用一次构图工艺形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层501；其中，所述源极301和所述漏极302与所述金属氧化物半导体有源层501直接接触。
此处，所述一次构图工艺是对应于一次掩膜工艺来说的，即，应用一次掩膜板来制作完成某些图案称为进行了一次构图工艺。
由于相比于传统的非晶硅材料作为薄膜晶体管的有源层时，非晶硅的载流子迁移率仅为0.1～1.0cm2/V·s，难以满足大尺寸显示装置的驱动频率要求，因此，本发明实施例中采用具有更高载流子迁移率的金属氧化物半导体作为所述阵列基板01中的待形成的薄膜晶体管30的有源层。
本发明实施例对所述金属氧化物半导体有源层501采用的材料不做限定，所述金属氧化物半导体有源层501例如可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)，其载流子迁移率可达90cm2/V·s、铟锌氧化物(Indium Zinc Oxide，简称IZO)、氧化锌(ZincOxide，简称ZnO)，其载流子迁移率可达100cm2/V·s、氧化锌的掺杂氧化物，如：氮氧化锌(Nitrogen-Doped Zinc Oxide，简称ZnON)、氧化铟的金属掺杂氧化物，其载流子迁移率可达20～50cm2/V·s，如：锡掺杂氧化铟(Stannum-Doped Indium Oxide，简称In2O3-Sn)、钼掺杂氧化铟(Molybdenum-Doped Indium Oxide，简称In2O3-Mo)等具有较高载流子迁移率的金属氧化物半导体材料。
这里，采用一次构图工艺形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层501，具体包括：
S101、形成呈半导体特性的金属氧化物薄膜50，并在所述金属氧化物薄膜上方形成光刻胶层60。
需要说明是，本发明实施例不对所述阵列基板01中的待形成的所述薄膜晶体管30的类型做限定，根据薄膜晶体管的不同类型，所述形成呈半导体特性的金属氧化物薄膜50，具体可以分为例如以下两种情况：
如图2(a)所示，针对所述阵列基板01中待形成的所述薄膜晶体管30的类型为底栅型的情况，在所述衬底基板10的表面先依次形成所述薄膜晶体管30(图中未标示出)的栅极303、以及栅绝缘层304，当然，形成所述栅极303的同时也包括形成与所述栅极303同层的栅线、栅线引线；其次，在形成有所述薄膜晶体管30的栅极203和栅绝缘层204的基板上形成上述的呈半导体特性的所述金属氧化物薄膜50。
如图2(b)所示，针对所述阵列基板01中待形成的所述薄膜晶体管30的类型为顶栅型的情况，在所述衬底基板10的表面可直接形成所述金属氧化物薄膜50。
上述的形成呈半导体特性的所述金属氧化物薄膜50可以采用多种方法，在此不作限定，例如可以采用具有成膜均匀、膜层表面平整以及膜厚可控等优点的磁控溅射法。
S102、如图3(a)或图3(b)所示，采用半色调掩模板70或灰色调掩模板对形成有所述光刻胶层60的基板进行曝光、显影后，形成光刻胶完全保留部分601、光刻胶半保留部分602和光刻胶完全去除部分603。
其中，所述光刻胶完全保留部分601对应待形成的所述金属氧化物半导体有源层501的区域，所述光刻胶半保留部分602对应待形成的所述修复导线20的区域，所述光刻胶完全去除603部分对应其他区域。
此处，首先对上述构图工艺中所使用的上述半色调掩膜板70或灰色调掩模板的工作原理加以说明：
以半色调掩膜板70为例，参考图3(a)或图3(b)所示，所述半色调掩膜板70是指在透明衬底材料上的某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层。
其中，半透光的遮光金属层的厚度小于完全不透光的遮光金属层的厚度，这样可以通过调节半透光的遮光金属层的厚度来改变半透光的遮光金属层对紫外光的透过率，即：所述半色调掩膜板70包括掩膜板完全不透明部分701、掩膜板半透明部分702以及掩膜板完全透明部分703这三种不同透光率的部分。
基于此，当采用所述半色调掩模板70对形成有所述光刻胶层60的基板进行曝光、显影后，将形成与所述半色调掩膜板70的所述掩膜板完全不透明部分701、所述掩膜板半透明部分702以及所述掩膜板完全透明部分703分别对应的光刻胶完全保留部分601、光刻胶半保留部分602、光刻胶完全去除部分603。
因此在对上述经曝光、显影后的基板进行刻蚀后，所述光刻胶完全保留部分601和所述光刻胶半保留部分602下覆盖的薄膜均会被保留，而没有被光刻胶覆盖的薄膜则通过刻蚀工艺形成特定的图案；此后，由于光刻胶完全保留部分601的厚度大于所述光刻胶半保留部分602的厚度，当把所述光刻胶半保留部分602的光刻胶通过灰化等工艺去除后，光刻胶完全保留部分601的光刻胶还存在，而没有被光刻胶覆盖的薄膜则可以进行后续的工艺处理，从而通过一次构图工艺可以使所述光刻胶层60覆盖的薄膜上不同的区域进行不同的工艺处理，从而得到具有不同结构的图案层。
所述灰色调掩膜板的原理与所述半色调掩膜板70的原理类似，此处不再赘述，仅对所述灰色调掩膜板与所述半色调掩膜板70不同之处加以说明：
上述的所述半色调掩膜板70的所述掩膜板半透明部分702，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰色调掩模板的半透明部分，是通过在所述透明衬底材料上制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，光线将发生散射、衍射等变化，从而使所述灰色调掩膜板上的半透明部分对应的光刻胶的曝光量与所述灰色调掩膜板上的完全透明部分对应的光刻胶的曝光量不同，即完成上述的选择性曝光的目的。
这里，本发明实施例中涉及的所述光刻胶层60均采用正性光刻胶材料，即所述光刻胶层60在曝光前不溶解于显影液，经过紫外线曝光后，所述光刻胶层60转变为能够溶解于显影液中的物质。
S103、如图4(a)或图4(b)所示，采用刻蚀工艺去除所述光刻胶完全去除部分603露出的所述金属氧化物薄膜50(图中均未标示出)，形成所述金属氧化物半导体有源层501和金属氧化物半导体保留图案502。
S104、如图5(a)或图5(b)所示，采用灰化工艺去除所述光刻胶半保留部分602的光刻胶，露出所述金属氧化物半导体保留图案502。
S105、如图6(a)或图6(b)所示，对露出的所述金属氧化物半导体保留图案502(图中均未标示出)进行金属化处理，转化为呈导体特性的所述修复导线20。
这里，所述金属化处理，是指对露出的所述金属氧化物半导体保留图案502通过一定的工艺处理，从而使其内部的载流子浓度提高，呈现导体特性，形成可以导通数据信号的所述修复导线20，而位于所述光刻胶完全保留部分601下的金属氧化物薄膜由于未进行金属化处理，其载流子浓度较低，即所述金属氧化物半导体有源层501仍保留半导体特性。
S106、如图7(a)或图7(b)所示，采用剥离工艺去除所述光刻胶完全保留部分601的光刻胶。
通过上述步骤S101～S106，便可以通过一次构图工艺形成所述修复导线20以及与所述修复导线20同层设置的所述金属氧化物半导体有源层501。
其中，所述修复导线20由经过金属化处理而具有导体特性的材料形成，所述金属氧化物半导体有源层501由未经过金属化处理具有半导体特性的金属氧化物薄膜50形成。这样，能够在不增加所述阵列基板01的整体构图工艺次数的基础上形成用于修复发生断路的数据线的所述修复导线20，提高了所述阵列基板01的制备效率。
进一步地，上述的步骤S105中，对露出的所述金属氧化物半导体保留图案502进行金属化处理，具体可以包括以下两种方式：
第一种方式：将形成有露出所述金属氧化物半导体保留图案502的基板置于真空腔室中，采用氢气等离子体或含氢还原性气氛等离子体处理。
其中，所述等离子体处理中涉及的真空腔室内的压力以及等离子的气体流量等参数应根据所述金属氧化物薄膜的具体类型灵活调整。
第二种方式：对形成有露出所述金属氧化物半导体保留图案502的基板进行离子注入，使得经离子注入掺杂所形成的所述修复导线20具有较高的载流子浓度提高，即呈现导体特性。
其中，所述离子注入中涉及的离子种类及掺杂的注入浓度等参数应根据所述金属氧化物薄膜的具体类型灵活调整。
需要说明的是，本发明实施例对露出的所述金属氧化物半导体保留图案502进行金属化处理的方法不限于上述两种方式中的任一种方式处理，还可以是上述两种方式的综合使用，如先采用离子注入再进行等离子体处理等，或者采用其它方式，只要是有利于将具有半导体特性的金属氧化物薄膜50转化为具有导体特性的材料即可。
在上述基础上，由于在所述金属氧化物半导体有源层501之上形成源漏金属层后需要通过湿法刻蚀工艺形成具有特定图案的所述薄膜晶体管30的源极301、漏极302、以及与所述源极301电连接的数据线40；而湿法刻蚀工艺中应用的刻蚀液体一般为硝酸(HNO3)、磷酸(H3PO4)、醋酸(CH3COOH)等酸性刻蚀液，在上述的酸性环境中，采用金属氧化物(如IGZO等)材料制成的有源层很容易被刻蚀，甚至造成过刻蚀，导致薄膜晶体管的成品率下降。
因此，在形成所述修复导线20、与所述修复导线20同层的金属氧化物半导体有源层501之后，形成包括所述源极301、所述漏极302、以及与所述源极301电连接的所述数据线40的源漏金属层之前，所述方法还包括：形成刻蚀阻挡层；其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案801。
具体的，如图8(a)或图8(b)所示，所述第一刻蚀阻挡图案801与所述源极301和所述漏极302之间的间隙对应，且所述第一刻蚀阻挡图案801与所述源极301和所述漏极302、以及所述金属氧化物半导体有源层501均直接接触。
因此，所述第一刻蚀阻挡图案801能够起到阻挡形成所述源极301、所述漏极302、以及与所述源极301电连接的所述数据线40的刻蚀液对所述金属氧化物半导体有源层501的腐蚀，从而确保待形成的所述薄膜晶体管30具有良好的性能。
需要说明的是，本发明实施例不对所述刻蚀阻挡层采用的材料加以限制，例如可以采用结构致密的氮化硅、氧化硅、氮氧化硅、氧化铝等材料。
进一步的，为了防止后续湿法刻蚀工艺中应用的刻蚀液体对经过所述金属化处理形成的所述修复导线20产生刻蚀，因此，所述刻蚀阻挡层还包括第二刻蚀阻挡图案802。
具体的，如图9(a)或图9(b)所示，所述第二刻蚀阻挡图案802与所述修复导线20直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案802露出所述修复导线20的一部分，所述数据线40与未被所述第二刻蚀阻挡图案802覆盖的所述修复导线20直接接触。
这里，由于待形成的所述数据线40与所述修复导线20需要通过接触使二者电连接，从而使得当任一根所述数据线40发生断路后，通过与发生断路的所述数据线40并联的所述修复导线20实现数据信号的导通，因此，所述第二刻蚀阻挡图案802需露出所述修复导线20一部分。
相应的，为了保证待形成的所述数据线40与所述修复导线20电连接后，所述修复导线20对发生断路的所述数据线40的数据信号导通不会受到所述数据线40上断路点位置的限制，因此，所述第二刻蚀阻挡图案802与所述修复导线20可以通过例如图10所示的搭接的方式直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案802露出所述修复导线20的一部分，即：未被所述第二刻蚀阻挡图案802覆盖的所述修复导线20的部分为所述修复导线20平行于所述第一方向的第一边201与平行于所述第二方向的第二边202的一部分围成的区域(如图中虚线部分所示)。
此处，图10仅示意性地提供了所述第二刻蚀阻挡图案802与所述修复导线20直接接触的方式之一，本发明实施例不限于此。
在上述基础上，针对所述阵列基板01中待形成的所述薄膜晶体管30为底栅型的情况，在衬底基板10上形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层501，包括：
在形成有所述栅绝缘层的基板上形成修复导线、以及与所述修复导线同层的金属氧化物半导体有源层。
S201、在衬底基板10的表面形成包括栅极303、栅线的栅金属层。
S202、在形成有包括所述栅极303、所述栅线的栅金属层的基板上形成栅绝缘层304。
S203、在形成有所述栅绝缘层304的基板上形成所述修复导线20、以及与所述修复导线20同层的金属氧化物半导体有源层501；具体过程可参见所述步骤S101～S106，在此不再赘述。
这里，在所述步骤S203之后，所述方法当然还包括在形成有所述修复导线20、以及与所述修复导线20同层的基板上形成包括源极301、漏极302、以及与所述源极301电连接的数据线40的源漏金属层，从而形成如图11(a)所示的具有底栅型薄膜晶体管30(图中未标示出)的所述阵列基板01。
针对所述阵列基板01中待形成的所述薄膜晶体管30为顶栅型的情况，所述方法还包括：
如图11(b)所示，在形成有包括所述源极301、所述漏极302、以及与所述源极301电连接的所述数据线40的源漏金属层的基板上依次形成栅绝缘层304、以及包括栅极303、栅线的栅金属层，从而形成如图所示的具有顶栅型薄膜晶体管30(图中未标示出)的所述阵列基板01。
下面提供一具体的实施例，对具有底栅型薄膜晶体管的所述阵列基板01的制备方法进行说明。如图12所示，该方法具体包括如下步骤：
S301、在衬底基板10的表面依次形成包括栅极303、栅线的栅金属层、以及栅绝缘层304。
S302、参考图2(a)所示，采用磁控溅射法，在完成上述步骤S301的基板上沉积一层IGZO金属氧化物薄膜50，并在所述IGZO金属氧化物薄膜50之上涂覆厚度均匀的一层光刻胶层60。
S303、参考图3(a)所示，采用半色调掩模板70对形成有所述光刻胶层60的上述基板进行曝光、显影后，形成光刻胶完全保留部分601、光刻胶半保留部分602和光刻胶完全去除部分603。
其中，所述光刻胶完全保留部分601对应待形成的所述金属氧化物半导体有源层501的区域，所述光刻胶半保留部分602对应待形成的所述修复导线20的区域，所述光刻胶完全去除603部分对应其他区域。
S304、参考图4(a)所示，采用刻蚀工艺去除上述基板上的所述光刻胶完全去除部分603露出的所述金属氧化物薄膜50(图中均未标示出)，形成所述金属氧化物半导体有源层501和金属氧化物半导体保留图案502。
S305、参考图5(a)所示，采用灰化工艺去除上述基板上的所述光刻胶半保留部分602的光刻胶，露出所述金属氧化物半导体保留图案502。
S306、参考图6(a)所示，将完成上述步骤S305的基板置于真空腔室中，对露出的所述金属氧化物半导体保留图案502(图中均未标示出)进行氢气等离子体处理，将所述半导体保留图案502转化为呈导体特性的所述修复导线20。
S307、参考图7(a)所示，采用剥离工艺去除完成上述步骤S306的基板上的所述光刻胶完全保留部分601的光刻胶。
通过上述步骤S301～S307，便可以通过一次构图工艺形成所述IGZO金属氧化物半导体有源层501以及与所述IGZO金属氧化物半导体有源层501同层设置的所述修复导线20。
其中，所述修复导线20由经过金属化处理而具有导体特性的材料形成，所述金属氧化物半导体有源层501由未经过金属化处理具有半导体特性的IGZO金属氧化物薄膜50形成。
S308、参考图9(a)所示，在完成上述步骤S307的基板上形成一层厚度均匀的由氧化硅材料构成的刻蚀阻挡层，通过一次构图工艺形成第一刻蚀阻挡图案801和第二刻蚀阻挡图案802。
其中，所述第一刻蚀阻挡图案801与源极301和漏极302之间的间隙对应，且所述第一刻蚀阻挡图案801与所述源极301和所述漏极302、以及形成的所述金属氧化物半导体有源层501均直接接触。
所述第二刻蚀阻挡图案802与形成的所述修复导线20直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案802露出所述修复导线20的一部分，待形成的所述数据线40与未被所述第二刻蚀阻挡图案802覆盖的所述修复导线20直接接触。
S309、参考图11(a)所示，在完成上述步骤S308的基板上通过一次构图工艺形成所述源极201、所述漏极202以及所述数据线40。
通过上述步骤S301～S309，便可得到参考图1所示的具有底栅型薄膜晶体管30的阵列基板01。由于所述修复导线20形成位于所述数据线40的下方，且所述数据线40通过与所述修复导线20直接接触电连接，即所述修复导线20与所述数据线40之间的等效电路关系为并联关系，使得二者并联后的总电阻值小于所述修复导线20和所述数据线40中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
当任一根所述数据线40发生断路无法导通数据信号时，由于任一根所述修复导线20即对应一根所述数据线40，发生断路的所述数据线40仍能够通过与所述数据线40并联的所述修复导线20将所述数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
本发明实施例还提供了一种阵列基板01，参考图1所示，所述阵列基板01包括：衬底基板10，设置在所述衬底基板10上的薄膜晶体管30、与所述薄膜晶体管30的源极301电连接的沿第一方向平行排布数据线40；所述阵列基板01还包括位于所述数据线40下方的沿所述第一方向平行排布的多根修复导线20；其中，任一根所述修复导线20与一根所述数据线40垂直对应，且直接接触。
一方面，由于所述修复导线20形成位于所述数据线40的下方，且所述数据线40通过与所述修复导线20直接接触电连接，即所述修复导线20与所述数据线40之间的等效电路关系为并联关系，使得二者并联后的总电阻值小于所述修复导线20和所述数据线40中的任一个，有利于减少由于所述阵列基板01中数据线电阻较大而产生的数据信号延迟(简称RC-Loading)现象。
另一方面，当任一根所述数据线40发生断路无法导通数据信号时，由于任一根所述修复导线20即对应一根所述数据线40，发生断路的所述数据线40仍能够通过与所述数据线40并联的所述修复导线20将所述数据信号导通至相应的像素区域，从而保证了所述阵列基板01应用于显示装置时的图像正常显示，并提高了所述阵列基板01的良品率。
这里，考虑到形成所述阵列基板01的整体应具有较小的厚度，所述修复导线20与所述薄膜晶体管30的有源层501同层设置。
由于金属氧化物半导体材料相比于传统的非晶硅材料具有更高的载流子迁移率，能够更好地满足大尺寸显示装置的驱动频率要求，因此，本发明实施例进一步优选为，参考图11(a)或图11(b)所示，所述有源层501为金属氧化物半导体有源层501，其中，所述薄膜晶体管30的源极301和漏极302与所述金属氧化物半导体有源层501直接接触。
所述修复导线20为对与所述金属氧化物半导体有源层501同层的金属氧化物半导体保留图案502(图中均为标示出)进行金属化处理得到的呈导体特性的所述修复导线20。
这样，能够在不增加所述阵列基板01的整体构图工艺次数的基础上形成用于修复发生断路的所述数据线40的所述修复导线20，提高了所述阵列基板01的制备效率。
其中，根据所述薄膜晶体管30的类型不同，所述阵列基板01的具体结构可以包括以下两种情况：
针对所述阵列基板01中的所述薄膜晶体管30的类型为底栅型的情况，参考图11(a)所示，所述阵列基板01的具体结构在此不再赘述。
针对所述阵列基板01中待形成的所述薄膜晶体管30的类型为顶栅型的情况，参考图11(b)所示，所述薄膜晶体管30的源极301和漏极302设置在所述金属氧化物半导体有源层501之上，所述薄膜晶体管30的栅极303设置在包括所述源极301、所述漏极302、以及与所述源极301电连接的所述数据线40的图案层之上。
在上述基础上，为了防止湿法刻蚀工艺中形成所述源极301、所述漏极302、以及与所述源极301电连接的所述数据线40的图案层时，采用金属氧化物(如IGZO等)材质制成的有源层被刻蚀，甚至造成过刻蚀，导致薄膜晶体管的成品率下降。
因此，本发明实施例优选的，参考图8(a)或图8(b)所示，所述阵列基板01还包括位于包括所述修复导线20、以及与所述修复导线20同层的所述金属氧化物半导体有源层501的图案层之上的刻蚀阻挡层。
其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案801，所述第一刻蚀阻挡图案801与所述源极301和所述漏极302之间的间隙对应，且所述第一刻蚀阻挡图案801与所述源极301和所述漏极302、以及所述金属氧化物半导体有源层501均直接接触。
进一步的，为了防止湿法刻蚀工艺中应用的刻蚀液体对经过所述金属化处理形成的所述修复导线20产生刻蚀，参考图9(a)或图9(b)所示，所述刻蚀阻挡层还包括第二刻蚀阻挡图案802。
其中，所述第二刻蚀阻挡图案802与所述修复导线20直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案802露出所述修复导线20的一部分，所述数据线40与未被所述第二刻蚀阻挡图案802覆盖的所述修复导线20直接接触。
这里，参考图1所示，所述阵列基板01还包括与所述薄膜晶体管30的所述漏极302电连接的像素电极90。
本发明实施例又提供了一种显示装置，包括上述的所述阵列基板01。
所述显示装置可以为：液晶面板、OLED、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
需要说明的是，本发明所有附图是所述阵列基板及其制备过程的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成沿第一方向平行排布的多根修复导线；
在形成有所述修复导线的基板上形成包括源极、漏极、以及与所述源极电连接的数据线的源漏金属层；所述数据线沿所述第一方向平行排布；
其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触；
采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层；
其中，所述源极和所述漏极与所述金属氧化物半导体有源层直接接触。
2.根据权利要求1所述的制备方法，其特征在于，所述采用一次构图工艺形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，具体包括：
形成呈半导体特性的金属氧化物薄膜，并在所述金属氧化物薄膜之上形成光刻胶层；
采用半色调掩模板或灰色调掩模板对形成有所述光刻胶层的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述金属氧化物半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述修复导线的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分露出的所述金属氧化物薄膜，形成所述金属氧化物半导体有源层和金属氧化物半导体保留图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，露出所述金属氧化物半导体保留图案；
对露出的所述金属氧化物半导体保留图案进行金属化处理，使所述金属氧化物半导体保留图案转化为呈导体特性的所述修复导线；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求2所述的制备方法，其特征在于，所述金属化处理包括等离子体处理、或离子注入。
4.根据权利要求1所述的制备方法，其特征在于，在形成所述修复导线、与所述修复导线同层的金属氧化物半导体有源层之后，形成包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层之前，所述方法还包括：形成刻蚀阻挡层；
其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案，所述第一刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述第一刻蚀阻挡图案与所述源极和所述漏极、以及所述金属氧化物半导体有源层均直接接触。
5.根据权利要求4所述的制备方法，其特征在于，所述刻蚀阻挡层还包括第二刻蚀阻挡图案；
其中，所述第二刻蚀阻挡图案与所述修复导线直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案露出所述修复导线的一部分，所述数据线与未被所述第二刻蚀阻挡图案覆盖的所述修复导线直接接触。
6.根据权利要求1所述的制备方法，其特征在于，在衬底基板上形成所述修复导线、以及与所述修复导线同层的金属氧化物半导体有源层，包括：
在所述衬底基板的表面形成包括栅极、栅线的栅金属层；
在形成有包括所述栅极、所述栅线的栅金属层的基板上形成栅绝缘层；
在形成有所述栅绝缘层的基板上形成修复导线、以及与所述修复导线同层的金属氧化物半导体有源层。
7.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：
在形成有包括所述源极、所述漏极、以及与所述源极电连接的所述数据线的源漏金属层的基板上依次形成栅绝缘层、以及包括栅极、栅线的栅金属层。
8.一种阵列基板，其特征在于，包括：衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的沿第一方向平行排布数据线；
所述阵列基板还包括位于所述数据线下方的沿所述第一方向平行排布的多根修复导线；
其中，任一根所述修复导线与一根所述数据线垂直对应，且直接接触；
所述薄膜晶体管的有源层为金属氧化物半导体有源层；
所述修复导线与所述薄膜晶体管的金属氧化物半导体有源层同层设置；
其中，所述薄膜晶体管的源极和漏极与所述金属氧化物半导体有源层直接接触。
9.根据权利要求8所述的阵列基板，其特征在于，所述修复导线为对与所述金属氧化物半导体有源层同层的金属氧化物半导体保留图案进行金属化处理后得到的呈导体特性的所述修复导线。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：位于包括所述修复导线、以及与所述修复导线同层的所述金属氧化物半导体有源层的图案层之上的刻蚀阻挡层；
其中，所述刻蚀阻挡层包括第一刻蚀阻挡图案，所述第一刻蚀阻挡图案与所述源极和所述漏极之间的间隙对应，且所述第一刻蚀阻挡图案与所述源极和所述漏极、所述金属氧化物半导体有源层均直接接触。
11.根据权利要求10所述的阵列基板，其特征在于，所述刻蚀阻挡层还包括第二刻蚀阻挡图案；
其中，所述第二刻蚀阻挡图案与所述修复导线直接接触，且沿与所述第一方向垂直的第二方向，所述第二刻蚀阻挡图案露出所述修复导线的一部分，所述数据线与未被所述第二刻蚀阻挡图案覆盖的所述修复导线直接接触。
12.一种显示装置，其特征在于，包括权利要求8至11任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410069289.2A CN103838047B (zh) | 2014-02-27 | 2014-02-27 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410069289.2A CN103838047B (zh) | 2014-02-27 | 2014-02-27 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103838047A CN103838047A (zh) | 2014-06-04 |
| CN103838047B true CN103838047B (zh) | 2017-01-25 |
Family
ID=50801714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410069289.2A Expired - Fee Related CN103838047B (zh) | 2014-02-27 | 2014-02-27 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103838047B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637957B (zh) * | 2015-02-05 | 2018-04-06 | 厦门天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板及显示装置 |
| CN111312193B (zh) * | 2020-04-02 | 2021-10-08 | Tcl华星光电技术有限公司 | 显示阵列模块的驱动装置及其驱动方法 |
| CN114360438B (zh) * | 2020-09-30 | 2022-12-16 | 荣耀终端有限公司 | 一种显示装置、驱动芯片及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102213879A (zh) * | 2010-04-12 | 2011-10-12 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板及其制造、修复方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI457673B (zh) * | 2011-04-06 | 2014-10-21 | E Ink Holdings Inc | 訊號線結構 |
-
2014
- 2014-02-27 CN CN201410069289.2A patent/CN103838047B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102213879A (zh) * | 2010-04-12 | 2011-10-12 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板及其制造、修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103838047A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646966B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103715094B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN102779783B (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN104576542A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103066017A (zh) | 一种阵列基板的制备方法 | |
| CN105990449A (zh) | 薄膜晶体管以及其制作方法 | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| WO2016015415A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN105977205A (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| CN103219341B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN105280552A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN106298647B (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
| CN103839888B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170125 |