[go: up one dir, main page]

CN105977205A - 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 - Google Patents

薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105977205A
CN105977205A CN201610304950.2A CN201610304950A CN105977205A CN 105977205 A CN105977205 A CN 105977205A CN 201610304950 A CN201610304950 A CN 201610304950A CN 105977205 A CN105977205 A CN 105977205A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610304950.2A
Other languages
English (en)
Other versions
CN105977205B (zh
Inventor
宁策
杨维
胡合合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610304950.2A priority Critical patent/CN105977205B/zh
Publication of CN105977205A publication Critical patent/CN105977205A/zh
Priority to PCT/CN2017/071930 priority patent/WO2017193637A1/zh
Priority to US15/554,446 priority patent/US10332987B2/en
Application granted granted Critical
Publication of CN105977205B publication Critical patent/CN105977205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种薄膜晶体管和阵列基板的制备方法、阵列基板和显示装置。薄膜晶体管的制备方法包括：形成半导体层；对所述半导体层的一区域的表面层进行改性处理，以使所述半导体层的所述区域在沿垂直于所述半导体层的第一方向上的一部分形成蚀刻阻挡层，所述半导体层在蚀刻阻挡层的平行于所述半导体层的表面的第二方向的两侧保留有未被改性处理的部分；以及在所述半导体层上形成源电极和漏电极，所述源电极和所述漏电极形成在所述区域的垂直于所述第二方向的中线两侧，且在所述第二方向上彼此间隔。采用本发明的薄膜晶体管的制备方法，可以有效防止金属蚀刻液腐蚀有源层，提高薄膜晶体管的性能。

Description

薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
技术领域
本公开涉及一种薄膜晶体管和阵列基板的制备方法，阵列基板及显示装置。
背景技术
金属氧化物半导体晶体管是一种可以广泛使用在模拟电路与数字电路的场效应晶体管。例如，金属氧化物半导体晶体管可以包括栅极、源电极和漏电极以及有源层。栅极、源电极和漏电极例如通过金属材料制作。在形成沟道区之后，例如包括形成金属电极的步骤。金属电极例如通过湿法蚀刻制备，因此，在形成金属电极时，金属蚀刻液可以腐蚀源电极和漏电极之间的半导体材料，进而影响产品性能。
发明内容
本发明的实施例提供了一种薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置。本发明实施例的薄膜晶体管的蚀刻方法，可以有效避免蚀刻液的腐蚀，提高产品性能。
本发明的一个方面提供了一种薄膜晶体管的制备方法，包括：形成半导体层；对所述半导体层的一区域的表面层进行改性处理，以使所述半导体层的所述区域在沿垂直于所述半导体层的第一方向上的一部分形成蚀刻阻挡层，所述半导体层在蚀刻阻挡层的平行于所述半导体层的表面的第二方向的两侧保留有未被改性处理的部分；以及在所述半导体层上形成源电极和漏电极，所述源电极和所述漏电极形成在所述区域的垂直于所述第二方向的中线两侧，且在所述第二方向上彼此间隔。
在一个实施例中，在所述第一方向上，所述源电极和所述漏电极均与所述蚀刻阻挡层部分重叠，且均与所述半导体层的所述区域之外的部分至少部分重叠。
在一个实施例中，所述改性处理包括离子注入。
在一个实施例中，在形成所述蚀刻阻挡层之后且在形成所述源电极和所述漏电极之前，对所述半导体层进行图案化以形成有源层图案。
在一个实施例中，形成所述蚀刻阻挡层以及形成所述有源层图案包括：
在所述半导体层上涂覆光刻胶，并采用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，以形成光刻胶图案；该光刻胶图案包括光刻胶完全去除区域、第一厚度区域和第二厚度区域，所述第一厚度区域的光刻胶的厚度大于所述第二厚度区域的光刻胶的厚度，所述光刻胶完全去除区域对应于要形成所述蚀刻阻挡层的区域，所述光刻胶完全去除区域和所述第一厚度区域对应于要形成所述有源层图案的区域；以所述光刻胶图案为掩模对所述半导体层进行离子注入，以形成所述蚀刻阻挡层；对所述光刻胶图案进行灰化处理，使所述第二厚度区域的光刻胶去除，并使所述第一厚度区域的光刻胶减薄；以所述第一厚度区域的剩余光刻胶和所述刻蚀阻挡层为掩模，对所述半导体层进行蚀刻，以形成所述有源层图案；以及去除所述第一厚度区域的剩余光刻胶。
在一个实施例中，形成所述半导体层的材料为金属氧化物半导体。
在一个实施例中，形成所述半导体层的材料包括IGZO、ZnO和IZO的至少之一。
在一个实施例中，所述改性处理包括对所述半导体层注入锡离子和钛离子的至少之一。
在一个实施例中，形成所述源电极和所述漏电极的材料包括铜、铝和钼的至少之一。
在一个实施例中，在形成所述蚀刻阻挡层之后，所述制备方法包括对所述蚀刻阻挡层进行等离子体处理。
在一个实施例中，所述等离子体处理所使用的等离子体包括一氧化二氮或氧气形成的等离子体。
本发明的另一个方面提供了一种阵列基板的制备方法，包括：提供衬底基板；以及在所述衬底基板上形成薄膜晶体管；所述薄膜晶体管采用如上所述的薄膜晶体管的制备方法制备。
本发明的再一个方面提供了一种阵列基板，包括：衬底基板；设置于所述衬底基板上的薄膜晶体管，其中所述薄膜晶体管包括有源层和蚀刻阻挡层，所述蚀刻阻挡层的至少一部分嵌入到所述有源层内。
在一个实施例中，所述蚀刻阻挡层的表面与所述有源层的表面齐平。
在一个实施例中，阵列基板还包括源漏金属层图案，所述源漏金属层图案包括薄膜晶体管的源电极和漏电极；所述源电极和漏电极在垂直于所述有衬底基板的第一方向上均与所述蚀刻阻挡层部分重叠，且在平行于所述衬底基板的第二方向上彼此间隔。
在一个实施例中，所述蚀刻阻挡层与所述源电极和漏电极至少之一重叠的部分沿所述第二方向的尺寸大于1μm。
在一个实施例中，所述蚀刻阻挡层与所述源电极和漏电极至少之一重叠的部分沿所述第二方向的尺寸在2-4μm的范围内。
在一个实施例中，所述有源层的材料包括金属氧化物半导体；所述蚀刻阻挡层包括在所述金属氧化物半导体中掺杂有锡离子和钛离子的至少之一的化合物。
在一个实施例中，所述有源层的材料包括IGZO、ZnO和IZO的至少之一。
在一个实施例中，所述蚀刻阻挡层的厚度大于等于3nm。
在一个实施例中，所述蚀刻阻挡层的厚度在5-15nm的范围内。
本发明的又一个方面提供了一种显示装置，包括如上所述的阵列基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a-图1d为本公开实施例的薄膜晶体管的制备过程示意图；
图2a-图2f为本公开实施例中采用半曝光技术形成有源层图案的过程示意图；
图3a为本公开实施例的阵列基板的剖视示意图；
图3b为本公开实施例的阵列基板中包括蚀刻阻挡层的有源层结构示意图；
图3c为本公开实施例的阵列基板中源漏电极与蚀刻阻挡层重叠的部分的示意图；以及
图3d为本发明实施例的阵列基板中蚀刻阻挡层的厚度示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
薄膜晶体管的半导体层例如可以通过非晶硅(a-Si)和多晶硅制备。采用非晶硅和多晶硅制备的半导体层有各自的优缺点。
非晶硅(a-Si)易于在低温下大面积制备，且技术成熟，因此，被广泛应用于半导体器件的制备中。a-Si材料的带隙只有1.7v，对可见光不透明，并且在可见光的范围内具有光敏性。在制备显示装置时，为了防止半导体材料的性能受到影响，通常需要设置黑矩阵来加以遮挡。通过设置黑矩阵来遮挡光线的方式，增加了制备液晶显示器的工艺的复杂性，并且提高了成本，降低了可靠性和开口率。
多晶硅具有优越的性能，但其制备工艺复杂，成本高，且在可见光波段亦不透明。并且氢化非晶硅半导体的迁移率很难超过1cm2.v-1.s-1。目前，采用氢化非晶硅制备薄膜晶体管的技术已经成熟，很难再获得突破性提高。
金属氧化物半导体晶体管(即薄膜晶体管，以下简称为薄膜晶体管)是一种可以广泛使用在模拟电路与数字电路的场效应晶体管。在薄膜晶体管的制备工艺中，例如，在形成半导体层之后，还包括形成金属电极的步骤。例如，金属电极可以采用湿法制备。通常情况下，湿法蚀刻中使用的金属蚀刻液会腐蚀金属氧化物半导体层的半导体材料，从而影响薄膜晶体管的性能。
本公开的一个方面提供了一种薄膜晶体管的制备方法，包括：形成半导体层；对所述半导体层的一区域的表面层进行改性处理，以使所述半导体层的所述区域在沿垂直于所述半导体层的第一方向上的一部分形成蚀刻阻挡层，所述半导体层在蚀刻阻挡层的平行于所述半导体层的表面的第二方向的两侧保留有未被改性处理的部分；以及在所述半导体层上形成源电极和漏电极，所述源电极和所述漏电极形成在所述区域的垂直于所述第二方向的中线两侧，且在所述第二方向上彼此间隔。本公开的实施例通过对金属氧化物半导体层的改性形成蚀刻阻挡层，简化了工艺，同时避免为形成蚀刻阻挡层而引入形成新的材料层所带来的缺点。
需要说明的是，在该薄膜晶体管的制备方法中，首先形成半导体层，接着对该半导体的一部分表面进行处理。例如，通过这种表面改性方式，可以使半导体层在垂直于半导体层的第一方向的一部分形成蚀刻阻挡层。例如，半导体层的该被改性的部分包括一部分表面以及从该部分表面向半导体层内部嵌入的一部分。在平行于该半导体层的第二方向上，蚀刻阻挡层的两侧包括未被改性的部分。在半导体层上形成源漏电极，该源漏电极例如形成在被改性区域的两侧。例如，源漏电极也可以与该蚀刻阻挡层部分重叠，且源漏电极在第二方向上彼此间隔。形成源漏电极的方式例如首先沉积一层金属薄膜，接着，采用金属蚀刻液蚀刻掉多余的金属，留下源电极和漏电极。例如，本公开实施例的上述蚀刻阻挡层可以完全覆盖沟道区，从而在采用蚀刻液蚀刻源漏电极时，有效避免蚀刻液腐蚀半导体层。当然，蚀刻阻挡层也可以只是部分覆盖沟道区，本公开对此不作限制。
图1a到图1d为本公开实施例的薄膜晶体管的制备示意图。参照图1a，首先形成半导体层001。参照图1b，对半导体层001的一部分表面进行改性处理，以使该部分表面在第一方向(图1b中竖直箭头所示的方向)上的一部分形成蚀刻阻挡层002。参照图1c，蚀刻阻挡层002在平行于半导体层001平面的第二方向(图1c中水平箭头所示的方向)的两侧包括未被改性的部分003。参照图1d，在半导体层001上形成源电极004和漏电极005，源电极004和漏电极005在第二方向上彼此间隔。
在一个实施例中，所述源电极和所述漏电极均与所述蚀刻阻挡层部分重叠，且均与所述半导体层的所述区域之外的部分至少部分重叠。参照图1d，例如，蚀刻阻挡层02包括与源电极004和漏电极005重叠的部分，以更好的阻止金属蚀刻液腐蚀半导体层001。例如，蚀刻阻挡层也可只是与源电极或漏电极之一彼此重叠。其他在此基础上的变形结构，均属于本发明要保护的范围。
另外，继续参照图1d，源电极004和漏电极005均应包括与半导体层001被改性区域部分之外重叠的部分，从而实现金属电极与半导体层直接接触。
例如，形成所述半导体层的材料为金属氧化物半导体。例如金属氧化物半导体材料包括IGZO、ZnO和IZO的至少之一。
在一个实施例中，所述改性处理为离子注入。例如，离子注入中采用的离子为锡离子或钛离子。例如，也可以是同时采用锡离子和钛离子。在锡离子或钛离子注入半导体层的上述区域后，例如可以与半导体层中的金属氧化物形成新的化合物或组合物，从而使该区域能够阻挡金属蚀刻液的侵蚀。此外，本公开的实施例通过对金属氧化物半导体层的改性形成蚀刻阻挡层，简化了工艺，同时避免为形成蚀刻阻挡层而引入形成新的材料层所带来的缺点。
在一个实施例中，在形成所述蚀刻阻挡层之后且在形成所述源电极和所述漏电极之前，对所述半导体层进行图案化以形成有源层图案。
在一个实施例中，可以采用灰色调或半色调曝光技术形成有源层图案。图2a到图2e为本发明实施例采用半曝光技术制备薄膜晶体管的示意图。例如，形成所述蚀刻阻挡层以及形成所述有源层图案可以包括：
参照图2a，首先，在所述半导体层001上涂覆光刻胶100，并采用灰色调或半色调掩模板对所述光刻胶100进行曝光和显影，以形成光刻胶图案。参见图2b，该光刻胶图案包括光刻胶完全去除区域、第一厚度区域101和第二厚度区域102，第一厚度区域101的光刻胶的厚度大于所述第二厚度区域102的光刻胶的厚度，光刻胶完全去除区域对应于要形成所述蚀刻阻挡层002的区域，光刻胶完全去除区域和第一厚度区域101对应于要形成所述有源层图案的区域；
参照图2c，以光刻胶图案为掩模对半导体层001进行离子注入，以形成蚀刻阻挡层002；
对光刻胶图案进行灰化处理，使第二厚度区域102的光刻胶去除，并使第一厚度区域101的光刻胶减薄；参照图2c，经过灰化处理的光刻胶只剩下第一厚度区域101，且厚度在灰化过程中变薄。参照图2d，第二厚度区域102的光刻胶已去除。
以第一厚度区域101的剩余光刻胶和刻蚀阻挡层002为掩模，对半导体层001进行蚀刻(即图2d中没有光刻胶保护的有源层)，并将该部分有源层去掉。参照图2e，有源层001露在光刻胶之外的部分已被蚀刻掉，此时，第一厚度区域101的光刻胶仍然存在。
去除第一厚度区域101剩余的光刻胶，以形成有源层图案，如图2f所示。
在该实施例中，通过半色调或灰色调掩模曝光技术，以一次掩模即形成了蚀刻阻挡层以及有源层图案，提高了生产效率，降低了成本。此外，本公开的实施例通过对金属氧化物半导体层的改性形成蚀刻阻挡层，简化了工艺，同时避免为形成蚀刻阻挡层而引入形成新的材料层所带来的缺点。
在一个实施例中，形成有源层图案的材料为金属氧化物半导体。例如，金属氧化物材料可以包括IGZO、ZnO和IZO中的一种或几种。
在一个实施例中，例如，所述改性处理是对所述半导体层注入锡离子或钛离子。采用锡离子和钛离子的至少之一对半导体层进行离子注入，可以使形成的蚀刻阻挡层具有较好的抗腐蚀效果。
在一个实施例中，形成所述源电极和所述漏电极的材料为铜、铝或钼。
在一个实施例中，在形成所述蚀刻阻挡层之后，所述制备方法包括对所述蚀刻阻挡层进行等离子体处理。例如，所采用的等离子体可以为一氧化二氮或氧气形成的等离子体。例如，该方法中，可以在形成蚀刻阻挡层之后，使蚀刻阻挡层处于等离子体环境中，从而确保蚀刻阻挡层在工艺期间的性能。例如，还可以对蚀刻阻挡层进行退火处理，以进一步改善蚀刻阻挡层的性能。
需要说明的是，形成薄膜晶体管还包括形成栅极、栅绝缘层等。例如，对具有底栅结构的薄膜晶体管，在形成半导体层之前，首先形成栅极和栅绝缘层，之后，在栅绝缘层之上形成半导体层，并在半导体层之上形成源电极和漏电极。对于具有顶栅结构的薄膜晶体管，首先，形成半导体层以及在半导体层上的源电极和漏电极，之后，在半导体层上形成金属电极，并在金属电极之上形成栅绝缘层以及栅极。形成栅极的材料例如为金属材料，例如包括铜、铝和钼的至少之一等。
本发明的另一个方面提供了一种阵列基板的制备方法，包括：提供衬底基板；以及在所述衬底基板上形成薄膜晶体管；所述薄膜晶体管采用如上所述的薄膜晶体管的制备方法制备。
需要说明的是，在制备具有底栅结构的阵列基板时，形成阵列基板例如包括：
沉积栅金属层，形成栅线和栅极；沉积栅绝缘层；沉积有源层，采用如上所述的方式形成包括蚀刻阻挡层的有源层图案；以及形成源漏金属层、平坦层、像素电极及过孔等步骤。
以下给出了一种阵列基板的制备步骤的实施例，但本发明的实施方式不限于此：
步骤(1)：在基板上沉积金属层。利用一次构图工艺完成栅极和栅线的图案化。
步骤(2)：沉积绝缘层，金属氧化物半导体薄膜。例如，金属氧化物半导体薄膜优先为IGZO(铟镓氧化锌)，也可以为ZnO(氧化锌)或IZO(氧化铟锌)等材料。利用一次构图工艺形成有源层图案，并对有源层图案的部分区域进行离子注入处理，以形成氧化物刻蚀阻挡层。例如，离子注入可以采用锡离子或钛离子等。
在一些示例中：涂覆光刻胶，并用灰色或半色调掩模板对光刻胶进行曝光，形成光刻胶去除区、第一厚度区和第二厚度区，第一厚度区的厚度大于第二厚度区的厚度，第一厚度区及光刻胶去除区对应有源层图案；通过曝光去除光刻胶去除区，并对露出的有源层进行离子注入处理，形成刻蚀阻挡层。之后进行光刻胶灰化，以去除第二厚度区，并使第一厚度区的厚度变薄，采用蚀刻液蚀刻有源层，去除有源层对应上述光刻胶第二厚度区的部分；蚀刻掉剩余的光刻胶，得到包括蚀刻阻挡层的有源层图案。
步骤(3)：沉积源漏金属层，利用一次构图工艺完成数据线及源漏电极。例如，金属可以为铜、铝、钼等。
例如，采用磁控溅射沉积源漏电极。如上所述，源漏电极可以部分覆盖阻挡层，以防止刻蚀液对有源层刻蚀。
步骤四(4)：沉积保护层。
例如，为了确保所形成的蚀刻阻挡层的性能，在沉积保护层之前，可以采用由二氧化氮或氧气形成的等离子体对刻蚀阻挡层进行处理。例如，还可以对蚀刻阻挡层进行退火处理。
在上述步骤，例如，包括利用一次构图工艺完成过孔图形；以及沉积透明导电薄膜，并利用一次构图工艺形成像素电极图案的步骤。
本公开的实施例通过对金属氧化物半导体层的改性形成蚀刻阻挡层，简化了工艺，同时避免为形成蚀刻阻挡层而引入形成新的材料层所带来的缺点，改善了阵列基板的性能。
本公开的再一个方面提供了一种阵列基板，包括：衬底基板；设置于所述衬底基板上的薄膜晶体管，其中所述薄膜晶体管包括有源层和蚀刻阻挡层，所述蚀刻阻挡层的至少一部分嵌入到所述有源层内。
本公开实施例的阵列基板，由于有源层包括蚀刻阻挡层，可以避免金属蚀刻液腐蚀有源层，提高产品性能。
需要说明的是，该阵列基板可以具有多个薄膜晶体管，多个薄膜晶体管可以全部包括如上所述的蚀刻阻挡层，也可以是一部分薄膜晶体管具备上述蚀刻阻挡层。另外，蚀刻阻挡层的至少一部分嵌入到有源层内。例如，蚀刻阻挡层是通过对有源层的一部分表面进行改性(例如，离子注入)而得到。在此情况下，蚀刻阻挡层的一侧与有源层未被改性的部分平滑过渡，另一侧完全嵌入至有源层的内部。例如，蚀刻阻挡层除了包括通过表面改性处理的部分，还可以包括覆盖在有源层表面的部分。在此情况下，蚀刻阻挡层既包括嵌入有源层内部的部分，也包括覆盖于其表面的部分。这些明显的变形和改进均属于本发明的保护范围。
图3a为本公开实施例的阵列基板的剖视示意图。参照图3a，阵列基板包括衬底基板200、设置于衬底基板200上的栅金属层图案。栅金属层图案包括栅极201，设置于栅金属层图案之上的栅绝缘层203。阵列基板还包括有源层图案。有源层图案的一部分区域的表面形成有蚀刻阻挡层002。在与栅极对应的位置，还包括薄膜晶体管的源电极004和漏电极005。有源层包括沟道区，例如有源层至少在沟道区的位置包括蚀刻阻挡层002。通过将有源层的一部分表面改性，获得蚀刻阻挡层，可以避免金属蚀刻液腐蚀有源层，进而提高薄膜晶体管的性能。
在一个实施例中，所述蚀刻阻挡层的表面与所述有源层的表面齐平。参照图3b，蚀刻阻挡层002的表面与有源层001的表面齐平。例如，在通过对有源层一部分表面改性(例如，离子注入)的方式获得蚀刻阻挡层的情况下，蚀刻阻挡层的表面与有源层的其它部分齐平。也就是说，这种改性方式，只是将有源层的一部分改性成蚀刻阻挡层，而其厚度和形状基本上不发生变化。这种改性方式，所形成蚀刻阻挡层结构稳固，进而更加有效的防治金属蚀刻液腐蚀有源层。本公开的实施例通过对金属氧化物半导体层的改性形成蚀刻阻挡层，简化了工艺，同时避免为形成蚀刻阻挡层而引入形成新的材料层所带来的缺点。
在一个实施例中，参照图3c，阵列基板还包括源漏金属层图案，所述源漏金属层图案包括薄膜晶体管的源电极004和漏电极005。例如，如图3c所示，所述源电极004和漏电极005与所述蚀刻阻挡层002部分重叠。由于蚀刻阻挡层002的性质与未被改性的有源层001的性质不同，因此，薄膜晶体管的源电极004和漏电极005与蚀刻阻挡层002仅部分重叠。也就是说，薄膜晶体管的源电极004和漏电极005也都包括与有源层001的未改性部分重合的部分，避免影响薄膜晶晶体管的性能。同时，由于源电极004和漏电极005均与蚀刻阻挡层002部分重叠，例如，蚀刻阻挡层002完全覆盖沟道区，从而避免金属蚀刻液从沟道区与金属电极之间流入到有源层内。也就是说，薄膜晶体管的沟道区与金属电极之间可以不存在未被改性的部分，从而进一步提高薄膜晶体管的性能。
在一个实施例中，所述蚀刻阻挡层在源漏电极彼此面对的方向(也就是在平行于衬底基板的平面内源电极和漏电极彼此间隔的方向)上与所述源电极和漏电极至少之一重叠的距离大于1μm。参照图3c，如上文所述，蚀刻阻挡层002除了覆盖薄膜晶体管的沟道区之外，还可以包括与源电极004和漏电极005重叠的部分。即在薄膜晶体管的源电极004和漏电极005彼此面对的方向(即图3c中箭头所示的方向)上，蚀刻阻挡层002与源电极004和漏电极005的至少之一有重叠部分。例如，如图3c所示，蚀刻阻挡层002与源电极004和漏电极005均有重叠的部分。例如，如图3c所示，在源电极004和漏电极005彼此面对的方向上，蚀刻阻挡层002与源电极004和漏电极005均有重叠部分，并且在源漏电极之间的沟道区，也不存在未被改性的部分。通过使蚀刻阻挡层与源电极和漏电极彼此重叠，可以有效避免金属蚀刻液腐蚀有源层，提高薄膜晶体管的性能。
通过限定蚀刻阻挡层与源漏电极之间的重叠距离，可以改善蚀刻阻挡层的防腐蚀效果。继续参照图3c，例如，所述蚀刻阻挡层在源漏电极彼此面对的方向(图3c中箭头所示的方向)上与所述源电极004和漏电极005至少之一重叠的距离L在2-4μm的范围内。通过进一步限定蚀刻阻挡层与源漏电极之间的重叠距离，可以更加有效的避免蚀刻液腐蚀有源层。
在一个实施例中，所述有源层的材料为金属氧化物半导体；所述蚀刻阻挡层为在所述金属氧化物半导体中掺杂有锡离子和钛离子的至少之一的化合物。通过在金属半导体氧化物中掺杂锡离子和钛离子的至少之一，可以形成蚀刻阻挡层，进而有效避免金属蚀刻液腐蚀有源层。
例如，所述有源层的材料为锌的氧化物；例如，金属氧化物材料可以包括IGZO、ZnO和IZO中的一种或几种。所述蚀刻阻挡层为在所述锌的氧化物中掺杂有锡离子和钛离子的至少之一的化合物。通过在这些材料中掺杂锡离子和钛离子的至少之一，可以在方便刻蚀的前提下，有效防止金属蚀刻液腐蚀有源层。
在一个实施例中，所述蚀刻阻挡层的厚度大于等于3nm。蚀刻阻挡层的厚度一方面取决于有源层的厚度，其厚度应当小于有源层在该区域的厚度，另一方面也取决于离子注入工艺。从阻止金属蚀刻液腐蚀有源层的角度来看，蚀刻阻挡层的厚度越大越好。从离子注入工艺的步骤和成本的角度来看，蚀刻阻挡层的厚度越小越好。但蚀刻阻挡层能够有效阻止金属蚀刻液的腐蚀是前提。参照图3d，蚀刻阻挡层002的厚度T大于等于3nm。从而有效防止有源层受金属蚀刻液的腐蚀。
在该实施例中，例如，所述蚀刻阻挡层的厚度在5-15nm的范围内。从而更加有效的防治金属蚀刻液腐蚀有源层。
本公开的又一个方面提供了一种包括上述阵列基板的显示装置。该显示装置中阵列基板的有源层设置有蚀刻阻挡层，从而避免了阵列基板制备过程中，金属蚀刻液腐蚀有源层，提高了阵列基板的性能，进而改善了显示装置的性能。
在本文中，诸如“第一”、“第二”等术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不要求或者暗示这些实体或操作之间存在任何关系或者顺序。术语“包括”、“包含”这些表述为开放式的，并不排除所包括的过程、方法、物品，还存在其他要素。还需要说明的是，“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (22)

1.一种薄膜晶体管的制备方法，包括：
形成半导体层；
对所述半导体层的一区域的表面层进行改性处理，以使所述半导体层的所述区域在沿垂直于所述半导体层的第一方向上的一部分形成蚀刻阻挡层，所述半导体层在蚀刻阻挡层的平行于所述半导体层的表面的第二方向的两侧保留有未被改性处理的部分；以及
在所述半导体层上形成源电极和漏电极，所述源电极和所述漏电极形成在所述区域的垂直于所述第二方向的中线两侧，且在所述第二方向上彼此间隔。
2.根据权利要求1所述的制备方法，其中，在所述第一方向上，所述源电极和所述漏电极均与所述蚀刻阻挡层部分重叠，且均与所述半导体层的所述区域之外的部分至少部分重叠。
3.根据权利要求1所述的薄膜晶体管的制备方法，其中，所述改性处理包括离子注入。
4.根据权利要求1-3中任一项所述的薄膜晶体管的制备方法，其中，在形成所述蚀刻阻挡层之后且在形成所述源电极和所述漏电极之前，对所述半导体层进行图案化以形成有源层图案。
5.根据权利要求4所述的薄膜晶体管的制备方法，其中，形成所述蚀刻阻挡层以及形成所述有源层图案包括：
在所述半导体层上涂覆光刻胶，并采用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，以形成光刻胶图案；该光刻胶图案包括光刻胶完全去除区域、第一厚度区域和第二厚度区域，所述第一厚度区域的光刻胶的厚度大于所述第二厚度区域的光刻胶的厚度，所述光刻胶完全去除区域对应于要形成所述蚀刻阻挡层的区域，所述光刻胶完全去除区域和所述第一厚度区域对应于要形成所述有源层图案的区域；
以所述光刻胶图案为掩模对所述半导体层进行离子注入，以形成所述蚀刻阻挡层；
对所述光刻胶图案进行灰化处理，使所述第二厚度区域的光刻胶去除，并使所述第一厚度区域的光刻胶减薄；
以所述第一厚度区域的剩余光刻胶和所述刻蚀阻挡层为掩模，对所述半导体层进行蚀刻，以形成所述有源层图案；以及
去除所述第一厚度区域的剩余光刻胶。
6.根据权利要求1-3任一项所述的薄膜晶体管的制备方法，其中，形成所述半导体层的材料为金属氧化物半导体。
7.根据权利要求6所述的薄膜晶体管的制备方法，其中，形成所述半导体层的材料包括IGZO、ZnO和IZO的至少之一。
8.根据权利要求6所述的薄膜晶体管的制备方法，其中，所述改性处理包括对所述半导体层注入锡离子和钛离子的至少之一。
9.根据权利要求1-8任一项所述的薄膜晶体管的制备方法，其中，形成所述源电极和所述漏电极的材料包括铜、铝和钼的至少之一。
10.根据权利要求1-8任一项所述的薄膜晶体管的制备方法，其中，在形成所述蚀刻阻挡层之后，所述制备方法包括对所述蚀刻阻挡层进行等离子体处理。
11.根据权利要求10所述的薄膜晶体管的制备方法，其中，所述等离子体处理所使用的等离子体包括一氧化二氮或氧气形成的等离子体。
12.一种阵列基板的制备方法，包括：
提供衬底基板；
以及在所述衬底基板上形成薄膜晶体管；所述薄膜晶体管采用如权利要求1-11任一项所述的薄膜晶体管的制备方法制备。
13.一种阵列基板，包括：
衬底基板；
设置于所述衬底基板上的薄膜晶体管，
其中所述薄膜晶体管包括有源层和蚀刻阻挡层，所述蚀刻阻挡层的至少一部分嵌入到所述有源层内。
14.根据权利要求13所述阵列基板，其中，所述蚀刻阻挡层的表面与所述有源层的表面齐平。
15.根据权利要求14所述阵列基板，还包括源漏金属层图案，所述源漏金属层图案包括薄膜晶体管的源电极和漏电极；所述源电极和漏电极在垂直于所述有衬底基板的第一方向上均与所述蚀刻阻挡层部分重叠，且在平行于所述衬底基板的第二方向上彼此间隔。
16.根据权利要求15所述阵列基板，其中，所述蚀刻阻挡层与所述源电极和漏电极至少之一重叠的部分沿所述第二方向的尺寸大于1μm。
17.根据权利要求16所述阵列基板，其中，所述蚀刻阻挡层与所述源电极和漏电极至少之一重叠的部分沿所述第二方向的尺寸在2-4μm的范围内。
18.根据权利要求13-17任一项所述阵列基板，其中，所述有源层的材料包括金属氧化物半导体；所述蚀刻阻挡层包括在所述金属氧化物半导体中掺杂有锡离子和钛离子的至少之一的化合物。
19.根据权利要求18所述阵列基板，其中，所述有源层的材料包括IGZO、ZnO和IZO的至少之一。
20.根据权利要求13-17任一项所述阵列基板，其中，所述蚀刻阻挡层的厚度大于等于3nm。
21.根据权利要求20所述阵列基板，其中，所述蚀刻阻挡层的厚度在5-15nm的范围内。
22.一种显示装置，包括如权利要求13-21任一项所述的阵列基板。
CN201610304950.2A 2016-05-10 2016-05-10 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 Active CN105977205B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610304950.2A CN105977205B (zh) 2016-05-10 2016-05-10 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
PCT/CN2017/071930 WO2017193637A1 (zh) 2016-05-10 2017-01-20 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US15/554,446 US10332987B2 (en) 2016-05-10 2017-01-20 Thin film transistor, manufacturing method for array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610304950.2A CN105977205B (zh) 2016-05-10 2016-05-10 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105977205A true CN105977205A (zh) 2016-09-28
CN105977205B CN105977205B (zh) 2019-10-15

Family

ID=56991490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610304950.2A Active CN105977205B (zh) 2016-05-10 2016-05-10 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10332987B2 (zh)
CN (1) CN105977205B (zh)
WO (1) WO2017193637A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193637A1 (zh) * 2016-05-10 2017-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN109585305A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 一种形成半导体器件的方法
CN113097134A (zh) * 2021-04-09 2021-07-09 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615194B2 (en) * 2017-06-05 2020-04-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels
US10658190B2 (en) * 2018-09-24 2020-05-19 International Business Machines Corporation Extreme ultraviolet lithography patterning with directional deposition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224580A (zh) * 2008-11-28 2011-10-19 索尼公司 薄膜晶体管制造方法、薄膜晶体管以及电子装置
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
US20140084286A1 (en) * 2012-09-24 2014-03-27 Lg Display Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
CN105702586A (zh) * 2016-04-28 2016-06-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683424B (zh) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6085758B2 (ja) * 2012-06-08 2017-03-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103915508B (zh) 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
CN103367248A (zh) * 2013-07-01 2013-10-23 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
US9263625B2 (en) * 2014-06-30 2016-02-16 Sunpower Corporation Solar cell emitter region fabrication using ion implantation
CN105977205B (zh) 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224580A (zh) * 2008-11-28 2011-10-19 索尼公司 薄膜晶体管制造方法、薄膜晶体管以及电子装置
US20140084286A1 (en) * 2012-09-24 2014-03-27 Lg Display Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
CN103500764A (zh) * 2013-10-21 2014-01-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN105702586A (zh) * 2016-04-28 2016-06-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193637A1 (zh) * 2016-05-10 2017-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US10332987B2 (en) 2016-05-10 2019-06-25 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method for array substrate, array substrate and display device
CN109585305A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 一种形成半导体器件的方法
US10734275B2 (en) 2017-09-29 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing with flexible space formed using self-aligned spacer patterning
US10957580B2 (en) 2017-09-29 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing with flexible space formed using self-aligned spacer patterning
CN113097134A (zh) * 2021-04-09 2021-07-09 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
CN105977205B (zh) 2019-10-15
US10332987B2 (en) 2019-06-25
US20180166562A1 (en) 2018-06-14
WO2017193637A1 (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
CN103715137B (zh) 阵列基板及其制造方法、显示装置
CN105489552B (zh) Ltps阵列基板的制作方法
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN102636927A (zh) 阵列基板及其制造方法
CN105990449A (zh) 薄膜晶体管以及其制作方法
CN102543867A (zh) 一种金属氧化物薄膜晶体管阵列基板的制造方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US20140206139A1 (en) Methods for fabricating a thin film transistor and an array substrate
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
JP6110412B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
CN106449521B (zh) 显示基板及其制备方法、显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
US10748944B2 (en) Array substrate comprising transistor and capacitor, manufacturing method therefor, display device
WO2019051864A1 (zh) 主动阵列开关的制造方法
CN103838047B (zh) 一种阵列基板及其制备方法、显示装置
CN110718467A (zh) 一种tft阵列基板的制作方法
WO2016197400A1 (zh) Ltps阵列基板及其制造方法
US11244972B2 (en) Array substrate, method for manufacturing the same and display device
WO2019006821A1 (zh) 阵列基板的制作方法
CN113113428A (zh) 一种阵列基板及其制备方法
CN104992926B (zh) Ltps阵列基板及其制造方法
CN103839888B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant