[go: up one dir, main page]

CN114823734A - 阵列基板、其制作方法及显示面板 - Google Patents

阵列基板、其制作方法及显示面板 Download PDF

Info

Publication number
CN114823734A
CN114823734A CN202210484423.XA CN202210484423A CN114823734A CN 114823734 A CN114823734 A CN 114823734A CN 202210484423 A CN202210484423 A CN 202210484423A CN 114823734 A CN114823734 A CN 114823734A
Authority
CN
China
Prior art keywords
layer
insulating layer
gate
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210484423.XA
Other languages
English (en)
Inventor
蒙艳红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210484423.XA priority Critical patent/CN114823734A/zh
Priority to US17/756,662 priority patent/US20240162246A1/en
Priority to PCT/CN2022/092758 priority patent/WO2023212977A1/zh
Publication of CN114823734A publication Critical patent/CN114823734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板、其制作方法及显示面板，阵列基板包括：衬底；第一绝缘层，设置于衬底上；第一有源层，设置于第一绝缘层上；保护层，设置于第一有源层上；第一栅极，设置于第一有源层上，且与保护层间隔设置；第二绝缘层，设置在第一绝缘层、第一有源层、保护层以及第一栅极上；以及第一源电极和第一漏电极，第一源电极和第一漏电极通过设置在第二绝缘层中的第一过孔与保护层连接；其中，保护层的材料包括氧化铟锡或铟镓锌氧化物。通过在第一有源层上设置透明的保护层，可以在后续形成第一过孔时对第一有源层进行保护，从而提升面板的良率和可靠性。与此同时，采用透明的保护层可以提升面板的穿透率。

Description

阵列基板、其制作方法及显示面板
【技术领域】
本发明涉及显示技术领域，具体涉及一种阵列基板、其制作方法及显示面板。
【背景技术】
低温多晶硅(Low Temperature Poly Silicon，LTPS)是广泛用于平板电脑、移动通信设备等中小电子产品中的一种液晶显示技术。与传统的非晶硅液晶显示器相比，低温多晶硅液晶显示器具有解析度高、反应速度快、开口率大、显示亮度高等诸多优点。同时，低温多晶硅液晶显示器可以将周边驱动电路也制作在玻璃基板上，有利于减少联结组件，可以节省空间与生产成本以及提高产品的可靠性和稳定性。而金属氧化物具有漏电流低的优势，可以将低温多晶硅与金属氧化物结合，形成低温多晶硅氧化物(Low Temperature PolySilicon Oxide，LTPO)。
然而，由于LTPO半导体器件的体积小、集成度高，所以整个LTPO阵列基板(LTPOTFT)的制备工艺复杂，生产周期较长，且由于每一步刻蚀都难于控制，因此增加了各层膜加工工艺的误差。其中，断路会对LTPO阵列基板的性能造成极大的影响，而对LTPO半导体器件的源、漏极的过刻蚀是造成断路的一个主要原因。目前，在过孔加工工艺中需要对源漏极进行多次刻蚀，刻蚀量过大或过小都将增加像素电极与源漏极之间的接触阻抗，若将源漏极完全刻蚀掉，将造成阵列基板的失效。
因此，现有技术存在缺陷，有待改进与发展。
【发明内容】
本发明提供一种阵列基板及其制作方法、显示面板，以提升面板的穿透率，提高面板的良率和可靠性。
为了解决上述问题，本发明提供了一种阵列基板，包括：衬底；第一绝缘层，设置于衬底上；第一有源层，设置于第一绝缘层上；保护层，设置于第一有源层上；第一栅极，设置于第一有源层上，且与保护层间隔设置；第二绝缘层，设置在第一绝缘层、第一有源层、保护层以及第一栅极上；以及第一源电极和第一漏电极，第一源电极和第一漏电极通过设置在第二绝缘层中的第一过孔与保护层连接；其中，保护层的材料包括氧化铟锡或铟镓锌氧化物。
其中，阵列基板，还包括：
第二有源层，设置于衬底上，第一绝缘层覆盖第二有源层；
第二栅极，对应于第二有源层设置于第一绝缘层中；以及
第二源电极和第二漏电极，第二源电极和第二漏电极通过设置于第二绝缘层和第一绝缘层中的第二过孔与第二有源层连接，第二栅极位于第二源电极和第二漏电极之间。
其中，阵列基板，还包括：
依次设置于第一绝缘层上的第一介电层、第一导电层、第二介电层和第二导电层，第一导电层、第二介电层和第二导电层位于第二源电极和第二漏电极之间；
其中，第一导电层、第二介电层和第二导电层在衬底上的投影至少部分重叠，第一导电层的材料包括透明导电金属氧化物。
其中，阵列基板还包括第一栅极绝缘层，第一栅极绝缘层设置在第一栅极与第一有源层之间，第一介电层与第一有源层同层设置，第一导电层与保护层同层设置，第二介电层与第一栅极绝缘层同层设置，第二导电层与第一栅极同层设置。
为了解决上述问题，本发明提供了一种阵列基板的制作方法，包括：提供衬底；在衬底上形成第一绝缘层；在第一绝缘层上形成氧化物半导体层；在氧化物半导体层上形成透明导电层，透明导电层的材料包括氧化铟锡或铟镓锌氧化物；在透明导电层上形成光刻胶层，对光刻胶层进行图案化以形成至少一个第一开口；以及
蚀刻去除与第一开口对应的位置处的透明导电层形成保护层。
其中，第一绝缘层包括栅极绝缘层和层间绝缘层，在衬底上形成第一绝缘层之前还包括：在衬底上形成第二有源层；
在衬底上形成第一绝缘层的步骤包括：
在第二有源层上形成栅极绝缘层；
在栅极绝缘层上形成第二栅极；
在第二栅极上形成层间绝缘层。
其中，在对光刻胶层进行图案化以形成至少一个第一开口之前还包括：
对光刻胶层进行图案化以形成至少一个第二开口和多个第三开口；
蚀刻去除与至少一个第二开口和多个第三开口分别对应的位置处的透明导电层，以形成第一导电层和第一金属层；
蚀刻去除与至少一个第二开口和多个第三开口对应的位置处的氧化物半导体层以形成第一有源层和第一介电层，其中，第一介电层和第一导电层层叠设置在衬底上，第一有源层和第一金属层层叠设置在衬底上。
其中，湿法刻蚀去除透明导电层和湿法刻蚀去除氧化物半导体层的步骤同时进行，氧化物半导体层的材料包括氧化铟锡或铟镓锌氧化物，湿法刻蚀的刻蚀液包括草酸。
其中，对光刻胶层进行图案化以形成至少一个第一开口的步骤包括：
对光刻胶层进行图案化，去除第一导电层上的光刻胶层，并去除位于第一金属层上的部分光刻胶层以形成第一开口。
其中，方法还包括：
在保护层和第一导电层上形成第三绝缘层，并对第三绝缘层进行图案化，形成第二介电层和第一栅极绝缘层，第二介电层与第一导电层至少部分重叠，第一栅极绝缘层位于保护层之间；
在第一栅极绝缘层和第二介电层上形成第二金属层，并对第二金属层进行图案化形成第一栅极和第二导电层，其中，第一栅极与第一栅极绝缘层至少部分重叠，第二导电层与第二介电层至少部分重叠。
其中，阵列基板的制作方法，还包括：
在第一栅极和第二导电层上形成第二绝缘层；
在第二绝缘层和第一绝缘层中形成第一过孔和第二过孔；
在第二绝缘层上形成第三金属层；
对第三金属层图案化后分别形成第一源电极、第一漏电极、第二源电极和第二漏电极；
其中，第一源电极和第一漏电极通过设置在第二绝缘层中的第一过孔与保护层连接，第二源电极和第二漏电极通过设置于第二绝缘层和第一绝缘层中的第二过孔与第二有源层连接。
为了解决上述问题，本发明提供了一种显示面板，显示面板包括对置基板和如上述任一项的阵列基板，对置基板与阵列基板相对间隔设置。
本发明的有益效果是：区别于现有技术，本发明提供了一种阵列基板、其制作方法及显示面板，阵列基板包括：衬底；第一绝缘层，设置于衬底上；第一有源层，设置于第一绝缘层上；保护层，设置于第一有源层上；第一栅极，设置于第一有源层上，且与保护层间隔设置；第二绝缘层，设置在第一绝缘层、第一有源层、保护层以及第一栅极上；以及第一源电极和第一漏电极，第一源电极和第一漏电极通过设置在第二绝缘层中的第一过孔与保护层连接；其中，保护层的材料包括氧化铟锡或铟镓锌氧化物。通过在第一有源层上设置透明的保护层，可以在后续形成第一过孔时对第一有源层进行保护，从而提升面板的良率和可靠性。与此同时，采用透明的保护层可以提升面板的穿透率。
【附图说明】
图1为本发明实施例中提供的阵列基板的流程示意图；
图2a-2h为本发明实施例中提供的制作方法中各步骤对应的结构示意图；
图3为本发明实施例中提供的显示面板的结构示意图。
【具体实施方式】
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样地，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，本发明所提到的术语第一、第二、第三等可以在此用来描述各种元素，但这些元素不应该受限于这些术语。这些术语仅用来将这些元素彼此区分开。例如，在不脱离本申请范围的前提下，第一种可以被称为第二种，并且类似地，第二种可以被称为第一种。因此，使用的术语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
另外，在各个附图中，结构相似的单元采用相同的附图标记来表示。当一个组件被描述为“连接至”另一组件时，二者可以理解为直接“连接”，或者一个组件通过一中间组件间接“连接至”另一个组件。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。
如图1所示，本发明提供了一种阵列基板的制作方法，该一种阵列基板的制作方法对照图2a至图2h的结构图，具体流程如下：
S101步骤：提供衬底110。
S102步骤：在衬底110上形成第一绝缘层120。
S103步骤：在第一绝缘层120上形成氧化物半导体层130。
S104步骤：在氧化物半导体层130上形成透明导电层140，透明导电层140的材料包括氧化铟锡或铟镓锌氧化物。
其中，第一绝缘层120包括栅极绝缘层121和层间绝缘层122，在S102步骤：衬底110上形成第一绝缘层120之前还包括：在衬底110上形成第二有源层150；
在衬底上形成第一绝缘层120的步骤包括：
在第二有源层150上形成栅极绝缘层121；
在栅极绝缘层121上形成第二栅极160；
在第二栅极上形成层间绝缘层122。
具体地，在衬底110上形成第一绝缘层120之前，还可以在衬底110上形成第二有源层150。其中，形成第一绝缘层120的步骤还可以包括在第二有源层150上形成栅极绝缘层121、第二栅极160和层间绝缘层122。此外，在形成层间绝缘层122之后还可以在层间绝缘层122上形成其它膜层，比如第二缓冲层123。
此外，需要说明的是，图2a至图2h仅示出了与本发明实施例内容相关的结构，本发明的阵列基板可以进一步包括用于实现该阵列基板的完整功能的其它组件和/结构。
图2a显示S101步骤至S104步骤形成的结构，包括：衬底110、依次位于衬底110上的第二有源层150、第一绝缘层120、氧化物半导体层130和透明导电层140，以及位于第一绝缘层120中的第二栅极160。其中，第一绝缘层120包括栅极绝缘层121、层间绝缘层122和第二缓冲层123。
具体地，衬底110可以为玻璃基板，也可以包括玻璃基板以及位于玻璃基板上的一层或多层的薄膜。其中，一层或多层的薄膜可以为导电薄膜和/或功能薄膜。比如，如图2a所示，在衬底110和第二有源层150之间，还可以包括位于衬底110上依次设置的有机层111、无机层112和第一缓冲层113。其中，第二有源层150的材料可以是多晶硅(P-Si)材料。对于第一绝缘层120不作特别的限定，如图2a所示，第一绝缘层120可以包括一层或多层绝缘层，比如，第一绝缘层120包括依次设置于衬底110上的栅极绝缘层121、层间绝缘层122和第二缓冲层123。
其中，第二有源层150的材料包括低温多晶氧化物。
具体地，由于低温多晶硅(Low Temperature Poly Silicon，LTPS)具有迁移率高，充电快的优点，金属氧化物半导体材料具有漏电流低的优点，若将这两种材料结合在一起形成低温多晶硅氧化物(Low Temperature Poly Silicon Oxide，LTPO)，从而可以将两种半导体材料的优势集合到一起，大幅提升面板的用户体验。因此，第二有源层150的材料可以为低温多晶硅氧化物，通过采用低温多晶硅氧化物，提高第二有源层150的电子迁移率，降低第二有源层150所对应的第二晶体管的漏电流，从而改善面板的性能。其中，第二有源层150所对应的第二晶体管可以为显示面板中的驱动TFT。
S105步骤：在透明导电层140上形成光刻胶层170，对光刻胶层170进行图案化以形成至少一个第一开口171。
其中，在对光刻胶层170进行图案化以形成至少一个第一开口171之前还包括：
对光刻胶层170进行图案化以形成至少一个第二开口172和多个第三开口173；
蚀刻去除与至少一个第二开口172和多个第三开口173分别对应的位置处的透明导电层140，以形成第一导电层141和第一金属层142；
蚀刻去除与至少一个第二开口172和多个第三开口173对应的位置处的氧化物半导体层130以形成第一有源层132和第一介电层131，其中，第一介电层131和第一导电层141层叠设置在衬底110上，第一有源层132和第一金属层142层叠设置在衬底110上。
图2b显示形成第二开口172和第三开口173的结构，包括：衬底110、依次位于衬底110上的第二有源层150、第一绝缘层120、氧化物半导体层130、透明导电层140、光刻胶层170，以及位于第一绝缘层120中的第二栅极160。其中，光刻胶层170具有至少一个第二开口172和多个第三开口173。其中，光刻胶层170还具有减薄区A1，减薄区A1位于多个第三开口173之间，减薄区A1对应的光刻胶层170的厚度W1小于其它具有光刻胶层170的区域(比如A2)的光刻胶层170的厚度W2。
具体地，可以通过half one工艺(采用半色调掩膜版进行的光刻工艺)，在透明导电层140上形成厚度不同的光刻胶层170。为了在透明导电层140上形成膜层厚度不同的光刻胶层170，可以采用半色调掩膜版(Half Tone Mask，HTM)。半色调掩膜版通常是在透明的基板上设置透光部、半透光部和遮光部，其中，半透光部的透射率介于遮光部和透光部之间。在使用半色调掩模板对基板上的光刻胶进行曝光时，光从半色调掩膜版的透光部和半透光部照射到光刻胶上，对光刻胶进行曝光处理，然后对经过曝光处理的光刻胶进行显影，在基板上分别与半色调掩模板的遮光部、半透光部和透光部对应的位置上的光刻胶将被全部保留、部分保留和全部除去，从而可以在一片基板上同时形成具有多个不同厚度光刻胶层170。可以通过提供半色调掩膜版，并依据半色调掩膜版，在透明导电层140上形成具有多个不同厚度的、图案化的光刻胶层170。其中，半色调掩膜版具有多个遮光部、至少一个半透光部和多个透光部，多个透光部与至少一个第二开口172和多个第三开口173相对应，半透光部与减薄区A1相对应。此外，通过采用half one工艺，未增加掩膜版(mask，又称之为光罩)，节约成本。
图2c显示形成第一导电层141、第一金属层142、第一有源层132和第一介电层131的结构，包括：衬底110、依次位于衬底110上的第一绝缘层120、光刻胶层170；依次位于衬底110和第一绝缘层120上的第二有源层150、第二栅极160、第一介电层131和第一导电层141；依次位于衬底110和第一绝缘层120上的第一有源层132和剩余的透明导电层140。
具体地，在透明导电层140上形成光刻胶层170，光刻胶层170具有至少一个第二开口172和多个第三开口173之后，可以蚀刻去除与至少一个第二开口172和多个第三开口173分别对应的位置处的透明导电层140，以形成第一导电层141和第一金属层142，然后，蚀刻去除与至少一个第二开口和多个第三开口对应的位置处的氧化物半导体层以形成第一有源层132和第一介电层131。其中，刻蚀工艺可以为湿法刻蚀，可以通过湿法刻蚀去除部分的透明导电层140，湿法刻蚀的刻蚀液包括草酸。
具体地，由于透明导电层140可采用IZO或IGZO等材料，该材料均可以适用草酸刻蚀，相对于去除其它材料，比如去除部分金属材料时，需要采用金属酸(比如Cu酸或Al酸等)，而草酸成本低于金属酸，降低生产成本。
具体地，在形成第一导电层141、第一金属层142、第一有源层132和第一介电层131之后，对光刻胶层170进行图案化以形成至少一个第一开口171，即去除减薄区A1对应的光刻胶层170，以形成第一开口171。图2d显示S105步骤形成的结构，包括：衬底110、依次位于衬底110上的第二有源层150、第一绝缘层120、第一介电层131、第一导电层141、光刻胶层170，以及位于第一绝缘层120中的第二栅极160；依次位于衬底110和第一绝缘层120上的第一有源层132和剩余的透明导电层140。其中，剩余的光刻胶层170具有第一开口171、第二开口172和第三开口173，第一开口171与减薄区A1相对应。
具体地，可以通过采用等离子体干法去胶(DRY O2 ashing)的方式，去除一定厚度的光刻胶层170，去除减薄区A1对应的光刻胶层170，以在光刻胶层170上形成与减薄区A1相对应的第一开口171。可以通过控制干法去胶的工艺参数，比如，控制等离子体干法去胶的工作时间，以实现控制去除光刻胶的厚度，从而去除减薄区A1对应的光刻胶层170，而在其它区域保留至少部分的光刻胶层170。
S106步骤：蚀刻去除与第一开口171对应的位置处的透明导电层140形成保护层143。
其中，湿法刻蚀去除透明导电层140和湿法刻蚀去除氧化物半导体层130的步骤同时进行，氧化物半导体层130的材料包括氧化铟锡或铟镓锌氧化物，湿法刻蚀的刻蚀液包括草酸。
图2e显示S106步骤形成的结构，包括：衬底110、依次位于衬底110上的第一绝缘层120、剩余的光刻胶层170；依次位于第一绝缘层120上的第二有源层150、第二栅极160、第二绝缘层、第一介电层131和第一导电层141；依次位于第一绝缘层120上的第一有源层132和保护层143。其中，保护层143位于减薄区A1的两侧。其中，第一导电层141与保护层143同层设置。
具体地，在去除减薄区A1对应的光刻胶层170，形成第一开口171之后，蚀刻去除与第一开口171对应的位置处的透明导电层140形成保护层143，同时刻蚀去除与至少一个第二开口172和多个第三开口173对应的位置处的透明导电层140形成第一导电层141。可以依据第二开口172，通过湿法刻蚀去除部分透明导电层140，以使位于第一有源层132上对应区域的透明导电层140最后形成保护层143。通过在第一有源层132上设置透明的保护层143，可以在后续形成第一过孔196时对第一有源层132进行保护，从而提升面板的良率和可靠性。与此同时，采用透明的保护层143可以提升面板的穿透率。由于透明导电层140的材料可以为ITO或IGZO等，可以适用草酸刻蚀，相对于去除其它材料，比如去除部分金属材料时，草酸成本低于金属酸(比如Cu酸或Al酸等)，降低生产成本。
具体地，由于透明导电层140和氧化物半导体层130均可采用IZO或IGZO等材料，该材料均可以适用草酸刻蚀，相对于去除其它材料，比如去除部分金属材料(比如去除部分透明导电层140，透明导电层140为金属材料)时，透明导电层140与氧化物半导体层130的材料差异较大，不能采用同一道工艺去除部分的透明导电层140(后续形成保护层143)和氧化物半导体层130(后续形成第一有源层132)，需要额外增加一道金属酸刻蚀。然而，去除透明导电层140和氧化物半导体层130不需切换机台及换液，缩短生产时间，提升生产效率。与此同时，草酸成本低于金属酸(比如Cu酸或Al酸等)，降低生产成本。
此外，由于保护层143和第一有源层132均可采用IZO或IGZO等材料，均为透明导电金属氧化物，可以大幅度地提升面板的穿透率。当保护层143和第一有源层132均采用IZO或IGZO等材料时，第一有源层132所对应的晶体管可实现全透明。
另外，在去除部分透明导电层140和氧化物半导体层130，形成第一有源层132、保护层143、第一介电层131和第一导电层141之后，可以通过等离子体干法去胶的方式，去除剩余的光刻胶层170。
其中，阵列基板的制作方法，还包括：
在保护层143和第一导电层141上形成第三绝缘层(为在图中示出)，并对第三绝缘层进行图案化，形成第二介电层191和第一栅极绝缘层192，第二介电层191与第一导电层141至少部分重叠，第一栅极绝缘层192位于保护层143之间；
在第一栅极绝缘层192和第二介电层191上形成第二金属层(未在图中示出)，并对第二金属层进行图案化形成第一栅极194和第二导电层193，其中，第一栅极194与第一栅极绝缘层192至少部分重叠，第二导电层193与第二介电层191至少部分重叠。
图2f显示形成第一栅极绝缘层192、第二介电层191、第一栅极194和第二导电层193的结构，包括：衬底110；依次位于衬底110上的第一绝缘层120、第一介电层131、第一导电层141、第二介电层191、第二导电层193；依次位于衬底110和第一绝缘层120上的第一有源层132、保护层143和第一栅极194；覆盖第一介电层131、第一导电层141、第二介电层191、第二导电层193、第一有源层132、保护层143和第一栅极194的第二绝缘层180。其中，第一栅极194与第一有源层132在衬底110上的投影至少部分重叠。
具体地，可以通过沉积工艺，比如蒸镀工艺，在第一有源层132和第一导电层141上形成第三绝缘层，并对第三绝缘层进行图案化，形成第二介电层191和第一栅极绝缘层192，第二介电层191与第一导电层141至少部分重叠，第一栅极绝缘层192位于保护层143之间。然后，可以通过沉积工艺，比如蒸镀工艺，在第一栅极绝缘层192和第二介电层191上形成第二金属层(未在图中示出)，并对第二金属层进行图案化形成第一栅极194和第二导电层193，其中，第一栅极194与第一栅极绝缘层192至少部分重叠，第二导电层193与第二介电层191至少部分重叠。其中，第一栅极194可以为第一有源层132对应的第一晶体管的栅极，第一有源层132可以为第一晶体管的有源区(active area，AA)。其中，第二绝缘层180和/或第三绝缘层的材料可以包括氧化物，比如氧化硅(SiO2)，不作特别的限制。其中，第一有源层132对应的第一晶体管可以为显示面板中的开关TFT。
具体地，由于第二导电层193、第二介电层191与第一导电层141在衬底110上的投影至少部分重叠，第二导电层193、第二介电层191和第一导电层141可以构成一个电容结构。其中，该电容结构可以作为像素电路中的像素电容，由于第一导电层141和第二导电层193之间仅设置有第二介电层191，第一导电层141和第二导电层193之间的距离较小，因此构成的电容结构的值较大。采用电容值较大的电容结构，可以使与像素电路连接的驱动薄膜晶体管(Driving Thin Film Transistor，DTFT)的稳定性较好，在像素发光阶段，DTFT晶体管的栅极电位下降慢，从而可以改善显示面板的闪烁(Flicker)现象。此外，可以将第一导电层141、第二介电层191与第二导电层193依次设置在第一有源层132上，第一导电层141、第二介电层191与第二导电层193位于第二源电极1951和第二漏电极1952之间，可以节省空间以及避免对其它信号线产生影响。
其中，阵列基板的制作方法，还包括：
在第一栅极194和第二导电层193上形成第二绝缘层180；
在第二绝缘层180和第一绝缘层120中形成第一过孔196和第二过孔195；
在第二绝缘层180上形成第三金属层；
对第三金属层图案化后分别形成第一源电极1961、第一漏电极1962、第二源电极1951和第二漏电极1952；
其中，第一源电极1961和第一漏电极1962通过设置在第二绝缘层180中的第一过孔196与保护层143连接，第二源电极1951和第二漏电极1952通过设置于第二绝缘层180和第一绝缘层120中的第二过孔195与第二有源层150连接。
其中，第一过孔196在衬底110上的投影位于保护层143在衬底110上的投影内，透明导电层140的材料包括氧化铟锡(ITO)或铟镓锌氧化物(IGZO)。
图2g显示形成第一过孔196和第二过孔195的结构，包括：衬底110；依次位于衬底110上的第二有源层150、第一绝缘层120、第一介电层131、第一导电层141、第二介电层191、第二导电层193，以及位于第一绝缘层120中的第二栅极160；依次位于衬底110和第一绝缘层120上的第一有源层132、保护层143和第一栅极194；覆盖第一介电层131、第一导电层141、第二介电层191、第二导电层193、第一有源层132、保护层143和第一栅极194的第二绝缘层180；多个第一过孔196贯穿第二绝缘层180并延伸至保护层143；多个第二过孔195贯穿第二绝缘层180和第一绝缘层120并延伸至第二有源层150。
具体地，在第一栅极和第二导电层上形成第二绝缘层之后，可以通过刻蚀工艺，比如湿法刻蚀，在第二绝缘层180和/或第一绝缘层120中形成多个第一过孔196和多个第二过孔195，多个第一过孔196贯穿第二绝缘层180并延伸至保护层143，多个第二过孔195贯穿第二绝缘层180和第一绝缘层120并延伸至第二有源层150。
图2h显示形成第一源电极1961、第一漏电极1962、第二源电极1951和第二漏电极1952的结构，包括：衬底110；依次位于衬底110上的第二有源层150、第一绝缘层120、第一介电层131、第一导电层141、第二介电层191、第二导电层193，以及位于第一绝缘层120中的第二栅极160；依次位于衬底110和第一绝缘层120上的第一有源层132、保护层143和第一栅极194；覆盖第一介电层131、第一导电层141、第二介电层191、第二导电层193、第一有源层132、保护层143和第一栅极194的第二绝缘层180；第二源电极1951和第二漏电极1952贯穿第二绝缘层180和第一绝缘层120并与第二有源层150连接；第一源电极1961和第一漏电极1962贯穿第二绝缘层180并与保护层143连接。
具体地，可以在第二绝缘层180上形成第三金属层(未在图中示出)，在形成第三金属层时，第三金属层的材料填充到第一过孔196和第二过孔195。在形成第三金属层之后，对第三金属层图案化后分别形成第一源电极1961、第一漏电极1962、第二源电极1951和第二漏电极1952；其中，第一源电极1961和第一漏电极1962通过设置在第二绝缘层180中的第一过孔196与保护层143连接，第二源电极1951和第二漏电极1952通过设置于第二绝缘层180和第一绝缘层120中的第二过孔与第二有源层150连接。其中，第三金属层的材料可以为导电材料，比如铝、钨或多晶硅等，不作特别的限制。
其中，可以在同一工艺步骤中形成多个第一过孔196和多个第二过孔195，以节省光罩和工艺步骤，从而减少生产成本。然而，由于第二过孔195的深度大于第一过孔196，在通过刻蚀工艺在同一工艺步骤中形成深孔(比如多个第二过孔195)和浅孔(比如多个第一过孔196)时，为了防止在形成浅孔时过刻蚀，对第一有源层132形成损伤(damage)，在第一有源层132上形成一层保护层143，可以改善刻蚀过程中对浅孔的损伤。与此同时，由于保护层143采用的是透明导电金属氧化物(比如ITO/IZO等)，可提升穿透率。即通过采用本发明实施例的方法，在第一有源层132上形成一层透明导电的保护层143，以实现同时形成多个第一过孔196和多个第二过孔195，可提升穿透率，节约成本，提升产能。
此外，由于保护层143用于在深孔和浅孔同时进行时，保护第一有源层132，第一过孔196在衬底110上的投影位于保护层143在衬底110上的投影内，即第一过孔196完全落在保护层143上，以在进行刻蚀时保护下层的第一有源层132。
另外，第一导电层141与保护层143的材料可以相同，比如第一导电层141与保护层143的材料为氧化铟锡或铟镓锌氧化物，第一导电层141可以与保护层143采用同一掩膜在同一工艺步骤中形成，以进一步节省工艺，降低生产成本。另外，与此类似，第二介电层191与第三绝缘层的材料相同，比如第二介电层191与第三绝缘层的材料为氧化物，采用同一掩膜在同一工艺步骤中形成，第二导电层193与第一栅极194的材料相同，采用同一掩膜在同一工艺步骤中形成，以进一步节省工艺，降低生产成本。
基于上述本发明实施例描述的阵列基板的制作方法，本发明还提供了一种阵列基板，如图2h所示，包括：衬底110；第一绝缘层120，设置于衬底110上；第一有源层，设置于第一绝缘层120上；保护层143，设置于第一有源层上；第一栅极194，设置于第一有源层上，且与保护层143间隔设置；第二绝缘层180，设置在第一绝缘层120、第一有源层、保护层143以及第一栅极194上；以及第一源电极1961和第一漏电极1962，第一源电极1961和第一漏电极1962通过设置在第二绝缘层180中的第一过孔196与保护层143连接；其中，保护层143的材料包括氧化铟锡或铟镓锌氧化物。
在本发明实施例中，通过在第一有源层132上设置透明的保护层143，可以在后续形成第一过孔196时对第一有源层132进行保护，从而提升面板的良率和可靠性。与此同时，采用透明的保护层143可以提升面板的穿透率。
其中，阵列基板，还包括：
第二有源层150，设置于衬底110上，第一绝缘层120覆盖第二有源层150；
第二栅极160，对应于第二有源层150设置于第一绝缘层120中；以及第二源电极1951和第二漏电极1952，第二源电极1951和第二漏电极1952通过设置于第二绝缘层180和第一绝缘层120上中的第二过孔与第二有源层150连接，第二栅极160位于第二源电极1951和第二漏电极1952之间。
其中，第二有源层150的材料包括低温多晶氧化物。
其中，第二绝缘层180和/或第三绝缘层的材料可以包括氧化物，比如氧化硅(SiO2)，不作特别的限制。
其中，阵列基板，还包括：
依次设置于第一绝缘层120上的第一介电层131、第一导电层141、第二介电层191和第二导电层193，第一导电层141、第二介电层191和第二导电层193位于第二源电极1951和第二漏电极1952之间；
其中，第一导电层141、第二介电层191和第二导电层193在衬底110上的投影至少部分重叠，第一导电层141的材料包括透明导电金属氧化物。
其中，阵列基板还包括第三绝缘层，第三绝缘层设置在第一栅极194与第一有源层132之间，第一介电层131与第一有源层132同层设置，第一导电层141与保护层143同层设置，第二介电层191与第一栅极绝缘层192同层设置，第二导电层193与第一栅极194同层设置。
在本发明实施例中，通过在第一有源层132上设置有保护层143，在同一工艺步骤中形成深孔和浅孔时，以避免对浅孔的过刻蚀对下方膜层(比如第一有源层132)的损伤，从而实现在保证工艺稳定和面板性能的基础上，减少掩膜版的数量，降低生产成本。
此外，可以通过half one工艺，采用半色调掩膜版在透明导电层140上形成厚度不同的光刻胶层170，以减少掩膜版的数量，进一步地降低生产成本。
另外，由于透明导电层140和第一有源层132均可采用IZO或IGZO等材料，该材料均可以适用草酸刻蚀，相对于去除其它材料，比如去除部分金属材料(比如保护层143为金属材料)时，需要额外增加一道金属酸刻蚀。然而，去除透明导电层140和氧化物半导体层130不需切换机台及换液，缩短生产时间，提升生产效率。与此同时，草酸成本低于金属酸(比如Cu酸或Al酸等)，降低生产成本。
根据以上所述，通过本发明实施例的阵列基板，以实现在不损伤第一有源层132情况下同时形成第一过孔196和第二过孔195，减少工艺步骤和生产成本，提升穿透率，从而提升面板的良率和可靠性。
应当理解的是，本申请实施例的阵列基板，以及形成阵列基板的各个组成部分的结构和制作工艺可参考上述阵列基板的制作方法实施例，此处不再赘述。
基于上述本发明实施例描述的阵列基板及其制作方法，本发明提供了一种显示面板200，显示面板200包括对置基板220和如上述任一项的阵列基板210，对置基板220与阵列基板210相对间隔设置。
具体地，显示面板200可以是有机电致发光(OLED)显示面板，也可以是液晶显示面板(LCD)，或者其他类型的显示面板，不作特别的限定。
此外，如图3所示，显示面板200，还包括：
与阵列基板210相对设置的对置基板220；
位于阵列基板210与对置基板220之间的液晶层230。
其中，对置基板220可以为彩膜基板(Color Filter)。
此外，需要说明的是，图3仅示出了与本发明实施例内容相关的结构，本发明的显示面板200可以进一步包括用于实现该显示面板200的完整功能的其它组件和/结构。
具体地，如图3所示，显示面板200还可以包括与阵列基板210相对设置的彩膜基板(Color Filter)，彩膜基板包括衬底基板221以及位于衬底基板221上的一层或多层的薄膜。其中，一层或多层的薄膜可以为导电薄膜和/或功能薄膜。其中，彩膜基板可以包括衬底基板221、位于衬底基板221上的彩色滤光层(RGB，未在图中示出)和平坦层(未在图中示出)等。其中，彩色滤光层(RGB)可以包括红色(R)滤光层(未在图中示出)、绿色(G)滤光层(未在图中示出)和蓝色(B)滤光层(未在图中示出)。通过采用本发明实施例的显示面板200，减少工艺步骤和生产成本，从而提升面板的良率和可靠性。
根据以上所述，本发明提供了一种阵列基板、其制作方法及显示面板，阵列基板包括：衬底；第一绝缘层，设置于衬底上；第一有源层，设置于第一绝缘层上；保护层，设置于第一有源层上；第一栅极，设置于第一有源层上，且与保护层间隔设置；第二绝缘层，设置在第一绝缘层、第一有源层、保护层以及第一栅极上；以及第一源电极和第一漏电极，第一源电极和第一漏电极通过设置在第二绝缘层中的第一过孔与保护层连接；其中，保护层的材料包括氧化铟锡或铟镓锌氧化物。通过在第一有源层上设置透明的保护层，可以在后续形成第一过孔时对第一有源层进行保护，从而提升面板的良率和可靠性。与此同时，采用透明的保护层可以提升面板的穿透率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种阵列基板，其特征在于，包括：
衬底；
第一绝缘层，设置于所述衬底上；
第一有源层，设置于所述第一绝缘层上；
保护层，设置于所述第一有源层上；
第一栅极，设置于所述第一有源层上，且与所述保护层间隔设置；
第二绝缘层，设置在所述第一绝缘层、第一有源层、保护层以及第一栅极上；以及
第一源电极和第一漏电极，所述第一源电极和所述第一漏电极通过设置在所述第二绝缘层中的第一过孔与所述保护层连接；
其中，所述保护层的材料包括氧化铟锡或铟镓锌氧化物。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板，还包括：
第二有源层，设置于所述衬底上，所述第一绝缘层覆盖所述第二有源层；
第二栅极，对应于所述第二有源层设置于所述第一绝缘层中；以及
第二源电极和第二漏电极，所述第二源电极和所述第二漏电极通过设置于所述第二绝缘层和所述第一绝缘层中的第二过孔与所述第二有源层连接，所述第二栅极位于所述第二源电极和所述第二漏电极之间。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板，还包括：
依次设置于所述第一绝缘层上的第一介电层、第一导电层、第二介电层和第二导电层，所述第一导电层、所述第二介电层和所述第二导电层位于所述第二源电极和所述第二漏电极之间；
其中，所述第一导电层、所述第二介电层和所述第二导电层在所述衬底上的投影至少部分重叠，所述第一导电层的材料包括透明导电金属氧化物。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括第一栅极绝缘层，所述第一栅极绝缘层设置在所述第一栅极与所述第一有源层之间，所述第一介电层与所述第一有源层同层设置，所述第一导电层与所述保护层同层设置，所述第二介电层与所述第一栅极绝缘层同层设置，所述第二导电层与所述第一栅极同层设置。
5.一种阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一绝缘层；
在所述第一绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成透明导电层，所述透明导电层的材料包括氧化铟锡或铟镓锌氧化物；
在所述透明导电层上形成光刻胶层，对所述光刻胶层进行图案化以形成至少一个第一开口；以及
蚀刻去除与所述第一开口对应的位置处的透明导电层形成保护层。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述第一绝缘层包括栅极绝缘层和层间绝缘层，所述在所述衬底上形成第一绝缘层之前还包括：在所述衬底上形成第二有源层；
所述在所述衬底上形成第一绝缘层的步骤包括：
在所述第二有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成第二栅极；
在所述第二栅极上形成层间绝缘层。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，在所述对所述光刻胶层进行图案化以形成至少一个第一开口之前还包括：
对所述光刻胶层进行图案化以形成至少一个第二开口和多个第三开口；
蚀刻去除与所述至少一个第二开口和所述多个第三开口分别对应的位置处的透明导电层，以形成第一导电层和第一金属层；
蚀刻去除与所述至少一个第二开口和所述多个第三开口对应的位置处的氧化物半导体层以形成第一有源层和第一介电层，其中，所述第一介电层和第一导电层层叠设置在所述衬底上，所述第一有源层和所述第一金属层层叠设置在所述衬底上。
8.如权利要求7所述的阵列基板的制作方法，其特征在于，湿法刻蚀去除所述透明导电层和湿法刻蚀去除所述氧化物半导体层的步骤同时进行，所述氧化物半导体层的材料包括氧化铟锡或铟镓锌氧化物，所述湿法刻蚀的刻蚀液包括草酸。
9.如权利要求7所述的阵列基板的制作方法，其特征在于，所述对所述光刻胶层进行图案化以形成至少一个第一开口的步骤包括：
对所述光刻胶层进行图案化，去除所述第一导电层上的光刻胶层，并去除位于所述第一金属层上的部分所述光刻胶层以形成所述第一开口。
10.如权利要求7所述的阵列基板的制作方法，其特征在于，所述阵列基板的制作方法，还包括：
在所述保护层和所述第一导电层上形成第三绝缘层，并对所述第三绝缘层进行图案化，形成第二介电层和第一栅极绝缘层，所述第二介电层与所述第一导电层至少部分重叠，所述第一栅极绝缘层位于所述保护层之间；
在所述第一栅极绝缘层和所述第二介电层上形成第二金属层，并对所述第二金属层进行图案化形成第一栅极和第二导电层，其中，所述第一栅极与所述第一栅极绝缘层至少部分重叠，所述第二导电层与所述第二介电层至少部分重叠。
11.如权利要求10所述的阵列基板的制作方法，其特征在于，所述阵列基板的制作方法，还包括：
在所述第一栅极和所述第二导电层上形成第二绝缘层；
在所述第二绝缘层和所述第一绝缘层中形成第一过孔和第二过孔；
在所述第二绝缘层上形成第三金属层；
对所述第三金属层图案化后分别形成第一源电极、第一漏电极、第二源电极和第二漏电极；
其中，所述第一源电极和所述第一漏电极通过设置在所述第二绝缘层中的第一过孔与所述保护层连接，所述第二源电极和所述第二漏电极通过设置于所述第二绝缘层和所述第一绝缘层中的第二过孔与所述第二有源层连接。
12.一种显示面板，其特征在于，所述显示面板包括对置基板和如权利要求1至4任一项所述的阵列基板，所述对置基板与所述阵列基板相对间隔设置。
CN202210484423.XA 2022-05-06 2022-05-06 阵列基板、其制作方法及显示面板 Pending CN114823734A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210484423.XA CN114823734A (zh) 2022-05-06 2022-05-06 阵列基板、其制作方法及显示面板
US17/756,662 US20240162246A1 (en) 2022-05-06 2022-05-13 Array substrate, manufacturing method thereof, and display panel
PCT/CN2022/092758 WO2023212977A1 (zh) 2022-05-06 2022-05-13 阵列基板、其制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210484423.XA CN114823734A (zh) 2022-05-06 2022-05-06 阵列基板、其制作方法及显示面板

Publications (1)

Publication Number Publication Date
CN114823734A true CN114823734A (zh) 2022-07-29

Family

ID=82512535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210484423.XA Pending CN114823734A (zh) 2022-05-06 2022-05-06 阵列基板、其制作方法及显示面板

Country Status (3)

Country Link
US (1) US20240162246A1 (zh)
CN (1) CN114823734A (zh)
WO (1) WO2023212977A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN109273409B (zh) * 2018-08-24 2022-01-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
WO2023212977A1 (zh) 2023-11-09
US20240162246A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US11257849B2 (en) Display panel and method for fabricating the same
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN103904086B (zh) 一种薄膜晶体管阵列基板
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN104362125B (zh) 阵列基板及其制作方法、显示装置
US10964790B1 (en) TFT substrate and manufacturing method thereof
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2014187113A1 (zh) 阵列基板及制备方法、显示装置
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR20200035239A (ko) 디스플레이 패널, 그 제조방법 및 디스플레이 모듈
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN111508976A (zh) 基板及其制备方法、显示装置
WO2018090496A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN111223815A (zh) 薄膜晶体管阵列基板及其制作方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
WO2021248609A1 (zh) 一种阵列基板及其制备方法以及显示面板
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN210403734U (zh) 一种显示基板、显示装置
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
CN110707101A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination