CN107919321A - Ffs型薄膜晶体管阵列基板及其制作方法 - Google Patents
Ffs型薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN107919321A CN107919321A CN201711177283.7A CN201711177283A CN107919321A CN 107919321 A CN107919321 A CN 107919321A CN 201711177283 A CN201711177283 A CN 201711177283A CN 107919321 A CN107919321 A CN 107919321A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- passivation layer
- line
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 claims abstract description 39
- 238000002161 passivation Methods 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种FFS型薄膜晶体管阵列基板及其制作方法。本发明的FFS型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极、扫描线、公共电极及公共电极线，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的FFS型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种FFS型薄膜晶体管阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(Backlight Module)。通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。
根据驱动液晶的电场方向，薄膜晶体管液晶显示器(TFT-LCD)可分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在薄膜晶体管阵列基板上形成像素电极，在彩膜基板上形成公共电极；而水平电场型TFT-LCD需要在薄膜晶体管阵列基板上同时形成像素电极和公共电极。垂直电场型TFT-LCD包括：扭曲向列(Twist Nematic，简称为TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘电场切换(Fringe Field Switching，简称为FFS)型TFT-LCD、共平面切换(In-Plane Switching，简称为IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是FFS型TFT-LCD具有高透光率、广视角、响应速度快及低功耗等优点，广泛应用于液晶显示器领域。但是目前FFS型薄膜晶体管阵列基板的制作方法通常采用6道光罩工艺，由于光罩的制作成本较高且6道光罩工艺的制程时间较长，因此目前FFS型薄膜晶体管阵列基板的制作成本较高。
发明内容
本发明的目的在于提供一种FFS型薄膜晶体管阵列基板的制作方法，使用光罩工艺的次数较少，生产成本低。
本发明的目的还在于提供一种FFS型薄膜晶体管阵列基板，制作工艺简单，生产成本低，且具有优异的电学性能。
为实现上述目的，本发明提供一种FFS型薄膜晶体管阵列基板的制作方法，包括：
提供衬底基板，采用第一道光罩工艺在所述衬底基板上形成栅极、扫描线、公共电极及公共电极线；其中，所述栅极与扫描线相连，所述公共电极与公共电极线相连；
在所述栅极、扫描线、公共电极、公共电极线及衬底基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积半导体层，采用第二道光罩工艺对所述半导体层进行图形化处理，得到对应于所述栅极上方的有源层；
在所述有源层与栅极绝缘层上沉积源漏极金属层，采用第三道光罩工艺对所述源漏极金属层进行图形化处理，得到源极、漏极及数据线；其中，所述源极与漏极分别与所述有源层相接触，所述数据线与所述源极相连；
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层，采用第四道光罩工艺对所述钝化层进行图形化处理，得到位于所述钝化层上的第一通孔，所述第一通孔对应于所述漏极上方设置；在所述钝化层上沉积第二透明导电层，采用第五道光罩工艺对所述第二透明导电层进行图形化处理，得到位于所述钝化层上的像素电极，所述像素电极通过位于所述钝化层上的第一通孔与所述漏极相连；或者，
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层与设于所述钝化层上的平坦层，采用第四道光罩工艺对所述钝化层和平坦层进行图形化处理，得到位于所述钝化层和平坦层上的第二通孔，所述第二通孔对应于所述漏极上方设置；在所述平坦层上沉积第二透明导电层，采用第五道光罩工艺对所述第二透明导电层进行图形化处理，得到位于所述平坦层上的像素电极，所述像素电极通过位于所述钝化层与平坦层上的第二通孔与所述漏极相连。
采用第一道光罩工艺在所述衬底基板上形成栅极、扫描线、公共电极及公共电极线的步骤包括：
在所述衬底基板上沉积第一透明导电层，采用第一道光罩工艺对所述第一透明导电层进行图形化处理，得到栅极预定图案与扫描线预定图案以及公共电极与公共电极线；
在所述栅极预定图案与扫描线预定图案上镀上第一金属层，得到栅极与扫描线，其中，所述第一金属层的导电性能大于所述第一透明导电层的导电性能。
所述第一透明导电层的材料包括透明导电金属氧化物；所述第一金属层的材料包括铜。
在所述栅极预定图案与扫描线预定图案上镀上第一金属层的工艺为电镀工艺。
所述钝化层的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层的材料为有机光阻材料。
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层后，所述第四道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程；
在所述源极、漏极、数据线、有源层及栅极绝缘层上形成钝化层与设于所述钝化层上的平坦层后，所述第四道光罩工艺包括曝光、显影及干蚀刻制程。
本发明还提供一种FFS型薄膜晶体管阵列基板，包括：
衬底基板；
设于所述衬底基板上的栅极、扫描线、公共电极及公共电极线；其中，所述栅极与扫描线相连，所述公共电极与公共电极线相连；
设于所述栅极、扫描线、公共电极、公共电极线及衬底基板上的栅极绝缘层；
设于所述栅极绝缘层上且对应于所述栅极上方的有源层；
设于所述有源层与栅极绝缘层上的源极与漏极、设于所述栅极绝缘层上的数据线；其中，所述源极与漏极分别与所述有源层相接触，所述数据线与所述源极相连；
设于所述源极、漏极、数据线、有源层及栅极绝缘层上的钝化层，所述钝化层上设有对应于所述漏极上方设置的第一通孔；设于所述钝化层上的像素电极，所述像素电极通过位于所述钝化层上的第一通孔与所述漏极相连；或者，
设于所述源极、漏极、数据线、有源层及栅极绝缘层上的钝化层与设于所述钝化层上的平坦层，所述钝化层和平坦层上设有对应于所述漏极上方设置的第二通孔；设于所述平坦层上的像素电极，所述像素电极通过位于所述钝化层与平坦层上的第二通孔与所述漏极相连。
所述公共电极与公共电极线包括设于所述衬底基板上的第一透明导电层，所述栅极与扫描线包括设于所述衬底基板上的第一透明导电层与设于所述第一透明导电层上的第一金属层；其中，所述第一金属层的导电性能大于所述第一透明导电层的导电性能。
所述第一透明导电层的材料包括透明导电金属氧化物；所述第一金属层的材料包括铜。
所述钝化层的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层的材料为有机光阻材料。
本发明的有益效果：本发明的FFS型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极、扫描线、公共电极及公共电极线，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的FFS型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的FFS型薄膜晶体管阵列基板的制作方法的流程图；
图2为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S11制程的俯视示意图；
图3为图2的剖视示意图；
图4为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S12制程的俯视示意图；
图5为图4的剖视示意图；
图6为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S2制程的俯视示意图；
图7为图6的剖视示意图；
图8为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S3制程的俯视示意图；
图9为图8的剖视示意图；
图10为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S4制程的俯视示意图；
图11a与图11b为图10的剖视示意图；
图12为本发明的FFS型薄膜晶体管阵列基板的制作方法的步骤S5制程的俯视示意图；
图13a与图13b为图12的剖视示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种FFS型薄膜晶体管阵列基板的制作方法，包括如下步骤：
S1、如图2至图5所示，提供衬底基板10，采用第一道光罩工艺在所述衬底基板10上形成栅极21、扫描线22、公共电极23及公共电极线24；其中，所述栅极21与扫描线22相连，所述公共电极23与公共电极线24相连。
具体的，采用第一道光罩工艺在所述衬底基板10上形成栅极21、扫描线22、公共电极23及公共电极线24的步骤包括：
S11、如图2与图3所示，在所述衬底基板10上沉积第一透明导电层11，采用第一道光罩工艺对所述第一透明导电层11进行图形化处理，得到栅极预定图案15与扫描线预定图案16以及公共电极23与公共电极线24；
S12、如图4与图5所示，在所述栅极预定图案15与扫描线预定图案16上镀上第一金属层12，得到栅极21与扫描线22，其中，所述第一金属层12的导电性能大于所述第一透明导电层11的导电性能。
具体的，所述第一透明导电层11的材料包括透明导电金属氧化物，如氧化铟锡(ITO)，所述第一透明导电层11的沉积方法为物理气相沉积法(PVD)。
具体的，所述第一金属层12的材料包括铜。
由于公共电极23与公共电极线24不需要具有低电阻，因此，仅由第一透明导电层11构成即可满足其电学性能要求；由于栅极21与扫描线22需要具有低电阻，因此在第一透明导电层11上镀上导电性能更好的第一金属层12(优选为铜)来制备栅极21与扫描线22，能够降低其电阻值，使其满足相应的电学性能要求。
具体的，在所述栅极预定图案15与扫描线预定图案16上镀上第一金属层12的工艺为电镀工艺。电镀过程中，对所述栅极预定图案15与扫描线预定图案16通电，对所述公共电极23与公共电极线24不通电，即可实现只在栅极预定图案15与扫描线预定图案16镀上第一金属层12而不在公共电极23与公共电极线24镀上第一金属层12。
具体的，本发明通过在栅极预定图案15与扫描线预定图案16上镀上第一金属层12，可以提升制得的栅极21与扫描线22的导电性能。
具体的，所述衬底基板10为玻璃基板。
具体的，所述第一道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
S2、如图6与图7所示，在所述栅极21、扫描线22、公共电极23、公共电极线24及衬底基板10上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积半导体层35，采用第二道光罩工艺对所述半导体层35进行图形化处理，得到对应于所述栅极21上方的有源层40。
具体的，所述栅极绝缘层30的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种。
具体的，所述半导体层35的材料包括非晶硅、多晶硅及金属氧化物中的一种或多种。
具体的，所述栅极绝缘层30与半导体层35的沉积方法均为化学气相沉积法(CVD)。
具体的，所述第二道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程。
S3、如图8与图9所示，在所述有源层40与栅极绝缘层30上沉积源漏极金属层45，采用第三道光罩工艺对所述源漏极金属层45进行图形化处理，得到源极51、漏极52及数据线53；其中，所述源极51与漏极52分别与所述有源层40相接触，所述数据线53与所述源极51相连。
具体的，所述源漏极金属层45的沉积方法为物理气相沉积方法(PVD)。
具体的，所述第三道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
S4、如图10与图11a所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60，采用第四道光罩工艺对所述钝化层60进行图形化处理，得到位于所述钝化层60上的第一通孔61，所述第一通孔61对应于所述漏极52上方设置；
或者，如图10与图11b所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60与设于所述钝化层60上的平坦层70，采用第四道光罩工艺对所述钝化层60和平坦层70进行图形化处理，得到位于所述钝化层60和平坦层70上的第二通孔72，所述第二通孔72对应于所述漏极52上方设置。
具体的，所述钝化层60的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种，所述钝化层60的形成方法为化学气相沉积法(CVD)。
具体的，所述平坦层70的材料为有机光阻材料，所述平坦层70的形成方法为涂膜工艺。
具体的，所述步骤S4中，如图10与图11a所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60后，所述第四道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程。
如图10与图11b所示，在所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上形成钝化层60与设于所述钝化层60上的平坦层70后，所述第四道光罩工艺包括曝光、显影及干蚀刻制程。
具体的，通过在所述钝化层60上引入平坦层70，可以提高后续制作的像素电极80的平坦性，进而提升液晶显示面板的稳定性。
S5、如图12与图13a所示，在所述钝化层60上沉积第二透明导电层75，采用第五道光罩工艺对所述第二透明导电层75进行图形化处理，得到位于所述钝化层60上的像素电极80，所述像素电极80通过位于所述钝化层60上的第一通孔61与所述漏极52相连；
或者，如图12与图13b所示，在所述平坦层70上沉积第二透明导电层75，采用第五道光罩工艺对所述第二透明导电层75进行图形化处理，得到位于所述平坦层70上的像素电极80，所述像素电极80通过位于所述钝化层60与平坦层70上的第二通孔72与所述漏极52相连。
具体的，所述第二透明导电层75的材料包括透明导电金属氧化物，如氧化铟锡(ITO)，所述第二透明导电层75的沉积方法为物理气相沉积法(PVD)。
具体的，所述第五道光罩工艺包括涂光阻、曝光、显影、湿蚀刻及光阻剥离制程。
本发明的FFS型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极21、扫描线22、公共电极23及公共电极线24，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。
请参阅图12、图13a与图13b，基于上述FFS型薄膜晶体管阵列基板的制作方法，本发明还提供一种FFS型薄膜晶体管阵列基板，包括：
衬底基板10；
设于所述衬底基板10上的栅极21、扫描线22、公共电极23及公共电极线24；其中，所述栅极21与扫描线22相连，所述公共电极23与公共电极线24相连；
设于所述栅极21、扫描线22、公共电极23、公共电极线24及衬底基板10上的栅极绝缘层30；
设于所述栅极绝缘层30上且对应于所述栅极21上方的有源层40；
设于所述有源层40与栅极绝缘层30上的源极51与漏极52、设于所述栅极绝缘层30上的数据线53；其中，所述源极51与漏极52分别与所述有源层40相接触，所述数据线53与所述源极51相连；
设于所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上的钝化层60，所述钝化层60上设有对应于所述漏极52上方设置的第一通孔61；以及设于所述钝化层60上的像素电极80，所述像素电极80通过位于所述钝化层60上的第一通孔61与所述漏极52相连(如图13a所示)；或者，
设于所述源极51、漏极52、数据线53、有源层40及栅极绝缘层30上的钝化层60与设于所述钝化层60上的平坦层70，所述钝化层60和平坦层70上设有对应于所述漏极52上方设置的第二通孔72；以及设于所述平坦层70上的像素电极80，所述像素电极80通过位于所述钝化层60与平坦层70上的第二通孔72与所述漏极52相连(如图13b所示)。
具体的，所述公共电极23与公共电极线24包括设于所述衬底基板10上的第一透明导电层11，所述栅极21与扫描线22包括设于所述衬底基板10上的第一透明导电层11与设于所述第一透明导电层11上的第一金属层12；其中，所述第一金属层12的导电性能大于所述第一透明导电层11的导电性能。
具体的，所述第一透明导电层11的材料包括透明导电金属氧化物，如氧化铟锡(ITO)。
具体的，所述第一金属层12的材料包括铜。
具体的，所述衬底基板10为玻璃基板。
具体的，所述栅极绝缘层30的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种。
具体的，所述有源层40的材料包括非晶硅、多晶硅及金属氧化物中的一种或多种。
具体的，所述钝化层60的材料包括氧化硅(SiOx)与氮化硅(SiNx)中的一种或多种，所述平坦层70的材料为有机光阻材料。
具体的，所述像素电极80的材料包括透明导电金属氧化物，如氧化铟锡(ITO)。
本发明的FFS型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
综上所述，本发明提供一种FFS型薄膜晶体管阵列基板及其制作方法。本发明的FFS型薄膜晶体管阵列基板的制作方法包括：在一道光罩工艺中形成栅极、扫描线、公共电极及公共电极线，与现有技术相比，简化了工艺制程，采用的光罩数量较少，制程时间较短，因此生产成本低。本发明的FFS型薄膜晶体管阵列基板的制作工艺简单，生产成本低，且具有优异的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种FFS型薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供衬底基板(10)，采用第一道光罩工艺在所述衬底基板(10)上形成栅极(21)、扫描线(22)、公共电极(23)及公共电极线(24)；其中，所述栅极(21)与扫描线(22)相连，所述公共电极(23)与公共电极线(24)相连；
在所述栅极(21)、扫描线(22)、公共电极(23)、公共电极线(24)及衬底基板(10)上沉积栅极绝缘层(30)，在所述栅极绝缘层(30)上沉积半导体层(35)，采用第二道光罩工艺对所述半导体层(35)进行图形化处理，得到对应于所述栅极(21)上方的有源层(40)；
在所述有源层(40)与栅极绝缘层(30)上沉积源漏极金属层(45)，采用第三道光罩工艺对所述源漏极金属层(45)进行图形化处理，得到源极(51)、漏极(52)及数据线(53)；其中，所述源极(51)与漏极(52)分别与所述有源层(40)相接触，所述数据线(53)与所述源极(51)相连；
在所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上形成钝化层(60)，采用第四道光罩工艺对所述钝化层(60)进行图形化处理，得到位于所述钝化层(60)上的第一通孔(61)，所述第一通孔(61)对应于所述漏极(52)上方设置；在所述钝化层(60)上沉积第二透明导电层(75)，采用第五道光罩工艺对所述第二透明导电层(75)进行图形化处理，得到位于所述钝化层(60)上的像素电极(80)，所述像素电极(80)通过位于所述钝化层(60)上的第一通孔(61)与所述漏极(52)相连；或者，
在所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上形成钝化层(60)与设于所述钝化层(60)上的平坦层(70)，采用第四道光罩工艺对所述钝化层(60)和平坦层(70)进行图形化处理，得到位于所述钝化层(60)和平坦层(70)上的第二通孔(72)，所述第二通孔(72)对应于所述漏极(52)上方设置；在所述平坦层(70)上沉积第二透明导电层(75)，采用第五道光罩工艺对所述第二透明导电层(75)进行图形化处理，得到位于所述平坦层(70)上的像素电极(80)，所述像素电极(80)通过位于所述钝化层(60)与平坦层(70)上的第二通孔(72)与所述漏极(52)相连。
2.如权利要求1所述的FFS型薄膜晶体管阵列基板的制作方法，其特征在于，采用第一道光罩工艺在所述衬底基板(10)上形成栅极(21)、扫描线(22)、公共电极(23)及公共电极线(24)的步骤包括：
在所述衬底基板(10)上沉积第一透明导电层(11)，采用第一道光罩工艺对所述第一透明导电层(11)进行图形化处理，得到栅极预定图案(15)与扫描线预定图案(16)以及公共电极(23)与公共电极线(24)；
在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第一金属层(12)，得到栅极(21)与扫描线(22)，其中，所述第一金属层(12)的导电性能大于所述第一透明导电层(11)的导电性能。
3.如权利要求2所述的FFS型薄膜晶体管阵列基板的制作方法，其特征在于，所述第一透明导电层(11)的材料包括透明导电金属氧化物；所述第一金属层(12)的材料包括铜。
4.如权利要求2所述的FFS型薄膜晶体管阵列基板的制作方法，其特征在于，在所述栅极预定图案(15)与扫描线预定图案(16)上镀上第一金属层(12)的工艺为电镀工艺。
5.如权利要求1所述的FFS型薄膜晶体管阵列基板的制作方法，其特征在于，所述钝化层(60)的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层(70)的材料为有机光阻材料。
6.如权利要求1所述的FFS型薄膜晶体管阵列基板的制作方法，其特征在于，在所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上形成钝化层(60)后，所述第四道光罩工艺包括涂光阻、曝光、显影、干蚀刻及光阻剥离制程；
在所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上形成钝化层(60)与设于所述钝化层(60)上的平坦层(70)后，所述第四道光罩工艺包括曝光、显影及干蚀刻制程。
7.一种FFS型薄膜晶体管阵列基板，其特征在于，包括：
衬底基板(10)；
设于所述衬底基板(10)上的栅极(21)、扫描线(22)、公共电极(23)及公共电极线(24)；其中，所述栅极(21)与扫描线(22)相连，所述公共电极(23)与公共电极线(24)相连；
设于所述栅极(21)、扫描线(22)、公共电极(23)、公共电极线(24)及衬底基板(10)上的栅极绝缘层(30)；
设于所述栅极绝缘层(30)上且对应于所述栅极(21)上方的有源层(40)；
设于所述有源层(40)与栅极绝缘层(30)上的源极(51)与漏极(52)、设于所述栅极绝缘层(30)上的数据线(53)；其中，所述源极(51)与漏极(52)分别与所述有源层(40)相接触，所述数据线(53)与所述源极(51)相连；
设于所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上的钝化层(60)，所述钝化层(60)上设有对应于所述漏极(52)上方设置的第一通孔(61)；以及设于所述钝化层(60)上的像素电极(80)，所述像素电极(80)通过位于所述钝化层(60)上的第一通孔(61)与所述漏极(52)相连；或者，
设于所述源极(51)、漏极(52)、数据线(53)、有源层(40)及栅极绝缘层(30)上的钝化层(60)与设于所述钝化层(60)上的平坦层(70)，所述钝化层(60)和平坦层(70)上设有对应于所述漏极(52)上方设置的第二通孔(72)；以及设于所述平坦层(70)上的像素电极(80)，所述像素电极(80)通过位于所述钝化层(60)与平坦层(70)上的第二通孔(72)与所述漏极(52)相连。
8.如权利要求7所述的FFS型薄膜晶体管阵列基板，其特征在于，所述公共电极(23)与公共电极线(24)包括设于所述衬底基板(10)上的第一透明导电层(11)，所述栅极(21)与扫描线(22)包括设于所述衬底基板(10)上的第一透明导电层(11)与设于所述第一透明导电层(11)上的第一金属层(12)；其中，所述第一金属层(12)的导电性能大于所述第一透明导电层(11)的导电性能。
9.如权利要求8所述的FFS型薄膜晶体管阵列基板，其特征在于，所述第一透明导电层(11)的材料包括透明导电金属氧化物；所述第一金属层(12)的材料包括铜。
10.如权利要求7所述的FFS型薄膜晶体管阵列基板，其特征在于，所述钝化层(60)的材料包括氧化硅与氮化硅中的一种或多种，所述平坦层(70)的材料为有机光阻材料。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177283.7A CN107919321A (zh) | 2017-11-22 | 2017-11-22 | Ffs型薄膜晶体管阵列基板及其制作方法 |
| PCT/CN2017/117346 WO2019100495A1 (zh) | 2017-11-22 | 2017-12-20 | Ffs型薄膜晶体管阵列基板及其制作方法 |
| US15/749,107 US10304866B1 (en) | 2017-11-22 | 2017-12-20 | FFS type TFT array substrate and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711177283.7A CN107919321A (zh) | 2017-11-22 | 2017-11-22 | Ffs型薄膜晶体管阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107919321A true CN107919321A (zh) | 2018-04-17 |
Family
ID=61896874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711177283.7A Pending CN107919321A (zh) | 2017-11-22 | 2017-11-22 | Ffs型薄膜晶体管阵列基板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107919321A (zh) |
| WO (1) | WO2019100495A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854077A (zh) * | 2019-10-29 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
| CN113690181A (zh) * | 2021-08-19 | 2021-11-23 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100118236A1 (en) * | 2008-11-13 | 2010-05-13 | Samsung Electronics Co., Ltd. | Display device and method for manufacturing the same |
| CN101847641A (zh) * | 2009-03-27 | 2010-09-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和宽视角液晶显示器 |
| CN105870136A (zh) * | 2016-06-27 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107316875A (zh) * | 2017-08-15 | 2017-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法、阵列基板及液晶面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| KR102178196B1 (ko) * | 2013-11-29 | 2020-11-12 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN106711159B (zh) * | 2017-03-28 | 2019-09-03 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
-
2017
- 2017-11-22 CN CN201711177283.7A patent/CN107919321A/zh active Pending
- 2017-12-20 WO PCT/CN2017/117346 patent/WO2019100495A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100118236A1 (en) * | 2008-11-13 | 2010-05-13 | Samsung Electronics Co., Ltd. | Display device and method for manufacturing the same |
| CN101847641A (zh) * | 2009-03-27 | 2010-09-29 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和宽视角液晶显示器 |
| CN105870136A (zh) * | 2016-06-27 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107316875A (zh) * | 2017-08-15 | 2017-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法、阵列基板及液晶面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854077A (zh) * | 2019-10-29 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
| CN110854077B (zh) * | 2019-10-29 | 2022-08-23 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
| CN113690181A (zh) * | 2021-08-19 | 2021-11-23 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其制作方法 |
| CN113690181B (zh) * | 2021-08-19 | 2024-03-12 | 昆山龙腾光电股份有限公司 | Tft阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019100495A1 (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102769040B (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN105527767B (zh) | 一种阵列基板以及液晶显示器 | |
| CN101995709B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN107479287B (zh) | 阵列基板及其制作方法 | |
| CN106024706B (zh) | 阵列基板及其制作方法 | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103151359A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN103901679A (zh) | 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法 | |
| CN105514032A (zh) | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 | |
| CN107039351B (zh) | Tft基板的制作方法及tft基板 | |
| CN107316875A (zh) | 阵列基板的制作方法、阵列基板及液晶面板 | |
| CN106094366A (zh) | Ips型阵列基板的制作方法及ips型阵列基板 | |
| CN105470266B (zh) | Ffs型阵列基板及其制作方法 | |
| CN105742292A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN106229318A (zh) | Coa型阵列基板及其制作方法 | |
| WO2016141705A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |
|
| RJ01 | Rejection of invention patent application after publication |