KR100627091B1

KR100627091B1 - 액티브 매트릭스형 표시장치

Info

Publication number: KR100627091B1
Application number: KR1019997003228A
Authority: KR
Inventors: 유다사카이치오
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 1997-08-21
Filing date: 1998-08-20
Publication date: 2006-09-22
Anticipated expiration: 2018-08-20
Also published as: US6885148B2; EP1505648A2; CN101068025B; WO1999010862A1; EP0940797B1; US20040008311A1; EP0940797A1; EP0940797A4; TW388855B; US20080180421A1; CN101068025A; DE69829458D1; CN1538364A; JP3536301B2; DE69829458T2; US7364939B2; US20050170096A1; CN100517424C; US20020097363A1; CN1155930C

Abstract

박막 발광소자를 손상하는 일없이, 상기 박막 발광소자의 유기 반도체막의 주위에 두꺼운 절연막을 아주 알맞게 형성할 수 있는 액티브 매트릭스형 표시장치를 실현하는 것을 목적으로, 액티브 매트릭스형 표시장치(1)에서는, 데이터선(sig) 및 주사선(gate)을 따라 두꺼운 뱅크층(bank)을 설치함으로써 데이터선(sig)에 기생하는 용량을 억제함과 동시에, 이 뱅크층(bank)에서 박막 발광소자(40)의 유기 반도체막(43)을 잉크젯법으로 형성해야 할 영역을 둘러싼다. 여기서, 뱅크층(bank)을, 두꺼운 무기 재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 좁은 폭을 가지고 적층된 유기 재료로 이루어지는 상층측 절연막(62)으로 구성하여, 유기 반도체막(41)과 상층측 절연막(62)과의 접촉을 피한다.

유기 반도체막, 발광소자, 뱅크층, 액티브 매트릭스형 표시장치, 에칭제어

Description

액티브 매트릭스형 표시장치{Active matrix display}

본 발명은, 유기 반도체막에 구동전류가 흐르는 것에 의해 발광하는 EL(전기 발광) 소자 또는 LED(발광 다이오드) 소자 등의 박막 발광소자를 박막 트랜지스터(이하, TFT 라고 한다.)로 구동 제어하는 액티브 매트릭스형 표시장치에 관한 것이다.

EL 소자 또는 LED 소자 등의 전류 제어형 발광소자를 사용한 액티브 매트릭스형의 표시장치가 제안되어 있다. 이 타입의 표시장치에 사용되는 발광소자는 모두 자기(自己) 발광하기 때문에, 액정 표시장치와 달리 백 라이트를 필요로 하지 않고, 또한, 시야각 의존성이 적은 등의 이점도 있다.

도 22는, 이와 같은 전하 주입형의 유기 박막 EL 소자를 사용한 액티브 매트릭스형 표시장치의 블록도이다. 이 도면에 나타내는 액티브 매트릭스형 표시장치(1A)에서는, 투명기판(10) 상에, 복수의 주사선(gate)과, 상기 주사선(gate)의 연장설치 방향에 대하여 교차하는 방향에 연장 설치된 복수의 데이터선(sig)과, 상기 데이터선(sig)에 병렬하는 복수의 공통 급전선(com)과, 데이터 선(sig)과 주사선(gate)에 의하여 매트릭스형으로 형성된 복수의 화소(7)가 구성되어 있다. 데이터선(sig) 및 주사선(gate)에 대해서는 데이터측 구동회로(3) 및 주사측 구동회로(4)가 구성되어 있다. 각각의 화소(7)에는, 주사선(gate)을 통해 주사신호가 공급되는 도통 제어회로(50)와, 이 도통 제어회로(50)를 통해 데이터선(sig)에서 공급되는 화상신호에 근거하여 발광하는 박막 발광소자(40)가 구성되어 있다. 여기에 나타내는 예에 있어서, 도통 제어회로(50)는, 주사선(gate)을 통해 주사신호가 게이트 전극에 공급되는 제 1 TFT(20)와, 이 제 1 TFT(20)를 통해 데이터선(sig)에서 공급되는 화상신호를 보유하는 보유 용량(cap)과, 이 보유 용량(cap)에 의해서 보유된 화상신호가 게이트전극에 공급되는 제 2 TFT(30)로 구성되어 있다. 제 2 TFT(30)와 박막 발광소자(40)는, 후술하는 대향전극(op)과 공통 급전선(com) 사이에 직렬로 접속되어 있다. 이 박막 발광소자(40)는, 제 2 TFT(30)가 온(on)상태가 되었을 때에는 공통 급전선(com)에서 구동전류가 흘러 들어와 발광함과 동시에, 이 발광상태는 보유 용량(cap)에 의해서 소정의 기간 보유된다.

이와 같은 구성의 액티브 매트릭스형 표시장치(1A)에서는, 도 23 및 도 24A, 도 24B에 나타내는 바와 같이, 어느 화소(7)에 있어서도, 섬 모양의 반도체막을 이용하여 제 1 TFT(20) 및 제 2 TFT(30)가 형성되어 있다. 제 1 TFT(20)는, 게이트 전극(21)이 주사선(gate)의 일부로서 구성되어 있다. 제 1 TFT(20)는, 소스·드레인 영역의 한쪽에 제 1 층간 절연막(51)의 콘택트 홀을 통해 데이터선(sig)이 전기적으로 접속되고, 다른 쪽에는 드레인 전극(22)이 전기적으로 접속되어 있다. 드 레인 전극(22)은, 제 2 TFT(30)의 형성영역을 향하여 연장 설치되어 있고, 이 연장설치 부분에는 제 2 TFT(30)의 게이트 전극(31)이 제 1 층간절연막(51)의 콘택트 홀을 통해 전기적으로 접속되어 있다. 제 2 TFT(30)의 소스·드레인 영역의 한쪽에는, 제 1 층간 절연막(51)의 콘택트 홀을 통해 중계 전극(35)이 전기적으로 접속되고, 이 중계 전극(35)에는 제 2 층간 절연막(52)의 콘택트 홀을 통해 박막 발광소자(40)의 화소전극(41)이 전기적으로 접속되어 있다.

화소전극(41)은, 도 23 및 도 24B, 도 24C로부터 알 수 있는 바와 같이 각 화소(7)마다 독립하여 형성되어 있다. 화소전극(41)의 상층측에는, 유기 반도체막(43) 및 대향전극(op)이 이 순서로 적층되어 있다. 유기 반도체막(43)은 화소(7)마다 형성되어 있으나, 복수의 화소(7)에 걸쳐 줄무늬형으로 형성되는 경우도 있다. 대향전극(op)은, 화소(7)가 구성되어 있는 표시부(11) 뿐만 아니라, 투명기판(10)의 거의 전면(全面)에 형성되어 있다.

다시, 도 23 및 도 24A에 있어서, 제 2 TFT(30)의 소스·드레인 영역의 또 다른 한쪽에는, 제 1 층간 절연막(51)의 콘택트 홀을 통해 공통 급전선(com)이 전기적으로 접속되어 있다. 공통 급전선(com)의 연장설치 부분(39)은, 제 2 TFT(30)의 게이트 전극(31)의 연장설치 부분(36)에 대하여, 제 1 층간 절연막(51)을 유전체막으로서 사이에 두고 대향하여, 보유 용량(cap)을 구성하고 있다.

그러나, 상기 액티브 매트릭스형 표시장치(1A)에 있어서, 화소전극(41)에 대향하는 대향 전극(op)은, 액정 액티브 매트릭스형 표시장치와 서로 달라, 같은 투명기판(10) 상에 있어서 데이터선(sig)과의 사이에 제 2 층간 절연막(52)밖에 개재 하지 않고 있으므로, 데이터선(sig)에는 큰 용량이 기생하고, 데이터측 구동회로(3)의 부하가 크다.

그래서, 본원 발명자는, 도 22, 도 23, 및 도 25A, 도 25B, 도 25C에 나타내는 바와 같이, 대향전극(op)과 데이터선(sig) 등과의 사이에 두꺼운 절연막(뱅크층 bank/좌측으로 내려간 사선을 넓은 피치로 붙인 영역)을 설치하여, 데이터선(sig)에 기생하는 용량을 감소시키는 것을 제안한다. 더불어, 이 절연막(뱅크층 bank)으로 유기 반도체막(43)의 형성영역을 둘러쌈으로써, 잉크젯 헤드에서 토출한 액상의 재료(토출액)로부터 유기 반도체막(43)을 형성할 때에 토출액을 뱅크층(bank)으로 막아, 토출액이 측방에 유출되는 것을 방지하는 것을 제안한다.

그러나, 이러한 구조를 채용하는데 있어서, 뱅크층(bank) 전체를 두꺼운 무기 재료로 구성하면, 막 형성 시간이 길다는 문제점이 있다. 또한, 무기재료로 이루어지는 두꺼운 막을 패터닝할 때에는, 오버 에칭 기미가 있어서 화소전극(41)을 손상할 우려가 있다. 한편, 뱅크층(bank)을 레지스트 등의 유기재료로 구성하면, 유기 반도체막(43)의 뱅크층(bank)과 접하는 부분에서, 뱅크층(bank)을 구성하는 유기재료에 포함되는 용제 성분 등의 영향으로 유기 반도체막(43)이 열화(劣化)할 우려가 있다.

또한, 두꺼운 뱅크층(bank)을 형성하면, 뱅크층(bank)의 존재에 기인하여 큰 단차(段差)(bb)가 형성되므로, 이 뱅크층(bank)의 상층에 형성되는 대향전극(op)이 상기 단차(bb) 부분에서 단선하기 쉽다는 문제점이 있다. 이와 같은 단차(bb)에서 대향전극(op)에 단선이 발생하면, 이 부분의 대향전극(op)은 주위의 대향전극(op)에서 절연상태가 되어 표시의 점 결함 혹은 선 결함을 발생시킨다. 또한, 데이터측 구동회로(3)나 주사측 구동회로(4)의 표면을 덮는 뱅크층(bank)의 외주 테두리를 따라 대향전극(op)에 단선이 일어나면, 표시부(11)의 대향전극(op)과 단자(12)의 사이가 완전히 절연상태로 되어 표시를 전혀 할 수 없게 된다.

이상의 문제점에 감안하여, 본 발명의 과제는, 박막 발광소자를 손상하는 일없이, 상기 박막 발광소자의 유기 반도체막의 주위에 두꺼운 절연막을 아주 알맞게 형성할 수 있는 액티브 매트릭스형 표시장치를 제공하는 것에 있다.

또한, 본 발명의 과제는, 유기 반도체막의 주위에 두꺼운 절연막을 형성하여 기생용량 등을 억제하여도, 이 두꺼운 절연막의 상층에 형성하는 대향전극에 단선 등이 발생하지 않는 액티브 매트릭스형 표시장치를 제공하는 것에 있다.

상기 과제를 해결하기 위해서, 본 발명에서는, 기판 상에 복수의 주사선과, 상기 주사선의 연장설치 방향에 대하여 교차하는 방향에 연장 설치된 복수의 데이터선과, 상기 데이터선과 상기 주사선에 의하여 매트릭스형으로 형성된 복수의 화소로 이루어지는 표시부를 가지며, 상기 화소의 각각은, 상기 주사선을 통해 주사신호가 게이트 전극에 공급되는 박막 트랜지스터를 포함하는 도통 제어회로와, 화소마다 형성된 화소전극, 상기 화소전극의 상층측에 적층된 유기 반도체막, 및 상기 유기 반도체막의 상층측에 적층된 대향전극을 구비하는 박막 발광소자를 구비하고, 상기 데이터선으로부터 상기 도통제어회로를 통해 공급되는 화상신호에 근거하 여 상기 박막 발광소자가 발광하는 액티브 매트릭스형 표시장치에 있어서, 상기 유기 반도체막의 형성영역은 상기 유기 반도체막보다도 두껍게 형성된 절연막에 의해서 구획되며, 상기 절연막은 상기 유기 반도체막보다도 두껍게 형성된 무기재료로 이루어지는 하층측 절연막과, 상기 하층측 절연막 상에 적층된 유기재료로 이루어지는 상층측 절연막을 구비하고 있는 것을 특징으로 한다.

본 발명에 있어서, 대향전극은 적어도 표시부의 전면에 형성되어 데이터선과 대향하는 상태에 있기 때문에, 이대로는 데이터선에 대하여 큰 용량이 기생하게 된다. 그런데 본 발명에서는, 데이터선과 대향전극 사이에 두꺼운 절연막을 개재시키므로, 데이터선에 용량이 기생하는 것을 방지할 수 있다. 그 결과, 데이터측 구동회로의 부하를 감소시킬 수 있으므로, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다. 또한, 두꺼운 절연막을 형성하는데 있어서, 그것 전체를 무기재료로 이루어지는 막으로 구성하면, 긴 막 형성 시간을 필요로 하므로, 생산성이 저하된다. 그런데 본 발명에서는, 박막 발광소자의 유기 반도체막과 접하는 하층측 절연막만을 무기재료로 구성하고, 그 상층측에는 레지스트 등의 유기재료로 구성한 상층측 절연막을 적층한다. 이러한 유기재료로 구성한 상층측 절연막이면, 두꺼운 막을 용이하게 형성할 수 있으므로, 생산성이 향상된다. 더구나, 이 상층측 절연막은 유기 반도체막과 접하고 있지 않고, 유기 반도체막과 접하는 것은 무기재료로 구성한 하층측 절연막이므로, 유기 반도체막은 상층측 절연막의 영향을 받아 열화하는 일이 없다. 그 때문에, 박막 발광소자는 발광효율의 저하나 신뢰성의 저하 등을 일으키지 않는다.

본 발명에 있어서, 상기 상층측 절연막은, 상기 하층측 절연막보다 좁은 폭을 가지고 상기 하층측 절연막의 안쪽 영역에 적층되어 있는 것이 바람직하다. 이와 같은 2단 구조로 하면, 유기재료로 구성된 상층측 절연막은, 유기 반도체막에 의해 접하기 어렵게 되므로, 유기 반도체막의 열화를 보다 확실히 방지할 수 있다.

이와 같은 2단 구조이면, 하층측 절연막 및 상층측 절연막의 쌍방을 무기재료로 구성하여도 된다. 즉, 본 발명의 다른 형태에서는, 기판 상에, 복수의 주사선과, 상기 주사선의 연장설치 방향에 대하여 교차하는 방향에 연장 설치된 복수의 데이터선과, 상기 데이터선과 상기 주사선에 의하여 매트릭스형으로 형성된 복수의 화소로 이루어지는 표시부를 가지며, 상기 화소의 각각은 상기 주사선을 통해 주사신호가 게이트 전극에 공급되는 박막 트랜지스터를 포함하는 도통 제어회로와, 화소마다 형성된 화소전극, 상기 화소전극의 상층측에 적층된 유기 반도체막, 및 상기 유기 반도체막의 상층측에 적층된 대향전극을 구비하는 박막 발광소자를 구비하고, 상기 데이터선으로부터 상기 도통 제어회로를 통해 공급되는 화상신호에 근거하여 상기 박막 발광소자가 발광하는 액티브 매트릭스형 표시장치에 있어서, 상기 유기 반도체막의 형성영역은 상기 유기 반도체막보다도 두껍게 형성된 절연막에 의해서 구획되고, 상기 절연막은, 무기재료로 이루어지는 하층측 절연막과, 상기 하층측 절연막보다 좁은 폭으로써 상기 하층측 절연막의 안쪽 영역에 적층된 무기재료로 이루어지는 상층측 절연막을 구비하고 있는 것을 특징으로 한다.

이와 같이 구성하면, 하층측 절연막 및 상층측 절연막을 구성해야 할 무기재료로 이루어지는 막을 형성한 뒤, 우선, 상층측 절연막을 패터닝한다. 이 때에는, 하층측 절연막이 에칭 스토퍼로서 기능하므로, 다소의 오버에칭이 있어도, 화소전극을 손상하는 일은 없다. 이러한 패터닝을 끝낸 뒤에는 하층측 절연막을 패터닝 형성한다. 이 때에는, 하층측 절연막의 1층 분을 에칭할 뿐이므로, 에칭 제어가 용이하고, 화소전극을 손상할 정도의 오버에칭이 일어나지 않는다.

본 발명에서는, 상기 도통 제어회로는, 상기 주사신호가 게이트 전극에 공급되는 제 1 TFT, 및 상기 제 1 TFT를 통해 게이트 전극이 상기 데이터선에 접속하는 제 2 TFT를 구비하고, 상기 제 2 TFT와 상기 박막 발광소자는, 상기 데이터선 및 주사선과는 별도로 구성된 구동전류 공급용의 공통 급전선과 상기 대향전극 사이에 직렬로 접속되어 있는 것이 바람직하다. 즉, 도통 제어회로를 1개의 TFT와 보유 용량으로 구성하는 것도 가능하기는 하나, 표시 품위를 높게 하는 관점에서 보면 각 화소의 도통 제어회로를 2개의 TFT와 보유 용량으로 구성하는 것이 바람직하다.

본 발명에 있어서, 상기 절연막은, 상기 절연막으로 구획된 영역 내에 상기 유기 반도체막을 잉크젯법에 의해 형성할 때에 토출액의 유출을 방지하는 뱅크층으로서 이용하는 것이 바람직하다. 상기 절연막은 막 두께가 1μm 이상인 것이 바람직하다.

본 발명에 있어서, 상기 화소전극의 형성영역 중, 상기 도통 제어회로의 형성영역과 겹치는 영역은 상기 절연막으로 덮여져 있는 것이 바람직하다. 즉, 상기 화소전극의 형성영역 중, 상기 도통 제어회로가 형성되어 있지 않은 평탄부분에 대해서만 상기의 두꺼운 절연막을 개구(開口)하고, 그 안쪽에만 유기 반도체막을 형성하는 것이 바람직하다. 이와 같이 구성하면, 유기 반도체막의 막 두께 격차에 기인하는 표시의 고르지 못함을 방지할 수 있다. 또한, 유기 반도체막에 막 두께가 얇은 부분이 있으면, 거기에 박막 발광소자의 구동전류가 집중하여, 박막 발광소자의 신뢰성이 저하되지만, 그와 같은 문제를 방지할 수 있다. 나아가, 화소전극이 형성되어 있어도 도통 제어회로와 겹치는 영역에서는, 가령 대향전극과의 사이에 구동전류가 흘러 유기 반도체막이 발광하여도, 이 광은 도통 제어회로에 차단되어, 표시에는 기여하지 않는다. 이러한 표시에 기여하지 않는 부분에서 유기 반도체막에 흐르는 구동전류는, 표시라는 면에서 보아 무효전류라고 할 수 있다. 그래서, 본 발명에서는, 종래라면 이와 같은 무효전류가 흐를 부분에 상기의 두꺼운 절연막을 형성하여, 구동전류가 흐르는 것을 방지한다. 그 결과, 공통 급전선에 흐르는 전류를 작게 할 수 있으므로, 그 만큼, 공통 급전선의 폭을 좁게 하면, 그 결과로서, 발광면적을 늘릴 수 있어, 휘도, 콘트라스트비 등의 표시 성능을 향상시킬 수 있다.

본 발명에 있어서, 상기 절연막으로 구획되어 있는 영역에 대해서 그 모서리 부분을 둥글게 하면, 유기 반도체막을 각이 없는 둥근 평면형상으로 형성할 수 있다. 이와 같은 형상의 유기 반도체막이면, 각진 부분의 구동전류가 집중하는 일이 없기 때문에, 이 부분에서의 내압(耐壓) 부족 등의 불량 발생을 방지할 수 있다.

본 발명에 있어서, 상기 유기 반도체막을 줄무늬형으로 형성하는 경우에는, 상기 절연막 중, 상기 하층측 절연막은, 상기 화소전극의 형성영역 중 상기 도통 제어회로의 형성영역과 겹치는 영역, 상기 데이터선, 상기 공통 급전선, 및 상기 주사선을 덮도록 형성하는 한편, 상기 상층측 절연막은 상기 데이터선을 따라 줄무늬형으로 형성하고, 이 상층측 절연막에서 줄무늬형으로 구획된 영역 내에 상기 유기 반도체막을, 예를 들면 잉크젯법에 의해 형성한다.

이와 같이 구성한 경우에는, 도통 제어회로가 하층측 절연막으로 덮여져 있기 때문에, 각 화소 중, 화소전극의 평탄부분에만 형성된 유기 반도체막만이 발광에 기여한다. 즉, 화소전극의 평탄부분에만 박막 발광소자가 형성되게 된다. 그 때문에, 유기 반도체막은 일정한 막 두께로 형성되어, 표시의 고르지 못함을 발생시키지 않는다. 또한, 표시에 기여하지 않는 부분에 구동전류가 흐르는 것을 하층측 절연막으로 방지하므로, 공통 급전선에 쓸 데 없는 전류가 흐르는 것을 방지할 수 있는 효과도 있다. 나아가, 이와 같이 구성하면, 상기 절연막 중, 상기 하층측 절연막과 상기 상층측 절연막이 겹치는 부분은, 상기 유기 반도체막을 잉크젯법에 의해 형성할 때에 토출액의 유출을 방지하는 뱅크층으로서 이용할 수 있다. 이와 같은 뱅크층으로서 이용하는데 있어서는, 상기 하층측 절연막과 상기 상층측 절연막이 겹치는 부분은, 막 두께를 1μm 이상으로 하는 것이 바람직하다. 또한, 본 발명에서는, 상기 절연막은, 각 화소마다의 대향전극 부분 끼리를 상기 절연막에 기인하는 단차가 없는 평탄부분을 통해 접속시키는 제 1 중단 부분을 구비하고 있는 것이 바람직하다. 본 발명에 있어서, 상기 절연막을 두껍게 형성하면, 이 절연막은 큰 단차를 형성하여, 그 상층측에 형성되는 대향전극에 단선을 발생시킬 우려가 있다. 그런데 본 발명에서는, 두꺼운 절연막의 소정 위치에 제 1 중단 부분을 구성하여, 이 부분을 평탄하게 하여두었다. 따라서, 각 영역마다의 대향전극은 평탄부분에 형성된 부분을 통해 전기적으로 접속되므로, 가령, 절연막에 기인하는 단차에 의해서 이 부분에서 단선하여도, 절연막의 제 1 중단 부분에 상당하는 평탄부분을 통해 확실히 전기적으로 접속되어 있으므로, 대향기판의 단선이라고 하는 불량이 발생하지 않는다. 그 때문에, 액티브 매트릭스형 표시장치에 있어서, 유기 반도체막의 주위에 두꺼운 절연막을 형성하여 기생용량 등을 억제하였다고 해도, 절연막의 상층에 형성하는 대향전극에 단선이 발생하지 않으므로, 액티브 매트릭스형 표시장치의 표시품질 및 신뢰성을 향상시킬 수 있다.

본 발명에 있어서는, 상기 절연막은 상기 데이터선 및 상기 주사선을 따라 형성되어 있어, 상기 유기 반도체막의 형성영역의 주위를 둘러싸고 있는 경우에는, 상기 데이터선의 연장설치 방향에서 서로 이웃하는 화소의 사이, 상기 주사선의 연장설치 방향에서 서로 이웃하는 화소의 사이, 또는 그것들 쌍방의 방향에서 서로 이웃하는 화소의 사이에 상당하는 부분에 상기 제 1 중단 부분을 구성하는 것이 바람직하다.

또한, 상기 절연막은 상기 데이터선을 따라 줄무늬형으로 연장 설치되는 경우가 있고, 이 경우에는, 상기 연장설치 방향의 적어도 한쪽의 단부(端部)에 상기 제 1 중단 부분을 구성하여도 된다.

본 발명에서는, 상기 표시부의 주위에는, 상기 데이터선을 통해 데이터신호를 공급하는 데이터측 구동회로, 및 상기 주사선을 통해 주사신호를 공급하는 주사측 구동회로를 가지며, 상기 주사측 구동회로 및 상기 데이터측 구동회로의 상층측에도 상기 절연막이 형성되어 있음과 동시에, 상기 절연막은, 상기 주사측 구동회로의 형성영역과 상기 데이터측 구동회로의 형성영역 사이에 상당하는 위치에는 상기 대향전극을 상기 표시부측과 기판외주측을 상기 절연막에 기인하는 단차가 없는 평탄부분을 통해 접속시키는 제 2 중단 부분을 구비하고 있는 것이 바람직하다. 이와 같이 구성하면, 데이터측 구동회로나 주사측 구동회로의 표면을 덮는 절연막의 외주 테두리를 따라 대향전극에 단선이 발생하여도, 표시부측의 대향전극과 기판외주측의 대향전극과는 상기 절연막에 기인하는 단차가 없는 평탄부분을 통해 접속되고, 표시부측의 대향전극과 기판외주측의 대향전극 사이의 전기적 접속을 확보할 수 있다.

본 발명에 있어서, 상기 중단 부분에서는, 상기 절연막을 구성하는 상기 하층측 절연막 및 상기 상층측 절연막의 쌍방이 중단되어 있는 구성, 혹은 상기 절연막을 구성하는 상기 하층층 절연막 및 상기 상층측 절연막 중, 상층측 절연막만이 중단되어 있는 구성의 어느 하나이어도 된다.

도 1은, 본 발명의 실시예 1에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 2는, 도 1에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 3A, 도 3B, 도 3C는, 각각 도 2의 A-A′단면도, B-B′단면도, 및 C-C′단면도.

도 4A, 도 4B, 도 4C는, 각각 본 발명의 실시예 2, 3에 관련되는 액티브 매트릭스형 표시장치의 도 2의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 5는, 본 발명의 실시예 4에 관련되는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 6A, 도 6B, 도 6C는, 각각 도 5의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 7은, 본 발명의 실시예 5에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 8은, 도 7에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 9A, 도 9B, 도 9C는, 각각 도 8의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 10은, 본 발명의 실시예 5의 변형예 1에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 11은, 도 10에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 12A, 도 12B, 도 12C는, 각각 도 11의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 13은, 본 발명 실시예 5의 변형예 2에 관련되는 액티브 매트릭스형 표시 장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 14는, 도 13에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 15A, 도 15B, 도 15C는, 각각 도 14의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 16은, 본 발명 실시예 5의 변형예 3에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 17은, 도 16에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 18A, 도 18B, 도 18C는, 각각 도 17의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 19는, 본 발명의 실시예 6에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도.

도 20은, 도 19에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도.

도 21A, 도 21B, 도 21C는, 각각 도 20의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 22는, 종래 및 본 발명의 비교예에 관련되는 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다.

도 23은, 도 22에 나타내는 액티브 매트릭스형 표시장치에 구성되어 있는 화 소 1개를 추출하여 도시하는 평면도.

도 24A, 도 24B, 도 24C는, 각각 도 23의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

도 25A, 도 25B, 도 25C는, 각각 비교예에 관련되는 액티브 매트릭스형 표시장치에 있어서의 도 23의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도.

[부호의 설명]

1 : 액티브 매트릭스형 표시장치 2 : 표시부

3 : 데이터측 구동회로 4 : 주사측 구동회로

7 : 화소 10 : 투명기판

12 : 단자 20 : 제 1 TFT

21 : 제 1 TFT의 게이트 전극 30 : 제 2 TFT

31 : 제 2 TFT의 게이트 전극 40 : 발광소자

41 : 화소전극 43 : 유기 반도체

61 : 하층측 절연막 62 : 상층측 절연막

bank : 뱅크층(절연막) cap : 보유 용량

com : 공통 급전선 gate : 주사선

op : 대향전극 off : 뱅크층의 중단 부분

sig : 데이터선

도면을 참조하여, 본 발명의 실시예를 설명한다. 또, 이하의 설명에 있어서, 도 22 내지 도 25를 참조하여 설명한 구성요소와 공통하는 부분에는 동일한 부호를 붙여 두었다.

[실시예 1]

(전체구성)

도 1은, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 2는, 그것에 구성되어 있는 화소 1개를 뽑아 내어 나타내는 평면도, 도 3A, 도 3B, 도 3C는 각각 도 2의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다.

도 1에 나타내는 액티브 매트릭스형 표시장치(1)에서는, 그 기체(基體)인 투명기판(10)의 중앙부분이 표시부(11)로 되어 있다. 투명기판(10)의 외주부분 중, 데이터선(sig)의 단부에는 화상신호를 출력하는 데이터측 구동회로(3)가 구성되고, 주사선(gate)의 단부에는 주사신호를 출력하는 주사측 구동회로(4)가 구성되어 있다. 이들 구동회로(3, 4)에서는, N형의 TFT와 P형의 TFT에 의하여 상보형 TFT가 구성되고, 이 상보형 TFT는, 시프트 레지스터 회로, 레벨 시프터 회로, 아날로그 스위치 회로 등을 구성하고 있다. 표시부(11)에서는, 액정 액티브 매트릭스형 표시장치의 액티브 매트릭스 기판과 같이, 투명기판(10) 상에 복수의 주사선(gate)과, 상기 주사선(gate)의 연장설치 방향에 대하여 교차하는 방향에 연장 설치된 복수의 데이터선(sig)과, 데이터선(sig) 및 주사선(gate)에 의해서 매트릭스형으로 형성된 복수의 화소(7)가 구성되어 있다.

각각의 화소(7)에는, 주사선(gate)을 통해 주사신호가 공급되는 도통 제어회로(50)와, 이 도통 제어회로(50)를 통해 데이터선(sig)에서 공급되는 화상신호에 근거하여 발광하는 박막 발광소자(40)가 구성되어 있다. 여기에 나타내는 예에 있어서는, 도통 제어회로(50)는, 주사선(gate)을 통해 주사신호가 게이트 전극에 공급되는 제 1 TFT(20)와, 이 제 1 TFT(20)를 통해 데이터선(sig)에서 공급되는 화상신호를 보유하는 보유 용량(cap)과, 이 보유 용량(cap)에 의해서 보유된 화상신호가 게이트 전극에 공급되는 제 2 TFT(30)로 구성되어 있다. 제 2 TFT(30)와 박막 발광소자(40)는, 후술하는 대향전극(op)과 공통 급전선(com) 사이에 직렬로 접속되어 있다. 또, 보유 용량(cap)에 관해서는 공통 급전선(com)과의 사이에 형성한 구조 이외에, 주사선(gate)과 병렬로 형성한 용량선과의 사이에 형성하여도 된다.

이와 같은 구성의 액티브 매트릭스형 표시장치(1)에서는, 도 2 및 도 3A, 도 3B에 나타내는 바와 같이, 어느 화소(7)에 있어서도, 섬 모양의 반도체막(실리콘막)을 이용하여 제 1 TFT(20) 및 제 2 TFT(30)가 형성되어 있다.

제 1 TFT(20)는, 게이트 전극(21)이 주사선(gate)의 일부로서 구성되어 있다. 제 1 TFT(20)는, 소스·드레인 영역의 한쪽에 제 1 층간 절연막(51)의 콘택트 홀을 통해 데이터선(sig)이 전기적으로 접속되고, 다른 쪽에는 드레인 전극(22)이 전기적으로 접속되어 있다. 드레인 전극(22)은, 제 2 TFT(30)의 형성영역을 향하여 연장 설치되어 있고, 이 연장설치 부분에는 제 2 TFT(30)의 게이트 전극(31)이 제 1 층간 절연막(51)의 콘택트 홀을 통해 전기적으로 접속되어 있다.

제 2 TFT(30)의 소스·드레인 영역의 한쪽에는, 제 1 층간 절연막(51)의 콘택트 홀을 통해, 데이터선(sig)과 동시 형성된 중계전극(35)이 전기적으로 접속되고, 이 중계전극(35)에는 제 2 층간 절연막(52)의 콘택트 홀을 통해 박막 발광소자(40)의 ITO(Indium Tin Oxide)막으로 이루어지는 투명한 화소전극(41)이 전기적으로 접속되어 있다.

도 2 및 도 3B, 도 3C로부터 알 수 있는 바와 같이, 화소전극(41)은 각 화소(7)마다 독립하여 형성되어 있다. 화소전극(41)의 상층측에는, 폴리페닐렌비닐렌(PPV) 등의 유기 반도체막(43), 및 리튬 함유 알루미늄이나 칼슘 등의 금속막으로 이루어지는 대향전극(op)이 이 순서로 적층되어, 박막 발광소자(40)가 구성되어 있다. 여기에 나타내는 예에서는, 유기 반도체막(43)은 각 화소(7)에 형성되어 있으나, 후술하는 바와 같이, 복수의 화소(7)에 걸쳐 줄무늬형으로 형성되는 경우도 있다. 대향전극(op)은, 표시부(11) 전체와, 적어도 단자(12)가 형성되어 있는 부분의 주위를 제외한 영역에 형성되어 있다. 이 단자(12)는, 대향전극(op)과 동시 형성된 배선(도시하지 않음.)을 이용하여 형성된 대향전극(op)에 전기적으로 접속하는 단자를 포함하고 있다.

박막 발광소자(40)로서는, 정공 주입층을 설치하여 발광효율(정공 주입율)을 높인 구조, 전자 주입층을 설치하여 발광효율(전자 주입율)을 높인 구조, 정공 주입층 및 전자 주입층의 쌍방을 형성한 구조를 채용할 수도 있다.

다시 도 2 및 도 3A에 있어서, 제 2 TFT(30)의 소스·드레인 영역의 또 다른 한쪽에는, 제 1 층간 절연막(51)의 콘택트 홀을 통해 공통 급전선(com)이 전기적으 로 접속되어 있다. 공통 급전선(com)의 연장설치 부분(39)은, 제 2 TFT(30)의 게이트 전극(31)의 연장설치 부분(36)에 대하여, 제 1 층간 절연막(51)을 유전체막으로서 사이에 두고 대향하여, 보유 용량(cap)을 구성하고 있다. 보유 용량(cap)에 관해서는 공통 급전선(com)과의 사이에 형성한 구조 외에, 주사선(gate)과 병렬로 형성한 용량선과의 사이에 형성하여도 되고, 또한, 제 1 TFT(20)의 드레인 영역과 제 2 TFT(30)의 게이트 전극(31)을 이용하여 보유 용량(cap)을 구성하여도 된다.

이와 같이 구성한 액티브 매트릭스형 표시장치(1)에 있어서, 주사신호에 의해서 선택되어 제 1 TFT(20)가 온(on) 상태가 되면, 데이터선(sig)에서의 화상신호가 제 1 TFT(20)를 통해 제 2 TFT(30)의 게이트 전극(31)에 인가됨과 동시에, 화상신호가 제 1 TFT(20)를 통해 보유 용량(cap)에 기입된다. 그 결과, 제 2 TFT(30)가 온 상태가 되면, 대향전극(op) 및 화소전극(41)이 각각 음극 및 양극으로서 전압이 인가되고, 인가전압이 임계값 전압을 넘은 영역에서 유기 반도체막(43)에 흐르는 전류(구동전류)가 급격히 증대한다. 따라서, 발광소자(40)는 전기 발광 소자 혹은 LED소자로서 발광하고, 발광소자(40)의 광은 대향전극(op)에 반사되어 투명한 화소전극(41) 및 투명기판(10)을 투과하여 출사된다. 이와 같은 발광을 하기 위한 구동전류는, 대향전극(op), 유기 반도체막(43), 화소전극(41), 제 2 TFT(30), 및 공통 급전선(com)으로 구성되는 전류경로를 흐르기 때문에, 제 2 TFT(30)가 오프(off) 상태가 되면 흐르지 않게 된다. 단, 제 2 TFT(30)의 게이트 전극은 제 1 TFT(20)가 오프 상태로 되어도, 보유 용량(cap)에 의해서 화상신호에 상당하는 전위로 유지되므로, 제 2 TFT(30)는 온 상태 그대로이다. 그 때문에, 발광소자(40)에는 구동전류가 계속 흐르고, 이 화소는 점등상태 그대로이다. 이 상태는, 새로운 화상 데이터가 보유 용량(cap)에 기입되고, 제 2 TFT(30)가 오프 상태가 될 때까지 유지된다.

(뱅크층의 구조)

이와 같이 구성한 액티브 매트릭스형 표시장치(1)에 있어서, 본 예에서는, 데이터선(sig)에는 큰 용량이 기생하는 것을 방지하기 위해서, 도 1, 도 2, 및 도 3A, 도 3B, 도 3C에 나타내는 바와 같이, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하고, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하고 있다. 즉, 데이터선(sig)과 대향전극(op) 사이에 제 2 층간 절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있다. 예를 들면, 유기 반도체막(41), 하층측 절연막(61), 및 상층측 절연막(62)의 막 두께는, 각각 0.05μm 내지 0.2μm, 0.2μm 내지 1.0μm, 및 1μm 내지 2μm이다.

이와 같은 2층 구조이면, 상층측 절연막(62)은, 두꺼운 막을 형성하는 것이 용이한 레지스트나 폴리이미드막으로 구성되어 있기 때문에, 하층측 절연막(61)만을 무기재료로 구성하면 된다. 따라서, 뱅크층(bank) 전체를 무기재료로 구성하는 경우와 달리, 긴 시간을 들여 무기재료로 이루어지는 막을 PECVD법 등으로 성막할 필요가 없다. 그 때문에, 액티브 매트릭스형 표시장치(1)의 생산성을 높일 수 있다.

또한, 이러한 2층 구조이면, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 유기재료로 이루어지는 상층측 절연막(62)과는 접하고 있지 않다. 그 때문에, 유기 반도체막(41)은, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 열화하는 일이 없으므로, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는다.

또한, 도 1로부터 알 수 있는 바와 같이, 투명기판(10)의 주변영역(표시부(11)의 바깥쪽 영역)에도 뱅크층(bank)이 형성되어 있으므로, 데이터측 구동회로(3) 및 주사측 구동회로(4)도 뱅크층(bank)에 의해서 덮여져 있다. 대향전극(op)은 적어도 표시부(11)에 형성될 필요가 있으며, 구동 회로영역에 형성될 필요가 없다. 그러나, 대향전극(op)은, 통상, 마스크 스퍼터법으로 형성되므로, 더불어 정밀도가 나쁘고, 대향전극(op)과 구동회로가 겹치는 경우가 있다. 그런데 본 예에서는, 이들 구동회로의 형성영역에 대하여 대향전극(op)이 겹치는 상태에 있어도, 구동회로의 배선층과 대향전극(op)과의 사이에 뱅크층(bank)이 개재하고 있다. 그 때문에, 구동회로(3, 4)에 용량이 기생하는 것을 방지할 수 있어, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

나아가, 본 예에서는, 화소전극(41)의 형성영역 중, 도통 제어회로(50)의 중계전극(35)과 겹치는 영역에도 뱅크층(bank)이 형성되어 있다. 이 때문에, 중계전극(35)과 겹치는 영역에는 유기 반도체막(43)이 형성되지 않는다. 즉, 화소전극(41)의 형성영역 중, 평탄한 부분에만 유기 반도체막(43)이 형성되므로, 유기 반도체막(43)은 일정한 막 두께로 형성되어, 표시의 고르지 못함을 발생시키지 않는다. 또한, 유기 반도체막(43)에 막 두께가 얇은 부분이 있으면, 거기에 박막 발광소자(40)의 구동전류가 집중하여, 박막 발광소자(40)의 신뢰성이 저하되지만, 그와 같은 문제를 방지할 수 있다. 나아가, 중계전극(35)과 겹치는 영역에 뱅크층(bank)이 없으면, 이 부분에서도 대향전극(op)과의 사이에 구동전류가 흘러서 유기 반도체막(43)이 발광한다. 그러나, 이 광은 중계전극(35)과 대향전극(op) 사이에 끼어서 밖으로 출사되지 않아, 표시에 기여하지 않는다. 이러한 표시에 기여하지 않는 부분으로 흐르는 구동전류는, 표시라는 면에서 보아 무효전류라고 할 수 있다. 그런데 본 예에서는, 종래라면 이와 같은 무효전류가 흐를 부분에 뱅크층(bank)을 형성하여, 구동전류가 흐르는 것을 방지하므로, 공통 급전선(com)에 쓸 데 없는 전류가 흐르는 것을 방지할 수 있다. 그 때문에, 공통 급전선(com)의 폭은 그 만큼 좁아도 된다. 그 결과로서, 발광면적을 늘릴 수 있어, 휘도, 콘트라스트비 등의 표시성능을 향상시킬 수 있다.

또, 뱅크층(bank)을 흑색의 레지스트에 의해서 형성하면, 뱅크층(bank)은 블랙 매트릭스로서 기능하고, 콘트라스트비 등의 표시 품위가 향상한다. 즉, 본 예에 관련되는 액티브 매트릭스형 표시장치(1)에서는, 대향전극(op)이 투명기판(10)의 표면측에 있어서 화소(7)의 전면에 형성되기 때문에, 대향전극(op)에서의 반사광이 콘트라스트비를 저하시킨다. 그런데 기생용량을 방지하는 기능을 담당하는 뱅크층(bank)을 흑색의 레지스트로 구성하면, 뱅크층(bank)은 블랙 매트릭스로서도 기능하여, 대향전극(op)에서의 반사광을 차단하므로, 콘트라스트비가 향상된다.

(액티브 매트릭스형 표시장치의 제조방법)

이와 같이 형성한 뱅크층(bank)은, 유기 반도체막(43)의 형성영역을 둘러싸도록 구성되어 있으므로, 액티브 매트릭스형 표시장치의 제조공정에서는, 잉크젯 헤드에서 토출한 액상의 재료(토출액)로부터 유기 반도체막(43)을 형성할 때에 토출액을 막아, 토출액이 측방으로 유출되는 것을 방지한다. 또, 이하에 설명하는 액티브 매트릭스형 표시장치(1)의 제조방법에 있어서, 투명기판(10) 상에 제 1 TFT(20) 및 제 2 TFT(30)를 제조하기까지의 공정은, 액티브 매트릭스형 액정 표시장치의 액티브 매트릭스기판을 제조하는 공정과 거의 같기 때문에, 도 3A, 도 3B, 도 3C를 참조하여 그 개략만을 간단히 설명한다.

우선, 투명기판(10)에 대하여, 필요에 따라서, TEOS(테트라에톡시실란)나 산소가스 등을 원료가스로서 플라즈마 CVD법에 의해 두께가 약 2000 내지 5000 옹스트롬의 실리콘 산화막으로 이루어지는 기초 보호막(도시하지 않음.)을 형성한 뒤, 기초 보호막의 표면에 플라즈마 CVD법에 의해 두께가 약 300 내지 700 옹스트롬인 비결정 실리콘막으로 이루어지는 반도체막을 형성한다. 다음에 비결정 실리콘막으로 이루어지는 반도체막에 대하여, 레이저 어닐 또는 고상(相固) 성장법 등의 결정화 공정을 행하여, 반도체막을 폴리실리콘막으로 결정화한다.

다음에, 반도체막을 패터닝하여 섬 모양의 반도체막으로 하고, 그 표면에 대하여, TEOS(테트라에톡시실란)나 산소가스 등을 원료가스로서 플라즈마 CVD법에 의해 두께가 약 600 내지 1500 옹스트롬인 실리콘 산화막 또는 질화막으로 이루어지는 게이트 절연막(57)을 형성한다.

다음에, 알루미늄, 탄탈, 몰리브덴, 티타늄, 텅스텐 등의 금속막으로 이루어지는 도전막을 스퍼터법에 의해 형성한 뒤, 패터닝하여, 게이트 전극(21, 31), 및 게이트 전극(31)의 연장설치 부분(36)을 형성한다(게이트 전극 형성공정). 이 공정에서는 주사선(gate)도 형성한다.

이 상태에서, 고농도의 인 이온을 주입하여, 게이트 전극(21, 31)에 대하여 자기정합(自己整合)적으로 소스·드레인 영역을 형성한다. 또, 불순물이 도입되지 않은 부분이 채널영역이 된다.

다음에, 제 1 층간절연막(51)을 형성한 뒤, 각 콘택트 홀을 형성하고, 다음에, 데이터선(sig), 드레인 전극(22), 공통 급전선(com), 공통 급전선(com)의 연장설치 부분(39), 및 중계전극(35)을 형성한다. 그 결과, 제 1 TFT(20), 제 2 TFT(30), 및 보유 용량(cap)이 형성된다.

다음에, 제 2 층간 절연막(52)을 형성하고, 이 층간 절연막에는, 중계전극(35)에 상당하는 부분에 콘택트 홀을 형성한다. 다음에, 제 2 층간 절연막(52)의 표면 전체에 ITO 막을 형성한 뒤, 패터닝하고, 콘택트 홀을 통해 제 2 TFT(30)의 소스·드레인 영역에 전기적으로 접속되는 화소전극(41)을 화소(7)마다 형성한다.

다음에, 제 2 층간 절연막(52)의 표면측에 PECVD법 등으로 무기재료로 이루어지는 막(하층측 절연막(61)을 형성하기 위한 무기막)을 형성한 뒤, 주사선(gate) 및 데이터선(sig)을 따라 레지스트(상층측 절연막(62))를 형성한다. 이런 뒤에, 이 레지스트를 마스크로 하여서 무기재료로 이루어지는 막에 패터닝을 실시하여, 하층측 절연막(61)을 형성한다. 이렇게 하여 하층측 절연막(61)을 패터닝에 의해 형성할 때에도, 하층측 절연막(61)이 얇으므로, 오버에칭이 일어나지 않는다. 따라서, 화소전극(41)이 손상하는 일은 없다.

이와 같은 에칭공정을 행하면, 무기재료로 이루어지는 막은 주사선(gate) 및 데이터선(sig)을 따라서 남아, 하층측 절연막(61)이 형성된다. 이렇게 하여 하층측 절연막(61)과 상층측 절연막(62)으로 이루어지는 2층 구조의 뱅크층(bank)이 형성된다. 이 때에는, 데이터선(sig)을 따라서 남은 레지스트 부분은 공통 급전선(com)을 덮도록 넓은 폭으로 한다. 그 결과, 발광소자(40)의 유기 반도체막(43)을 형성해야 할 영역은 뱅크층(bank)으로 둘러싸인다.

다음에, 뱅크층(bank)에서 매트릭스형으로 구획된 영역 내에 잉크젯법을 이용하여 R, G, B에 대응하는 각 유기 반도체막(43)을 형성한다. 그것에는, 뱅크층(bank)의 안쪽 영역에 대하여 잉크젯 헤드로부터, 유기 반도체막(43)을 구성하기 위한 액상의 재료(전(前)구동체/토출액)를 토출하여, 그것을 뱅크층(bank)의 안쪽 영역에서 정착시켜 유기 반도체막(43)을 형성한다. 여기서, 뱅크층(bank)의 상층측 절연막(62)은, 레지스트나 폴리이미드막으로 구성되어 있기 때문에, 발수성이다. 이에 대하여, 유기 반도체막(43)의 전구동체는 친수성의 용매를 사용하고 있기 때문에, 유기 반도체막(43)의 도포 영역은 뱅크층(bank)에 의해서 확실하게 규정되어, 인접하는 화소(7)에 유출되는 일이 없다. 그 때문에, 유기 반도체막(43) 등을 소정영역 내에만 형성할 수 있다.

이 공정에 있어서, 잉크젯 헤드에서 토출한 전구동체는 표면장력의 영향으로 약 2μm 내지 약 4μm의 두께로 부풀어오르기 때문에, 뱅크층(bank)은 약 1μm 내지 약 3μm의 두께가 필요하다. 이 상태에서는, 잉크젯 헤드에서 토출한 전구동체는 상층측 절연막(62)에 접하는 상태에 있으나, 100℃ 내지 150℃의 열처리를 실시한 뒤는, 전구동체로부터 용매성분이 제거되므로, 뱅크층(bank)의 안쪽에 정착한 뒤의 유기 반도체막(43)의 두께는 약 0.05μm에서 약 0.2μm 이다. 그 때문에, 이 상태에서는 유기 반도체막(43)은 상층측 절연막(62)에는 접하지 않고 있다.

또, 미리 뱅크층(bank)으로 이루어지는 격리 벽이 1μm 이상의 높이이면, 뱅크층(bank)이 발수성이 아니라도, 뱅크층(bank)은 격리 벽으로서 충분히 기능한다. 이러한 두꺼운 뱅크층(bank)을 형성하면, 잉크젯법을 대신하여, 도포법으로 유기 반도체막(43)을 형성하는 경우라도 그 형성영역을 규정할 수 있다.

이런 뒤에는, 투명기판(10)의 거의 전면에 대향전극(op)을 형성한다.

이와 같은 제조방법에 의하면, 잉크젯법을 이용하여 소정의 영역에 R, G, B에 대응하는 각 유기 반도체막(43)을 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있다.

또, 도 1에 나타내는 데이터측 구동회로(3)나 주사측 구동회로(4)에도 TFT가 형성되나, 이들 TFT는 상기의 화소(7)에 TFT를 형성하는 공정의 전부 혹은 일부를 원용(援用)하여 행하여진다. 그 때문에, 구동회로를 구성하는 TFT도, 화소(7)의 TFT와 동일한 층간에 형성된다. 또한, 상기 제 1 TFT(20), 및 제 2 TFT(30)에 관해서는, 쌍방이 N형, 쌍방이 P형, 한쪽이 N형이고 다른 쪽이 P형인 어느 것이라도 좋으나, 이와 같은 어느 조합이더라도 주지의 방법으로 TFT를 형성할 수 있으므로, 그 설명을 생략한다.

[실시예 2]

도 4A, 도 4B, 도 4C는 각각, 본 예의 액티브 매트릭스형 표시장치에 있어서의 도 2의 A-A′선, B-B′선, 및 C-C′선에 상당하는 위치에서의 단면도이다. 또, 본 예와 실시예 1과는 기본적인 구성이 동일하므로, 공통되는 부분에는 동일한 부호를 도 4에 붙이고 그것들의 상세한 설명을 생략한다. 또한, 본 예의 액티브 매트릭스형 표시장치에 있어서의 뱅크층(bank)의 형성영역은, 실시예 1과 같기 때문에, 마찬가지로 도 1 및 도 2를 참조하여 설명한다.

본 예에서도, 데이터선(sig)에는 큰 용량이 기생하는 것을 방지하기 위해서, 도 1, 도 2, 도 4A, 도 4B, 도 4C에 나타내는 바와 같이, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있는 점에서는, 실시예 1과 같다.

본 예에서는, 도 4A, 도 4B, 도 4C로부터 알 수 있는 바와 같이, 유기재료로 이루어지는 상층측 절연막(61)에 관해서는, 무기재료로 이루어지는 하층측 절연막(61)보다 좁은 폭으로써 이 하층측 절연막(61)의 안쪽 영역에 적층되어 있다. 예를 들면, 상층측 절연막(61)과 화소전극(41)과의 겹친 부분의 폭은 1μm 내지 3μm이고, 하층측 절연막(61)과 상층측 절연막(62)과의 사이에는 한 쪽에 1μm 내지 5μm의 어긋남이 있다. 이 때문에, 뱅크층(bank)은, 폭이 다른 하층측 절연막(61)과 상층측 절연막(61)이 적층된 2단 구조로 되어 있다. 이와 같은 2단 구조이면, 상층측 절연막(62)은, 두꺼운 막을 형성하는 것이 용이한 레지스트나 폴리이미드막으로 구성되어 있으므로, 하층측 절연막(61)만을 무기재료로 구성하면 된다. 따라서, 두꺼운 뱅크층(bank) 전체를 무기재료로 구성하는 경우와 달리, 긴 시간을 들여 무기재료로 이루어지는 막을 PECVD법 등으로 성막할 필요가 없다. 그 때문에, 액티브 매트릭스형 표시장치(1)의 생산성을 높일 수 있다. 또한, 이러한 2단 구조이면, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 상층측 절연막(62)과는 접하지 않고 있다. 더구나, 상층측 절연막(62)은 하층측 절연막(61)보다 안쪽에 형성되어 있기 때문에, 그 만큼, 유기 반도체막(43)과 상층측 절연막(62)과는 접하기 어렵다. 그 때문에, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 유기 반도체막(41)이 열화하는 것을 확실히 방지할 수 있고, 박막 발광소자(40)에서는 발광효율의 저하나 신뢰성의 저하가 일어나지 않는다.

그 밖의 구성은 실시예 1과 같다. 여기서, 어느 화소(7)도 뱅크층(bank)으로 둘러싸여 있다. 이 때문에, 잉크젯법을 이용하여 소정의 영역에 R, G, B에 대응하는 각 유기 반도체막(43)을 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있는 등, 실시예 1과 같은 효과를 낸다.

이와 같은 구조의 뱅크층(bank)을 형성하는데 있어서는, 제 2 층간절연막(52)의 표면측에 PECV법 등으로 무기재료로 이루어지는 막(하층측 절연막(61)을 형성하기 위한 무기막)을 형성한 뒤, 그것을 주사선(gate) 및 데이터선(sig)을 따라서 남겨, 하층측 절연막(61)을 형성한 뒤, 이 패터닝에 사용한 레지스트를 제거하고, 그런 뒤에, 하층측 절연막(61)의 상층에 그것보다 폭이 좁은 레지스트나 폴리이미드를 상층측 절연막(62)으로서 형성하면 된다. 이렇게 하여, 하층측 절연막(61)을 패터닝에 의해 형성할 때라도, 하층측 절연막(61)이 얇으므로, 오버에칭이 일어나지 않는다. 따라서, 화소전극(41)이 손상하는 일은 없다.

[실시예 3]

본 예의 액티브 매트릭스형 표시장치(1)는, 뱅크층(bank)을 구성하는 재료가 실시예 2와 서로 다를 뿐으로, 그 구조는 실시예 2와 같다. 따라서, 공통되는 부분에 관해서는 동일한 부호를 붙여 도시하고, 그것들의 설명을 생략한다. 또한, 실시예 2와 같이, 도 1, 도 2, 및 도 4를 참조하여 설명한다.

본 예에서도, 데이터선(sig)에는 큰 용량이 기생하는 것을 방지하기 위해서, 도 1, 도 2, 도 4A, 도 4B, 도 4C에 나타내는 바와 같이, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 실리콘 산화막 등의 무기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있다. 이와 같은 2층 구조이면, 유기 반도체막(43)은 유기재료와 접하지 않고 있으므로, 유기재료의 영향을 받아 열화하는 경우가 없다. 그 때문에, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는다.

여기서, 상층측 절연막(61)에 관해서는 하층측 절연막(61)보다 좁은 폭을 가지고 이 하층측 절연막(61)의 안쪽 영역에 적층되어 있다. 이 때문에, 뱅크층(bank)은, 폭이 다른 하층측 절연막(61)과 상층측 절연막(61)이 적층된 2단 구조로 되어 있다.

이러한 2단 구조의 뱅크층(bank)을 형성하는데 있어서는, 하층측 절연막(61)및 상층측 절연막(62)을 구성해야 할 무기재료(실리콘 질화막 및 실리콘 산화막)을 순차적으로 형성한 뒤, 우선, 상층측 절연막(62)을 패터닝한다. 이 때에는, 하층측 절연막(61)이 에칭 스토퍼로서 기능하므로, 다소의 오버에칭이 있어도 화소전극(41)을 손상하는 일은 없다. 이러한 패터닝을 끝낸 뒤에는 하층측 절연막(61)을 패터닝 형성한다. 이 때에는, 하층측 절연막(61)의 1층 분을 에칭 할뿐이므로, 에칭제어가 용이하고, 화소전극(41)을 손상할 정도의 오버에칭이 일어나지 않는다.

그 밖의 구성은 실시예 1, 2와 같다. 따라서, 어느 화소(7)도 뱅크층(bank)으로 둘러싸여 있다. 이 때문에, 잉크젯법을 이용하여 소정의 영역에 R, G, B에 대응하는 각 유기 반도체막(43)을 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있는 등, 실시예 1과 같은 효과를 낸다.

[실시예 1, 2, 3의 변형예]

또, 상기 예에서는, 데이터선(sig) 및 주사선(gate)을 따라 뱅크층(bank)을 형성하였기 때문에, 뱅크층(bank)에서 각 화소(7)를 매트릭스형으로 구획한 구성이었으나, 데이터선(sig)을 따라서만 뱅크층(bank)을 형성하여도 된다. 이 경우에도, 뱅크층(bank)에서 줄무늬형으로 구획된 영역 내에 잉크젯법을 이용하여 R, G, B에 대응하는 각 유기 반도체막(43)을 줄무늬 모양으로 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있다.

또한, 상기 예에서는, 뱅크층(bank)이 구획한 영역의 모서리 부분은 어느 것도 각 모양으로 되어 있었으나, 이 부분을 둥글게 하면, 유기 반도체막(43)을 각이 없는 둥근 평면형상으로 형성할 수 있다. 이와 같은 형상의 유기 반도체막(43)이면, 각진 부분에 구동전류가 집중하는 일이 없으므로, 이 부분에서의 내압 부족 등의 불량 발생을 방지할 수 있다.

[실시예 4]

본 예의 액티브 매트릭스형 표시장치(1)는, 기본적인 구조가 실시예 1 내지 3과 같기 때문에, 마찬가지로 도 1을 참조하여 설명함과 동시에, 공통되는 부분에는 같은 부호를 붙여 도시하여, 그것들의 설명을 생략한다.

도 5는, 본 예의 액티브 매트릭스형 표시장치에 구성되어 있는 화소 1개를 추출하어 도시하는 평면도, 도 6A, 도 6B, 도 6C는 각각 도 5의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다.

본 예에서는, 이하에 설명하는 바와 같이, 하층측 절연막(61)과 상층측 절연막(62)을 부분적으로 포개어, 각각 다른 기능을 발휘시키고 있다. 즉, 본 예에서도, 도 1에 나타내는 바와 같이, 복수의 주사선(gate)과, 상기 주사선(gate)의 연장설치 방향에 대하여 교차하는 방향에 연장 설치된 복수의 데이터선(sig)과, 상기 데이터선(sig)에 병렬하는 복수의 공통 급전선(com)과, 데이터선(sig)과 주사선(gate)에 의하여 매트릭스형으로 형성된 복수의 화소(7)가 구성되어 있다.

본 예에 있어서는, 도 5 및 도 6에 나타내는 바와 같이, 하층측 절연막(61)(좌측으로 내려간 2개가 1조인 사선을 붙인 영역)은, 화소전극(41)의 형성영역 중 도통 제어회로(50)의 형성영역과 겹치는 영역, 데이터선(sig), 공통 급전선(com), 및 주사선(gate)을 덮도록 형성되어 있다. 이에 대하여, 상층측 절연막(62)(좌측으로 내려간 사선을 넓은 피치로 붙인 영역)은, 하층측 절연막(61)의 형성영역 중, 데이터선(sig)을 따른 부분에만 줄무늬 모양으로 형성되어 있다. 또한, 이 상층측 절연막(62)에서 줄무늬 모양으로 구획된 영역 내에 유기 반도체막(43)이 형성되어 있다.

이와 같이 구성한 경우도, 유기 반도체막(43)을 잉크젯법에 의해 형성할 때에는, 하층측 절연막(61)과 상층측 절연막(62)이 겹치는 부분을 토출액의 유출을 방지하는 뱅크층(bank)으로서 이용하면서, 유기 반도체막(43)을 줄무늬형으로 형성할 수 있다. 그래서, 본 예에서는, 하층측 절연막(61)과 상층측 절연막(62)이 겹치는 부분은, 막 두께가 1μm 이상이 되도록 구성하여 두었다.

이와 같이 구성한 경우도, 데이터선(sig)과 대향전극(op) 사이에 제 2 층간절연막(52)과 두꺼운 뱅크층(bank)(하층측 절연막(61)과 상층측 절연막(62))이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

또한, 줄무늬형으로 유기 반도체막(43)을 형성하였으나, 화소전극(41)의 형성영역 중 도통제어회로(50)의 형성영역과 겹치는 영역, 및 주사선(gate)은, 하층측 절연막(62)으로 덮여져 있으므로, 각 화소(7) 중, 화소전극(41)의 평탄부분에만 형성된 유기 반도체막(43)이 발광에 기여한다. 즉, 화소전극(41)의 평탄부분에만 박막 발광소자(40)가 형성되게 된다. 그 때문에, 유기 반도체막(43)은 일정한 막 두께로 형성되어, 표시의 고르지 못함이나 구동전류의 집중을 발생시키지 않는다. 또한, 표시에 기여하지 않는 부분에 구동전류가 흐르는 것을 하층측 절연막(61)으로 방지하므로, 공통 급전선(com)에 쓸 데 없는 전류가 흐르는 것을 방지할 수 있다는 효과도 있다.

여기서, 하층측 절연막(61)에 관해서는 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 구성하고, 상층측 절연막(62)에 관해서는 레지스트 혹은 폴리이미드막 등의 유기재료로 구성하여, 하층측 절연막(61)만을 무기재료로 구성하면 된다. 따라서, 두꺼운 뱅크층(bank) 전체를 무기재료로 구성하는 경우와 달리, 긴 시간을 들여 무기재료로 이루어지는 막을 PECVD법 등으로 막 형성할 필요가 없다. 그 때문에, 액티브 매트릭스형 표시장치(1)의 생산성을 높일 수 있다. 또한, 이러한 2층 구조이면, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 유기재료로 이루어지는 상층측 절연막(62)과는 접하지 않고 있다. 그 때문에, 유기 반도체막(41)은, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 열화하는 경우가 없으므로, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않은 등, 실시예 1과 같은 효과를 낸다.

이에 대하여, 하층측 절연막(61)에 관해서는 유기 반도체막(41)보다도 두껍 게 형성된 실리콘 질화막 등의 무기재료로 구성하고, 상층측 절연막(62)에 관해서는, 이 하층측 절연막(61) 상에 적층된 실리콘 산화막 등의 무기재료로 구성한 경우에는, 유기 반도체막(43)은 유기재료와 접하지 않고 있으므로, 유기재료의 영향을 받아 열화하는 경우가 없다. 그 때문에, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는다. 또한, 상층측 절연막(61)에 관해서는 좁은 폭으로 하층측 절연막(61)의 안쪽 영역에 적층하여 두었으므로, 상층측 절연막(62)을 패터닝할 때에는, 하층측 절연막(61)이 에칭 스토퍼로서 기능하는 등, 실시예 3과 같은 효과를 낸다.

[실시예 5]

도 7은, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 8은, 그것에 구성되어 있는 화소 1개를 뽑아 내어 나타내는 평면도, 도 9A, 도 9B, 도 9C는 각각, 도 8의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다. 또, 본 예의 기본적인 구성은, 실시예 1과 공통이므로, 공통되는 부분에 관해서는 동일한 부호를 붙여 도시하여, 그것들의 설명을 생략한다.

본 예에서도, 본 예의 액티브 매트릭스형 표시장치(1)에서도, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다. 즉, 데이터선(sig)과 대향전극(op)과의 사이에 제 2 층간절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소할 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있다. 예를 들면, 유기 반도체막(41), 하층측 절연막(61), 및 상층측 절연막(62)의 막 두께는, 각각 0.05μm 내지 0.2μm, 0.2μm 내지 1.0μm, 및 1μm 내지 2μm이다. 따라서, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 유기재료로 이루어지는 상층측 절연막(62)과는 접하지 않고 있다. 그 때문에, 유기 반도체막(41)은, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 열화하는 경우가 없으므로, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는 등, 실시예 1과 같은 효과를 낸다.

이와 같이 구성한 액티브 매트릭스형 표시장치(1)에 있어서, 유기 반도체막(41)은, 뱅크층(bank)으로 주위가 둘러싸여 있다. 이 때문에, 이 상태에서는, 각 화소(7)의 대향전극(op)이 뱅크층(bank)을 타고 넘어 인접하는 화소(7)의 대향전극(op)과 접속하게 된다. 그런데 본 예에서는, 뱅크층(bank)에는, 데이터선(sig)의 연장설치 방향에서 서로 이웃하는 화소(7) 사이에 상당하는 부분에 하층측 절연막(61) 및 상층측 절연막(62)의 쌍방이 중단된 중단부분(off)(제 1 중단 부분)이 형성되어 있다. 또한, 뱅크층(bank)에는, 주사선(gate)의 연장설치 방향에서 서로 이웃하는 화소(7) 사이에 상당하는 부분에도 하층측 절연막(61) 및 상층측 절연막(62)의 쌍방이 중단된 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 나아가, 뱅크층(bank)에는, 데이터선(sig) 및 주사선(gate)의 각 연장설치 방향의 단부 각각에 하층측 절연막(61) 및 상층측 절연막(62)의 쌍방이 중단된 중단 부분(off)(제 1 중단 부분)이 형성되어 있다.

이와 같은 중단 부분(off)에서는 두꺼운 뱅크층(bank)이 없으므로, 뱅크층(bank)에 기인하는 큰 단차가 없는 평탄부분이고, 이 부분에 형성되어 있는 대향전극(op)은 단선하는 일이 없다. 따라서, 각 화소(7)의 대향전극(7)은, 뱅크층(bank)에 기인하는 단차가 없는 평탄부분을 통해 확실히 접속하게 된다. 그 때문에, 화소(7)의 주위에 두꺼운 절연막(뱅크층(bank))을 형성하여 기생용량 등을 억제하여도, 이 두꺼운 절연막(뱅크층(bank))의 상층에 형성하는 대향전극(op)에 단선이 발생하지 않는다.

또한, 투명기판(10)의 주변영역(표시부(11)의 바깥쪽 영역)에 있어서, 데이터측 구동회로(3) 및 주사측 구동회로(4)는 어느 것이나, 뱅크층(bank)(형성영역에 사선을 붙여 두었다.)에 의해서 덮여져 있다. 이 때문에, 이들 구동회로의 형성영역에 대하여 대향전극(op)이 겹치는 상태에 있어도, 구동회로의 배선층과 대향전극(op)과의 사이에 뱅크층(bank)이 개재하게 된다. 그 때문에, 구동회로(3, 4)에 용량이 기생하는 것을 방지할 수 있기 때문에, 구동회로(3, 4)의 부하를 감소할 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

더구나, 주사측 구동회로(4) 및 데이터측 구동회로(3)의 상층측에 형성된 뱅크층(bank)은, 주사측 구동회로(4)의 형성영역과 데이터측 구동회로(3)의 형성영역 사이에 상당하는 위치에 하층측 절연막(61) 및 상층측 절연막(62)의 쌍방이 중단된 중단 부분(off)(제 2 중단 부분)이 형성되어 있다. 이 때문에, 표시부(11)측의 대향전극(op)과 기판외주측의 대향전극(op)은, 뱅크층(bank)의 중단 부분(off)을 통해 접속되고, 이 중단 부분(off)도 뱅크층(bank)에 기인하는 단차가 없는 평탄부분이다. 따라서, 이 중단 부분(off)에 형성되어 있는 대향전극(op)은 단선하는 일이 없으므로, 표시부(11)측의 대향전극(op)과 기판 외주측의 대향전극(op)은, 뱅크층(bank)의 중단 부분(off)을 통해 확실히 접속되고, 기판 외주측의 대향전극(op)에 배선 접속되어 있는 단자(12)와 표시부(11)의 대향전극(op)은 확실히 접속되어 있다.

나아가, 본 예에서는, 화소전극(41)의 형성영역 중, 도통 제어회로(50)의 중계전극(35)과 겹치는 영역에도 뱅크층(bank)이 형성되어 있기 때문에, 쓸 데 없는 무효전류가 흐르는 것을 방지할 수 있다. 그 때문에, 공통 급전선(com)의 폭은 그 만큼, 좁아도 된다.

이와 같은 구성의 액티브 매트릭스형 표시장치(1)를 제조할 때에도, 실시예 1과 같이 제 2 층간절연막(52)의 표면측에, 주사선(gate) 및 데이터선(sig)을 따라 뱅크층(bank)을 형성한다. 이 때, 뱅크층(bank)의 소정 부분에는 중단 부분(off)을 형성한다. 또한, 데이터선(sig)을 따라 형성하는 뱅크층(bank)은 공통 급전선(com)을 덮도록 폭이 넓게 한다. 그 결과, 박막 발광소자(40)의 유기 반도체막(43)을 형성해야 할 영역은 뱅크층(bank)에 둘러싸인다.

다음에, 뱅크층(bank)에서 매트릭스형으로 구획된 영역 내에 잉크젯법을 이용하여 R, G, B에 대응하는 각 유기 반도체막(43)을 형성한다. 그것에는, 뱅크층(bank)의 안쪽 영역에 대하여 잉크젯 헤드로부터, 유기 반도체막(43)을 구성하기 위한 액상의 재료(전구동체)를 토출하여, 그것을 뱅크층(bank)의 안쪽 영역에서 정착시켜 유기 반도체막(43)을 형성한다. 여기서, 뱅크층(bank)의 상층측 절연막(62)은, 레지스트나 폴리이미드막으로 구성되어 있기 때문에, 발수성이다. 이에 대하여, 유기 반도체막(43)의 전구동체는 친수성의 용매를 사용하고 있기 때문에, 유기 반도체막(43)의 도포 영역은 뱅크층(bank)에 의해서 확실히 규정되어, 인접하는 화소(7)로 유출되는 일이 없다. 또한, 유기 반도체막(43)의 형성영역을 구획하는 뱅크층(bank)에 중단 부분(off)이 있었다고 해도, 이러한 중단 부분(off)은 좁으므로, 유기 반도체막(43)의 도포 영역은 뱅크층(bank)에 의해서 확실히 규정되어, 인접하는 화소(7)로 유출되는 일이 없다. 그 때문에, 유기 반도체막(43) 등을 소정 영역 내에만 형성할 수 있다.

또, 잉크젯 헤드에서 토출한 전구동체는 표면장력의 영향으로 약 2μm 내지 약 4μm의 두께로 부풀어오르기 때문에, 뱅크층(bank)은 약 1μm 내지 약 3μm의 두께가 필요하다. 이 상태에서는, 잉크젯 헤드에서 토출한 전구동체는 상층측 절연막(62)에 접하는 상태에 있으나, 100℃ 내지 150℃의 열처리를 실시한 뒤는, 전구동체로부터 용매 성분이 제거되므로, 뱅크층(bank)의 안쪽에 정착한 뒤의 유기 반도체막(43)의 두께는 약 0.05μm에서 약 0.2μm이다. 그 때문에, 이 상태에서는 유기 반도체막(43)은 상층측 절연막(62)에는 접하지 않고 있다.

또, 미리 뱅크층(bank)으로 이루어지는 격리 벽이 1μm 이상의 높이이면, 뱅크층(bank)이 발수성이 아니더라도, 뱅크층(bank)은 격리 벽으로서 충분히 기능한다. 따라서, 이러한 두꺼운 뱅크층(bank)을 형성하면, 잉크젯법에 대신하여, 도포법으로 유기 반도체막(43)을 형성하는 경우라도 그 형성영역을 규정할 수 있다.

[실시예 5의 변형예 1]

도 10은, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 11은, 그것에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도, 도 12A, 도 12B, 도 12C는 각각 도 11의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다. 또, 본 예와 실시예1과는 기본적인 구성이 동일하므로, 공통되는 부분에는 동일한 부호를 각 도면에 붙여 그것들의 상세한 설명을 생략한다.

도 10, 도 11, 및 도 12A, 도 12B, 도 12C에 나타내는 바와 같이, 본 예의 액티브 매트릭스형 표시장치(1)에서도, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다. 즉, 데이터선(sig)과 대향전극(op)과의 사이에 제 2 층간절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있다. 따라서, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 유기재료로 이루어지는 상층측 절연막(62)과는 접하지 않고 있다. 그 때문에, 유기 반도체막(41)은, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 열화하는 경우가 없으므로, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는 등, 실시예 1과 같은 효과를 낸다.

또한, 본 예에서는, 데이터선(sig) 및 주사선(gate)을 따라 뱅크층(bank)을 형성하였기 때문에, 어느 화소(7)도 뱅크층(bank)으로 둘러싸여 있다. 이 때문에, 잉크젯법을 이용하여 소정의 영역에 R, G, B에 대응하는 각 유기 반도체막(43)을 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있다.

더구나, 뱅크층(bank)에는, 주사선(gate)의 연장설치 방향으로 서로 이웃하는 화소(7) 사이에 상당하는 부분에 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 또한, 뱅크층(bank)에는, 데이터선(sig) 및 주사선(gate)의 각 연장설치 방향의 단부 각각에도 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 나아가, 주사측 구동회로(4) 및 데이터측 구동회로(3)의 상층측에 형성된 뱅크층(bank)은, 주사측 구동회로(4)의 형성영역과 데이터측 구동회로(3)의 형성영역과의 사이에 상당하는 위치에 중단 부분(off)(제 2 중단 부분)이 형성되어 있다. 따라서, 대향전극(op)은, 뱅크층(bank)에 기인하는 단차 없는 평탄부분(중단 부분(off))을 통해 확실히 접속하여, 단선하는 일이 없다.

[실시예 5의 변형예 2]

도 13은, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 14는, 그것에 구성되어 있는 화소 1개를 추출하여 도시하는 평면도, 도 15A, 도 15B, 도 15C는 각각 도 14의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다. 또, 본 예와 실시예 1과는 기본적인 구성이 동일하므로, 공통되는 부분에는 동일한 부호를 각 도면에 붙여서 그것들의 상세한 설명을 생략한다.

도 13, 도 14, 및 도 15A, 도 15B, 도 15C에 나타내는 바와 같이, 본 예의 액티브 매트릭스형 표시장치(1)에서도, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하고 있다. 즉, 데이터선(sig)과 대향전극(op) 사이에 제 2 층간 절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산 화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어지는 상층측 절연막(62)으로 구성되어 있다. 따라서, 유기 반도체막(41)은 무기재료로 이루어지는 하층측 절연막(61)과는 접하고 있으나, 유기재료로 이루어지는 상층측 절연막(62)과는 접하지 않고 있다. 그 때문에, 유기 반도체막(41)은, 유기재료로 구성되어 있는 상층측 절연막(62)의 영향을 받아 열화하는 경우가 없으므로, 박막 발광소자(40)에서는, 발광효율의 저하나 신뢰성의 저하가 일어나지 않는 등, 실시예 1과 같은 효과를 낸다.

더구나, 뱅크층(bank)에는, 데이터선(sig)의 연장설치 방향으로 서로 이웃하는 화소(7) 사이에 상당하는 부분에 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 또한, 뱅크층(bank)에는, 데이터선(sig) 및 주사선(gate)의 각 연장설치 방향의 단부 각각에도 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 나아가, 주사측 구동회로(4) 및 데이터측 구동회로(3)의 상층측에 형성된 뱅크층(bank)은, 주사측 구동회로(4)의 형성영역과 데이터측 구동회로(3)의 형성영역 사이에 상당하는 위치에 중단 부분(off)(제 2 중단 부분)이 형성되어 있다. 따라서, 대향전극(op)은, 뱅크층(bank)에 기인하는 단차가 없는 평탄부분(중단 부분(off))을 통해 확실히 접속하여, 단선하는 일이 없다.

[실시예 5의 변형예 3]

도 16은, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 17은, 그것에 구성되어 있는 화소 1개를 뽑아 내어 나타내는 평면도, 도 18A, 도 18B, 도 18C는 각각 도 17의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다. 또, 본 예와 실시예 1, 5와는 기본적인 구성이 동일하므로, 공통되는 부분에는 동일한 부호를 각 도면에 붙여 그것들의 상세한 설명을 생략한다.

도 16, 도 17, 및 도 18A, 도 18B, 도 18C에 나타내는 바와 같이, 본 예의 액티브 매트릭스형 표시장치(1)에서도, 데이터선(sig) 및 주사선(gate)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다. 즉, 데이터선(sig)과 대향전극(op)과의 사이에 제 2 층간 절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

여기서, 뱅크층(bank)은, 유기 반도체막(41)보다도 두껍게 형성된 실리콘 산화막 혹은 실리콘 질화막 등의 무기재료로 이루어지는 하층측 절연막(61)과, 이 하층측 절연막(61) 상에 적층된 레지스트 혹은 폴리이미드막 등의 유기재료로 이루어 지는 상층측 절연막(62)으로 구성되어 있다.

더구나, 뱅크층(bank)에는, 데이터선(sig)의 연장설치 방향으로 서로 이웃하는 화소(7)의 사이에 상당하는 부분에 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 또한, 뱅크층(bank)에는, 데이터선(sig) 및 주사선(gate)의 각 연장설치 방향의 단부 각각에도 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 나아가, 주사측 구동회로(4) 및 데이터측 구동회로(3)의 상층측에 형성된 뱅크층(bank)은, 주사측 구동회로(4)의 형성영역과 데이터측 구동회로(3)의 형성영역 사이에 상당하는 위치에 중단 부분(off)(제 2 중단 부분)이 형성되어 있다.

단, 본 예에 있어서, 중단 부분(off)에서는, 뱅크층(bank)을 형성하는데 사용한 하층측 절연막(61)(2개가 1조인 사선을 붙인 영역) 및 상층측 절연막(62)(좌측으로 내려간 1개의 사선을 붙인 영역) 중, 상층측 절연막(62)만이 도중에서 끊겨 있고, 중단 부분(off)이더라도 하층측 절연막(61)은 형성되어 있다.

이와 같이 구성한 경우도, 중단 부분(off)에는 얇은 하층측 절연막(61)이 있을 뿐이고, 두꺼운 상층측 절연막(62)이 없으므로, 대향전극(op)은 중단 부분(off)을 통해 확실히 접속하여, 단선하는 일이 없다.

또, 상기 예에서는, 제 1 중단 부분 및 제 2 중단 부분의 쌍방에 있어서 하층측 절연막(61)이 형성되어 있는 구성이었으나, 본 발명은 이것에 한정되는 것이 아니라, 제 1 중단 부분 및 제 2 중단 부분의 어느 것인가 한쪽에만 하층측 절연막(61)이 형성되어 있는 구성이더라도 된다. 또한, 본 예와 같이 중단 부분에 하층측 절연막(61)이 형성되어 있는 구성은, 그 밖의 실시예에서 설명한 패턴의 뱅크층(bank)에 적용하여도 된다.

[실시예 6]

도 19는, 액티브 매트릭스형 표시장치의 전체 레이아웃을 모식적으로 나타내는 블록도이다. 도 20은, 그것에 구성되어 있는 화소 1개를 뽑아 내어 나타내는 평면도, 도 21A, 도 21B, 도 21C는 각각 도 20의 A-A′단면도, B-B′단면도, 및 C-C′단면도이다. 또, 본 예와 실시예 1과는 기본적인 구성이 동일하므로, 공통되는 부분에는 동일한 부호를 각 도면에 붙여 그것들의 상세한 설명을 생략한다.

도 19, 도 20, 및 도 21A, 도 21B, 도 21C에 나타내는 바와 같이, 본 예의 액티브 매트릭스형 표시장치(1)에서는, 데이터선(sig)을 따라, 유기 반도체막(41)보다도 두꺼운 절연막(뱅크층(bank)/좌측으로 내려간 1개의 사선, 또는 2개가 1조인 사선을 넓은 피치로 붙인 영역)을 설치하여, 이 뱅크층(bank)의 상층측에 대향전극(op)을 형성하였다. 즉, 데이터선(sig)과 대향전극(op)과의 사이에 제 2 층간 절연막(52)과 두꺼운 뱅크층(bank)이 개재하고 있으므로, 데이터선(sig)에 기생하는 용량이 극히 작다. 그 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

또한, 본 예에서는, 데이터선(sig)을 따라 뱅크층(bank)을 형성하였기 때문에, 뱅크층(bank)에서 줄무늬형으로 구획된 영역 내에 잉크젯법을 이용하여 R, G, B에 대응하는 각 유기 반도체막(43)을 줄무늬 모양으로 형성할 수 있으므로, 풀 컬러의 액티브 매트릭스형 표시장치(1)를 높은 생산성으로 제조할 수 있다.

더구나, 뱅크층(bank)에는, 데이터선(sig)의 연장설치 방향의 단부에, 하층측 절연막(61) 및 상층측 절연막(62)의 쌍방이 중단된 중단 부분(off)(제 1 중단 부분)이 형성되어 있다. 따라서, 각 화소(7)의 대향전극(op)은, 주사선(gate)의 연장설치 방향에서는 인접하는 화소(7)의 대향전극(op)에 대하여 두꺼운 뱅크층(bank)을 타고 넘어 접속되어 있다. 그래도, 데이터선(sig)의 연장설치 방향을 더듬어 가면, 각 화소(7)의 대향전극(op)은, 데이터선(sig)의 단부에서 중단 부분(off)(뱅크층(bank)에 기인하는 단차가 없는 평탄부분)를 통해, 주사선(gate)의 연장설치 방향에서 인접하는 화소(7)의 열(列)과 접속되어 있다. 그 때문에, 각 화소(7)의 대향전극(op)은, 뱅크층(bank)에 기인하는 단차가 없는 평탄부분을 통해 다른 화소(7)의 대향전극(op)에 접속되어 있다고 하나, 어느 화소(7)의 대향전극(op)도 단선상태로 되는 일은 없다.

또한, 투명기판(10)의 주변영역(표시부(11)의 바깥쪽 영역)에 있어서, 데이터측 구동회로(3) 및 주사측 구동회로(4)는 어느 것이나, 뱅크층(bank)에 의해서 덮여져 있다. 이 때문에, 이들 구동회로의 형성영역에 대하여 대향전극(op)이 겹치는 상태에 있어도, 구동회로의 배선층과 대향전극(op)과의 사이에 뱅크층(bank)이 개재하게 된다. 그 때문에, 구동회로(3, 4)에 용량이 기생하는 것을 방지할 수 있기 때문에, 구동회로(3, 4)의 부하를 감소시킬 수 있고, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다.

나아가, 주사측 구동회로(4) 및 데이터측 구동회로(3)의 상층측에 형성된 뱅크층(bank)은, 주사측 구동회로(4)의 형성영역과 데이터측 구동회로(3)의 형성영역 사이에 상당하는 위치에 중단 부분(off)(제 2 중단 부분)이 형성되어 있다. 따라서, 대향전극(op)은, 뱅크층(bank)에 기인하는 단차가 없는 평탄부분(중단 부분(off))을 통해 확실히 접속하여, 단선하는 일이 없다.

[그 밖의 실시예]

또, 실시예 5의 변형예 3에서 설명한 바와 같이, 뱅크층(bank)의 중단 부분(off)에서는 상층측 절연막(62)만이 중단되어 있다고 하는 구성은, 실시예 6에 적용하여도 된다.

또한, 실시예 5, 6에서 설명한 바와 같이, 뱅크층(bank)에 대하여 중단 부분(off)을 형성함으로써 대향전극(op)의 단선을 막는 발명은, 실시예 3에서 설명한 무기재료로 이루어지는 뱅크층(bank)을 사용한 경우에 적용할 수도 있다.

이상 설명한 바와 같이, 본 발명에 관련되는 액티브 매트릭스형 표시장치에서는, 유기 반도체막의 형성영역을 둘러싸도록 절연막을 형성하는데, 이 절연막을 유기 반도체막보다도 두꺼운 무기재료로 이루어지는 하층측 절연막과, 그 위에 적층된 유기재료로 이루어지는 상층측 절연막으로 구성한다. 따라서, 본 발명에 의하면, 데이터선과 대향전극과의 사이에 두꺼운 절연막을 개재시켰으므로, 데이터선에 용량이 기생하는 것을 방지할 수 있다. 이 때문에, 데이터측 구동회로의 부하를 감소시킬 수 있으므로, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다. 또한, 본 발명에서는, 박막 발광소자의 유기 반도체막과 접하는 하층측 절연막만을 무기재료로 구성하여, 그 상층측에는, 두꺼운 막을 용이하게 형성할 수 있는 레지스트 등의 유기재료로 구성한 상층측 절연막을 적층하고 있으므로, 생산성이 높다. 더구나, 상층측 절연막은 유기 반도체막과 접하고 있지 않고, 유기 반도체막과 접하는 것은 무기재료로 구성한 하층측 절연막이므로, 유기 반도체막은 상 층측 절연막의 영향을 받아 열화하는 일이 없다. 그 때문에, 박막 발광소자는 발광효율의 저하나 신뢰성의 저하 등을 일으키지 않는다.

여기서, 상층측 절연막을 하층측 절연막보다 좁은 폭을 가지고 이 하층측 절연막의 안쪽 영역에 적층한 경우에는, 유기재료로 구성된 상층측 절연막은, 유기 반도체막에 의해 접하기 어렵게 되므로, 유기 반도체막의 열화를 보다 확실히 방지할 수 있다.

본 발명의 별도의 예에서는, 유기 반도체막의 형성영역을 둘러싸도록 절연막을 형성하는데, 무기재료로 이루어지는 하층측 절연막과, 이 하층측 절연막보다 좁은 폭을 가지고 이 하층측 절연막의 안쪽 영역에 적층된 무기재료로 이루어지는 상층측 절연막으로 구성한다. 따라서, 본 발명에서도, 데이터선과 대향전극과의 사이에 두꺼운 절연막을 개재시켰으므로, 데이터선에 용량이 기생하는 것을 방지할 수 있다. 이 때문에, 데이터측 구동회로의 부하를 감소시킬 수 있으므로, 저소비 전력화 혹은 표시동작의 고속화를 도모할 수 있다. 또한, 하층측 절연막 및 상층측 절연막을 구성해야 할 무기재료로 이루어지는 막을 형성한 뒤, 상층측 절연막을 패터닝할 때에는, 하층측 절연막이 에칭 스토퍼로서 기능하므로, 다소의 오버에칭이 있어도 화소전극을 손상하는 일은 없다. 이러한 패터닝을 끝낸 뒤에 하층측 절연막을 패터닝 형성할 때에는, 하층측 절연막의 1층 분을 에칭할 뿐이므로, 에칭제어가 용이하고, 화소전극을 손상할 정도의 오버에칭이 일어나지 않는다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
복수의 화소 전극을 구비한 액티브 매트릭스 기판으로서,

상기 복수의 화소 전극 각각의 주위에는 절연막이 설치되어 있고,

상기 절연막은 무기 재료로 이루어지는 제 1 절연막과 상기 제 1 절연막 상에 형성된 유기 재료로 이루어지는 제 2 절연막을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판.
복수의 주사선과,

복수의 데이터선과,

상기 복수의 주사선과 상기 복수의 데이터선의 교차부에 대응하여 복수의 화소 전극을 구비하고,

상기 복수의 화소 전극 각각에 대응하여, 상기 복수의 주사선 중 대응하는 주사선에 게이트 전극이 접속된 트랜지스터를 포함하는 도통 제어 회로를 구비하며,

상기 복수의 화소 전극 주위에는 절연막이 설치되어 있고,

상기 절연막은 무기 재료로 이루어지는 제 1 절연막과 상기 제 1 절연막 상에 형성된 유기 재료로 이루어지는 제 2 절연막을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판.
제 20 항 또는 제 21 항에 있어서,

상기 복수의 화소 전극 각각의 일부와 상기 제 1 절연막은 중복되는 것을 특징으로 하는 액티브 매트릭스 기판.
제 20 항 또는 제 21 항에 있어서,

상기 복수의 화소 전극 각각의 상기 도통 제어 회로의 형성 영역과 중복되는 영역은 상기 절연막으로 덮여 있는 것을 특징으로 하는 액티브 매트릭스 기판.
제 20 항 또는 제 21 항에 있어서,

상기 절연막의 상기 제 1 절연막과 상기 제 2 절연막이 중복되는 부분의 막 두께가 1μm 이상인 것을 특징으로 하는 액티브 매트릭스 기판.
제 20 항 또는 제 21 항에 있어서,

상기 제 1 절연막의 폭은 상기 제 2 절연막의 폭보다 큰 것을 특징으로 하는 액티브 매트릭스 기판.
제 20 항 또는 제 21 항에 기재된 액티브 매트릭스 기판과,

상기 복수의 화소 전극 각각과, 상기 복수의 화소 전극에 대향하는 대향 전극 사이에 유기 반도체막을 구비하고,

상기 유기 반도체막은 상기 절연막에 의해 구획되어 있는 것을 특징으로 하는 표시 장치.
복수의 화소를 구비한 표시 장치로서,

상기 복수의 화소 각각에 대응하여, 제 1 전극과 제 2 전극 사이에 설치된 유기 반도체막을 구비하고,

상기 유기 반도체막은 절연막에 의해 구획되며,

상기 절연막은 무기 재료로 이루어지는 제 1 절연막과 상기 제 1 절연막 상에 형성된 유기 재료로 이루어지는 제 2 절연막을 포함하는 것을 특징으로 하는 표시 장치.
복수의 주사선과,

복수의 데이터선과,

상기 복수의 주사선과 상기 복수의 데이터선에 의해 매트릭스형으로 형성된 복수의 화소를 포함하고,

상기 복수의 화소 각각은,

상기 복수의 주사선 중 대응하는 주사선에 게이트 전극이 접속된 트랜지스터를 포함하는 도통 제어 회로와,

화소 전극과,

상기 화소 전극에 대향하는 대향 전극과의 사이에 설치된 유기 반도체막을 구비하고,

상기 유기 반도체막은 절연막에 의해 구획되며,

상기 절연막은 무기 재료로 이루어지는 제 1 절연막과 상기 제 1 절연막 상에 형성된 유기 재료로 이루어지는 제 2 절연막을 포함하는 것을 특징으로 하는 표시 장치.
삭제
제 27 항 또는 제 28 항에 있어서,

상기 절연막은 상기 유기 반도체막보다도 두껍게 형성되어 있는 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 제 1 절연막의 폭은 상기 제 2 절연막의 폭보다 큰 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 유기 반도체막은 잉크젯법에 의해 형성되는 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 절연막은 상기 유기 반도체막을 액상(液狀) 재료를 사용하여 형성할 때에 상기 액상 재료가 밀려 나오는 것을 방지하는 뱅크층인 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 절연막은 막 두께가 1μm 이상인 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 화소 전극의 상기 도통 제어 회로의 형성 영역과 중복되는 영역은 상기 절연막으로 덮여 있는 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 절연막으로 구획되어 있는 영역은 모서리 부분이 둥근 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 제 1 절연막은 상기 복수의 데이터선, 상기 복수의 주사선을 덮도록 형성되어 있는 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 유기 반도체막은 상기 복수의 화소 전극과 상기 대향 전극 사이에 구동 전류가 흐름으로써 발광하는 것을 특징으로 하는 표시 장치.
제 27 항 또는 제 28 항에 있어서,

상기 제 1 절연막은 상기 유기 반도체막보다도 두꺼운 것을 특징으로 하는 표시 장치.