JP3641342B2 - 半導体装置及び有機ｅｌディスプレイ装置 - Google Patents
半導体装置及び有機ｅｌディスプレイ装置 Download PDFInfo
- Publication number
- JP3641342B2 JP3641342B2 JP05324397A JP5324397A JP3641342B2 JP 3641342 B2 JP3641342 B2 JP 3641342B2 JP 05324397 A JP05324397 A JP 05324397A JP 5324397 A JP5324397 A JP 5324397A JP 3641342 B2 JP3641342 B2 JP 3641342B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- titanium nitride
- organic
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 84
- 239000010409 thin film Substances 0.000 claims description 80
- 239000010408 film Substances 0.000 claims description 78
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 73
- 229910052782 aluminium Inorganic materials 0.000 claims description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 35
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 34
- 239000010937 tungsten Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 29
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 27
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- 239000011733 molybdenum Substances 0.000 claims description 27
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000005401 electroluminescence Methods 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010828 elution Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は有機エレクトロルミネセンス（ＥＬ）ディスプレイ装置に使用される薄膜トランジスタ回路の如き半導体装置に係り、特に有機ＥＬディスプレイ装置の微細化、高解像度化等の性能向上をはかる半導体装置に関する。
【０００２】
【従来の技術】
近年において、有機ＥＬ素子を用いたディスプレイ装置が開発されている。有機ＥＬ素子を多数使用した有機ＥＬディスプレイをアクティブマトリックス回路により駆動する場合、各有機ＥＬのピクセル（画素）には、このピクセルに対して供給する電流を制御するための薄膜トランジスタが一組ずつ接続される。
【０００３】
従来のアクティブマトリックス型の有機ＥＬディスプレイ装置の回路図の一例を図６に示す（特開平８−２３４６８３号公報）。この有機ＥＬディスプレイ装置は、Ｘ方向信号線３０１−１、３０１−２・・・、Ｙ方向信号線３０２−１、３０２−２・・・、電源（Ｖｄｄ）線３０３−１、３０３−２・・・、スイッチ用薄膜トランジスタ３０４−１、３０４−２・・・、電流制御用薄膜トランジスタ３０５−１、３０５−２・・・、有機ＥＬ素子３０６−１、３０６−２・・・、コンデンサ３０７−１、３０７−２・・・、Ｘ方向周辺駆動回路３０８、Ｙ方向周辺駆動回路３０９等により構成される。
【０００４】
Ｘ方向信号線３０１、Ｙ方向信号線３０２により画素が特定され、その画素においてスイッチ用薄膜トランジスタ３０４がオンにされる。これにより電流制御用薄膜トランジスタ３０５がオンにされ、電源線３０３より供給される電流により有機ＥＬ素子３０６に電流が流れ、これが発光される。
【０００５】
例えばＸ方向信号線３０１−１に画像データに応じた信号が出力され、Ｙ方向信号線３０２−１にＹ方向走査信号が出力されると、これにより特定された画素のスイッチ用薄膜トランジスタ３０４−１がオンになり、画像データに応じた信号により電流制御用薄膜トランジスタ３０５−１が導通されて有機ＥＬ素子３０６−１にこの画像データに応じた電流が流れ、発光される。
【０００６】
図６から明らかなように、アクティブマトリックス回路を構成する場合、Ｘ方向周辺駆動回路３０８からの配線及びＹ方向周辺駆動回路３０９からの配線、電源（Ｖｄｄ）からの配線が必ず交差するため、これらの配線が短絡しないように配線は層間絶縁膜を介した２層以上の積層構造とする必要がある。
【０００７】
この際、下層の配線の下面は、薄膜トランジスタのシリコン活性層あるいはゲート電極シリコン層と接続される。また下層配線の上面は上層の電極配線あるいはＥＬ画素の透明電極と接続される。
【０００８】
従って下層配線の材料には配線として低抵抗であること以外に、シリコンのアルミニウム配線中への拡散を防ぐためのバリアメタルとしての機能、層間絶縁膜のコンタクトホール開口エッチング時におけるダメージ即ちウエットエッチング時においてはフッ化アンモニウムにエッチングされない対薬品性、ドライエッチング時においては層間絶縁膜との十分な選択比（エッチング速度の比）が必要であること等の条件に耐えるとともに、かつその後の上層配線と電気的に接続が可能な安定性が求められる。
【０００９】
また層間膜成膜時に係る熱ストレスに対してもヒロックの発生、つまり材料が結晶化して突出部分が形成されないことが要求される。そして他の材料と反応を起こし易いＩＴＯ（酸化インジューム・スズ）等の透明電極とも安定に電気的接続ができる必要もある。
【００１０】
従来の有機ＥＬディスプレイ用の薄膜トランジスタ回路では、これらの機能を有する材料として、５０ａｔｍ％以下の窒素を含有させた窒化チタンを使用していた。
【００１１】
【発明が解決しようとする課題】
このような有機ＥＬディスプレイにおいて、下層配線の材料に窒化チタンを使用した場合、抵抗が少し大きく、比抵抗で９０μΩ・ｃｍ、シート抵抗で５Ω／口以上であり、下層配線として使用した場合、抵抗値を下げるため、膜厚を例えば２５００Å以上に厚くする必要がある。
【００１２】
一方窒化チタンは、加工が非常に難しく、ドライエッチングで膜厚の厚い窒化チタンを加工した場合、処理時間が長くなって窒化チタン以外の部分に対するダメージが大きい上に、段差側壁に窒化チタン膜が残ってショートが発生し易くなって電気不良を多発した。
【００１３】
またウエットエッチングで加工した場合にはエッチングダメージや段差側壁部の膜残りの問題はなくなるが、現在使用されている仕様以上の微細化・高解像度化は不可能であった。
【００１４】
このように、窒化チタンでは、現在使用されている仕様以上の有機ＥＬディスプレイの微細化、高解像度化をはかることは不可能であった。
従って、本発明の目的は、有機ＥＬディスプレイの一層の微細化、高解像度化をはかることが可能であるのみならず、高信頼性を可能にした配線材料を用いた半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
このような本発明の目的は、下記の如き構成により達成することができる。
（１）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなるバリアメタルを有することを特徴とする半導体装置。
【００１６】
（２）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなる下層配線を有することを特徴とする半導体装置。
【００１７】
（３）有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したタングステンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
【００１８】
（４）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したタングステンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタンを積層したタングステンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
【００１９】
（５）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなるバリアメタルを有することを特徴とする半導体装置。
【００２０】
（６）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなる下層配線を有することを特徴とする半導体装置。
【００２１】
（７）有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したモリブデンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
【００２２】
（８）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したモリブデンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したモリブデンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
【００２３】
このように薄膜トランジスタの活性層と上層アルミニウム配線との間に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、耐熱、耐薬品性の安定した特性の、しかも窒化チタン単層に比較して比抵抗を大幅に減少したものとすることができるので配線を微細化することができる。
【００２４】
また有機ＥＬ素子の透明電極との接続に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こし易く、酸化作用により接触不良を起こし易い透明電極との接続を安定して行うことができる。
【００２５】
さらに配線交差部の下層に、窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、上部のアルミニウム配線との短絡や断線の生じることがない。
【００２６】
【発明の実施の形態】
本発明の第１の実施の形態を図１に基づき説明する。第１の実施の形態では、薄膜トランジスタのバリアメタル部分、配線部分あるいは有機ＥＬ部分の透明電極との配線部分にタングステンと窒化チタンを積層した材料を使用した例を示し、図６における電流制御用薄膜トランジスタ３０５と、有機ＥＬ素子３０６に対する部分を示す。
【００２７】
図１（Ａ）に示す如く、まず基板１０１上に通常の固相成長法により多結晶シリコン薄膜を形成し、この多結晶シリコン薄膜を島状に加工してシリコン活性層１０２を得る。この基板１０１としては、例えば石英基板を使用することができる。
【００２８】
次に、このシリコン活性層１０２の上にＳｉＯ2 よりなるゲート酸化膜１０３、Ｐをドープしたポリシリコンよりなるゲート電極１０４を形成する。その後シリコン活性層１０２に不純物を選択的にドープしてソース領域１０５、チャネル形成領域１０６及びドレイン領域１０７が形成される。
【００２９】
それから図１（Ｂ）に示す如く、ゲート絶縁膜１０３にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてタングステンを１００〜２０００Å例えば１０００Åの厚さで基板全面にスパッタリングにより成膜形成し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を５０ａｔｍ％以下含有する、例えば４０ａｔｍ％含有する窒化チタンを膜厚５０〜１０００Å、例えば３００Åの厚さで、基板全面に成膜した。
【００３０】
その後、このタングステンと窒化チタンの積層膜を例えばドライエッチング処理して、ソース領域１０５とドレイン領域１０７とゲート領域１０６、基板１０１上で、バリアメタル１０８あるいは下層配線１０９として、所望の形状にエッチングした。そしてこの上に層間絶縁膜１１０として、例えばＰＳＧ（リンシリケートガラス）膜を例えば４０００Åの厚さで全面に成膜した。
【００３１】
そしてこの層間絶縁膜１１０をエッチング処理して、先の下層配線１０９上の部分、バリアメタル１０８上の部分等の層間絶縁膜１１０を除去し、上層配線用のアルミニウムを５０００Åスパッタリングにより成膜する。そしてこのアルミニウム膜をエッチング処理して、必要な上層配線１１１が形成される。
【００３２】
それから図１（Ｃ）に示す如く、第２の層間絶縁膜１１２として、例えばＮＳＧ（ノンシリケートガラス）を厚さ３０００Åの厚さで全面にＣＶＤ（ケミカルベーパーディポシット）により成膜する。そして必要に応じて先の下層配線上、上層配線アルミニウム上及びＥＬ画素形成領域の、この第２の層間絶縁膜１１２をエッチング処理により除去し、電気配線を可能にする。
【００３３】
その後に、図１（Ｄ）に示す如く、透明電極１１３用の電極材料、例えばＩＴＯを全面に成膜し、ＥＬ画素領域に、該電流制御用薄膜トランジスタのドレイン電極からの下層配線１０９と接続されるようにウエットエッチングして透明電極１１３を形成する。そして有機ＥＬ層１１４と有機ＥＬ素子の上部共通電極１１５を、画素領域全面にメタルマスクが設けられた状態で真空蒸着法により形成する。この上部共通電極１１５は、例えば銀を含むマグネシウム膜により構成される。
【００３４】
その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ＥＬディスプレイ装置が構成される。
このようにして、バリアメタル、下層配線等を、窒化チタンに比較して、抵抗値の小さなタングステンを含む材料で積層構成して、しかも有機ＥＬ素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機ＥＬ装置の微細化、高解像度化をはかることができる。
【００３５】
本発明の第２の実施の形態を図２にもとづき説明する。第２の実施の形態ではソース領域１０５、ゲート領域１０６、ドレイン領域１０７、ゲート酸化膜１０３、ゲート電極１０４により構成される薄膜トランジスタのソース電極、ドレイン電極に、前記第１の実施の形態と同様にタングステンと窒化チタンの積層膜によりバリアメタル１０８あるいは下層配線１０９−１を形成する。そして上層アルミニウム配線となるアルミニウム配線１１１−０、１１１−１、１１１−２を形成し、ＮＳＧで構成される第２層間絶縁膜１１２をその上に形成する。なお１１０はＰＳＧで構成される第１層間絶縁膜である。
【００３６】
このようにして抵抗値の小さいタングステンと窒化チタンの積層膜により下層配線を、バリアメタルと同時に形成することができるので下層配線をアルミニウムで作る必要がなく、特別に下層配線をアルミニウムで構成する場合に比較して製造コストを抑制することができる。
【００３７】
本発明の第３の実施の形態を図３にもとづき説明する。第３の実施の形態ではソース領域１２１、ゲート領域１２２、ドレイン領域１２３、ゲート酸化膜１２４、ゲート電極１２５を具備する第１薄膜トランジスタのドレイン出力信号を、ソース領域又はドレイン領域１３１、ゲート酸化膜１３２、ゲート電極１３３を具備する第２薄膜トランジスタのゲート電極に伝達するとき、前記第１の実施の形態と同様にタングステンと窒化チタンの積層膜により形成された下層配線１０９−１によりこの伝達用の配線を構成したものである。
【００３８】
図３は、図６に示すスイッチ用薄膜トランジスタ３０４と電流制御用薄膜トランジスタ３０５の接続状態を示すものである。
このように薄膜トランジスタ間の配線回路を、抵抗値の小さいタングステンと窒化チタンの積層膜により、バリアメタルと同時に形成することができるので、このような薄膜トランジスタ間の配線回路をアルミニウム配線により構成する場合に比較して製造コストを低下することができる。
【００３９】
本発明の第４の実施の形態を図４にもとづき説明する。第４の実施の形態では、前記の如きそのバリアメタルをタングステンと窒化チタンの積層膜により形成された薄膜トランジスタ（図示省略）を有する半導体装置において、下層配線１４１を、このタングステンと窒化チタンの積層膜により構成するものである。図４において、１０１は基板、１１０はＰＳＧにより構成される第１層間絶縁膜、１１２はＮＳＧで構成される第２層間絶縁膜、１４２、１４３、１４４はそれぞれ上層アルミニウム配線である。
【００４０】
このように上層配線部分と交差する下層配線を、バリアメタルと同時にタングステンと窒化チタンの積層膜により構成することができるので、この交差する下層部分を特別にアルミニウムで構成する場合に比較して製造コストを安くすることができる。
【００４１】
本発明の第５の実施の形態を図５にもとづき説明する。第５の実施の形態では、前記第１の実施の形態におけるタングステンと窒化チタンの積層膜の代わりに、モリブデンと窒化チタンの積層膜を使用したものであり、この構成を除き同一のため簡単に説明する。
【００４２】
図５（Ａ）に示す如く、基板１０１上に多結晶シリコン薄膜を形成し、島状に加工してシリコン活性層１０２を得る。この上にゲート酸化膜１０３、ゲート電極１０４を形成し、シリコン活性層１０２に不純物を選択的にドープしてソース領域１０５、チャネル形成領域１０６及びドレイン領域１０７を形成する。
【００４３】
次に図５（Ｂ）に示す如く、ゲート酸化膜１０３にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてモリブデンを１００〜２０００Å例えば１０００Åの厚さで基板全面にスパッタリングにより成膜し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を５０ａｔｍ％以下含有する、例えば４０ａｔｍ％含有する窒化チタンを膜厚５０〜１０００Å、例えば３００Åの厚さで、基板全面に成膜した。
【００４４】
その後、モリブデンと窒化チタンの積層膜を例えばドライエッチング処理して、ソース領域１０５とドレイン領域１０７とゲート領域１０６、基板１０１上で、バリアメタル１０８′あるいは下層配線１０９′として所望の形状にエッチングし、この上に層間絶縁膜１１０としてＰＳＧ膜を例えば４０００Åの厚さで全面に成膜した。
【００４５】
そしてこの層間絶縁膜１１０をエッチング処理し、先の下層配線１０９′上の部分、バリアメタル１０８′上の部分等の層間絶縁膜１１０を除去し、上部配線用のアルミニウムを５０００Åスパッタリングで成膜する。そしてこのアルミニウム膜をエッチング処理して、必要な上層配線１１１を形成する。
【００４６】
それから、図５（Ｃ）に示す如く、第２の層間絶縁膜１１２として、ＮＳＧを厚さ３０００Åで全面にＣＶＤにより成膜し、必要に応じて先の下層配線上、上層配線アルミニウム上及びＥＬ画素形成領域の、この第２の層間絶縁膜１１２をエッチング処理により除去し、電気配線を可能にする。
【００４７】
その後に図５（Ｄ）に示す如く、透明電極１１３用のＩＴＯを全面に成膜し、ＥＬ画素領域にウエットエッチングして透明電極１１３を形成する。そして有機ＥＬ層１１４と有機ＥＬ素子の上部共通電極１１５を、画素領域全面にメタルマスクが設けられた状態で真空蒸着法により形成する。この上部共通電極１１５は、例えば銀を含むマグネシウム膜により構成される。
【００４８】
その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ＥＬディスプレイ装置が構成される。
このようにして、バリアメタル、下層配線等を、窒化チタンに比較して抵抗値の小さなモリブデンを含む材料で構成して、しかも有機ＥＬ素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機ＥＬ装置の微細化、高解像度化をはかることができる。
【００４９】
本発明の第６の実施の形態を図２にもとづき説明する。第６の実施の形態では、前記第２の実施の形態におけるバリアメタル１０８、下層配線１０９−１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜によりバリアメタル１０８′、下層配線１０９−１′を構成したものである。これにより前記第２の実施の形態と同様の作用効果が得られる。
【００５０】
本発明の第７の実施の形態を図３にもとづき説明する。第７の実施の形態では、前記第３の実施の形態における下層配線１０９−１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜により下層配線１０９−１′を構成したものである。これにより前記第３の実施の形態と同様の作用効果が得れる。
【００５１】
本発明の第８の実施の形態を図４にもとづき説明する。第８の実施の形態では、前記第４の実施の形態における下層配線１４１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜により下層配線１４１′を構成したものである。これにより前記第４の実施の形態と同様の作用効果が得られる。
【００５２】
本発明においては、窒化チタンの比抵抗が９０μΩ・ｃｍであるのに対し、タングステン、モリブデンの比抵抗が１０〜３０μΩ・ｃｍ（モリブデンの方がやや低い）と窒化チタンより抵抗値がはるかに小さなものを使用してバリアメタルや配線部分を構成したので、その電気抵抗を大幅に小さくすることができ、有機ＥＬ装置の微細化、高解像度をはかることができる。
【００５３】
また上に窒化チタンを形成したので、下のタングステンやモリブデンの表面が酸化して接続不良の生ずることを抑制し、信頼性の高いものを提供することができる。
【００５４】
【発明の効果】
本発明によれば下記の効果を奏する。
（１）請求項１に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅に減少しかつ加工性も向上したものを提供することができる。
【００５５】
（２）請求項２に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層した膜を設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。
【００５６】
また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。
【００５７】
（３）請求項３に記載された本発明によれば、有機ＥＬ素子の透明電極との接続に窒化チタンとタングステンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ＥＬの動作電流によるメタルの溶出も発生しない。
【００５８】
（４）請求項４に記載された本発明によれば、配線交差部の下層に、窒化チタンとタングステンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ＥＬディスプレイ装置を提供できる。
【００５９】
（５）請求項５に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅に減少しかつ加工性も向上したものを提供することができる。
【００６０】
（６）請求項６に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層した膜を設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。
【００６１】
また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。
【００６２】
（７）請求項７に記載された本発明によれば、有機ＥＬ素子の透明電極との接続に窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ＥＬの動作電流によるメタルの溶出も発生しない。
【００６３】
（８）請求項８に記載された本発明によれば、配線交差部の下層に、窒化チタンとモリブデンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ＥＬディスプレイ装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態説明図である。
【図２】本発明の第２の実施の形態及び第６の実施の形態説明図である。
【図３】本発明の第３の実施の形態及び第７の実施の形態説明図である。
【図４】本発明の第４の実施の形態及び第８の実施の形態説明図である。
【図５】本発明の第５の実施の形態説明図である。
【図６】有機ＥＬディスプレイ装置の説明図である。
【符号の説明】
１０１ 基板
１０２ シリコン活性層
１０３ ゲート酸化膜
１０４ ゲート電極
１０５ ソース領域
１０７ ドレイン領域
１０８ バリアメタル
１０９ 下層配線
１１０ 層間絶縁膜
１１１ 上層配線
１１２ 層間絶縁膜
１１３ 透明電極
１１４ 有機ＥＬ層
１１５ 上部共通電極
【発明の属する技術分野】
本発明は有機エレクトロルミネセンス（ＥＬ）ディスプレイ装置に使用される薄膜トランジスタ回路の如き半導体装置に係り、特に有機ＥＬディスプレイ装置の微細化、高解像度化等の性能向上をはかる半導体装置に関する。
【０００２】
【従来の技術】
近年において、有機ＥＬ素子を用いたディスプレイ装置が開発されている。有機ＥＬ素子を多数使用した有機ＥＬディスプレイをアクティブマトリックス回路により駆動する場合、各有機ＥＬのピクセル（画素）には、このピクセルに対して供給する電流を制御するための薄膜トランジスタが一組ずつ接続される。
【０００３】
従来のアクティブマトリックス型の有機ＥＬディスプレイ装置の回路図の一例を図６に示す（特開平８−２３４６８３号公報）。この有機ＥＬディスプレイ装置は、Ｘ方向信号線３０１−１、３０１−２・・・、Ｙ方向信号線３０２−１、３０２−２・・・、電源（Ｖｄｄ）線３０３−１、３０３−２・・・、スイッチ用薄膜トランジスタ３０４−１、３０４−２・・・、電流制御用薄膜トランジスタ３０５−１、３０５−２・・・、有機ＥＬ素子３０６−１、３０６−２・・・、コンデンサ３０７−１、３０７−２・・・、Ｘ方向周辺駆動回路３０８、Ｙ方向周辺駆動回路３０９等により構成される。
【０００４】
Ｘ方向信号線３０１、Ｙ方向信号線３０２により画素が特定され、その画素においてスイッチ用薄膜トランジスタ３０４がオンにされる。これにより電流制御用薄膜トランジスタ３０５がオンにされ、電源線３０３より供給される電流により有機ＥＬ素子３０６に電流が流れ、これが発光される。
【０００５】
例えばＸ方向信号線３０１−１に画像データに応じた信号が出力され、Ｙ方向信号線３０２−１にＹ方向走査信号が出力されると、これにより特定された画素のスイッチ用薄膜トランジスタ３０４−１がオンになり、画像データに応じた信号により電流制御用薄膜トランジスタ３０５−１が導通されて有機ＥＬ素子３０６−１にこの画像データに応じた電流が流れ、発光される。
【０００６】
図６から明らかなように、アクティブマトリックス回路を構成する場合、Ｘ方向周辺駆動回路３０８からの配線及びＹ方向周辺駆動回路３０９からの配線、電源（Ｖｄｄ）からの配線が必ず交差するため、これらの配線が短絡しないように配線は層間絶縁膜を介した２層以上の積層構造とする必要がある。
【０００７】
この際、下層の配線の下面は、薄膜トランジスタのシリコン活性層あるいはゲート電極シリコン層と接続される。また下層配線の上面は上層の電極配線あるいはＥＬ画素の透明電極と接続される。
【０００８】
従って下層配線の材料には配線として低抵抗であること以外に、シリコンのアルミニウム配線中への拡散を防ぐためのバリアメタルとしての機能、層間絶縁膜のコンタクトホール開口エッチング時におけるダメージ即ちウエットエッチング時においてはフッ化アンモニウムにエッチングされない対薬品性、ドライエッチング時においては層間絶縁膜との十分な選択比（エッチング速度の比）が必要であること等の条件に耐えるとともに、かつその後の上層配線と電気的に接続が可能な安定性が求められる。
【０００９】
また層間膜成膜時に係る熱ストレスに対してもヒロックの発生、つまり材料が結晶化して突出部分が形成されないことが要求される。そして他の材料と反応を起こし易いＩＴＯ（酸化インジューム・スズ）等の透明電極とも安定に電気的接続ができる必要もある。
【００１０】
従来の有機ＥＬディスプレイ用の薄膜トランジスタ回路では、これらの機能を有する材料として、５０ａｔｍ％以下の窒素を含有させた窒化チタンを使用していた。
【００１１】
【発明が解決しようとする課題】
このような有機ＥＬディスプレイにおいて、下層配線の材料に窒化チタンを使用した場合、抵抗が少し大きく、比抵抗で９０μΩ・ｃｍ、シート抵抗で５Ω／口以上であり、下層配線として使用した場合、抵抗値を下げるため、膜厚を例えば２５００Å以上に厚くする必要がある。
【００１２】
一方窒化チタンは、加工が非常に難しく、ドライエッチングで膜厚の厚い窒化チタンを加工した場合、処理時間が長くなって窒化チタン以外の部分に対するダメージが大きい上に、段差側壁に窒化チタン膜が残ってショートが発生し易くなって電気不良を多発した。
【００１３】
またウエットエッチングで加工した場合にはエッチングダメージや段差側壁部の膜残りの問題はなくなるが、現在使用されている仕様以上の微細化・高解像度化は不可能であった。
【００１４】
このように、窒化チタンでは、現在使用されている仕様以上の有機ＥＬディスプレイの微細化、高解像度化をはかることは不可能であった。
従って、本発明の目的は、有機ＥＬディスプレイの一層の微細化、高解像度化をはかることが可能であるのみならず、高信頼性を可能にした配線材料を用いた半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
このような本発明の目的は、下記の如き構成により達成することができる。
（１）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなるバリアメタルを有することを特徴とする半導体装置。
【００１６】
（２）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなる下層配線を有することを特徴とする半導体装置。
【００１７】
（３）有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したタングステンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
【００１８】
（４）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したタングステンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタンを積層したタングステンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
【００１９】
（５）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなるバリアメタルを有することを特徴とする半導体装置。
【００２０】
（６）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなる下層配線を有することを特徴とする半導体装置。
【００２１】
（７）有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したモリブデンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
【００２２】
（８）ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したモリブデンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したモリブデンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
【００２３】
このように薄膜トランジスタの活性層と上層アルミニウム配線との間に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、耐熱、耐薬品性の安定した特性の、しかも窒化チタン単層に比較して比抵抗を大幅に減少したものとすることができるので配線を微細化することができる。
【００２４】
また有機ＥＬ素子の透明電極との接続に窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こし易く、酸化作用により接触不良を起こし易い透明電極との接続を安定して行うことができる。
【００２５】
さらに配線交差部の下層に、窒化チタンとタングステンを積層した膜、あるいは窒化チタンとモリブデンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、上部のアルミニウム配線との短絡や断線の生じることがない。
【００２６】
【発明の実施の形態】
本発明の第１の実施の形態を図１に基づき説明する。第１の実施の形態では、薄膜トランジスタのバリアメタル部分、配線部分あるいは有機ＥＬ部分の透明電極との配線部分にタングステンと窒化チタンを積層した材料を使用した例を示し、図６における電流制御用薄膜トランジスタ３０５と、有機ＥＬ素子３０６に対する部分を示す。
【００２７】
図１（Ａ）に示す如く、まず基板１０１上に通常の固相成長法により多結晶シリコン薄膜を形成し、この多結晶シリコン薄膜を島状に加工してシリコン活性層１０２を得る。この基板１０１としては、例えば石英基板を使用することができる。
【００２８】
次に、このシリコン活性層１０２の上にＳｉＯ2 よりなるゲート酸化膜１０３、Ｐをドープしたポリシリコンよりなるゲート電極１０４を形成する。その後シリコン活性層１０２に不純物を選択的にドープしてソース領域１０５、チャネル形成領域１０６及びドレイン領域１０７が形成される。
【００２９】
それから図１（Ｂ）に示す如く、ゲート絶縁膜１０３にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてタングステンを１００〜２０００Å例えば１０００Åの厚さで基板全面にスパッタリングにより成膜形成し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を５０ａｔｍ％以下含有する、例えば４０ａｔｍ％含有する窒化チタンを膜厚５０〜１０００Å、例えば３００Åの厚さで、基板全面に成膜した。
【００３０】
その後、このタングステンと窒化チタンの積層膜を例えばドライエッチング処理して、ソース領域１０５とドレイン領域１０７とゲート領域１０６、基板１０１上で、バリアメタル１０８あるいは下層配線１０９として、所望の形状にエッチングした。そしてこの上に層間絶縁膜１１０として、例えばＰＳＧ（リンシリケートガラス）膜を例えば４０００Åの厚さで全面に成膜した。
【００３１】
そしてこの層間絶縁膜１１０をエッチング処理して、先の下層配線１０９上の部分、バリアメタル１０８上の部分等の層間絶縁膜１１０を除去し、上層配線用のアルミニウムを５０００Åスパッタリングにより成膜する。そしてこのアルミニウム膜をエッチング処理して、必要な上層配線１１１が形成される。
【００３２】
それから図１（Ｃ）に示す如く、第２の層間絶縁膜１１２として、例えばＮＳＧ（ノンシリケートガラス）を厚さ３０００Åの厚さで全面にＣＶＤ（ケミカルベーパーディポシット）により成膜する。そして必要に応じて先の下層配線上、上層配線アルミニウム上及びＥＬ画素形成領域の、この第２の層間絶縁膜１１２をエッチング処理により除去し、電気配線を可能にする。
【００３３】
その後に、図１（Ｄ）に示す如く、透明電極１１３用の電極材料、例えばＩＴＯを全面に成膜し、ＥＬ画素領域に、該電流制御用薄膜トランジスタのドレイン電極からの下層配線１０９と接続されるようにウエットエッチングして透明電極１１３を形成する。そして有機ＥＬ層１１４と有機ＥＬ素子の上部共通電極１１５を、画素領域全面にメタルマスクが設けられた状態で真空蒸着法により形成する。この上部共通電極１１５は、例えば銀を含むマグネシウム膜により構成される。
【００３４】
その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ＥＬディスプレイ装置が構成される。
このようにして、バリアメタル、下層配線等を、窒化チタンに比較して、抵抗値の小さなタングステンを含む材料で積層構成して、しかも有機ＥＬ素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機ＥＬ装置の微細化、高解像度化をはかることができる。
【００３５】
本発明の第２の実施の形態を図２にもとづき説明する。第２の実施の形態ではソース領域１０５、ゲート領域１０６、ドレイン領域１０７、ゲート酸化膜１０３、ゲート電極１０４により構成される薄膜トランジスタのソース電極、ドレイン電極に、前記第１の実施の形態と同様にタングステンと窒化チタンの積層膜によりバリアメタル１０８あるいは下層配線１０９−１を形成する。そして上層アルミニウム配線となるアルミニウム配線１１１−０、１１１−１、１１１−２を形成し、ＮＳＧで構成される第２層間絶縁膜１１２をその上に形成する。なお１１０はＰＳＧで構成される第１層間絶縁膜である。
【００３６】
このようにして抵抗値の小さいタングステンと窒化チタンの積層膜により下層配線を、バリアメタルと同時に形成することができるので下層配線をアルミニウムで作る必要がなく、特別に下層配線をアルミニウムで構成する場合に比較して製造コストを抑制することができる。
【００３７】
本発明の第３の実施の形態を図３にもとづき説明する。第３の実施の形態ではソース領域１２１、ゲート領域１２２、ドレイン領域１２３、ゲート酸化膜１２４、ゲート電極１２５を具備する第１薄膜トランジスタのドレイン出力信号を、ソース領域又はドレイン領域１３１、ゲート酸化膜１３２、ゲート電極１３３を具備する第２薄膜トランジスタのゲート電極に伝達するとき、前記第１の実施の形態と同様にタングステンと窒化チタンの積層膜により形成された下層配線１０９−１によりこの伝達用の配線を構成したものである。
【００３８】
図３は、図６に示すスイッチ用薄膜トランジスタ３０４と電流制御用薄膜トランジスタ３０５の接続状態を示すものである。
このように薄膜トランジスタ間の配線回路を、抵抗値の小さいタングステンと窒化チタンの積層膜により、バリアメタルと同時に形成することができるので、このような薄膜トランジスタ間の配線回路をアルミニウム配線により構成する場合に比較して製造コストを低下することができる。
【００３９】
本発明の第４の実施の形態を図４にもとづき説明する。第４の実施の形態では、前記の如きそのバリアメタルをタングステンと窒化チタンの積層膜により形成された薄膜トランジスタ（図示省略）を有する半導体装置において、下層配線１４１を、このタングステンと窒化チタンの積層膜により構成するものである。図４において、１０１は基板、１１０はＰＳＧにより構成される第１層間絶縁膜、１１２はＮＳＧで構成される第２層間絶縁膜、１４２、１４３、１４４はそれぞれ上層アルミニウム配線である。
【００４０】
このように上層配線部分と交差する下層配線を、バリアメタルと同時にタングステンと窒化チタンの積層膜により構成することができるので、この交差する下層部分を特別にアルミニウムで構成する場合に比較して製造コストを安くすることができる。
【００４１】
本発明の第５の実施の形態を図５にもとづき説明する。第５の実施の形態では、前記第１の実施の形態におけるタングステンと窒化チタンの積層膜の代わりに、モリブデンと窒化チタンの積層膜を使用したものであり、この構成を除き同一のため簡単に説明する。
【００４２】
図５（Ａ）に示す如く、基板１０１上に多結晶シリコン薄膜を形成し、島状に加工してシリコン活性層１０２を得る。この上にゲート酸化膜１０３、ゲート電極１０４を形成し、シリコン活性層１０２に不純物を選択的にドープしてソース領域１０５、チャネル形成領域１０６及びドレイン領域１０７を形成する。
【００４３】
次に図５（Ｂ）に示す如く、ゲート酸化膜１０３にエッチング処理を施し、ソース領域、ドレイン領域、ゲート領域に開口を設ける。そしてモリブデンを１００〜２０００Å例えば１０００Åの厚さで基板全面にスパッタリングにより成膜し、それに連続して窒化チタンをスパッタリングにより成膜する。この場合、窒素を５０ａｔｍ％以下含有する、例えば４０ａｔｍ％含有する窒化チタンを膜厚５０〜１０００Å、例えば３００Åの厚さで、基板全面に成膜した。
【００４４】
その後、モリブデンと窒化チタンの積層膜を例えばドライエッチング処理して、ソース領域１０５とドレイン領域１０７とゲート領域１０６、基板１０１上で、バリアメタル１０８′あるいは下層配線１０９′として所望の形状にエッチングし、この上に層間絶縁膜１１０としてＰＳＧ膜を例えば４０００Åの厚さで全面に成膜した。
【００４５】
そしてこの層間絶縁膜１１０をエッチング処理し、先の下層配線１０９′上の部分、バリアメタル１０８′上の部分等の層間絶縁膜１１０を除去し、上部配線用のアルミニウムを５０００Åスパッタリングで成膜する。そしてこのアルミニウム膜をエッチング処理して、必要な上層配線１１１を形成する。
【００４６】
それから、図５（Ｃ）に示す如く、第２の層間絶縁膜１１２として、ＮＳＧを厚さ３０００Åで全面にＣＶＤにより成膜し、必要に応じて先の下層配線上、上層配線アルミニウム上及びＥＬ画素形成領域の、この第２の層間絶縁膜１１２をエッチング処理により除去し、電気配線を可能にする。
【００４７】
その後に図５（Ｄ）に示す如く、透明電極１１３用のＩＴＯを全面に成膜し、ＥＬ画素領域にウエットエッチングして透明電極１１３を形成する。そして有機ＥＬ層１１４と有機ＥＬ素子の上部共通電極１１５を、画素領域全面にメタルマスクが設けられた状態で真空蒸着法により形成する。この上部共通電極１１５は、例えば銀を含むマグネシウム膜により構成される。
【００４８】
その後必要に応じ、信頼性向上のための例えばアルミニウムの保護膜の形成を行い、有機ＥＬディスプレイ装置が構成される。
このようにして、バリアメタル、下層配線等を、窒化チタンに比較して抵抗値の小さなモリブデンを含む材料で構成して、しかも有機ＥＬ素子と共用してもバリアメタルとしてクロムを使用した場合のようなバリアメタルの溶出が生じないような材料で構成することができるので、有機ＥＬ装置の微細化、高解像度化をはかることができる。
【００４９】
本発明の第６の実施の形態を図２にもとづき説明する。第６の実施の形態では、前記第２の実施の形態におけるバリアメタル１０８、下層配線１０９−１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜によりバリアメタル１０８′、下層配線１０９−１′を構成したものである。これにより前記第２の実施の形態と同様の作用効果が得られる。
【００５０】
本発明の第７の実施の形態を図３にもとづき説明する。第７の実施の形態では、前記第３の実施の形態における下層配線１０９−１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜により下層配線１０９−１′を構成したものである。これにより前記第３の実施の形態と同様の作用効果が得れる。
【００５１】
本発明の第８の実施の形態を図４にもとづき説明する。第８の実施の形態では、前記第４の実施の形態における下層配線１４１をタングステンと窒化チタンの積層膜により構成する代わりに、モリブデンと窒化チタンの積層膜により下層配線１４１′を構成したものである。これにより前記第４の実施の形態と同様の作用効果が得られる。
【００５２】
本発明においては、窒化チタンの比抵抗が９０μΩ・ｃｍであるのに対し、タングステン、モリブデンの比抵抗が１０〜３０μΩ・ｃｍ（モリブデンの方がやや低い）と窒化チタンより抵抗値がはるかに小さなものを使用してバリアメタルや配線部分を構成したので、その電気抵抗を大幅に小さくすることができ、有機ＥＬ装置の微細化、高解像度をはかることができる。
【００５３】
また上に窒化チタンを形成したので、下のタングステンやモリブデンの表面が酸化して接続不良の生ずることを抑制し、信頼性の高いものを提供することができる。
【００５４】
【発明の効果】
本発明によれば下記の効果を奏する。
（１）請求項１に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅に減少しかつ加工性も向上したものを提供することができる。
【００５５】
（２）請求項２に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとタングステンを積層した膜を設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。
【００５６】
また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。
【００５７】
（３）請求項３に記載された本発明によれば、有機ＥＬ素子の透明電極との接続に窒化チタンとタングステンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ＥＬの動作電流によるメタルの溶出も発生しない。
【００５８】
（４）請求項４に記載された本発明によれば、配線交差部の下層に、窒化チタンとタングステンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ＥＬディスプレイ装置を提供できる。
【００５９】
（５）請求項５に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層したバリアメタルを設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるのみならず、従来の窒化チタン単層と比べ、比抵抗が大幅に減少しかつ加工性も向上したものを提供することができる。
【００６０】
（６）請求項６に記載された本発明によれば薄膜トランジスタの活性層と、これに接続する上層アルミニウム配線の間に、窒化チタンとモリブデンを積層した膜を設けたので、熱や薬品処理によっても腐食・変質せず、安定な電気的接続が得られ、かつ活性層シリコンやゲートシリコンとも安定な接続が得られるため、下層配線と共にバリアメタルとしての機能も有する。
【００６１】
また従来の窒化チタン単層と比べ、比抵抗が大幅に減少されかつ加工性も向上するため、微細化と共に、薄膜化による薄膜トランジスタへの応力の低減も可能である。
【００６２】
（７）請求項７に記載された本発明によれば、有機ＥＬ素子の透明電極との接続に窒化チタンとモリブデンを積層した膜を設けたので、エッチング時に電食を起こしやすく、また酸化作用により接触不良を起こしやすい透明電極との接続を安定して行うことができるようになった。また、クロムを使用した場合のような、ＥＬの動作電流によるメタルの溶出も発生しない。
【００６３】
（８）請求項８に記載された本発明によれば、配線交差部の下層に、窒化チタンとモリブデンを積層した膜を設けたので、その後の層間絶縁膜形成に伴う熱ストレスを受けても、また電流を流しても、アルミニウムのようにヒロックやエレクトロマイグレーションを発生せず、交差部の上層アルミニウム配線との短絡や、断線を発生する恐れのない高信頼性の有機ＥＬディスプレイ装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態説明図である。
【図２】本発明の第２の実施の形態及び第６の実施の形態説明図である。
【図３】本発明の第３の実施の形態及び第７の実施の形態説明図である。
【図４】本発明の第４の実施の形態及び第８の実施の形態説明図である。
【図５】本発明の第５の実施の形態説明図である。
【図６】有機ＥＬディスプレイ装置の説明図である。
【符号の説明】
１０１ 基板
１０２ シリコン活性層
１０３ ゲート酸化膜
１０４ ゲート電極
１０５ ソース領域
１０７ ドレイン領域
１０８ バリアメタル
１０９ 下層配線
１１０ 層間絶縁膜
１１１ 上層配線
１１２ 層間絶縁膜
１１３ 透明電極
１１４ 有機ＥＬ層
１１５ 上部共通電極
Claims (8)
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなるバリアメタルを有することを特徴とする半導体装置。
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したタングステンよりなる下層配線を有することを特徴とする半導体装置。
- 有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したタングステンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したタングステンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したタングステンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなるバリアメタルを有することを特徴とする半導体装置。
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続される上層配線との間に、上に窒化チタン薄膜を積層したモリブデンよりなる下層配線を有することを特徴とする半導体装置。
- 有機ＥＬ素子と、これに接続された電流制御用薄膜トランジスタを具備するアクティブマトリックス駆動型の有機ＥＬディスプレイ装置において、前記電流制御用薄膜トランジスタと前記有機ＥＬ素子を構成する透明電極との間を、上に窒化チタン薄膜を積層したモリブデンよりなる配線により接続することを特徴とする有機ＥＬディスプレイ装置。
- ソース・ドレイン及びゲートを具備する薄膜トランジスタと、これに接続された、上に窒化チタン薄膜を積層したモリブデンよりなる配線を形成し、下層配線と層間絶縁膜を介して交差する上層アルミニウム配線を設けるとともに、前記下層配線を、上に窒化チタン薄膜を積層したモリブデンにより構成し、この下層配線をアルミニウム配線と接続したことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05324397A JP3641342B2 (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び有機ｅｌディスプレイ装置 |
| US08/987,621 US6160272A (en) | 1997-03-07 | 1997-12-09 | Self-light-emitting apparatus and semiconductor device used in the apparatus |
| US09/663,844 US6448580B1 (en) | 1997-03-07 | 2000-09-15 | Self-light-emitting apparatus and semiconductor device used in the apparatus |
| US10/212,727 US7112462B2 (en) | 1997-03-07 | 2002-08-07 | Self-light-emitting apparatus and semiconductor device used in the apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05324397A JP3641342B2 (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び有機ｅｌディスプレイ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327827A Division JP3895667B2 (ja) | 2002-11-12 | 2002-11-12 | 有機ｅｌディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10254383A JPH10254383A (ja) | 1998-09-25 |
| JP3641342B2 true JP3641342B2 (ja) | 2005-04-20 |
Family
ID=12937363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05324397A Expired - Fee Related JP3641342B2 (ja) | 1997-03-07 | 1997-03-07 | 半導体装置及び有機ｅｌディスプレイ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6160272A (ja) |
| JP (1) | JP3641342B2 (ja) |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
| US6291837B1 (en) * | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
| US6175345B1 (en) * | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
| JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
| JP3536301B2 (ja) * | 1997-08-21 | 2004-06-07 | セイコーエプソン株式会社 | 表示装置 |
| JP3580092B2 (ja) * | 1997-08-21 | 2004-10-20 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置 |
| US6207842B1 (en) * | 1997-10-09 | 2001-03-27 | Mars Incorporated | Process for preparing procyanidin(4-6 or 4-8) oligomers and their derivatives |
| JP3403949B2 (ja) * | 1998-09-03 | 2003-05-06 | シャープ株式会社 | 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法 |
| JP2000231346A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW522453B (en) * | 1999-09-17 | 2003-03-01 | Semiconductor Energy Lab | Display device |
| JP4497596B2 (ja) * | 1999-09-30 | 2010-07-07 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP2001109404A (ja) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| JP2001109405A (ja) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| JP3614335B2 (ja) * | 1999-12-28 | 2005-01-26 | 三星エスディアイ株式会社 | 有機ｅｌ表示装置ならびにその製造方法 |
| US6747638B2 (en) | 2000-01-31 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Adhesion type area sensor and display device having adhesion type area sensor |
| KR100851156B1 (ko) | 2000-03-07 | 2008-08-08 | 이데미쓰 고산 가부시키가이샤 | 액티브 구동형 유기 ｅｌ 표시 장치 및 그 제조 방법 |
| TWI226205B (en) | 2000-03-27 | 2005-01-01 | Semiconductor Energy Lab | Self-light emitting device and method of manufacturing the same |
| TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| TW536836B (en) * | 2000-05-22 | 2003-06-11 | Semiconductor Energy Lab | Light emitting device and electrical appliance |
| US7339317B2 (en) * | 2000-06-05 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
| GB0014961D0 (en) * | 2000-06-20 | 2000-08-09 | Koninkl Philips Electronics Nv | Light-emitting matrix array display devices with light sensing elements |
| US7030551B2 (en) | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
| US6828950B2 (en) * | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US6905784B2 (en) | 2000-08-22 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6864628B2 (en) * | 2000-08-28 | 2005-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound |
| US6739931B2 (en) * | 2000-09-18 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| US6747290B2 (en) | 2000-12-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Information device |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| TW545080B (en) | 2000-12-28 | 2003-08-01 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US20020139303A1 (en) | 2001-02-01 | 2002-10-03 | Shunpei Yamazaki | Deposition apparatus and deposition method |
| KR100533719B1 (ko) * | 2001-06-29 | 2005-12-06 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그 제조방법 |
| JP4050503B2 (ja) * | 2001-11-29 | 2008-02-20 | 株式会社日立製作所 | 表示装置 |
| US7208760B2 (en) * | 2002-03-20 | 2007-04-24 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display devices, and their manufacture |
| KR100514179B1 (ko) * | 2002-11-19 | 2005-09-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 |
| US20080090425A9 (en) * | 2002-06-12 | 2008-04-17 | Christopher Olsen | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics |
| JP3826076B2 (ja) * | 2002-07-01 | 2006-09-27 | 光磊科技股▲ふん▼有限公司 | 有機エレクトロルミネッセント装置 |
| KR20040025383A (ko) * | 2002-09-19 | 2004-03-24 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조방법 |
| US7298350B2 (en) * | 2002-09-26 | 2007-11-20 | Seiko Epson Corporation | Image forming apparatus |
| KR100534577B1 (ko) * | 2002-11-05 | 2005-12-07 | 삼성에스디아이 주식회사 | 특성이 우수한 디스플레이 디바이스 |
| US7429540B2 (en) * | 2003-03-07 | 2008-09-30 | Applied Materials, Inc. | Silicon oxynitride gate dielectric formation using multiple annealing steps |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| US7057208B2 (en) | 2003-03-25 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| CN100373630C (zh) * | 2003-04-11 | 2008-03-05 | 友达光电股份有限公司 | 主动矩阵式有机电致发光显示组件及其制造方法 |
| US7291967B2 (en) * | 2003-08-29 | 2007-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting element including a barrier layer and a manufacturing method thereof |
| US7492090B2 (en) * | 2003-09-19 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US7205716B2 (en) * | 2003-10-20 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7902747B2 (en) * | 2003-10-21 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide |
| US7495257B2 (en) | 2003-12-26 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7274044B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7315047B2 (en) | 2004-01-26 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP4055764B2 (ja) * | 2004-01-26 | 2008-03-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100560792B1 (ko) * | 2004-03-23 | 2006-03-13 | 삼성에스디아이 주식회사 | 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법 |
| US7687404B2 (en) * | 2004-05-14 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR100626008B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판표시장치 |
| US7342256B2 (en) * | 2004-07-16 | 2008-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device mounted with read function and electric appliance |
| KR100700650B1 (ko) * | 2005-01-05 | 2007-03-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 장치 및 그 제조 방법 |
| JP4817946B2 (ja) * | 2005-04-15 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US7888702B2 (en) | 2005-04-15 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the display device |
| US8477121B2 (en) * | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| JP5128091B2 (ja) | 2006-08-04 | 2013-01-23 | 三菱電機株式会社 | 表示装置及びその製造方法 |
| JP5415001B2 (ja) * | 2007-02-22 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI340467B (en) * | 2007-03-21 | 2011-04-11 | Au Optronics Corp | Active matrix organic electroluminescent substrate and method of making the same |
| KR101453829B1 (ko) * | 2007-03-23 | 2014-10-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조 방법 |
| US8441018B2 (en) * | 2007-08-16 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Direct bandgap substrates and methods of making and using |
| US8441007B2 (en) * | 2008-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI496042B (zh) * | 2009-07-02 | 2015-08-11 | Semiconductor Energy Lab | 觸控面板及其驅動方法 |
| US10347769B2 (en) * | 2013-03-25 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multi-layer source/drain electrodes |
| CN103354206B (zh) * | 2013-06-27 | 2017-03-15 | 北京京东方光电科技有限公司 | 过孔制作方法、显示面板制作方法及显示面板 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| JP2537413B2 (ja) * | 1989-03-14 | 1996-09-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH053321A (ja) | 1991-06-25 | 1993-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05102152A (ja) | 1991-10-11 | 1993-04-23 | Sony Corp | 半導体装置 |
| JPH05303116A (ja) * | 1992-02-28 | 1993-11-16 | Canon Inc | 半導体装置 |
| US5808315A (en) * | 1992-07-21 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having transparent conductive film |
| JP3212150B2 (ja) | 1992-08-07 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2546482B2 (ja) | 1993-04-06 | 1996-10-23 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH0799322A (ja) * | 1993-06-24 | 1995-04-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
| JP2947054B2 (ja) * | 1994-03-04 | 1999-09-13 | ヤマハ株式会社 | 配線形成法 |
| JP3067949B2 (ja) * | 1994-06-15 | 2000-07-24 | シャープ株式会社 | 電子装置および液晶表示装置 |
| JP3093604B2 (ja) * | 1994-06-20 | 2000-10-03 | キヤノン株式会社 | 液晶表示装置 |
| JP2616460B2 (ja) | 1994-09-08 | 1997-06-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5684365A (en) * | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
| US5814529A (en) * | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| JP3022744B2 (ja) * | 1995-02-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5640067A (en) * | 1995-03-24 | 1997-06-17 | Tdk Corporation | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
| US6853083B1 (en) * | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| TW367564B (en) * | 1995-09-25 | 1999-08-21 | Toshiba Corp | Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor |
| JP3187306B2 (ja) * | 1995-10-31 | 2001-07-11 | シャープ株式会社 | 透過型液晶表示装置 |
| JP2850850B2 (ja) * | 1996-05-16 | 1999-01-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
| TW531684B (en) * | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
-
1997
- 1997-03-07 JP JP05324397A patent/JP3641342B2/ja not_active Expired - Fee Related
- 1997-12-09 US US08/987,621 patent/US6160272A/en not_active Expired - Lifetime
-
2000
- 2000-09-15 US US09/663,844 patent/US6448580B1/en not_active Expired - Lifetime
-
2002
- 2002-08-07 US US10/212,727 patent/US7112462B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020190329A1 (en) | 2002-12-19 |
| US7112462B2 (en) | 2006-09-26 |
| US6448580B1 (en) | 2002-09-10 |
| JPH10254383A (ja) | 1998-09-25 |
| US6160272A (en) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641342B2 (ja) | 半導体装置及び有機ｅｌディスプレイ装置 | |
| TWI387108B (zh) | 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 | |
| US7947539B2 (en) | Thin film transistor array panel for a display device and a method of manufacturing the same | |
| TWI385803B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| US5897328A (en) | Thin film transistor, organic electroluminescence display device and manufacturing method of the same | |
| TWI394279B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| KR101314787B1 (ko) | 어레이 기판 | |
| US6853083B1 (en) | Thin film transfer, organic electroluminescence display device and manufacturing method of the same | |
| US8455874B2 (en) | Display device and method of manufacturing the same | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US20060283833A1 (en) | Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof | |
| JP2001223365A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| US7180090B2 (en) | Method of forming thin-film transistor devices with electro-static discharge protection | |
| JP2005268740A (ja) | 積層基板及び半導体装置 | |
| JP2005057240A (ja) | 薄膜半導体素子、及び薄膜半導体素子の製造方法 | |
| JP3895667B2 (ja) | 有機ｅｌディスプレイ装置 | |
| TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JP2002189226A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002289863A (ja) | アレイ基板およびその製造方法ならびに液晶表示素子 | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100391156B1 (ko) | 액정표시장치용 어레이 패널 및 그 제조방법 | |
| JP4285120B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |