JP2546482B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2546482B2 JP2546482B2 JP5078399A JP7839993A JP2546482B2 JP 2546482 B2 JP2546482 B2 JP 2546482B2 JP 5078399 A JP5078399 A JP 5078399A JP 7839993 A JP7839993 A JP 7839993A JP 2546482 B2 JP2546482 B2 JP 2546482B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mercury
- connection hole
- insulating film
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に配線及びその製造方法に関する。
造方法に関し、特に配線及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、配線材としてアル
ミニウムが広く用いられてきたが、半導体素子の微細化
に伴って金属配線の微細化が進み、ストレスマイグレー
ションやエレクトロマイグレーションによる配線材料の
断線といった問題が生じている。そこで、配線部の製造
工程で生じるストレスマイグレーションやエレクトロマ
イグレーションによる断線や、金属配線およびそのコン
タクトホール部等に通電したときに生じるストレスマイ
グレーションやエレクトロマイグレーションによる断線
を抑制する為に、例えば、図３に示すように、絶縁膜２
１の上に窒化チタン膜２２，アルミニウム・シリコン合
金膜２３及びタングステン膜２４を順次積層してパター
ニングし、これらの表面にパッシベーション膜としてＢ
ＰＳＧ膜２５を被覆した配線が使用され、配線材料の積
層化や配線材料のアルミニウム合金化、配線材料を構成
している元素の結晶粒径を大きく成長させる等の対策が
行われている。
ミニウムが広く用いられてきたが、半導体素子の微細化
に伴って金属配線の微細化が進み、ストレスマイグレー
ションやエレクトロマイグレーションによる配線材料の
断線といった問題が生じている。そこで、配線部の製造
工程で生じるストレスマイグレーションやエレクトロマ
イグレーションによる断線や、金属配線およびそのコン
タクトホール部等に通電したときに生じるストレスマイ
グレーションやエレクトロマイグレーションによる断線
を抑制する為に、例えば、図３に示すように、絶縁膜２
１の上に窒化チタン膜２２，アルミニウム・シリコン合
金膜２３及びタングステン膜２４を順次積層してパター
ニングし、これらの表面にパッシベーション膜としてＢ
ＰＳＧ膜２５を被覆した配線が使用され、配線材料の積
層化や配線材料のアルミニウム合金化、配線材料を構成
している元素の結晶粒径を大きく成長させる等の対策が
行われている。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
の配線は、製造工程が複雑で、製造工程数が多くなると
いった問題がある。そのうえ、上記の方法を用いてもス
トレスマイグレーションやエレクトロマイグレーション
による断線を完全に無くすことはできないという問題が
あった。
の配線は、製造工程が複雑で、製造工程数が多くなると
いった問題がある。そのうえ、上記の方法を用いてもス
トレスマイグレーションやエレクトロマイグレーション
による断線を完全に無くすことはできないという問題が
あった。
【０００４】本発明の目的は、ストレスマイグレーショ
ンやエレクトロマイグレーションによる断線をほぼ完全
に無くすことのできる半導体装置及びその製造方法を提
供することにある。
ンやエレクトロマイグレーションによる断線をほぼ完全
に無くすことのできる半導体装置及びその製造方法を提
供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けた第１の絶縁膜と、前記第１の絶縁
膜に設けた接続孔と、前記接続孔の底部に露出する下層
の導電層の表面に設けた第１のバリアメタル膜と、前記
第１のバイアメタル膜上の前記接続孔内に充填して設け
た水銀又は水銀合金膜と、前記接続孔の上面に設けて前
記水銀又は水銀合金膜を接続孔内に密閉する第２のバリ
アメタル膜と、前記第２のバリアメタル膜を含む表面に
設けた第２の絶縁膜と、前記第２のバリアメタル膜上を
含む前記第２の絶縁膜に設けた配線形成用の溝と、前記
構内に充填して設けた水銀又は水銀合金膜からなる配線
と、前記配線を含む表面に設けて配線を溝内に密閉する
第３の絶縁膜とを有する。
半導体基板上に設けた第１の絶縁膜と、前記第１の絶縁
膜に設けた接続孔と、前記接続孔の底部に露出する下層
の導電層の表面に設けた第１のバリアメタル膜と、前記
第１のバイアメタル膜上の前記接続孔内に充填して設け
た水銀又は水銀合金膜と、前記接続孔の上面に設けて前
記水銀又は水銀合金膜を接続孔内に密閉する第２のバリ
アメタル膜と、前記第２のバリアメタル膜を含む表面に
設けた第２の絶縁膜と、前記第２のバリアメタル膜上を
含む前記第２の絶縁膜に設けた配線形成用の溝と、前記
構内に充填して設けた水銀又は水銀合金膜からなる配線
と、前記配線を含む表面に設けて配線を溝内に密閉する
第３の絶縁膜とを有する。
【０００６】本発明の半導体装置の製造方法は、半導体
基板上の導電層の表面に第１のバリアメタル膜を形成し
た後第１の絶縁膜および接続孔を形成する工程もしくは
半導体基板上に設けた第１の絶縁膜に接続孔を形成し前
記接続孔の底部に露出する下層の導電層の表面に第１の
バリアメタル膜を形成する工程と、前記半導体基板を冷
却し前記接続孔を含む表面に蒸着法により固体状の水銀
又は水銀合金膜を堆積し前記接続孔内に充填する工程
と、冷却されて固体状の前記水銀又は水銀合金膜の表面
をイオンビームスパッタエッチングによりエッチバック
して前記接続孔内にのみ水銀又は水銀合金膜を残して埋
込む工程と、冷却されて固体状の前記水銀又は水銀合金
膜を含む表面に電子線蒸着法により第２のバリアメタル
膜を堆積してパターニングし、前記接続孔内に水銀又は
水銀合金膜を密閉する工程と、前記第２のバリアメタル
膜を含む表面に高周波マグネトロンスパッタ法により低
温で第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
をパターニングして配線形成用の溝を形成し且つ前記第
２のバリアメタル膜の上面を露出させる工程と、前記半
導体基板を冷却し前記溝を含む表面に蒸着法で固体状の
水銀又は水銀合金膜を堆積して前記溝内に充填する工程
と、冷却されて固体状の前記水銀又は水銀合金膜の表面
をエッチバックし前記溝内にのみ埋込む工程と、冷却さ
れて固体状の前記水銀又は水銀合金膜を含む表面に低温
で第３の絶縁膜を堆積し前記下層の導電層と電気的に接
続された配線を形成する工程とを含んで構成される。
基板上の導電層の表面に第１のバリアメタル膜を形成し
た後第１の絶縁膜および接続孔を形成する工程もしくは
半導体基板上に設けた第１の絶縁膜に接続孔を形成し前
記接続孔の底部に露出する下層の導電層の表面に第１の
バリアメタル膜を形成する工程と、前記半導体基板を冷
却し前記接続孔を含む表面に蒸着法により固体状の水銀
又は水銀合金膜を堆積し前記接続孔内に充填する工程
と、冷却されて固体状の前記水銀又は水銀合金膜の表面
をイオンビームスパッタエッチングによりエッチバック
して前記接続孔内にのみ水銀又は水銀合金膜を残して埋
込む工程と、冷却されて固体状の前記水銀又は水銀合金
膜を含む表面に電子線蒸着法により第２のバリアメタル
膜を堆積してパターニングし、前記接続孔内に水銀又は
水銀合金膜を密閉する工程と、前記第２のバリアメタル
膜を含む表面に高周波マグネトロンスパッタ法により低
温で第２の絶縁膜を堆積する工程と、前記第２の絶縁膜
をパターニングして配線形成用の溝を形成し且つ前記第
２のバリアメタル膜の上面を露出させる工程と、前記半
導体基板を冷却し前記溝を含む表面に蒸着法で固体状の
水銀又は水銀合金膜を堆積して前記溝内に充填する工程
と、冷却されて固体状の前記水銀又は水銀合金膜の表面
をエッチバックし前記溝内にのみ埋込む工程と、冷却さ
れて固体状の前記水銀又は水銀合金膜を含む表面に低温
で第３の絶縁膜を堆積し前記下層の導電層と電気的に接
続された配線を形成する工程とを含んで構成される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ）〜（ｄ）及び図２（ａ）〜
（ｃ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
（ｃ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【０００９】まず、図１（ａ）に示すように、Ｓｉ基板
１の表面に電子線蒸着法によりＴｉ膜を０．１μｍの厚
さに堆積してパターニングし、第１のバリアメタル膜２
を形成する。次に、バリアメタル膜２を含む表面にＣＶ
Ｄ法により、ＳｉＯ2 膜３を１μｍの厚さに堆積して選
択的に異方性エッチングし、口径が約０．８μｍのコン
タクトホール４を形成する。
１の表面に電子線蒸着法によりＴｉ膜を０．１μｍの厚
さに堆積してパターニングし、第１のバリアメタル膜２
を形成する。次に、バリアメタル膜２を含む表面にＣＶ
Ｄ法により、ＳｉＯ2 膜３を１μｍの厚さに堆積して選
択的に異方性エッチングし、口径が約０．８μｍのコン
タクトホール４を形成する。
【００１０】次に、図１（ｂ）に示すように、同一真空
容器内にそれぞれ独立に取付けたボート内でＨｇを２０
℃（蒸気圧１０-1Ｐａ）に、Ａｕを１１００℃（蒸気圧
１０-2Ｐａ）にそれぞれ加熱して蒸発させ、−４０℃に
冷却したＳｉ基板１のコンタクトホール４を含む表面に
Ｈｇ中にＡｕを０．１３ｗｔ％含む固体状の水銀合金膜
５を堆積させる。このとき、水銀合金膜５はコンタクト
ホール４内の段差部で段差被覆性が悪くなることがあ
る。
容器内にそれぞれ独立に取付けたボート内でＨｇを２０
℃（蒸気圧１０-1Ｐａ）に、Ａｕを１１００℃（蒸気圧
１０-2Ｐａ）にそれぞれ加熱して蒸発させ、−４０℃に
冷却したＳｉ基板１のコンタクトホール４を含む表面に
Ｈｇ中にＡｕを０．１３ｗｔ％含む固体状の水銀合金膜
５を堆積させる。このとき、水銀合金膜５はコンタクト
ホール４内の段差部で段差被覆性が悪くなることがあ
る。
【００１１】次に、図１（ｃ）に示すように、基板を−
３０℃まで加熱してコンタクトホール４内の水銀合金膜
５を流動させ段差被覆を改善させた後、再度基板を−４
０℃まで冷却して固体化し、コンタクトホール４を含む
表面に水銀合金膜を更に追加して堆積し、表面を平坦化
する。
３０℃まで加熱してコンタクトホール４内の水銀合金膜
５を流動させ段差被覆を改善させた後、再度基板を−４
０℃まで冷却して固体化し、コンタクトホール４を含む
表面に水銀合金膜を更に追加して堆積し、表面を平坦化
する。
【００１２】次に、図１（ｄ）に示すように、ガス圧１
×１０-2ＰａのＡｒガスをエッチングガスとして用い加
速電圧５００ｅＶ、ビーム電流１ｍＡ／ｃｍ2 のイオン
ビームスパッタエッチングにより水銀合金膜５の全面を
エッチバックしてＳｉＯ2 膜３の上面がちょうど露出し
た時点でエッチングを停止しコンタクトホール４内にの
み水銀合金膜５を埋込む。次に、基板を−４０℃に冷却
して水銀合金膜５を固体状態にした状態で水銀合金膜５
を含む表面にＴｉ膜を電子線蒸着法で０．１μｍの厚さ
に堆積し、パターニングして第２のバリアメタル膜６を
形成し、水銀合金膜５をコンタクトホール４内に密閉す
る。
×１０-2ＰａのＡｒガスをエッチングガスとして用い加
速電圧５００ｅＶ、ビーム電流１ｍＡ／ｃｍ2 のイオン
ビームスパッタエッチングにより水銀合金膜５の全面を
エッチバックしてＳｉＯ2 膜３の上面がちょうど露出し
た時点でエッチングを停止しコンタクトホール４内にの
み水銀合金膜５を埋込む。次に、基板を−４０℃に冷却
して水銀合金膜５を固体状態にした状態で水銀合金膜５
を含む表面にＴｉ膜を電子線蒸着法で０．１μｍの厚さ
に堆積し、パターニングして第２のバリアメタル膜６を
形成し、水銀合金膜５をコンタクトホール４内に密閉す
る。
【００１３】次に、図２（ａ）に示すように、高周波電
力４ｋＷ．ガス圧１０-1ＰａのＡｒイオンによりＳｉＯ
2 ターゲットをスパッタし、基板温度５０℃でバリアメ
タル膜６を含む表面にＳｉＯ2 膜７を厚さ０．５μｍの
厚さに堆積する。次に、ＳｉＯ2 膜７をイオンビームス
パッタエッチングにより選択的にエッチングしてバリア
メタル膜６上のＳｉＯ2 膜７に配線形成用の幅１〜２μ
ｍの溝８を形成する。
力４ｋＷ．ガス圧１０-1ＰａのＡｒイオンによりＳｉＯ
2 ターゲットをスパッタし、基板温度５０℃でバリアメ
タル膜６を含む表面にＳｉＯ2 膜７を厚さ０．５μｍの
厚さに堆積する。次に、ＳｉＯ2 膜７をイオンビームス
パッタエッチングにより選択的にエッチングしてバリア
メタル膜６上のＳｉＯ2 膜７に配線形成用の幅１〜２μ
ｍの溝８を形成する。
【００１４】次に、図２（ｂ）に示すように、溝８を含
む表面に水銀合金膜５の形成方法と同様の工程で水銀合
金膜９を堆積して表面を平坦化する。
む表面に水銀合金膜５の形成方法と同様の工程で水銀合
金膜９を堆積して表面を平坦化する。
【００１５】次に、図２（ｃ）に示すように、基板を−
４０℃に冷却した状態で水銀合金膜９の表面をエッチバ
ックしてＳｉＯ2 膜７の上面を露出させ、水銀合金膜９
を溝８内にのみ埋込む。次に、基板温度を−４０℃に保
った状態で水銀合金膜９を含む表面に高周波マグネトロ
ンスパッタによりＳｉＯ2 膜１０を堆積して水銀合金膜
９を溝８内に密閉し、コンタクトホール４の水銀合金膜
５を介してＳｉ基板１と電気的に接続する配線を形成す
る。
４０℃に冷却した状態で水銀合金膜９の表面をエッチバ
ックしてＳｉＯ2 膜７の上面を露出させ、水銀合金膜９
を溝８内にのみ埋込む。次に、基板温度を−４０℃に保
った状態で水銀合金膜９を含む表面に高周波マグネトロ
ンスパッタによりＳｉＯ2 膜１０を堆積して水銀合金膜
９を溝８内に密閉し、コンタクトホール４の水銀合金膜
５を介してＳｉ基板１と電気的に接続する配線を形成す
る。
【００１６】このように構成した半導体装置は、動作状
態において接続孔及び溝内に密閉されて形成された配線
の水銀合金膜が液体状になっており、従って、液体の持
つ流動性によって本質的にストレスマイグレーションや
エレクトロマイグレーションを発生せず、これらに起因
する断線を完全に防ぐことが可能になる。
態において接続孔及び溝内に密閉されて形成された配線
の水銀合金膜が液体状になっており、従って、液体の持
つ流動性によって本質的にストレスマイグレーションや
エレクトロマイグレーションを発生せず、これらに起因
する断線を完全に防ぐことが可能になる。
【００１７】なお、本実施例では、半導体基板に接続す
る配線の例について説明したが、下層配線に接続する上
層配線を形成する場合にも適用でき、これらの工程を繰
返すことによって多層配線を構成することができる。
る配線の例について説明したが、下層配線に接続する上
層配線を形成する場合にも適用でき、これらの工程を繰
返すことによって多層配線を構成することができる。
【００１８】さらに、本実施例では半導体基板上の導電
層の表面に第１のバリアメタル膜を形成した後第１の絶
縁膜および接続孔を形成する工程を含む製造方法につい
て説明したが、半導体基板上に設けた第１の絶縁膜に接
続孔を形成し前記接続孔の底部に露出する下層の導電層
の表面に第１のバリアメタル膜を形成する工程を用いて
も本実施例と同様な効果が得られる。また、配線材とし
て水銀合金の代りにＨｇを使用しても良く、同様の効果
が得られる。
層の表面に第１のバリアメタル膜を形成した後第１の絶
縁膜および接続孔を形成する工程を含む製造方法につい
て説明したが、半導体基板上に設けた第１の絶縁膜に接
続孔を形成し前記接続孔の底部に露出する下層の導電層
の表面に第１のバリアメタル膜を形成する工程を用いて
も本実施例と同様な効果が得られる。また、配線材とし
て水銀合金の代りにＨｇを使用しても良く、同様の効果
が得られる。
【００１９】
【発明の効果】以上説明したように本発明は、水銀又は
水銀合金を配線材として用いることにより、半導体装置
の動作状態で液体状の配線を実現でき、ストレスマイグ
レーションやエレクトロマイグレーションに起因する断
線をほぼ完全に防止することができるという効果を有す
る。
水銀合金を配線材として用いることにより、半導体装置
の動作状態で液体状の配線を実現でき、ストレスマイグ
レーションやエレクトロマイグレーションに起因する断
線をほぼ完全に防止することができるという効果を有す
る。
【図１】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図２】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図３】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
１ Ｓｉ基板 ２，６ バリアメタル膜 ３，７，１０ ＳｉＯ2 膜 ４ コンタクトホール ５，９ 水銀合金膜 ８ 溝
Claims (3)
- 【請求項１】半導体基板上に設けた第１の絶縁膜と、前
記第１の絶縁膜に設けた接続孔と、少なくとも 前記接続孔の底部に露出する下層の導電層の
表面に設けた第１のバリアメタル膜と、前記第１のバリ
アメタル膜上の前記接続孔内に充填して設けた水銀又は
水銀合金膜と、前記接続孔の上面に設けて前記水銀又は
水銀合金膜を接続孔内に密閉する第２のバリアメタル膜
と、前記第２のバリアメタル膜を含む表面に設けた第２
の絶縁膜と、前記第２のバリアメタル膜上を含む前記第
２の絶縁膜に設けた配線形成用の溝と、前記構内に充填
して設けた水銀又は水銀合金膜からなる配線と、前記配
線を含む表面に設けて配線を溝内に密閉する第３の絶縁
膜とを有することを特徴とする半導体装置。 - 【請求項２】半導体基板上の導電層の表面に第１のバリ
アメタル膜を形成した後第１の絶縁膜および接続孔を形
成する工程と、前記半導体基板を冷却し前記接続孔を含
む表面に蒸着法により固体状の水銀又は水銀合金膜を堆
積し前記接続孔内に充填する工程と、冷却されて固体状
の前記水銀又は水銀合金膜の表面をイオンビームスパッ
タエッチングによりエッチバックして前記接続孔内にの
み水銀又は水銀合金膜を残して埋込む工程と、冷却され
て固体状の前記水銀又は水銀合金膜を含む表面に電子線
蒸着法により第２のバリアメタル膜を堆積してパターニ
ングし、前記接続孔内に水銀又は水銀合金膜を密閉する
工程と、前記第２のバリアメタル膜を含む表面に高周波
マグネトロンスパッタ法により低温で第２の絶縁膜を堆
積する工程と、前記第２の絶縁膜をパターニングして配
線形成用の溝を形成し且つ前記第２のバリアメタル膜の
上面を露出させる工程と、前記半導体基板を冷却し前記
溝を含む表面に蒸着法で固体状の水銀又は水銀合金膜を
堆積して前記溝内に充填する工程と、冷却されて固体状
の前記水銀又は水銀合金膜の表面をエッチバックし前記
溝内にのみ埋込む工程と、冷却されて固体状の前記水銀
又は水銀合金膜を含む表面に低温で第３の絶縁膜を堆積
し前記下層の導電層と電気的に接続された配線を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項３】 半導体基板上の導電層の表面に第１のバリ
アメタル膜を形成した後第１の絶縁膜および接続孔を形
成する工程にかわって、半導体基板上に設けた第１の絶
縁膜に接続孔を形成し前記接続孔の底部に露出する下層
の導電層の表面に第１のバリアメタル膜を形成する工程
よりなることを特徴とする請求項２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078399A JP2546482B2 (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078399A JP2546482B2 (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291195A JPH06291195A (ja) | 1994-10-18 |
| JP2546482B2 true JP2546482B2 (ja) | 1996-10-23 |
Family
ID=13660953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078399A Expired - Lifetime JP2546482B2 (ja) | 1993-04-06 | 1993-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546482B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3641342B2 (ja) | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
-
1993
- 1993-04-06 JP JP5078399A patent/JP2546482B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291195A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0168828A2 (en) | Method for manufacturing a semiconductor device having wiring layers | |
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| JPH1041390A (ja) | 電子マイクロ回路の上の孔および接触体プラグの充填方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| JP2546482B2 (ja) | 半導体装置及びその製造方法 | |
| EP1121717A1 (en) | Improved methods for barrier layer formation | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| US6838364B2 (en) | Sputtered tungsten diffusion barrier for improved interconnect robustness | |
| JPH08130302A (ja) | 半導体装置及びその製造方法 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH065673B2 (ja) | 半導体装置とその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3597379B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP7343407B2 (ja) | 金属配線の形成方法及び金属配線構造体 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3109112B2 (ja) | 半導体装置及びその製造方法 | |
| KR100215830B1 (ko) | 배선형성방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1126583A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960618 |