[go: up one dir, main page]

JPH1126583A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1126583A
JPH1126583A JP9181985A JP18198597A JPH1126583A JP H1126583 A JPH1126583 A JP H1126583A JP 9181985 A JP9181985 A JP 9181985A JP 18198597 A JP18198597 A JP 18198597A JP H1126583 A JPH1126583 A JP H1126583A
Authority
JP
Japan
Prior art keywords
film
insulating film
via hole
wiring layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181985A
Other languages
English (en)
Inventor
Norihiro Oonuma
範洋 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9181985A priority Critical patent/JPH1126583A/ja
Publication of JPH1126583A publication Critical patent/JPH1126583A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 有機絶縁膜を用いて層間絶縁膜を平坦化する
際に、有機絶縁膜からの脱ガス等に起因する接続不良を
防止すると共に、層間絶縁膜の良好な平坦性を実現し
て、信頼性の高い半導体装置の製造方法を提供すること
を課題とする。 【解決手段】 有機SOG膜18を塗布して第1のCV
D膜16の凹凸形状を平坦化し、第1のAl合金配線層
14上方の有機SOG膜18を膜剥がれが生じない程度
の厚さにエッチバックした後、異方性エッチングにより
第1のAl合金配線層14上にビアホール24を開口
し、Arイオンによりビアホール24縁部の第2のCV
D膜20側面をテーパ状にエッチングするプラズマテー
パエッチングにより、ビアホール24をワイングラス形
状にすると共に、スパッタによって第2のCVD膜20
側面から弾き出された物質からなるスパッタ薄膜26に
よってビアホール24内部に露出する有機SOG膜18
側面を被覆する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に有機SOG(Spin On Glass )膜等の
有機絶縁膜を用いた層間絶縁膜の平坦化方法及びビアホ
ールの形成方法に関するものである。
【0002】
【従来の技術】LSI(大規模集積回路)等の半導体デ
バイスの製造プロセスにおいて、多層配線を形成する場
合、上層配線層の接続不良を防止するために層間絶縁膜
を平坦化する必要がある。この層間絶縁膜の平坦化の方
法としては、層間絶縁膜として有機SOG膜を用い、こ
の有機SOG膜を塗布した後にエッチバックを行う方法
がある。
【0003】以下、従来の有機SOG膜を用いた層間絶
縁膜の平坦化方法及びビアホールの形成方法を、図10
〜図18を用いて説明する。先ず、Si(シリコン)基
板30上に、SiO2 膜(シリコン酸化膜)32を介し
て第1のAl合金層を形成した後、この第1のAl合金
層を所定の配線パターンに加工して、第1のAl合金配
線層34を形成する(図10参照)。
【0004】続いて、プラズマTEOS(Tetraethoxys
ilane )−CVD(Chemical VaporDeposition )法を
用いて、基体全面に、層間絶縁膜としての第1のCVD
膜36を形成する(図11参照)。なお、この第1のC
VD膜36は、次の工程において第1のCVD膜36上
に形成する有機SOG膜中に含有する不純物が下地デバ
イスに影響することを防止する機能を有している。
【0005】次いで、スピンコート法を用いて、基体全
面に、平坦化のための有機SOG膜38を塗布する。即
ち、この有機SOG膜38により、下地の形状に応じて
凹凸形状をなしている第1のCVD膜36の凹部を十分
に埋めて、有機SOG膜38表面がほぼ平坦になるよう
にする(図12参照)。
【0006】続いて、この有機SOG膜38をエッチバ
ックして、第1のAl合金配線層34上方の有機SOG
膜38を完全に除去すると共に、第1のCVD膜36の
凹部を埋めている有機SOG膜38を残存させる(図1
3参照)。
【0007】なお、この有機SOG膜38のエッチバッ
クは、次の2つの理由から必要とされる。即ち、その1
つは、第1のCVD膜36のなす凹凸形状の段差が十分
に大きい場合には、十分な量の有機SOG膜を塗布する
必要があるが、余りに厚い有機SOG膜38がウエーハ
全面に存在すると、この有機SOG膜38の存在が膜剥
がれの原因となることから、有機SOG膜38の膜厚を
薄くして膜剥がれを防止するためである。
【0008】また、他の1つは、第1のAl合金配線層
34上方に有機SOG膜38が存在すると、後の工程に
おいて第1のAl合金配線層34上にビアホールを開口
する際に、ビアホール内に有機SOG膜38側面が露出
することになり、この露出した有機SOG膜38側面か
らの脱ガスによってビアホール内の第1のAl合金配線
層34表面に有機膜が再付着して、このビアホールを介
して接続する第1のAl合金配線層34と第2のAl合
金配線層との間に接続不良を起こしたり、吸湿性の高い
有機SOG膜38がビアホール内の第2のAl合金配線
層に直接に接触し、有機SOG膜38に含有される水分
によりAlの腐食が生じて、接続不良を起こしたりする
おそれがあることから、第1のAl合金配線層34上方
の有機SOG膜38を完全に除去して接続不良を防止す
るためである。
【0009】次いで、プラズマTEOS−CVD法を用
いて、基体全面に、層間絶縁膜としての第2のCVD膜
40を形成し、この第2のCVD膜40によって有機S
OG膜38をキャップする(図14参照)。
【0010】次いで、この第2のCVD膜40上に、ビ
アホールの開口パターンのフォトレジスト42を形成し
た後、このフォトレジスト42をマスクとする等方性エ
ッチング法を用いて、第2のCVD膜40を選択的に等
方性エッチングし、第1のCVD膜36表面を露出させ
る開口部44を形成する(図15参照)。
【0011】続いて、同じくフォトレジスト42をマス
クとする異方性エッチング法を用いて、開口部44内に
露出する第1のCVD膜36を選択的に異方性エッチン
グし、第1のAl合金配線層34表面を露出させるビア
ホール44aを形成する(図16参照)。
【0012】続いて、フォトレジスト42を剥離する
(図17参照)。こうして、等方性エッチング法と異方
性エッチング法を組み合わせることにより、ビアホール
44aの形状は、このビアホール44aを介して第1の
Al合金配線層34に接続させる第2のAl合金配線層
を形成する際の断線を防ぐのに適した、いわゆるワイン
グラス形状となる。なお、この等方性エッチング法と異
方性エッチング法を組み合わせることによりワイングラ
ス形状のビアホールを形成する方法は、特開平7−78
817号において提案されている。
【0013】次いで、基体全面に第2のAl合金層を形
成した後、この第2のAl合金層を所定の配線パターン
に加工して、ビアホール44aを介して第1のAl合金
配線層34に接続する第2のAl合金配線層46を形成
する(図18参照)。
【0014】また、上記図10〜図18を用いて説明し
た有機SOG膜による層間絶縁膜の平坦化方法とは別
に、多層配線を形成する際の層間絶縁膜の平坦化する方
法が、特開平4−132220号において提案されてい
る。
【0015】この特開平4−132220号に係る層間
絶縁膜の平坦化方法は、下地の形状に応じて表面が凹凸
形状をなす層間絶縁膜を形成した後、Ar(アルゴン)
イオンを用いたスパッタエッチングを行い、凹凸形状を
なす層間絶縁膜の平坦部におけるエッチング速度と凸部
のエッジ部におけるエッチング速度との差を利用するこ
とにより層間絶縁膜の凸部のエッジ部をテーパ状にエッ
チングする、いわゆるプラズマテーパエッチング方法で
ある。
【0016】
【発明が解決しようとする課題】上記図10〜図18を
用いて説明したように、従来の有機SOG膜による層間
絶縁膜の平坦化方法及びビアホールの形成方法において
は、余りに厚い有機SOG膜38がウエーハ全面に存在
すると、この有機SOG膜38が膜剥がれの原因となる
と共に、第1のAl合金配線層34上方に有機SOG膜
38が存在すると、第1のAl合金配線層34上に開口
するビアホール内に有機SOG膜38側面が露出するた
め、この露出した有機SOG膜38側面からの脱ガスに
より、ビアホールを介して接続する第1のAl合金配線
層34と第2のAl合金配線層との間に接続不良を起こ
したり、吸湿性の高い有機SOG膜38とビアホール内
の第2のAl合金配線層との直接接触によりAlの腐食
が生じて接続不良を起こしたりするおそれがある。
【0017】従って、こうした有機SOG膜38に起因
する膜剥がれや接続不良を防止するためには、スピンコ
ート法を用いて有機SOG膜38を塗布して凹凸形状を
なす第1のCVD膜36の凹部を十分に埋めて平坦化し
た後、この有機SOG膜38をエッチバックして、第1
のAl合金配線層34上方の有機SOG膜38を完全に
除去する必要があった。
【0018】しかし、第1のCVD膜36のなす凹凸形
状の段差に大小があり、第1のAl合金配線層34上方
に形成される有機SOG膜38の塗布膜厚が異なるた
め、ビアホールを開口する全ての第1のAl合金配線層
34上方に有機SOG膜38が全く残存しないようにエ
ッチバックを行おうとすると、有機SOG膜38のエッ
チバック量がどうしても多めになり、層間絶縁膜の平坦
化の程度が悪化して、多層配線の信頼性が損なわれると
いう問題点があった。
【0019】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、有機絶縁膜を用いて層間絶縁膜を平坦
化する際に、有機絶縁膜からの脱ガス等に起因する接続
不良を防止すると共に、層間絶縁膜の良好な平坦性を実
現して、信頼性の高い半導体装置の製造方法を提供する
ことを目的とする。
【0020】
【課題を解決するための手段】有機SOG膜を用いた層
間絶縁膜の平坦化方法においては、第1のAl合金配線
層上方に有機SOG膜を残存させると、第3のAl合金
配線層上にビアホールを開口する際に、このビアホール
内に有機SOG膜側面が露出し、この露出した有機SO
G膜側面からの脱ガスが発生したり、吸湿性の高い有機
SOG膜に含有される水分によるAlの腐食が生じたり
して、接続不良を起こしたりするおそれがある。その反
面、ビアホールを開口する全ての第1のAl合金配線層
上方の有機SOG膜を完全に除去しようとすると、有機
SOG膜の過剰エッチングを招いて層間絶縁膜の平坦性
が悪化する。
【0021】この課題を解決するために、本発明者は、
第1のAl合金配線層上方の有機SOG膜を完全に除去
することなく、膜剥がれが生じない程度の厚さに残存さ
せることにより、有機SOG膜の過剰エッチングによる
層間絶縁膜の平坦性の悪化を防止すると共に、第1のA
l合金配線層上に開口するビアホール内に露出する有機
SOG膜側面を別の絶縁膜によって被覆することによ
り、この露出する有機SOG膜側面からの脱ガス等によ
る接続不良を防止することを想到した。
【0022】しかし、この場合、ビアホール内に露出す
る有機SOG膜側面を別の絶縁膜によって被覆する工程
を新たに設けることは、工程の増加及び繁雑化を招くこ
とになり、望ましくない。
【0023】そこで、上記特開平4−132220号に
係るプラズマテーパエッチング方法において、Arイオ
ンを用いたスパッタエッチングにより、凹凸形状をなす
層間絶縁膜の層間絶縁膜の凸部のエッジ部をテーパ状に
エッチングする際に、層間絶縁膜から弾き出された物質
がスパッタ薄膜として周囲に付着・堆積することに注目
した(なお、このスパッタ薄膜の付着・堆積について
は、上記明細書中に記載されていない)。
【0024】そして、この特開平4−132220号に
係るプラズマテーパエッチング方法を有機SOG膜を用
いる平坦化プロセスと組み合わせて、ビアホールを開口
する工程に適用することにより、ビアホール縁部の層間
絶縁膜側面をテーパ状にエッチングして、ビアホールの
形状をいわゆるワイングラス形状にすると共に、このプ
ラズマテーパエッチングの際に層間絶縁膜から弾き出さ
れた物質からなるスパッタ薄膜を利用してビアホール内
に露出する有機絶縁膜側面を被覆することを想到した。
【0025】従って、上記課題は、以下の本発明に係る
半導体装置の製造方法により達成される。即ち、請求項
1に係る半導体装置の製造方法は、半導体基板上に第1
の金属配線層が形成されている基体全面に、第1の絶縁
膜を形成する第1の工程と、基体全面に有機絶縁膜を塗
布して、第1の絶縁膜表面のなす凹凸形状を平坦化する
第2の工程と、基体全面に第2の絶縁膜を形成する第3
の工程と、第1の金属配線層上の第2の絶縁膜、有機絶
縁膜、及び第1の絶縁膜を選択的に異方性エッチングし
て、前記第1の金属配線層上にビアホールを開口する第
4の工程と、不活性ガスを用いたスパッタエッチングに
より、ビアホール縁部の第2の絶縁膜側面をテーパ状に
エッチングすると共に、ビアホール内に露出する有機絶
縁膜側面、第1の絶縁膜側面、及び第1の金属配線層表
面を第2の絶縁膜から弾き出された物質からなるスパッ
タ薄膜によって被覆する第5の工程と、ビアホール内の
第1の金属配線層表面を被覆するスパッタ薄膜を選択的
に異方性エッチングする第6の工程と、ビアホールを介
して第1の金属配線層に接続する第2の金属配線層を形
成する第7の工程とを有することを特徴とする。
【0026】このように請求項1に係る半導体装置の製
造方法においては、3層構造の層間絶縁膜をなす第2の
絶縁膜、有機絶縁膜、及び第1の絶縁膜を選択的に異方
性エッチングして第1の金属配線層上にビアホールを開
口した後、不活性ガスを用いたスパッタエッチングによ
ってビアホール縁部の第2の絶縁膜側面をテーパ状にエ
ッチングする、いわゆるプラズマテーパエッチングによ
り、ビアホールの形状をワイングラス形状にすることが
可能になるため、このワイングラス形状のビアホールを
介して第1の金属配線層上に形成される第2の金属配線
層の断線が防止される。
【0027】また、第1の絶縁膜表面のなす凹凸形状の
段差がそれ程大きくない場合、基体全面に有機絶縁膜を
塗布する際に、その塗布量を調整して、第1の絶縁膜表
面のなす凹凸形状を平坦化すると共に、第1の金属配線
層上方の有機絶縁膜の塗布膜厚を膜剥がれが生じない程
度の厚さに制御することが可能になるため、有機絶縁膜
をエッチバックする必要がなくなり、有機絶縁膜の過剰
エッチングによる平坦性の悪化が防止される。
【0028】そして、この場合には、第1の金属配線層
上方に有機絶縁膜が残存するため、第1の金属配線層上
にビアホールを開口する際に、このビアホール内に有機
絶縁膜側面が露出することになるが、不活性ガスを用い
たスパッタエッチングによりビアホール縁部の第2の絶
縁膜側面をテーパ状にエッチングする際に、ビアホール
内に露出する有機絶縁膜側面が第2の絶縁膜から弾き出
された物質からなるスパッタ薄膜によって被覆されるた
め、この有機絶縁膜からの脱ガスが発生したり、有機絶
縁膜に含有される水分による金属の腐食が生じたりする
ことが防止され、これらに起因する接続不良が防止され
る。
【0029】また、ビアホール内に露出する有機絶縁膜
側面のスパッタ薄膜による被覆は、ビアホール縁部の第
2の絶縁膜側面をテーパ状にエッチングする、いわゆる
プラズマテーパエッチング工程において、同時的に実現
されるため、新たな工程の増加や繁雑化が防止される。
【0030】また、請求項2に係る半導体装置の製造方
法は、上記請求項1に係る半導体装置の製造方法におい
て、基体全面に有機絶縁膜を塗布して第1の絶縁膜表面
のなす凹凸形状を平坦化する工程の後、基体全面に第2
の絶縁膜を形成する工程の前に、基体全面に塗布した前
記有機絶縁膜をエッチバックする工程を有する構成とす
ることにより、第1の絶縁膜表面のなす凹凸形状の段差
が十分に大きい場合であっても、基体全面に有機絶縁膜
を塗布する際に、その塗布量を十分に多くして第1の絶
縁膜表面のなす凹凸形状を平坦化した後、この有機絶縁
膜をエッチバックして、第1の金属配線層上方に形成さ
れる有機絶縁膜の塗布膜厚を膜剥がれが生じない程度の
厚さに制御することが可能になるため、この第1の金属
配線層上方に形成される有機絶縁膜を完全に除去する必
要がなくなり、有機絶縁膜のエッチバック時の過剰エッ
チングによる平坦性の悪化が防止される。
【0031】なお、上記請求項1に係る半導体装置の製
造方法において、不活性ガスを用いたスパッタエッチン
グによってビアホール縁部の第2の絶縁膜側面をテーパ
状にエッチングする工程における不活性ガスとしては、
Arガスを用いることが好適である。
【0032】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1〜図9はそれぞれ
本発明の一実施形態に係る半導体装置の製造方法を示す
工程断面図である。先ず、Si基板10上に、SiO2
膜12を介して第1のAl合金層を形成した後、この第
1のAl合金層を所定の配線パターンに加工して、第1
のAl合金配線層14を形成する(図1参照)。
【0033】続いて、プラズマTEOS−CVD法を用
いて、基体全面に、層間絶縁膜としての第1のCVD膜
16を形成する(図2参照)。なお、この第1のCVD
膜16は、次の工程において第1のCVD膜16上に形
成する有機SOG膜中に含有する不純物が下地デバイス
に影響することを防止する機能を有している。
【0034】次いで、スピンコート法を用いて、基体全
面に、平坦化のための有機SOG膜18を塗布する。即
ち、この有機SOG膜18により、下地の形状に応じて
凹凸形状をなしている第1のCVD膜16の凹部を十分
に埋めて、有機SOG膜18表面がほぼ平坦になるよう
にする(図12参照)。
【0035】続いて、この有機SOG膜18をエッチバ
ックして、第1のCVD膜16の凹部を埋めている有機
SOG膜18を残存させると共に、第1のAl合金配線
層14上方の有機SOG膜18の膜厚を膜剥がれが生じ
ない程度の厚さに減少させる(図4参照)。
【0036】なお、この有機SOG膜18のエッチバッ
クを行う理由は、第1のCVD膜16のなす凹凸形状の
段差が十分に大きい場合、十分な量の有機SOG膜を塗
布する必要があるが、余りに厚い有機SOG膜18がウ
エーハ全面に存在すると、この有機SOG膜18の存在
が膜剥がれの原因となることから、有機SOG膜18の
膜厚を薄くして膜剥がれを防止するためである。但し、
従来の場合と異なり、第1のAl合金配線層14上方の
有機SOG膜18を完全に除去する必要はないため、膜
剥がれが生じない程度の厚さの有機SOG膜18を第1
のAl合金配線層14上方に残存させておく。
【0037】次いで、プラズマTEOS−CVD法を用
いて、基体全面に、層間絶縁膜としての第2のCVD膜
20を形成する。こうして、第2のCVD膜20によっ
て有機SOG膜18をキャップし、吸湿性を有する有機
SOG膜18表面が露出しないようにすると共に、第1
のCVD膜16、有機SOG膜18、及び第2のCVD
膜20が順に積層された3層構造の層間絶縁膜を形成す
る(図5参照)。
【0038】次いで、第1のAl合金配線層14上方の
第2のCVD膜20上に、ビアホールの開口パターンの
フォトレジスト22を形成した後、このフォトレジスト
22をマスクとする異方性エッチング法により、第2の
CVD膜20、有機SOG膜18、及び第1のCVD膜
16を順に選択的に異方性エッチングし、第1のAl合
金配線層14上にビアホール24を開口する。このと
き、ビアホール24内において、有機SOG膜18が露
出することになる(図6参照)。
【0039】次いで、フォトレジスト22を剥離した
後、ビアホール24縁部の第2のCVD膜20側面のプ
ラズマテーパエッチングを行う。即ち、ウェーハを装填
したダウンストリーム型のチャンバ内にArガスを導入
した後、例えば13.3Paの比較的低真空状態におい
て2kWのハイパワーを印加して、Arガスを放電する
ことにより、Arイオンによるスパッタエッチングを行
う。このとき、第2のCVD膜20の平坦な表面におけ
るエッチング速度に対して、ビアホール24縁部の第2
のCVD膜20のエッジ部におけるエッチング速度が相
対的に速くなるため、この第2のCVD膜20のエッジ
部が、ウェーハ面に垂直な方向に対して例えば45゜の
角度をなす形斜面になるようにテーパ状にエッチングさ
れていく。こうして、ビアホール24縁部の第2のCV
D膜20側面がプラズマテーパエッチングされて、ビア
ホール24の形状がいわゆるワイングラス形状となる。
【0040】また、このビアホール24縁部の第2のC
VD膜20側面のプラズマテーパエッチングにおいて
は、スパッタによって第2のCVD膜20側面から弾き
出された第2のCVD膜20の構成物質がスパッタ薄膜
26となってビアホール24内の側壁部及び底面部に堆
積付着する。即ち、ビアホール24内に露出する有機S
OG膜18側面、第1のCVD膜16側面、及び第1の
Al合金配線層14表面が、第2のCVD膜20の構成
物質からなるスパッタ薄膜26によって被覆される。こ
うして、このスパッタ薄膜26がビアホール24内に露
出していた有機SOG膜18側面をキャップする(図7
参照)。
【0041】次いで、異方性エッチング法を用いて、ビ
アホール24内の第1のAl合金配線層14上のスパッ
タ薄膜26のみをスライトエッチングして除去すると共
に、ビアホール24内の有機SOG膜18側面及び第1
のCVD膜16側面を被覆するスパッタ薄膜26は残存
させる(図8参照)。
【0042】次いで、基体全面に第2のAl合金層を形
成した後、この第2のAl合金層を所定の配線パターン
に加工して、ビアホール24を介して第1のAl合金配
線層14に接続する第2のAl合金配線層28を形成す
る(図9参照)。
【0043】このように本実施形態によれば、3層構造
の層間絶縁膜をなす第2のCVD膜20、有機SOG膜
18、及び第1のCVD膜16を選択的に異方性エッチ
ングして、第1のAl合金配線層14上にビアホール2
4を開口した後、Arイオンを用いたスパッタエッチン
グによってビアホール24縁部の第2のCVD膜20側
面をテーパ状にエッチングする、いわゆるプラズマテー
パエッチングにより、ビアホール24の形状がワイング
ラス形状となるため、このワイングラス形状のビアホー
ル24を介して第1のAl合金配線層14上に形成され
る第2のAl合金配線層28の断線を防止することがで
きる。
【0044】また、本実施形態によれば、スピンコート
法を用いて有機SOG膜18を塗布し、下地をなす第1
のCVD膜16の凹部を十分に埋めて平坦化した後、こ
の有機SOG膜18をエッチバックして第1のAl合金
配線層14上方の有機SOG膜18の膜厚を膜剥がれが
生じない程度の厚さに制御することにより、第1のAl
合金配線層14上方に形成される有機SOG膜18を完
全に除去する必要がなくなるため、有機SOG膜18の
エッチバック時の過剰エッチングによる平坦性の悪化を
防止することができ、多層配線の信頼性を向上させるこ
とができる。
【0045】また、本実施形態によれば、第1のAl合
金配線層14上方に有機SOG膜18を残存させるた
め、第1のAl合金配線層14上に開口するビアホール
24内に有機SOG膜18側面が露出することになる
が、Arイオンを用いたスパッタエッチングによりビア
ホール24縁部の第2のCVD膜20側面をテーパ状に
エッチングする際に、ビアホール24内に露出する有機
SOG膜18側面を第2のCVD膜20から弾き出され
た物質からなるスパッタ薄膜26によって被覆すること
により、この有機SOG膜18からの脱ガスが発生した
り、有機SOG膜18に含有される水分によるAlの腐
食が生じたりすることが防止されるため、これらに起因
する接続不良を防止して、多層配線の信頼性を向上させ
ることができる。
【0046】更に、本実施形態によれば、ビアホール2
4内に露出する有機SOG膜18側面のスパッタ薄膜2
6による被覆は、ビアホール24縁部の第2のCVD膜
20側面をテーパ状にエッチングする、いわゆるプラズ
マテーパエッチング工程において、同時的に実現される
ため、新たな工程の増加や繁雑化を防止して、製造コス
トの上昇を抑制することができる。
【0047】なお、上記実施形態においては、第1のC
VD膜16のなす凹凸形状の段差が大きい場合を想定し
て、平坦化のための有機SOG膜18の塗布量を十分に
多くして、第1のCVD膜16の凹部を十分に埋めて平
坦化した後、この有機SOG膜18をエッチバックし
て、第1のAl合金配線層14上方の有機SOG膜18
の膜厚を膜剥がれが生じない程度の厚さに制御している
が、第1のCVD膜16のなす凹凸形状の段差がそれ程
大きくない場合は、有機SOG膜18の塗布量を調整し
て、第1のCVD膜16の凹部を十分に埋めて平坦化す
ると共に、第1のAl合金配線層14上方の有機SOG
膜18の塗布膜厚を膜剥がれが生じない程度の厚さに制
御することが可能のなるため、有機SOG膜18をエッ
チバックする工程を省略することができる。この場合
も、当然に上記実施形態の場合と同様の効果を奏するこ
とができると共に、更に工程が簡略化され、製造コスト
を低減することができる。
【0048】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法によれば、次のような効果を奏
することができる。即ち、請求項1に係る半導体装置の
製造方法によれば、層間絶縁膜をなす第2の絶縁膜、有
機絶縁膜、及び第1の絶縁膜を選択的に異方性エッチン
グして第1の金属配線層上にビアホールを開口した後、
不活性ガスを用いたスパッタエッチングによってビアホ
ール縁部の第2の絶縁膜側面をテーパ状にエッチングす
ることにより、ビアホールの形状をワイングラス形状に
することが可能になるため、このワイングラス形状のビ
アホールを介して第1の金属配線層上に形成される第2
の金属配線層の断線を防止することができる。
【0049】また、第1の絶縁膜表面のなす凹凸形状の
段差がそれ程大きくない場合、基体全面に有機絶縁膜を
塗布する際に、その塗布量を調整して、第1の絶縁膜表
面のなす凹凸形状を平坦化すると共に、第1の金属配線
層上方に形成される有機絶縁膜の膜厚を膜剥がれが生じ
ない程度の厚さに制御することが可能になるため、有機
絶縁膜をエッチバックする必要がなくなり、有機絶縁膜
の過剰エッチングによる平坦性の悪化を防止することが
でき、従って信頼性の向上を実現することができる。
【0050】また、第1の金属配線層上方に有機絶縁膜
が残存するため、第1の金属配線層上に開口するビアホ
ール内に有機絶縁膜側面が露出することになるが、不活
性ガスを用いたスパッタエッチングによりビアホール縁
部の第2の絶縁膜側面をテーパ状にエッチングする際
に、ビアホール内に露出する有機絶縁膜側面が第2の絶
縁膜から弾き出された物質からなるスパッタ薄膜によっ
て被覆されるため、この有機絶縁膜からの脱ガスが発生
したり、有機絶縁膜に含有される水分による金属の腐食
が生じたりすることを防止し、これらに起因する接続不
良を防止することができ、従って信頼性の向上を実現す
ることができる。
【0051】また、ビアホール内に露出する有機絶縁膜
側面のスパッタ薄膜による被覆は、ビアホール縁部の第
2の絶縁膜側面をテーパ状にエッチングする、いわゆる
プラズマテーパエッチング工程において、同時的に実現
されるため、新たな工程の増加や繁雑化を防止すること
ができ、コストの上昇を抑制することができる。
【0052】また、請求項2に係る半導体装置の製造方
法によれば、基体全面に有機絶縁膜を塗布して第1の絶
縁膜表面のなす凹凸形状を平坦化する工程の後に、基体
全面に塗布した前記有機絶縁膜をエッチバックする工程
を設けることにより、第1の絶縁膜表面のなす凹凸形状
の段差が十分に大きい場合であっても、基体全面に有機
絶縁膜を塗布する際に、その塗布量を十分に多くして第
1の絶縁膜表面のなす凹凸形状を平坦化した後、この有
機絶縁膜をエッチバックして、第1の金属配線層上方に
形成される有機絶縁膜の膜厚を膜剥がれが生じない程度
の厚さに制御することが可能になるため、この第1の金
属配線層上方に形成される有機絶縁膜を完全に除去する
必要がなくなり、有機絶縁膜のエッチバック時の過剰エ
ッチングによる平坦性の悪化を防止することができ、従
って信頼性の向上を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その1)である。
【図2】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その2)である。
【図3】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その3)である。
【図4】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その4)である。
【図5】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その5)である。
【図6】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その6)である。
【図7】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その7)である。
【図8】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その8)である。
【図9】本発明の一実施形態に係る半導体装置の製造方
法を示す工程断面図(その9)である。
【図10】従来の半導体装置の製造方法を示す工程断面
図(その1)である。
【図11】従来の半導体装置の製造方法を示す工程断面
図(その2)である。
【図12】従来の半導体装置の製造方法を示す工程断面
図(その3)である。
【図13】従来の半導体装置の製造方法を示す工程断面
図(その4)である。
【図14】従来の半導体装置の製造方法を示す工程断面
図(その5)である。
【図15】従来の半導体装置の製造方法を示す工程断面
図(その6)である。
【図16】従来の半導体装置の製造方法を示す工程断面
図(その7)である。
【図17】従来の半導体装置の製造方法を示す工程断面
図(その8)である。
【図18】従来の半導体装置の製造方法を示す工程断面
図(その9)である。
【符号の説明】
10…Si基板、12…SiO2 膜、14…第1のAl
合金配線層、16…第1のCVD膜、18…有機SOG
膜、20…第2のCVD膜、22…レジスト、24…ビ
アホール、26…スパッタ薄膜、28…第2のAl合金
配線層、30…Si基板、32…SiO2 膜、34…第
1のAl合金配線層、36…第1のCVD膜、38…有
機SOG膜、40…第2のCVD膜、42…レジスト、
44…開口部、44a…ビアホール、46…第2のAl
合金配線層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に第1の金属配線層が形成
    されている基体全面に、第1の絶縁膜を形成する第1の
    工程と、 基体全面に有機絶縁膜を塗布して、前記第1の絶縁膜表
    面のなす凹凸形状を平坦化する第2の工程と、 基体全面に第2の絶縁膜を形成する第3の工程と、 前記第1の金属配線層上の前記第2の絶縁膜、前記有機
    絶縁膜、及び前記第1の絶縁膜を選択的に異方性エッチ
    ングして、前記第1の金属配線層上にビアホールを開口
    する第4の工程と、 不活性ガスを用いたスパッタエッチングにより、前記ビ
    アホール縁部の前記第2の絶縁膜側面をテーパ状にエッ
    チングすると共に、前記ビアホール内に露出する前記有
    機絶縁膜側面、前記第1の絶縁膜側面、及び前記第1の
    金属配線層表面を前記第2の絶縁膜から弾き出された物
    質からなるスパッタ薄膜によって被覆する第5の工程
    と、 前記ビアホール内の前記第1の金属配線層表面を被覆す
    る前記スパッタ薄膜を選択的に異方性エッチングする第
    6の工程と、 前記ビアホールを介して前記第1の金属配線層に接続す
    る第2の金属配線層を形成する第7の工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記第2の工程の後、前記第3の工程の前に、基体全面
    に塗布した前記有機絶縁膜をエッチバックする工程を有
    することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、 前記第5の工程における不活性ガスを用いたスパッタエ
    ッチングが、Arガスを用いたスパッタエッチングであ
    ることを特徴とする半導体装置の製造方法。
JP9181985A 1997-07-08 1997-07-08 半導体装置の製造方法 Pending JPH1126583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9181985A JPH1126583A (ja) 1997-07-08 1997-07-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9181985A JPH1126583A (ja) 1997-07-08 1997-07-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1126583A true JPH1126583A (ja) 1999-01-29

Family

ID=16110318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181985A Pending JPH1126583A (ja) 1997-07-08 1997-07-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1126583A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355864B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355864B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법
JP2006278942A (ja) * 2005-03-30 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US8367541B2 (en) 2005-03-30 2013-02-05 Fujitsu Semiconductor Limited Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JPH06342766A (ja) 半導体装置及びその作製方法
JPH0936228A (ja) 配線形成方法
JP3202657B2 (ja) 半導体装置の製造方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH1126583A (ja) 半導体装置の製造方法
JPH1041389A (ja) 半導体装置の製造方法
JPH08130302A (ja) 半導体装置及びその製造方法
JP2716156B2 (ja) 半導体装置の製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate
JP3950889B2 (ja) コンタクトホール充填方法
JPH0536839A (ja) 半導体装置の製造方法
JPH0435047A (ja) 半導体装置の多層配線形成方法
JPH03171758A (ja) 半導体装置及びその製造方法
US6309963B1 (en) Method for manufacturing semiconductor device
JPH09321141A (ja) 半導体装置の製造方法
KR100282073B1 (ko) 반도체장치제조방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JPH09139424A (ja) 半導体装置およびその製造方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
KR100235947B1 (ko) 반도체 소자의 제조방법
JP3252582B2 (ja) 半導体装置の製造方法
JPH09246379A (ja) 半導体集積回路装置およびその製造方法
JPH1012616A (ja) 半導体装置の製造方法
JPH0831930A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term