JP2018092158A - 表示装置 - Google Patents

Abstract

【課題】表示領域外の周辺領域中にベンディング領域を有する表示装置において、表示パネルの製造後の使用中にも、ベンディング領域や表示領域の周辺で発生し得るクラックなどの不良を検出できる表示装置を提供する。【解決手段】表示装置は、画素ＰＸおよびデータ線１７１を含む表示領域ＤＡと、表示領域ＤＡの外側に位置する周辺領域ＰＡと、周辺領域ＰＡに位置するパッド部ＰＤＡと、周辺領域ＰＡに位置し、ベンディングされているかベンディングされ得るベンディング領域ＢＤＡと、表示領域ＤＡとパッド部ＰＤＡとの間に位置し、スイッチング素子を含む第１クラック感知回路部ＢＣＤＡと、ベンディング領域ＢＤＡに位置する第１屈曲部を含み、パッド部ＰＤＡと第１クラック感知回路部ＭＣＤＡとの間に連結されている第１クラック感知線ＢＣＤａ，ＢＣＤｂと、を含む。【選択図】図１

Description

本開示は、表示装置に関し、より具体的には、ベンディング領域を含む表示装置に関する。

液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙａｙ、ＬＣＤ）、発光表示装置（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）などの表示装置は、映像を表示できる複数の画素と、複数の信号線とを含む表示パネルを含む。各画素は、データ信号の印加を受ける画素電極を含み、画素電極は、少なくとも一つのトランジスタに連結されてデータ信号の印加を受けることができる。表示パネルは積層された複数の層を含むことができる。

表示パネルの製造過程において、表示パネルが衝撃を受けて、基板、またはその上に積層された層に、クラック（ｃｒａｃｋ）が発生することがある。クラックは、時間の経過により漸次に大きくなったり、他の層または他の領域に広まったりして、表示パネルの不良が発生することがある。例えば、データ線または走査線といった信号線に、クラックが発生して断線したり抵抗が増加することもあり、クラックを通じて表示パネルの内部に水分などが侵入して発光素子の信頼性が落ちることがある。そのため、表示パネルの画素が発光しないかまたは誤発光するなどの様々な問題が発生する恐れがある。

特に、最近に開発されているフレキシブル表示装置（ｆｌｅｘｉｂｌｅ ｄｉｓｐｌａｙ）は、製造または使用中に、反ったり曲がったりすることがあるが、表示パネルの基板または積層された層に、微細ながらもクラックが存在すれば、初期には問題がなくても、時間の経過に連れて、表示パネルの反りまたは曲がりにより微細なクラックが、より大きいクラックへ発展することがある。

特開２００８−０１５２８７号公報 特開２０１６−１６２４４７号公報

本記載の実施形態の目的は、表示装置が含む表示パネルが、ベンディング領域を含み、ベンディング領域でベンディングされているかまたはベンディング可能な場合、表示装置のベンディング領域、およびベンディング領域以外の表示パネル周縁領域で発生し得る、クラックなどの不良を、すべて検出することができる表示装置を提供することにある。

本発明の一実施形態に係る表示装置は、(i)画素およびデータ線を含む表示領域と、(ii)前記表示領域の外側に位置する周辺領域と、(iii)前記周辺領域に位置するパッド部と、(iv)前記周辺領域に位置し、ベンディングされているかベンディングされ得るベンディング領域と、(v)前記表示領域と前記パッド部との間に位置し、スイッチング素子を含む第１クラック感知回路部と、(vi)前記ベンディング領域に位置する第１屈曲部を含み、前記パッド部と前記クラック感知回路部との間に連結されている第１クラック感知線と、を含む。

前記周辺領域で第１方向に伸びる第１検査データ線をさらに含み、前記第１クラック感知線の一端は前記パッド部に連結されており、前記第１クラック感知線の他端は前記第１検査データ線に連結されていてもよい。

前記周辺領域で前記第１方向に伸び、前記パッド部と連結されている第２検査データ線をさらに含み、前記第１クラック感知回路部は、第１スイッチング素子および第２スイッチング素子を含み、前記第１スイッチング素子は、前記第２検査データ線と連結されている入力端子および前記データ線のうちの第１データ線と連結されている出力端子を含み、前記第２スイッチング素子は、前記第１検査データ線と連結されている入力端子および前記データ線のうちの第２データ線と連結されている出力端子を含むことができる。

前記第２データ線は、前記画素のうちの第１色を示す画素と連結されていてもよい。

前記第１クラック感知回路部は、前記ベンディング領域と前記パッド部の間に位置することができる。

前記ベンディング領域を通過しながら共通電圧を伝達する共通電圧伝達線をさらに含み、前記ベンディング領域で前記第１クラック感知線は、前記共通電圧伝達線と前記周辺領域の外側周縁の間に位置することができる。

前記ベンディング領域を通過しながら共通電圧を伝達する共通電圧伝達線をさらに含み、前記ベンディング領域で前記共通電圧伝達線は、前記第１クラック感知線と前記周辺領域の外側周縁の間に位置することができる。

前記周辺領域のうち前記表示領域の周辺に位置する第２屈曲部を含み、前記パッド部と前記第１クラック感知回路部の間に連結されている第２クラック感知線と、前記周辺領域で前記第１方向に伸びる第３検査データ線と、をさらに含み、前記第２クラック感知線の一端は前記パッド部に連結されており、前記第２クラック感知線の他端は前記第３検査データ線に連結されていてもよい。

前記第１クラック感知回路部は、第３スイッチング素子をさらに含み、前記第３スイッチング素子は、前記第３検査データ線と連結されている入力端子および前記データ線のうちの第３データ線と連結されている出力端子を含むことができる。

前記第３データ線は、前記画素のうちの第２色を示す画素と連結されていてもよい。

前記第２データ線は、前記画素のうちの第１色を示す画素および第３色を示す画素と連結されていてもよい。

前記表示領域と前記パッド部の間に位置し、スイッチング素子を含む第２クラック感知回路部と、前記周辺領域のうち前記表示領域の周辺に位置する第２屈曲部を含み、前記パッド部と前記第２クラック感知回路部の間に連結されている第２クラック感知線と、をさらに含むことができる。

前記周辺領域で第１方向に伸びる第４検査データ線をさらに含み、前記第２クラック感知線の一端は前記パッド部に連結されており、前記第２クラック感知線の他端は前記第４検査データ線に連結されていてもよい。

前記周辺領域で前記第１方向に伸び、前記パッド部と連結されている第５検査データ線をさらに含み、前記第２クラック感知回路部は、第４スイッチング素子および第５スイッチング素子を含み、前記第４スイッチング素子は、前記第５検査データ線と連結されている入力端子および前記データ線のうちの第４データ線と連結されている出力端子を含み、前記第５スイッチング素子は、前記第４検査データ線と連結されている入力端子および前記データ線のうちの第５データ線と連結されている出力端子を含むことができる。

前記パッド部と前記第５検査データ線の間に位置するマッチング抵抗をさらに含むことができる。

前記第２データ線は、前記画素のうちの第１色を示す画素と連結されており、前記第５データ線は、前記画素のうちの第２色を示す画素と連結されていてもよい。

前記第２クラック感知回路部は、前記ベンディング領域と前記パッド部の間に位置することができる。

前記第２クラック感知線は、前記ベンディング領域を通過する部分を含み、前記ベンディング領域で、前記第１クラック感知線は前記第２クラック感知線と前記周辺領域の外側周縁の間に位置することができる。

前記第１クラック感知回路部と前記第２クラック感知回路部の間に前記ベンディング領域が位置することができる。
前記ベンディング領域に位置する抵抗線を含むストレインゲージをさらに含むことができる。

前記抵抗線は、前記第１クラック感知線と前記周辺領域の外側周縁の間に位置することができる。

一実施形態に係る表示装置は、複数の画素および複数のデータ線が位置する表示領域と、前記表示領域の外側に位置する周辺領域と、前記周辺領域に位置し、ベンディングされているかベンディングされ得るベンディング領域と、前記ベンディング領域に位置する第１クラック感知線と、前記周辺領域のうちの前記表示領域の少なくとも一辺周囲の領域に位置する第２クラック感知線と、を含む。

前記第１クラック感知線の一端と連結されている第１スイッチング素子および前記第１クラック感知線の他端と連結されている第２スイッチング素子を含む第１クラック感知回路部と、前記第２クラック感知線の一端と連結されている第３スイッチング素子および前記第２クラック感知線の他端と連結されている第４スイッチング素子を含む第２クラック感知回路部と、をさらに含むことができる。

前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子のそれぞれは、前記複数のデータ線のそれぞれと連結されていてもよい。

前記第１および第２スイッチング素子は、前記複数の画素のうちの第１色を示す第１色画素と連結されており、前記第３および第４スイッチング素子は、前記複数の画素のうちの前記第１色と異なる第２色を示す第２色画素と連結されていてもよい。

好ましい一実施形態の表示装置は、
(i) 九十九折（つづらおり、zigzag folded shape）状に延びるクラック感知線と、
(ii) 表示パネルの一端のパッド部中に備えられ、テストの際に、クラック感知線の一端にテスト電圧を供給するためのテストパッドと、
(iii) 一連の検査用スイッチング素子であって、
各検査用スイッチング素子は、入力端子が検査データ線を介して、クラック感知線の他端と接続され、出力端子が、表示領域に画像データを供給するための一のデータ線に接続される検査用スイッチング素子と、
(iv) 検査用スイッチング素子をターンオンするための検査ゲート線と、を含む。

また、さらに好ましい一実施形態の表示装置は、
(vi) 検査用スイッチング素子と交互に配置され、同じ検査ゲート線によってターンオンされる一連のダミー検査用スイッチング素子を、さらに含み、各ダミー検査用スイッチング素子は、入力端子が、ダミー検査データ線を介して、上記のテストパッドに接続され、出力端子が他の一のデータ線に接続される。

本記載の実施形態によると、ベンディング領域を含む表示装置にて、ベンディング領域、および、ベンディング領域以外の表示パネル周縁領域で発生し得るクラックなどの不良をすべて検出することができる。

一実施形態に係る表示装置が含む表示パネルの概略的な平面図である。 一実施形態に係る表示パネルがベンディングされた状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 図３に示した表示装置のＩＩＩ−ＩＩＩａ線による断面図である。 一実施形態に係る表示装置の一つの画素に対する配置図である。 図５に示した実施形態による表示装置のＶ−Ｖａ線による断面図である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域以外の周辺領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域以外の周辺領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域およびベンディング領域以外の周辺領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図であり、ベンディング領域およびベンディング領域以外の周辺領域にクラックが発生した場合の画素の点灯状態を示す図面である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 図１３に示した実施形態による表示装置のＸＩＩＩ−ＸＩＩＩａ線による断面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 一実施形態に係る表示装置が含む表示パネルのベンディング領域を拡大して示す平面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 一実施形態に係る表示装置が含む表示パネルのベンディング領域を拡大して示す平面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。 一実施形態に係る表示装置が含む表示パネルの平面図である。

以下、添付した図面を参照して本発明の多様な実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。本発明は、多様な異なる形態に具現することができ、ここで説明する実施形態に限定されない。

本発明を明確に説明するために、説明上、不要な部分は省略し、明細書全体にわたって同一または類似する構成要素については同一の参照符号を付した。

図面に示された各構成の大きさおよび厚さは、説明の便宜のために任意に示したため、本発明が必ず図示されたものに限定されるのではない。図面において、複数の層および領域を明確に表現するために厚さを拡大して示した。そして、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。

層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという時には、中間にまた他の部分がないことを意味する。また、基準になる部分の「上」にあるということは、基準になる部分の上または下に位置することであり、必ず重力反対方向に向かって「上」に位置することを意味するのではない。

明細書全体において、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことが できることを意味する。

まず、図１および図２を参照して一実施形態に係る表示装置について説明する。

図１および図２を参照すると、一実施形態に係る表示装置は、表示領域ＤＡおよび周辺領域ＰＡを含む表示パネル１０００を含む。周辺領域ＰＡは、表示領域ＤＡの外側に位置する領域である。

表示領域ＤＡは、複数の画素ＰＸおよび複数の信号線を含む。

表示領域ＤＡは、ｘ方向およびｙ方向に平行な面の上で映像を表示することができる。以下でｘ方向およびｙ方向に垂直な方向に見た時に観察される構造を平面上の構造といい、ｘ方向およびｙ方向に垂直な方向に切断した時に見える構造を断面上の構造という。

信号線は、ゲート信号を伝達する複数のゲート線（図示せず）およびデータ信号を伝達する複数のデータ線１７１を含む。データ線１７１は、表示領域ＤＡでほぼｙ方向に伸び、周辺領域ＰＡに延長されて周辺領域ＰＡに位置するパッド部ＰＤＡに連結されてもよい。

画素ＰＸは、少なくとも一つのスイッチング素子（図示せず）およびこれに連結された画素電極（図示せず）を含むことができる。スイッチング素子は、表示パネル１０００に集積されているトランジスタなどの三端子素子であってもよい。スイッチング素子は、ゲート線が伝達するゲート信号によりターンオンまたはターンオフされてデータ信号を選択的に画素電極に伝達することができる。

色表示を具現するために各画素ＰＸは特定色のうちの一つを表示することができ、これらの特定色が表示する映像の合計で所望の色の映像が認識され得る。複数の画素ＰＸが表示する特定色の例としては、赤色、緑色および青色の三原色、またはイエロー、シアンおよびマゼンタなどの三原色などが挙げられ、これらの三原色以外に白色のような少なくとも一つの他の色をさらに含むこともできる。

表示パネル１０００は、画素ＰＸおよび信号線が形成されている基板１１０をさらに含むことができる。基板１１０は、ガラス、プラスチックなどを含むことができ、柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を有することができる。例えば、基板１１０は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンテレフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリアリレート（ＰＡＲ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）またはポリイミド（ＰＩ）などの多様なプラスチック、金属薄膜または超薄型ガラスなどを含むことができる。

周辺領域ＰＡは、パッド部ＰＤＡ、ベンディング領域ＢＤＡ、メインクラック感知線ＭＣＤａ、ＭＣＤｂ、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂ、メインクラック感知回路部ＭＣＤＡ、そしてベンディングクラック感知回路部ＢＣＤＡを含むことができる。

パッド部ＰＤＡは、表示パネル１０００の一側周縁に位置してもよく、駆動ＩＣチップ（図示せず）または膜ＩＣ（図示せず）のパッドと電気的に連結され得る複数のパッド（図示せず）を含むことができる。図示していないが、一実施形態に係る表示装置は、パッド部ＰＤＡを通じて表示パネル１０００と電気的に連結されている駆動チップまたは膜ＩＣをさらに含むことができる。膜ＩＣは、フィルムの形態であってもよく、取り付けられた駆動ＩＣチップを含むことができる。表示パネル１０００の上に位置するか、膜ＩＣの上に位置する駆動ＩＣチップは、画素ＰＸを駆動するためのデータ信号を生成するデータ駆動部、タイミングコントローラーなどを含むことができ、多様な駆動電圧を表示パネル１０００に伝達することができる。

このパッド部ＰＤＡには、クラックなどの不良の有無を検査する際に、テスト電圧を供給するためのテストパッドが含まれうる。なお、この検査の際には、表示領域内に画像データを伝達するためのデータ線には、電圧を印加しないままとすることができる。また、この検査は、定期的に自動的に行うように、表示装置の制御部にてプログラムされてもよく、また、ユーザーなどが、検査を開始するようにすることもできる。

ベンディング領域ＢＤＡは、表示パネル１０００をｘ方向に横切って延長されてもよい。図１は、表示パネル１０００がベンディング領域ＢＤＡで曲がらずに広げて延ばされた状態を示し、図２は、表示パネル１０００がベンディング領域ＢＤＡでベンディングされた状態を概略的に示す。図２を参照すると、表示パネル１０００は、ベンディング領域ＢＤＡで曲がって、ベンディング領域ＢＤＡよりも外側に位置する周辺領域ＰＡが、表示パネル１０００の後方に倒されて巻き上げられ、前面からは見えない。ベンディング領域ＢＤＡには、複数の配線を通すことができ、複数の配線は、ベンディング領域ＢＤＡで、ほぼｙ方向に伸びてもよい。ベンディング領域ＢＤＡで基板１１０の少なくとも一部が除去されてもよい。例えばｘ方向の両端部または中央部が省かれていてもよい。

メインクラック感知線ＭＣＤａ、ＭＣＤｂは、周辺領域ＰＡ内にあって、表示領域ＤＡの周辺に位置することができる。具体的に、メインクラック感知線ＭＣＤａ、ＭＣＤｂは、表示領域ＤＡをその左側、右側および上側から囲むように、表示領域ＤＡの周縁に沿って伸びる形態に配置されてもよい。例えば、一方のメインクラック感知線ＭＣＤａは、表示領域ＤＡの左側の周辺領域ＰＡでほぼｙ方向に長く伸びる部分、および、表示領域ＤＡの左半部上側の周辺領域ＰＡでほぼｘ方向に長く伸びる部分を含み、他方のメインクラック感知線ＭＣＤｂは、表示領域ＤＡの右側の周辺領域ＰＡでほぼｙ方向に長く伸びる部分、および、表示領域ＤＡの右半部上側の周辺領域ＰＡでほぼｘ方向に長く伸びる部分を含むことができる。

左右のメインクラック感知線ＭＣＤａ、ＭＣＤｂは、パッド部ＰＤＡから始まってベンディング領域ＢＤＡを通過し、周辺領域ＰＡで表示領域ＤＡの周辺に沿って伸び、表示領域ＤＡの左右側および／または上側の周辺領域ＰＡで１回以上往復して少なくとも一つの屈曲部を形成した後、再びベンディング領域ＢＤＡを通過してメインクラック感知回路部ＭＣＤＡに連結されてもよい。メインクラック感知線ＭＣＤａ、ＭＣＤｂの一端はパッド部ＰＤＡと連結されてテスト電圧の印加を受けることができ、他端はメインクラック感知回路部ＭＣＤＡと連結されてもよい。

図示したものとは異なり、左側および右側のメインクラック感知線ＭＣＤａ、ＭＣＤｂは表示領域ＤＡの上側で互いに連結されていてもよい。

メインクラック感知線ＭＣＤａ、ＭＣＤｂは、ベンディング領域ＢＤＡの上下の縁の近傍に位置する少なくとも一つのコンタクト部（図示せず）を含むことができる。メインクラック感知線ＭＣＤａ、ＭＣＤｂは、コンタクト部を基準に断面上で互いに異なる層に位置する部分を含むことができる。コンタクト部は少なくとも一つの接触孔を含むことができる。

２つのベンディングクラック感知線ＢＣＤａ、ＢＣＤｂは、それぞれベンディング領域ＢＤＡの左右の端部に位置し、ほぼｙ方向に長く伸びる部分を含むことができる。ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂは、パッド部ＰＤＡから始まって、ベンディング領域ＢＤＡ内で１回以上往復して屈曲部を形成した後、ベンディングクラック感知回路部ＢＣＤＡに連結されてもよい。ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの一端はパッド部ＰＤＡと連結されてテスト電圧の印加を受けることができ、他端はベンディングクラック感知回路部ＢＣＤＡと連結されてもよい。

ベンディング領域ＢＤＡ内で、左側のベンディングクラック感知線ＢＣＤａは、左側のメインクラック感知線ＭＣＤａと、基板１１０の周縁との間に位置することができる。基板１１０の周縁は、周辺領域ＰＡの周縁と同一であってもよい。同様に、ベンディング領域ＢＤＡ内にて、右側のベンディングクラック感知線ＢＣＤｂは、右側のメインクラック感知線ＭＣＤｂと、基板１１０の周縁または周辺領域ＰＡの周縁との間に位置することができる。

ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂは、ベンディング領域ＢＤＡの上下の縁の近傍に位置する少なくとも一つのコンタクト部（図示せず）を含むことができ、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂはコンタクト部を基準に断面上で互いに異なる層に位置する部分を含むことができる。コンタクト部は少なくとも一つのコンタクトホール（接触孔）を含むことができる。

ベンディングクラック感知回路部ＢＣＤＡは、平面上でベンディング領域ＢＤＡとメインクラック感知回路部ＭＣＤＡの間に位置することができるが、これに限定されるのではない。図示したものとは異なり、メインクラック感知回路部ＭＣＤＡとベンディングクラック感知回路部ＢＣＤＡのうちの少なくとも一つは、ベンディング領域ＢＤＡと表示領域ＤＡとの間に位置することもでき、メインクラック感知回路部ＭＣＤＡが、ベンディング領域ＢＤＡとベンディングクラック感知回路部ＢＣＤＡとの間に位置することもできる。

左右のメインクラック感知線ＭＣＤａ、ＭＣＤｂとメインクラック感知回路部ＭＣＤＡは、表示パネル１０００の周辺領域ＰＡで、基板１１０または基板１１０の上に積層された層に発生するクラック、浮きなどの不良を、インクラック感知線ＭＣＤａ、ＭＣＤｂの抵抗変化を通じて感知することができる。左右のメインクラック感知線ＭＣＤａ、ＭＣＤｂの抵抗変化は、メインクラック感知回路部ＭＣＤＡを用いる検査により、それぞれ確認することができ、詳しくは、図７〜１２を用いて後で説明するように、表示領域ＤＡの点灯状態を検査して確認することができる。

左右のベンディングクラック感知線ＢＣＤａ、ＢＣＤｂとベンディングクラック感知回路部ＢＣＤＡは、ベンディング領域ＢＤＡの左右の端部で発生するクラック、浮きなどの不良を、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの抵抗変化を通じて感知することができる。ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの抵抗変化は、ベンディングクラック感知回路部ＢＣＤＡを通じて表示領域ＤＡの点灯状態を検査して確認することができる。

次に、前述した図１および図２と共に図３乃至図６を参照して一実施形態に係る表示装置の具体的な構造について説明する。以降、前述した実施形態と同一の構成要素については同一の図面符号を付与し、同一の説明は省略する。

まず、図３を参照して表示装置の平面構造について主に説明した後、図４を参照して表示装置の断面構造について説明する。

図３を参照すると、表示領域ＤＡに位置する複数の画素ＰＸは、特定色の例として赤色、緑色および青色を表示することができる。四角形をなすように隣接した四つの画素ＰＸは、二つの緑色画素Ｇ、一つの赤色画素Ｒ、そして一つの青色画素Ｂを含むことができる。緑色画素Ｇだけを含む画素列（ｐｉｘｅｌ ｃｏｌｕｍｎ）と、赤色画素Ｒと青色画素Ｂを含む画素列とはｘ方向に交互に配列されてもよく、赤色画素Ｒと青色画素Ｂは各画素列でｙ方向に交互に配列されていてもよい。しかし、複数の画素ＰＸの配置は図示したものに限定されず、多様な方式で配置されてもよい。

表示領域ＤＡに位置する複数の信号線は、ゲート信号を伝達する複数のゲート線１２１をさらに含むことができる。複数のゲート線１２１のそれぞれは、ほぼｘ方向に伸び、データ線１７１と交差することができる。各画素Ｒ、Ｇ、Ｂは一つのデータ線１７１と少なくとも一つのゲート線１２１に連結されていてもよい。

表示パネル１０００は、周辺領域ＰＡに位置し、複数のゲート線１２１と連結されてゲート信号をかというゲート駆動部４００ａ、４００ｂをさらに含むことができる。ゲート駆動部４００ａ、４００ｂは、表示領域ＤＡに位置する複数の信号線およびスイッチング素子と共に基板１１０の上に形成されてもよい。図３は、表示領域ＤＡを中心に左右両側にゲート駆動部４００ａ、４００ｂがそれぞれ位置する例を示すが、これに限定されず、表示領域ＤＡの左右の一方の側に位置する一つのゲート駆動部４００ａ、４００ｂが省略されることもできる。

図３を参照すると、メインクラック感知線ＭＣＤａ、ＭＣＤｂのそれぞれは、表示領域ＤＡの外側の周辺領域ＰＡのうち、特に左右側および／または上側の周辺領域ＰＡで複数回往復して蛇行状をなす屈曲部を有することができる。具体的に、メインクラック感知線ＭＣＤａ、ＭＣＤｂのそれぞれは、表示領域ＤＡの左右の周辺領域ＰＡで複数回上下に往復して一つ以上の蛇行状をなす屈曲部を有し、表示領域ＤＡの上側の周辺領域ＰＡで左右に複数回往復して一つ以上の蛇行状をなす屈曲部を有することができる。

メインクラック感知線ＭＣＤａ、ＭＣＤｂの一端はパッド部ＰＤＡに連結されており、メインクラック感知線ＭＣＤａ、ＭＣＤｂの他端は、検査データ線ＴＤａ２、ＴＤｂ２にそれぞれ連結される。メインクラック感知線ＭＣＤａと連結された検査データ線ＴＤａ２の一端と、メインクラック感知線ＭＣＤｂと連結された検査データ線ＴＤｂ２の一端とは、互いに対向するが、互いに離隔し、電気的に連結されていなくてもよい。それぞれの検査データ線ＴＤａ２、ＴＤｂ２は、ベンディング領域ＢＤＡとパッド部ＰＤＡの間の領域でほぼｘ方向に伸びてもよく、データ線１７１と絶縁されて交差することができる。

メインクラック感知回路部ＭＣＤＡは、検査データ線ＴＤ１を含むことができる。検査データ線ＴＤ１は、ベンディング領域ＢＤＡとパッド部ＰＤＡの間の領域でほぼｘ方向に伸びてもよく、データ線１７１と絶縁されて交差することができる。

検査データ線ＴＤ１は、パッド部ＰＤＡと連結されていてもよい。図示した通り、検査データ線ＴＤ１は、パッド部ＰＤＡと連結されたメインクラック感知線ＭＣＤａ、ＭＣＤｂの一端と連結されていてもよい。メインクラック感知線ＭＣＤａ、ＭＣＤｂと検査データ線ＴＤ１とは、パッド部ＰＤＡから、実質的に同一のテスト電圧を伝達されて受けることができる。

メインクラック感知回路部ＭＣＤＡは、複数のスイッチング素子Ｑ１、Ｑ２および検査ゲート線ＴＧ１をさらに含むことができる。複数のスイッチング素子Ｑ１、Ｑ２は、ほぼｘ方向に一列に配列されてもよく、複数のスイッチング素子Ｑ１、Ｑ２は、複数のデータ線１７１のうちの一部に、それぞれ対応するようにして配置されてもよい。具体的に、スイッチング素子Ｑ１、Ｑ２は、二つのデータ線１７１毎に一つずつ配置されてもよい。検査ゲート線ＴＧ１は、ほぼｘ方向に伸びてもよい。

スイッチング素子Ｑ１、Ｑ２のゲート端子は、検査ゲート線ＴＧ１に連結されており、出力端子は、対応するデータ線１７１に連結されている。スイッチング素子Ｑ１、Ｑ２が連結されたデータ線１７１が表示領域ＤＡで連結されている画素が示す色は特定の一つの色を含むことができる。例えば図３に示した通り、スイッチング素子Ｑ１、Ｑ２が連結されたデータ線１７１が、表示領域ＤＡで連結されている画素は、すべて緑色画素Ｇであってもよいが、これに限定されるのではない。

スイッチング素子Ｑ１の入力端子は、検査データ線ＴＤ１に連結されており、スイッチング素子Ｑ２の入力端子は、検査データ線ＴＤａ２、ＴＤｂ２に連結されている。

スイッチング素子Ｑ２は、メインクラック感知回路部ＭＣＤＡの一部の領域、例えば表示パネル１０００の左側の一部および右側の一部の領域に位置し、残りの領域にスイッチング素子Ｑ１が配置されてもよい。スイッチング素子Ｑ２が位置する領域で複数のスイッチング素子Ｑ２がｘ方向に隣接して位置することができる。しかし、スイッチング素子Ｑ１、Ｑ２の配置はこれに限定されるのではない。

図３を参照すると、パッド部ＰＤＡと検査データ線ＴＤ１の間にマッチング抵抗Ｒ１、Ｒ２が連結されていてもよい。パッド部ＰＤＡを通じて印加されたテスト電圧は、マッチング抵抗Ｒ１、Ｒ２を経て第１電圧差の分だけ減圧された後、検査データ線ＴＤ１に印加されてスイッチング素子Ｑ１の入力端子に印加され得る。一方、パッド部ＰＤＡを通じて印加されたテスト電圧は、メインクラック感知線ＭＣＤａ、ＭＣＤｂに伝達され、メインクラック感知線ＭＣＤａ、ＭＣＤｂの配線抵抗により第２電圧差の分だけ減圧された電圧が、検査データ線ＴＤａ２、ＴＤｂ２を経て、メインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ２の入力端子に印加され得る。マッチング抵抗Ｒ１、Ｒ２の抵抗値は、メインクラック感知線ＭＣＤａ、ＭＣＤｂの配線抵抗と、同じかまたは類似していてもよい。または、メインクラック感知線ＭＣＤａ、ＭＣＤｂにクラックや浮きなどの損傷がないため、正常状態である場合には、第１電圧差と第２電圧差が、互いに実質的に同じかまたは同等になるよう決められ得る。しかし、これに限定されず、マッチング抵抗Ｒ１、Ｒ２の抵抗値は、クラック感知感度などの必要に応じて適切な値で決められ得る。例えば、マッチング抵抗Ｒ１、Ｒ２の抵抗値は、メインクラック感知線ＭＣＤａ、ＭＣＤｂの配線抵抗のほぼ１．５倍に決められ得る。

図３を参照すると、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂのそれぞれは、ベンディング領域ＢＤＡの左右周縁領域で１回以上、上下に往復して蛇行状をなす、屈曲部を有することができる。

ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの一端はパッド部ＰＤＡに連結されており、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの他端は、検査データ線ＴＤａ４、ＴＤｂ４にそれぞれ連結される。ベンディングクラック感知線ＢＣＤａと連結された検査データ線ＴＤａ４の一端と、ベンディングクラック感知線ＢＣＤｂと連結された検査データ線ＴＤｂ４の一端とは、互いに対向するが、互いに離隔して電気的に連結されていなくてもよい。それぞれの検査データ線ＴＤａ４、ＴＤｂ４は、ベンディング領域ＢＤＡとパッド部ＰＤＡの間の領域で、ほぼｘ方向に伸びてもよく、データ線１７１と絶縁されて交差することができる。

ベンディングクラック感知回路部ＢＣＤＡは、検査データ線ＴＤ３を含むことができる。検査データ線ＴＤ３は、ベンディング領域ＢＤＡとパッド部ＰＤＡの間の領域で、ほぼｘ方向に伸びてもよく、データ線１７１と絶縁されて交差することができる。

検査データ線ＴＤ３は、パッド部ＰＤＡと連結されていてもよい。図示した通り、検査データ線ＴＤ３は、パッド部ＰＤＡに連結されているベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの一端と連結されていてもよい。ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂと検査データ線ＴＤ３は、パッド部ＰＤＡから実質的に同一のテスト電圧の伝達を受けることができる。

ベンディングクラック感知回路部ＢＣＤＡは、複数のスイッチング素子Ｑ３、Ｑ４および検査ゲート線ＴＧ２をさらに含むことができる。複数のスイッチング素子Ｑ３、Ｑ４は、ほぼｘ方向に一列に配列されてもよく、複数のスイッチング素子Ｑ３、Ｑ４は、複数のデータ線１７１のうちの一部に、それぞれ対応して配置されてもよい。具体的に、スイッチング素子Ｑ３、Ｑ４は、二つのデータ線１７１毎に一つずつ配置されてもよい。検査ゲート線ＴＧ２は、ほぼｘ方向に伸びてもよい。

スイッチング素子Ｑ３、Ｑ４のゲート端子は、検査ゲート線ＴＧ２に連結されており、出力端子は、対応するデータ線１７１に連結されている。スイッチング素子Ｑ３、Ｑ４が連結されたデータ線１７１が表示領域ＤＡで連結されている画素が示す色は一つまたは二つの特定色を含むことができる。例えば図３に示した通り、スイッチング素子Ｑ３、Ｑ４が連結されたデータ線１７１が表示領域ＤＡで連結されている画素列は、赤色画素Ｒと青色画素Ｂが交互に配列されている画素列であってもよいが、これに限定されるのではない。

スイッチング素子Ｑ３の入力端子は、検査データ線ＴＤ３に連結されており、スイッチング素子Ｑ４の入力端子は、検査データ線ＴＤａ４、ＴＤｂ４に連結されている。

スイッチング素子Ｑ４は、ベンディングクラック感知回路部ＢＣＤＡの一部の領域、例えば表示パネル１０００の左側の一部および右側の一部の領域に位置し、残りの領域にスイッチング素子Ｑ３が配置されてもよい。スイッチング素子Ｑ４が位置する領域では、複数のスイッチング素子Ｑ４が、ｘ方向に順次隣接して位置することができる。また、スイッチング素子Ｑ３が位置する領域では、複数のスイッチング素子Ｑ３が、ｘ方向に順次隣接して位置することができる。しかし、スイッチング素子Ｑ３、Ｑ４の配置はこれに限定されるのではない。

図３を参照すると、メインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ１、Ｑ２と、ベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ３、Ｑ４とは、ｘ方向に配列された複数のデータ線１７１に、順に連結されていてもよい。つまり、ｘ方向に沿って、メインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ１、Ｑ２と、ベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ３、Ｑ４とが、交互に配置されてもよい。言い換えると、ｘ方向に配列されるデータ線１７１は、一つがメインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ１、Ｑ２に連結されると、その隣の他の一つがベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ３、Ｑ４に連結されるという具合に、交互に2種の感知回路部に連結されうる。

図示していないが、パッド部ＰＤＡと検査データ線ＴＤ３の間にマッチング抵抗（図示せず）が連結されていてもよい。しかし、このようなマッチング抵抗は、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの配線抵抗が大きくない場合、省略されてもよい。

次に、前述した図１乃至図３と共に図４を参照して一実施形態に係る表示装置の断面構造について説明する。

図４を参照すると、基板１１０の上にバリア層１２０が位置することができる。バリア層１２０は、図示した通り複数の層を含むこともでき、単一層からなることもできる。

バリア層１２０の上にはアクティブパターンが位置する。アクティブパターンは、表示領域ＤＡに位置するアクティブパターン１３０と、周辺領域ＰＡに位置するアクティブパターン１３０ｄを含むことができる。アクティブパターン１３０、１３０ｄのそれぞれは、ソース領域およびドレイン領域と、これらの間に位置するチャンネル領域を含むことができる。アクティブパターンは、非晶質シリコン、多結晶シリコン、または酸化物半導体などを含むことができる。

アクティブパターン１３０、１３０ｄの上には第１絶縁層１４１が位置し、第１絶縁層１４１の上には第１導電層が位置することができる。第１導電層は、表示領域ＤＡに位置するアクティブパターン１３０と平面図にて重複する導電体１５５、周辺領域ＰＡに位置するアクティブパターン１３０ｄと平面図にて重複する導電体１５０ｄ、そして前述した複数のゲート線１２１、検査ゲート線ＴＧ１、ＴＧ２などを含むことができる。

アクティブパターン１３０、およびこれと平面図にて重複する第１導電層の導電体１５５は、組み合わさってにトランジスタＴＲａを形成し、アクティブパターン１３０ｄ、およびこれと重複する第１導電層の導電体１５０ｄは、組み合わさってトランジスタＴＲｄを形成することができる。表示領域ＤＡのトランジスタＴＲａは、表示領域ＤＡに位置する画素ＰＸ、Ｒ、Ｇ、Ｂに含まれているスイッチング素子として機能することができ、周辺領域ＰＡのトランジスタＴＲｄは、例えばゲート駆動部４００ａ、４００ｂが含むスイッチング素子（図示せず）として機能するか、メインクラック感知回路部ＭＣＤＡまたはベンディングクラック感知回路部ＢＣＤＡに含まれている複数のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４として機能することができる。画素ＰＸの具体的な構造の一例については後述する。

第１導電層および第１絶縁層１４１の上には第２絶縁層１４２が位置することができ、第２絶縁層１４２の上には第２導電層が位置することができる。第２導電層は、前述したメインクラック感知線ＭＣＤａ、ＭＣＤｂを含むことができる。これとは異なり、メインクラック感知線ＭＣＤａ、ＭＣＤｂは、第１導電層と同一層に位置し、同一の物質を含むこともできる。

第２導電層は、前述した検査データ線ＴＤ１、ＴＤａ２、ＴＤｂ２、ＴＤ３、ＴＤａ４、ＴＤｂ４などをさらに含むことができる。これとは異なり、検査データ線ＴＤ１、ＴＤａ２、ＴＤｂ２、ＴＤ３、ＴＤａ４、ＴＤｂ４のうちの少なくとも一つは第１導電層に位置することもできる。

第１導電層および第２導電層のうちの少なくとも一つは、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、これらの合金など金属を含むことができる。

第２導電層および第２絶縁層１４２の上には第３絶縁層１６０が位置することができる。

第１絶縁層１４１、第２絶縁層１４２、そして第３絶縁層１６０のうちの少なくとも一つは、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）などの無機絶縁物質および／または有機絶縁物質を含むことができる。ベンディング領域ＢＤＡで第１絶縁層１４１、第２絶縁層１４２および第３絶縁層１６０のうちの少なくとも一つの少なくとも一部が除去されてもよい。

第１絶縁層１４１、第２絶縁層１４２および第３絶縁層１６０は、トランジスタＴＲａ、ＴＲｄのソース領域および／またはドレイン領域の上にそれぞれ位置するコンタクトホール（接触孔）１６５、１６５ｄを含むことができる。

第３絶縁層１６０の上には第３導電層が位置することができる。第３導電層は、接触孔１６５、１６５ｄを通じてトランジスタＴＲａ、ＴＲｄのソース領域またはドレイン領域と連結されている導電体１７０、１７０ｄ、電圧伝達線１７７、そして前述したデータ線１７１などを含むことができる。電圧伝達線１７７は、周辺領域ＰＡに位置することができ、共通電圧（ＥＬＶＳＳ）といった一定の電圧を伝達することができる。

第３導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、これらの合金などの金属を含むことができる。

第３導電層と第３絶縁層１６０の上には保護膜１８０が位置する。保護膜１８０は、無機絶縁物質および／またはポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌｉｃｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｓｉｎ）などの有機絶縁物質を含むことができ、保護膜１８０の上面は実質的に平坦に形成されてもよい。保護膜１８０は、周辺領域ＰＡに位置する電圧伝達線１７７の上に位置するコンタクトホール（接触孔）１７７ｄを含むことができる。

保護膜１８０の上には画素電極層が位置する。画素電極層は、表示領域ＤＡの各画素ＰＸに対応する画素電極１９１、そして周辺領域ＰＡに位置する電圧伝達電極１９７を含むことができる。電圧伝達電極１９７は、保護膜１８０のコンタクトホール１７７ｄを通じて電圧伝達線１７７と物理的、電気的に連結されて共通電圧（ＥＬＶＳＳ）の伝達を受けることができる。

画素電極層は、半透過性導電物質または反射性導電物質を含むことができる。

保護膜１８０および画素電極層の上には画素定義層（画素開口を区切るバンプ）３５０が位置する。画素定義層３５０は、画素電極１９１の上に位置する開口部３５１を有し、周辺領域ＰＡに位置する少なくとも一つのダム部分３５０ｄをさらに含むことができる。ダム部分３５０ｄは、平面上で基板１１０の周縁と平行に伸びてもよい。ダム部分３５０ｄの一部はコンタクトホール１７７ｄ内に位置することができる。ダム部分３５０ｄの上にはスペーサ３６０ｄがさらに位置することができる。

図４を参照すると、メインクラック感知線ＭＣＤａ、ＭＣＤｂは、ダム部分３５０ｄを基準にして、外側に位置することができるが、これに限定されるのではない。つまり、メインクラック感知線ＭＣＤａ、ＭＣＤｂは、ダム部分３５０ｄを基準にして、内側に位置することもできる。

電圧伝達電極１９７は、画素定義層３５０により覆われない部分を含む。

画素定義層３５０は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、ポリイミド系（ｐｏｌｙｉｍｉｄｅ）樹脂などの感光性物質を含むことができる。

画素電極１９１の上には発光層３７０が位置する。発光層３７０は、画素定義層３５０の開口部３５１内に位置する部分を含むことができる。発光層３７０は、周辺領域ＰＡに位置し、画素定義層３５０の上に位置する少なくとも一つのダミー発光層３７０ｄを、さらに含むことができる。発光層３７０は、有機発光物質または無機発光物質を含むことができる。

発光層３７０の上には共通電極２７０が位置する。共通電極２７０は、画素定義層３５０の上にも形成され、複数の画素ＰＸにかけて連続的に形成されるのであってもよい。共通電極２７０は、周辺領域ＰＡで電圧伝達電極１９７と物理的かつ電気的に連結されて、共通電圧（ＥＬＶＳＳ）の伝達を受けることができる。共通電極２７０は、導電性透明物質を含むことができる。

各画素ＰＸの画素電極１９１、発光層３７０および共通電極２７０は、組み合わさって発光ダイオードＥＤをなし、画素電極１９１および共通電極２７０のうちの一方がカソード（ｃａｔｈｏｄｅ）となり、他方がアノード（ａｎｏｄｅ）となる。

共通電極２７０の上には発光ダイオードＥＤを保護し密封する封止部３８０が位置することができる。封止部３８０は、少なくとも一つの無機層３８１、３８３および少なくとも一つの有機層３８２を含み、少なくとも一つの無機層３８１、３８３と、少なくとも一つの有機層３８２は、交互に積層されていてもよい。有機層３８２は、有機物質を含み、平坦化特性を有することができる。無機層３８１、３８３は、酸化アルミニウム（ＡｌＯｘ）、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）などの無機物質を含むことができる。

有機層３８２の平面上の面積よりも、無機層３８１、３８３の平面上の面積がより広いために、周辺領域ＰＡで二つの無機層３８１、３８３が互いに接触することができる。無機層３８１、３８３中の最下に位置する無機層３８１は、周辺領域ＰＡで第３絶縁層１６０の上面と接触することができるが、これに限定されるのではない。周辺領域ＰＡで、無機層３８１、３８３を含む封止部３８０は、メインクラック感知線ＭＣＤａ、ＭＣＤｂと、平面上で重なることができる。

封止部３８０が含む有機層３８２の周縁は、ダム部分３５０ｄと表示領域ＤＡの間に位置することができる。ダム部分３５０ｄは、封止部３８０の有機層３８２を形成する時、有機物質が外側に流れて溢れることを防ぐ機能をすることができ、これによって、封止部３８０の有機層３８２の周縁はほぼダム部分３５０ｄよりも内側に位置することができる。

封止部３８０の上には無機絶縁物質または／および有機絶縁物質を含むバッファー層３８９が位置することができる。バッファー層３８９は省略されてもよい。

バッファー層３８９の上には第４導電層が位置する。第４導電層は、第１タッチ導電体ＴＥａを含むことができる。第４導電層の上には第１タッチ絶縁層３９１が位置し、その上に第５導電層が位置することができる。第５導電層は、第２タッチ導電体ＴＥｂを含むことができる。第５導電層の上には第２タッチ絶縁層３９２が位置することができる。第１タッチ導電体ＴＥａと第２タッチ導電体ＴＥｂは、容量式タッチセンサーを形成して外部の物体によるタッチが行われると、タッチの有無、タッチの位置などのタッチ情報を感知することができる。第１タッチ導電体ＴＥａと第２タッチ導電体ＴＥｂは、網（ｍｅｓｈ）状に形成されてもよい。

次に、前述した図１乃至図４と共に図５および図６を参照して一実施形態に係る表示装置が含む一つの画素ＰＸについての、具体的な構造の一例について説明する。前記で説明した部分についての同一の説明は省略する。

まず、図５を参照すると、一実施形態に係る表示装置が含む複数の画素ＰＸは前述した赤色画素Ｒ、緑色画素Ｇおよび青色画素Ｂのうちの一つであってもよい。

一実施形態に係る表示装置は、第１スキャン信号を伝達する第１スキャン線１５１、第２スキャン信号を伝達する第２スキャン線１５２、第３スキャン信号を伝達する第３スキャン線１５４、そして発光制御信号を伝達する制御線１５３などを含む。複数のスキャン線１５１、１５２、１５４および制御線１５３は、前述したゲート線１２１に含まれてもよく、断面上前述した第１導電層に含まれてもよい。

一実施形態に係る表示装置は、ストレージ線１５６および初期化電圧線１５９などをさらに含むことができ、これらは断面上前述した第２導電層に含まれてもよい。ストレージ線１５６は、各画素ＰＸに位置する拡張部１５７を含むことができる。初期化電圧線１５９は初期化電圧を伝達することができる。

一実施形態に係る表示装置は、データ線１７１および駆動電圧線１７２などをさらに含むことができ、これらは断面上前述した第３導電層に含まれてもよい。データ線１７１および駆動電圧線１７２は、平面上ほぼ同一の方向（例えば図５で縦方向）に伸び、複数のスキャン線１５１、１５２、１５４と交差することができる。ストレージ線１５６の拡張部１５７は、コンタクトホール６８を通じて駆動電圧線１７２と連結されて駆動電圧（ＥＬＶＤＤ）の印加を受けることができる。

各画素ＰＸは、スキャン線１５１、１５２、１５４、制御線１５３、データ線１７１、および駆動電圧線１７２と連結されている複数のトランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７およびキャパシタＣｓｔ、そして発光ダイオードＥＤとを含むことができる。複数のトランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７は、前述したトランジスタＴＲａに含まれてもよい。複数のトランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７のそれぞれのチャンネル（ｃｈａｎｎｅｌ）は、前述したアクティブパターン１３０の内部に形成されてもよい。アクティブパターン１３０は、トランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７のそれぞれのチャンネルを形成するチャンネル領域（ｃｈａｎｎｅｌ ｒｅｇｉｏｎ）１３１ａ、１３１ｂ、１３１ｃ＿１、１３１ｃ＿２、１３１ｄ＿１、１３１ｄ＿２、１３１ｅ、１３１ｆ、１３１ｇおよび導電領域（ｃｏｎｄｕｃｔｉｖｅ ｒｅｇｉｏｎ）を含む。アクティブパターン１３０の導電領域は、各チャンネル領域１３１ａ、１３１ｂ、１３１ｃ＿１、１３１ｃ＿２、１３１ｄ＿１、１３１ｄ＿２、１３１ｅ、１３１ｆ、１３１ｇの両側に位置し、チャンネル領域１３１ａ、１３１ｂ、１３１ｃ＿１、１３１ｃ＿２、１３１ｄ＿１、１３１ｄ＿２、１３１ｅ、１３１ｆ、１３１ｇのキャリア濃度よりも高いキャリア濃度を有する。各トランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７のチャンネル領域１３１ａ、１３１ｂ、１３１ｃ＿１、１３１ｃ＿２、１３１ｄ＿１、１３１ｄ＿２、１３１ｅ、１３１ｆ、１３１ｇの両側に位置する一対の導電領域は、当該トランジスタＴ１、Ｔ２、Ｔ３＿１、Ｔ３＿２、Ｔ４＿１、Ｔ４＿２、Ｔ５、Ｔ６、Ｔ７のソース領域およびドレイン領域であり、それぞれソース電極およびドレイン電極として機能することができる。

第１トランジスタＴ１は、チャンネル領域１３１ａ、ソース領域１３６ａおよびドレイン領域１３７ａ、そしてチャンネル領域１３１ａと平面上重複する駆動ゲート電極１５５ａを含む。駆動ゲート電極１５５ａは、前述した第１導電層に含まれてもよく、接触孔６１を通じて連結部材１７４と連結されてもよい。連結部材１７４は、断面上前述した第３導電層に含まれてもよい。コンタクトホール６１は、拡張部１５７が含むコンタクトホール５１内に位置することができる。

第２トランジスタＴ２は、チャンネル領域１３１ｂ、ソース領域１３６ｂおよびドレイン領域１３７ｂ、そしてチャンネル領域１３１ｂと平面上重複するゲート電極１５５ｂを含む。ゲート電極１５５ｂは、第１スキャン線１５１の一部である。ソース領域１３６ｂは、接触孔６２を通じてデータ線１７１と連結されており、ドレイン領域１３７ｂは第１トランジスタＴ１のソース領域１３６ａと連結されている。

第３トランジスタＴ３＿１、Ｔ３＿２は、互いに連結されている上部第３トランジスタＴ３＿１および下部第３トランジスタＴ３＿２を含むことができる。上部第３トランジスタＴ３＿１は、チャンネル領域１３１ｃ＿１、ソース領域１３６ｃ＿１およびドレイン領域１３７ｃ＿１、そしてチャンネル領域１３１ｃ＿１と重複するゲート電極１５５ｃ＿１を含む。ゲート電極１５５ｃ＿１は、第１スキャン線１５１の一部であってもよい。ドレイン領域１３７ｃ＿１は、接触孔６３を通じて連結部材１７４と連結されている。下部第３トランジスタＴ３＿２は、チャンネル領域１３１ｃ＿２、ソース領域１３６ｃ＿２およびドレイン領域１３７ｃ＿２、そしてチャンネル領域１３１ｃ＿２と重複するゲート電極１５５ｃ＿２を含む。ゲート電極１５５ｃ＿２は、第１スキャン線１５１の一部である。

第４トランジスタＴ４＿１、Ｔ４＿２も互いに連結されている左側第４トランジスタＴ４＿１および右側第４トランジスタＴ４＿２を含むことができる。左側第４トランジスタＴ４＿１は、チャンネル領域１３１ｄ＿１、ソース領域１３６ｄ＿１およびドレイン領域１３７ｄ＿１、そしてチャンネル領域１３１ｄ＿１と重複するゲート電極１５５ｄ＿１を含む。ゲート電極１５５ｄ＿１は、第２スキャン線１５２の一部である。ドレイン領域１３７ｄ＿１は、上部第３トランジスタＴ３＿１のドレイン領域１３７ｃ＿１と連結されており、接触孔６３を通じて連結部材１７４と連結されている。右側第４トランジスタＴ４＿２は、チャンネル領域１３１ｄ＿２、ソース領域１３６ｄ＿２およびドレイン領域１３７ｄ＿２、そしてチャンネル領域１３１ｄ＿２と重複するゲート電極１５５ｄ＿２を含む。ゲート電極１５５ｄ＿２は、第２スキャン線１５２の一部である。ドレイン領域１３７ｄ＿２は、左側第４トランジスタＴ４＿１のソース領域１３６ｄ＿１と連結されており、ソース領域１３６ｄ＿２は接触孔６５を通じて連結部材１７５と連結されている。

連結部材１７５は、断面上前述した第２導電層または第３導電層に含まれてもよい。連結部材１７５が第３導電層に含まれる場合、連結部材１７５はコンタクトホール６４を通じて初期化電圧線１５９と電気的に連結されてもよい。

第５トランジスタＴ５は、チャンネル領域１３１ｅ、ソース領域１３６ｅおよびドレイン領域１３７ｅ、そしてチャンネル領域１３１ｅと重複するゲート電極１５５ｅを含む。ゲート電極１５５ｅは、制御線１５３の一部である。ソース領域１３６ｅは、コンタクトホール６７を通じて駆動電圧線１７２と連結されており、ドレイン領域１３７ｅは第１トランジスタＴ１のソース領域１３６ａと連結されている。

第６トランジスタＴ６は、チャンネル領域１３１ｆ、ソース領域１３６ｆおよびドレイン領域１３７ｆ、そしてチャンネル領域１３１ｆと重複するゲート電極１５５ｆを含む。ゲート電極１５５ｆは、制御線１５３の一部である。ソース領域１３６ｆは、第１トランジスタＴ１のドレイン領域１３７ａと連結されており、ドレイン領域１３７ｆは、接触孔６９を通じて連結部材１７９と連結されている。連結部材１７９は、断面上前述した第３導電層に含まれてもよい。

第７トランジスタＴ７は、チャンネル領域１３１ｇ、ソース領域１３６ｇおよびドレイン領域１３７ｇ、そしてチャンネル領域１３１ｇと重複するゲート電極１５５ｇを含む。ゲート電極１５５ｇは、第３スキャン線１５４の一部である。ソース領域１３６ｇは、第６トランジスタＴ６のドレイン領域１３７ｆと連結されており、ドレイン領域１３７ｇは、接触孔６５を通じて連結部材１７５と連結されて初期化電圧の印加を受けることができる。

キャパシタＣｓｔは、第２絶縁層１４２を間に挟んで、互いに重なる駆動ゲート電極１５５ａと、ストレージ線１５６の拡張部１５７とを、二端子として含むことができる。

前述した画素電極層は、画素電極１９１および画素導電パターン１９２を含むことができる。画素電極１９１は、コンタクトホール８９を通じて連結部材１７９と連結されてデータ電圧の印加を受けることができる。画素導電パターン１９２は、隣接した画素電極１９１の周縁に沿って屈曲されてもよい。画素導電パターン１９２は初期化電圧を伝達することができる。

その他に図５および図６に示した構成要素についての説明は前述したものと同一であるため、詳細な説明は省略する。

次に、前述した図面と共に図７乃至図１２を参照して一実施形態に係る表示装置でクラックなどの不良を検出する方法について説明する。

パッド部ＰＤＡを通じて、テスト電圧を、検査データ線ＴＤ１、ＴＤ３に印加する。検査データ線ＴＤ１、ＴＤ３に印加されるテスト電圧は、メインクラック感知線ＭＣＤａ、ＭＣＤｂおよびベンディングクラック感知線ＢＣＤａ、ＢＣＤｂを経ずに印加され得る。このようにテスト電圧を印加すると共に、検査ゲート線ＴＧ１、ＴＧ２に、ゲートオン電圧のゲート信号を印加する。すると、メインクラック感知回路部ＭＣＤＡおよびベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４がターンオンされる。そうすると、検査データ線ＴＤ１、ＴＤ３に印加されたテスト電圧は、ターンオンされたスイッチング素子Ｑ１、Ｑ３を通じて、データ線１７１に印加される。テスト電圧は、所定の電圧であってもよく、例えば画素Ｒ、Ｇ、Ｂが最低階調を表示するようにする電圧であってもよく、この場合、ほぼ７Ｖであってもよい。したがって、ターンオンされたスイッチング素子Ｑ１、Ｑ３と連結された画素Ｒ、Ｇ、Ｂは、ブラックなどの低い階調を表示することができる。

表示パネル１０００の周辺領域ＰＡとベンディング領域ＢＤＡでクラック、浮きなどが発生せず、メインクラック感知線ＭＣＤａ、ＭＣＤｂとベンディングクラック感知線ＢＣＤａ、ＢＣＤｂに損傷が加わらなかった正常状態であれば、メインクラック感知線ＭＣＤａ、ＭＣＤｂおよびベンディングクラック感知線ＢＣＤａ、ＢＣＤｂを経てメインクラック感知回路部ＭＣＤＡの検査データ線ＴＤａ２、ＴＤｂ２とベンディングクラック感知回路部ＢＣＤＡの検査データ線ＴＤａ４、ＴＤｂ４に印加される電圧は、検査データ線ＴＤ１、ＴＤ３に印加される電圧と実質的に同一であってもよい。このために、マッチング抵抗Ｒ１、Ｒ２を調節することができる。この場合、スイッチング素子Ｑ２、Ｑ４と連結された画素Ｒ、Ｇ、Ｂも、スイッチング素子Ｑ１、Ｑ３と連結された画素Ｒ、Ｇ、Ｂと同様に、ブラックなどの所定の階調を表示することができる。

しかし、表示パネル１０００の周辺領域ＰＡおよび／またはベンディング領域ＢＤＡでクラック、浮きなどが発生して、メインクラック感知線ＭＣＤａ、ＭＣＤｂおよび／またはベンディングクラック感知線ＢＣＤａ、ＢＣＤｂが、断線したり損傷で配線抵抗が増加した状態であれば、スイッチング素子Ｑ２および／またはスイッチング素子Ｑ４と連結された画素Ｒ、Ｇ、Ｂに、ブラックデータ電圧が印加されないか、または十分なブラックデータ電圧が印加されない。したがって、スイッチング素子Ｑ２および／またはスイッチング素子Ｑ４と連結された画素Ｒ、Ｇ、Ｂの列に沿って、強い明線が視認され得る。このように視認された明線を通じて表示パネル１０００の周辺領域ＰＡおよび／またはベンディング領域ＢＤＡに発生したクラックなどの不良を検出することができる。

特に、メインクラック感知線ＭＣＤａ、ＭＣＤｂのスイッチング素子Ｑ２と連結されている画素列が、緑色画素Ｇだけを含むと、表示領域ＤＡ周囲の周辺領域ＰＡにクラックなどの不良が発生した場合、緑色の明線が示され得る。ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂのスイッチング素子Ｑ４と連結されている画素列が、赤色画素Ｒおよび青色画素Ｂを含むと、ベンディング領域ＢＤＡの周縁領域にクラックなどの不良が発生した場合、紫色の明線が示され得る。したがって、クラックなどの不良検出時、表示領域ＤＡに現れる明線の色を通じて表示領域ＤＡ周辺の周辺領域ＰＡで不良が発生したのか、ベンディング領域ＢＤＡに不良が発生したのかを区分して検出することができる。

例えば、図７および図８を参照すると、ベンディング領域ＢＤＡの左側周縁領域にクラックなどの不良が発生した場合、ベンディングクラック感知線ＢＣＤａの抵抗が相対的に高まって、ベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ４に連結された画素列ＰＰＬ１に沿って、紫色の明線が示され得る。図７にてグレーで表示した画素Ｒ、Ｂは、実際に、周辺画素よりも明るく示され得る。

図９および図１０を参照すると、表示領域ＤＡの左側に位置する周辺領域ＰＡに、クラックなどの不良が発生した場合、メインクラック感知線ＭＣＤａの抵抗が相対的に高まって、メインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ２に連結された画素列ＧＲＬ１に沿って緑色明線が示され得る。図９にてグレーで表示した画素Ｇは実際の周辺画素よりも明るく示され得る。

図１１および図１２を参照すると、表示領域ＤＡの右側に位置する周辺領域ＰＡ、および、ベンディング領域ＢＤＡの右側周縁領域に、クラックなどの不良が発生した場合、メインクラック感知線ＭＣＤｂおよびベンディングクラック感知線ＢＣＤｂの抵抗が相対的に高まって、メインクラック感知回路部ＭＣＤＡのスイッチング素子Ｑ２に連結された画素列ＧＲＬ２に沿って、緑色明線が示され、ベンディングクラック感知回路部ＢＣＤＡのスイッチング素子Ｑ４に連結された画素列ＰＰＬ２に沿って、紫色明線が示され得る。図１１にてグレーで表示した画素Ｒ、Ｇ、Ｂは、実際に、周辺画素よりも明るく示され得る。

このように一実施形態によると、ベンディング領域ＢＤＡ、および表示領域ＤＡを囲む周辺領域ＰＡのいずれにおいても、クラックといった不良を、全て検出することができ、後続工程へ不良表示パネルが流出されることを防ぐことができる。特に、ベンディング領域ＢＤＡの周縁領域でクラックなどの不良発生も検出することができるため、ベンディング領域ＢＤＡを通過する複数の信号線における、断線、抵抗増加などの不良発生の有無を簡単に把握することができる。

検査ゲート線ＴＧ１にゲートオン電圧を印加して、周辺領域ＰＡ中、表示領域ＤＡを囲む周辺部にクラックなどの不良が発生したのかについて検査する段階と、検査ゲート線ＴＧ２にゲートオン電圧を印加して、ベンディング領域ＢＤＡにクラックなどの不良が発生したのかについて検査する段階とは、同時に行われることもでき、別の時間に行われることもできる。

次に、前述した図面と共に図１３および図１４を参照して一実施形態に係る表示装置について説明する。

図１３および図１４を参照すると、一実施形態に係る表示装置１０００ａは、前述した実施形態とほとんど同一であるが、メインクラック感知線ＭＣＤａ、ＭＣＤｂとベンディングクラック感知線ＢＣＤａ、ＢＣＤｂが、ベンディング領域ＢＤＡの周辺に位置するコンタクト部ＣＮＴ１、ＣＮＴ２を含むことができる。

具体的に、メインクラック感知線ＭＣＤａ、ＭＣＤｂは、表示領域ＤＡの左右側の周辺領域ＰＡで１回以上往復する屈曲部（便宜上、ＭＣＤａおよびＭＣＤｂで表示）、ベンディング領域ＢＤＡを通過する連結配線ＣＢ、そしてベンディング領域ＢＤＡの下側に位置し、パッド部ＰＤＡと連結される連結配線ＣＷ１を含むことができる。

連結配線ＣＢは、ベンディング領域ＢＤＡの上下の縁の近傍で、コンタクト部ＣＴＮ２を通じて屈曲部ＭＣＤａ、連結配線ＣＷ１および検査データ線ＴＤａ２、ＴＤｂ２と連結されてもよい。各連結配線ＣＢは、メッシュ（ｍｅｓｈ）の形態からなることで、高い柔軟性を有することができる。

コンタクト部ＣＮＴ２は、図１４に示した通り、少なくとも一つのコンタクトホールを含むことができる。コンタクト部ＣＮＴ２のコンタクトホールは、屈曲部ＭＣＤａ、ＭＣＤｂと連結配線ＣＢの間に位置する絶縁層、または連結配線ＣＢと連結配線ＣＷ１および検査データ線ＴＤａ２、ＴＤｂ２の間に位置する絶縁層に形成されてもよい。例えば、連結配線ＣＢは、前述した第３導電層に位置し、屈曲部ＭＣＤａ、ＭＣＤｂ、連結配線ＣＷ１および検査データ線ＴＤａ２、ＴＤｂ２は、前述した第２導電層に位置するか、第１導電層に位置することができる。

ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂは、ベンディング領域ＢＤＡで１回以上往復する屈曲部（便宜上、ＢＣＤａ、ＢＣＤｂで表示）、そしてベンディング領域ＢＤＡの下側に位置し、パッド部ＰＤＡと連結される連結配線ＣＷ２を含むことができる。

屈曲部ＢＣＤａ、ＢＣＤｂは、ベンディング領域ＢＤＡの下側付近でコンタクト部ＣＴＮ１を通じて連結配線ＣＷ２および検査データ線ＴＤａ４、ＴＤｂ４と連結されてもよい。コンタクト部ＣＮＴ１は、少なくとも一つのコンタクトホールを含むことができる。

コンタクト部ＣＮＴ１のコンタクトホールは、屈曲部ＢＣＤａ、ＢＣＤｂと連結配線ＣＷ２の間に位置する絶縁層または屈曲部ＢＣＤａ、ＢＣＤｂと検査データ線ＴＤ３の間に位置する絶縁層に形成されてもよい。例えば、屈曲部ＢＣＤａ、ＢＣＤｂは、前述した第３導電層に位置し、連結配線ＣＷ２および検査データ線ＴＤａ４、ＴＤｂ４は、前述した第２導電層に位置するか、第１導電層に位置することができる。

次に、前述した図面と共に図１５〜図１８を参照して一実施形態に係る表示装置について説明する。

まず、図１５および図１６を参照すると、一実施形態に係る表示装置１０００ｂは、前述した実施形態とほとんど同一であるが、ベンディング領域ＢＤＡを通過する複数の信号線を含むことができる。

図１６を参照すると、ベンディング領域ＢＤＡを通過する複数の信号線は、第１信号線グループＳＬ１、第２信号線グループＳＬ２、そして第３信号線グループＳＬ３を含み、各信号線グループＳＬ１、ＳＬ２、ＳＬ３は少なくとも一つの信号線を含むことができる。例えば、第１信号線グループＳＬ１はデータ線１７１を含むことができ、第２信号線グループＳＬ２は多様なクロック信号を伝達する信号線、多様なフレーム信号を伝達する信号線、そしてメインクラック感知線ＭＣＤａ、ＭＣＤｂなどを含むことができ、第３信号線グループＳＬ３は共通電圧（ＥＬＶＳＳ）を伝達する共通電圧伝達線、ゲート低電圧を伝達する信号線、そして初期化電圧を伝達する信号線などを含むことができる。

一実施形態によると、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂは、ベンディング領域ＢＤＡにて、第３信号線グループＳＬ３と基板１１０の周縁との間に位置することができる。この場合、図１５に示した通り、ベンディング領域ＢＤＡにて、第３信号線グループＳＬ３に含まれている共通電圧伝達線（ＥＬＳ）と、基板１１０の周縁との間にベンディングクラック感知線ＢＣＤａ、ＢＣＤｂが位置することができる。共通電圧伝達線（ＥＬＳ）は、パッド部ＰＤＡから始まって、ベンディング領域ＢＤＡを通過し、表示領域ＤＡの外側周辺に沿って伸びてもよい。共通電圧伝達線（ＥＬＳ）の両端は、表示パネル１０００の左右側でパッド部ＰＤＡに連結されて共通電圧の印加を受け、表示領域ＤＡの周辺に沿って伸びてもよい。

次に、図１７および図１８を参照すると、本実施形態による表示装置１０００ｃは、図１５および図１６に示した実施形態とほとんど同一であるが、図１６に示すベンディング領域ＢＤＡ中の配置構成において、ベンディングクラック感知線ＢＣＤａ、ＢＣＤｂが、第３信号線グループＳＬ３と、第２信号線グループＳＬ２の間に位置することができる。この場合、図１７に示した通り、ベンディング領域ＢＤＡで第３信号線グループＳＬ３に含まれている共通電圧伝達線（ＥＬＳ）が基板１１０の周縁とベンディングクラック感知線ＢＣＤａ、ＢＣＤｂの間に位置することができる。

次に、前述した図面と共に図１９および図２２をそれぞれ参照して一実施形態に係る表示装置について説明する。

まず、図１９を参照すると、本実施形態による表示装置１０００ｄは、前述した実施形態とほとんど同一であるが、ベンディング領域ＢＤＡに位置するベンディングクラック感知線ＢＣＤａ'、ＢＣＤｂ’の長さがより長くなって配線抵抗をより高めることができる。これと共にまたは別途に、ベンディング領域ＢＤＡに位置するベンディングクラック感知線ＢＣＤａ'、ＢＣＤｂ’の線幅を減らして配線抵抗をより高めることもできる。このようにベンディング領域ＢＤＡに位置するベンディングクラック感知線ＢＣＤａ'、ＢＣＤｂ’の抵抗を高めることによって抵抗変化量を増加させることができ、これによって、ベンディング領域ＢＤＡでのクラックなど不良検出に対する感度を高めることができる。

これとは異なり、ベンディング領域ＢＤＡに位置するベンディングクラック感知線ＢＣＤａ'、ＢＣＤｂ’の長さおよび／または線幅を減らすか増やして、配線抵抗を条件に合うように調節することができる。

次に、図２０を参照すると、本実施形態による表示装置１０００ｅは、前述した実施形態とほとんど同一であるが、ベンディング領域ＢＤＡに位置する抵抗線を含むストレインゲージ（ｓｔｒａｉｎ ｇａｕｇｅ）ＧＡＵ１、ＧＡＵ２をさらに含むことができる。ストレインゲージＧＡＵ１、ＧＡＵ２の抵抗線は、ベンディング領域ＢＤＡの左側および／または右側周縁領域に位置することができる。ストレインゲージＧＡＵ１、ＧＡＵ２の抵抗線の抵抗は、ベンディング領域ＢＤＡのベンディングの程度により変わることがあり、このような抵抗変化をセンシングしてベンディング領域ＢＤＡが受けるストレスを感知することができる。ストレインゲージＧＡＵ１、ＧＡＵ２の抵抗線は、ベンディング領域ＢＤＡで複数回往復して屈曲部をなすことができ、複数の連結配線ＣＬ１、ＣＬ２を通じてパッド部ＰＤＡに連結されていてもよい。連結配線ＣＬ１、ＣＬ２は、ストレインゲージＧＡＵ１、ＧＡＵ２の抵抗線の他の部分にそれぞれ連結されていてもよい。

ストレインゲージＧＡＵ１、ＧＡＵ２の抵抗線は、前述した第１導電層、第２導電層、そして第３導電層のうちの一つと同一の層に位置することができる。

次に図２１を参照すると、本実施形態による表示装置１０００ｆは、前述した実施形態とほとんど同一であるが、メインクラック感知回路部ＭＣＤＡとベンディングクラック感知回路部ＢＣＤＡのうちの少なくとも一つが、ベンディング領域ＢＤＡと表示領域ＤＡとの間に位置することもできる。図２１は、メインクラック感知回路部ＭＣＤＡがベンディング領域ＢＤＡと表示領域ＤＡの間に位置し、ベンディングクラック感知回路部ＢＣＤＡは、ベンディング領域ＢＤＡとパッド部ＰＤＡの間に位置する例を示す。

また、パッド部ＰＤＡとベンディングクラック感知回路部ＢＣＤＡの検査データ線ＴＤ３の両端にマッチング抵抗Ｒ３、Ｒ４がそれぞれ連結されていてもよい。マッチング抵抗Ｒ３、Ｒ４の抵抗値は、ベンディングクラック感知線ＢＣＤａ"、ＢＣＤｂ"の全体配線抵抗と同じかまたは類似していてもよい。しかし、これに限定されるのではなく、マッチング抵抗Ｒ３、Ｒ４の抵抗値はベンディング領域ＢＤＡでのクラック感知感度など必要に応じて適切な値で決められ得る。

また、表示領域ＤＡの左右周辺領域ＰＡに位置するメインクラック感知線ＭＣＤａ'、ＭＣＤｂ’の屈曲部は、多様なブロックＵＢを含んで配線抵抗を高めることができる。各ブロックＵＢのメインクラック感知線ＭＣＤａ'、ＭＣＤｂ’はｙ方向に複数回往復することができる。

最後に図２２を参照すると、本実施形態による表示装置１０００ｇは、前述した実施形態とほとんど同一であるが、互いに分離されたメインクラック感知回路部ＭＣＤＡとベンディングクラック感知回路部ＢＣＤＡの代わりに一つのクラック感知回路部ＣＤＡを含むことができる。クラック感知回路部ＣＤＡは、ベンディング領域ＢＤＡとパッド部ＰＤＡの間に位置することができる。

メインクラック感知線ＭＣＤａ"、ＭＣＤｂ"のそれぞれの一端はノードＪＮ１、ＪＮ２を通じてパッド部ＰＤＡと連結され、他端はベンディング領域ＢＤＡとクラック感知回路部ＣＤＡの間でほぼｘ方向に伸びる検査データ線ＴＤｂ１、ＴＤｂ２に連結されてもよい。メインクラック感知線ＭＣＤａ"と連結された検査データ線ＴＤｂ１の一端とメインクラック感知線ＭＣＤｂ"と連結された検査データ線ＴＤｂ２の一端とは互いに対向するが、互いに離隔して分離されていてもよい。

左右のベンディングクラック感知線ＢＣＤａ"'、ＢＣＤｂ"’は、一端がノードＪＮ１、ＪＮ２を通じてパッド部ＰＤＡと連結され、他端は、ベンディング領域ＢＤＡとクラック感知回路部ＣＤＡとの間にてほぼｘ方向に伸びる、検査データ線ＴＤｃ１、ＴＤｃ２に連結されてもよい。左側のベンディングクラック感知線ＢＣＤａ"’と連結された検査データ線ＴＤｃ１の一端と、右側のベンディングクラック感知線ＢＣＤｂ"’と連結された検査データ線ＴＤｃ２の一端とは、互いに対向するが、互いに離隔して分離されていてもよい。

クラック感知回路部ＣＤＡは、複数のスイッチング素子Ｑａ、Ｑｂ、Ｑｃおよび検査ゲート線ＴＧａを含むことができる。複数のスイッチング素子Ｑａ、Ｑｂ、Ｑｃはほぼｘ方向に一列に配列されてもよく、複数のスイッチング素子Ｑａ、Ｑｂ、Ｑｃは複数のデータ線１７１にそれぞれ対応して配置されている。検査ゲート線ＴＧａはほぼｘ方向に伸びてもよい。

スイッチング素子Ｑａ、Ｑｂ、Ｑｃのゲート端子は、検査ゲート線ＴＧａに連結されており、出力端子は対応するデータ線１７１に連結されている。スイッチング素子Ｑｂ、Ｑｃが連結されたデータ線１７１が連結されている画素が示す色は、一部の特定色であってもよい。例えばスイッチング素子Ｑｂが連結されたデータ線１７１に連結されている画素列は、すべて緑色画素Ｇであってもよく、スイッチング素子Ｑｃが連結されたデータ線１７１に連結されている画素列は、赤色画素Ｒと青色画素Ｂが交互に配列されている画素列であってもよいが、これに限定されるのではない。

スイッチング素子Ｑａの入力端子は検査データ線ＴＤａに連結されており、スイッチング素子Ｑｂの入力端子は検査データ線ＴＤｂ１、ＴＤｂ２に連結されており、スイッチング素子Ｑｃの入力端子は検査データ線ＴＤｃ１、ＴＤｃ２に連結されている。

スイッチング素子Ｑｂ、Ｑｃは、クラック感知回路部ＣＤＡの一部の領域、例えば表示パネル１０００ｇの左側の一部および右側の一部の領域に位置し、残りの領域にスイッチング素子Ｑａが配置されてもよい。スイッチング素子Ｑｂ、Ｑｃが位置する領域でスイッチング素子Ｑｂとスイッチング素子Ｑｃがｘ方向に交互に隣接して配置されてもよいが、これに限定されるのではない。

ノードＪＮ１、ＪＮ２と検査データ線ＴＤａの間にマッチング抵抗Ｒ１、Ｒ２が連結されていてもよい。

本実施形態によると、表示領域ＤＡ周囲の周辺領域ＰＡでのクラックなど不良発生検出と、ベンディング領域ＢＤＡでのクラックなどの不良発生検出のための回路とを共用して、同じ感度で不良を検出することができ、クラック検出回路部の領域を最小化することができる。

一実施形態に係る表示装置は、液晶表示装置、有／無期発光表示装置などの多様な表示装置であってもよい。

以上で本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。

ＢＤＡ…ベンディング領域
ＢＣＤａ、ＢＣＤｂ…ベンディングクラック感知線
ＢＣＤＡ…ベンディングクラック感知回路部
ＤＡ…表示領域
ＭＣＤａ、ＭＣＤｂ…メインクラック感知線
ＭＣＤＡ…メインクラック感知回路部
ＰＡ…周辺領域
ＰＤＡ …パッド部
ＰＸ…画素
１１０…基板
１７１…データ線１７１
１０００…表示パネル

Claims (25)

1. 画素およびデータ線を含む表示領域と、
   前記表示領域の外側に位置する周辺領域と、
   前記周辺領域に位置するパッド部と、
   前記周辺領域に位置し、ベンディングされているかベンディングされ得るベンディング領域と、
   前記表示領域と前記パッド部との間に位置し、スイッチング素子を含む第１クラック感知回路部と、
   前記ベンディング領域に位置する第１屈曲部を含み、前記パッド部と前記クラック感知回路部との間に連結されている第１クラック感知線と、
   を含む表示装置。
2. 前記周辺領域にて第１方向に伸びる第１検査データ線をさらに含み、
   前記第１クラック感知線の一端は前記パッド部に連結されており、前記第１クラック感知線の他端は前記第１検査データ線に連結されている、
   請求項１に記載の表示装置。
3. 前記周辺領域にて前記第１方向に伸び、前記パッド部と連結されている第２検査データ線をさらに含み、
   前記第１クラック感知回路部は、第１スイッチング素子および第２スイッチング素子を含み、
   前記第１スイッチング素子は、前記第２検査データ線と連結されている入力端子、および、前記データ線のうちの第１データ線と連結されている出力端子を含み、
   前記第２スイッチング素子は、前記第１検査データ線と連結されている入力端子、および、前記データ線のうちの第２データ線と連結されている出力端子を含む、
   請求項２に記載の表示装置。
4. 前記第２データ線は、前記画素のうちの第１色を示す画素と連結されている、請求項３に記載の表示装置。
5. 前記第１クラック感知回路部は、前記ベンディング領域と前記パッド部との間に位置する、請求項３に記載の表示装置。
6. 前記ベンディング領域を通り抜けて伸び、共通電圧を伝達する共通電圧伝達線をさらに含み、
   前記ベンディング領域にて、前記第１クラック感知線は、前記共通電圧伝達線と、前記周辺領域の周縁との間に位置する、
   請求項３に記載の表示装置。
7. 前記ベンディング領域を通り抜けて伸び、共通電圧を伝達する共通電圧伝達線をさらに含み、
   前記ベンディング領域にて、前記共通電圧伝達線は、前記第１クラック感知線と、前記周辺領域の周縁との間に位置する、
   請求項３に記載の表示装置。
8. 前記周辺領域中、前記表示領域の周辺に位置する第２屈曲部を含み、前記パッド部と、前記第１クラック感知回路部との間に連結されている第２クラック感知線と、
   前記周辺領域にて前記第１方向に伸びる第３検査データ線と、
   をさらに含み、
   前記第２クラック感知線の一端は前記パッド部に連結されており、前記第２クラック感知線の他端は前記第３検査データ線に連結されている、
   請求項３に記載の表示装置。
9. 前記第１クラック感知回路部は、第３スイッチング素子をさらに含み、
   前記第３スイッチング素子は、前記第３検査データ線と連結されている入力端子および前記データ線のうちの第３データ線と連結されている出力端子を含む、
   請求項８に記載の表示装置。
10. 前記第３データ線は、前記画素のうちの第２色を示す画素と連結されている、請求項９に記載の表示装置。
11. 前記第２データ線は、前記画素のうちの第１色を示す画素および第３色を示す画素と連結されている、請求項９に記載の表示装置。
12. 前記表示領域と前記パッド部の間に位置し、スイッチング素子を含む第２クラック感知回路部と、
    前記周辺領域のうち前記表示領域の周辺に位置する第２屈曲部を含み、前記パッド部と前記第２クラック感知回路部の間に連結されている第２クラック感知線と、
    をさらに含む、請求項３に記載の表示装置。
13. 前記周辺領域で第１方向に伸びる第４検査データ線をさらに含み、
    前記第２クラック感知線の一端は前記パッド部に連結されており、前記第２クラック感知線の他端は前記第４検査データ線に連結されている、
    請求項１２に記載の表示装置。
14. 前記周辺領域で前記第１方向に伸び、前記パッド部と連結されている第５検査データ線をさらに含み、
    前記第２クラック感知回路部は、第４スイッチング素子および第５スイッチング素子を含み、
    前記第４スイッチング素子は、前記第５検査データ線と連結されている入力端子および前記データ線のうちの第４データ線と連結されている出力端子を含み、
    前記第５スイッチング素子は、前記第４検査データ線と連結されている入力端子および前記データ線のうちの第５データ線と連結されている出力端子を含む、
    請求項１３に記載の表示装置。
15. 前記パッド部と前記第５検査データ線との間に位置するマッチング抵抗をさらに含む、請求項１４に記載の表示装置。
16. 前記第２データ線は、前記画素のうちの第１色を示す画素と連結されており、前記第５データ線は、前記画素のうちの第２色を示す画素と連結されている、請求項１４に記載の表示装置。
17. 前記第２クラック感知回路部は、前記ベンディング領域と前記パッド部との間に位置する、請求項１４に記載の表示装置。
18. 前記第２クラック感知線は、前記ベンディング領域を通過する部分を含み、
    前記ベンディング領域にて、前記第１クラック感知線は、前記第２クラック感知線と前記周辺領域の外側周縁との間に位置する、
    請求項１７に記載の表示装置。
19. 前記第１クラック感知回路部と、前記第２クラック感知回路部との間に、前記ベンディング領域が位置する、請求項１４に記載の表示装置。
20. 前記ベンディング領域に位置する抵抗線を含むストレインゲージをさらに含む、請求項１に記載の表示装置。
21. 前記抵抗線は、前記第１クラック感知線と、前記周辺領域の周縁との間に位置する、請求項２０に記載の表示装置。
22. 複数の画素および複数のデータ線が位置する表示領域と、
    前記表示領域の外側に位置する周辺領域と、
    前記周辺領域に位置し、ベンディングされているかベンディングされ得るベンディング領域と、
    前記ベンディング領域に位置する第１クラック感知線と、
    前記周辺領域のうちの前記表示領域の少なくとも一辺に沿った領域に位置する第２クラック感知線と、
    を含む表示装置。
23. 前記第１クラック感知線の一端と連結されている第１スイッチング素子、および、前記第１クラック感知線の他端と連結されている第２スイッチング素子を含む第１クラック感知回路部と、
    前記第２クラック感知線の一端と連結されている第３スイッチング素子、および、前記第２クラック感知線の他端と連結されている第４スイッチング素子を含む第２クラック感知回路部と、
    をさらに含む、請求項２２に記載の表示装置。
24. 前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、いずれも、前記複数のデータ線のうちの一つと、それぞれ連結されている、請求項２３に記載の表示装置。
25. 前記第１および第２スイッチング素子は、前記複数の画素のうちの第１色を示す第１色画素と連結されており、
    前記第３および第４スイッチング素子は、前記複数の画素のうちの前記第１色と異なる第２色を示す第２色画素と連結されている、
    請求項２４に記載の表示装置。

Images