[go: up one dir, main page]

KR102651587B1 - 표시 패널 검사 장치 및 표시 장치 - Google Patents

표시 패널 검사 장치 및 표시 장치 Download PDF

Info

Publication number
KR102651587B1
KR102651587B1 KR1020200008681A KR20200008681A KR102651587B1 KR 102651587 B1 KR102651587 B1 KR 102651587B1 KR 1020200008681 A KR1020200008681 A KR 1020200008681A KR 20200008681 A KR20200008681 A KR 20200008681A KR 102651587 B1 KR102651587 B1 KR 102651587B1
Authority
KR
South Korea
Prior art keywords
outermost
display panel
voltage
data line
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200008681A
Other languages
English (en)
Other versions
KR20210095271A (ko
Inventor
심찬욱
문지호
송인철
오창길
조성근
한새미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200008681A priority Critical patent/KR102651587B1/ko
Priority to US16/952,637 priority patent/US11270610B2/en
Publication of KR20210095271A publication Critical patent/KR20210095271A/ko
Application granted granted Critical
Publication of KR102651587B1 publication Critical patent/KR102651587B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널 검사 장치는 제1 검사 트랜지스터, 제2 검사 트랜지스터 및 제3 검사 트랜지스터를 포함한다. 상기 제1 검사 트랜지스터는 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제2 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제3 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제3 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인에 연결되는 출력 전극을 포함한다.

Description

표시 패널 검사 장치 및 표시 장치{INSPECTING APPARATUS FOR DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 검사 장치 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 검사의 신뢰성을 향상시킬 수 있는 표시 패널 검사 장치 및 이를 포함하는 표시 장치에 관한 것이다.
표시 패널의 점등 검사, 오픈-쇼트 검사, 모듈 크랙 검사 등을 위해, 표시 패널의 검사부가 표시 패널의 주변부에 배치될 수 있다. 표시 패널의 전 영역에서 동일한 휘도를 갖는 테스트 영상을 표시한 상태로 점등 검사를 수행하면, 육안 또는 카메라로 표시 패널의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 확인하기 어려운 문제가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 패널의 데드 스페이스를 증가시키지 않으면서 검사의 신뢰성을 향상시키는 표시 패널 검사 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널 검사 장치를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널 검사 장치는 제1 검사 트랜지스터, 제2 검사 트랜지스터 및 제3 검사 트랜지스터를 포함한다. 상기 제1 검사 트랜지스터는 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제2 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제3 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제3 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인에 연결되는 출력 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 전압은 제1 색 계조 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사 장치는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제4 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제4 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제4 전압은 제1 색 계조 전압일 수 있다. 상기 제1 전압은 제2 색 계조 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전압은 검사용 직류 전압일 수 있다. 상기 제1 전압은 상기 제2 전압으로부터 저항에 의해 레벨이 변경된 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 검사 트랜지스터의 상기 입력 전극은 플로팅될 수 있다. 상기 제1 전압은 플로팅 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사 장치는 제1 구동 게이트 신호를 입력 받는 제어 전극, 제1 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 구동 트랜지스터, 제2 구동 게이트 신호를 입력 받는 제어 전극, 제2 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 구동 트랜지스터 및 제3 구동 게이트 신호를 입력 받는 제어 전극, 제3 계조 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 구동 게이트 신호 및 상기 제2 구동 게이트 신호는 교대로 활성화될 수 있다. 상기 제1 구동 게이트 신호 및 상기 제2 구동 게이트 신호가 교대로 활성화될 때, 상기 제3 구동 게이트 신호는 활성화 상태를 유지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전압은 검사용 직류 전압일 수 있다. 상기 제3 전압은 상기 제2 전압으로부터 모듈 크랙 감지 저항에 의해 레벨이 변경된 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 모듈 크랙 감지 저항은 상기 표시 패널의 주변 영역에 배치되는 모듈 크랙 감지 배선에 의해 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사 장치는 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제1 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 오픈-쇼트 검사 트랜지스터 및 상기 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제2 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 오픈-쇼트 검사 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 테스트 패턴을 표시할 수 있다. 상기 테스트 패턴은 상기 표시 패널의 좌측 최외곽 영역 및 우측 최외곽 영역에 대응하여 제1 휘도를 갖고, 상기 표시 패널의 상기 좌측 최외곽 영역 및 상기 우측 최외곽 영역 사이에 대응하여 제2 휘도를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 테스트 패턴을 표시할 수 있다. 상기 테스트 패턴은 상기 표시 패널의 좌측 최외곽 영역, 우측 최외곽 영역, 상측 최외곽 영역 및 하측 최외곽 영역에 대응하여 제1 휘도를 갖고, 상기 표시 패널의 상기 좌측 최외곽 영역, 상기 우측 최외곽 영역, 상기 상측 최외곽 영역 및 상기 하측 최외곽 영역에 의해 둘러싸이는 영역에 대응하여 제2 휘도를 가질 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널 검사 장치는 제1 검사 트랜지스터 및 제2 검사 트랜지스터를 포함한다. 상기 제1 검사 트랜지스터는 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제2 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함한다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 검사부를 포함한다. 상기 표시 패널 검사부는 제1 검사 트랜지스터, 제2 검사 트랜지스터 및 제3 검사 트랜지스터를 포함한다. 상기 제1 검사 트랜지스터는 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제2 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함한다. 상기 제3 검사 트랜지스터는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제3 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인에 연결되는 출력 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 전압은 제1 색 계조 전압일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사부는 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제4 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사부는 제1 구동 게이트 신호를 입력 받는 제어 전극, 제1 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 구동 트랜지스터, 제2 구동 게이트 신호를 입력 받는 제어 전극, 제2 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 구동 트랜지스터 및 제3 구동 게이트 신호를 입력 받는 제어 전극, 제3 계조 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 검사부는 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제1 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 오픈-쇼트 검사 트랜지스터 및 상기 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제2 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 오픈-쇼트 검사 트랜지스터를 더 포함할 수 있다.
이와 같은 표시 패널 검사 장치 및 이를 포함하는 표시 장치에 따르면, 표시 패널의 최외곽 영역에 대응하여 밝은 휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 패널의 구조를 나타내는 개념도이다.
도 3은 도 1의 표시 패널 검사부를 나타내는 회로도이다.
도 4는 도 3의 점등 검사부에 인가되는 입력 신호를 나타내는 타이밍도이다.
도 5는 도 3의 일반 검사 트랜지스터와 모듈 크랙 검사 트랜지스터를 나타내는 개념도이다.
도 6은 도 3의 일반 검사 트랜지스터와 모듈 크랙 검사 트랜지스터를 나타내는 회로도이다.
도 7은 도 1의 표시 패널에 표시되는 테스트 패턴을 나타내는 개념도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널에 표시되는 테스트 패턴을 나타내는 개념도이다.
도 9는 도 8의 표시 패널에 인가되는 게이트 신호를 나타내는 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
도 12는 도 11의 최외곽 검사 트랜지스터와 일반 검사 트랜지스터를 나타내는 회로도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다. 상기 데이터 구동부(300)에는 구동 제어부가 포함될 수 있다. 이와는 달리, 상기 구동 제어부는 상기 데이터 구동부(300)의 외부에 별도로 형성될 수 있다.
상기 표시 패널(100)은 영상을 표시하는 표시부(AA) 및 상기 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함한다. 상기 주변부(PA)는 데드 스페이스라고도 부를 수 있다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 서브 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 서브 픽셀들은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(100)의 픽셀 구조에 대해서는 도 2를 참조하여 상세히 후술한다.
상기 구동 제어부는 외부의 장치(미도시)로부터 입력 영상 데이터 및 입력 제어 신호를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부는 상기 입력 영상 데이터 및 상기 입력 제어 신호를 근거로 제1 제어 신호, 제2 제어 신호 및 데이터 신호를 생성한다.
상기 구동 제어부는 상기 입력 제어 신호를 근거로 상기 게이트 구동부(200)의 동작을 제어하기 위한 상기 제1 제어 신호를 생성하여 상기 게이트 구동부(200)에 출력한다.
상기 구동 제어부는 상기 입력 제어 신호를 근거로 상기 데이터 구동부(300)의 동작을 제어하기 위한 상기 제2 제어 신호를 생성하여 상기 데이터 구동부(300)에 출력한다.
상기 구동 제어부는 상기 입력 영상 데이터를 근거로 데이터 신호를 생성한다. 상기 구동 제어부는 상기 데이터 신호를 상기 데이터 구동부(300)에 출력한다.
상기 게이트 구동부(200)는 상기 구동 제어부로부터 입력 받은 상기 제1 제어 신호에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(200)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다.
상기 게이트 구동부(200)는 상기 표시 패널(100)의 주변부(PA)에 집적될 수 있다. 이와는 달리, 상기 게이트 구동부(200)는 상기 표시 패널(100)의 주변부(PA)에 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)의 주변부(PA)에 연결될 수 있다. 도 1에서는 상기 게이트 구동부(200)는 상기 표시 패널(100)의 주변부(PA)에 집적되는 것을 도시하였다.
상기 데이터 구동부(300)는 상기 구동 제어부로부터 상기 제2 제어 신호 및 상기 데이터 신호를 계조 전압으로 변환한다. 상기 데이터 구동부(300)는 상기 계조 전압을 상기 데이터 라인(DL)에 출력한다.
상기 표시 패널 검사부(IP1)는 상기 데이터 구동부(300)와 오버랩되어 배치될 수 있다. 예를 들어, 상기 표시 패널 검사부(IP1)는 상기 표시 패널(100)의 주변부(PA)에 집적될 수 있다. 상기 데이터 구동부(300)는 상기 표시 패널 검사부(IP1)가 배치된 위치 상에 칩 형태로 실장될 수 있다.
상기 표시 패널 검사부(IP1)는 상기 표시 패널(100)의 서브 픽셀들이 정상적으로 영상을 표시하는지 검사한다. 예를 들어, 상기 데이터 구동부(300)를 상기 표시 패널(100)에 실장하기 전에 상기 표시 패널 검사부(IP1)를 이용하여, 상기 표시 패널(100)의 서브 픽셀들이 정상적으로 영상을 표시할 수 있는지를 검사할 수 있다.
상기 표시 패널 검사부(IP1)는 상기 표시 패널(100)의 검사가 완료된 이후에는 상기 데이터 라인(DL)들과의 연결이 끊어질 수 있다. 예를 들어, 상기 표시 패널 검사부(IP1)와 상기 데이터 라인(DL)들 사이에는 상기 표시 패널 검사부(IP1)와 상기 데이터 라인(DL)들의 연결 관계를 결정하는 스위칭부가 형성될 수 있다.
예를 들어, 상기 표시 패널 검사부(IP1)는 점등 검사를 수행할 수 있다. 예를 들어, 상기 표시 패널 검사부(IP1)는 데이터 라인(DL)의 오픈-쇼트 검사를 수행할 수 있다. 예를 들어, 상기 표시 패널 검사부(IP1)는 모듈 크랙 검사를 수행할 수 있다. 예를 들어, 상기 표시 패널 검사부(IP1)는 최외곽 영역의 유기 발광 소자의 미증착 검사를 수행할 수 있다.
상기 점등 검사는 상기 표시 패널(100)에 일정 영상을 표시하고 상기 표시 패널(100)의 영상을 육안으로 또는 카메라를 이용하여 검사하여 점등되지 않는 서브 픽셀이 있는지 확인하는 절차이다. 일반적으로 상기 점등 검사 중에 상기 표시 패널(100)은 단색 영상을 표시한다. 상기 단색 영상은 적색 영상, 녹색 영상, 청색 영상, 흑색 영상, 백색 영상 등일 수 있다.
상기 데이터 라인(DL)의 오픈-쇼트 검사는 상기 표시 패널(100)에 세로 스트라이프 패턴을 인가하여, 주변 데이터 라인과의 오픈이나 쇼트가 일어나는 지 확인할 수 있다. 예를 들어, 제1 데이터 라인에 고휘도 영상을 인가하고, 상기 제1 데이터 라인과 인접한 제2 데이터 라인에 저휘도 영상을 인가한 경우, 상기 제1 데이터 라인에 연결된 서브 픽셀들은 고휘도를 나타내고, 상기 제2 데이터 라인에 연결된 서브 픽셀들은 저휘도를 나타낼 수 있다. 그러나, 상기 제1 데이터 라인이나 상기 제2 데이터 라인에 오픈이 일어난 경우, 상기 오픈이 발생한 데이터 라인은 원하는 계조를 나타낼 수 없다. 또한, 상기 제1 데이터 라인과 상기 제2 데이터 라인 간에 쇼트가 일어난 경우, 상기 제1 데이터 라인 및 상기 제2 데이터 라인에 연결된 서브 픽셀들은 부분적으로 또는 전체적으로 동일한 계조를 나타내게 된다.
상기 모듈 크랙 검사는 상기 표시 패널(100)에 일정 영상을 표시하고, 상기 표시 패널(100) 중 모듈 크랙 검사 영역을 설정하고, 상기 모듈 크랙 검사 영역에 모듈 크랙 검사 회로를 구성하여, 상기 모듈 크랙 검사 영역에 표시되는 영상의 이상 여부를 육안으로 또는 카메라를 이용하여 확인할 수 있다. 상기 모듈 크랙 검사 회로는 상기 표시 패널(100)의 주변부에 상기 표시 장치의 테두리 부분을 따라 형성되는 모듈 크랙 감지 배선을 포함할 수 있다.
상기 최외곽 영역의 유기 발광 소자의 미증착 검사는 상기 표시 패널(100)의 최외곽 영역에 고휘도를 갖는 테스트 패턴을 표시하여, 육안으로 또는 카메라를 이용하여 상기 표시 패널의 최외곽 영역의 유기 발광 소자의 미증착 여부를 확인할 수 있다.
상기 표시 패널 검사부(IP1)의 구성 및 동작에 대해서는 도 3 내지 도 7을 참조하여 상세히 설명한다.
도 2는 도 1의 표시 패널(100)의 구조를 나타내는 개념도이다.
도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 펜타일 구조의 픽셀 구조를 가질 수 있다. 상기 표시 패널(100)은 제1 방향 및 제2 방향을 따라 반복되는 서브 픽셀 반복 그룹을 포함한다.
상기 표시 패널(100)은 적색 제1 서브 픽셀(R1) 및 청색 제1 서브 픽셀(B1)에 연결되는 제1 데이터 라인(DL1), 녹색 제1 서브 픽셀(G1) 및 녹색 제2 서브 픽셀(G2)에 연결되는 제2 데이터 라인(DL2), 청색 제2 서브 픽셀(B2) 및 적색 제2 서브 픽셀(R2)에 연결되는 제3 데이터 라인(DL3) 및 녹색 제3 서브 픽셀(G3) 및 녹색 제4 서브 픽셀(G4)에 연결되는 제4 데이터 라인(DL4)을 포함한다.
상기 표시 패널(100)은 적색 제3 서브 픽셀(R3) 및 청색 제3 서브 픽셀(B3)에 연결되는 제5 데이터 라인(DL5), 녹색 제5 서브 픽셀(G5) 및 녹색 제6 서브 픽셀(G6)에 연결되는 제6 데이터 라인(DL6), 청색 제4 서브 픽셀(B4) 및 적색 제4 서브 픽셀(R4)에 연결되는 제7 데이터 라인(DL7) 및 녹색 제7 서브 픽셀(G7) 및 녹색 제8 서브 픽셀(G8)에 연결되는 제8 데이터 라인(DL8)을 더 포함한다.
여기서, 2행 4열의 픽셀들(R, G, B, G, B, G, R, G)이 서브 픽셀 반복 그룹을 형성할 수 있다.
도 3은 도 1의 표시 패널 검사부(IP1)를 나타내는 회로도이다. 도 4는 도 3의 점등 검사부(T11, T12, T21)에 인가되는 입력 신호를 나타내는 타이밍도이다. 도 5는 도 3의 일반 검사 트랜지스터(T74)와 모듈 크랙 검사 트랜지스터(T84)를 나타내는 개념도이다. 도 6은 도 3의 일반 검사 트랜지스터(T74)와 모듈 크랙 검사 트랜지스터(T84)를 나타내는 회로도이다.
도 1 내지 도 6을 참조하면, 상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
상기 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81)가 동작할 때, 상기 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 상기 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)는 동작하지 않을 수 있다.
마찬가지로, 상기 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83)가 동작할 때, 상기 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81) 및 상기 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)는 동작하지 않을 수 있다.
마찬가지로, 상기 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)가 동작할 때, 상기 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81) 및 상기 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83)는 동작하지 않을 수 있다.
본 실시예에서 상기 모듈 크랙 및 최외곽 검사부는 입력 전극에 인가되는 전압에 따라 구별되는 3가지 타입의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 모듈 크랙 및 최외곽 검사부는 최외곽 검사를 위한 최외곽 검사 트랜지스터(T14, T24), 일반 검사 트랜지스터(T34, T44, T54, T64, T74) 및 모듈 크랙 검사를 위한 모듈 크랙 검사 트랜지스터(T84)를 포함할 수 있다.
제1 최외곽 검사 트랜지스터(T14)는 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제1 전압(DCG)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되는 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함한다.
제2 최외곽 검사 트랜지스터(T24)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제1 전압(DCG)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되고 상기 최외곽 데이터 라인(DL1)에 이웃한 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함한다.
본 실시예에서는 설명의 편의 상 상기 제1 최외곽 데이터 라인(DL1) 및 상기 제2 최외곽 데이터 라인(DL2)이 배치되는 영역이 최외곽 영역으로 정의되었으나, 실시예에 따라 육안으로 검사가 용이하도록 10개 이상의 최외곽 데이터 라인이 배치되는 영역을 최외곽 영역으로 정의할 수도 있다.
또한, 본 실시예에서는 설명의 편의 상, 상기 표시 패널(100)의 좌측 영역에 형성되는 좌측 최외곽 영역(DL1, DL2에 대응하는 영역)을 예시하였으나, 상기 표시 패널(100)의 우측 영역에도 같은 방식으로 우측 최외곽 영역(데이터 라인이 M개일 때, DLM-1, DLM에 대응하는 영역)이 형성될 수 있다.
제1 일반 검사 트랜지스터(T34)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제2 전압(VGH)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인(DL3)에 연결되는 출력 전극을 포함한다.
제2 일반 검사 트랜지스터(T44)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제2 전압(VGH)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인(DL4)에 연결되는 출력 전극을 포함한다.
제3 일반 검사 트랜지스터(T54)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제2 전압(VGH)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인(DL5)에 연결되는 출력 전극을 포함한다.
제4 일반 검사 트랜지스터(T64)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제2 전압(VGH)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인(DL6)에 연결되는 출력 전극을 포함한다.
제5 일반 검사 트랜지스터(T74)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제2 전압(VGH)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인(DL7)에 연결되는 출력 전극을 포함한다.
상기 모듈 크랙 검사 트랜지스터는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제3 전압(VGHLP)이 인가되는 입력 전극 및 상기 표시 패널(100)의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인(DL8)에 연결되는 출력 전극을 포함한다.
본 실시예에서는 설명의 편의 상 제8 데이터 라인(DL8)을 모듈 크랙 검사 데이터 라인으로 표시하였으나, 실시예에 따라 육안으로 검사가 용이하도록 표시 패널은 수개의 모듈 크랙 검사 데이터 라인을 포함할 수 있다.
본 실시예에서, 상기 제1 최외곽 검사 트랜지스터(T14)의 상기 입력 전극에 인가되는 상기 제1 전압은 상기 점등 검사부의 제1 색 계조 전압(DCG)일 수 있다. 상기 제2 최외곽 검사 트랜지스터(T24)의 상기 입력 전극에 인가되는 상기 제1 전압은 상기 점등 검사부의 상기 제1 색 계조 전압(DCG)일 수 있다. 여기서, 상기 제1 색 계조 전압(DCG)은 녹색 계조 전압일 수 있다. 상기 제1 전압은 검사자에 의해 조절이 가능한 전압이며, 직류 전압일 수 있다.
상기 제2 전압은 고정된 직류 전압일 수 있다. 상기 제2 전압은 저휘도 영상을 표시하기 위한 전압일 수 있다.
상기 제1 전압이 고휘도 영상을 나타내고, 상기 제2 전압이 저휘도 영상을 나타내는 경우, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
상기 점등 검사부는 제1 내지 제3 구동 게이트 신호(TGR, TGB, TGG)에 응답하여 상기 데이터 라인들(DL1 내지 DL8)에 제1 내지 제3 계조 전압(DCR, DCB, DCG)을 인가할 수 있다.
상기 점등 검사부는 표시 패널(100)에 데이터 구동부(300)가 부착되기 이전 상태에서 데이터 구동부(300)의 역할을 수행한다.
상기 점등 검사부는 제1 구동 게이트 신호(TGR)를 입력 받는 제어 전극, 제1 계조 전압(DCR)이 인가되는 입력 전극 및 상기 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함하는 제1 구동 트랜지스터(T11), 제2 구동 게이트 신호(TGB)를 입력 받는 제어 전극, 제2 계조 전압(DCB)이 인가되는 입력 전극 및 상기 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함하는 제2 구동 트랜지스터(T12) 및 제3 구동 게이트 신호(TGG)를 입력 받는 제어 전극, 제3 계조 전압(DCG)이 인가되는 입력 전극 및 상기 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터(T21)를 포함할 수 있다.
상기 점등 검사부는 상기 제1 구동 게이트 신호(TGR)를 입력 받는 제어 전극, 상기 제2 계조 전압(DCB)이 인가되는 입력 전극 및 상기 제3 데이터 라인(DL3)에 연결되는 출력 전극을 포함하는 제4 구동 트랜지스터(T31), 상기 제2 구동 게이트 신호(TGB)를 입력 받는 제어 전극, 상기 제1 계조 전압(DCR)이 인가되는 입력 전극 및 상기 제3 데이터 라인(DL3)에 연결되는 출력 전극을 포함하는 제5 구동 트랜지스터(T32) 및 상기 제3 구동 게이트 신호(TGG)를 입력 받는 제어 전극, 상기 제3 계조 전압(DCG)이 인가되는 입력 전극 및 상기 제4 데이터 라인(DL4)에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터(T41)를 포함할 수 있다.
홀수 데이터 라인(DL1, DL3, DL5, DL7)은 적색 서브 픽셀 및 청색 서브 픽셀과 교대로 연결되고, 짝수 데이터 라인(DL2, DL4, DL6, DL8)은 녹색 서브 픽셀들과만 연결된다. 따라서, 도 4에서 보는 바와 같이, 상기 제1 구동 게이트 신호(TGR) 및 상기 제2 구동 게이트 신호(TGB)는 교대로 활성화된다. 반면, 상기 제1 구동 게이트 신호(TGR) 및 상기 제2 구동 게이트 신호(TGB)가 교대로 활성화될 때, 상기 제3 구동 게이트 신호(TGG)는 활성화 상태를 유지할 수 있다. 상기 제1 내지 제3 구동 게이트 신호(TGR, TGB, TGG)의 활성화 레벨은 로우 레벨일 수 있다.
상기 모듈 크랙 및 최외곽 검사부의 일반 검사 트랜지스터들(T34, T44, T54, T64, T74)에 인가되는 상기 제2 전압(VGH)은 검사용 직류 전압일 수 있다.
도 5 및 도 6을 보면, 상기 모듈 크랙 및 최외곽 검사부의 모듈 크랙 검사 트랜지스터(T84)에 인가되는 상기 제3 전압(VGHLP)은 상기 제2 전압(VGH)으로부터 모듈 크랙 감지 저항(RLOOP)에 의해 레벨이 변경된 전압일 수 있다.
상기 모듈 크랙 감지 저항(RLOOP)은 상기 표시 패널(100)의 주변 영역에 배치되는 모듈 크랙 감지 배선(LOOP)에 의해 형성될 수 있다.
상기 오픈-쇼트 검사부는 제2 테스트 게이트 신호(TGOS)를 입력 받는 제어 전극, 제1 오픈-쇼트 테스트 전압(TD1)이 인가되는 입력 전극 및 상기 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함하는 제1 오픈-쇼트 검사 트랜지스터(T13) 및 상기 제2 테스트 게이트 신호(TGOS)를 입력 받는 제어 전극, 제2 오픈-쇼트 테스트 전압(TD2)이 인가되는 입력 전극 및 상기 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함하는 제2 오픈-쇼트 검사 트랜지스터(T23)를 포함할 수 있다.
상기 오픈-쇼트 검사부는 상기 제2 테스트 게이트 신호(TGOS)를 입력 받는 제어 전극, 상기 제1 오픈-쇼트 테스트 전압(TD1)이 인가되는 입력 전극 및 상기 제3 데이터 라인(DL3)에 연결되는 출력 전극을 포함하는 제3 오픈-쇼트 검사 트랜지스터(T33) 및 상기 제2 테스트 게이트 신호(TGOS)를 입력 받는 제어 전극, 상기 제2 오픈-쇼트 테스트 전압(TD2)이 인가되는 입력 전극 및 상기 제4 데이터 라인(DL4)에 연결되는 출력 전극을 포함하는 제4 오픈-쇼트 검사 트랜지스터(T43)를 포함할 수 있다.
상기 제1 오프-쇼트 테스트 전압(TD1) 및 상기 제2 오픈-쇼트 테스트 전압(TD2) 중 어느 하나는 고휘도 영상을 나타내고 나머지 하나는 저휘도 영상을 나타낼 수 있다. 따라서, 상기 이웃한 데이터 라인들 간의 쇼트 여부를 검출할 수 있다.
도 7은 도 1의 표시 패널(100)에 표시되는 테스트 패턴을 나타내는 개념도이다.
도 1 내지 도 7을 참조하면, 본 실시예에서, 상기 모듈 크랙 및 최외곽 검사부의 상기 최외곽 검사 트랜지스터(T14, T24)에 인가되는 상기 제1 전압(DCG)은 점등 검사에서 사용되는 전압이며, 검사자에 의해 조절이 가능한 전압이며, 직류 전압일 수 있다. 상기 모듈 크랙 및 최외곽 검사부의 상기 일반 검사 트랜지스터(T34, T44, T54, T64, T74)에 인가되는 상기 제2 전압(VGH)은 고정된 직류 전압일 수 있다. 상기 제2 전압은 저휘도 영상을 표시하기 위한 전압일 수 있다.
도 7에서 보듯이, 상기 최외곽 영역 검사를 위해, 상기 제1 전압이 고휘도 영상(WHITE)을 나타내도록 조절되고, 상기 제2 전압이 저휘도 영상(BLACK)을 나타내는 경우, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상(WHITE)이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널(100)의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널에 표시되는 테스트 패턴을 나타내는 개념도이다. 도 9는 도 8의 표시 패널에 인가되는 게이트 신호를 나타내는 타이밍도이다.
본 실시예에 따른 표시 패널 검사 장치 및 표시 장치는 최외곽 검사를 위해 표시 패널에 표시하는 테스트 패턴을 제외하면, 도 1 내지 도 7을 참조하여 설명한 표시 패널 검사 장치 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 내지 도 6 및 도 8을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
본 실시예에서, 상기 모듈 크랙 및 최외곽 검사부의 상기 최외곽 검사 트랜지스터(T14, T24)에 인가되는 상기 제1 전압(DCG)은 점등 검사에서 사용되는 전압이며, 검사자에 의해 조절이 가능한 전압이며, 직류 전압일 수 있다. 상기 모듈 크랙 및 최외곽 검사부의 상기 일반 검사 트랜지스터(T34, T44, T54, T64, T74)에 인가되는 상기 제2 전압(VGH)은 고정된 직류 전압일 수 있다. 상기 제2 전압은 저휘도 영상을 표시하기 위한 전압일 수 있다.
도 8에서 보듯이, 상기 최외곽 영역 검사를 위해, 상기 제1 전압이 고휘도 영상(WHITE)을 나타내도록 조절되고, 상기 제2 전압이 저휘도 영상(BLACK)을 나타내는 경우, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상(WHITE)이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
또한, 본 실시예에서는 상기 표시 패널(100)의 상기 표시부(AA) 내의 서브 픽셀들이 상기 게이트 구동부(200)의 게이트 신호(GS1 내지 GSN)에 의해 스캐닝될 때, 상측 최외곽 영역(SA1)에 대응하여 고휘도를 갖는 계조 전압(예컨대, DCR, DCB, DCG의 레벨을 조절하여)을 출력하고, 상측 최외곽 영역(SA1) 및 하측 최외곽 영역(SA3) 사이의 일반 영역(SA2)에 대응하여 저휘도를 갖는 계조 전압(예컨대, DCR, DCB, DCG의 레벨을 조절하여)을 출력하고, 상기 하측 최외곽 영역(SA3)에 대응하여 고휘도를 갖는 계조 전압(예컨대, DCR, DCB, DCG의 레벨을 조절하여)을 출력할 수 있다.
따라서, 상기 테스트 패턴은 상기 표시 패널(100)의 좌측 최외곽 영역, 우측 최외곽 영역, 상측 최외곽 영역 및 하측 최외곽 영역에 대응하여 고휘도를 갖고, 상기 표시 패널의 상기 좌측 최외곽 영역, 상기 우측 최외곽 영역, 상기 상측 최외곽 영역 및 상기 하측 최외곽 영역에 의해 둘러싸이는 영역에 대응하여 저휘도를 가질 수 있다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널(100)의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
본 실시예에 따른 표시 패널 검사 장치 및 표시 장치는 표시 패널 검사부의 구성을 제외하면, 도 1 내지 도 7을 참조하여 설명한 표시 패널 검사 장치 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 10을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
본 실시예에서 상기 모듈 크랙 및 최외곽 검사부는 입력 전극에 인가되는 전압에 따라 구별되는 3가지 타입의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 모듈 크랙 및 최외곽 검사부는 최외곽 검사를 위한 최외곽 검사 트랜지스터(T14, T24), 일반 검사 트랜지스터(T34, T44, T54, T64, T74) 및 모듈 크랙 검사를 위한 모듈 크랙 검사 트랜지스터(T84)를 포함할 수 있다.
제1 최외곽 검사 트랜지스터(T14)는 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제1 전압(DCR)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되는 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함한다.
제2 최외곽 검사 트랜지스터(T24)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제1 전압과 다른 제4 전압(DCG)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되고 상기 최외곽 데이터 라인(DL1)에 이웃한 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함한다.
본 실시예에서 상기 제1 전압(DCR)은 제1 색 계조 전압일 수 있다. 상기 제4 전압(DCG)은 제2 색 계조 전압일 수 있다. 여기서, 상기 제1 색 계조 전압(DCR)은 적색 계조 전압일 수 있다. 여기서, 상기 제4 색 계조 전압(DCG)은 녹색 계조 전압일 수 있다. 상기 제1 전압(DCR) 및 상기 제4 전압(DCG)은 각각 검사자에 의해 조절이 가능한 전압이며, 직류 전압일 수 있다. 상기 제1 전압(DCR)과 상기 제4 전압(DCG)은 서로 다른 색의 계조 전압이므로 풀 계조를 나타내기 위한 전압 레벨이 다소 상이할 수 있다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널(100)의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다. 도 12는 도 11의 최외곽 검사 트랜지스터와 일반 검사 트랜지스터를 나타내는 회로도이다.
본 실시예에 따른 표시 패널 검사 장치 및 표시 장치는 표시 패널 검사부의 구성을 제외하면, 도 1 내지 도 7을 참조하여 설명한 표시 패널 검사 장치 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 11 및 도 12를 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
본 실시예에서 상기 모듈 크랙 및 최외곽 검사부는 입력 전극에 인가되는 전압에 따라 구별되는 3가지 타입의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 모듈 크랙 및 최외곽 검사부는 최외곽 검사를 위한 최외곽 검사 트랜지스터(T14, T24), 일반 검사 트랜지스터(T34, T44, T54, T64, T74) 및 모듈 크랙 검사를 위한 모듈 크랙 검사 트랜지스터(T84)를 포함할 수 있다.
제1 최외곽 검사 트랜지스터(T14)는 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제1 전압(VGHLP2)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되는 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함한다.
제2 최외곽 검사 트랜지스터(T24)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제1 전압(VGHLP2)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되고 상기 최외곽 데이터 라인(DL1)에 이웃한 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 일반 검사 트랜지스터(T34, T44, T54, T64, T74)의 입력 전극에 인가되는 제2 전압(VGH)은 검사용 직류 전압일 수 있다. 상기 제1 전압(VGHLP2)은 상기 제2 전압(VGH)으로부터 저항(ROT)에 의해 레벨이 변경된 전압일 수 있다.
상기 제1 전압(VGHLP2)의 레벨 변경으로 인해, 상기 제1 전압(VGHLP2)은 고휘도 영상을 나타내고, 상기 제2 전압(VGH)은 저휘도 영상을 나타낼 수 있다. 따라서, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널(100)의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
본 실시예에 따른 표시 패널 검사 장치 및 표시 장치는 표시 패널 검사부의 구성을 제외하면, 도 1 내지 도 7을 참조하여 설명한 표시 패널 검사 장치 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 13을 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 모듈 크랙 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
본 실시예에서 상기 모듈 크랙 및 최외곽 검사부는 입력 전극에 인가되는 전압에 따라 구별되는 3가지 타입의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 모듈 크랙 및 최외곽 검사부는 최외곽 검사를 위한 최외곽 검사 트랜지스터(T14, T24), 일반 검사 트랜지스터(T34, T44, T54, T64, T74) 및 모듈 크랙 검사를 위한 모듈 크랙 검사 트랜지스터(T84)를 포함할 수 있다.
제1 최외곽 검사 트랜지스터(T14)는 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 플로팅되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되는 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함한다.
제2 최외곽 검사 트랜지스터(T24)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 플로팅되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되고 상기 최외곽 데이터 라인(DL1)에 이웃한 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 일반 검사 트랜지스터(T34, T44, T54, T64, T74)의 입력 전극에 인가되는 제2 전압(VGH)은 검사용 직류 전압일 수 있다. 상기 최외곽 검사 트랜지스터(T14, T24)의 입력 전압은 연결이 끊어져 플로팅 되는 전압일 수 있다.
상기 플로팅 전압은 고휘도 영상을 나타내고, 상기 제2 전압(VGH)은 저휘도 영상을 나타낼 수 있다. 따라서, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
또한, 상기 표시 패널의 상기 최외곽 영역을 검사하기 위한 최외곽 검사부는 모듈 크랙 검사부와 일체로 형성될 수 있다. 이에 따라, 표시 패널(100)의 데드 스페이스를 증가시키지 않으면서 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널 검사부를 나타내는 회로도이다.
본 실시예에 따른 표시 패널 검사 장치 및 표시 장치는 표시 패널 검사부의 구성을 제외하면, 도 1 내지 도 7을 참조하여 설명한 표시 패널 검사 장치 및 표시 장치와 실질적으로 동일하다. 따라서, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 14를 참조하면, 상기 표시 장치는 표시 패널(100), 표시 패널 검사부(IP1) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
상기 표시 패널 검사부(IP1)는 점등 검사부(T11, T12, T21, T31, T32, T41, T51, T52, T61, T71, T72, T81), 오픈-쇼트 검사부(T13, T23, T33, T43, T53, T63, T73, T83) 및 최외곽 검사부(T14, T24, T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
본 실시예에서 상기 최외곽 검사부는 입력 전극에 인가되는 전압에 따라 구별되는 3가지 타입의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 최외곽 검사부는 최외곽 검사를 위한 최외곽 검사 트랜지스터(T14, T24), 일반 검사 트랜지스터(T34, T44, T54, T64, T74, T84)를 포함할 수 있다.
제1 최외곽 검사 트랜지스터(T14)는 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 제1 전압(DCG)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되는 최외곽 데이터 라인(DL1)에 연결되는 출력 전극을 포함한다.
제2 최외곽 검사 트랜지스터(T24)는 상기 제1 테스트 게이트 신호(MG)를 입력 받는 제어 전극, 상기 제1 전압(DCG)이 인가되는 입력 전극 및 표시 패널(100)의 최외곽 영역에 배치되고 상기 최외곽 데이터 라인(DL1)에 이웃한 제2 최외곽 데이터 라인(DL2)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 제1 전압은 검사자에 의해 조절이 가능한 전압이며, 직류 전압일 수 있다. 상기 제2 전압은 고정된 직류 전압일 수 있다. 상기 제2 전압은 저휘도 영상을 표시하기 위한 전압일 수 있다.
상기 제1 전압이 고휘도 영상을 나타내고, 상기 제2 전압이 저휘도 영상을 나타내는 경우, 상기 표시 패널(100)의 좌측 최외곽 영역 및 우측 최외곽 영역에만 고휘도 영상이 표시되어, 상기 표시 패널(100)의 최외곽 영역에서 발생하기 쉬운 유기 발광 소자의 미증착을 효과적으로 검사할 수 있다.
본 실시예에서는 상기 최외곽 검사부가 도 3의 모듈 크랙 검사부와 일체로 형성되지 않는 별개의 구성임을 예시하였다.
본 실시예에 따르면, 표시 패널(100)의 최외곽 영역에 대응하여 고휘도를 갖는 테스트 패턴을 표시하여 상기 표시 패널(100)의 최외곽 영역의 유기 발광 소자의 미증착으로 인한 디펙트를 효과적으로 확인할 수 있다. 이에 따라, 표시 패널 검사의 신뢰도를 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 패널 검사 장치 및 이를 포함하는 표시 장치에 따르면, 신뢰성 있는 표시 패널 검사를 수행할 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 IP1: 표시 패널 검사부

Claims (20)

  1. 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 검사 트랜지스터;
    상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함하는 제2 검사 트랜지스터; 및
    상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제3 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인에 연결되는 출력 전극을 포함하는 제3 검사 트랜지스터를 포함하고,
    상기 일반 데이터 라인은 상기 최외곽 데이터 라인 및 상기 모듈 크랙 검사 데이터 라인 사이에 배치되는 것을 특징으로 하는 표시 패널 검사 장치.
  2. 제1항에 있어서, 상기 제1 전압은 제1 색 계조 전압인 것을 특징으로 하는 표시 패널 검사 장치.
  3. 제1항에 있어서, 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 상기 제1 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 패널 검사 장치.
  4. 제1항에 있어서, 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제4 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 패널 검사 장치.
  5. 제4항에 있어서, 상기 제1 전압은 제1 색 계조 전압이고,
    상기 제4 전압은 제2 색 계조 전압인 것을 특징으로 하는 표시 패널 검사 장치.
  6. 제1항에 있어서, 상기 제2 전압은 검사용 직류 전압이고,
    상기 제1 전압은 상기 제2 전압으로부터 저항에 의해 레벨이 변경된 전압인 것을 특징으로 하는 표시 패널 검사 장치.
  7. 제1항에 있어서, 상기 제1 검사 트랜지스터의 상기 입력 전극은 플로팅되고,
    상기 제1 전압은 플로팅 전압인 것을 특징으로 하는 표시 패널 검사 장치.
  8. 제1항에 있어서, 제1 구동 게이트 신호를 입력 받는 제어 전극, 제1 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 구동 트랜지스터;
    제2 구동 게이트 신호를 입력 받는 제어 전극, 제2 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 구동 트랜지스터; 및
    제3 구동 게이트 신호를 입력 받는 제어 전극, 제3 계조 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 패널 검사 장치.
  9. 제8항에 있어서, 상기 제1 구동 게이트 신호 및 상기 제2 구동 게이트 신호는 교대로 활성화되고,
    상기 제1 구동 게이트 신호 및 상기 제2 구동 게이트 신호가 교대로 활성화될 때, 상기 제3 구동 게이트 신호는 활성화 상태를 유지하는 것을 특징으로 하는 표시 패널 검사 장치.
  10. 제1항에 있어서, 상기 제2 전압은 검사용 직류 전압이고,
    상기 제3 전압은 상기 제2 전압으로부터 모듈 크랙 감지 저항에 의해 레벨이 변경된 전압인 것을 특징으로 하는 표시 패널 검사 장치.
  11. 제10항에 있어서, 상기 모듈 크랙 감지 저항은 상기 표시 패널의 주변 영역에 배치되는 모듈 크랙 감지 배선에 의해 형성되는 것을 특징으로 하는 표시 패널 검사 장치.
  12. 제1항에 있어서, 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제1 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 오픈-쇼트 검사 트랜지스터; 및
    상기 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제2 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 오픈-쇼트 검사 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 패널 검사 장치.
  13. 제1항에 있어서, 상기 표시 패널은 테스트 패턴을 표시하고,
    상기 테스트 패턴은 상기 표시 패널의 좌측 최외곽 영역 및 우측 최외곽 영역에 대응하여 제1 휘도를 갖고, 상기 표시 패널의 상기 좌측 최외곽 영역 및 상기 우측 최외곽 영역 사이에 대응하여 제2 휘도를 갖는 것을 특징으로 하는 표시 패널 검사 장치.
  14. 제1항에 있어서, 상기 표시 패널은 테스트 패턴을 표시하고,
    상기 테스트 패턴은 상기 표시 패널의 좌측 최외곽 영역, 우측 최외곽 영역, 상측 최외곽 영역 및 하측 최외곽 영역에 대응하여 제1 휘도를 갖고, 상기 표시 패널의 상기 좌측 최외곽 영역, 상기 우측 최외곽 영역, 상기 상측 최외곽 영역 및 상기 하측 최외곽 영역에 의해 둘러싸이는 영역에 대응하여 제2 휘도를 갖는 것을 특징으로 하는 표시 패널 검사 장치.
  15. 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 검사 트랜지스터; 및
    상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함하는 제2 검사 트랜지스터를 포함하고,
    상기 제1 전압은 상기 최외곽 영역에만 표시되는 고휘도 영상을 나타내고, 상기 제2 전압은 상기 최외곽 영역을 제외한 영역에 표시되는 저휘도 영상을 나타내는 것을 특징으로 하는 표시 패널 검사 장치.
  16. 복수의 게이트 라인들, 복수의 데이터 라인들, 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 서브 픽셀들을 포함하는 표시 패널; 및
    제1 테스트 게이트 신호를 입력 받는 제어 전극, 제1 전압이 인가되는 입력 전극 및 상기 표시 패널의 최외곽 영역에 배치되는 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 검사 트랜지스터, 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제2 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 일반 데이터 라인에 연결되는 출력 전극을 포함하는 제2 검사 트랜지스터 및 상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 제3 전압이 인가되는 입력 전극 및 상기 표시 패널의 상기 최외곽 영역이 아닌 영역에 배치되는 모듈 크랙 검사 데이터 라인에 연결되는 출력 전극을 포함하는 제3 검사 트랜지스터를 포함하는 표시 패널 검사부를 포함하고,
    상기 일반 데이터 라인은 상기 최외곽 데이터 라인 및 상기 모듈 크랙 검사 데이터 라인 사이에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 제1 전압은 제1 색 계조 전압인 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 표시 패널 검사부는
    상기 제1 테스트 게이트 신호를 입력 받는 제어 전극, 상기 제1 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제4 검사 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제16항에 있어서, 상기 표시 패널 검사부는
    제1 구동 게이트 신호를 입력 받는 제어 전극, 제1 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 구동 트랜지스터;
    제2 구동 게이트 신호를 입력 받는 제어 전극, 제2 계조 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 구동 트랜지스터; 및
    제3 구동 게이트 신호를 입력 받는 제어 전극, 제3 계조 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제3 구동 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제16항에 있어서, 상기 표시 패널 검사부는
    제2 테스트 게이트 신호를 입력 받는 제어 전극, 제1 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제1 오픈-쇼트 검사 트랜지스터; 및
    상기 제2 테스트 게이트 신호를 입력 받는 제어 전극, 제2 오픈-쇼트 테스트 전압이 인가되는 입력 전극 및 상기 최외곽 영역에서 상기 최외곽 데이터 라인과 이웃하여 배치되는 제2 최외곽 데이터 라인에 연결되는 출력 전극을 포함하는 제2 오픈-쇼트 검사 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020200008681A 2020-01-22 2020-01-22 표시 패널 검사 장치 및 표시 장치 Active KR102651587B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200008681A KR102651587B1 (ko) 2020-01-22 2020-01-22 표시 패널 검사 장치 및 표시 장치
US16/952,637 US11270610B2 (en) 2020-01-22 2020-11-19 Display panel inspecting apparatus and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200008681A KR102651587B1 (ko) 2020-01-22 2020-01-22 표시 패널 검사 장치 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20210095271A KR20210095271A (ko) 2021-08-02
KR102651587B1 true KR102651587B1 (ko) 2024-03-27

Family

ID=76857209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200008681A Active KR102651587B1 (ko) 2020-01-22 2020-01-22 표시 패널 검사 장치 및 표시 장치

Country Status (2)

Country Link
US (1) US11270610B2 (ko)
KR (1) KR102651587B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128063B (zh) * 2020-01-20 2021-03-23 云谷（固安）科技有限公司 显示面板的测试电路、方法及显示面板
CN114144826B (zh) * 2020-05-19 2025-01-28 京东方科技集团股份有限公司 显示面板、显示装置、测试方法和裂纹检测方法
CN113707065B (zh) * 2021-08-16 2023-10-13 Tcl华星光电技术有限公司 显示面板、显示面板的驱动方法及电子装置
CN114283719B (zh) * 2021-12-31 2023-07-14 湖北长江新型显示产业创新中心有限公司 开关控制电路及其驱动方法、显示装置
KR20240020361A (ko) 2022-08-05 2024-02-15 삼성디스플레이 주식회사 표시 장치

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008015366A (ja) * 2006-07-07 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 表示装置および表示装置の検査方法
KR101274037B1 (ko) * 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101353493B1 (ko) * 2007-02-28 2014-01-24 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR101113340B1 (ko) * 2010-05-13 2012-02-29 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 검사방법
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
TWI444959B (zh) * 2011-10-05 2014-07-11 Hannstar Display Corp 用於三閘型畫素結構之面板測試方法
KR101949257B1 (ko) 2012-06-05 2019-02-18 엘지디스플레이 주식회사 디스플레이 모듈 검사장치 및 검사방법
KR101985921B1 (ko) * 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102059936B1 (ko) * 2012-12-14 2019-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102098743B1 (ko) * 2013-10-02 2020-04-09 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102174368B1 (ko) * 2014-02-25 2020-11-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 테스트 방법
US9454684B2 (en) * 2014-05-28 2016-09-27 Taiwan Semiconductor Manufacturing Company Limited Edge crack detection system
KR102246365B1 (ko) * 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
TWI540323B (zh) * 2014-09-16 2016-07-01 友達光電股份有限公司 顯示面板之測試單元結構與顯示面板
KR102304585B1 (ko) * 2015-01-30 2021-09-27 삼성디스플레이 주식회사 표시 패널 검사 장치 및 표시 장치
KR102409454B1 (ko) * 2015-02-02 2022-06-15 삼성디스플레이 주식회사 표시 패널
KR102270632B1 (ko) * 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
KR102314796B1 (ko) * 2015-03-11 2021-10-19 삼성디스플레이 주식회사 표시 패널
KR102343654B1 (ko) * 2015-03-31 2021-12-27 삼성디스플레이 주식회사 표시 장치
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR102343803B1 (ko) * 2015-06-16 2021-12-29 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
KR102449369B1 (ko) * 2015-12-07 2022-10-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 검사 방법
CN105489613A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、检测方法、显示装置
KR102518922B1 (ko) * 2016-01-21 2023-04-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN107024337B (zh) * 2016-02-01 2019-09-24 京东方科技集团股份有限公司 测量方法及其测量系统
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102561277B1 (ko) * 2016-08-01 2023-07-28 삼성디스플레이 주식회사 표시 장치
KR102716282B1 (ko) * 2016-09-12 2024-10-11 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
CN107039467B (zh) * 2017-05-15 2020-03-06 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102391459B1 (ko) * 2017-06-01 2022-04-27 삼성디스플레이 주식회사 표시 장치
CN107589612B (zh) * 2017-10-24 2021-02-19 惠科股份有限公司 一种阵列基板及显示面板
CN108364598A (zh) * 2018-03-26 2018-08-03 京东方科技集团股份有限公司 显示基板及其短路检测方法、显示装置
CN108922462B (zh) * 2018-07-20 2022-05-24 京东方科技集团股份有限公司 显示装置和用于显示装置的检测方法
KR102573919B1 (ko) * 2018-12-05 2023-09-04 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11270610B2 (en) 2022-03-08
US20210225222A1 (en) 2021-07-22
KR20210095271A (ko) 2021-08-02

Similar Documents

Publication Publication Date Title
KR102651587B1 (ko) 표시 패널 검사 장치 및 표시 장치
KR101403127B1 (ko) 디스플레이패널 및 디스플레이패널 검사방법
US9666145B2 (en) Method and apparatus for controlling brightness compensation for pixel units of display device
CN100498892C (zh) 制造平板显示器的方法和设备
CN100516998C (zh) 液晶显示器及其驱动方法
US20070080913A1 (en) Display device and testing method for display device
US8754914B2 (en) Testing circuit of dual gate cell panel and color display method for dual gate cell panel
KR102304585B1 (ko) 표시 패널 검사 장치 및 표시 장치
US10043478B2 (en) Display device
US11693284B2 (en) Display panel and method of repairing the same
CN101295483A (zh) 液晶显示器件及其驱动方法
CN103165077A (zh) 显示单元和电子装置
JP2008009246A (ja) 表示装置
US10068510B2 (en) Display panel and inspection method thereof
KR102174624B1 (ko) 디스플레이 장치 및 그 순색 화면 검사 방법
KR20150144897A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN104749847B (zh) 一种阵列基板、显示装置及图像显示方法
EP2498126A1 (en) Liquid crystal display device
KR102237388B1 (ko) 표시장치
CN109599072B (zh) 一种显示装置、驱动方法和显示器
CN101477284A (zh) 改善因亮度不均造成显示痕迹的液晶显示器及其驱动方法
KR102652983B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102170549B1 (ko) 표시장치
JP2014032322A (ja) 液晶表示装置および配線検査方法
JP6990516B2 (ja) 画素データ書き込み方法および画像表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200122

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231004

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240321

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240322

End annual number: 3

Start annual number: 1

PG1601 Publication of registration