[go: up one dir, main page]

KR102718898B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102718898B1
KR102718898B1 KR1020160165137A KR20160165137A KR102718898B1 KR 102718898 B1 KR102718898 B1 KR 102718898B1 KR 1020160165137 A KR1020160165137 A KR 1020160165137A KR 20160165137 A KR20160165137 A KR 20160165137A KR 102718898 B1 KR102718898 B1 KR 102718898B1
Authority
KR
South Korea
Prior art keywords
crack detection
line
detection line
display device
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160165137A
Other languages
English (en)
Other versions
KR20180065061A (ko
Inventor
박경태
박철환
정선교
조성호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160165137A priority Critical patent/KR102718898B1/ko
Priority to US15/831,893 priority patent/US10522608B2/en
Priority to CN201711278239.5A priority patent/CN108153017B/zh
Priority to CN202210586541.1A priority patent/CN114898687A/zh
Publication of KR20180065061A publication Critical patent/KR20180065061A/ko
Priority to US16/708,104 priority patent/US11043550B2/en
Priority to US17/346,679 priority patent/US11832484B2/en
Priority to US18/387,116 priority patent/US12114549B2/en
Priority to US18/906,590 priority patent/US20250031542A1/en
Priority to KR1020240139470A priority patent/KR20240152810A/ko
Application granted granted Critical
Publication of KR102718898B1 publication Critical patent/KR102718898B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/018—Input/output arrangements for oriental characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 한 실시예에 따른 표시 장치는 화소들 및 데이터선들을 포함하는 표시 영역, 상기 표시 영역의 바깥쪽에 위치하는 주변 영역, 상기 주변 영역에 위치하는 패드부, 상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부, 상기 주변 영역에 위치하며 스위칭 소자들을 포함하는 크랙 감지 회로부, 그리고 상기 패드부와 상기 크랙 감지 회로부 사이에 연결되어 있으며 상기 주변 영역에 위치하는 제1 크랙 감지선을 포함하고, 상기 제1 크랙 감지선은 단면상 상기 봉지부 위에 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등의 표시 장치는 영상을 표시할 수 있는 복수의 화소, 복수의 신호선을 포함하는 표시 패널을 포함한다. 각 화소는 데이터 신호를 인가받는 화소 전극을 포함하고, 화소 전극은 적어도 하나의 트랜지스터에 연결되어 데이터 신호를 인가받을 수 있다. 표시 패널은 적층된 복수의 층을 포함할 수 있다.
표시 패널의 제조 과정에서, 표시 패널이 충격을 받아 기판 또는 그 위에 적층된 층에 크랙(crack)이 발생할 수 있다. 크랙은 시간이 지남에 따라 점점 더 커지거나 다른 층 또는 다른 영역으로 번져 표시 패널의 불량이 발생할 수 있다. 예를 들어 데이터선 또는 주사선과 같은 신호선에 크랙이 생겨 단선되거나 저항이 증가할 수도 있고, 크랙을 통해 표시 패널의 내부로 수분 등이 침투하여 소자 신뢰성이 떨어질 수 있다. 그러면, 표시 패널의 화소가 발광하지 않거나 오발광하는 등의 여러 문제가 발생할 수 있다.
특히, 최근에 개발되고 있는 플렉서블 표시 장치(flexible display)는 제조 또는 사용 중에 휘어지거나 구부러질 수 있는데, 표시 패널의 기판 또는 적층된 층에 미세하게라도 크랙이 존재하면 처음에는 문제가 없더라도 시간이 지남에 따라 표시 패널의 휘어짐 또는 구부러짐으로 인해 미세한 크랙이 더 큰 크랙으로 발전할 수 있다.
본 기재의 실시예는 표시 패널에 발생할 수 있는 크랙 등 불량의 검출 정확성을 높일 수 있는 표시 장치를 제공하기 위한 것이다.
한 실시예에 따른 표시 장치는 화소들 및 데이터선들을 포함하는 표시 영역, 상기 표시 영역의 바깥쪽에 위치하는 주변 영역, 상기 주변 영역에 위치하는 패드부, 상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부, 상기 주변 영역에 위치하며 스위칭 소자들을 포함하는 크랙 감지 회로부, 그리고 상기 패드부와 상기 크랙 감지 회로부 사이에 연결되어 있으며 상기 주변 영역에 위치하는 제1 크랙 감지선을 포함하고, 상기 제1 크랙 감지선은 단면상 상기 봉지부 위에 위치한다.
상기 주변 영역에서 제1 방향으로 뻗는 제1 테스트 신호선을 더 포함하고, 상기 제1 크랙 감지선의 제1단 및 상기 제1 테스트 신호선은 상기 패드부에 연결되어 있을 수 있다.
상기 제1 크랙 감지선의 상기 제1단은 제1 컨택부를 통해 상기 패드부와 연결되어 있고, 상기 제1 컨택부는 상기 봉지부와 중첩하지 않을 수 있다.
상기 주변 영역에서 상기 제1 방향으로 뻗는 제2 테스트 신호선을 더 포함하고, 상기 제1 크랙 감지선의 제2단은 상기 제2 테스트 신호선과 연결되어 있을 수 있다.
상기 제1 크랙 감지선의 상기 제2단은 제2 컨택부를 통해 상기 제2 테스트 신호선과 연결되어 있고, 상기 제2 컨택부는 상기 봉지부와 중첩하지 않을 수 있다.
상기 크랙 감지 회로부는 제1 스위칭 소자 및 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자는 상기 제1 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제1 데이터선과 연결되어 있는 출력 단자를 포함하고, 상기 제2 스위칭 소자는 상기 제2 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제2 데이터선과 연결되어 있는 출력 단자를 포함할 수 있다.
상기 제1 테스트 신호선과 상기 패드부 사이에 연결되어 있는 매칭 저항을 더 포함할 수 있다.
상기 제2 데이터선은 상기 화소들 중 제1색을 나타내는 화소들과 연결되어 있을 수 있다.
상기 제1 크랙 감지선과 연결되어 있고, 상기 주변 영역에 위치하며, 단면상 상기 봉지부 아래에 위치하는 제2 크랙 감지선을 더 포함할 수 있다.
상기 주변 영역에서 제1 방향으로 뻗는 제1 테스트 신호선 및 제2 테스트 신호선을 더 포함하고, 상기 크랙 감지 회로부는 제1 스위칭 소자 및 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자는 상기 제1 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제1 데이터선과 연결되어 있는 출력 단자를 포함하고, 상기 제2 스위칭 소자는 상기 제2 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제2 데이터선과 연결되어 있는 출력 단자를 포함하고, 상기 제1 크랙 감지선의 제1단과 상기 제2 크랙 감지선의 제1단은 제1 컨택부를 통해 서로 연결되어 있고, 상기 제1 크랙 감지선의 제2단 및 상기 제2 크랙 감지선의 제2단 중 하나는 제2 컨택부를 통해 상기 패드부와 연결되어 있고, 나머지 하나는 상기 제2 테스트 신호선과 연결되어 있을 수 있다. 상기 제1 컨택부 및 상기 제2 컨택부는 상기 봉지부와 중첩하지 않을 수 있다.
상기 제2 데이터선은 상기 화소들 중 제1색을 나타내는 화소들과 연결되어 있을 수 있다.
상기 주변 영역에 위치하는 적어도 하나의 댐을 더 포함하고, 상기 제1 크랙 감지선은, 상기 댐과 상기 주변 영역의 가장자리 사이에 위치하는 부분, 상기 댐과 상기 표시 영역 사이에 사이에 위치하는 부분, 그리고 상기 댐 위에 위치하는 부분 중 적어도 하나를 포함할 수 있다.
상기 봉지부 위에 위치하는 복수의 터치 도전체를 더 포함하고, 상기 제1 크랙 감지선은 상기 터치 도전체와 동일한 층에 위치할 수 있다.
상기 제1 크랙 감지선은 서로 연결된 복수의 블록을 포함하고, 상기 복수의 블록 각각은 상기 제1 크랙 감지선이 복수 회 왕복하여 이루어진 굴곡부를 포함할 수 있다.
상기 제1 크랙 감지선은 상기 표시 영역의 제1측 및 제2측의 주위를 따라 뻗는 부분을 포함할 수 있다.
상기 제1 크랙 감지선은 상기 표시 영역의 제1측, 제2측 및 제3측의 주위를 따라 뻗는 부분을 포함할 수 있다.
상기 주변 영역에 위치하고 벤딩되어 있거나 벤딩될 수 있는 벤딩 영역을 더 포함하고, 상기 크랙 감지 회로부는 상기 벤딩 영역과 상기 표시 영역 사이의 영역, 상기 벤딩 영역과 상기 패드부 사이의 영역, 그리고 상기 표시 영역을 기준으로 상기 패드부와 마주하는 영역 중 하나에 위치할 수 있다.
상기 벤딩 영역에 위치하는 저항선을 포함하는 스트레인 게이지를 더 포함할 수 있다.
상기 크랙 감지 회로부는 상기 표시 영역을 기준으로 상기 패드부와 마주하는 영역에 위치할 수 있다.
한 실시예에 따른 표시 장치는 화소들 및 데이터선들을 포함하는 표시 영역, 상기 표시 영역의 바깥쪽에 위치하는 주변 영역, 상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부, 상기 주변 영역에 위치하며 스위칭 소자들을 포함하는 크랙 감지 회로부, 상기 크랙 감지 회로부에 연결되어 있으며 상기 주변 영역에 위치하며 단면상 상기 봉지부 위에 위치하는 제1 크랙 감지선, 그리고 상기 봉지부의 가장자리를 덮으며 상기 봉지부의 상기 가장자리를 따라 뻗는 캐핑층을 포함한다.
상기 캐핑층은 평면상 이격된 복수의 부분을 포함할 수 있다.
상기 봉지부 위에 위치하는 복수의 터치 도전체를 더 포함하고, 상기 캐핑층은 상기 복수의 터치 도전체 중 적어도 하나와 동일한 층에 위치할 수 있다.
상기 캐핑층은 공통 전압을 전달할 수 있다.
한 실시예에 따른 표시 장치는 화소들 및 데이터선들을 포함하는 표시 영역, 상기 표시 영역의 바깥쪽에 위치하는 주변 영역, 상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부, 상기 봉지부 위에 위치하는 제1 크랙 감지선, 그리고 상기 봉지부 아래에 위치하는 제2 크랙 감지선을 포함하고, 상기 제1 크랙 감지선과 상기 제2 크랙 감지선은 서로 연결되어 있을 수 있다.
상기 주변 영역에 위치하는 크랙 감지 회로부를 더 포함하고, 상기 감지 회로부는, 상기 제1 크랙 감지선의 일단과 연결되어 있는 제1 스위칭 소자 및 상기 제2 크랙 감지선의 일단과 연결되어 있는 제2 스위칭 소자를 포함할 수 있다.
상기 제1 크랙 감지선의 일단과 상기 제2 크랙 감지선의 일단 중 하나에 연결되어 있는 매칭 저항을 더 포함할 수 있다.
본 기재의 실시예들에 따르면, 표시 패널에 발생할 수 있는 크랙 등 불량 검출의 정확성을 높일 수 있다.
도 1은 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 개략적인 평면도이고,
도 2는 도 1에 도시한 표시 장치를 II-IIa 선을 따라 잘라 도시한 단면도이고,
도 3은 한 실시예에 따른 표시 패널이 벤딩된 상태를 나타낸 도면이고,
도 4는 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 평면도이고,
도 5 및 도 6은 각각 도 4에 도시한 실시예에 따른 표시 장치를 V-Va 선을 따라 잘라 도시한 단면도이고,
도 7은 한 실시예에 따른 표시 장치가 포함하는 터치 센서부의 평면도이고,
도 8은 도 4에 도시한 실시예에 따른 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이고,
도 9는 한 실시예에 따른 표시 장치의 한 화소에 대한 평면 배치도이고,
도 10은 도 9에 도시한 실시예에 따른 표시 장치를 X-Xa 선을 따라 잘라 도시한 단면도이고,
도 11 내지 도 19는 각각 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 평면도이고,
도 20은 도 19에 도시한 실시예에 따른 표시 장치를 XX-XXa 선을 따라 잘라 도시한 단면도이고,
도 21은 한 실시예에 따른 표시 장치가 포함하는 표시 패널의 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
먼저, 도 1 내지 도 3을 참조하여 한 실시예에 따른 표시 장치에 대해 설명한다.
도 1 및 도 2를 참조하면, 한 실시예에 따른 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함하는 표시 패널(1000)을 포함한다. 주변 영역(PA)은 표시 영역(DA)의 바깥쪽에 위치하는 영역이다.
표시 영역(DA)은 x 방향 및 y 방향을 포함하는 평면상에 배치되어 있는 복수의 화소(PX) 및 복수의 신호선을 포함한다.
표시 영역(DA)은 x 방향 및 y 방향에 평행한 면 상에 영상을 표시할 수 있다. 이후로, x 방향 및 y 방향에 수직인 방향에서 보았을 때 관찰되는 구조를 평면상 구조라 하고, x 방향 및 y 방향에 수직인 방향으로 잘랐을 때 보이는 구조를 단면상 구조라 한다.
신호선은 게이트 신호를 전달하는 복수의 게이트선(도시하지 않음) 및 데이터 신호를 전달하는 복수의 데이터선(171)을 포함한다. 데이터선(171)은 표시 영역(DA)에서 대략 y 방향으로 뻗고 주변 영역(PA)으로 연장되어 주변 영역(PA)에 위치하는 패드부(PDA)에 연결될 수 있다.
화소(PX)는 적어도 하나의 스위칭 소자(도시하지 않음) 및 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자는 표시 패널(1000)에 집적되어 있는 트랜지스터 등의 삼단자 소자일 수 있다. 스위칭 소자는 게이트선이 전달하는 게이트 신호에 따라 턴온 또는 턴오프되어 데이터 신호를 선택적으로 화소 전극에 전달할 수 있다.
색 표시를 구현하기 위해서 각 화소(PX)는 특정 색 중 하나를 표시할 수 있으며, 이들 특정 색들이 표시하는 영상의 합으로 원하는 색상의 영상이 인식될 수 있다. 복수의 화소(PX)가 표시하는 특정 색의 예로는 적색, 녹색 및 청색의 삼원색, 또는 옐로우, 시안 및 마젠타 등의 삼원색 등을 들 수 있고, 이들 삼원색 외에 백색과 같은 적어도 하나의 다른 색을 더 포함할 수도 있다.
표시 패널(1000)은 화소(PX) 및 신호선이 형성되어 있는 기판(110)을 더 포함할 수 있다. 기판(110)은 유리, 플라스틱 등을 포함할 수 있고, 유연성(flexibility)을 가질 수 있다. 예를 들어, 기판(110)은 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트(PC), 폴리아릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에테르술폰(PES) 또는 폴리이미드(PI) 등의 다양한 플라스틱, 금속 박막 또는 초박형 유리 등을 포함할 수 있다.
도 2를 참조하면, 기판(110) 위에 복수의 층(TFS)이 위치하고, 표시 영역(DA)에 위치하는 복수의 층(TFS)은 복수의 화소(PX)를 포함할 수 있다. 도 2에서는 간략하게 도시하였으나, 복수의 층(TFS)은 화소(PX) 및 신호선을 구성하는 복수의 절연층 및 복수의 도전층을 포함할 수 있다. 복수의 층(TFS)의 구체적인 단면 구조의 예에 대해서는 이후에 설명하도록 한다.
복수의 층(TFS) 위에는 화소(PX)를 포함하는 복수의 층(TFS)을 밀봉(encapsulation)하여 외부로부터 표시 패널(1000) 내부로 수분 및/또는 산소가 침투하는 것을 방지할 수 있는 봉지부(encapsulating portion)(EnC)가 위치한다. 봉지부(EnC)는 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있고, 유기층과 무기층은 교대로 적층될 수 있다. 봉지부(EnC)의 가장 윗면은 대체로 평탄할 수 있다. 봉지부(380)는 본 실시예에 한정되지 않고 복수의 층(TFS) 위에 라미네이팅으로 형성된 PET(polyester) 등의 유기 고분자층, 밀봉된 봉지 기판 등 다양한 구조를 가질 수도 있다.
도 1을 참조하면, 봉지부(EnC)의 가장자리는 기판(110)의 가장자리보다 안쪽에 위치할 수도 있고 기판(110)의 가장자리와 일치할 수도 있다.
다시 도 1을 참조하면, 주변 영역(PA)은 패드부(PDA), 벤딩 영역(BDA), 제1 크랙 감지선(TCDa, TCDb), 그리고 크랙 감지 회로부(CDA)를 포함할 수 있다.
패드부(PDA)는 표시 패널(1000)의 한 쪽 가장자리에 위치할 수 있으며, 구동칩(도시하지 않음) 또는 회로막(도시하지 않음)의 패드와 전기적으로 연결될 수 있는 복수의 패드들을 포함할 수 있다. 도시하지 않았으나, 한 실시예에 따른 표시 장치는 패드부(PDA)를 통해 표시 패널(1000)과 전기적으로 연결되어 있는 구동칩 또는 회로막을 더 포함할 수 있다. 회로막은 필름 형태일 수 있고 그 위에 부착된 구동칩을 포함할 수 있다. 표시 패널(1000) 위에 위치하거나 회로막 위에 위치하는 구동칩은 화소(PX)를 구동하기 위한 데이터 신호를 생성하는 데이터 구동부, 타이밍 콘트롤러 등을 포함할 수 있고, 다양한 구동 전압을 표시 패널(1000)에 전달할 수 있다.
벤딩 영역(BDA)은 표시 패널(1000)을 x 방향으로 가로지르며 연장될 수 있다. 도 1은 표시 패널(1000)이 벤딩 영역(BDA)에서 구부러지지 않고 펼쳐진 상태를 도시하고, 도 3은 표시 패널(1000)이 벤딩 영역(BDA)에서 벤딩된 상태를 개략적으로 나타낸다. 도 3을 참조하면, 표시 패널(1000)은 벤딩 영역(BDA)에서 구부러져 벤딩 영역(BDA)보다 바깥쪽에 위치하는 주변 영역(PA)이 표시 패널(1000)의 뒤쪽으로 젖혀져 전면에서 보이지 않을 수 있다. 벤딩 영역(BDA)에는 복수의 배선이 지나갈 수 있으며, 복수의 배선은 벤딩 영역(BDA)에서 대체로 y 방향으로 뻗을 수 있다. 벤딩 영역(BDA)에서 기판(110)의 적어도 일부가 제거되어 있을 수 있다.
다른 실시예에 따르면, 벤딩 영역(BDA)은 생략될 수도 있다.
제1 크랙 감지선(TCDa, TCDb)은 주변 영역(PA)에 위치하고 표시 영역(DA)의 좌측, 우측 및 상측 등의 주변을 둘러싸며 표시 영역(DA)의 가장자리를 따라 뻗을 수 있다. 예를 들어, 제1 크랙 감지선(TCDa)은 표시 영역(DA) 좌측의 주변 영역(PA)에서 대략 y 방향으로 뻗는 부분 및 표시 영역(DA)의 좌반부 위쪽의 주변 영역(PA)에서 대략 x 방향으로 뻗는 부분을 포함하고, 제1 크랙 감지선(TCDb)은 표시 영역(DA)의 우측의 주변 영역(PA)에서 대략 y 방향으로 뻗는 부분 및 표시 영역(DA)의 우반부 위쪽의 주변 영역(PA)에서 대략 x 방향으로 뻗는 부분을 포함할 수 있다.
도 1에서는 제1 크랙 감지선(TCDa, TCDb)을 각각 하나의 선으로 간략히 도시하였으나, 주변 영역(PA)에서 1회 이상 왕복하는 부분을 포함할 수 있다. 즉, 제1 크랙 감지선(TCDa, TCDb) 각각은 주변 영역(PA)에서 표시 영역(DA)의 주변을 따라 뻗고, 표시 영역(DA)의 좌우측 및/또는 상측의 주변 영역(PA)에서 1회 이상 왕복하여 적어도 하나의 굴곡부를 형성한 후 벤딩 영역(BDA)을 지나 크랙 감지 회로부(CDA)에 연결될 수 있다. 크랙 감지 회로부(CDA)는 복수의 스위칭 소자(도시하지 않음)를 포함할 수 있다.
도시한 바와 달리, 좌측 및 우측의 제1 크랙 감지선(TCDa, TCDb)은 표시 영역(DA)의 상측에서 서로 연결되어 있을 수도 있다.
도 1에 도시하지 않았으나 제1 크랙 감지선(TCDa, TCDb)은 패드부(PDA)와 연결되어 테스트 전압을 인가받을 수 있다.
제1 크랙 감지선(TCDa, TCDb)은 벤딩 영역(BDA) 상하 주변에 위치하는 적어도 하나의 컨택부(CNTa, CNTb)를 포함할 수 있다. 제1 크랙 감지선(TCDa, TCDb)은 컨택부(CNTa, CNTb)에서 서로 연결되며 서로 다른 층에 위치하는 부분들을 포함할 수 있다. 컨택부(CNTa, CNTb)는 적어도 하나의 접촉 구멍을 포함할 수 있다.
도 1 및 도 2를 참조하면, 표시 영역(DA) 주변을 따라 뻗는 제1 크랙 감지선(TCDa, TCDb)은 평면상 봉지부(EnC)와 중첩하고 단면상 봉지부(EnC) 위에 위치한다. 따라서, 봉지부(EnC)에 크랙이 생기거나 봉지부(EnC)의 층이 들뜨는 등의 불량이 발생하면 불량이 발생한 지점 부근의 제1 크랙 감지선(TCDa, TCDb)에도 손상이 가해져 제1 크랙 감지선(TCDa, TCDb)의 배선 저항이 높아진다. 이와 같은 제1 크랙 감지선(TCDa, TCDb)의 배선 저항의 변화를 감지하여 봉지부(EnC)의 불량 발생 여부를 정확히 감지할 수 있다. 봉지부(EnC)가 들뜨거나 크랙이 발생할 경우, 표시 패널(1000) 내부로 불순물이 침투하고 다른 층으로 크랙이 번져 여러 소자에 악영향을 주므로 봉지부(EnC)의 불량 여부에 대한 민감하고 정확한 검출은 매우 중요하다.
컨택부(CNTa, CNTb)는 평면상 봉지부(EnC)와 중첩하지 않는 곳에 위치할 수 있다. 즉, 컨택부(CNTa, CNTb)는 도 1에서 봉지부(EnC)의 아래쪽 가장자리 아래에 위치할 수 있다.
크랙 감지 회로부(CDA)는 도 1에 도시한 바와 같이 패드부(PDA)와 표시 영역(DA) 사이에 위치할 수 있지만 이에 한정되지 않고, 도 1에서 위쪽의 점선 사각형으로 표시한 바와 같이 표시 영역(DA)의 상측 주변 영역(PA)에 위치할 수도 있다. 표시 패널(1000)이 벤딩 영역(BDA)을 포함하는 경우, 크랙 감지 회로부(CDA)는 도 1에서 아래쪽의 점선 사각형으로 표시한 바와 같이 표시 영역(DA)과 벤딩 영역(BDA) 사이에 위치할 수도 있다.
제1 크랙 감지선(TCDa, TCDb)과 크랙 감지 회로부(CDA)는 표시 패널(1000)의 주변 영역(PA)에서 봉지부(EnC) 또는 봉지부(EnC) 주변의 층들에 발생하는 크랙, 들뜸 등의 불량을 제1 크랙 감지선(TCDa, TCDb)의 배선 저항 변화를 통해 감지할 수 있다. 제1 크랙 감지선(TCDa, TCDb)의 배선 저항 변화는 크랙 감지 회로부(CDA)를 통해 표시 영역(DA)의 점등 상태를 검사하여 확인할 수 있다.
그러면, 앞에서 설명한 도 1 내지 도 3과 함께 도 4 내지 도 10을 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다. 이후로는, 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
먼저 도 4를 참조하여 표시 장치의 평면 구조에 대해 주로 설명한 후, 도 5 및 도 6을 참조하여 표시 장치의 단면 구조에 대해 설명한다.
도 4를 참조하면, 표시 영역(DA)에 위치하는 복수의 화소(PX)는 특정 색의 예로 적색, 녹색 및 청색을 표시할 수 있다. 사각 형태로 인접한 네 개의 화소(PX)는 두 개의 녹색 화소(G), 하나의 적색 화소(R), 그리고 하나의 청색 화소(B)를 포함할 수 있다. 녹색 화소(G)만을 포함하는 제1 화소열(pixel column)과 적색 화소(R) 및 청색 화소(B)를 포함하는 제2 화소열은 x 방향으로 교대로 배열되어 있을 수 있고, 적색 화소(R)와 청색 화소(B)는 각 제2 화소열에서 y 방향으로 교대로 배열되어 있을 수 있다. 그러나, 복수의 화소(PX)의 배치는 도시한 바에 한정되지 않고 다양한 방식으로 배치될 수 있다.
표시 영역(DA)에 위치하는 복수의 신호선은 게이트 신호를 전달하는 복수의 게이트선(121)을 더 포함할 수 있다. 복수의 게이트선(121) 각각은 대체로 x 방향으로 뻗으며 데이터선(171)과 교차할 수 있다. 각 화소(R, G, B)는 하나의 데이터선(171)과 적어도 하나의 게이트선(121)에 연결되어 있을 수 있다.
표시 패널(1000)은 주변 영역(PA)에 위치하며 복수의 게이트선(121)과 연결되어 게이트 신호를 인가하는 게이트 구동부(400a, 400b)를 더 포함할 수 있다. 게이트 구동부(400a, 400b)는 표시 영역(DA)에 위치하는 복수의 신호선 및 스위칭 소자와 함께 기판(110) 위에 형성되어 있을 수 있다. 따라서 게이트 구동부(400a, 400b)는 앞에서 설명한 복수의 층(TFS)에 포함된 층과 동일한 층을 포함할 수 있다. 도 4는 표시 영역(DA)을 중심으로 좌우 양측에 게이트 구동부(400a, 400b)가 각각 위치하는 예를 도시하나 이에 한정되지 않고, 표시 영역(DA)을 중심으로 일측에 위치하는 한 게이트 구동부(400a, 400b)가 생략될 수도 있다.
도 4를 참조하면, 제1 크랙 감지선(TCDa, TCDb) 각각은 표시 영역(DA) 주위의 주변 영역(PA) 중 특히 좌우측 및/또는 상측의 주변 영역(PA)에서 1회 이상 왕복하는 굴곡부를 가질 수 있다. 구체적으로, 제1 크랙 감지선(TCDa, TCDb) 각각은 표시 영역(DA)의 좌우의 주변 영역(PA)의 아래쪽에서 시작하여 y 방향으로 뻗다가 표시 영역(DA)의 상측으로 꺾어 x 방향으로 뻗은 후 표시 영역(DA)의 대략 중앙 부분에서 방향을 바꿔 되돌아오는 굴곡부를 가질 수 있다. 각 굴곡부는 복수 회 왕복하여 사행 형상을 이룰 수도 있다.
제1 크랙 감지선(TCDa, TCDb) 각각의 굴곡부의 양단은 모두 봉지부(EnC)와 중첩하지 않는 곳에 위치할 수 있다. 제1 크랙 감지선(TCDa, TCDb) 각각의 일단은 컨택부(CNT1, CNT3)를 통해 크랙 감지 회로부(CDA)와 연결될 수 있다. 제1 크랙 감지선(TCDa, TCDb) 각각의 타단은 컨택부(CNT2, CNT4)에 연결될 수 있다. 컨택부(CNT1, CNT2, CNT3, CNT4)는 평면상 봉지부(EnC)와 중첩하지 않는 곳에 위치할 수 있다.
주변 영역(PA)에는 제2 크랙 감지선(MCDa, MCDb)이 더 위치할 수 있다. 제2 크랙 감지선(MCDa, MCDb)도 표시 영역(DA) 주변을 둘러싸는 형태로 배치될 수 있다. 제2 크랙 감지선(MCDa, MCDb)의 배치 형태는 대체로 제1 크랙 감지선(TCDa, TCDb)의 배치 형태와 동일할 수 있으나 이에 한정되는 것은 아니다.
도 4를 참조하면, 제2 크랙 감지선(MCDa, MCDb) 각각은 컨택부(CNT2, CNT4)를 통해 제1 크랙 감지선(TCDa, TCDb)의 일단과 연결되어 있을 수 있다. 따라서, 컨택부(CNT2)를 통해 서로 전기적으로 연결된 제1 크랙 감지선(TCDa)과 제2 크랙 감지선(MCDa)은 함께 표시 영역(DA)의 좌측 주변 영역(PA) 및 상측의 주변 영역(PA)에서 2회 이상 왕복하는 굴곡부를 이룰 수 있고, 컨택부(CNT4)를 통해 서로 전기적으로 연결된 제1 크랙 감지선(TCDb)과 제2 크랙 감지선(MCDb)은 함께 표시 영역(DA)의 우측 주변 영역(PA) 및 상측의 주변 영역(PA)에서 2회 이상 왕복하는 굴곡부를 이룰 수 있다. 이와 같이 서로 연결된 제1 크랙 감지선(TCDa)과 제2 크랙 감지선(MCDa), 또는 제1 크랙 감지선(TCDb)과 제2 크랙 감지선(MCDb)은 하나의 연결된 선을 형성하며 크랙 감지 루트라 한다. 예를 들어 좌측 주변 영역(PA)에 위치하는 크랙 감지 루트는 테스트 전압을 전달받는 컨택부(CNT1) 또는 패드부(PDA)로부터 시작하여 표시 영역(DA)의 주위를 따라 복수 회 왕복한 후 컨택부(CNT2) 또는 크랙 감지 회로(CDA) 이전에서 끝날 수 있다.
제2 크랙 감지선(MCDa, MCDb) 각각의 일단은 테스트 신호선(TD2)과 연결되어 있을 수 있다. 제2 크랙 감지선(MCDa)과 연결된 테스트 신호선(TD2)의 일단과 제2 크랙 감지선(MCDb)과 연결된 테스트 신호선(TD2)의 일단은 서로 마주하나 서로 이격되어 전기적으로 연결되어 있지 않을 수 있다. 테스트 신호선(TD2)은 패드부(PDA)와 표시 영역(DA) 사이의 영역에서 대체로 x 방향으로 뻗을 수 있으며, 데이터선(171)과 절연되어 교차할 수 있다.
주변 영역(PA)에서 제2 크랙 감지선(MCDa, MCDb)은 표시 영역(DA)과 제1 크랙 감지선(TCDa, TCDb) 사이에 위치할 수 있으나 이에 한정되는 것은 아니다. 도 4에 도시한 바와 달리 제1 크랙 감지선(TCDa, TCDb)과 제2 크랙 감지선(MCDa, MCDb)의 위치가 서로 바뀔 수도 있다.
크랙 감지 회로부(CDA)는 테스트 신호선(TD1)을 포함할 수 있다. 테스트 신호선(TD1)은 패드부(PDA)와 표시 영역(DA) 사이의 영역에서 대체로 x 방향으로 뻗을 수 있으며, 데이터선(171)과 절연되어 교차할 수 있다.
테스트 신호선(TD1)은 연결 배선(CL1, CL2)을 통해 패드부(PDA)와 연결되어 테스트 전압을 전달받을 수 있다. 제1 크랙 감지선(TCDa, TCDb)과 테스트 신호선(TD1)은 연결 배선(CL1, CL2)을 통해 패드부(PDA)로부터 실질적으로 동일한 테스트 전압을 전달받을 수 있다.
크랙 감지 회로부(CDA)는 복수의 스위칭 소자(Q1, Q2) 및 테스트 게이트선(TG)을 더 포함한다. 복수의 스위칭 소자(Q1, Q2)는 대체로 x 방향으로 일렬로 배열되어 있을 수 있고, 스위칭 소자(Q1, Q2) 각각은 하나의 데이터선(171)에 대응하여 배치되어 있다. 테스트 게이트선(TG)은 대체로 x 방향으로 뻗을 수 있다.
스위칭 소자(Q1, Q2)의 게이트 단자는 테스트 게이트선(TG)에 연결되어 있고, 출력 단자는 대응하는 데이터선(171)에 연결되어 있다. 스위칭 소자(Q1)의 입력 단자는 테스트 신호선(TD2)에 연결되어 있고, 스위칭 소자(Q2)의 입력 단자는 테스트 신호선(TD1)에 연결되어 있다. 스위칭 소자(Q1)는 크랙 감지 회로부(CDA)의 일부 영역, 예를 들어 크랙 감지 회로부(CDA)의 좌우 가장자리의 일부 영역에 위치할 수 있으나 이에 한정되는 것은 아니다. 또한, 크랙 감지 회로부(CDA)의 적어도 일부 영역에서 스위칭 소자(Q1)와 스위칭 소자(Q2)는 x 방향으로 교대로 배열되어 있을 수 있으나 이에 한정되는 것은 아니다.
스위칭 소자(Q1)가 연결된 데이터선(171)이 연결되어 있는 화소(R, G, B)가 나타내는 색은 특정 한 색을 포함할 수 있다. 예를 들어 도 4에 도시한 바와 같이 스위칭 소자(Q1)가 연결된 데이터선(171)은 녹색 화소(G)를 포함하는 제1 화소열일 수 있으나 이에 한정되는 것은 아니다. 스위칭 소자(Q1)와 인접한 스위칭 소자(Q2)가 연결되어 있는 데이터선(171)이 연결된 화소가 나타내는 색은 스위칭 소자(Q1)가 연결된 화소가 나타내는 색과 다를 수 있다. 예를 들어, 스위칭 소자(Q1)와 인접한 스위칭 소자(Q2)가 연결되어 있는 데이터선(171)은 도 4에 도시한 바와 같이 적색 화소(R) 및 청색 화소(B)를 포함하는 제2 화소열에 연결되어 있을 수 있다. 스위칭 소자(Q1)가 배치되어 있지 않은 영역, 즉 복수의 스위칭 소자(Q2)가 연속해서 인접하고 있는 영역에서 스위칭 소자(Q2)가 연결된 데이터선(171)과 연결된 화소가 나타내는 색은 일부 색에 한정되지 않을 수 있다. 즉, 인접한 복수의 스위칭 소자(Q2)가 연결되어 있는 화소의 색은 적색, 청색 및 녹색을 모두 포함할 수 있다.
도 4를 참조하면, 패드부(PDA)와 테스트 신호선(TD1) 사이에 매칭 저항(R1, R2)이 연결되어 있을 수 있다. 패드부(PDA)를 통해 인가된 테스트 전압은 매칭 저항(R1, R2)을 거쳐 제1 전압차만큼 감압된 후 테스트 신호선(TD1)으로 인가되어 스위칭 소자(Q1)의 입력 단자로 인가될 수 있다. 한편, 패드부(PDA)를 통해 인가된 테스트 전압은 컨택부(CNT1, CNT3)를 통해 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)으로 구성되는 크랙 감지 루트로 전달되고, 크랙 감지 루트의 배선 저항에 의해 제2 전압차만큼 감압된 전압이 테스트 신호선(TD2)를 거쳐 크랙 감지 회로부(CDA)의 스위칭 소자(Q1)의 입력 단자로 인가될 수 있다. 매칭 저항(R1, R2)의 저항값은 크랙 감지 루트의 배선 저항과 동일하거나 유사할 수 있다. 또는, 매칭 저항(R1, R2)의 저항값은 크랙 감지 루트에 크랙이나 들뜸 등의 손상이 없는 정상 상태인 경우에 제1 전압차와 제2 전압차가 서로 실질적으로 동일하거나 대등할 수 있도록 정해질 수 있다.
그러나 매칭 저항(R1, R2)의 저항값은 이에 한정되지 않고 크랙 감지 감도 등의 필요에 따라 적절한 값으로 정해질 수 있다.
다른 실시예에 따르면, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)의 위치가 바뀔 수도 있다. 즉, 제2 크랙 감지선(MCDa, MCDb)이 연결 배선(CL1, CL2)과 연결되어 테스트 전압을 인가받고, 제1 크랙 감지선(TCDa, TCDb)이 테스트 신호선(TD2)과 연결되어 있을 수도 있다.
그러면, 도 4와 함께 도 5 및 도 6을 참조하여 한 실시예에 따른 표시 장치의 단면 구조에 대해 설명한다.
기판(110) 위에 배리어층(120)이 위치할 수 있다. 배리어층(120)은 도시한 바와 같이 복수의 층을 포함할 수도 있고 단일층으로 이루어질 수도 있다.
배리어층(120) 위에는 액티브 패턴이 위치한다. 액티브 패턴은 표시 영역(DA)에 위치하는 액티브 패턴(130)과 주변 영역(PA)에 위치하는 액티브 패턴(130d)을 포함할 수 있다. 액티브 패턴(130, 130d) 각각은 소스 영역 및 드레인 영역과 그 사이에 위치하는 채널 영역을 포함할 수 있다. 액티브 패턴은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등을 포함할 수 있다.
액티브 패턴(130, 130d) 위에는 제1 절연층(141)이 위치하고, 제1 절연층(141) 위에는 제1 도전층이 위치할 수 있다. 제1 도전층은 표시 영역(DA)에 위치하는 액티브 패턴(130)과 중첩하는 도전체(155), 주변 영역(PA)에 위치하는 액티브 패턴(130d)과 중첩하는 도전체(150d), 그리고 앞에서 설명한 복수의 게이트선(121), 테스트 게이트선(TG1, TG2) 등을 포함할 수 있다.
액티브 패턴(130) 및 이와 중첩하는 제1 도전층의 도전체(155)는 함께 트랜지스터(TRa)를 형성하고, 액티브 패턴(130d) 및 이와 중첩하는 제1 도전층의 도전체(150d)는 함께 트랜지스터(TRd)를 형성할 수 있다. 트랜지스터(TRa)는 표시 영역(DA)에 위치하는 화소(PX, R, G, B)에 포함된 스위칭 소자로서 기능할 수 있고, 트랜지스터(TRd)는 예를 들어 게이트 구동부(400a, 400b)가 포함하는 스위칭 소자(도시하지 않음)로서 기능하거나 크랙 감지 회로부(CDA)에 포함된 복수의 스위칭 소자(Q1, Q2)로서 기능할 수 있다. 화소(PX)의 구체적인 구조에 대해서는 이후에 설명한다.
제1 도전층 및 제1 절연층(141) 위에는 제2 절연층(142)이 위치하고, 제2 절연층(142) 위에는 제2 도전층이 위치할 수 있다. 제2 도전층은 앞에서 설명한 제2 크랙 감지선(MCDa, MCDb)을 포함할 수 있다. 이와 달리, 제2 크랙 감지선(MCDa, MCDb)은 제1 도전층과 동일한 층에 위치하며 동일한 물질을 포함할 수도 있다.
제2 도전층은 앞에서 설명한 테스트 신호선(TD1, TD2)을 더 포함할 수 있다. 이와 달리, 테스트 신호선(TD1, TD2) 중 적어도 하나는 제1 도전층에 위치할 수도 있다.
제2 도전층 및 제2 절연층(142) 위에는 제3 절연층(160)이 위치할 수 있다.
제1 절연층(141), 제2 절연층(142), 그리고 제3 절연층(160) 중 적어도 하나는 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 벤딩 영역(BDA)에서 제1 절연층(141), 제2 절연층(142) 및 제3 절연층(160) 중 적어도 하나의 적어도 일부가 제거되어 있을 수 있다.
제1 절연층(141), 제2 절연층(142) 및 제3 절연층(160)은 트랜지스터(TRa, TRd)의 소스 영역 및/또는 드레인 영역 위에 위치하는 접촉 구멍(165)을 포함할 수 있다.
제3 절연층(160) 위에는 제3 도전층이 위치할 수 있다. 제3 도전층은 접촉 구멍(165)을 통해 트랜지스터(TRa, TRd)의 소스 영역 또는 드레인 영역과 연결되어 있는 도전체(170), 전압 전달선(177), 그리고 앞에서 설명한 데이터선(171) 등을 포함할 수 있다. 전압 전달선(177)은 주변 영역(PA)에 위치할 수 있고, 공통 전압(ELVSS)과 같은 일정한 전압을 전달할 수 있다.
제1 도전층, 제2 도전층, 그리고 제3 도전층 중 적어도 하나는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금 등의 금속을 포함할 수 있으며, 이러한 복수의 금속 물질로 이루어진 복수의 다중층(예를 들어, Ti/Al/Ti) 또는 단일층으로 이루어질 수 있다.
제3 도전층과 제3 절연층(160) 위에는 보호막(180)이 위치한다. 보호막(180)은 무기 절연 물질 및/또는 폴리아크릴계 수지(polyacrylics resin), 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질을 포함할 수 있고, 보호막(180)의 윗면은 실질적으로 평탄할 수 있다. 보호막(180)은 주변 영역(PA)에 위치하는 전압 전달선(177) 위에 위치하는 접촉 구멍(도시하지 않음)을 포함할 수 있다.
보호막(180) 위에는 화소 전극층이 위치한다. 화소 전극층은 표시 영역(DA)의 각 화소(PX)에 대응하는 화소 전극(191), 그리고 주변 영역(PA)에 위치하는 전압 전달 전극(197) 등을 포함할 수 있다. 전압 전달 전극(197)은 보호막(180)의 접촉 구멍을 통해 전압 전달선(177)과 물리적, 전기적으로 연결되어 공통 전압(ELVSS)을 전달받을 수 있다.
화소 전극층은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있다.
보호막(180) 및 화소 전극층 위에는 화소 정의층(350)이 위치한다. 화소 정의층(350)은 화소 전극(191) 위에 위치하는 개구부(351)를 가지고, 주변 영역(PA)에 위치하는 적어도 하나의 댐 부분(350d)을 더 포함할 수 있다. 댐 부분(350d)은 기판(110)의 가장자리에 나란하게 뻗을 수 있다. 댐 부분(350d) 위에는 스페이서(360d)가 더 위치할 수 있다.
전압 전달 전극(197)은 화소 정의층(350)에 의해 덮이지 않은 부분을 포함한다.
화소 정의층(350)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계(polyimide) 수지 등의 감광성 물질을 포함할 수 있다.
화소 전극(191) 위에는 발광층(370)이 위치한다. 발광층(370)은 화소 정의층(350)의 개구부(351) 안에 위치하는 부분을 포함할 수 있다. 발광층(370)은 주변 영역(PA)에 위치하며 화소 정의층(350) 위에 위치하는 적어도 하나의 더미 발광층(370d)을 더 포함할 수 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의층(350) 위에도 형성되어 복수의 화소에 걸쳐 연속적으로 형성되어 있을 수 있다. 공통 전극(270)은 주변 영역(PA)에서 전압 전달 전극(197)과 물리적, 전기적으로 연결되어 공통 전압(ELVSS)을 전달받을 수 있다. 공통 전극(270)은 도전성 투명 물질을 포함할 수 있다.
각 화소(PX)의 화소 전극(191), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이루며, 화소 전극(191) 및 공통 전극(270) 중 하나가 캐소드(cathode)가 되고 나머지 하나가 애노드(anode)가 된다.
공통 전극(270) 위에는 복수의 발광 다이오드(ED)를 보호하며 밀봉하는 봉지부(380)가 위치할 수 있다. 봉지부(380)는 앞에서 설명한 봉지부(EnC)와 동일할 수 있다. 즉, 봉지부(380)는 적어도 하나의 무기층(381, 383) 및 적어도 하나의 유기층(382)을 포함하며, 적어도 하나의 무기층(381, 383)과 적어도 하나의 유기층(382)은 단면상 교대로 적층되어 있을 수 있다. 유기층(382)은 유기 물질을 포함하며 평탄화 특성을 가질 수 있다. 무기층(381, 383)은 산화 알루미늄(AlOx), 산화규소(SiOx), 질화규소(SiNx) 등의 무기 물질을 포함할 수 있다.
유기층(382)의 평면상 면적보다 무기층(381, 383)의 평면상 면적이 더 넓어, 주변 영역(PA)에서 서로 다른 층의 무기층(381, 383)이 서로 접촉할 수 있다. 무기층(381, 383) 중 가장 아래에 위치하는 무기층(381)은 주변 영역(PA)에서 제3 절연층(160)의 윗면과 접촉할 수 있으나 이에 한정되는 것은 아니다. 주변 영역(PA)에서 봉지부(380)의 무기층(381, 383)은 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)과 평면상 중첩할 수 있다.
봉지부(380)가 포함하는 유기층(382)의 가장자리는 댐 부분(350d)과 표시 영역(DA) 사이에 위치할 수 있다. 댐 부분(350d)은 봉지부(380)의 유기층(382)을 형성할 때 유기 물질이 바깥쪽으로 흘러 넘치는 것을 막는 기능을 할 수 있으며, 이에 따라 봉지부(380)의 유기층(382)의 가장자리는 대체로 댐 부분(350d)보다 안쪽에 위치할 수 있다.
봉지부(380) 위에는 무기 절연 물질 또는/및 유기 절연 물질을 포함하는 버퍼층(389)이 위치할 수 있다. 버퍼층(389)은 생략될 수도 있다.
버퍼층(389) 위에는 터치 센서부가 위치한다.
터치 센서부는 버퍼층(389) 위에 위치하는 적어도 하나의 도전층 및 적어도 하나의 절연층을 포함할 수 있다. 구체적으로, 터치 센서부는 제4 도전층을 포함할 수 있다. 제4 도전층은 제1 터치 도전체(TEa)를 포함할 수 있다. 터치 센서부는 제4 도전층 위에 위치하는 제1 터치 절연층(391), 그리고 제1 터치 절연층(391) 위에 위치하는 제5 도전층을 더 포함할 수 있다. 제5 도전층은 제2 터치 도전체(TEb)를 포함할 수 있다. 터치 센서부는 제5 도전층 위에 위치하는 제2 터치 절연층(392)을 더 포함할 수 있다. 제1 터치 절연층 및 제2 터치 절연층(392) 중 적어도 하나는 무기 절연 물질 또는/및 유기 절연 물질을 포함할 수 있다.
도 7을 참조하면, 제1 터치 도전체(TEa)는 대략 행렬 형태로 배열된 복수의 제1 터치 전극(151a), x 방향으로 배열된 제1 터치 전극(151a)을 서로 연결하는 제1 연결부(151b), 그리고 제1 터치 전극(151a)과 연결되어 신호를 전달하는 제1 터치 배선(w10)을 포함할 수 있다. 제2 터치 도전체(TEb)는 대략 행렬 형태로 배열된 복수의 제2 터치 전극(152a), y 방향으로 배열된 제2 터치 전극(152a)을 서로 연결하는 제2 연결부(152b), 그리고 제2 터치 전극(152a)과 연결되어 신호를 전달하는 제2 터치 배선(w20)을 포함할 수 있다.
제1 터치 전극(151a) 및 제2 터치 전극(152a)은 터치 감지 영역(TA)에 위치할 수 있다. 터치 감지 영역(TA)은 외부 물체의 터치가 이루어지면 감지할 수 있는 영역으로서 앞에서 설명한 표시 영역(DA)과 실질적으로 동일한 영역일 수 있으나 이에 한정되는 것은 아니다.
인접한 제1 터치 전극(151a)과 제2 터치 전극(152a)은 함께 상호 감지 축전기를 형성하여 외부 물체의 터치에 의한 용량 변화를 감지해 터치 여부, 터치 위치 등의 터치 정보를 감지할 수 있다. 터치에 의한 용량 변화 신호는 제1 터치 배선(w10) 및 제2 터치 배선(w20)을 통해 터치 제어부(도시하지 않음)로 전달될 수 있다.
제1 터치 배선(w10) 및 제2 터치 배선(w20)은 대체로 터치 감지 영역(TA) 바깥에 형성될 수 있으나, 이에 한정되지 않고 적어도 일부는 터치 감지 영역(TA) 안에 위치할 수도 있다.
제1 터치 전극(151a) 및 제2 터치 전극(152a)은 그물(mesh) 모양으로 형성될 수 있다. 제1 터치 전극(151a) 및 제2 터치 전극(152a)의 그물 모양 부분은 발광 다이오드(ED)를 둘러싸며 발광 다이오드(ED)와 평면상 중첩하지 않을 수 있다.
제1 터치 도전체(TEa)와 제2 터치 도전체(TEb)는 은(Ag), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 티타늄(Ti), 또는 이들의 합금 등의 금속을 포함할 수 있으며, 이러한 복수의 금속 물질로 이루어진 복수의 다중층(예를 들어, Ti/Al/Ti) 또는 단일층으로 이루어질 수 있다. 다른 실시예에 따르면, 제1 터치 도전체(TEa)와 제2 터치 도전체(TEb)는 은 나노와이어(silver nanowire), 카본 나노튜브(carbon nanotube) 등과 같은 도전성 나노 물질을 포함할 수도 있다.
제1 터치 도전체(TEa)와 제2 터치 도전체(TEb)의 단면상 층 위치는 서로 바뀔 수도 있다.
제4 도전층 또는 제5 도전층은 앞에서 설명한 제1 크랙 감지선(TCDa, TCDb)을 포함할 수 있다. 도 5 및 도 6은 제1 크랙 감지선(TCDa, TCDb)이 제4 도전층에 위치하는 예를 도시한다.
앞에서 설명한 바와 같이, 제1 크랙 감지선(TCDa, TCDb)은 봉지부(380)에 크랙이 생기거나 봉지부(380)의 층이 들뜨는 등의 불량이 발생하는 것을 감지할 수 있다. 특히, 제1 크랙 감지선(TCDa, TCDb)은 제2 크랙 감지선(MCDa, MCDb)과 달리 봉지부(380)에 가까이 위치하며 봉지부(380) 위에 위치하므로 봉지부(380)의 크랙, 들뜸과 같은 불량을 정확하고 민감하게 감지할 수 있다. 따라서, 봉지부(380)의 불량 및 발광 다이오드(ED) 등과 같이 봉지부(380) 근처의 소자에 불량이 발생하거나 발생할 가능성이 높은 표시 장치가 양품으로 잘못 판단될 위험을 줄일 수 있다. 또한, 제2 크랙 감지선(MCDa, MCDb)은 봉지부(380) 아래쪽의 층에서 발생할 수 있는 크랙, 들뜸 등의 불량을 감지할 수 있다. 따라서 본 실시예에 따르면, 표시 패널에 발생할 수 있는 크랙 등의 불량 검출 정확성을 높일 수 있다.
도 4 및 도 5를 참조하면, 제1 크랙 감지선(TCDa, TCDb)은 댐 부분(350d)과 기판(110)의 가장자리 사이에 위치할 수 있다. 또한, 제1 크랙 감지선(TCDa, TCDb)은 기판(110)의 가장자리와 제2 크랙 감지선(MCDa, MCDb) 사이에 위치할 수 있으나 이에 한정되지 않는다. 제1 크랙 감지선(TCDa, TCDb)은 제2 크랙 감지선(MCDa, MCDb)의 적어도 일부와 평면상 중첩하는 부분을 포함할 수도 있다.
도 4 및 도 6을 참조하면, 제1 크랙 감지선(TCDa, TCDb)의 적어도 일부는 댐 부분(350d)과 표시 영역(DA) 사이에 위치할 수도 있다. 도 6은 제1 크랙 감지선(TCDa, TCDb)의 일부는 댐 부분(350d)의 바깥쪽에 위치하고 일부는 댐 부분(350d)과 표시 영역(DA) 사이에 위치하는 예를 도시한다. 이와 달리, 도 6에서 점선으로 표시한 바와 같이 제1 크랙 감지선(TCDa, TCDb)은 댐 부분(350d) 위에 위치하는 부분, 봉지부(380)의 유기층(382) 위에 위치하는 부분 등을 포함할 수도 있다.
이제, 도 4 및 도 8을 참조하여 앞에서 설명한 컨택부(CNT1, CNT2, CNT3, CNT4)의 구체적인 구조에 대해 설명한다. 도 8은 제1 크랙 감지선(TCDa)과 제2 크랙 감지선(MCDa)을 서로 연결하는 컨택부(CNT2)를 대표적으로 도시한다.
컨택부(CNT2)에서, 제3 절연층(160)은 제2 크랙 감지선(MCDa) 위에 위치하는 접촉 구멍(169)을 가지고, 제3 절연층(160) 위에는 접촉 구멍(169)을 통해 제2 크랙 감지선(MCDa)과 연결되는 도전체(178)를 더 포함할 수 있다. 도전체(178)는 앞에서 설명한 제3 도전층에 위치할 수 있다. 보호막(180)은 도전체(178) 위에 위치하는 접촉 구멍(189)을 더 포함할 수 있다. 보호막(180) 위에 위치하는 버퍼층(389) 및 제1 터치 절연층(391)은 보호막(180)의 접촉 구멍(189)과 평면상 중첩하는 접촉 구멍(397)을 포함할 수 있다. 접촉 구멍(397)은 평면상 보호막(180)의 접촉 구멍(189)의 주변을 둘러싸는 가장자리를 포함할 수 있고 접촉 구멍(189)보다 더 넓은 면적을 가질 수 있다. 제1 크랙 감지선(TCDa)이 제4 도전층에 위치하는 경우 제1 터치 절연층(391)은 제1 크랙 감지선(TCDa) 위에 위치하는 접촉 구멍(399)을 포함할 수 있다. 제1 터치 절연층(391) 위에는, 접촉 구멍(399)을 통해 제1 크랙 감지선(TCDa)과 연결되고 접촉 구멍(189, 397)을 통해 도전체(178)와 연결되는 연결 부재(BG)가 위치할 수 있다. 연결 부재(BG)는 제2 터치 도전체(TEb)가 위치하는 제5 도전층에 위치할 수 있다.
이와 같이 컨택부(CNT2)에서, 제2 크랙 감지선(MCDa)은 도전체(178) 및 연결 부재(BG)를 통해 제1 크랙 감지선(TCDa)과 전기적으로 연결될 수 있다.
그러면, 앞에서 설명한 도 1 내지 도 8과 함께 도 9 및 도 10을 참조하여 한 실시예에 따른 표시 장치가 포함하는 한 화소(PX)의 구체적인 구조의 한 예에 대해 설명한다. 앞에서 이미 설명한 부분에 대한 동일한 설명은 생략한다.
먼저 도 9를 참조하면, 한 실시예에 따른 표시 장치가 포함하는 복수의 화소(PX)는 앞에서 설명한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B) 중 하나일 수 있다.
한 실시예에 따른 표시 장치는 제1 스캔 신호를 전달하는 제1 스캔선(151), 제2 스캔 신호를 전달하는 제2 스캔선(152), 제3 스캔 신호를 전달하는 제3 스캔선(154), 그리고 발광 제어 신호를 전달하는 제어선(153) 등을 포함한다. 복수의 스캔선(151, 152, 154) 및 제어선(153)은 앞에서 설명한 게이트선(121)에 포함될 수 있고, 단면상 앞에서 설명한 제1 도전층에 포함될 수 있다.
한 실시예에 따른 표시 장치는 스토리지선(156) 및 초기화 전압선(159) 등을 더 포함할 수 있고, 이들은 앞에서 설명한 제2 도전층에 포함될 수 있다. 스토리지선(156)은 각 화소(PX)에 위치하는 확장부(157)를 포함할 수 있다. 초기화 전압선(159)은 초기화 전압을 전달할 수 있다.
한 실시예에 따른 표시 장치는 데이터선(171) 및 구동 전압선(172) 등을 더 포함할 수 있고, 이들은 앞에서 설명한 제3 도전층에 포함될 수 있다. 데이터선(171) 및 구동 전압선(172)은 평면상 대체로 동일한 방향(예를 들어 도 9에서 세로 방향)으로 뻗으며, 복수의 스캔선(151, 152, 154)과 교차할 수 있다. 스토리지선(156)의 확장부(157)는 접촉 구멍(68)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 인가받을 수 있다.
각 화소(PX)는 스캔선(151, 152, 154), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 및 커패시터(Cst), 그리고 발광 다이오드(ED)를 포함할 수 있다. 복수의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)는 앞에서 설명한 트랜지스터(TRa)에 대응될 수 있다. 복수의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 각각의 채널(channel)은 앞에서 설명한 액티브 패턴(130)의 내부에 형성될 수 있다. 액티브 패턴(130)은 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(channel region)(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g) 및 도전 영역(conductive region)을 포함한다. 액티브 패턴(130)의 도전 영역은 각 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 양쪽에 위치하며 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 캐리어 농도보다 높은 캐리어 농도를 가진다. 각 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)의 채널 영역(131a, 131b, 131c_1, 131c_2, 131d_1, 131d_2, 131e, 131f, 131g)의 양쪽에 위치하는 한 쌍의 도전 영역은 해당 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)의 소스 영역 및 드레인 영역으로서 각각 소스 전극 및 드레인 전극으로 기능할 수 있다.
제1 트랜지스터(T1)는 채널 영역(131a), 소스 영역(136a) 및 드레인 영역(137a), 그리고 채널 영역(131a)과 평면상 중첩하는 구동 게이트 전극(155a)을 포함한다. 구동 게이트 전극(155a)은 앞에서 설명한 제1 도전층에 포함될 수 있고, 접촉 구멍(61)을 통해 연결 부재(174)와 연결될 수 있다. 연결 부재(174)는 단면상 앞에서 설명한 제3 도전층에 포함될 수 있다. 접촉 구멍(61)은 확장부(157)가 포함하는 접촉 구멍(51) 안에 위치할 수 있다.
제2 트랜지스터(T2)는 채널 영역(131b), 소스 영역(136b) 및 드레인 영역(137b), 그리고 채널 영역(131b)과 평면상 중첩하는 게이트 전극(155b)을 포함한다. 게이트 전극(155b)은 제1 스캔선(151)의 일부이다. 소스 영역(136b)은 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있고, 드레인 영역(137b)은 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.
제3 트랜지스터(T3_1, T3_2)는 서로 연결되어 있는 상부 제3 트랜지스터(T3_1) 및 하부 제3 트랜지스터(T3_2)를 포함할 수 있다. 상부 제3 트랜지스터(T3_1)는 채널 영역(131c_1), 소스 영역(136c_1) 및 드레인 영역(137c_1), 그리고 채널 영역(131c_1)과 중첩하는 게이트 전극(155c_1)을 포함한다. 게이트 전극(155c_1)은 제1 스캔선(151)의 일부일 수 있다. 드레인 영역(137c_1)은 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다. 하부 제3 트랜지스터(T3_2)는 채널 영역(131c_2), 소스 영역(136c_2) 및 드레인 영역(137c_2), 그리고 채널 영역(131c_2)과 중첩하는 게이트 전극(155c_2)을 포함한다. 게이트 전극(155c_2)은 제1 스캔선(151)의 일부이다.
제4 트랜지스터(T4_1, T4_2)도 서로 연결되어 있는 좌측 제4 트랜지스터(T4_1) 및 우측 제4 트랜지스터(T4_2)를 포함할 수 있다. 좌측 제4 트랜지스터(T4_1)는 채널 영역(131d_1), 소스 영역(136d_1) 및 드레인 영역(137d_1), 그리고 채널 영역(131d_1)과 중첩하는 게이트 전극(155d_1)을 포함한다. 게이트 전극(155d_1)은 제2 스캔선(152)의 일부이다. 드레인 영역(137d_1)은 상부 제3 트랜지스터(T3_1)의 드레인 영역(137c_1)과 연결되어 있으며 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다. 우측 제4 트랜지스터(T4_2)는 채널 영역(131d_2), 소스 영역(136d_2) 및 드레인 영역(137d_2), 그리고 채널 영역(131d_2)과 중첩하는 게이트 전극(155d_2)을 포함한다. 게이트 전극(155d_2)은 제2 스캔선(152)의 일부이다. 드레인 영역(137d_2)은 좌측 제4 트랜지스터(T4_1)의 소스 영역(136d_1)과 연결되어 있고, 소스 영역(136d_2)은 접촉 구멍(65)을 통해 연결 부재(175)와 연결되어 있다.
연결 부재(175)는 단면상 앞에서 설명한 제2 도전층 또는 제3 도전층에 포함될 수 있다. 연결 부재(175)가 제3 도전층에 포함되는 경우 연결 부재(175)는 접촉 구멍(64)을 통해 초기화 전압선(159)과 전기적으로 연결될 수 있다.
제5 트랜지스터(T5)는 채널 영역(131e), 소스 영역(136e) 및 드레인 영역(137e), 그리고 채널 영역(131e)과 중첩하는 게이트 전극(155e)을 포함한다. 게이트 전극(155e)은 제어선(153)의 일부이다. 소스 영역(136e)은 접촉 구멍(67)을 통해 구동 전압선(172)과 연결되어 있고, 드레인 영역(137e)은 제1 트랜지스터(T1)의 소스 영역(136a)과 연결되어 있다.
제6 트랜지스터(T6)는 채널 영역(131f), 소스 영역(136f) 및 드레인 영역(137f), 그리고 채널 영역(131f)과 중첩하는 게이트 전극(155f)을 포함한다. 게이트 전극(155f)은 제어선(153)의 일부이다. 소스 영역(136f)은 제1 트랜지스터(T1)의 드레인 영역(137a)과 연결되어 있고, 드레인 영역(137f)은 접촉 구멍(69)을 통해 연결 부재(179)와 연결되어 있다. 연결 부재(179)는 단면상 앞에서 설명한 제3 도전층에 포함될 수 있다.
제7 트랜지스터(T7)는 채널 영역(131g), 소스 영역(136g) 및 드레인 영역(137g), 그리고 채널 영역(131g)과 중첩하는 게이트 전극(155g)을 포함한다. 게이트 전극(155g)은 제3 스캔선(154)의 일부이다. 소스 영역(136g)은 제6 트랜지스터(T6)의 드레인 영역(137f)과 연결되어 있고, 드레인 영역(137g)은 접촉 구멍(65)을 통해 연결 부재(175)와 연결되어 초기화 전압을 인가받을 수 있다.
트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)는 P형 트랜지스터일 수 있으나, 이와 달리 적어도 하나의 트랜지스터(T1, T2, T3_1, T3_2, T4_1, T4_2, T5, T6, T7)는 N형 트랜지스터일 수도 있다.
커패시터(Cst)는 제2 절연층(142)을 사이에 두고 서로 중첩하는 구동 게이트 전극(155a)과 스토리지선(156)의 확장부(157)를 두 단자로 포함할 수 있다.
앞에서 설명한 화소 전극층은 화소 전극(191) 및 화소 도전 패턴(192)을 포함할 수 있다. 화소 전극(191)은 접촉 구멍(89)을 통해 연결 부재(179)와 연결되어 데이터 전압을 인가받을 수 있다. 화소 도전 패턴(192)은 인접한 화소 전극(191)의 가장자리를 따라 굴곡되어 있을 수 있다. 화소 도전 패턴(192)은 초기화 전압을 전달할 수 있다.
이 밖의 도 9 및 도 10에 도시한 구성 요소에 대한 설명은 앞에서 설명한 바와 동일하므로 상세한 설명은 생략한다.
그러면, 앞에서 설명한 도 4를 참조하여 한 실시예에 따른 표시 장치에서 크랙 등의 불량을 검출하는 방법에 대해 설명한다.
패드부(PDA) 및 연결 배선(CL1, CL2)을 통해 테스트 전압을 테스트 신호선(TD1)에 인가한다. 이와 함께, 테스트 게이트선(TG)에 게이트 온 전압의 게이트 신호를 인가하면 크랙 감지 회로부(CDA)의 스위칭 소자들(Q1, Q2)이 턴온된다. 그러면, 테스트 신호선(TD1)에 인가된 테스트 전압은 턴온된 스위칭 소자(Q2)를 통해 데이터선(171)에 인가된다. 테스트 전압은 소정의 전압으로 예를 들어 화소(R, G, B)가 최저 계조를 표시하도록 하는 전압일 수 있고, 예를 들어 대략 7V일 수 있다. 따라서 턴온된 스위칭 소자(Q2)와 연결된 화소(R, G, B)들은 블랙 등의 낮은 계조를 표시할 수 있다.
표시 패널(1000)의 주변 영역(PA)에서 크랙, 들뜸 등이 발생하지 않아 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)에 손상이 가해지지 않은 정상 상태이면, 패드부(PDA)로부터 인가된 테스트 전압이 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)의 크랙 감지 루트를 거쳐 크랙 감지 회로부(CDA)의 테스트 신호선(TD2)에 인가되는 전압은 테스트 신호선(TD1)에 인가되는 전압과 실질적으로 동일할 수 있다. 이를 위해 매칭 저항(R1, R2)을 조절할 수 있다. 따라서 스위칭 소자(Q1)와 연결된 화소(G)들도 스위칭 소자(Q2)와 연결된 화소(R, G, B)들과 같이 블랙 등의 소정의 계조를 표시할 수 있다.
그러나, 표시 패널(1000)의 주변 영역(PA)에서 크랙, 들뜸 등이 발생하여 제1 크랙 감지선(TCDa, TCDb) 및/또는 제2 크랙 감지선(MCDa, MCDb)이 단선되거나 손상으로 배선 저항이 증가된 상태이면, 스위칭 소자(Q1)와 연결된 화소(G)들에 블랙 데이터 전압이 인가되지 못하거나 충분한 블랙 데이터 전압이 인가되지 못한다. 따라서, 스위칭 소자(Q1)와 연결된 화소(G)들의 열을 따라 강한 명선 또는 약한 명선이 시인될 수 있다. 이와 같이 시인된 명선을 통해 표시 패널(1000)의 주변 영역(PA)에 발생한 크랙 등의 불량을 검출할 수 있다.
스위칭 소자(Q1)와 연결되어 있는 화소열이 녹색 화소(G)만을 포함하는 제1 화소열이면, 주변 영역(PA)에 크랙 등의 불량이 발생한 경우 녹색의 명선이 나타날 수 있다. 도 4에 도시한 바와 같이 표시 영역(DA)을 중심으로 좌우측에 각각 제1 크랙 감지선(TCDa, TCDb)과 제2 크랙 감지선(MCDa, MCDb)이 위치하는 경우, 표시 영역(DA)의 좌측 주변 영역(PA)에 크랙 등의 불량이 발생하는 경우 표시 영역(DA) 중 좌측에 위치하는 곳에 녹색의 세로 명선이 나타날 수 있고, 표시 영역(DA)의 우측 주변 영역(PA)에 크랙 등의 불량이 발생하는 경우 표시 영역(DA) 중 우측에 위치하는 곳에 녹색의 세로 명선이 나타날 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 11 내지 도 18을 각각 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
먼저 도 11을 참조하면, 한 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일하나, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 중 적어도 하나는 여러 블록(UB)을 포함할 수 있고, 각 블록(UB)은 제1 크랙 감지선(TCDa, TCDb) 또는 제2 크랙 감지선(MCDa, MCDb)이 복수 회 왕복하여 형성된 굴곡부를 포함할 수 있다. 이와 같이 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)이 복수의 블록(UB)을 포함하면 크랙 감지 루트의 배선 저항을 높일 수 있다.
도 11은 오른쪽에 위치하는 제1 크랙 감지선(TCDb)과 제2 크랙 감지선(MCDb)만이 복수의 블록(UB)을 포함하는 예를 도시하고 있으나 이에 한정되지 않고, 왼쪽에 위치하는 제1 크랙 감지선(TCDa)과 제2 크랙 감지선(MCDa)도 복수의 블록(UB)을 포함할 수도 있고, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 중 일부만이 복수의 블록(UB)을 포함할 수도 있다. 이와 같이, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)의 배선 저항을 높이는 등의 조절을 통해 크랙 등 불량 검출에 대한 감도를 높이는 등의 조절할 수 있다.
다음 도 12를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일하나, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)의 배치 또는 형태가 다를 수 있다.
구체적으로, 제1 크랙 감지선(TCDa)과 제1 크랙 감지선(TCDb)은 표시 영역(DA)의 상측 주변 영역(PA)에서 연결되어 표시 영역(DA)의 주위를 따라 뻗는 하나의 단일 배선을 이룰 수 있다. 제2 크랙 감지선(MCDa)과 제2 크랙 감지선(MCDb)도 표시 영역(DA)의 상측 주변 영역(PA)에서 연결되어 표시 영역(DA)의 주위를 따라 뻗는 하나의 단일 배선을 이룰 수 있다.
제1 크랙 감지선(TCDa, TCDb)의 일단과 제2 크랙 감지선(MCDa, MCDb)의 일단은 표시 영역(DA)을 기준으로 일측(예를 들어 좌측) 주변 영역(PA)에서 컨택부(CNT3)를 통해 서로 연결될 수 있다. 제1 크랙 감지선(TCDa, TCDb)의 타단은 표시 영역(DA)을 기준으로 반대측(예를 들어 우측) 주변 영역(PA)에서 컨택부(CNT4)를 통해 테스트 신호선(TD1)에 연결될 수 있다. 제2 크랙 감지선(MCDa, MCDb)의 타단은 표시 영역(DA)을 기준으로 일측(예를 들어 우측) 주변 영역(PA)에서 테스트 신호선(TD2)과 연결될 수 있다. 테스트 신호선(TD2)은 앞에서 설명한 실시예와 달리 표시 패널(1000)의 일측에만 위치할 수 있다.
이와 같이 서로 연결된 제1 크랙 감지선(TCDa, TCDb)과 제2 크랙 감지선(MCDa, MCDb)은 하나의 연결된 선인 하나의 크랙 감지 루트를 이루고, 크랙 감지 루트는 컨택부(CNT4)로부터 시작하여 표시 영역(DA)의 우측, 상측 및 좌측 주위를 따라 적어도 1회 왕복한 후 테스트 신호선(TD2)과 연결되는 지점에서 끝날 수 있다. 크랙 감지 루트의 제1 크랙 감지선(TCDa, TCDb)은 표시 패널(1000)의 일측에 위치하는 컨택부(CNT4)를 통해 패드부(PDA)로부터 테스트 전압을 인가받을 수 있다.
본 실시예에 따르면 주변 영역(PA)에서 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)이 차지하는 면적을 줄일 수 있어 주변 영역(PA)의 면적을 작게 할 수 있다.
다음 도 13을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 12에 도시한 실시예와 대부분 동일하나, 앞에서 설명한 도 11의 실시예와 같이 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 중 적어도 하나는 여러 블록(UB)을 포함할 수 있고, 각 블록(UB)은 제1 크랙 감지선(TCDa, TCDb) 또는 제2 크랙 감지선(MCDa, MCDb)이 복수 회 왕복하여 형성되는 굴곡부를 포함할 수 있다. 이와 같이 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)이 복수의 블록(UB)을 포함하여 크랙 감지 루트의 배선 저항을 높일 수 있다.
도 13은 오른쪽에 위치하는 제1 크랙 감지선(TCDb)과 제2 크랙 감지선(MCDb)만이 복수의 블록(UB)을 포함하는 예를 도시하고 있으나 이에 한정되지 않고, 왼쪽에 위치하는 제1 크랙 감지선(TCDa)과 제2 크랙 감지선(MCDa)도 복수의 블록(UB)을 포함할 수도 있고, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 중 일부만이 복수의 블록(UB)을 포함할 수도 있다.
다음 도 14를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4에 도시한 실시예와 대부분 동일하나, 제2 크랙 감지선(MCDa, MCDb)이 생략될 수 있다. 이 경우, 제1 크랙 감지선(TCDa, TCDb) 각각의 일단은 앞선 실시예와 같이 컨택부(CNT1, CNT3)를 통해 크랙 감지 회로부(CDA)의 감지 데이터선(TD1)과 연결되고, 타단은 컨택부(CNT5, CNT6)를 통해 테스트 신호선(TD2)과 연결되어 있을 수 있다. 즉, 좌측 주변 영역(PA)에 위치하는 제1 크랙 감지선(TCDa)은 테스트 전압을 전달받는 컨택부(CNT1)로부터 시작하여 표시 영역(DA)의 좌측 및 상측 주위를 따라 적어도 1회 왕복한 후 컨택부(CNT5)에서 끝나는 크랙 감지 루트를 형성하고, 우측 주변 영역(PA)에 위치하는 제1 크랙 감지선(TCDb)은 테스트 전압을 전달받는 컨택부(CNT3)로부터 시작하여 표시 영역(DA)의 우측 및 상측 주위를 따라 적어도 1회 왕복한 후 컨택부(CNT6)에서 끝나는 크랙 감지 루트를 형성할 수 있다.
컨택부(CNT1, CNT3, CNT5, CNT6)는 평면상 봉지부(EnC)와 중첩하지 않는 곳에 위치할 수 있다.
본 실시예에 따르면, 제1 크랙 감지선(TCDa, TCDb)을 통해 주로 봉지부(EnC)에 크랙이 생기거나 봉지부(EnC)의 층이 들뜨는 등의 불량이 발생하는지 여부를 검출할 수 있다.
다음 도 15를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 12에 도시한 실시예와 대부분 동일하나, 도 14에 도시한 실시예와 같이 제2 크랙 감지선(MCDa, MCDb)이 생략되고 하나의 제1 크랙 감지선(TCDc)를 포함할 수 있다. 제1 크랙 감지선(TCDc)의 일단은 컨택부(CNT7)를 통해 크랙 감지 회로부(CDA)의 감지 데이터선(TD1)과 연결되고, 타단은 컨택부(CNT8)를 통해 테스트 신호선(TD2)과 연결되어 있을 수 있다. 즉, 제1 크랙 감지선(TCDc)은 테스트 전압을 전달받는 컨택부(CNT7)로부터 시작하여 표시 영역(DA)의 우측, 상측 및 좌측 주위를 따라 적어도 1회 왕복한 후 컨택부(CNT8)에서 끝나는 크랙 감지 루트를 형성할 수 있다.
다음 도 16을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 1에 도시한 바와 같이 벤딩 영역(BDA)을 포함하고, 크랙 감지 회로부(CDA)는 벤딩 영역(BDA)과 패드부(PDA) 사이에 위치할 수 있다. 따라서 표시 영역(DA) 주위에 위치하는 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)은 벤딩 영역(BDA)을 지나는 부분을 포함할 수 있다. 이 경우, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)이 벤딩 영역(BDA) 주변에 위치하는 컨택부(CNT12, CNT13, CNT32, CNT33)를 통해 테스트 신호선(TD2) 및 연결 배선(CL1, CL2)에 연결될 수 있다.
구체적으로, 제1 크랙 감지선(TCDa, TCDb) 각각은 컨택부(CNT11, CNT31)와 컨택부(CNT12, CNT32) 사이에 연결된 연결 배선(CL3, CL4)을 더 포함하고, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 각각은 컨택부(CNT12, CNT32)와 컨택부(CNT13, CNT33) 사이에 연결된 연결 배선(CB1)을 더 포함할 수 있다. 컨택부(CNT12, CNT32)는 벤딩 영역(BDA)의 상측 주위에 위치할 수 있고, 컨택부(CNT13, CNT33)는 벤딩 영역(BDA)의 하측 주위에 위치할 수 있다. 각 연결 배선(CB1)은 컨택부(CNT13, CNT33)를 통해 크랙 감지 회로부(CDA)의 테스트 신호선(TD1) 및 테스트 신호선(TD2)에 연결될 수 있다. 이에 따라, 제1 크랙 감지선(TCDa, TCDb)은 컨택부(CNT11, CNT31), 연결 배선(CL3, CL4), 컨택부(CNT12, CNT13, CNT32, CNT33), 그리고 연결 배선(CL1, CL2)를 통해 패드부(PDA)로부터의 테스트 전압을 인가받을 수 있다.
벤딩 영역(BDA) 주변에 위치하는 컨택부(CNT12, CNT13, CNT32, CNT33)는 적어도 하나의 접촉 구멍을 포함할 수 있고, 각 컨택부(CNT12, CNT13, CNT32, CNT33)를 통해 서로 다른 층의 배선이 서로 연결될 수 있다. 예를 들어, 연결 배선(CB1)은 앞에서 설명한 제3 도전층에 위치하고, 연결 배선(CB1)과 컨택부(CNT12, CNT13, CNT32, CNT33)를 통해 연결된 연결 배선(CL3, CL4), 제2 크랙 감지선(MCDa, MCDb), 그리고 테스트 신호선(TD1, TD2) 등은 앞에서 설명한 제2 도전층에 위치하거나 제1 도전층에 위치할 수 있다.
또한, 한 실시예에 따른 표시 패널(1000)은 표시 영역(DA)의 적어도 3면 주위의 주변 영역(PA)을 따라 뻗으며 공통 전압을 전달하는 공통 전압 전달선(ELS)을 더 포함할 수 있다. 공통 전압 전달선(ELS)은 벤딩 영역(BDA)을 지나는 연결 배선(CB2)을 더 포함할 수 있고, 연결 배선(CB2)을 통해 패드부(PDA)로부터 공통 전압을 인가받을 수 있다. 연결 배선(CB2)은 벤딩 영역(BDA)의 상하 주변에 위치하는 컨택부(CNT9, CNT10)에 연결될 수 있고, 컨택부(CNT9, CNT10)를 통해 서로 다른 층의 배선이 서로 연결될 수 있다.
다음 도 17을 참조하면, 본 실시예에 따른 표시 장치는 도 16에 도시한 실시예와 대부분 동일하나, 크랙 감지 회로부(CDA) 및 테스트 신호선(TD2)이 벤딩 영역(BDA)과 표시 영역(DA) 사이에 위치할 수 있다. 이 경우, 테스트 게이트선(TG)은 벤딩 영역(BDA) 상하 주변에 위치하는 컨택부(CNT41, CNT42) 사이에 연결되어 있는 연결 배선(CB3)을 더 포함할 수 있다. 연결 배선(CB3)은 벤딩 영역(BDA)을 지날 수 있다. 컨택부(CNT41, CNT42)를 통해 서로 다른 층의 배선이 서로 연결될 수 있다.
마찬가지로, 테스트 신호선(TD1)과 패드부(PDA) 사이를 연결하는 연결 배선(CL1, CL2)은 벤딩 영역(BDA) 상하 주변에 위치하는 컨택부(CNT43, CNT44) 사이에 연결되어 있는 연결 배선(CB4)을 포함할 수 있다. 연결 배선(CB4)은 벤딩 영역(BDA)을 지날 수 있다. 컨택부(CNT43, CNT44)를 통해 서로 다른 층의 배선이 서로 연결될 수 있다.
다음 도 18을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4에 도시한 실시예와 대부분 동일하나, 크랙 감지 회로부(CDA)의 구성 및 위치가 다를 수 있다.
크랙 감지 회로부(CDA)는 복수의 테스트 신호선(DC1, DC2, DC3), 복수의 테스트 게이트선(DC_G1, DC_G2, DC_G3), 그리고 복수의 스위칭 소자(Q3, Q4, Q5)를 포함할 수 있다. 복수의 테스트 신호선(DC1, DC2, DC3) 및 복수의 테스트 게이트선(DC_G1, DC_G2, DC_G3)은 각각 x 방향으로 뻗을 수 있고 서로 나란하게 배치될 수 있다. 복수의 테스트 신호선(DC1, DC2, DC3) 및 복수의 테스트 게이트선(DC_G1, DC_G2, DC_G3)은 패드부(PDA)와 연결되어 신호를 인가받을 수 있다.
스위칭 소자(Q3)는 테스트 게이트선(DC_G1)에 연결되어 있는 게이트 단자, 한 쌍의 테스트 신호선(DC1, DC3) 중 어느 하나에 연결되어 있는 입력 단자, 그리고 어느 한 데이터선(171)에 연결되어 있는 출력 단자를 포함한다. 스위칭 소자(Q4)는 테스트 게이트선(DC_G2)에 연결되어 있는 게이트 단자, 한 쌍의 테스트 신호선(DC1, DC3) 중 바로 인접한 스위칭 소자(Q3)가 연결되어 있지 않은 나머지에 연결되어 있는 입력 단자, 그리고 어느 한 데이터선(171)에 연결되어 있는 출력 단자를 포함한다. 스위칭 소자(Q5)는 테스트 게이트선(DC_G3)에 연결되어 있는 게이트 단자, 테스트 신호선(DC2)에 연결되어 있는 입력 단자, 그리고 어느 한 데이터선(171)에 연결되어 있는 출력 단자를 포함한다. 표시 영역(DA)에서 녹색 화소(G)만을 포함하는 제1 화소열과 적색 화소(R) 및 청색 화소(B)가 교대로 배열된 제2 화소열이 x 방향으로 교대로 배열되어 있는 경우, 제1 화소열에 연결된 데이터선(171)은 스위칭 소자(Q5)를 통해 테스트 신호선(DC2)에 연결될 수 있고, 제2 화소열에 연결된 데이터선(171)은 한 쌍의 스위칭 소자(Q3, Q4) 각각을 통해 한 쌍의 테스트 신호선(DC1, DC3)에 연결될 수 있다.
복수의 스위칭 소자(Q3, Q4, Q5)는 이 순서대로 x 방향으로 교대로 배열되어 있을 수 있다.
제1 크랙 감지선(TCDa, TCDb)의 일단은 컨택부(CNT1, CNT3)를 통해 적어도 한 스위칭 소자(Q5)와 연결되고, 제2 크랙 감지선(MCDa, MCDb)의 일단은 컨택부(CNT2, CNT4)를 통해 테스트 신호선(DC2)과 연결되어 있을 수 있다. 즉, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)으로 이루어진 하나의 크랙 감지 루트는 적어도 한 스위칭 소자(Q5)와 테스트 신호선(DC2) 사이에 연결되어 있을 수 있다. 도 18은 표시 패널(1000)의 좌우측 각각에서 하나의 스위칭 소자(Q5)가 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)을 거쳐 테스트 신호선(DC2)에 연결되어 있는 예를 도시하고 있다.
도 18을 참조하면, 표시 패널(1000)은 복수의 테스트 신호선(Test_D1, Test_D2), 테스트 게이트선(Test_G), 그리고 복수의 스위칭 소자(Q8)를 더 포함할 수 있다. 복수의 테스트 신호선(Test_D1, Test_D2) 및 복수의 테스트 게이트선(Test_G)은 각각 x 방향으로 뻗을 수 있고 서로 나란하게 배치될 수 있다.
복수의 스위칭 소자(Q8)는 각각 하나의 데이터선(171)에 대응하여 배치될 수 있다. 각 스위칭 소자(Q8)는 테스트 게이트선(Test_G)에 연결된 게이트 단자, 테스트 신호선(Test_D1, Test_D2) 중 어느 하나에 연결되어 있는 입력 단자, 그리고 대응하는 데이터선(171)에 연결되어 있는 출력 단자를 포함한다. 테스트 신호선(Test_D1)에 연결되어 있는 인접한 한 쌍의 스위칭 소자(Q8)와 테스트 신호선(Test_D2)에 연결되어 있는 인접한 한 쌍의 스위칭 소자(Q8)는 x 방향으로 교대로 배열되어 있을 수 있으나 이에 한정되는 것은 아니다. 도 18에 도시한 바와 달리 한 쌍의 테스트 신호선(Test_D1, Test_D2) 중 하나는 생략되고 모든 스위칭 소자(Q8)가 하나의 테스트 신호선에 연결되어 있을 수도 있다.
스위칭 소자(Q8)가 배열된 영역과 표시 영역(DA) 사이에는 하이 전압선(GHL)과 로우 전압선(GLL), 그리고 하이 전압선(GHL) 또는 로우 전압선(GLL)과 데이터선(171) 사이에 연결되어 있는 복수의 스위칭 소자(Q6, Q7)가 더 위치할 수 있다. 복수의 스위칭 소자(Q6, Q7) 각각은 다이오드 연결되어 있을 수 있다. 하이 전압선(GHL), 로우 전압선(GLL), 그리고 스위칭 소자(Q6, Q7)는 생략될 수도 있다.
도 18에 도시한 실시예에서는 크랙 감지 회로부(CDA)가 표시 영역(DA)의 위쪽 주변 영역(PA)에 위치하고 있으나, 크랙 감지 회로부(CDA)의 위치가 이에 한정되는 것은 아니다. 즉, 크랙 감지 회로부(CDA)는 표시 영역(DA)과 패드부(PDA) 사이에 위치할 수도 있다.
그러면, 도 18을 참조하여 한 실시예에 따른 표시 장치에서 크랙 등의 불량을 검출하는 방법에 대해 설명한다.
먼저, 제1 테스트 전압을 테스트 신호선(Test_D1, Test_D2)에 인가하고, 테스트 게이트선(Test_G)에 게이트 온 전압의 게이트 신호를 인가한다. 그러면, 스위칭 소자(Q8)가 턴온되고, 턴온된 스위칭 소자(Q8)를 통해 복수의 데이터선(171)에 제1 테스트 전압이 인가된다. 제1 테스트 전압은 소정의 전압으로서 예를 들어 화소(R, G, B)가 최고 계조를 표시하도록 하는 전압일 수 있다. 따라서 턴온된 스위칭 소자(Q8)와 연결된 화소(R, G, B)들은 화이트 등의 고계조를 표시할 수 있다.
다음, 테스트 게이트선(Test_G)에 게이트 오프 전압이 인가된 후, 테스트 게이트선(DC_G1, DC_G2, DC_G3)에 게이트 온 전압이 인가되면, 복수의 스위칭 소자(Q3, Q4, Q5)가 턴온된다. 이와 함께 제2 테스트 전압을 테스트 신호선(DC1, DC2, DC3)에 인가하면, 턴온된 스위칭 소자(Q3, Q4, Q5)를 통해 제2 테스트 전압이 복수의 데이터선(171)에 인가된다. 제2 테스트 전압은 소정의 전압으로 예를 들어 화소(R, G, B)가 최저 계조를 표시하도록 하는 전압일 수 있다. 따라서, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)과 연결되어 있지 않은 턴온된 스위칭 소자(Q3, Q4, Q5)와 연결된 화소(R, G, B)들은 블랙 등의 낮은 계조를 표시할 수 있다.
표시 패널(1000)의 주변 영역(PA)에서 크랙, 들뜸 등이 발생하지 않아 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)에 손상이 가해지지 않은 정상 상태이면, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)과 연결되어 있는 스위칭 소자(Q5)와 연결되어 있는 화소(G)는 나머지 화소(R, G, B)들과 같이 블랙 등의 낮은 계조를 표시할 수 있다.
그러나, 표시 패널(1000)의 주변 영역(PA)에서 크랙, 들뜸 등이 발생하여 제1 크랙 감지선(TCDa, TCDb) 및/또는 제2 크랙 감지선(MCDa, MCDb)이 단선되거나 손상으로 배선 저항이 증가된 상태이면, 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb)과 연결되어 있는 스위칭 소자(Q5)와 연결되어 있는 화소(G)들에 블랙 데이터 전압이 인가되지 못하거나 충분한 블랙 데이터 전압이 인가되지 못한다. 따라서, 불량이 발생한 제1 크랙 감지선(TCDa, TCDb) 및/또는 제2 크랙 감지선(MCDa, MCDb)과 연결되어 있는 스위칭 소자(Q5)와 연결되어 있는 화소(G)들의 열을 따라 강한 명선 또는 약한 명선이 시인될 수 있다. 이와 같이 시인된 명선을 통해 표시 패널(1000)의 주변 영역(PA)에 발생한 크랙 등의 불량을 검출할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 19 및 도 20을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 19 및 도 20을 참조하면, 한 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일하나, 표시 영역(DA)의 주변을 따라 주변 영역(PA)에 위치하는 캐핑층(CAP)을 더 포함할 수 있다. 캐핑층(CAP)은 봉지부(EnC)의 가장자리를 덮으며 봉지부(EnC)의 가장자리를 따라 뻗는 부분을 포함한다.
구체적으로, 캐핑층(CAP)은 표시 영역(DA)의 좌측 주변 영역(PA)에 위치하며 봉지부(EnC)의 좌측 가장자리와 중첩하며 뻗는 적어도 하나의 캐핑부(CAP1), 표시 영역(DA)의 상측 주변 영역(PA)에 위치하며 봉지부(EnC)의 상측 가장자리와 중첩하며 뻗는 적어도 하나의 캐핑부(CAP2, CAP3), 그리고 표시 영역(DA)의 우측 주변 영역(PA)에 위치하며 봉지부(EnC)의 우측 가장자리와 중첩하며 뻗는 적어도 하나의 캐핑부(CAP4)를 포함할 수 있다. 도 19에 도시한 바와 달리 두 캐핑부(CAP1, CAP4) 각각은 복수의 이격된 부분을 포함할 수도 있고, 캐핑부(CAP2, CAP3)는 서로 연결되어 있을 수도 있다.
도 20을 참조하면, 캐핑부(CAP1, CAP2, CAP3, CAP4)를 포함하는 캐핑층(CAP)은 봉지부(EnC)의 가장자리와 중첩하며 덮고 있으므로 기판(110)의 가장자리부터 시작된 크랙이 봉지부(EnC) 및 봉지부(EnC) 주변의 층으로 전파되는 것을 막을 수 있다.
캐핑층(CAP)은 앞에서 설명한 제1 터치 도전체(TEa)가 위치하는 제4 도전층 또는 제2 터치 도전체(TEb)가 위치하는 제5 도전층에 위치할 수 있다. 다른 실시예에 따르면 캐핑층(CAP)은 제4 도전층 및 제5 도전층을 모두 포함할 수도 있다.
도 19를 참조하면, 캐핑층(CAP)은 패드부(PDA)와 연결되어 공통 전압 등의 소정의 전압을 전달할 수 있다. 표시 패널(1000)이 벤딩 영역(BDA)을 포함하는 경우, 캐핑층(CAP)은 벤딩 영역(BDA)의 상하 주변에 위치하는 적어도 하나의 컨택부(CNTc, CNTd) 및 연결 배선(CL5, CL6)을 통해 패드부(PDA)에 연결될 수 있다. 도 19에 도시하지 않았으나 연결 배선(CL5, CL6)은 벤딩 영역(BDA)의 하측 주변에 위치하는 컨택부(도시하지 않음)를 통해 패드부(PDA)에 연결되어 있을 수 있다.
다른 실시예에 따르면, 도 19 및 도 20에 도시한 실시예에서 캐핑층(CAP)이 크랙 발생을 줄일 수 있으므로 제1 크랙 감지선(TCDa, TCDb) 및 제2 크랙 감지선(MCDa, MCDb) 중 적어도 하나는 생략될 수도 있다.
마지막으로, 앞에서 설명한 도면들과 함께 도 21을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 21을 참조하면, 한 실시예에 따른 표시 장치는 앞에서 설명한 실시예와 대부분 동일하나, 벤딩 영역(BDA)에 위치하는 저항선을 포함하는 스트레인 게이지(strain gauge)(GAU1, GAU2)를 더 포함할 수 있다. 스트레인 게이지(GAU1, GAU2)의 저항선은 벤딩 영역(BDA)의 좌측 및/또는 우측 가장자리 영역에 위치할 수 있다. 스트레인 게이지(GAU1, GAU2)의 저항선의 저항은 벤딩 영역(BDA)의 벤딩 정도에 따라 달라질 수 있으며, 이러한 저항 변화를 센싱하여 벤딩 영역(BDA)이 받는 스트레스를 감지할 수 있다.
스트레인 게이지(GAU1, GAU2)의 저항선은 벤딩 영역(BDA)에서 복수 회 왕복하여 굴곡부를 이룰 수 있으며 복수의 연결 배선(CL7, CL8)을 통해 패드부(PDA)에 연결되어 있을 수 있다. 연결 배선(CL7, CL8)은 스트레인 게이지(GAU1, GAU2)의 저항선의 다른 부분에 각각 연결되어 있을 수 있다.
스트레인 게이지(GAU1, GAU2)의 저항선은 앞에서 설명한 제1 도전층, 제2 도전층, 그리고 제3 도전층 중 하나와 동일한 층에 위치할 수 있다.
도 21을 참조하면, 한 실시예에 따른 표시 장치는 표시 패널(100)에 연결되어 있는 인쇄 회로 필름(printed circuit film)(700)을 더 포함할 수 있다. 인쇄 회로 필름(700)에는 복수의 신호 배선이 위치하고, 인쇄 회로 필름(700)에는 적어도 하나의 구동부, 타이밍 콘트롤러 등이 실장되어 있을 수 있다. 인쇄 회로 필름(700)의 신호 배선은 표시 패널(1000)의 패드부(PDA)와 연결되어 있을 수 있다.
도 21에 도시한 바와 달리 인쇄 회로 필름(700)은 패드부(PDA)와 중첩하며 패드부(PDA)와 전기적으로 연결되어 있는 패드부(도시하지 않음)를 포함할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (27)

  1. 화소들 및 데이터선들을 포함하는 표시 영역,
    상기 표시 영역의 바깥쪽에 위치하는 주변 영역,
    상기 주변 영역에 위치하는 패드부,
    상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부,
    상기 주변 영역에 위치하며 스위칭 소자들을 포함하는 크랙 감지 회로부, 그리고
    상기 패드부와 상기 크랙 감지 회로부 사이에 연결되어 있으며 상기 주변 영역에 위치하는 제1 크랙 감지선을 포함하고,
    상기 봉지부는 유기층 및 무기층을 포함하고,
    상기 제1 크랙 감지선은 단면상 상기 봉지부 위에 위치하며 평면상 상기 무기층과는 중첩하나 상기 유기층과는 중첩하지 않는
    표시 장치.
  2. 제1항에서,
    상기 주변 영역에서 제1 방향으로 뻗는 제1 테스트 신호선을 더 포함하고,
    상기 제1 크랙 감지선의 제1단 및 상기 제1 테스트 신호선은 상기 패드부에 연결되어 있는
    표시 장치.
  3. 제2항에서,
    상기 제1 크랙 감지선의 상기 제1단은 제1 컨택부를 통해 상기 패드부와 연결되어 있고,
    상기 제1 컨택부는 상기 봉지부와 중첩하지 않는
    표시 장치.
  4. 제2항에서,
    상기 주변 영역에서 상기 제1 방향으로 뻗는 제2 테스트 신호선을 더 포함하고,
    상기 제1 크랙 감지선의 제2단은 상기 제2 테스트 신호선과 연결되어 있는
    표시 장치.
  5. 제4항에서,
    상기 제1 크랙 감지선의 상기 제2단은 제2 컨택부를 통해 상기 제2 테스트 신호선과 연결되어 있고,
    상기 제2 컨택부는 상기 봉지부와 중첩하지 않는
    표시 장치.
  6. 제4항에서,
    상기 크랙 감지 회로부는 제1 스위칭 소자 및 제2 스위칭 소자를 포함하고,
    상기 제1 스위칭 소자는 상기 제1 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제1 데이터선과 연결되어 있는 출력 단자를 포함하고,
    상기 제2 스위칭 소자는 상기 제2 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제2 데이터선과 연결되어 있는 출력 단자를 포함하는
    표시 장치.
  7. 제6항에서,
    상기 제1 테스트 신호선과 상기 패드부 사이에 연결되어 있는 매칭 저항을 더 포함하는 표시 장치.
  8. 제6항에서,
    상기 제2 데이터선은 상기 화소들 중 제1색을 나타내는 화소들과 연결되어 있는 표시 장치.
  9. 제1항에서,
    상기 제1 크랙 감지선과 연결되어 있고, 상기 주변 영역에 위치하며, 단면상 상기 봉지부 아래에 위치하는 제2 크랙 감지선을 더 포함하는 표시 장치.
  10. 제9항에서,
    상기 주변 영역에서 제1 방향으로 뻗는 제1 테스트 신호선 및 제2 테스트 신호선을 더 포함하고,
    상기 크랙 감지 회로부는 제1 스위칭 소자 및 제2 스위칭 소자를 포함하고,
    상기 제1 스위칭 소자는 상기 제1 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제1 데이터선과 연결되어 있는 출력 단자를 포함하고,
    상기 제2 스위칭 소자는 상기 제2 테스트 신호선과 연결되어 있는 입력 단자 및 상기 데이터선들 중 제2 데이터선과 연결되어 있는 출력 단자를 포함하고,
    상기 제1 크랙 감지선의 제1단과 상기 제2 크랙 감지선의 제1단은 제1 컨택부를 통해 서로 연결되어 있고,
    상기 제1 크랙 감지선의 제2단 및 상기 제2 크랙 감지선의 제2단 중 하나는 제2 컨택부를 통해 상기 패드부와 연결되어 있고, 나머지 하나는 상기 제2 테스트 신호선과 연결되어 있는
    표시 장치.
  11. 제10항에서,
    상기 제1 컨택부 및 상기 제2 컨택부는 상기 봉지부와 중첩하지 않는 표시 장치.
  12. 제10항에서,
    상기 제2 데이터선은 상기 화소들 중 제1색을 나타내는 화소들과 연결되어 있는 표시 장치.
  13. 제1항에서,
    상기 주변 영역에 위치하는 적어도 하나의 댐을 더 포함하고,
    상기 제1 크랙 감지선은, 상기 댐과 상기 주변 영역의 가장자리 사이에 위치하는 부분, 상기 댐과 상기 표시 영역 사이에 위치하는 부분, 그리고 상기 댐 위에 위치하는 부분 중 적어도 하나를 포함하는
    표시 장치.
  14. 제1항에서,
    상기 봉지부 위에 위치하는 복수의 터치 도전체를 더 포함하고,
    상기 제1 크랙 감지선은 상기 터치 도전체와 동일한 층에 위치하는
    표시 장치.
  15. 제1항에서,
    상기 제1 크랙 감지선은 서로 연결된 복수의 블록을 포함하고,
    상기 복수의 블록 각각은 상기 제1 크랙 감지선이 복수 회 왕복하여 이루어진 굴곡부를 포함하는
    표시 장치.
  16. 제1항에서,
    상기 제1 크랙 감지선은 상기 표시 영역의 제1측 및 제2측의 주위를 따라 뻗는 부분을 포함하는 표시 장치.
  17. 제1항에서,
    상기 제1 크랙 감지선은 상기 표시 영역의 제1측, 제2측 및 제3측의 주위를 따라 뻗는 부분을 포함하는 표시 장치.
  18. 제1항에서,
    상기 주변 영역에 위치하고 벤딩되어 있거나 벤딩될 수 있는 벤딩 영역을 더 포함하고,
    상기 크랙 감지 회로부는 상기 벤딩 영역과 상기 표시 영역 사이의 영역, 상기 벤딩 영역과 상기 패드부 사이의 영역, 그리고 상기 표시 영역을 기준으로 상기 패드부와 마주하는 영역 중 하나에 위치하는
    표시 장치.
  19. 제18항에서,
    상기 벤딩 영역에 위치하는 저항선을 포함하는 스트레인 게이지를 더 포함하는 표시 장치.
  20. 제1항에서,
    상기 크랙 감지 회로부는 상기 표시 영역을 기준으로 상기 패드부와 마주하는 영역에 위치하는 표시 장치.
  21. 화소들 및 데이터선들을 포함하는 표시 영역,
    상기 표시 영역의 바깥쪽에 위치하는 주변 영역,
    상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부,
    상기 주변 영역에 위치하며 스위칭 소자들을 포함하는 크랙 감지 회로부,
    상기 크랙 감지 회로부에 연결되어 있으며 상기 주변 영역에 위치하며 단면상 상기 봉지부 위에 위치하는 제1 크랙 감지선, 그리고
    상기 봉지부의 가장자리를 덮으며 상기 봉지부의 상기 가장자리를 따라 뻗는 캐핑층을 포함하고,
    상기 봉지부는 유기층 및 무기층을 포함하고,
    상기 제1 크랙 감지선은 평면상 상기 무기층과는 중첩하나 상기 유기층과는 중첩하지 않는
    표시 장치.
  22. 제21항에서,
    상기 캐핑층은 평면상 이격된 복수의 부분을 포함하는 표시 장치.
  23. 제21항에서,
    상기 봉지부 위에 위치하는 복수의 터치 도전체를 더 포함하고,
    상기 캐핑층은 상기 복수의 터치 도전체 중 적어도 하나와 동일한 층에 위치하는
    표시 장치.
  24. 제21항에서,
    상기 캐핑층은 공통 전압을 전달하는 표시 장치.
  25. 화소들 및 데이터선들을 포함하는 표시 영역,
    상기 표시 영역의 바깥쪽에 위치하는 주변 영역,
    상기 주변 영역 및 상기 표시 영역에 위치하고, 단면상 상기 화소들 위에 위치하여 상기 화소들을 밀봉하는 봉지부,
    상기 봉지부 위에 위치하는 제1 크랙 감지선, 그리고
    상기 봉지부 아래에 위치하는 제2 크랙 감지선
    을 포함하고,
    상기 제1 크랙 감지선과 상기 제2 크랙 감지선은 서로 연결되어 있고,
    상기 봉지부는 유기층 및 무기층을 포함하고,
    상기 제1 크랙 감지선은 평면상 상기 무기층과는 중첩하나 상기 유기층과는 중첩하지 않는
    표시 장치.
  26. 제25항에서,
    상기 주변 영역에 위치하는 크랙 감지 회로부를 더 포함하고,
    상기 감지 회로부는, 상기 제1 크랙 감지선의 일단과 연결되어 있는 제1 스위칭 소자 및 상기 제2 크랙 감지선의 일단과 연결되어 있는 제2 스위칭 소자를 포함하는
    표시 장치.
  27. 제26항에서,
    상기 제1 크랙 감지선의 일단과 상기 제2 크랙 감지선의 일단 중 하나에 연결되어 있는 매칭 저항을 더 포함하는 표시 장치.
KR1020160165137A 2016-12-06 2016-12-06 표시 장치 Active KR102718898B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160165137A KR102718898B1 (ko) 2016-12-06 2016-12-06 표시 장치
US15/831,893 US10522608B2 (en) 2016-12-06 2017-12-05 Display device
CN201711278239.5A CN108153017B (zh) 2016-12-06 2017-12-06 显示装置
CN202210586541.1A CN114898687A (zh) 2016-12-06 2017-12-06 显示装置
US16/708,104 US11043550B2 (en) 2016-12-06 2019-12-09 Display device
US17/346,679 US11832484B2 (en) 2016-12-06 2021-06-14 Display device
US18/387,116 US12114549B2 (en) 2016-12-06 2023-11-06 Display device
US18/906,590 US20250031542A1 (en) 2016-12-06 2024-10-04 Display device
KR1020240139470A KR20240152810A (ko) 2016-12-06 2024-10-14 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160165137A KR102718898B1 (ko) 2016-12-06 2016-12-06 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240139470A Division KR20240152810A (ko) 2016-12-06 2024-10-14 표시 장치

Publications (2)

Publication Number Publication Date
KR20180065061A KR20180065061A (ko) 2018-06-18
KR102718898B1 true KR102718898B1 (ko) 2024-10-17

Family

ID=62244063

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160165137A Active KR102718898B1 (ko) 2016-12-06 2016-12-06 표시 장치
KR1020240139470A Pending KR20240152810A (ko) 2016-12-06 2024-10-14 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240139470A Pending KR20240152810A (ko) 2016-12-06 2024-10-14 표시 장치

Country Status (3)

Country Link
US (5) US10522608B2 (ko)
KR (2) KR102718898B1 (ko)
CN (2) CN108153017B (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807178B2 (ja) * 2016-07-07 2021-01-06 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
US11087670B2 (en) * 2016-08-19 2021-08-10 Apple Inc. Electronic device display with monitoring circuitry utilizing a crack detection resistor
KR102718898B1 (ko) 2016-12-06 2024-10-17 삼성디스플레이 주식회사 표시 장치
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR102265542B1 (ko) * 2017-05-31 2021-06-15 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102391459B1 (ko) * 2017-06-01 2022-04-27 삼성디스플레이 주식회사 표시 장치
KR102354920B1 (ko) 2017-06-30 2022-01-21 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 이의 제조방법
WO2019150438A1 (ja) * 2018-01-30 2019-08-08 シャープ株式会社 表示デバイス
JP7032173B2 (ja) * 2018-02-27 2022-03-08 株式会社ジャパンディスプレイ 表示装置
KR102502183B1 (ko) * 2018-04-10 2023-02-22 삼성디스플레이 주식회사 표시모듈
CN108877607B (zh) * 2018-06-28 2021-12-10 武汉天马微电子有限公司 一种弯折显示面板及电子设备
CN108922462B (zh) * 2018-07-20 2022-05-24 京东方科技集团股份有限公司 显示装置和用于显示装置的检测方法
CN108987607B (zh) * 2018-07-23 2020-12-22 京东方科技集团股份有限公司 显示基板和显示装置
CN110858603A (zh) * 2018-08-24 2020-03-03 京东方科技集团股份有限公司 一种阵列基板、其检测方法及显示装置
KR102619720B1 (ko) * 2018-09-17 2023-12-29 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
CN110941358A (zh) * 2018-09-21 2020-03-31 宸鸿光电科技股份有限公司 触控面板、其制作方法与触控传感器卷带
KR102563782B1 (ko) * 2018-10-19 2023-08-04 엘지디스플레이 주식회사 표시 장치
CN109345985B (zh) * 2018-10-25 2022-03-29 昆山国显光电有限公司 显示装置
KR102583232B1 (ko) * 2018-11-02 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
KR102583203B1 (ko) 2018-11-29 2023-09-27 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
TWI677813B (zh) * 2018-11-30 2019-11-21 友達光電股份有限公司 主動元件基板
KR102581273B1 (ko) * 2018-11-30 2023-09-22 삼성디스플레이 주식회사 전자 장치
KR102760126B1 (ko) 2018-12-20 2025-01-23 엘지디스플레이 주식회사 표시 장치
KR102626707B1 (ko) * 2018-12-27 2024-01-17 엘지디스플레이 주식회사 표시장치
KR102651937B1 (ko) * 2018-12-27 2024-03-27 엘지디스플레이 주식회사 표시 장치
KR102625726B1 (ko) * 2018-12-31 2024-01-15 엘지디스플레이 주식회사 발광 표시장치
KR102642351B1 (ko) * 2018-12-31 2024-02-28 엘지디스플레이 주식회사 전계 발광 표시 장치
JP7064157B2 (ja) * 2019-01-09 2022-05-10 株式会社Joled 表示パネルおよび表示装置
KR102791760B1 (ko) 2019-02-19 2025-04-04 삼성디스플레이 주식회사 표시 장치
CN109901747B (zh) * 2019-02-26 2022-03-11 上海天马微电子有限公司 显示面板和显示装置
US11271185B2 (en) * 2019-02-27 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display structure having a dam and gap
KR102783611B1 (ko) 2019-02-28 2025-03-19 삼성디스플레이 주식회사 센서 유닛, 이를 포함한 표시 장치 및 이를 이용한 크랙 검출 방법
CN113508642B (zh) * 2019-03-06 2024-05-14 夏普株式会社 显示装置及显示装置的制造方法
US12150331B2 (en) 2019-03-06 2024-11-19 Sharp Kabushiki Kaisha Display device having a thin electrode that has a uniform film thickness
KR102724173B1 (ko) 2019-04-11 2024-10-31 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
WO2020215176A1 (zh) * 2019-04-22 2020-10-29 深圳市柔宇科技有限公司 显示面板及显示装置
KR102771249B1 (ko) 2019-05-31 2025-02-21 삼성디스플레이 주식회사 표시 장치
CN110136618B (zh) * 2019-05-31 2022-04-15 京东方科技集团股份有限公司 一种显示面板检测电路、显示装置和显示面板检测方法
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR20210048003A (ko) * 2019-10-22 2021-05-03 삼성디스플레이 주식회사 디스플레이 장치
JP7452778B2 (ja) * 2019-11-25 2024-03-19 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法並びに表示装置
CN115576446A (zh) * 2019-11-29 2023-01-06 京东方科技集团股份有限公司 触控面板及显示装置
CN113287209B (zh) * 2019-12-20 2023-04-18 京东方科技集团股份有限公司 柔性显示面板及其制造方法和柔性显示装置
KR20210081731A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 터치 디스플레이 장치
KR102715830B1 (ko) * 2019-12-26 2024-10-10 엘지디스플레이 주식회사 전계발광 표시장치
KR102690612B1 (ko) * 2019-12-31 2024-08-02 엘지디스플레이 주식회사 전계 발광 표시장치및 그의 제조방법
CN111146211B (zh) * 2020-01-02 2023-04-28 京东方科技集团股份有限公司 待切割基板、显示面板及微显示芯片
CN111103717A (zh) * 2020-01-10 2020-05-05 京东方科技集团股份有限公司 一种阵列基板、显示面板
KR20210104398A (ko) 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
CN111307867B (zh) * 2020-02-21 2022-12-02 京东方科技集团股份有限公司 显示面板及其裂痕检测方法、显示装置
KR102757646B1 (ko) * 2020-03-23 2025-01-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113467140B (zh) * 2020-03-31 2022-06-07 荣耀终端有限公司 显示屏、电子设备及裂纹检测方法
KR20210130333A (ko) 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
CN113689796B (zh) 2020-05-13 2025-03-11 京东方科技集团股份有限公司 阵列基板、其检测方法及拼接显示面板
KR20210146489A (ko) 2020-05-26 2021-12-06 삼성디스플레이 주식회사 표시 장치
CN111509026B (zh) * 2020-05-27 2023-02-07 京东方科技集团股份有限公司 显示面板及其裂纹检测方法、显示装置
CN111564130B (zh) 2020-06-11 2023-05-12 京东方科技集团股份有限公司 一种显示面板及其裂纹检测方法、显示装置
CN112259587B (zh) * 2020-10-21 2024-02-20 京东方科技集团股份有限公司 一种显示面板、制作方法、检测方法和显示装置
CN112289778B (zh) * 2020-10-28 2023-02-07 京东方科技集团股份有限公司 显示基板、显示装置和用于显示基板的检测方法
CN112419947B (zh) * 2020-11-20 2023-05-26 武汉天马微电子有限公司 一种显示面板及其裂纹检测方法、显示装置
CN112669737B (zh) * 2020-12-22 2023-07-14 武汉天马微电子有限公司 显示面板及其裂纹检测方法、显示装置
US12200958B2 (en) * 2021-02-03 2025-01-14 Samsung Display Co., Ltd. Display device
CN112905050B (zh) * 2021-02-18 2024-04-19 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN113113450B (zh) * 2021-03-16 2022-08-05 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
US11901314B2 (en) * 2021-05-21 2024-02-13 Samsung Display Co., Ltd. Electronic device
US20240215354A1 (en) * 2021-05-21 2024-06-27 Samsung Display Co., Ltd. Electronic device
CN113360024B (zh) * 2021-06-18 2024-04-12 京东方科技集团股份有限公司 触控面板及其裂纹检测方法
CN116648616A (zh) * 2021-12-23 2023-08-25 京东方科技集团股份有限公司 显示面板和显示装置
KR20230111691A (ko) * 2022-01-18 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20230159766A (ko) 2022-05-13 2023-11-22 삼성디스플레이 주식회사 표시 장치
CN114914283A (zh) * 2022-05-19 2022-08-16 京东方科技集团股份有限公司 显示面板及显示装置
CN114944111B (zh) * 2022-05-23 2023-12-05 京东方科技集团股份有限公司 显示面板及显示装置
CN115207072A (zh) * 2022-07-25 2022-10-18 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN116156962A (zh) * 2022-10-28 2023-05-23 京东方科技集团股份有限公司 显示面板和显示装置
KR20240126487A (ko) * 2023-02-13 2024-08-21 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351093A1 (en) * 2015-05-26 2016-12-01 Samsung Display Co., Ltd. Display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264354A (ja) 2006-03-29 2007-10-11 Kyocera Corp 画像表示装置およびその製造方法
KR101064403B1 (ko) 2009-10-07 2011-09-14 삼성모바일디스플레이주식회사 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
US20130009663A1 (en) * 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
KR101980766B1 (ko) * 2012-12-27 2019-05-21 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치
KR102062842B1 (ko) 2013-06-03 2020-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US20150014663A1 (en) * 2013-07-11 2015-01-15 Korea Institute Of Science And Technology Organic light emitting display apparatus and the method for manufacturing the same
KR102174368B1 (ko) * 2014-02-25 2020-11-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 테스트 방법
US9983452B2 (en) * 2014-07-15 2018-05-29 Huawei Technologies Co., Ltd. Method for detecting substrate crack, substrate, and detection circuit
KR102246365B1 (ko) 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
KR102000716B1 (ko) 2014-08-26 2019-07-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105679215B (zh) * 2014-11-19 2018-12-11 昆山国显光电有限公司 显示屏及其裂纹检测方法
KR102404393B1 (ko) 2014-12-26 2022-06-03 엘지디스플레이 주식회사 플렉서블 유기발광 다이오드 표시장치
CN104535620B (zh) * 2015-01-16 2017-05-24 友达光电(厦门)有限公司 显示面板及其裂纹检测方法
KR102409454B1 (ko) * 2015-02-02 2022-06-15 삼성디스플레이 주식회사 표시 패널
KR102356028B1 (ko) * 2015-02-06 2022-01-26 삼성디스플레이 주식회사 표시 장치
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160127276A (ko) 2015-04-24 2016-11-03 삼성디스플레이 주식회사 표시 장치
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
CN106023865A (zh) * 2016-06-24 2016-10-12 上海与德科技有限公司 一种屏模组、电子设备及屏模组的微裂纹检测方法
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102718898B1 (ko) * 2016-12-06 2024-10-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351093A1 (en) * 2015-05-26 2016-12-01 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN108153017B (zh) 2022-06-10
US20200111862A1 (en) 2020-04-09
CN114898687A (zh) 2022-08-12
US11832484B2 (en) 2023-11-28
US20250031542A1 (en) 2025-01-23
US12114549B2 (en) 2024-10-08
CN108153017A (zh) 2018-06-12
US20240074260A1 (en) 2024-02-29
US11043550B2 (en) 2021-06-22
KR20240152810A (ko) 2024-10-22
KR20180065061A (ko) 2018-06-18
US20210313414A1 (en) 2021-10-07
US10522608B2 (en) 2019-12-31
US20180158894A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102718898B1 (ko) 표시 장치
US11664284B2 (en) Display device
US12080207B2 (en) Display device
KR102534052B1 (ko) 표시 장치
KR102447896B1 (ko) 표시 장치 및 불량 검사 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161206

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211123

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161206

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231031

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240730

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20241014

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration