[go: up one dir, main page]

KR20210146489A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210146489A
KR20210146489A KR1020200063157A KR20200063157A KR20210146489A KR 20210146489 A KR20210146489 A KR 20210146489A KR 1020200063157 A KR1020200063157 A KR 1020200063157A KR 20200063157 A KR20200063157 A KR 20200063157A KR 20210146489 A KR20210146489 A KR 20210146489A
Authority
KR
South Korea
Prior art keywords
electrode
display area
transmission line
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200063157A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200063157A priority Critical patent/KR20210146489A/ko
Priority to US17/142,401 priority patent/US11616115B2/en
Priority to CN202110522612.7A priority patent/CN113725262A/zh
Publication of KR20210146489A publication Critical patent/KR20210146489A/ko
Priority to US18/175,650 priority patent/US12082464B2/en
Priority to US18/798,956 priority patent/US20240407215A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/124—
    • H01L27/1248—
    • H01L27/3258—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 위에 위치하는 유기 절연층, 상기 비표시 영역에 위치하는 상기 유기 절연층 위에 위치하고, 제1 개구부를 가지는 공통 신호 전달선, 그리고 상기 공통 신호 전달선 위에 위치하고, 상기 절개부를 완전히 덮고 있는 보조 전극을 포함할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등을 포함한다.
유기 발광 표시 장치의 화소는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 두 개의 전극 중 하나인 캐소드로부터 주입된 전자(electron)와 애노드로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
한편 유기 발광 표시 장치의 두 개의 전극 중 캐소드에 전압을 인가하기 위한 전압 인가부는 복수의 화소가 위치하는 표시 영역의 주변 영역에 위치한다.
실시예들은 유기 절연막 위에 위치하는 전극층이 공정 가스에 의해 들뜨는 것을 방지하고 신호 저항이 증가하는 것을 방지할 수 있는 전압 인가부를 포함하는 표시 장치를 제공하기 위한 것이다.
본 발명의 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 위에 위치하는 유기 절연층, 상기 비표시 영역에 위치하는 상기 유기 절연층 위에 위치하고, 제1 개구부를 가지는 공통 신호 전달선, 그리고 상기 공통 신호 전달선 위에 위치하고, 상기 제1 개구부를 완전히 덮고 있는 보조 전극을 포함할 수 있다.
상기 표시 장치는 상기 표시 영역에 위치하는 제1 전극과 제2 전극, 그리고 상기 제1 전극과 제2 전극 사이에 위치하는 유기 발광층을 더 포함할 수 있고, 상기 공통 신호 전달선은 상기 제2 전극과 연결될 수 있고, 상기 보조 전극은 상기 제1 전극과 같은 층으로 이루어질 수 있다.
상기 표시 장치는 상기 비표시 영역에 위치하는 상기 유기 절연층 아래에 위치하는 제1 공통 신호 전달선을 더 포함할 수 있고, 상기 유기 절연층은 상기 제1 공통 신호 전달선과 중첩하는 제2 개구부를 가질 수 있고, 상기 공통 신호 전달선은 상기 제2 개구부를 통해 상기 제1 공통 신호 전달선과 연결될 수 있다.
상기 제2 전극의 적어도 일부는 상기 비표시 영역으로 확장되어, 상기 제2 전극의 끝 부분은 상기 제2 개구부와 중첩할 수 있고, 상기 제2 개구부와 중첩하는 위치에서 상기 공통 신호 전달선과 연결될 수 있고, 상기 보조 전극은 상기 제2 전극과 직접 연결되지 않을 수 있다.
상기 표시 장치는 상기 공통 전극의 상기 끝 부분과 상기 공통 신호 전달선 사이에 위치하는 연결 부재를 더 포함할 수 있고, 상기 연결 부재는 상기 제1 전극과 같은 층으로 이루어질 수 있다.
상기 표시 장치는 상기 제1 공통 신호 전달선 아래에 위치하는 절연층을 더 포함할 수 있고, 상기 절연층의 표면 중 상기 제1 공통 신호 전달선과 접촉하는 표면에는 복수의 오목부가 위치할 수 있다.
실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하는 반도체층, 게이트 전극, 입력 전극 및 출력 전극을 포함하는 트랜지스터, 상기 기판의 상기 비표시 영역에 위치하고, 상기 트랜지스터의 상기 입력 전극 및 상기 출력 전극과 같은 층으로 이루어지는 제1 공통 신호 전달선, 상기 표시 영역의 상기 트랜지스터와 상기 비표시 영역의 상기 제1 공통 신호 전달선 위에 위치하는 제1 유기 절연층, 상기 기판의 상기 표시 영역에 위치하는 상기 제1 유기 절연층 위에 위치하는 데이터선 및 구동 전압선, 상기 기판의 상기 비표시 영역에 위치하는 상기 제1 유기 절연층 위에 위치하고, 상기 제1 공통 신호 전달선과 연결되고, 상기 제1 유기 절연층과 중첩하는 개구부를 가지는 제2 공통 신호 전달선, 상기 데이터선 및 상기 구동 전압선 위에 위치하는 제2 유기 절연층, 상기 표시 영역의 상기 제2 유기 절연층 위에 위치하고, 제1 전극, 유기 발광층, 그리고 제2 전극을 포함하는 유기 발광 소자, 상기 비표시 영역의 상기 제2 공통 신호 전달선 위에 위치하고, 상기 개구부를 완전히 덮는 보조 전극을 포함할 수 있다.
상기 제2 전극은 상기 비표시 영역으로 확장되어, 상기 제2 공통 신호 전달선과 연결될 수 있고, 상기 보조 전극은 상기 제2 전극과 직접 연결되지 않을 수 있다.
상기 비표시 영역의 상기 제1 공통 신호 전달선은 상기 표시 영역의 상기 입력 전극 및 상기 출력 전극과 같은 층으로 이루어질 수 있다.
상기 비표시 영역의 상기 제2 공통 신호 전달선은 상기 표시 영역의 상기 데이터선 및 상기 구동 전압선과 같은 층으로 이루어질 수 있다.
상기 비표시 영역의 상기 보조 전극은 상기 표시 영역의 상기 제1 전극과 같은 층으로 이루어질 수 있다.
상기 비표시 영역의 보조 전극과 상기 표시 영역의 상기 제2 전극은 같은 층으로 이루어질 수 있다.
실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하고, 상기 표시 영역은 기판 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하고 상기 반도체층과 중첩하는 게이트 전극, 상기 게이트 전극 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하는 스토리지 전극, 상기 스토리지 전극 위에 위치하는 제3 절연층, 상기 제3 절연층 위에 위치하고, 상기 반도체층과 연결되는 입력 전극 및 출력 전극, 상기 입력 전극 및 상기 출력 전극 위에 위치하는 제1 유기 절연층, 상기 제1 유기 절연층 위에 위치하는 데이터선 및 구동 전압선, 상기 데이터선 및 상기 구동 전압선 위에 위치하는 제2 유기 절연층, 상기 제2 유기 절연층 위에 위치하는 제1 전극, 상기 제1 전극과 중첩하는 화소 개구부를 가지는 화소 정의막, 상기 화소 개구부에 위치하는 발광층, 상기 화소 정의막과 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 비표시 영역은 상기 제3 절연층 위에 위치하는 제1 공통 신호 전달선, 상기 제1 공통 신호 전달선 위에 위치하는 상기 제1 유기 절연층 위에 위치하고, 상기 제1 유기 절연층에 형성된 제1 개구부와 제2 개구부를 통해 상기 제1 공통 신호 전달선과 연결되고, 상기 제1 유기 절연층과 중첩하는 제3 개구부를 가지는 제2 공통 신호 전달선, 상기 제2 공통 신호 전달선 위에 위치하고, 제3 개구부를 완전히 덮고 있는 보조 전극, 그리고 상기 제2 공통 신호 전달선 위에 위치하고 서로 높이가 다른 제1 스페이서 및 제2 스페이서를 포함하고, 상기 제2 전극은 상기 비표시 영역으로 확장되어 상기 제2 공통 신호 전달선과 연결될 수 있다.
상기 제2 공통 신호 전달선의 상기 제3 개구부는 상기 제1 스페이서와 상기 제2 스페이서 사이에 위치할 수 있고, 상기 제2 공통 신호 전달선의 상기 제3 개구부는 상기 제1 개구부에 위치하는 상기 제2 공통 신호 전달선의 제1 부분과 상기 제2 개구부에 위치하는 상기 제2 공통 신호 전달선의 제2 부분의 사이에 위치할 수 있다.
상기 제1 스페이서는 상기 비표시 영역의 상기 제1 유기 절연층 위에 위치할 수 있고, 상기 제2 유기 절연층과 같은 층으로 이루어진 제1 층과 상기 제1 층 위에 위치하고 상기 화소 정의막과 같은 층으로 이루어진 제2 층을 포함할 수 있고, 상기 제2 스페이서는 상기 비표시 영역의 상기 제1 유기 절연층 위에 위치하고, 상기 제2 유기 절연층과 같은 층으로 이루어진 제1 층, 상기 제1 층 위에 위치하고 상기 화소 정의막과 같은 층으로 이루어진 제2 층, 상기 제2 층에 위치하고 유기 물질을 포함하는 제3 층을 포함할 수 있다.
상기 표시 영역과 상기 비표시 영역을 덮고, 무기 봉지층과 유기 봉지층을 포함하는 박막 봉지층을 더 포함할 수 있고, 상기 박막 봉지층의 상기 무기 봉지층은 상기 제1 스페이서 및 상기 제2 스페이서와 중첩할 수 있고, 상기 박막 봉지층의 상기 유기 봉지층은 상기 제1 스페이서 및 상기 제2 스페이서와 중첩하지 않을 수 있다.
실시예들에 따르면, 유기 절연막 위에 위치하는 전극층이 공정 가스에 의해 들뜨는 것을 방지하고 신호 저항이 증가하는 것을 방지할 수 있는 전압 인가부를 포함하는 표시 장치를 제공할 수 있다.
본 발명의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 II-II 선을 따라 잘라 개략적으로 도시한 단면도이다.
도 3은 한 실시예에 따른 표시 장치의 공통 전압 인가부의 일부를 도시한 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5는 비교예에 따른 표시 장치의 일부에 대한 전자 현미경 사진이다.
도 6 내지 도 8은 한 실시예에 따른 표시 장치의 제조 방법의 일부를 도시한 단면도이다.
도 9는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 10 내지 도 13은 다른 한 실시예에 따른 표시 장치의 제조 방법의 일부를 도시한 단면도이다.
도 14는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 15는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 16은 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 17은 다른 한 실시예에 따른 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
도 1 및 도 2를 참고하여, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 한 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1의 II-II 선을 따라 잘라 개략적으로 도시한 단면도이다.
먼저, 도 1을 참고하면, 본 실시예에 따른 표시 장치(1000)는 복수의 화소를 포함하고 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 외곽에 위치하는 비표시 영역(NDA)을 포함한다.
비표시 영역(NDA)은 표시 영역(DA)에 신호를 전달하는 구동부(600)가 위치하는 구동 영역(PA)을 포함한다.
비표시 영역(NDA)에는 구동 전압을 전달하는 구동 전압 전달선(400a, 400b)과 공통 전압을 전달하는 공통 전압 전달선(500)이 위치한다.
도시한 실시예에 따르면, 구동 전압 전달선(400a, 400b)은 표시 영역(DA)을 사이에 두고 서로 이격되어 있는 두 개의 부분을 포함하고, 공통 전압 전달선(500)은 구동부(600)로부터 시작되어 비표시 영역(NDA)을 따라 표시 영역(DA)을 둘러싸고 있으나, 이는 구동 전압 전달선과 공통 전압 전달선의 배치의 한 예로서, 구동 전압 전달선(400a, 400b)과 공통 전압 전달선(500)의 배치는 이에 한정되지 않는다.
그러면, 도 2를 참고하여, 표시 영역(DA)과 비표시 영역(NDA)의 층간 구조에 대하여 설명한다.
앞서 설명한 바와 같이, 표시 장치(1000)는 표시 영역(DA)과 비표시 영역(NDA)을 포함한다.
한 실시예에 따른 표시 장치(1000)는 기판(110)을 포함하고, 기판(110)은 플렉시블(flexible)할 수 있다. 도시하지는 않았지만, 기판(110)은 서로 중첩하는 복수의 절연 필름을 포함할 수 있고, 중첩하는 절연 필름들 사이에 위치하는 배리어 필름을 더 포함할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 질화 규소(SiNx)와 산화 규소(SiOx)와 같은 절연막의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 복수의 다층막을 포함할 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지한다.
표시 영역(DA)의 버퍼층(120) 위에 제1 반도체층(135)과 제2 반도체층(136)이 위치한다.
제1 반도체층(135)과 제2 반도체층(136)은 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다. 이때, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물 중 어느 하나를 포함할 수 있다.
제1 반도체층(135)은 제1 채널 영역(1355)과 제1 채널 영역(1355)의 양측에 각각 위치하는 제1 소스 영역(1356) 및 제1 드레인 영역(1357)을 포함한다. 이와 유사하게 제2 반도체층(136)은 제2 채널 영역(1365)과 제2 채널 영역(1365)의 양측에 각각 위치하는 제2 소스 영역(1366) 및 제2 드레인 영역(1367)을 포함한다. 제1 반도체층(135)의 제1 채널 영역(1355)과 제2 반도체층(136)의 제2 채널 영역(1365)은 불순물이 도핑되지 않은 영역이고, 제1 반도체층(135)의 제1 소스 영역(1356) 및 제1 드레인 영역(1357)과 제2 반도체층(136)의 제2 소스 영역(1366) 및 제2 드레인 영역(1367)은 도전성 불순물이 도핑된 영역일 수 있다.
제1 반도체층(135)과 제2 반도체층(136) 위에는 제1 게이트 절연막(140)이 위치한다.
표시 영역(DA)의 제1 게이트 절연막(140) 위에는 제1 게이트 전극(125)과 제2 게이트 전극(126)이 위치한다.
제1 게이트 전극(125)은 제1 채널 영역(1355)과 중첩하고, 제2 게이트 전극(126)은 제2 채널 영역(1365)과 중첩한다.
제1 게이트 전극(125)과 제2 게이트 전극(126) 위에는 제2 게이트 절연막(142)이 위치한다.
제1 게이트 절연막(140)과 제2 게이트 절연막(142)은 산화 규소(SiOx), 질화 규소(SiNx)을 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
제2 게이트 절연막(142) 위에는 스토리지 전극(127)이 위치한다.
스토리지 전극(127) 위에는 제1 절연층(150)이 위치한다. 제1 절연층(150)은 산화 규소(SiOx), 질화 규소(SiNx)을 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
제1 게이트 절연막(140), 제2 게이트 절연막(142), 그리고 제1 절연층(150)에는 제1 반도체층(135)의 제1 소스 영역(1356)과 중첩하는 제1 접촉 구멍(56), 제1 반도체층(135)의 제1 드레인 영역(1357)과 중첩하는 제2 접촉 구멍(57), 제2 반도체층(136)의 제2 소스 영역(1366)과 중첩하는 제3 접촉 구멍(66), 제2 반도체층(136)의 제2 드레인 영역(1367)과 중첩하는 제4 접촉 구멍(67)이 형성되어 있다.
표시 영역(DA)의 제1 절연층(150) 위에는 제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87)이 위치하고, 비표시 영역(NDA)의 제1 절연층(150) 위에는 공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)이 위치한다.
공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)은 표시 영역(DA)의 제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87)과 같은 층으로 동시에 형성될 수 있다.
제1 입력 전극(76)은 제1 접촉 구멍(56)을 통해 제1 반도체층(135)의 제1 소스 영역(1356)과 연결되고, 제1 출력 전극(77)은 제2 접촉 구멍(57)을 통해 제1 반도체층(135)의 제1 드레인 영역(1357)과 연결되고, 제2 입력 전극(86)은 제3 접촉 구멍(66)을 통해 제2 반도체층(136)의 제2 소스 영역(1366)과 연결되고, 제2 출력 전극(87)은 제4 접촉 구멍(67)을 통해 제2 반도체층(136)의 제2 드레인 영역(1367)과 연결된다. 도시하지는 않았지만, 제1 출력 전극(77)은 제2 게이트 전극(126)에 연결된다.
제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87) 위에는 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160)은 유기 물질을 포함할 수 있다.
표시 영역(DA)의 제1 층간 절연막(160)에는 제1 입력 전극(76)과 중첩하는 제5 접촉 구멍(71), 제2 입력 전극(86)과 중첩하는 제6 접촉 구멍(72), 제2 출력 전극(87)과 중첩하는 제7 접촉 구멍(73)이 형성되어 있다. 제1 절연층(150)과 제1 층간 절연막(160)에는 스토리지 전극(127)과 중첩하는 제8 접촉 구멍(74)이 형성되어 있다. 비표시 영역(NDA)의 제1 층간 절연막(160)에는 공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)과 중첩하는 제1 개구부(61) 및 제2 개구부(62)가 형성되어 있다.
표시 영역(DA)의 제1 층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 출력 부재(173)가 위치하고, 비표시 영역(NDA)의 제1 층간 절연막(160) 위에는 공통 전압 전달선(500)의 제2 공통 전압 전달선(500b)이 위치한다.
표시 영역(DA)의 데이터선(171)은 제5 접촉 구멍(71)을 통해 제1 입력 전극(76)과 연결되고, 구동 전압선(172)은 제6 접촉 구멍(72)을 통해 제2 입력 전극(86)과 연결되고, 제8 접촉 구멍(74)을 통해 스토리지 전극(127)과 연결된다. 출력 부재(173)는 제7 접촉 구멍(73)을 통해 제2 출력 전극(87)과 연결된다.
비표시 영역(NDA)의 공통 전압 전달선(500)의 제2 공통 전압 전달선(500b)은 표시 영역(DA)의 데이터선(171), 구동 전압선(172), 출력 부재(173)와 같은 층으로 동시에 형성될 수 있다.
제1 층간 절연막(160)의 아래에 위치하는 제1 공통 전압 전달선(500a)과 제1 층간 절연막(160)의 위에 위치하는 제2 공통 전압 전달선(500b)은 제1 층간 절연막(160)의 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 연결된다. 제1 층간 절연막(160)의 제1 개구부(61) 및 제2 개구부(62)는 제1 공통 전압 전달선(500a)과 중첩하고, 제2 공통 전압 전달선(500b)의 일부분은 제1 개구부(61) 및 제2 개구부(62) 내에 위치함으로써, 제1 개구부(61) 및 제2 개구부(62)와 중첩하는 제1 공통 전압 전달선(500a)과 직접 접촉하여 연결될 수 있다.
이처럼, 공통 전압 전달선(500)을 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)의 이중층으로 형성함으로써, 공통 전압 전달선(500)의 신호 저항을 줄일 수 있다.
공통 전압 전달선(500) 중, 유기 물질을 포함하는 제1 층간 절연막(160)의 위에 위치하는 제2 공통 전압 전달선(500b)은 제1 층간 절연막(160)과 중첩하는 복수의 제3 개구부(51)를 가진다. 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 통해 유기 물질을 포함하는 제1 층간 절연막(160)에서 발생할 수 있는 공정 가스들이 외부로 방출될 수 있고, 이에 의해 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다.
표시 영역(DA)의 데이터선(171), 구동 전압선(172), 출력 부재(173) 위에는 제2 층간 절연막(180)이 위치하고, 비표시 영역(NDA)의 제2 공통 전압 전달선(500b) 위에는 제1 스페이서(SP1)를 이루는 제1 스페이서부(SP11)와 제2 스페이서(SP2)를 이루는 제2 스페이서부(SP21)가 위치한다.
제2 층간 절연막(180)과 제1 스페이서부(SP11)와 제2 스페이서(SP2)는 유기물을 포함할 수 있고, 같은 층으로 동시에 형성될 수 있다.
제2 층간 절연막(180)에는 출력 부재(173)와 중첩하는 제9 접촉 구멍(81)이 형성되어 있다.
표시 영역(DA)에 위치하는 제2 층간 절연막(180) 위에는 화소 전극(710)이 위치한다. 화소 전극(710)은 제2 층간 절연막(180)에 형성되어 있는 제9 접촉 구멍(81)을 통해, 출력 부재(173)와 연결된다.
화소 전극(710)은 유기 발광 소자의 애노드 전극일 수 있다.
비표시 영역(NDA)에 위치하는 제2 층간 절연막(180) 위에 위치하는 제2 공통 전압 전달선(500b) 위에는 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮는 제1 보조 전극(501)이 위치한다. 제1 보조 전극(501)은 제2 공통 전압 전달선(500b)의 위에 위치하며, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮음으로써, 복수의 제3 개구부(51)에 의해 이격된 제2 공통 전압 전달선(500b)을 연결하여, 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
화소 전극(710)과 제1 보조 전극(501)은 서로 같은 층으로 동시에 형성될 수 있다.
표시 영역(DA)의 화소 전극(710) 위에는 화소 정의막(190)이 위치한다. 화소 정의막(190)은 화소 전극(710)과 중첩하는 화소 개구부(195)를 가진다. 화소 정의막(190)의 화소 개구부(195)는 표시 영역(DA)에 위치하고, 화소 정의막(190)은 주로 표시 영역에 위치한다.
비표시 영역(NDA)에는 제1 스페이서(SP1)를 이루는 제3 스페이서부(SP12)와 제2 스페이서(SP2)를 이루는 제4 스페이서부(SP22)가 위치한다.
화소 정의막(190)과 제3 스페이서부(SP12) 및 제4 스페이서부(SP22)는 서로 같은 층으로 동시에 형성될 수 있다.
화소 정의막(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함할 수 있고, 검은색 안료 또는/및 염료를 포함하여 외광을 흡수함으로써, 외광의 반사율을 감소시켜 표시 장치의 콘트라스트 비를 높일 수 있다.
표시 영역(DA)에 위치하는 화소 정의막(190)의 화소 개구부(195)에는 유기 발광층(720)이 위치한다.
유기 발광층(720)은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층일 수 있다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 공통 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
공통 전극(730)은 표시 영역(DA)의 전면에 위치하고, 비표시 영역(NDA)까지 확장되어 제1 층간 절연막(160)의 제1 개구부(61)와 중첩하고, 공통 전압 전달선(500)과 접촉하여, 공통 전압 전달선(500)에 전달된 공통 전압을 인가 받는다.
제1 반도체층(135), 제1 게이트 전극(125), 제1 입력 전극(76) 및 제1 출력 전극(77)은 제1 트랜지스터를 이루고, 제2 반도체층(136), 제2 게이트 전극(126), 제2 입력 전극(86), 제2 출력 전극(87)은 제2 트랜지스터를 이룬다. 제1 트랜지스터는 스위칭 트랜지스터일 수 있고, 제2 트랜지스터는 구동 트랜지스터일 수 있다.
제1 게이트 전극(125)에 게이트 온 신호가 인가되고, 데이터선(171)으로부터 데이터 신호가 제1 입력 전극(76)에 인가되면, 데이터 신호가 제1 출력 전극(77)으로 전달되어, 제2 게이트 전극(126)에 전달된다. 또한, 구동 전압선(172)에 인가된 구동 전압은 제2 입력 전극(86)에 인가되고, 제2 반도체층(136)의 제2 채널 영역(1365)을 통해 제2 출력 전극(87)으로 해당하는 구동 전류가 흐른다. 제2 출력 전극(87)에 인가된 전압은 출력 부재(173)를 통해 화소 전극(710)으로 전달되고, 공통 전압 전달선(500)을 통해 공통 전극(730)에 공통 전압이 인가된다. 화소 전극(710)은 정공 주입 전극인 애노드이며, 공통 전극(730)은 전자 주입 전극인 캐소드가 된다. 화소 전극(710) 및 공통 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전기(Cst)는 제2 게이트 전극(126)과 스토리지 전극(127) 사이에 연결되어 있다. 이 축전기(Cst)는 제2 게이트 전극(126)에 인가되는 데이터 신호를 충전하여, 이를 유지한다.
비표시 영역(NDA)에는 제2 스페이서(SP2)를 이루는 제5 스페이서부(SP23)가 위치한다. 제5 스페이서부(SP23)는 유기 물질을 포함할 수 있다.
도시한 바와 같이, 비표시 영역(NDA)의 외각부에는 제1 스페이서(SP1)와 제2 스페이서(SP2)가 위치하고, 제2 스페이서(SP2)는 제1 스페이서(SP1)보다 표시 영역(DA)으로부터 멀리 위치한다. 즉, 제2 스페이서(SP2)는 제1 스페이서(SP1)보다 외곽부에 위치한다.
제1 스페이서(SP1)와 제2 스페이서(SP2)는 제1 층간 절연막(160) 위에 위치하고, 제1 스페이서(SP1)는 제2 층간 절연막(180) 및 화소 정의막(190)과 같은 층으로 이루어질 수 있고, 제2 스페이서(SP2)는 제2 층간 절연막(180), 화소 정의막(190), 그리고 추가적인 절연막으로 이루어질 수 있다. 이에 의해, 제2 스페이서(SP2)의 상부 높이는 제1 스페이서(SP1)의 상부 높이보다 높다.
공통 전극(730) 위에는 봉지층(80)이 위치한다. 봉지층(80)은 하나 이상의 무기층과 하나 이상의 유기층이 교대로 적층되어 형성될 수 있고, 무기층 또는 상기 유기층은 각각 복수 개일 수 있다.
도시한 실시예에서, 봉지층(80)은 제1 무기 봉지층(810a)과 제2 무기 봉지층(810b)을 포함하고, 제1 무기 봉지층(810a)과 제2 무기 봉지층(810b) 사이에 위치하는 유기 봉지층(820)을 포함한다.
제1 무기 봉지층(810a)과 제2 무기 봉지층(810b)은 기판(110) 전면에 형성되어 제1 스페이서(SP1)와 제2 스페이서(SP2) 위에도 위치하지만, 유기 봉지층(820)은 비표시 영역(NDA) 중 제1 스페이서(SP1)와 제2 스페이서(SP2)의 외곽에는 위치하지 않는다.
유기 봉지층(820)을 형성할 때, 제1 스페이서(SP1)와 제2 스페이서(SP2)는 유기 봉지층(820)을 형성하기 위한 유기 물질이 넘치지 않도록 하는 댐(dam) 역할을 할 수 있고, 유기 물질은 제1 스페이서(SP1)와 제2 스페이서(SP2)의 외각으로 넘치지 않도록 형성되기 때문에, 유기 봉지층(820)은 제1 스페이서(SP1)와 제2 스페이서(SP2)의 외곽에는 위치하지 않도록 형성될 수 있다.
제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)이 서로 연결되는 제1 층간 절연막(160)의 제1 개구부(61)는 제1 스페이서(SP1)보다 표시 영역(DA)에 가깝게 위치한다.
제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)는 제1 스페이서(SP1)와 제2 스페이서(SP2) 사이에 위치한다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)는 제1 개구부(61)와 제2 개구부(62)를 통해 제1 공통 전압 전달선(500a)과 연결되는 제2 공통 전압 전달선(500b)의 두 끝 부분 사이에 위치한다.
제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)이 서로 연결되는 제1 층간 절연막(160)의 제2 개구부(62)는 제2 스페이서(SP2)와 중첩할 수도 있다.
제1 보조 전극(501)은 표시 영역(DA)의 공통 전극(730)과 직접 연결되지 않는다.
앞서 도 2에 도시한 표시 장치의 표시 영역(DA)에 위치하는 화소의 구조는 일 예로써, 본 발명의 실시예에 따른 표시 장치의 화소 구조가 도 2에 도시된 구조에 한정되는 것은 아니다. 신호선 및 유기 발광 소자는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 예컨대, 도 2에서는, 두 개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함하는 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서, 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다.
그러면 도 3 내지 도 5를 참고하여, 도 1 및 도 2에 도시한 실시예에 따른 표시 장치의 공통 전압 인가부에 대하여 보다 구체적으로 설명한다. 도 3은 한 실시예에 따른 표시 장치의 공통 전압 인가부의 일부를 도시한 평면도이고, 도 4는 도 3의 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 비교예에 따른 표시 장치의 일부에 대한 전자 현미경 사진이다.
도 3 및 도 4를 참고하면, 표시 장치의 비표시 영역(NDA)의 기판(110) 위에 무기 물질을 포함하는 복수의 절연막인 버퍼층(120), 제1 게이트 절연막(140), 제2 게이트 절연막(142), 제1 절연층(150)이 위치하고, 제1 절연층(150) 위에 공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)이 위치한다. 제1 공통 전압 전달선(500a) 위에 유기 물질을 포함하는 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160) 위에 공통 전압 전달선(500)의 제2 공통 전압 전달선(500b)이 위치한다. 제1 공통 전압 전달선(500a)은 표시 영역(DA)의 제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87)과 같은 층으로 동시에 형성될 수 있다. 공통 전압 전달선(500)의 제2 공통 전압 전달선(500b)은 표시 영역(DA)의 데이터선(171), 구동 전압선(172), 출력 부재(173)와 같은 층으로 동시에 형성될 수 있다.
제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)은 유기 물질을 포함하는 제1 층간 절연막(160)을 사이에 두고 중첩하며, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 연결된다. 이처럼, 공통 전압 전달선(500)은 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성됨으로써, 공통 전압 전달선(500)의 신호 저항을 줄일 수 있다.
제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가진다. 복수의 제3 개구부(51)는 표시 장치의 제조 공정 중 유기 물질을 포함하는 제1 층간 절연막(160)에서 발생되는 공정 가스가 외부로 방출되는 통로 역할을 한다. 이에 의해 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다.
도 5는 실시예에 따른 표시 장치와 다르게, 제2 공통 전압 전달선(500b)이 복수의 제3 개구부(51)를 가지지 않는 비교예에 따른 표시 장치의 경우, 공정 가스에 의해 제2 공통 전압 전달선(500b)이 들뜬 상태를 보여주는 사진이다. 도 5에서 (b)는 (a)의 일부분을 확대한 사진으로, (a)의 타원 및 (b)의 원으로 표시한 부분들이 공통 전압선이 들떠 있는 상태를 나타낸다. 이처럼, 공정 가스가 외부로 배출되지 못할 경우, 공정 가스에 의해 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 들뜨게 되고, 이에 의해 공통 전압 전달선의 단락 등의 불량이 발생할 수 있다.
도 3에 도시한 바와 같이, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)는 제2 공통 전압 전달선(500b)을 따라 서로 이격되어 복수의 열을 따라 규칙적으로 배치될 수 있고, 복수의 제3 개구부(51)의 평면 형태는 사각형과 같은 다각형 형태일 수 있다. 그러나, 복수의 제3 개구부(51)의 배치 및 평면 형태는 이에 한정되지 않고, 복수의 제3 개구부(51)는 제2 공통 전압 전달선(500b)의 일부분에 형성될 수 있고, 원형 또는 타원형 등의 평면 형태를 가질 수 있다.
제2 공통 신호 전달선(500b)의 일부분 위에는 제1 스페이서 및 제2 스페이서를 이루는 제1 스페이서부(SP11)와 제2 스페이서부(SP21)가 위치한다. 제1 스페이서부(SP11)와 제2 스페이서부(SP21)는 표시 영역(DA)의 제2 층간 절연막(180)과 같은 층으로 동시에 형성될 수 있다.
제2 공통 전압 전달선(500b) 위에, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 완전히 덮도록 제1 보조 전극(501)이 위치한다. 제1 보조 전극(501)의 끝부분은 제1 스페이서부(SP11) 및 제2 스페이서부(SP21)의 위에 위치할 수 있고, 제1 보조 전극(501)의 일부분은 제1 스페이서부(SP11) 및 제2 스페이서부(SP21)의 측면에 위치할 수 있다. 제1 보조 전극(501)은 표시 영역(DA)의 화소 전극(710)과 같은 층으로 동시에 형성될 수 있다.
제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)이 서로 연결되는 제1 층간 절연막(160)의 제1 개구부(61)는 제1 스페이서(SP1)보다 표시 영역(DA)에 가깝게 위치한다.
제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)는 제1 스페이서(SP1)와 제2 스페이서(SP2) 사이에 위치한다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)는 제1 개구부(61)와 제2 개구부(62)를 통해 제1 공통 전압 전달선(500a)과 연결되는 제2 공통 전압 전달선(500b)의 두 끝 부분 사이에 위치한다. 또한, 제1 보조 전극(501)은 표시 영역(DA)의 공통 전극(730)과 직접 연결되지 않는다.
제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)이 서로 연결되는 제1 층간 절연막(160)의 제2 개구부(62)는 제2 스페이서(SP2)와 중첩할 수도 있다.
제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가할 수 있으나, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b)의 위에 제1 보조 전극(501)이 위치함으로써, 복수의 제3 개구부(51)에 의해 이격된 제2 공통 전압 전달선(500b)을 연결하여, 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
이처럼, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제1 보조 전극(501)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
그러면, 도 2와 함께 도 6 내지 도 8을 참고하여, 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 6 내지 도 8은 한 실시예에 따른 표시 장치의 제조 방법의 일부를 도시한 단면도이다.
도 2와 함께 도 6을 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 제1 사진 식각 공정을 통해 버퍼층(120) 위에 제1 반도체층(135)과 제2 반도체층(136)을 형성하고, 제1 반도체층(135)과 제2 반도체층(136) 위에 제1 게이트 절연막(140)을 적층하고, 제2 사진 식각 공정을 통해 제1 게이트 절연막(140) 위에 제1 게이트 전극(125)과 제2 게이트 전극(126)을 형성하고, 제1 게이트 전극(125)과 제2 게이트 전극(126)을 마스크로 하여 제1 반도체층(135)과 제2 반도체층(136)에 불순물을 도포하여 제1 채널 영역(1355)의 양측에 제1 소스 영역(1356) 및 제1 드레인 영역(1357) 그리고 제2 채널 영역(1365)의 양측에 제2 소스 영역(1366) 및 제2 드레인 영역(1367)을 형성한다.
이어서 제1 게이트 전극(125)과 제2 게이트 전극(126) 위에 제2 게이트 절연막(142)을 적층하고, 제3 사진 식각 공정을 통해 스토리지 전극(127)을 형성하고, 스토리지 전극(127) 위에 제1 절연층(150)을 적층하고, 제4 사진 식각 공정을 통해 제1 게이트 절연막(140), 제2 게이트 절연막(142), 그리고 제1 절연층(150)에 제1 접촉 구멍(56), 제2 접촉 구멍(57), 제3 접촉 구멍(66), 제4 접촉 구멍(67)을 형성하고, 제5 사진 식각 공정을 통해 제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87)과 함께 공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)을 형성한다.
이어서, 유기 물질을 포함하는 제1 층간 절연막(160)을 적층하고, 제6 사진 식각 공정을 통해 제1 층간 절연막(160)에 제5 접촉 구멍(71), 제6 접촉 구멍(72), 제7 접촉 구멍(73), 제8 접촉 구멍(74)과 함께 제1 개구부(61) 및 제2 개구부(62)를 형성한다.
이어서, 제7 사진 식각 공정을 통해, 제1 층간 절연막(160) 위에 데이터선(171), 구동 전압선(172), 출력 부재(173)와 함께 복수의 제3 개구부(51)를 가지는 제2 공통 전압 전달선(500b)을 형성한다.
다음으로, 도 7에 도시한 바와 같이, 제2 층간 절연막(180)을 적층하고, 제8 사진 식각 공정을 통해 제2 층간 절연막(180)에 제9 접촉 구멍(81)을 형성하고, 제1 스페이서부(SP11)와 제2 스페이서부(SP21)를 형성한다. 이 때, 제2 층간 절연막(180)은 유기 물질을 포함하고, 유기 물질을 포함하는 제2 층간 절연막(180) 형성 시 베이킹 등의 큐어링(curing) 공정을 포함하고, 큐어링 공정 중, 유기 물질을 포함하는 제1 층간 절연막(160)과 제2 층간 절연막(180)에서 공정 가스가 발생된다. 특히, 제2 공통 전압 전달선(500b)의 아래에 위치하는 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(OG)될 수 있다.
이처럼, 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(OG)되도록 함으로써, 공정 가스에 의해 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 들뜨는 것을 방지할 수 있다.
다음으로, 도 8에 도시한 바와 같이, 제9 사진 식각 공정을 통해 화소 전극(710)과 제1 보조 전극(501)을 형성한다.
이어서, 제10 사진 식각 공정을 통해 화소 정의막(190), 제3 스페이서부(SP12), 제4 스페이서부(SP22) 및 제5 스페이서부(SP23)를 형성한다. 다른 실시예에서 제5 스페이서부(SP23)는 별도의 사진 식각 공정을 통해 형성할 수도 있다. 이어서, 유기 발광층(720), 공통 전극(730) 및 봉지층(80)을 형성함으로써, 도 2에 도시한 표시 장치를 형성한다.
이처럼, 본 실시예에 따른 표시 장치의 제조 방법에 따르면, 큐어링 공정 중, 제2 공통 전압 전달선(500b)의 아래에 위치하는 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(OG)될 수 있다. 따라서, 도 5에 도시한 바와 같이, 종래의 표시 장치와는 다르게 공정 가스에 의해 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 들뜨는 것을 방지할 수 있다.
다음으로, 도 9를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 9는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 9를 참고하면, 본 실시예에 따른 표시 장치는 앞서 도 1 및 도 2, 그리고 도 3 및 도 4를 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나 본 실시예에 따른 표시 장치는 앞서 설명한 실시예에 따른 표시 장치와 다르게, 비표시 영역(NDA)의 제2 공통 신호 전달선(500b)의 위에 제2 보조 전극(502)이 위치한다. 제2 보조 전극(502)은 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 위치하고, 제2 공통 전압 전달선(500b)의 끝부분은 제1 스페이서부(SP11) 및 제2 스페이서부(SP21)의 위가 아니라 제3 스페이서부(SP12) 및 제4 스페이서부(SP22)의 위에 위치할 수 있다. 제2 보조 전극(502)은 공통 전극(730)과 같은 층으로 동시에 형성될 수 있다. 제2 보조 전극(502)은 표시 영역(DA)의 공통 전극(730)과 직접 연결되지 않는다.
앞서 설명한 실시예에 따른 표시 장치와 유사하게, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제2 보조 전극(502)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
앞서 설명한 실시예에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 9와 함께 도 10 내지 도 13을 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 10 내지 도 13은 다른 한 실시예에 따른 표시 장치의 제조 방법의 일부를 도시한 단면도이다.
도 9와 함께 도 10을 참고하면, 기판(110) 위에 버퍼층(120)을 적층하고, 제1 사진 식각 공정을 통해 버퍼층(120) 위에 제1 반도체층(135)과 제2 반도체층(136)을 형성하고, 제1 반도체층(135)과 제2 반도체층(136) 위에 제1 게이트 절연막(140)을 적층하고, 제2 사진 식각 공정을 통해 제1 게이트 절연막(140) 위에 제1 게이트 전극(125)과 제2 게이트 전극(126)을 형성하고, 제1 게이트 전극(125)과 제2 게이트 전극(126)을 마스크로 하여 제1 반도체층(135)과 제2 반도체층(136)에 불순물을 도포하여 제1 채널 영역(1355)의 양측에 제1 소스 영역(1356) 및 제1 드레인 영역(1357) 그리고 제2 채널 영역(1365)의 양측에 제2 소스 영역(1366) 및 제2 드레인 영역(1367)을 형성한다.
제1 게이트 전극(125)과 제2 게이트 전극(126) 위에 제2 게이트 절연막(142)을 적층하고, 제3 사진 식각 공정을 통해 스토리지 전극(127)을 형성하고, 스토리지 전극(127) 위에 제1 절연층(150)을 적층하고, 제4 사진 식각 공정을 통해 제1 게이트 절연막(140), 제2 게이트 절연막(142), 그리고 제1 절연층(150)에 제1 접촉 구멍(56), 제2 접촉 구멍(57), 제3 접촉 구멍(66), 제4 접촉 구멍(67)을 형성하고, 제5 사진 식각 공정을 통해 제1 입력 전극(76), 제1 출력 전극(77), 제2 입력 전극(86), 제2 출력 전극(87)과 함께 공통 전압 전달선(500)의 제1 공통 전압 전달선(500a)을 형성한다.
유기 물질을 포함하는 제1 층간 절연막(160)을 적층하고, 제6 사진 식각 공정을 통해 제1 층간 절연막(160)에 제5 접촉 구멍(71), 제6 접촉 구멍(72), 제7 접촉 구멍(73), 제8 접촉 구멍(74)과 함께 제1 개구부(61) 및 제2 개구부(62)를 형성한다.
제7 사진 식각 공정을 통해, 제1 층간 절연막(160) 위에 데이터선(171), 구동 전압선(172), 출력 부재(173)와 함께 복수의 제3 개구부(51)를 가지는 제2 공통 전압 전달선(500b)을 형성한다.
다음으로, 도 11에 도시한 바와 같이, 제2 층간 절연막(180)을 적층하고, 제8 사진 식각 공정을 통해 제2 층간 절연막(180)에 제9 접촉 구멍(81)을 형성하고, 제1 스페이서부(SP11)와 제2 스페이서부(SP21)를 형성한다. 이 때, 제2 층간 절연막(180)의 큐어링 공정 중, 제2 공통 전압 전달선(500b)의 아래에 위치하는 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(out-gassing)(OG)될 수 있다.
다음으로, 도 12에 도시한 바와 같이, 제9 사진 식각 공정을 통해 화소 전극(710)을 형성하고, 제10 사진 식각 공정을 통해 화소 정의막(190), 제3 스페이서부(SP12), 제4 스페이서부(SP22) 및 제5 스페이서부(SP23)를 형성한다. 다른 실시예에서 제5 스페이서부(SP23)는 별도의 사진 식각 공정을 통해 형성할 수도 있다. 이 때, 화소 정의막(190)의 큐어링 공정 중, 제2 공통 전압 전달선(500b)의 아래에 위치하는 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(OG)될 수 있다.
다음으로, 도 13에 도시한 바와 같이, 유기 발광층(720)을 형성하고, 이어서, 제9 사진 식각 공정을 통해, 공통 전극(730)과 함께 제2 보조 전극(502)을 형성한다. 이어서, 봉지층(80)을 형성함으로써, 도 9에 도시한 표시 장치를 형성한다.
이처럼, 본 실시예에 따른 표시 장치의 제조 방법에 따르면, 큐어링 공정 중, 제2 공통 전압 전달선(500b)의 아래에 위치하는 제1 층간 절연막(160)에서 발생되는 공정 가스는 제2 공통 전압 전달선(500b)의 제3 개구부(51)를 통해 배출(OG)될 수 있다. 따라서, 도 5에 도시한 바와 같이, 종래의 표시 장치와는 다르게 공정 가스에 의해 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 들뜨는 것을 방지할 수 있다.
그러면 도 14를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 14는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 14를 참고하면, 본 실시예에 따른 표시 장치는 앞서 도 1 및 도 2, 그리고 도 3 및 도 4를 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)의 제1 층간 절연막(160)의 제1 개구부(61)와 중첩하는 공통 전압 전달선(500)과 공통 전극(730) 사이에는 연결 부재(701)가 위치한다.
연결 부재(701)는 화소 전극(710)과 같은 층으로 동시에 형성될 수 있으며, 공통 전압 전달선(500)과 공통 전극(730) 사이의 연결을 도와준다. 공통 전극(730)은 상대적으로 두께가 두꺼운 유기 물질을 포함하는 제1 층간 절연막(160), 제2 층간 절연막(180), 화소 정의막(190) 위에 위치하기 때문에, 이 층들의 단차에 의해 공통 전극(730)이 단락될 수 있고, 이에 의해 공통 전극(730)과 공통 전압 전달선(500) 사이의 연결이 불안전할 수 있다. 그러나, 본 실시예에 따른 표시 장치에 따르면, 공통 전압 전달선(500)과 공통 전극(730) 사이에 위치하며, 화소 전극(710)과 같은 층으로 이루어진 연결 부재(701)를 포함함으로써, 연결 부재(701)를 통해 공통 전압 전달선(500)과 공통 전극(730)이 연결될 수 있다.
도 1 및 도 2, 그리고 도 3 및 도 4를 참고로 설명한 실시예에 따른 표시 장치와 유사하게, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제1 보조 전극(501)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
앞서 설명한 실시예들에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면 도 15를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 15는 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 15를 참고하면, 본 실시예에 따른 표시 장치는 도 9에 도시한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 표시 장치에 따르면, 도 9에 도시한 실시예에 따른 표시 장치와 다르게, 비표시 영역(NDA)의 제1 층간 절연막(160)의 제1 개구부(61)와 중첩하는 공통 전압 전달선(500)과 공통 전극(730) 사이에는 연결 부재(701)가 위치한다.
연결 부재(701)는 화소 전극(710)과 같은 층으로 동시에 형성될 수 있으며, 공통 전압 전달선(500)과 공통 전극(730) 사이의 연결을 도와준다. 공통 전극(730) 아래에 위치하는 복수의 유기 절연층들의 단차에 의해, 유기 절연층들의 측면에서 공통 전극(730)이 단락되더라도, 화소 전극(710)과 같은 층으로 이루어진 연결 부재(701)를 통해 공통 전압 전달선(500)과 공통 전극(730)이 연결될 수 있다.
앞서 설명한 실시예들에 따른 표시 장치와 유사하게, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제2 보조 전극(502)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
앞서 설명한 실시예들에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면 도 16을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 16은 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 16을 참고하면, 본 실시예에 따른 표시 장치는 도 2 및 도 14에 도시한 실시예들에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)의 제1 공통 신호 전달선(500a)의 아래에 위치하는 제1 절연층(150)의 표면에는 복수의 오목부(41)들이 형성되어 있다. 복수의 오목부(41)들은 제1 절연층(150)과 제1 공통 신호 전달선(500a)의 접촉 면적을 넓게 하여, 제1 절연층(150)과 제1 공통 신호 전달선(500a)의 접촉 특성이 좋아지고, 제1 공통 신호 전달선(500a)이 제1 절연층(150)으로부터 이격되는 것을 방지할 수 있다. 이에 의해 외부로부터 유입될 수 있는 습기 등이 제1 절연층(150)과 제1 공통 신호 전달선(500a) 사이를 통해 표시 영역(DA)으로 유입되는 것을 방지할 수 있다.
앞서 도 2를 참고로 설명한 실시예에 따른 표시 장치와 유사하게, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제1 보조 전극(501)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
앞서 설명한 실시예들에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면 도 17을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 17은 다른 한 실시예에 따른 표시 장치의 단면도이다.
도 17을 참고하면, 본 실시예에 따른 표시 장치는 도 9 및 도 15에 도시한 실시예들에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
그러나, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)의 제1 공통 신호 전달선(500a)의 아래에 위치하는 제1 절연층(150)의 표면에는 복수의 오목부(41)들이 형성되어 있다. 복수의 오목부(41)들은 제1 절연층(150)과 제1 공통 신호 전달선(500a)의 접촉 면적을 넓게 하여, 제1 절연층(150)과 제1 공통 신호 전달선(500a)의 접촉 특성이 좋아지고, 제1 공통 신호 전달선(500a)이 제1 절연층(150)으로부터 이격되는 것을 방지할 수 있다. 이에 의해 외부로부터 유입될 수 있는 습기 등이 제1 절연층(150)과 제1 공통 신호 전달선(500a) 사이를 통해 표시 영역(DA)으로 유입되는 것을 방지할 수 있다.
앞서 설명한 실시예들과 유사하게, 본 실시예에 따른 표시 장치에 따르면, 비표시 영역(NDA)에 위치하는 공통 전압 전달선(500)을 유기 물질을 포함하는 제1 층간 절연막(160)의 아래와 위에 위치하는 제1 공통 전압 전달선(500a)과 제2 공통 전압 전달선(500b)을 포함하는 이중층으로 형성하고, 제1 층간 절연막(160)에 형성된 제1 개구부(61) 및 제2 개구부(62)를 통해 서로 접촉하여 연결되도록 함으로써, 공통 전압 전달선(500)의 신호 저항을 줄여 소비 전력을 줄일 수 있다. 또한, 유기 물질을 포함하는 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)은 복수의 제3 개구부(51)를 가짐으로써, 제조 공정 중 유기 물질에서 발생되는 공정 가스가 외부로 배출되도록 함으로써, 제1 층간 절연막(160) 위에 위치하는 제2 공통 전압 전달선(500b)이 공정 가스에 의해 들뜨는 것을 방지할 수 있다. 또한, 제2 공통 전압 전달선(500b)의 복수의 제3 개구부(51)를 덮도록 제2 공통 전압 전달선(500b) 위에 제2 보조 전극(502)이 위치함으로써, 복수의 제3 개구부(51)에 의해 제2 공통 전압 전달선(500b)의 신호 저항이 증가하는 것을 방지할 수 있다.
앞서 설명한 실시예들에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000: 표시 장치 110: 기판
120: 버퍼층 125, 126: 게이트 전극
127: 스토리지 전극 135, 136: 반도체층
140, 142: 게이트 절연막 150: 절연층
160, 180: 층간 절연막 171: 데이터선
172: 구동 전압선 190: 화소 정의막
195: 화소 개구부 400a, 400b: 구동 신호 전달선
500, 500a, 500b: 공통 전압 전달선 501, 502: 보조 전극
51, 61, 62: 개구부 701: 연결 부재
710: 화소 전극 720: 유기 발광층
730: 공통 전극 80: 봉지층
76, 86: 입력 전극 77, 87: 출력 전극
SP1, SP2: 스페이서

Claims (20)

  1. 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판,
    상기 기판 위에 위치하는 유기 절연층,
    상기 비표시 영역에 위치하는 상기 유기 절연층 위에 위치하고, 제1 개구부를 가지는 공통 신호 전달선, 그리고
    상기 공통 신호 전달선 위에 위치하고, 상기 제1 개구부를 완전히 덮고 있는 보조 전극을 포함하는 표시 장치.
  2. 제1항에서,
    상기 표시 영역에 위치하는 제1 전극과 제2 전극, 그리고 상기 제1 전극과 제2 전극 사이에 위치하는 유기 발광층을 더 포함하고,
    상기 공통 신호 전달선은 상기 제2 전극과 연결되고,
    상기 보조 전극은 상기 제1 전극과 같은 층으로 이루어지는 표시 장치.
  3. 제2항에서,
    상기 비표시 영역에 위치하는 상기 유기 절연층 아래에 위치하는 제1 공통 신호 전달선을 더 포함하고,
    상기 유기 절연층은 상기 제1 공통 신호 전달선과 중첩하는 제2 개구부를 가지고,
    상기 공통 신호 전달선은 상기 제2 개구부를 통해 상기 제1 공통 신호 전달선과 연결되는 표시 장치.
  4. 제3항에서,
    상기 제2 전극의 적어도 일부는 상기 비표시 영역으로 확장되어, 상기 제2 전극의 끝 부분은 상기 제2 개구부와 중첩하고,
    상기 제2 개구부와 중첩하는 위치에서 상기 공통 신호 전달선과 연결되고,
    상기 보조 전극은 상기 제2 전극과 직접 연결되지 않는 표시 장치.
  5. 제4항에서,
    상기 공통 전극의 상기 끝 부분과 상기 공통 신호 전달선 사이에 위치하는 연결 부재를 더 포함하고,
    상기 연결 부재는 상기 제1 전극과 같은 층으로 이루어지는 표시 장치.
  6. 제3항에서,
    상기 제1 공통 신호 전달선 아래에 위치하는 절연층을 더 포함하고,
    상기 절연층의 표면 중 상기 제1 공통 신호 전달선과 접촉하는 표면에는 복수의 오목부가 위치하는 표시 장치.
  7. 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하는 반도체층, 게이트 전극, 입력 전극 및 출력 전극을 포함하는 트랜지스터,
    상기 기판의 상기 비표시 영역에 위치하고, 상기 트랜지스터의 상기 입력 전극 및 상기 출력 전극과 같은 층으로 이루어지는 제1 공통 신호 전달선,
    상기 표시 영역의 상기 트랜지스터와 상기 비표시 영역의 상기 제1 공통 신호 전달선 위에 위치하는 제1 유기 절연층,
    상기 기판의 상기 표시 영역에 위치하는 상기 제1 유기 절연층 위에 위치하는 데이터선 및 구동 전압선,
    상기 기판의 상기 비표시 영역에 위치하는 상기 제1 유기 절연층 위에 위치하고, 상기 제1 공통 신호 전달선과 연결되고, 상기 제1 유기 절연층과 중첩하는 개구부를 가지는 제2 공통 신호 전달선,
    상기 데이터선 및 상기 구동 전압선 위에 위치하는 제2 유기 절연층,
    상기 표시 영역의 상기 제2 유기 절연층 위에 위치하고, 제1 전극, 유기 발광층, 그리고 제2 전극을 포함하는 유기 발광 소자,
    상기 비표시 영역의 상기 제2 공통 신호 전달선 위에 위치하고, 상기 개구부를 완전히 덮는 보조 전극을 포함하는 표시 장치.
  8. 제7항에서,
    상기 제2 전극은 상기 비표시 영역으로 확장되어, 상기 제2 공통 신호 전달선과 연결되고,
    상기 보조 전극은 상기 제2 전극과 직접 연결되지 않는 표시 장치.
  9. 제7항에서,
    상기 비표시 영역의 상기 제1 공통 신호 전달선은 상기 표시 영역의 상기 입력 전극 및 상기 출력 전극과 같은 층으로 이루어지는 표시 장치.
  10. 제9항에서,
    상기 비표시 영역의 상기 제2 공통 신호 전달선은 상기 표시 영역의 상기 데이터선 및 상기 구동 전압선과 같은 층으로 이루어지는 표시 장치.
  11. 제10항에서,
    상기 비표시 영역의 상기 보조 전극은 상기 표시 영역의 상기 제1 전극과 같은 층으로 이루어지는 표시 장치.
  12. 제11항에서,
    상기 비표시 영역에 위치하는 상기 제2 전극과 상기 제2 공통 신호 전달선 사이에 위치하는 연결 부재를 더 포함하고,
    상기 연결 부재는 상기 제1 전극과 같은 층으로 이루어지는 표시 장치.
  13. 제12항에서,
    상기 표시 영역의 상기 트랜지스터의 상기 게이트 전극과 상기 입력 전극 및 상기 출력 전극 사이, 그리고 상기 비표시 영역의 상기 제1 공통 신호 전달선 아래에 위치하는 제1 절연층을 더 포함하고,
    상기 제1 절연층의 표면 중 상기 제1 공통 신호 전달선과 접촉하는 표면에는 복수의 오목부가 위치하는 표시 장치.
  14. 제10항에서,
    상기 비표시 영역의 보조 전극과 상기 표시 영역의 상기 제2 전극은 같은 층으로 이루어지는 표시 장치.
  15. 제8항에서,
    상기 비표시 영역에 위치하는 상기 제2 전극과 상기 제2 공통 신호 전달선 사이에 위치하는 연결 부재를 더 포함하고,
    상기 연결 부재는 상기 제1 전극과 같은 층으로 이루어지는 표시 장치.
  16. 제15항에서,
    상기 표시 영역의 상기 트랜지스터의 상기 게이트 전극과 상기 입력 전극 및 상기 출력 전극 사이, 그리고 상기 비표시 영역의 상기 제1 공통 신호 전달선 아래에 위치하는 제1 절연층을 더 포함하고,
    상기 제1 절연층의 표면 중 상기 제1 공통 신호 전달선과 접촉하는 표면에는 복수의 오목부가 위치하는 표시 장치.
  17. 영상을 표시하는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 표시 장치로서,
    상기 표시 영역은
    기판 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하고 상기 반도체층과 중첩하는 게이트 전극,
    상기 게이트 전극 위에 위치하는 제2 절연층,
    상기 제2 절연층 위에 위치하는 스토리지 전극,
    상기 스토리지 전극 위에 위치하는 제3 절연층,
    상기 제3 절연층 위에 위치하고, 상기 반도체층과 연결되는 입력 전극 및 출력 전극,
    상기 입력 전극 및 상기 출력 전극 위에 위치하는 제1 유기 절연층,
    상기 제1 유기 절연층 위에 위치하는 데이터선 및 구동 전압선,
    상기 데이터선 및 상기 구동 전압선 위에 위치하는 제2 유기 절연층,
    상기 제2 유기 절연층 위에 위치하는 제1 전극,
    상기 제1 전극과 중첩하는 화소 개구부를 가지는 화소 정의막,
    상기 화소 개구부에 위치하는 발광층,
    상기 화소 정의막과 상기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 비표시 영역은
    상기 제3 절연층 위에 위치하는 제1 공통 신호 전달선,
    상기 제1 공통 신호 전달선 위에 위치하는 상기 제1 유기 절연층 위에 위치하고, 상기 제1 유기 절연층에 형성된 제1 개구부와 제2 개구부를 통해 상기 제1 공통 신호 전달선과 연결되고, 상기 제1 유기 절연층과 중첩하는 제3 개구부를 가지는 제2 공통 신호 전달선,
    상기 제2 공통 신호 전달선 위에 위치하고, 제3 개구부를 완전히 덮고 있는 보조 전극, 그리고
    상기 제2 공통 신호 전달선 위에 위치하고 서로 높이가 다른 제1 스페이서 및 제2 스페이서를 포함하고,
    상기 제2 전극은 상기 비표시 영역으로 확장되어 상기 제2 공통 신호 전달선과 연결되는 표시 장치.
  18. 제17항에서,
    상기 비표시 영역의 상기 제1 공통 신호 전달선은 상기 표시 영역의 상기 입력 전극 및 상기 출력 전극과 같은 층으로 이루어지고,
    상기 비표시 영역의 상기 제2 공통 신호 전달선은 상기 표시 영역의 상기 데이터선 및 상기 구동 전압선과 같은 층으로 이루어지고,
    상기 비표시 영역의 상기 보조 전극은 상기 표시 영역의 상기 제1 전극 또는 상기 제2 전극과 같은 층으로 이루어지는 표시 장치.
  19. 제18항에서,
    상기 제2 공통 신호 전달선의 상기 제3 개구부는 상기 제1 스페이서와 상기 제2 스페이서 사이에 위치하고,
    상기 제2 공통 신호 전달선의 상기 제3 개구부는 상기 제1 개구부에 위치하는 상기 제2 공통 신호 전달선의 제1 부분과 상기 제2 개구부에 위치하는 상기 제2 공통 신호 전달선의 제2 부분의 사이에 위치하는 표시 장치.
  20. 제17항에서,
    상기 표시 영역과 상기 비표시 영역을 덮고, 무기 봉지층과 유기 봉지층을 포함하는 박막 봉지층을 더 포함하고,
    상기 제1 스페이서는 상기 비표시 영역의 상기 제1 유기 절연층 위에 위치하고, 상기 제2 유기 절연층과 같은 층으로 이루어진 제1 층과 상기 제1 층 위에 위치하고 상기 화소 정의막과 같은 층으로 이루어진 제2 층을 포함하고,
    상기 제2 스페이서는 상기 비표시 영역의 상기 제1 유기 절연층 위에 위치하고, 상기 제2 유기 절연층과 같은 층으로 이루어진 제1 층, 상기 제1 층 위에 위치하고 상기 화소 정의막과 같은 층으로 이루어진 제2 층, 상기 제2 층에 위치하고 유기 물질을 포함하는 제3 층을 포함하고,
    상기 박막 봉지층의 상기 무기 봉지층은 상기 제1 스페이서 및 상기 제2 스페이서와 중첩하고, 상기 박막 봉지층의 상기 유기 봉지층은 상기 제1 스페이서 및 상기 제2 스페이서와 중첩하지 않는 표시 장치.
KR1020200063157A 2020-05-26 2020-05-26 표시 장치 Pending KR20210146489A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200063157A KR20210146489A (ko) 2020-05-26 2020-05-26 표시 장치
US17/142,401 US11616115B2 (en) 2020-05-26 2021-01-06 Display device
CN202110522612.7A CN113725262A (zh) 2020-05-26 2021-05-13 显示装置
US18/175,650 US12082464B2 (en) 2020-05-26 2023-02-28 Display device
US18/798,956 US20240407215A1 (en) 2020-05-26 2024-08-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200063157A KR20210146489A (ko) 2020-05-26 2020-05-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20210146489A true KR20210146489A (ko) 2021-12-06

Family

ID=78672671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200063157A Pending KR20210146489A (ko) 2020-05-26 2020-05-26 표시 장치

Country Status (3)

Country Link
US (3) US11616115B2 (ko)
KR (1) KR20210146489A (ko)
CN (1) CN113725262A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060030A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 표시 장치
KR20220060621A (ko) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치
KR20230000176A (ko) * 2021-06-24 2023-01-02 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR20230067783A (ko) * 2021-11-09 2023-05-17 삼성디스플레이 주식회사 표시 장치
KR20230117014A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 발광 표시 장치
CN114489388B (zh) * 2022-03-02 2023-08-01 武汉华星光电半导体显示技术有限公司 显示面板
KR20240020300A (ko) * 2022-08-03 2024-02-15 삼성디스플레이 주식회사 표시 장치
EP4524692A1 (en) * 2022-10-31 2025-03-19 Boe Technology Group Co., Ltd. Touch structure, touch display panel and electronic apparatus
WO2024113102A1 (zh) 2022-11-28 2024-06-06 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064753A (ko) 2003-12-24 2005-06-29 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR102250048B1 (ko) * 2014-09-16 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102663900B1 (ko) 2016-05-26 2024-05-08 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR102671040B1 (ko) * 2016-10-10 2024-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102718898B1 (ko) * 2016-12-06 2024-10-17 삼성디스플레이 주식회사 표시 장치
KR102457251B1 (ko) * 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102492735B1 (ko) * 2017-09-12 2023-01-27 삼성디스플레이 주식회사 표시 장치
KR102470042B1 (ko) 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
KR102495122B1 (ko) 2018-01-23 2023-02-03 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230209941A1 (en) 2023-06-29
US20240407215A1 (en) 2024-12-05
US12082464B2 (en) 2024-09-03
US20210376037A1 (en) 2021-12-02
US11616115B2 (en) 2023-03-28
CN113725262A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
KR20210146489A (ko) 표시 장치
US20210193038A1 (en) Organic light-emitting diode display
US10910587B2 (en) Organic light emitting diode display device
KR100995066B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100669710B1 (ko) 평판 디스플레이 장치
KR102158771B1 (ko) 유기 발광 표시 장치
KR102081287B1 (ko) 가요성 표시 장치 및 그 제조방법
KR102372774B1 (ko) 유기 발광 표시 장치
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
US9419063B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
KR20190029860A (ko) 표시 장치
US9666657B2 (en) Display device having static electricity shielding member
US9502488B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR100740132B1 (ko) 유기 전계 발광 표시 장치
US9634284B2 (en) Display device including a protection film having nanobeads
KR20110123123A (ko) 유기 발광 표시 장치
KR20150060195A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US20140097418A1 (en) Organic light emitting diode display and method for manufacturing the same
US20160218157A1 (en) Organic light emitting diode display
US9035288B2 (en) Organic light emitting diode and organic light emitting display
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100637146B1 (ko) 평판 디스플레이 장치
US20220310773A1 (en) Display device with dual-layer voltage transmitting lines
KR20070065551A (ko) 유기 발광 표시장치 및 이의 제조 방법
KR102548296B1 (ko) 표시 장치용 패턴 적층 구조 및 적층 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200526

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230425

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200526

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250425

Patent event code: PE09021S01D