[go: up one dir, main page]

KR102158771B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102158771B1
KR102158771B1 KR1020130094305A KR20130094305A KR102158771B1 KR 102158771 B1 KR102158771 B1 KR 102158771B1 KR 1020130094305 A KR1020130094305 A KR 1020130094305A KR 20130094305 A KR20130094305 A KR 20130094305A KR 102158771 B1 KR102158771 B1 KR 102158771B1
Authority
KR
South Korea
Prior art keywords
electrode
common voltage
voltage line
layer
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130094305A
Other languages
English (en)
Other versions
KR20150017978A (ko
Inventor
이재용
김양완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130094305A priority Critical patent/KR102158771B1/ko
Priority to US14/450,369 priority patent/US9466810B2/en
Priority to EP14180162.1A priority patent/EP2835831B1/en
Publication of KR20150017978A publication Critical patent/KR20150017978A/ko
Application granted granted Critical
Publication of KR102158771B1 publication Critical patent/KR102158771B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 유기 발광 표시 장치는 둘러싸고 있는 주변부를 포함하는 기판, 기판의 주변부에 위치하며 외부로부터 공통 전압이 전달되는 공통 전압선, 기판 위에 위치하며 공통 전압선의 일측을 덮는 격벽, 공통 전압선의 타측을 덮는 보호 부재, 화소부에 위치하는 복수의 박막 트랜지스터, 화소부에 위치하며 박막 트랜지스터와 각각 연결되어 있는 제1 전극, 제1 전극 위에 위치하는 유기 발광층, 유기 발광층 위에 위치하며 공통 전압선과 전기적으로 연결되어 있는 제2 전극을 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 두 개의 전극 중 하나인 캐소드로부터 주입된 전자(electron)와 애노드 로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치는 각 단위 화소가 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 캐패시터 및 유기 발광 소자를 포함하며, 구동 박막 트랜지스터 및 캐패시터에는 구동 전압선으로부터 구동 전압(ELVDD)이 제공되며, 구동 박막 트랜지스터는 구동 전압선을 통해 유기 발광 소자로 흐르는 전류를 제어하는 역할을 한다.
또한, 캐소드인 공통 전극에 연결되어 있는 공통 전압선은 캐소드에 공통 전압(ELVSS)을 공급하여 애노드인 화소 전극과 공통 전극에 전위차를 형성시켜 전류를 흐르게 한다.
이러한 애노드는 기판의 화소부 전체에 형성될 수 있으며, 전압 강하를 방지하기 위해서 화소부 주위에 형성되어 있는 공통 전압선으로부터 신호를 전달 받는다.
한편, 화소부 및 공통 전압선은 봉지 부재에 의해서 보호된다. 그러나 공통 전압선은 봉지 부재가 형성되기 전에 다른 식각 공정에 노출되어, 노출된 공통 전압선의 측벽이 식각되거나 손상된다.
이러한 손상은 봉지 부재가 공통 전압선 위에 형성될 때 봉지 부재에 틈을 형성하여, 투습 및 아웃개싱 기능이 저하되는 문제점이 있다.
따라서 본 발명이 해결하고자 하는 과제는 공통 전압선이 손상되어 투습 및 아웃개싱 기능이 저하되는 방지할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치는 둘러싸고 있는 주변부를 포함하는 기판, 기판의 주변부에 위치하며 외부로부터 공통 전압이 전달되는 공통 전압선, 기판 위에 위치하며 공통 전압선의 일측을 덮는 격벽, 공통 전압선의 타측을 덮는 보호 부재, 화소부에 위치하는 복수의 박막 트랜지스터, 화소부에 위치하며 박막 트랜지스터와 각각 연결되어 있는 제1 전극, 제1 전극 위에 위치하는 유기 발광층, 유기 발광층 위에 위치하며 공통 전압선과 전기적으로 연결되어 있는 제2 전극을 포함한다.
상기 격벽과 보호 부재 사이의 공통 전압선과 접촉하는 연결 부재를 더 포함할 수 있다.
상기 제2 전극은 연결 부재와 접촉하여 연결되어 있을 수 있다.
상기 연결 부재는 제2 전극과 동일한 물질로 이루어질 수 있다.
상기 보호 부재는 공통 전압선 위에 위치하는 연결 부재의 일측을 덮을 수 있다.
상기 보호 부재는 격벽과 동일한 물질로 이루어질 수 있다.
상기 박막 트랜지스터와 제1 전극 사이에 위치하는 층간 절연막을 더 포함하고, 보호 부재는 층간 절연막과 동일한 물질로 이루어질 수 있다.
상기 공통 전압선은 화소부를 둘러싸고 있으며, 보호 부재는 공통 전압선을 따라 형성되어 있을 수 있다.
상기 보호 부재 및 제2 전극을 포함하는 기판 위에 위치하는 봉지층을 더 포함할 수 있다.
상기 봉지층은 무기막 및 유기막 중 적어도 하나를 포함할 수 있다.
상기한 과제를 달성하기 위한 다른 유기 발광 표시 장치는 화상을 표시하는 유기 발광 소자를 포함하는 화소부, 화소부를 둘러싸고 있는 주변부를 포함하는 기판,
상기 기판의 주변부에 위치하며 외부로부터 공통 전압이 전달되는 공통 전압선,
상기 화소부에 위치하는 복수의 박막 트랜지스터,
상기 화소부에 위치하며 박막 트랜지스터와 각각 연결되어 있는 제1 전극,
상기 기판 위에 위치하며 제1 전극을 노출하는 제1 개구부, 공통 전압선을 노출하는 제2 개구부를 가지는 격벽, 제1 전극 위에 위치하는 유기 발광층, 유기 발광층 위에 위치하며 제2 개구부를 통해서 공통 전압선과 연결되어 있는 제2 전극을 포함하고, 제2 개구부의 경계선은 공통 전압선의 경계선 내에 위치한다.
상기 제2 개구부를 통해서 공통 전압선과 접촉하여 연결되어 있는 연결 부재를 더 포함하고, 제2 전극은 연결 부재와 접촉하여 연결되어 있을 수 있다.
상기 연결 부재는 제2 전극과 동일한 물질로 이루어질 수 있다.
상기 공통 전압선 위에 위치하는 연결 부재의 일측을 덮는 보호 부재를 더 포함할 수 있다.
상기 보호 부재는 격벽과 동일한 물질로 이루어질 수 있다.
상기 공통 전압선은 화소부를 둘러싸고 있으며, 보호 부재는 공통 전압선을 따라 형성되어 있을 수 있다.
상기 보호 부재 및 제2 전극을 포함하는 기판 위에 위치하는 봉지층을 더 포함할 수 있다.
상기 봉지층은 무기막 및 유기막 중 적어도 하나를 포함할 수 있다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치는 공통 전압선의 측벽이 손상되지 않으므로 투습 및 아웃 개싱 기능이 향상된 고품질의 유기 발광 표시 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 도 1의 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 기판(100), 기판(100) 위에 형성되어 있으며, 유기 발광 소자(도시하지 않음)를 포함하는 복수의 화소(PX)가 형성되어 있는 화소부(A1)와 화소부(A1)를 둘러싸고 있는 주변부(A2)를 포함한다.
각 화소(PX)는 도 2를 참조하여 구체적으로 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 한 화소에 대한 등가 회로도이다.
이하에서, 표시 패널의 한 화소의 구체적인 구조는 도 2 및 도 3에 나타나 있으나, 본 발명의 실시예가 도 2 및 도 3에 도시된 구조에 한정되는 것은 아니다. 배선부 및 유기 발광 소자는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 예컨대, 첨부 도면에서는, 표시 장치로서, 하나의 화소에 두 개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서, 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다. 한편, 화소는 이미지를 표시하는 최소 단위를 말하며, 표시 장치는 복수의 화소들을 이용해 이미지를 표시한다.
도 2에 도시한 바와 같이, 본 실시예의 한 실시예에 따른 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(121), 데이터 신호를 전달하는 복수의 데이터선(171) 및 구동 전압(Vdd)을 전달하는 복수의 구동 전압선(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)의 수직 방향 부분은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 박막 트랜지스터(switching thin film transistor)(Qs), 구동 박막 트랜지스터(driving thin film transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting diode, OLED)(70)를 포함한다.
스위칭 박막 트랜지스터(Qs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 박막 트랜지스터(Qd)에 연결되어 있다. 스위칭 박막 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 박막 트랜지스터(Qd)에 전달한다.
구동 박막 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 박막 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(70)에 연결되어 있다. 구동 박막 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(I)를 흘린다.
축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 박막 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 박막 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 소자(70)는 구동 박막 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(70)는 구동 박막 트랜지스터(Qd)의 출력 전류(I)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
한편, 도 1의 주변부에는 화소(PX)를 구동하기 위한 구동 회로가 형성되는 내장 회로부(DA1)와 유기 발광 소자(70)의 제2 전극과 연결된 공통 전압선(173)이 형성되어 있고, 공통 전압선(173)에 신호를 인가하기 위한 실장 구동부(DA2)다.
내장 회로부(DA)는 주사 구동부 및 발광 제어 구동부 등과 같이 화소들을 구동하기 위한 구동 회로가 형성되는 영역으로 경우에 따라서는 검사 회로 등을 더 포함할 수 있다.
내장 회로부(DA)는 화소부의 일측에 형성되나, 화소부를 중심으로 양측에 위치할 수도 있다.
공통 전압선(173)은 화소의 제2 전극과 연결되어 제2 전극에 균일한 전위를 유지한다. 공통 전압선(173)은 화소부를 둘러싸고 있으나, 화소부의 일측 또는 양측에 형성될 수 있다.
실장 구동부(DA2)는 데이터 구동부 등을 포함하는 IC칩이 실장되어 있다.
이하, 도 3과 기 설명한 도 2를 참조하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 층간 구조에 대해서 구체적으로 설명한다.
도 3은 도 1의 III-III선을 따라 잘라 도시한 단면도이고, 도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3에서 화소는 도 1의 구동 박막 트랜지스터(Qd) 및 유기 발광 소자를 중심으로 적층 순서에 따라 상세히 설명한다. 그리고 주변부의 내장 회로부는 회로에 따라서 다양한 형태의 박막 트랜지스터를 포함하여 이루어지나, 이하에서는 설명을 용이하게 하기 위해서 하나의 박막 트랜지스터를 예로 들어서 설명한다.
이하에서는 화소부(A1)에 위치하는 구동 박막 트랜지스터(Qd)를 화소 박막 트랜지스터라 하고, 주변부(A2)에 위치하는 내장 회로부의 박막 트랜지스터를 주변 박막 트랜지스터라 한다.
도 3에 도시한 바와 같이, 유기 발광 표시 장치는 기판(100)을 포함하고, 기판(100) 위에는 버퍼층(120)이 형성되어 있다.
기판(100)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 투명한 절연성 기판 일 수 있으며, 기판(100)은 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다.
버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 복수의 다층막으로 형성될 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 다결정 규소로 이루어진 반도체(135, 145)가 형성되어 있다.
반도체(135, 145)는 채널 영역(1355, 1455)과 채널 영역(1355, 1455)의 양측에 각각 형성된 소스 영역(1356, 1456) 및 드레인 영역(1357, 1457)으로 구분된다. 반도체(135, 145)의 채널 영역(1355, 1455)은 불순물이 도핑되지 않은 다결정 규소, 즉 진성 반도체(intrinsic semiconductor)이다. 반도체(135, 145)의 소스 영역(1356, 1456) 및 드레인 영역(1357, 1457)은 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다.
소스 영역(1356, 1456), 드레인 영역(1357, 1457)은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
반도체(135, 145) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 산화규소, 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 복수의 다층막으로 형성될 수 있다.
게이트 절연막(140) 위에는 게이트 전극(155, 157)이 형성되어 있으며, 게이트 전극(155, 157)은 각각 채널 영역(1355, 1455)과 중첩한다.
게이트 전극(155, 157)은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다.
게이트 전극(155, 157) 위에는 제1 층간 절연막(160)이 형성된다.
제1 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 산화규소, 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 복수의 다층막으로 형성될 수 있다.
제1 층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356, 1456)과 드레인 영역(1357, 1457)을 각각 노출하는 소스 접촉 구멍(66, 68)과 드레인 접촉 구멍(67, 69)을 갖는다.
제1 층간 절연막(160) 위에는 소스 전극(176, 178) 및 드레인 전극(177, 179)과 공통 전압선(173)이 형성되어 있다.
소스 전극(176, 178)과 드레인 전극(177, 179)은 각각 접촉 구멍(66, 68, 67, 69)을 통해서 소스 영역(1356, 1456) 및 드레인 영역(1357, 1457)과 연결되어 있다.
드레인 전극(177, 179)은 Al, Ti, Mo, Cu, Ni 또는 이들의 합금과 같이 저저항 물질 또는 부식이 강한 물질을 단층 또는 복수층으로 형성할 수 있다. 예를 들어, Ti/Cu/Ti, Ti/Ag/Ti, Mo/Al/Mo의 삼중층일 수 있다.
게이트 전극(155), 소스 전극(176) 및 드레인 전극(177)은 각각 도 2의 제어 전극, 입력 전극 및 출력 전극으로, 반도체(135)와 함께 화소 박막 트랜지스터를 이루고, 게이트 전극(157), 소스 전극(178) 및 드레인 전극(179)은 반도체(145)와 함께 주변 박막 트랜지스터를 이룬다.
박막 트랜지스터의 채널(channel)은 소스 전극(176, 178)과 드레인 전극(177, 179) 사이의 반도체(135, 145)에 각각 형성된다.
소스 전극(176, 178) 및 드레인 전극(177, 179) 위에는 제2 층간 절연막(180) 및 제1 보호 부재가 형성되어 있다.
제2 층간 절연막(180)은 제1 층간 절연막과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 산화규소, 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 복수의 다층막으로 형성될 수 있다. 또한, 저유전율 유기 물질로 이루어질 수 있다.
제2 층간 절연막(180)은 드레인 전극(177)을 노출하는 접촉 구멍(85)이 형성되어 있다.
제2 층간 절연막(180)의 끝단은 공통 전압선(173) 위에 위치하여 공통 전압선(173)의 일측을 덮고 있다.
제1 보호 부재(183)는 공통 전압선(173)을 따라 화소부를 둘러 싸도록 형성되어 있으며, 통 전압선(173)과 중첩하여 공통 전압선(173)의 타측을 덮고 있다. 제1 보호 부재(183)는 제2 층간 절연막(180)과 동일한 물질로 형성될 수 있다.
제1 보호 부재(183)는 제2 층간 절연막(180)을 형성한 후 접촉 구멍(85)을 형성할 때 공통 전압선(173)을 노출하는 개구부(87)를 함께 형성하여 제2 층간 절연막(180)과 분리된 제1 보호 부재(183)를 형성할 수 있다.
제2 층간 절연막(180) 위에는 제1 전극(710) 및 연결 부재(733)가 형성되어 있다.
제1 전극(710)은 도 2의 유기 발광 소자의 애노드 전극일 수 있다. 본 발명의 한 실시예에서는 제1 전극(710)과 드레인 전극(177) 사이의 층간 절연막을 형성하였으나, 제1 전극(710)은 드레인 전극(177)과 동일한 층에 형성할 수 있으며, 드레인 전극(177)과 일체형일 수 있다.
연결 부재(733)는 개구부(87)를 통해서 노출된 공통 전압선(173)과 접촉하여 전기적으로 연결된다.
제1 전극(710) 위에는 격벽(190) 및 제2 보호 부재(193)가 형성되어 있다.
격벽(190)은 제1 전극(710)을 노출하는 개구부(95)를 가진다. 격벽(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
제2 보호 부재(193)는 공통 전압선(173)과 중첩하는 연결 부재(733)의 일측을 덮어 보호한다.
제1 보호 부재(183)과 제2 보호 부재(193) 사이의 간격은 10㎛이상일 수 있다. 제1 보호 부재(183)와 제2 보호 부재(193) 사이가 좁을 경우 상부막이 제1 보호 부재(183)와 제2 보호 부재(193) 사이에 형성되지 않을 수 있다.
이상의 실시예에서는 제1 보호 부재(183)가 제2 층간 절연막과 함께 형성하는 것을 설명하였으나, 제1 보호 부재(183)는 제2 보호 부재(193)과 동일한 물질로 형성될 수 있다.
즉, 격벽을 형성할 때 제1 보호 부재(183) 및 제2 보호 부재(193)도 함께 형성한다.
제1 보호 부재(183)와 제2 보호 부재(193)를 격벽으로 형성할 때는 도 3과 달리 도 4와 같이 하나의 보호 부재(903)로 형성할 수 있다.
제1 보호 부재(183)는 공통 전압선(173)의 측벽을 완전히 덮을 수 있도록 공통 전압선(173)의 두께(H)보다 더 두껍게 형성할 수 있다. 제1 보호 부재(183)의 두께(H)는 1.5㎛이하이고, 폭(W)은 10㎛ 내지 30㎛일 수 있다. 다시 도3을 참조하면, 격벽(190)의 개구부(95)에는 유기 발광층(720)이 형성되어 있다.
유기 발광층(720)은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다.
유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 제1 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
연결 부재(733), 격벽(190) 및 유기 발광층(720) 위에는 제2 전극(730)이 형성된다.
제2 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 제1 전극(710), 유기 발광층(720) 및 제2 전극(730)은 유기 발광 소자(70)를 이룬다.
유기 발광 소자(70)가 빛을 방출하는 방향에 따라서 유기 발광 표시 장치는 전면 표시형, 배면 표시형 및 양면 표시형 중 어느 한 구조를 가질 수 있다.
전면 표시형일 경우 제1 전극(710)은 반사막으로 형성하고 제2 전극(730)은 반투과막 또는 투과막으로 형성한다. 반면, 배면 표시형일 경우 제1 전극(710)은 반투과막으로 형성하고 제2 전극(730)은 반사막으로 형성한다. 그리고 양면 표시형일 경우 제1 전극(710) 및 제2 전극(730)은 투명막 또는 반투과막으로 형성한다.
반사막 및 반투과막은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 사용하여 만들어진다. 반사막과 반투과막은 두께로 결정되며, 반투과막은 200nm 이하의 두께로 형성될 수 있다. 두께가 얇아질수록 빛의 투과율이 높아지나, 너무 얇으면 저항이 증가한다.
투명막은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(산화 아연) 또는 In2O3(indium oxide) 등의 물질로 이루어진다.
제2 전극(730)은 연결 부재(733)에 의해서 공통 전압선(173)과 연결되며 신호를 전달 받는다. 따라서 공통 전압선(173)에 의해서 제2 전극(730)의 전압 강하를 방지할 수 있다.
한편, 제2 전극(730) 위에는 봉지층(130)이 형성되어 있다. 봉지층(130)은 하나 이상의 유기층과 하나 이상의 무기층이 상호 교번하여 적층 형성될 수 있다. 무기층 또는 상기 유기층은 각각 복수 개일 수 있다.
유기층은 고분자로 형성되며, 바람직하게는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나로 형성되는 단일막 또는 적층막일 수 있다. 더욱 바람직하게는, 상기 유기층은 폴리아크릴레이트로 형성될 수 있으며, 구체적으로는 디아크릴레이트계 모노머와 트리아크릴레이트계 모노머를 포함하는 모노머 조성물이 고분자화된 것을 포함한다. 상기 모노머 조성물에 모노아크릴레이트계 모노머가 더 포함될 수 있다. 또한, 상기 모노머 조성물에 TPO와 같은 공지의 광개시제가 더욱 포함될 수 있으나 이에 한정되는 것은 아니다.
무기층은 금속 산화물 또는 금속 질화물을 포함하는 단일막 또는 적층막일 수 있다. 구체적으로, 무기층은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나를 포함할 수 있다.
봉지층(130) 중 외부로 노출된 최상층은 유기발광소자에 대한 투습을 방지하기 위하여 무기층으로 형성될 수 잇다.
봉지층은 적어도 2개의 무기층 사이에 적어도 하나의 유기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다. 또한, 봉지층은 적어도 2개의 유기층 사이에 적어도 하나의 무기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다.
봉지층은 디스플레이부의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층을 포함할 수 있다. 또한, 봉지층은 상기 디스플레이부의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층을 포함할 수 있다. 또한, 봉지층은 디스플레이부의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층, 제3 유기층, 제4 무기층을 포함할 수 있다.
디스플레이부와 제1 무기층 사이에 LiF를 포함하는 할로겐화 금속층이 추가로 포함될 수 있다. 할로겐화 금속층은 제1 무기층을 스퍼터링 방식 또는 플라즈마 증착 방식으로 형성할 때 디스플레이부가 손상되는 것을 방지할 수 있다.
제1 유기층은 제2 무기층 보다 면적이 좁은 것을 특징으로 하며, 제2 유기층도 상기 제3 무기층 보다 면적이 좁을 수 있다. 또한, 제1 유기층은 제2 무기층에 의해 완전히 뒤덮이는 것을 특징으로 하며, 제2 유기층도 제3 무기층에 의해 완전히 뒤덮일 수 있다.
본 발명의 한 실시예에서와 같이, 제1 보호 부재로 공통 전압선(173)의 측벽이 노출되는 것을 방지하면, 봉지층이 공통 전압선(173)의 측벽에 의해서 끊어지는 것을 방지할 수 있다.
즉, 공통 전압선(173)의 측벽이 노출될 경우 후속 공정시에 손상될 수 있으나 본 발명에서와 같이 제1 보호 부재에 의해서 보호되므로 후속 공정에 노출되더라도 손상되는 것을 방지할 수 있다. 그리고 공통 전압선(173)이 복수층으로 이루어지는 경우 공통 전압선(173)이 패터닝될 때 식각차에 의해서 언더컷이 발생될 수 있다. 이러한 언더컷은 상부막이 공통 전압선(173)의 측벽을 따라서 형성되지 못하고 언더컷에 의해서 끊어지도록 할 수 있다. 그러나 본 발명에서는 언더컷이 발생하더라도 제1 보호 부재가 언더컷을 덮어, 완만한 경사의 측벽을 형성한다. 따라서 봉지층과 같은 상부막이 측벽을 따라서 끊어지지 않고 형성될 수 있도록 한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
66, 67, 68, 69, 85: 접촉 구멍
87, 95: 개구부
70: 유기 발광 소자 100: 기판
120: 버퍼층 121: 게이트선
130: 봉지층 135, 145: 반도체
140: 게이트 절연막 155, 157: 게이트 전극
160: 제1 층간 절연막 171: 데이터선
172: 구동 전압선 173: 공통 전압선
176, 178: 소스 전극 177, 179: 드레인 전극
180: 제2 층간 절연막 183: 제1 보호 부재
190: 격벽 193: 제2 보호 부재
710: 제1 전극 720: 유기 발광층
730: 제2 전극 733: 연결 부재
903: 보호 부재 1355, 1455: 채널 영역
1356, 1456: 소스 영역 1357, 1457: 드레인 영역

Claims (19)

  1. 화상을 표시하는 유기 발광 소자를 포함하는 화소부, 상기 화소부를 둘러싸고 있는 주변부를 포함하는 기판,
    상기 화소부에 위치하는 복수의 박막 트랜지스터,
    상기 화소부에 위치하며 상기 박막 트랜지스터와 각각 연결되어 있는 제1 전극,
    상기 제1 전극 위에 위치하는 유기 발광층,
    상기 유기 발광층 위에 위치하는 제2 전극,
    상기 기판의 주변부에 위치하며 외부로부터 공통 전압이 전달되고, 상기 제2 전극과 전기적으로 연결되어 있는 공통 전압선,
    상기 박막 트랜지스터와 상기 제1 전극 사이에 위치하고, 상기 공통 전압선의 일측을 덮는 층간 절연막,
    상기 공통 전압선의 타측을 덮는 제1 보호 부재,
    상기 층간 절연막과 상기 제1 보호 부재 사이의 상기 공통 전압선과 접촉하는 연결 부재,
    상기 공통 전압선 위에 위치하는 상기 연결 부재의 일측을 덮는 제2 보호 부재,
    상기 제1 보호부재, 상기 제2 보호 부재 및 상기 제2 전극 위에 위치하는 봉지층
    을 포함하는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 제2 전극은 상기 연결 부재와 접촉하여 연결되어 있는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 연결 부재는 상기 제2 전극과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  5. 삭제
  6. 제1항에서,
    상기 제1 전극 상에 위치하고, 상기 제1 전극을 노출하는 개구부를 갖는 격벽을 더 포함하고,
    상기 제2 보호 부재는 상기 격벽과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  7. 제1항에서,
    상기 제1 보호 부재는 상기 층간 절연막과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  8. 제1항에서,
    상기 공통 전압선은 상기 화소부를 둘러싸고 있으며,
    상기 제1 보호 부재는 상기 공통 전압선을 따라 형성되어 있는 유기 발광 표시 장치.
  9. 삭제
  10. 제1항에서,
    상기 봉지층은 무기막 및 유기막 중 적어도 하나를 포함하는 유기 발광 표시 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제6항에서,
    상기 제1 보호 부재와 상기 제2 보호 부재는 서로 동일한 물질로 형성되며, 일체로 이루어져 있는 유기 발광 표시 장치.
KR1020130094305A 2013-08-08 2013-08-08 유기 발광 표시 장치 Active KR102158771B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130094305A KR102158771B1 (ko) 2013-08-08 2013-08-08 유기 발광 표시 장치
US14/450,369 US9466810B2 (en) 2013-08-08 2014-08-04 Organic light emitting diode display
EP14180162.1A EP2835831B1 (en) 2013-08-08 2014-08-07 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094305A KR102158771B1 (ko) 2013-08-08 2013-08-08 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150017978A KR20150017978A (ko) 2015-02-23
KR102158771B1 true KR102158771B1 (ko) 2020-09-23

Family

ID=51300573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094305A Active KR102158771B1 (ko) 2013-08-08 2013-08-08 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US9466810B2 (ko)
EP (1) EP2835831B1 (ko)
KR (1) KR102158771B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230092412A1 (en) * 2021-09-23 2023-03-23 Samsung Display Co., Ltd. Display device and method of providing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393188A (zh) * 2014-11-28 2015-03-04 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
KR102314470B1 (ko) * 2015-03-09 2021-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102393931B1 (ko) * 2015-05-01 2022-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102477299B1 (ko) * 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR101763616B1 (ko) 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102446425B1 (ko) * 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102571085B1 (ko) 2016-04-04 2023-08-28 삼성디스플레이 주식회사 디스플레이 장치
US10490534B2 (en) * 2016-05-20 2019-11-26 Innolux Corporation Display device with LED pixels
CN107403817B (zh) * 2016-05-20 2020-06-23 群创光电股份有限公司 显示装置
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102656842B1 (ko) * 2016-10-24 2024-04-17 엘지디스플레이 주식회사 플렉서블 표시장치
KR102594921B1 (ko) * 2016-10-31 2023-10-26 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
WO2019025910A1 (en) * 2017-08-04 2019-02-07 Semiconductor Energy Laboratory Co., Ltd. DISPLAY PANEL, DISPLAY DEVICE, DISPLAY MODULE, AND ELECTRONIC DEVICE
TWI634468B (zh) * 2017-08-18 2018-09-01 財團法人工業技術研究院 透明顯示裝置
CN108010941B (zh) * 2017-11-15 2020-08-11 纳晶科技股份有限公司 用于发光元件的封装结构及方法
WO2019130427A1 (ja) * 2017-12-26 2019-07-04 シャープ株式会社 表示デバイス
CN109004093B (zh) * 2018-07-13 2020-07-07 京东方科技集团股份有限公司 Oled面板及其制造方法、电子设备
KR102684270B1 (ko) * 2018-10-05 2024-07-12 삼성디스플레이 주식회사 디스플레이 장치
KR20200087924A (ko) 2019-01-11 2020-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110600528A (zh) * 2019-10-08 2019-12-20 昆山国显光电有限公司 显示面板和显示装置
KR20210046118A (ko) * 2019-10-17 2021-04-28 삼성디스플레이 주식회사 표시장치
CN110911461B (zh) * 2019-11-26 2023-06-06 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR102761120B1 (ko) 2019-12-11 2025-01-31 엘지디스플레이 주식회사 표시장치
WO2022000232A1 (zh) 2020-06-30 2022-01-06 京东方科技集团股份有限公司 显示面板和显示装置
KR20220119222A (ko) 2021-02-19 2022-08-29 삼성디스플레이 주식회사 표시 장치
CN114203785B (zh) * 2021-12-10 2023-05-09 武汉华星光电半导体显示技术有限公司 一种oled显示面板
CN114975554B (zh) * 2022-05-26 2025-05-27 深圳市华星光电半导体显示技术有限公司 双面显示面板及移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581903B1 (ko) * 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
US20070146246A1 (en) * 2005-11-16 2007-06-28 Canon Kabushiki Kaisha Current drive-type display apparatus and camera
US20110043495A1 (en) * 2009-08-20 2011-02-24 Hyun-Chol Bang Organic light emitting display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004026002A1 (en) * 2002-09-11 2004-03-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
US7710019B2 (en) * 2002-12-11 2010-05-04 Samsung Electronics Co., Ltd. Organic light-emitting diode display comprising auxiliary electrodes
KR100553745B1 (ko) 2003-08-06 2006-02-20 삼성에스디아이 주식회사 평판표시장치
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101141650B1 (ko) 2004-09-30 2012-05-17 엘지전자 주식회사 매체접속제어 계층에서의 데이터 처리 방법 및 이동통신용단말
JP5119865B2 (ja) * 2007-11-02 2013-01-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、電子機器
KR101889918B1 (ko) * 2010-12-14 2018-09-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101984309B1 (ko) 2010-12-20 2019-05-30 가부시키가이샤 재팬 디스프레이 화소 구조, 표시 장치, 및 전자 기기
KR102004305B1 (ko) * 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
KR101463650B1 (ko) * 2011-08-30 2014-11-20 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6135062B2 (ja) * 2012-08-07 2017-05-31 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
KR102013319B1 (ko) * 2013-05-30 2019-11-05 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581903B1 (ko) * 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
US20070146246A1 (en) * 2005-11-16 2007-06-28 Canon Kabushiki Kaisha Current drive-type display apparatus and camera
US20110043495A1 (en) * 2009-08-20 2011-02-24 Hyun-Chol Bang Organic light emitting display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230092412A1 (en) * 2021-09-23 2023-03-23 Samsung Display Co., Ltd. Display device and method of providing the same

Also Published As

Publication number Publication date
US9466810B2 (en) 2016-10-11
EP2835831A2 (en) 2015-02-11
US20150041791A1 (en) 2015-02-12
EP2835831B1 (en) 2019-05-08
KR20150017978A (ko) 2015-02-23
EP2835831A3 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
KR102158771B1 (ko) 유기 발광 표시 장치
KR101398448B1 (ko) 유기 발광 표시 장치
KR101147428B1 (ko) 유기 발광 표시 장치
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100989133B1 (ko) 유기 발광 표시 장치
KR101954220B1 (ko) 박막 봉지 유닛, 이를 포함하는 유기 발광 표시 장치 및 그의 제조 방법
KR102280959B1 (ko) 표시장치 및 그 제조 방법
KR101945237B1 (ko) 유기 발광 표시 장치
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
KR102365175B1 (ko) 표시장치 및 그 제조방법
KR20100022296A (ko) 유기 발광 표시 장치
KR20150005374A (ko) 유기 발광 표시 장치
US11574975B2 (en) Light emitting diode display device with channel region covered by drain electrode
KR101975957B1 (ko) 유기 발광 표시 장치
KR100959106B1 (ko) 유기 발광 표시 장치
KR100965250B1 (ko) 유기 발광 표시 장치
KR20150019951A (ko) 유기 발광 표시 장치
KR20150017193A (ko) 유기 발광 표시 장치
US10833142B2 (en) Electroluminescence display device
KR101903679B1 (ko) 유기 발광 표시 장치
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20140090722A (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN114695470A (zh) 显示装置
US20140141577A1 (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130808

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180731

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130808

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191204

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200410

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20191204

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20200410

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20200204

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20200622

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20200513

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20200410

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20200204

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 5

End annual number: 5