[go: up one dir, main page]

KR101117642B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101117642B1
KR101117642B1 KR1020090110479A KR20090110479A KR101117642B1 KR 101117642 B1 KR101117642 B1 KR 101117642B1 KR 1020090110479 A KR1020090110479 A KR 1020090110479A KR 20090110479 A KR20090110479 A KR 20090110479A KR 101117642 B1 KR101117642 B1 KR 101117642B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
light emitting
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090110479A
Other languages
English (en)
Other versions
KR20110053804A (ko
Inventor
이율규
유춘기
박선
박종현
강진희
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090110479A priority Critical patent/KR101117642B1/ko
Priority to JP2010160680A priority patent/JP5329487B2/ja
Priority to US12/926,377 priority patent/US8405084B2/en
Priority to TW099139430A priority patent/TWI591816B/zh
Publication of KR20110053804A publication Critical patent/KR20110053804A/ko
Application granted granted Critical
Publication of KR101117642B1 publication Critical patent/KR101117642B1/ko
Priority to JP2012188993A priority patent/JP5378584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 다결정 규소로 형성된 반도체층과, 상기 반도체층을 덮는 게이트 절연막, 그리고 상기 게이트 절연막 위에 차례로 적층된 투명 도전층부 및 게이트 금속층부로 형성된 게이트 전극 및 화소 전극을 포함한다. 그리고 상기 화소 전극은 상기 투명 도전층부로 형성된 발광 영역과 상기 투명 도전층부 및 상기 게이트 금속층부로 형성된 비발광 영역으로 구분된다.
화소 전극, 구조 간소화, 공정 단순화, 유기 발광 표시 장치

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 상대적으로 간소한 구조를 갖는 유기 발광 표시 장치 및 단순화된 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 빛을 방출하는 유기 발광 소자를 가지고 화상을 표시하는 자발광형 표시 장치이다. 유기 발광 표시 장치는 액정 표시 장치(liquid crystal display)와 달리 별도의 광원을 필요로 하지 않으므로 상대적으로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 휴대용 전자 기기의 차세대 표시 장치로 주목받고 있다.
한편, 유기 발광 표시 장치가 점점 대형화되면서 대면적 박막 공정에 적합한 간소한 구조와 단순한 제조 방법이 요구되고 있다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 상대적으로 간소한 구조를 갖는 유기 발광 표시 장치를 제공하고자 한다.
또한, 상기한 유기 발광 표시 장치의 단순화된 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 다결정 규소로 형성된 반도체층과, 상기 반도체층을 덮는 게이트 절연막, 그리고 상기 게이트 절연막 위에 차례로 적층된 투명 도전층부 및 게이트 금속층부로 형성된 게이트 전극 및 화소 전극을 포함한다. 그리고 상기 화소 전극은 상기 투명 도전층부로 형성된 발광 영역과 상기 투명 도전층부 및 상기 게이트 금속층부로 형성된 비발광 영역으로 구분된다.
상기 게이트 전극은 상기 반도체층 상에 형성될 수 있다. 그리고 상기 반도체층은 상기 게이트 전극과 중첩된 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분될 수 있다.
상기 화소 전극의 발광 영역을 드러내는 개구부를 가지고 상기 게이트 전극 및 상기 화소 전극 상에 형성된 층간 절연막, 그리고 상기 층간 절연막 상에 형성된 소스 전극 및 드레인 전극을 더 포함할 수 있다.
상기 층간 절연막은 상기 반도체층의 상기 소스 영역 및 상기 드레인 영역과 상기 화소 전극의 상기 비발광 영역을 각각 일부 드러내는 접촉 구멍들을 더 포함할 수 있다.
상기 접촉 구멍들을 통해 상기 소스 전극은 상기 반도체층의 소스 영역과 연결될 수 있다. 그리고 상기 드레인 전극은 상기 반도체층의 드레인 영역 및 상기 화소 전극의 상기 비발광 영역과 각각 연결될 수 있다.
상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 서로 동일한 소재로 형성될 수 있다.
상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성될 수 있다.
상기한 유기 발광 표시 장치에서, 상기 화소 전극의 발광 영역을 드러내는 개구부를 가지고 상기 소스 전극 및 상기 드레인 전극 상에 형성된 화소 정의막과과, 상기 화소 정의막의 개구부를 통해 드러난 상기 화소 전극의 발광 영역 위에 형성된 유기 발광층, 그리고 상기 유기 발광층 위에 형성된 공통 전극을 더 포함할 수 있다.
상기 반도체층과 동일한 층에 다결정 규소로 형성된 제1 캐패시터 전극과, 상기 게이트 전극과 동일한 층에 동일한 구조로 형성된 제2 캐패시터 전극을 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 유기 발광 표시 장치 제조 방법은 기판 본체 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 투명 도전층 및 게이트 금속층을 차례로 형성하는 단계와, 상기 투명 도전층 및 상기 게이트 금속층을 함께 패터닝하여 투명 도전층부 및 게이트 금속층부를 포함하는 복층 구조를 갖는 화소 전극 중간체와 게이트 전극을 형성하는 단계와, 상기 화소 전극 중간체 및 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막에 상기 화소 전극 중간체의 일부를 드러내는 개구부를 형성하는 단계와, 상기 층간 절연막 상에 데이터 금속층을 형성하는 단계, 그리고 상기 데이터 금속층을 패터닝하여 소스 전극 및 드레인 전극을 형성하고 상기 층간 절연막의 개구부를 통해 드러난 상기 화소 전극 중간체의 게이트 금속층부를 제거하여 화소 전극을 형성하는 단계를 포함한다.
상기 층간 절연막의 개구부 내에 위치하는 상기 데이트 금속층과 상기 게이트 금속층부는 동일한 식각 공정을 통해 연속적으로 식각되어 제거될 수 있다.
상기 화소 전극은 상기 투명 도전층부로 형성된 발광 영역과 상기 투명 도전층부 및 상기 게이트 금속층부로 형성된 비발광 영역으로 구분될 수 있다.
상기 기판 본체와 상기 게이트 절연막 사이에 반도체층을 형성하는 단계를 더 포함할 수 있다.
상기 반도체층은 다결정 규소로 만들어질 수 있다. 그리고 상기 게이트 전극과 중첩되는 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분될 수 있다.
상기 층간 절연막에 개구부를 형성할 때 상기 반도체층의 상기 소스 영역 및 상기 드레인 영역과 상기 화소 전극 중간체의 상기 비발광 영역을 각각 일부 드러내는 접촉 구멍들을 함께 형성할 수 있다.
상기 접촉 구멍들을 통해 상기 소스 전극은 상기 반도체층의 소스 영역과 연 결되며, 상기 드레인 전극은 상기 반도체층의 드레인 영역 및 상기 화소 전극의 상기 비발광 영역과 각각 연결될 수 있다.
상기 게이트 금속층과 상기 데이터 금속층은 서로 동일한 소재로 형성될 수 있다.
상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성될 수 있다.
상기한 유기 발광 표시 장치 제조 방법에서, 상기 소스 전극 및 상기 드레인 전극 상에 상기 화소 전극의 발광 영역을 드러내는 개구부를 갖는 화소 정의막을 형성하는 단계와, 상기 화소 정의막의 개구부를 통해 드러난 상기 화소 전극의 발광 영역 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
상기 반도체층과 동일한 층에 다결정 규소로 형성된 제1 캐패시터 전극을 형성하는 단계와, 상기 게이트 전극과 동일한 층에 동일한 소재로 제2 캐패시터 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 유기 발광 표시 장치는 상대적으로 간소한 구조를 가질 수 있다.
또한, 상기한 유기 발광 표시 장치의 제조 방법을 단순화시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)를 설명한다.
도 1에 도시한 바와 같이, 유기 발광 표시 장치(101)는 표시 영역(DA)과 비표시 영역(NA)으로 구분된 기판 본체(111)를 포함한다. 기판 본체(111)의 표시 영역(DA)에는 다수의 화소들(PE)이 형성되어 화상을 표시하고, 비표시 영역(NA)에는 하나 이상의 구동 회로(810, 820)가 형성된다. 하지만, 본 발명의 일 실시예에서, 반드시 비표시 영역(NA)에 모든 구동 회로(810, 820)가 형성되어야 하는 것은 아니며 일부 또는 전부 생략될 수도 있다.
도 2에 도시한 바와 같이, 본 발명의 일 실시예에서는, 하나의 화소(PE)가 유기 발광 소자(organic light emitting diode)(70), 두 개의 박막 트랜지스터(thin film transistor, TFT)들(10, 20), 그리고 하나의 캐패시터(capacitor)(80)를 구비하는 2Tr-1Cap 구조를 갖는다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치(101)는 하나의 화소(PE)에 셋 이상의 박막 트랜지스터와 둘 이상의 캐패시터를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 이와 같이, 추가로 형성되는 박막 트랜지스터 및 캐패시터는 보상 회로의 구성이 될 수 있다.
보상 회로는 각 화소(PE)마다 형성된 유기 발광 소자(70)의 균일성을 향상시켜 화질(畵質)에 편차가 생기는 것을 억제한다. 일반적으로 보상 회로는 2개 내지 8개의 박막 트랜지스터를 포함한다.
또한, 기판 본체(111)의 비표시 영역(NA) 상에 형성된 구동 회로(810, 820)(도 1에 도시)도 추가의 박막 트랜지스터를 포함할 수 있다.
유기 발광 소자(70)는 정공 주입 전극인 애노드(anode) 전극과, 전자 주입 전극인 캐소드(cathode) 전극, 그리고 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함한다.
본 발명의 일 실시예에서, 하나의 화소(PE)는 제1 박막 트랜지스터(10)와 제2 박막 트랜지스터(20)를 포함한다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함한다. 그리고 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20) 중 하나 이상의 박막 트랜지스터는 다결정 규소로 형성된 반도체층을 포함한다. 즉, 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20) 중 하나 이상의 박막 트랜지스터는 다결정 규소 박막 트랜지스터이다.
도 2에는 게이트 라인(151), 데이터 라인(171), 및 공통 전원 라인(172)과 함께 캐패시터 라인(152)이 나타나 있으나, 본 발명의 일 실시예가 도 2에 도시된 구조에 한정되는 것은 아니다. 따라서, 캐패시터 라인(152)은 경우에 따라 생략될 수도 있다.
데이터 라인(171)에는 제1 박막 트랜지스터(10)의 소스 전극이 연결되고, 게이트 라인(151)에는 제1 박막 트랜지스터(10)의 게이트 전극이 연결된다. 그리고 제1 박막 트랜지스터(10)의 드레인 전극은 캐패시터(80)을 통하여 캐패시터 라인(152)에 연결된다. 그리고 제1 박막 트랜지스터(10)의 드레인 전극과 캐패시터(80) 사이에 노드가 형성되어 제2 박막 트랜지스터(20)의 게이트 전극이 연결된다. 그리고 제2 박막 트랜지스터(20)의 드레인 전극에는 공통 전원 라인(172)이 연결되며, 소스 전극에는 유기 발광 소자(70)의 애노드 전극이 연결된다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 화소(PE)를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)가 순간적으로 턴온되면 캐패시터(80)는 축전되고, 이때 축전되는 전하량은 데이터 라인(171)으로부터 인가되는 전압의 전위에 비례한다. 그리고 제1 박막 트랜지스터(10)가 턴오프된 상태에서 캐패시터 라인(152)에 한 프레임 주기로 전압이 증가하는 신호가 입력되면, 제2 박막 트랜지스터(20)의 게이트 전위는 캐패시터(80)에 축전된 전위를 기준으로 인가되는 전압의 레벨이 캐패시터 라인(152)을 통하여 인가되는 전압을 따라서 상승한다. 그리고 제2 박막 트랜지스터(20)는 게이트 전위가 문턱 전압을 넘으면 턴온된다. 그러면 공통 전원 라인(172)에 인가되던 전압이 제2 박막 트랜지스터(20)를 통하여 유기 발광 소자(70)에 인가되고, 유기발광 소자(70)는 발광된다.
이와 같은 화소(PE)의 구성은 전술한 바에 한정되지 않고 해당 기술 분야의 종사자가 용이하게 변형 실시할 수 있는 범위 내에서 다양하게 변형 가능하다.
이하, 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)를 유기 발광 소자(70), 제2 박막 트랜지스터(20) 및 캐패시터(80)의 구조를 중심으로 적층 순서에 따라 상세히 설명한다. 이하, 제2 박막 트랜지스터(20)는 박막 트랜지스터라 한다.
기판 본체(111)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있다. 그러나 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 기판 본체(111)가 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.
기판 본체(111) 상에는 버퍼층(120)이 형성된다. 일례로, 버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순 원소 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 하지만, 버퍼층(120)은 반드시 필요한 구성은 아니며, 기판 본체(111)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(120) 상에는 반도체층(135)과 제1 캐패시터 전극(138)이 형성된다. 즉, 반도체층(135)과 제1 캐패시터 전극(138)은 동일한 층에 형성된다. 또한, 반도체층(135)과 제1 캐패시터 전극(138)은 모두 다결정 규소막으로 형성된다.
구체적으로, 반도체층(135)은 채널 영역(1355)과 채널 영역(1355)의 양측에 각각 형성된 소스 영역(1357) 및 드레인 영역(1356)으로 구분된다. 반도체층(135)의 채널 영역(1355)은 불순물이 도핑되지 않은 다결정 규소막, 즉 진성 반도체intrinsic semiconductor)이다. 반도체층(135)의 소스 영역(1357) 및 드레인 영역(1356)은 불순물이 도핑된 다결정 규소막, 즉 불순물 반도체(impurity semiconductor)이다.
반도체층(135)의 소스 영역(1357) 및 드레인 영역(1356)에 도핑되는 불순물은 P형 불순물 및 N형 불순물 중 어느 하나일 수 있다. 불순물의 종류는 박막 트랜지스터(20)의 종류에 따라 달라질 수 있다.
반도체층(135)과 제1 캐패시터 전극(138) 상에는 게이트 절연막(140)이 형성된다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소(SiNx), 및 산화 규소(SiO2) 중 하나 이상을 포함하여 형성된다. 일례로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화 규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막으로 형성될 수 있다. 하지만, 본 발명의 일 실시예에서, 게이트 절연막(140)이 전술한 구성에 한정되는 것은 아니다.
게이트 절연막(140) 상에는 게이트 전극(155), 화소 전극(710), 및 제2 캐패시터 전극(158)이 형성된다. 즉, 게이트 전극(155), 화소 전극(710), 및 제2 캐패시터 전극(158)은 서로 동일한 층에 위치한다. 제2 캐패시터 전극(158)은 캐패시터 라인(152)(도 2에 도시)에서 분기되거나, 캐패시터 라인(152)의 일부가 제2 캐패시터 전극(158)으로 사용될 수 있다.
게이트 전극(155)은 반도체층(135)의 채널 영역(1355)과 중첩되도록 반도체층(135) 위에 형성된다. 게이트 전극(155)은 반도체층(135)을 형성하는 과정에서 반도체층(135)의 소스 영역(1357)과 드레인 영역(1356)에 불순물을 도핑할 때 채널 영역(1355)에는 불순물이 도핑되는 것을 차단하는 역할을 한다.
제2 캐패시터 전극(158)은 제1 캐패시터 전극(138) 상에 형성된다. 이와 같이, 제2 캐패시터 전극(158)이 게이트 절연막(140)을 사이에 두고 제1 캐패시터 전극(138) 상에 형성되면, 본 발명의 일 실시예에 따른 캐패시터(80)가 완성된다.
또한, 게이트 전극(155), 화소 전극(710), 및 제2 캐패시터 전극(158)은 각각 게이트 절연막(140) 상에 차례로 적층된 투명 도전층부(1551, 711, 1581) 및 게이트 금속층부(1552, 712, 1582)를 포함하는 다층 구조로 형성된다.
투명 도전층부(1551, 711, 1581)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등과 같은 투명한 도전 물질로 만들 수 있다.
게이트 금속층부(1552, 712, 1582)는 저저항 특성이 우수한 금속으로 형성된다. 구체적으로, 게이트 금속층부(1552, 712, 1582)은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성될 수 있다.
한편, 화소 전극(710)은 투명 도전층부(711)만으로 형성된 발광 영역과 투명 도전층부(711) 및 게이트 금속층부(712)가 적층 형성된 비발광 영역으로 구분된다. 즉, 화소 전극(710)의 발광 영역은 빛을 투과시킬 수 있다.
화소 전극(710), 게이트 전극(155), 및 제2 캐패시터 전극(158) 상에는 층간 절연막(160)이 형성된다. 층간 절연막(160)은 유기막으로 형성된다. 즉, 층간 절연막(160)은 해당 기술 분야의 종사자에게 공지된 다양한 유기 물질로 형성될 수 있다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서, 층간 절연막(160)은 게이트 절연막(140)과 같은 무기막으로 형성될 수도 있다.
층간 절연막(160)은 화소 전극(710)의 일부를 드러내는 개구부(1605)를 갖는다. 구체적으로, 층간절연막(160)의 개구부(1605)는 화소 전극(710)의 발광 영역을 드러낸다. 즉, 화소 전극(710)의 투명 도전층부(711)가 층간 절연막(160)의 개구부(1605)를 통해 드러난다. 그리고 화소 전극(710)의 게이트 금속층부(712)는 도 3에 도시한 바와 같이, 층간 절연막(160)의 개구부(1605) 주변에서 언더 컷(undercut)된 형태로 형성될 수 있다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다.
또한, 층간 절연막(160)은 반도체층(135)의 소스 영역(1357) 및 드레인 영역(1356)과 화소 전극(710)의 비발광 영역, 즉 게이트 금속층부(712)를 각각 일부 드러내는 접촉 구멍들(1607, 1606, 1601)을 더 포함한다. 층간 절연막(160) 상에는 소스 전극(177)과 드레인 전극(176)이 형성된다. 층간 절연막(160)의 접촉 구멍들(1607, 1606, 1601)을 통해 소스 전극(177)은 반도체층(135)의 소스 영역(1357)과 연결되며, 드레인 전극(176)은 반도체층(135)의 드레인 영역(1356) 및 화소 전극(710)의 비발광 영역과 각각 연결된다. 즉, 드레인 전극(176)은 화소 전극(710)의 게이트 금속층부(712)와 접촉된다.
또한, 소스 전극(177) 및 드레인 전극(176)은 게이트 전극(155)의 게이트 금속막(1552)과 동일한 소재로 만들어진다. 즉, 소스 전극(177) 및 드레인 전극(176)은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성될 수 있다.
소스 전극(177) 및 드레인 전극(176) 상에는 화소 정의막(190)이 형성된다. 화소 정의막(190)은 화소 전극(710)의 발광 영역을 드러내는 개구부(1905)를 갖는다. 여기서, 화소 정의막(190)의 개구부(1905)는 층간 절연막(160)의 개구부(1605)와 같거나 작은 크기를 갖도록 형성된다.
화소 정의막(190)은 유기막으로 형성된다. 즉, 화소 정의막(190)은 해당 기술 분야의 종사자에게 공지된 다양한 유기 물질로 형성될 수 있다.
화소 정의막(190)의 개구부에서 화소 전극(710)의 발광 영역, 즉 투명 도전층부(711) 위에는 유기 발광층(720)이 형성된다.
유기 발광층(720)은 발광층과, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transportiong layer, ETL), 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성된다. 전술한 층들 중에, 발광층을 제외한 나머지 층들은 필요에 따라 생략될 수 있다. 유기 발광층(720)이 전술한 모든 층들을 포함하고 화소 전극(710)이 애노드 전극일 경우, 정공 주입층이 화소 전극(710) 상에 배치되고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다. 또한, 유기 발광층(720)은 필요에 따라 다른 층을 더 포함할 수도 있다. 또한, 발광층의 제외한 다른 층들은 화소 전극(710) 뿐만 아니라 화소 정의막(190) 위에도 형성될 수 있다.
유기 발광층(720) 위에는 공통 전극(730)이 형성된다. 공통 전극(730)은 빛을 효과적으로 반사하면서 저저항 특성이 우수한 금속으로 만들어진다. 일례로, 공통 전극(730)은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr), 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 사용하여 만들어질 수 있다.
따라서, 유기 발광층(720)에서 발생된 빛은 화소 전극(710)의 투명 도전층부(711)를 통과해 외부로 방출되어 화상을 표시하게 된다. 즉, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)는 배면 발광형 구조를 갖는다.
공통 전극(730) 상에는 봉지 부재(210)가 배치된다. 봉지 부재(210)는 기판 본체(111)와 합착 밀봉되어 유기 발광 소자(70) 및 박막 트랜지스터(20)를 보호한다. 구체적으로, 봉지 부재(210)는 봉지 부재(210)의 가장자리를 따라 배치된 실런트(미도시)를 통해 기판 본체(111)와 서로 합착 밀봉된다. 봉지 부재(210)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 투명한 절연성 기판으로 형성될 수 있다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서, 봉지 부재(210)로 메탈캡(metal cap)이 사용되거나 봉지 박막층이 사용될 수 있다.
이와 같은 구성에 의하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)는 상대적으로 간소한 구조를 가질 수 있다. 구체적으로, 화소 전극(710)이 박막 트랜지스터(20)의 게이트 전극(155)과 동일한 층에 동일한 소재를 활용하여 형성된다. 즉, 화소 전극(710)이 별도의 층에 별도의 소재로 형성되지 않으므로, 유기 발광 표시 장치(101)의 전체적인 구조가 간소화되어 제조 공정을 단순화시킬 수 있게 된다.
또한, 화소 전극(710)을 게이트 전극(155)과 동일한 층에 형성하면서도, 유기 발광 표시 장치(101)는 효과적으로 배면 발광형 구조를 가질 수 있다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)의 제조 방법을 설명한다.
먼저, 도 4에 도시한 바와 같이, 기판 본체(111) 상에 버퍼층(120)을 형성한다. 예를 들어, 버퍼층(120)은 질화 규소(SiNx) 및 산화 규소(SiO2) 등과 같은 무 기 절연 물질이 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 공지된 증착 방법으로 기판 본체(111) 상에 전면 증착되어 형성된다.
다음, 버퍼층(120) 위에 다결정 규소막을 형성한다. 다결정 규소막은 먼저 비정질 규소막을 형성하고 이를 결정화시키는 방법으로 형성할 수 있다. 비정질 규소막은 PECVD 등의 공지된 방법으로 형성된다. 또한, 비정질 규소막을 결정화시키는 방법으로는 해당 기술 분야의 종사자에게 공지된 다양한 방법을 사용할 수 있다. 예를 들어, 비정질 규소막은 열, 레이저, 줄열, 전기장, 또는 촉매 금속등을 이용하여 결정화시킬 수 있다. 또한, 결정화 이전에 비정질 규소막 내에 존재하는 수소 원자를 제거하기 위한 탈수소화(dehydrogenation) 공정을 더 진행할 수도 있다.
다음, 다결정 규소막을 사진 식각 공정을 통해 패터닝(patterning)하여 반도체층 (135) 및 제1 캐패시터 전극(138)을 형성한다.
다음, 반도체층(135)와 제1 캐패시터 전극(138) 상에 게이트 절연막(140)을 형성한다. 본 발명의 일 실시예에서, 게이트 절연막(140)은 40nm의 두께로 형성된 질화 규소막과 그 위에 80nm의 두께로 형성된 테트라에톡시실란(TEOS)막을 포함한다. 그리고 전술한 무기막들은 PECVD 등의 공지된 방법으로 형성될 수 있다.
다음, 게이트 절연막(140) 상에 투명 도전층 및 게이트 금속층을 차례로 형성한다. 투명 도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등으로 형성된다. 게이트 금속층은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성된다. 일례로, 게이트 금속층은 Mo/Al/Mo의 삼중막 또는 Mo/Cu/Mo의 삼중막으로 형성된다.
다음, 투명 도전층과 게이트 금속층을 사진 식각 공정을 통해 패터닝하여 게이트 전극(155), 제2 캐패시터 전극(158), 그리고 화소 전극 중간체(7100)를 형성한다. 게이트 전극(155), 제2 캐패시터 전극(155), 및 화소 전극 중간체(7100)는 모두 차례로 적층된 투명 도전층부(1551, 1581, 711)와 게이트 금속층부(1552, 1582, 712)를 포함하는 복층 구조로 형성된다.
다음, 반도체층(135)에 불순물을 도핑하여, 반도체층(135)을 채널 영역(1355)과, 채널 영역(1355)의 양측에 형성된 소스 영역(1357) 및 드레인 영역(1356)으로 구분한다. 여기서, 채널 영역(1355)은 불순물이 도핑되지 않은 진성 반도체이며, 소스 영역(1357) 및 드레인 영역(1356)은 불순물이 도핑된 불순물 반도체이다. 소스 영역(1357)과 드레인 영역(1356)에 불순물을 도핑할 때, 게이트 전극(155)은 채널 영역(1355)에 불순물이 도핑되는 것을 차단하는 역할을 한다.
다음, 도 5에 도시한 바와 같이, 화소 전극 중간체(7100), 게이트 전극(155), 및 제2 캐패시터 전극(158) 상에 층간 절연막(160)을 형성한다. 층간 절연막(160)으로 유기막을 사용할 수 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서, 무기막을 층간 절연막(160)으로 사용할 수도 있다.
다음, 사진 식각 공정을 통해 층간 절연막(160)에 개구부(1605) 및 접촉 구멍들(1601, 1606, 1607)을 형성한다. 층간 절연막(160)의 개구부(1605)는 화소 전 극 중간체(7100)의 일부를 드러낸다. 그리고 층간 절연막(160)의 접촉 구멍들은 화소 전극 중간체(7100)의 다른 일부를 드러내는 화소 접촉 구멍(1601)과, 반도체층(135)의 소스 영역(1357) 및 드레인 영역(1356)을 각각 드러내는 소스 접촉 구멍(1607) 및 드레인 접촉 구멍(1606)을 포함한다. 여기서, 소스 접촉 구멍(1607) 및 드레인 접촉 구멍(1606)은 게이트 절연막(140)과 층간 절연막(160)과 함께 제거되어 형성된다.
다음, 도 6에 도시한 바와 같이, 층간 절연막(160) 상에 데이터 금속층(1700)을 형성한다. 데이터 금속층(1700)은 게이트 금속층부(1552, 1582, 712)와 동일하게 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성된다. 여기서, 데이터 금속층(1700)은 층간 절연막(160)의 개구부(1605) 및 화소 접촉 구멍(1601)을 통해 화소 전극 중간체(7100)의 게이트 금속층부(712)와 접촉된다. 또한, 데이터 금속층(1700)은 소스 접촉 구멍(1607) 및 드레인 접촉 구멍(1606)을 통해 반도체층(135)의 소스 영역(1357) 및 드레인 영역(1356)과 접촉된다.
다음, 도 7에 도시한 바와 같이, 사진 식각 공정을 통해 데이터 금속층(1700)을 패터닝하여 소스 전극(177) 및 드레인 전극(176)을 형성하고, 이어 층간 절연막(160)의 개구부(1605)를 통해 드러난 화소 전극 중간체(7100)의 게이트 금속층부(712)를 제거하여 화소 전극(710)을 형성한다. 이와 같이, 화소 전극(710)은 투명 도전층부(711)만으로 형성된 발광 영역과 투명 도전층부(711) 및 게이트 금속층부(712)로 형성된 비발광 영역을 포함한다.
또한, 데이터 금속층(1700)과 게이트 금속층부(712)는 동일한 소재로 형성된다. 따라서 층간 절연막(160)의 개구부(1605) 내에서 서로 접촉되도록 연속 형성된 데이트 금속층(1700)과 게이트 금속층부(1605)는 동일한 식각액을 사용한 한번의 식각 공정을 통해 동시에 제거될 수 있다. 이 과정에서, 게이트 금속층부(712) 아래에 위치하는 투명 도전층부(711)는 금속층들과 식각 선택비가 다르므로 제거되지 않고 남겨진다.
이와 같이, 한번의 식각 공정으로 소스 전극(177) 및 드레인 전극(176)을 형성하고, 이어 층간 절연막(160)의 개구부(1605) 내에서 게이트 금속층부(712)를 제거하여 화소 전극(710)을 완성할 수 있다. 따라서, 유기 발광 표시 장치(101)의 전체적인 제조 공정이 단순해 질 수 있다.
또한, 비발광 영역에 남겨진 게이트 금속층부(712)는 층간 절연막(160)의 개구부 주변(1605)에서 언더컷될 수 있다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서, 식각 방식에 따라 게이트 금속층부(712)가 언더컷 되지 않을 수도 있다.
다음, 도 8에 도시한 바와 같이, 소스 전극(177) 및 드레인 전극(176) 위에 화소 정의막(190)을 형성한다. 화소 정의막(190)은 화소 전극(710)의 발광 영역, 즉 투명 도전층부(711)를 드러내는 개구부(1905)를 갖는다. 화소 정의막(190)의 개구부(1905)는 층간 절연막의 개구부와 같거나 작은 크기로 형성된다. 화소 정의막(190)은 해당 기술 분야의 종사자에게 공지된 다양한 유기막들로 형성될 수 있다.
다음, 앞서,도 3에 도시한 바와 같이, 화소 정의막(190)의 개구부(1905)를 통해 드러난 화소 전극(710) 위에 유기 발광층(720)을 형성한다. 그리고 유기 발광층(720) 위에 공통 전극(730)을 형성하여 유기 발광 소자(70)를 완성한다.
이와 같은 제조 방법에 의하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)의 제조 공정을 효과적으로 단순화할 수 있다.
구체적으로, 화소 전극(710)과 게이트 전극(155) 및 제2 캐패시터 전극(158)을 포함하는 게이트 배선을 하나의 마스크를 이용하여 형성할 수 있다. 또한, 하나의 마스크를 이용한 공정으로 화소 전극(710)과 게이트 전극(155)을 형성하면서도, 배면 발광형 구조를 갖는 유기 발광 표시 장치(101)를 효과적으로 제조할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조를 나타낸 평면도이다.
도 2는 도 1의 유기 발광 표시 장치가 갖는 화소 회로를 나타낸 회로도이다.
도 3은 도 1의 유기 발광 표시 장치를 부분 확대하여 나타낸 단면도이다.
도 4 내지 도 8은 도 3의 유기 발광 표시 장치의 제조 과정을 순차적으로 나타낸 단면도들이다.

Claims (20)

  1. 기판 본체;
    상기 기판 본체 상에 다결정 규소로 형성된 반도체층;
    상기 반도체층을 덮는 게이트 절연막; 그리고
    상기 게이트 절연막 위에 차례로 적층된 투명 도전층부 및 게이트 금속층부로 형성된 게이트 전극 및 화소 전극
    을 포함하며,
    상기 화소 전극은 상기 투명 도전층부로 형성된 발광 영역과, 상기 투명 도전층부 및 상기 게이트 금속층부로 형성된 비발광 영역으로 구분된 유기 발광 표시 장치.
  2. 제1항에서,
    상기 게이트 전극은 상기 반도체층 상에 형성되며,
    상기 반도체층은 상기 게이트 전극과 중첩된 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분된 유기 발광 표시 장치.
  3. 제2항에서,
    상기 화소 전극의 발광 영역을 드러내는 개구부를 가지고 상기 게이트 전극 및 상기 화소 전극 상에 형성된 층간 절연막; 그리고
    상기 층간 절연막 상에 형성된 소스 전극 및 드레인 전극을 더 포함하는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 층간 절연막은 상기 반도체층의 상기 소스 영역 및 상기 드레인 영역과 상기 화소 전극의 상기 비발광 영역을 각각 일부 드러내는 접촉 구멍들을 더 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 접촉 구멍들을 통해 상기 소스 전극은 상기 반도체층의 소스 영역과 연결되며, 상기 드레인 전극은 상기 반도체층의 드레인 영역 및 상기 화소 전극의 상기 비발광 영역과 각각 연결된 유기 발광 표시 장치.
  6. 제3항에서,
    상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 서로 동일한 소재로 형성된 유기 발광 표시 장치.
  7. 제3항에서,
    상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성된 유기 발광 표시 장치.
  8. 제3항 내지 제7항 중 어느 한 항에서,
    상기 화소 전극의 발광 영역을 드러내는 개구부를 가지고 상기 소스 전극 및 상기 드레인 전극 상에 형성된 화소 정의막과;
    상기 화소 정의막의 개구부를 통해 드러난 상기 화소 전극의 발광 영역 위에 형성된 유기 발광층; 그리고
    상기 유기 발광층 위에 형성된 공통 전극
    을 더 포함하는 유기 발광 표시 장치.
  9. 제8항에서,
    상기 반도체층과 동일한 층에 다결정 규소로 형성된 제1 캐패시터 전극과, 상기 게이트 전극과 동일한 층에 동일한 구조로 형성된 제2 캐패시터 전극을 더 포함하는 유기 발광 표시 장치.
  10. 기판 본체 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 투명 도전층 및 게이트 금속층을 차례로 형성하는 단계;
    상기 투명 도전층 및 상기 게이트 금속층을 함께 패터닝하여 투명 도전층부 및 게이트 금속층부를 포함하는 복층 구조를 갖는 화소 전극 중간체와 게이트 전극 을 형성하는 단계;
    상기 화소 전극 중간체 및 상기 게이트 전극 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 상기 화소 전극 중간체의 일부를 드러내는 개구부를 형성하는 단계;
    상기 층간 절연막 상에 데이터 금속층을 형성하는 단계; 그리고
    상기 데이터 금속층을 패터닝하여 소스 전극 및 드레인 전극을 형성하고 상기 층간 절연막의 개구부를 통해 드러난 상기 화소 전극 중간체의 게이트 금속층부를 제거하여 화소 전극을 형성하는 단계
    를 포함하는 유기 발광 표시 장치 제조 방법.
  11. 제10항에서,
    상기 층간 절연막의 개구부 내에 위치하는 상기 데이터 금속층과 상기 게이트 금속층부는 동일한 식각 공정을 통해 연속적으로 식각되어 제거되는 유기 발광 표시 장치 제조 방법.
  12. 제11항에서,
    상기 화소 전극은 상기 투명 도전층부로 형성된 발광 영역과, 상기 투명 도전층부 및 상기 게이트 금속층부로 형성된 비발광 영역으로 구분되는 유기 발광 표시 장치 제조 방법.
  13. 제12항에서,
    상기 기판 본체와 상기 게이트 절연막 사이에 반도체층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법.
  14. 제13항에서,
    상기 반도체층은 다결정 규소로 만들어지며, 상기 게이트 전극과 중첩되는 채널 영역과 상기 채널 영역의 양측에 형성된 소스 영역 및 드레인 영역으로 구분되는 유기 발광 표시 장치 제조 방법.
  15. 제14항에서,
    상기 층간 절연막에 개구부를 형성할 때 상기 반도체층의 상기 소스 영역 및 상기 드레인 영역과 상기 화소 전극 중간체의 상기 비발광 영역을 각각 일부 드러내는 접촉 구멍들을 함께 형성하는 유기 발광 표시 장치 제조 방법.
  16. 제15항에서,
    상기 접촉 구멍들을 통해 상기 소스 전극은 상기 반도체층의 소스 영역과 연결되며, 상기 드레인 전극은 상기 반도체층의 드레인 영역 및 상기 화소 전극의 상기 비발광 영역과 각각 연결된 유기 발광 표시 장치 제조 방법.
  17. 제14항에서,
    상기 반도체층과 동일한 층에 다결정 규소로 형성된 제1 캐패시터 전극을 형성하는 단계와, 상기 게이트 전극과 동일한 층에 동일한 소재로 제2 캐패시터 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법.
  18. 제11항에서,
    상기 게이트 금속층과 상기 데이터 금속층은 서로 동일한 소재로 형성된 유기 발광 표시 장치 제조 방법.
  19. 제11항에서,
    상기 게이트 전극의 게이트 금속층부과 상기 소스 전극 및 상기 드레인 전극은 구리(Cu) 및 알루미늄(Al) 중 어느 하나로 형성된 금속막과 몰리브덴(Mo)으로 형성된 금속막을 포함하는 다층막으로 형성된 유기 발광 표시 장치 제조 방법.
  20. 제10항 내지 제19항 중 어느 한에서,
    상기 소스 전극 및 상기 드레인 전극 상에 상기 화소 전극의 발광 영역을 드러내는 개구부를 갖는 화소 정의막을 형성하는 단계;
    상기 화소 정의막의 개구부를 통해 드러난 상기 화소 전극의 발광 영역 위에 유기 발광층을 형성하는 단계; 그리고
    상기 유기 발광층 위에 공통 전극을 형성하는 단계
    를 더 포함하는 유기 발광 표시 장치 제조 방법.
KR1020090110479A 2009-11-16 2009-11-16 유기 발광 표시 장치 및 그 제조 방법 Active KR101117642B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090110479A KR101117642B1 (ko) 2009-11-16 2009-11-16 유기 발광 표시 장치 및 그 제조 방법
JP2010160680A JP5329487B2 (ja) 2009-11-16 2010-07-15 有機発光表示装置及びその製造方法
US12/926,377 US8405084B2 (en) 2009-11-16 2010-11-15 Organic light emitting diode display and method for manufacturing the same
TW099139430A TWI591816B (zh) 2009-11-16 2010-11-16 有機發光二極體顯示器及其製造方法
JP2012188993A JP5378584B2 (ja) 2009-11-16 2012-08-29 有機発光表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110479A KR101117642B1 (ko) 2009-11-16 2009-11-16 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110053804A KR20110053804A (ko) 2011-05-24
KR101117642B1 true KR101117642B1 (ko) 2012-03-05

Family

ID=44010637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110479A Active KR101117642B1 (ko) 2009-11-16 2009-11-16 유기 발광 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8405084B2 (ko)
JP (2) JP5329487B2 (ko)
KR (1) KR101117642B1 (ko)
TW (1) TWI591816B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020945B1 (ko) * 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR20120003640A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 장치의 제조 방법
KR101780250B1 (ko) * 2010-09-24 2017-09-22 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101806405B1 (ko) * 2011-06-29 2017-12-08 삼성디스플레이 주식회사 평판 표시 장치용 백 플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101810051B1 (ko) * 2011-08-09 2017-12-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101924078B1 (ko) * 2012-03-30 2018-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR101899878B1 (ko) * 2012-03-30 2018-09-18 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR101915754B1 (ko) * 2012-05-08 2018-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR102092703B1 (ko) * 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102078022B1 (ko) * 2012-12-27 2020-02-17 엘지디스플레이 주식회사 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR102079252B1 (ko) * 2013-05-21 2020-04-08 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조 방법
KR102155370B1 (ko) 2013-12-02 2020-09-22 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
KR102237135B1 (ko) * 2014-07-14 2021-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104393017B (zh) * 2014-10-31 2017-12-15 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
KR102435391B1 (ko) * 2015-09-25 2022-08-23 삼성디스플레이 주식회사 표시 장치
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102466445B1 (ko) * 2017-12-18 2022-11-10 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108258024B (zh) * 2018-01-29 2022-01-07 上海天马微电子有限公司 显示面板和显示装置
CN113540076B (zh) * 2021-07-20 2024-11-05 立讯电子科技（昆山）有限公司 一种开关元件和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051821A1 (en) 2002-09-13 2004-03-18 Hsin-An Cheng Pixel structure of thin-film transistor liquid crystal display
US20060092341A1 (en) 2004-11-02 2006-05-04 Wei-Kai Huang Thin film transistor array substrate and method for repairing the same
US20070103061A1 (en) 2005-11-10 2007-05-10 Shi-Hao Li Organic light emitting display

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JP2002134756A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100870019B1 (ko) 2002-09-18 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100579184B1 (ko) 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR101026812B1 (ko) * 2003-11-28 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100611653B1 (ko) 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기전계발광 표시장치와 그 제조방법
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
JP5164331B2 (ja) 2005-03-31 2013-03-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
KR20070102161A (ko) 2006-04-14 2007-10-18 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 이용한액정표시장치
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR101261605B1 (ko) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5412026B2 (ja) 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051821A1 (en) 2002-09-13 2004-03-18 Hsin-An Cheng Pixel structure of thin-film transistor liquid crystal display
US20060092341A1 (en) 2004-11-02 2006-05-04 Wei-Kai Huang Thin film transistor array substrate and method for repairing the same
US20070103061A1 (en) 2005-11-10 2007-05-10 Shi-Hao Li Organic light emitting display

Also Published As

Publication number Publication date
JP2013011899A (ja) 2013-01-17
US8405084B2 (en) 2013-03-26
JP5329487B2 (ja) 2013-10-30
JP2011107680A (ja) 2011-06-02
TWI591816B (zh) 2017-07-11
US20110114960A1 (en) 2011-05-19
TW201119030A (en) 2011-06-01
JP5378584B2 (ja) 2013-12-25
KR20110053804A (ko) 2011-05-24

Similar Documents

Publication Publication Date Title
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102158771B1 (ko) 유기 발광 표시 장치
CN101859793B (zh) 有机发光二极管显示器及其制造方法
KR102114398B1 (ko) 유기 발광 표시 장치
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102097023B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR101147414B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN1735302B (zh) 显示板
KR101975957B1 (ko) 유기 발광 표시 장치
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
KR20070117363A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
JP2001100655A (ja) Ｅｌ表示装置
KR20130024029A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102204915B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US20140141577A1 (en) Method of manufacturing thin film transistor array panel
KR20080056897A (ko) 유기 전계 발광 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091116

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 13

End annual number: 13