DE69328348T2

DE69328348T2 - Stromerfassungsschaltung

Info

Publication number: DE69328348T2
Application number: DE69328348T
Authority: DE
Inventors: Satoru Tanoi
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1992-12-28
Filing date: 1993-12-27
Publication date: 2000-12-28
Anticipated expiration: 2013-12-28
Also published as: KR100304813B1; EP0607614A3; DE69328348D1; US5489874A; US5514986A; KR100330915B1; US5498991A; US5510746A; EP0607614A2; EP0607614B1; US5504442A; KR940016264A; KR100313776B1; US5519348A

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung betrifft eine verbesserte Leseschaltung, die ein kleines Eingangsstromsignal lesen bzw. erfassen und eine große Spannungsänderung erzeugen kann, und eine neue Negativ-Widerstandsschaltung.
Der wohlbekannte Vorteil bei einer Verwendung von Stromsignalen mit kleinen Spannungsänderungen in integrierten Schaltungen besteht darin, daß diese Signale über lange Verbindungsleitungen schnell übertragen werden können. Beispielsweise in einem Nurlesespeicher (ROM), einem statischen Direktzugriffsspeicher (SRAM) oder einem dynamischen Direktzugriffsspeicher (DRAM) können Stromsignale für eine schnelle Übertragung von Daten über Datenleitungen verwendet werden. Leseschaltungen müssen dann die Datensignale aus einem Strom in eine Spannungsform umwandeln, um Transistoren zu treiben und um zu ermöglichen, daß die Speichervorrichtung die Daten in einem standardmäßigen Spannungssignalmode ausgibt.
Eine herkömmliche Leseschaltung von diesem Typ weist die folgenden Elemente auf, die zwischen einem Leistungsversorgungsanschluß und Erde in Reihe gekoppelt sind: einen ersten Widerstand, einen Eingangsanschluß, einen Transistor, einen Ausgangsanschluß und einen zweiten Widerstand. Der Transistor wird durch einen Verstärker gesteuert, der eine Eingabe vom Ausgangsanschluß empfängt, was eine positive Rückkoppelschleife erzeugt. Eine positive Rückkopplung ermöglicht, daß eine kleine Änderung beim Strom am Eingangsanschluß eine große Spannungsänderung am Ausgangsanschluß erzeugt.
Fig. 1 zeigt einen Teil eines DRAM, der diese herkömmliche Leseschaltung verwendet. Die Symbole VCC und GND zeigen jeweils das Leistungsversorgungspotential und Erde an.
Die Umschaltschaltung 1 ist eine einer großen Anzahl von gleichen bzw. ähnlichen Umschaltschaltungen, die mit einer Datenleitung DL gekoppelt sind, die den Eingangsanschluß IN einer Leseschaltung 2 versorgt. Der Ausgangsanschluß OUT der Leseschaltung 2 ist mit einem Differential-Spannungsverstärker einer nächsten Stufe (in der Zeichnung nicht gezeigt) gekoppelt.
Die Umschaltschaltung 1 weist n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistoren (die hierin nachfolgend N-MOSFETs genannt werden) 1a und 1b auf, die zwischen der Datenleitung DL und Erde in Reihe gekoppelt sind. Der Gateanschluß des N- MOSFET 1a ist mit einer Spaltenauswahlleitung CL gekoppelt; der Gateanschluß des N-MOSFET 1b ist mit einer Bitleitung BL gekoppelt.
Die Leseschaltung 2 ist zum Zwecke der Erklärung in drei Blöcke aufgeteilt worden: eine Datenleitungs-Lastschaltung 3, einen Strom-zu-Spannungs-Wandler 4 und einen invertierenden Verstärker 5. In der Lastschaltung 3 stellt ein p-Kanal- Metalloxid-Halbleiter-Feldeffekttransistor (hierin nachfolgend P-MOSFET genannt) 3a, dessen Gateanschluß mit Erde gekoppelt ist, einen Lastwiderstand zwischen VCC und dem Eingangsanschluß IN zur Verfügung. Im Strom-zu-Spannungs- Wandler 4 sind ein P-MOSFET 4a und ein N-MOSFET 4b zwischen dem Eingangsanschluß IN und Erde in Reihe gekoppelt. Der Drainanschluß des P- MOSFET 4a, der Drainanschluß und der Gateanschluß des N-MOSFET 4b und der Ausgangsanschluß OUT sind am Knoten N&sub1; gekoppelt. Der N-MOSFET 4b stellt einen Stromlesewiderstand bzw. einen Stromerfassungswiderstand zwischen dem Knoten N&sub1; und Erde zur Verfügung. Der Gateanschluß des P-MOSFET 4a ist mit einem Knoten N&sub2; gekoppelt.
Der invertierende Verstärker 5 hat einen Eingangsknoten Ain, der mit dem Knoten N&sub1; gekoppelt ist und einen Ausgangsknoten Aout, der mit dem Knoten N&sub2; gekoppelt ist, und weist einen P-MOSFET 5a und einen N-MOSFET 5b auf, die zwischen VCC und Erde in Reihe gekoppelt sind. Der Gateanschluß und der Drain-Anschluß des P-MOSFET 5a sind mit dem Ausgangsknoten Aout gekoppelt. Der Drainanschluß des N-MOSFET 5b ist mit dem Ausgangsknoten Aout gekoppelt, und sein Gateanschluß ist mit dem Eingangsknoten Ain gekoppelt.
Während eines normalen Betriebs wird die Datenleitung DL auf ein Potential nahe VCC vorgespannt, wobei das Potential durch den Stromfluß durch den Last-P- MOSFET 3a gesteuert wird. Ein bestimmter Vorspannungsstrom I fließt von VCC durch die Lastschaltung 3 zum Strom-zu-Spannungs-Wandler 4. Wenig oder kein Strom fließt zwischen der Lastschaltung 3 und der Datenleitung DL.
Wenn ein Lesezugriff in einer Aktivierung von CL und BL resultiert, was die Transistoren 1a und 1b in der Umschaltschaltung 1 einschaltet, dann wird etwas dieses Vorspannungsstroms I vom Strom-zu-Spannungs-Wandler 4 zur Datenleitung DL abgeleitet. Die resultierende Reduktion -ΔI im Stromfluß durch den Strom-zu-Spannungs-Wandler 4 reduziert das Potential am Knoten N&sub1;, so daß das Potential am Eingangsanschluß Ain des invertierenden Verstärkers 5 abfällt. Das Potential am Ausgangsanschluß Aout (Knoten N&sub2;) steigt daher an, was die Leitfähigkeit des P-MOSFET 4a reduziert. Ein Stromfluß durch den Strom-zu- Spannungs-Wandler 4 wird dadurch noch weiter reduziert, was eine positive Rückkopplung einstellt, die schnell eine große Spannungsschwingung am Ausgangsanschluß OUT erzeugt.
Die Reduktion in bezug auf den Stromfluß durch den Strom-zu-Spannungs- Wandler 4 wird teilweise durch den erhöhten Stromfluß auf der Datenleitung DL ausgeglichen, so daß die Änderung in bezug auf den Strom, der durch die Lastschaltung 3 fließt, klein ist. Die Änderung in bezug auf das Potential am Eingangsanschluß IN ist daher gering; die Spannungsänderung auf der Datenleitung DL wird klein gehalten. Idealerweise gleicht die Stromerhöhung ΔI auf der Datenleitung DL der Stromerniedrigung -ΔI im Strom-zu-Spannungs-Wandler 4, wie es in Fig. 1 gezeigt ist, in welchem Fall eine große Ausgangsspannungsänderung ohne Spannungsänderung auf der Datenleitung DL erhalten wird.
Die herkömmliche Leseschaltung 2 ist jedoch nicht ideal. Sie hat Probleme im Hinblick auf sowohl den Entwurf als auch den Betrieb, wie es als nächstes diskutiert wird.
Ein Problem entsteht aus der Gleichheit zwischen der linken Seite der Schaltung, die die Last 3 und den Strom-zu-Spannungs-Wandler 4 aufweist und in Fig. 1 als Schaltung A bezeichnet ist, und der rechten Seite, die den invertierenden Verstärker 5 aufweist und als Schaltung B bezeichnet ist.
Die Schaltung B hat Ain als ihren Eingang und Aout als ihren Ausgang. Die Eingangs-Ausgangs-Kennlinie der Schaltung B ist so, daß das Potential bei Aout abfällt, wenn das Potential bei Ain ansteigt, und das Potential bei Aout ansteigt, wenn das Potential bei Ain abfällt.
Die Schaltung A kann derart angesehen werden, daß sie einen Knoten N&sub2; als ihren Eingang und einen Knoten N&sub1; als ihren Ausgang hat. Die Schaltung A hat dann eine gleiche Eingangs-Ausgangs-Kennlinie: das Potential am Knoten N&sub1; fällt ab, wenn das Potential am Knoten N&sub2; ansteigt, und steigt an, wenn das Potential am Knoten N&sub2; abfällt.
Die Schaltung A und die Schaltung B sind über Kreuz gekoppelt: der Eingangsknoten von jeder ist mit dem Ausgangsknoten der anderen gekoppelt. Sie arbeiten daher an einem Punkt, wo sich ihre Eingangs-Ausgangs-Kennlinien schneiden, aber aufgrund der Gleichheit ihrer Kennlinien ist der Schnittpunkt möglicherweise nicht eindeutig definiert. Dies kann dazu führen, daß die Leseschaltung 2 zwischen zwei Arbeitspunkten oszilliert.
Die über Kreuz gekoppelte Konfiguration in Fig. 1 ist darüber hinaus gleich der Konfiguration eines Latches, der zwei Inverter aufweist, die in einer Schleife gekoppelt sind. Die Leseschaltung 2 hat eine entsprechende Tendenz zur Zwischenspeicherung, und bleibt dann ungeachtet von Änderungen in bezug auf den Strom beim Eingangsanschluß IN im hohen oder niedrigen Ausgangszustand.
Ein weiteres Problem besteht darin, daß eine große Ausgangsspannungsänderung am Ausgangsanschluß OUT eine große Änderung am Eingangsknoten Ain des invertierenden Verstärkers 5 zur Folge hat, und somit an seinem Ausgangsknoten Aout, was die Verstärkung der positiven Rückkoppefschleife erhöht. Die Ausgangsspannungsänderung kann demgemäß nicht unabhängig von der Schleifenverstärkung entworfen werden; die eine hängt von der anderen ab.
Ein weiteres Problem bei der herkömmlichen Leseschaltung 2 wird klar, wenn sie in einem DRAM mit einem Seitenmode verwendet wird, in welchem eine Wortleitung aktiv bleibt, während auf Speicherzellen in unterschiedlichen Spalten an jener Wortleitung zugegriffen wird. Während eines solchen Seitenzugriffs sind die Spannungsschwingungen auf den Bitleitungen zuerst klein, und nur geringe Änderungen in bezug auf den Strom treten auf, der auf der Datenleitung DL fließt. Wenn jedoch ein Zugriff auf dieselbe Wortleitung andauert, erhöhen sich die Spannungsänderungen auf den Bitleitungen mit entsprechenden größeren Änderungen in bezug auf den Stromfluß auf der Datenleitung DL. Wenn der Last- P-MOSFET 3a für ein zuverlässiges Lesen bzw. Erfassen von kleinen Stromänderungen auf der Datenleitung DL entworfen ist, dann kann dann, wenn die Stromänderungen größer werden, der P-MOSFET 3a beginnen, in die Sättigung zu kommen, was unerwünschte große Potentialänderungen auf der Datenleitung DL zuläßt. Das bedeutet, daß die Leseschaltung 2 einen ungeeigneten Dynamikbereich für einen Seitenmode-Betrieb in einem DRAM hat.
Der Dynamikbereich kann unter Verwendung eines N-MOSFET mit einem Gateanschluß und einem Drainanschluß, die miteinander verbunden sind, als den Lasttransistor erweitert werden. Wenn jedoch dieser Typ von Last verwendet wird, wird es unmöglich, die Datenleitung DL nahe von VCC vorzuspannen. Dies führt insbesondere bei niedrigen Versorgungsspannungen zu Problemen in bezug auf eine Betriebsgeschwindigkeit und einen Betriebsspielraum.
Aus US-A-4 758 749 ist ein Stromleseverstärker bekannt, der N-Kanal-Transistoren verwendet. Ein Eingangsanschluß ist direkt mit dem Gateanschluß eines ersten Transistors gekoppelt, der als Inverter mit hoher Verstärkung arbeitet. Ein Verarmungs-Lasttransistor entwickelt ein Signal resultierend aus dem Stromfluß im ersten Transistor. Der Drainanschluß des ersten Transistors ist direkt mit dem Gateanschluß eines weiteren Transistors gekoppelt, dessen Sourceanschluß zum Eingangsanschluß rückgekoppelt ist. Diese Schaltungskonfiguration erzeugt eine negative Rückkoppelschleife mit hoher Verstärkung um den Eingangsanschluß, deren Spannung nahe der Schwelle des ersten Transistors stabilisiert ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, eine Leseschaltung zu schaffen, die für einen Betrieb bei niedrigen Versorgungsspannungen geeignet ist.
Es ist eine weitere Aufgabe, eine Leseschaltung mit einem stabilen Betrieb zu schaffen.
Es ist eine weitere Aufgabe, eine Leseschaltung mit einem weiten Dynamikbereich zu schaffen.
Es ist eine weitere Aufgabe, eine Leseschaltung mit hoher Verstärkung zu schaffen.
Es ist eine weitere Aufgabe, eine Leseschaltung mit einer einfachen Konfiguration zu schaffen.
Es ist eine weitere Aufgabe, eine Leseschaltung zu schaffen, die auf einfache Weise hergestellt werden kann.
Es ist eine weitere Aufgabe, eine Leseschaltung mit einer Schleifenverstärkung und einer Ausgangssignaländerung zu schaffen, die unabhängig entwerfbar sind.
Ein erster Aspekt der Erfindung ist im Anspruch 1 definiert.
Ein zweiter Aspekt der Erfindung ist durch den Anspruch 5 definiert.
Gemäß einem weiteren Aspekt der Erfindung weist ein invertierender Verstärker einen Eingangsknoten, einen Ausgangsknoten, eine Negativ- Widerstandsschaltung, die einen veränderlichen bzw. einstellbaren bzw. variablen negativen Widerstand zwischen dem Ausgangsknoten und einem festen Potential in Antwort auf das Potential des Eingangsknotens zur Verfügung stellt, und eine Widerstandsschaltung, die zwischen dem Ausgangsknoten und einem zweiten festen Potential gekoppelt ist, aufweist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Diagramm einer herkömmlichen Leseschaltung.
Fig. 2 ist ein schematisches Diagramm einer ersten Leseschaltung.
Fig. 3 ist ein schematisches Diagramm einer zweiten Leseschaltung.
Fig. 4 stellt Eingangs-Ausgangs-Kennlinien der Schaltung A und der Schaltung B in den Fig. 2 und 3 dar.
Fig. 5 ist ein schematisches Diagramm einer dritten Leseschaltung.
Fig. 6 ist ein schematisches Diagramm einer vierten Leseschaltung.
Fig. 7 stellt die Lastkurve der Lastschaltung in Fig. 6 dar.
Fig. 8 ist ein schematisches Diagramm einer fünften Leseschaltung.
Fig. 9 stellt Volt-Ampere-Kennlinien verschiedener Transistoren in Fig. 8 dar.
Fig. 10 ist ein schematisches Diagramm einer Leseschaltung eines ersten Ausführungsbeispiels gemäß der Erfindung.
Fig. 11 stellt Volt-Ampere-Kennlinien der Negativ-Widerstandsschaltung und der Widerstandsschaltung im Verstärker der Fig. 10 dar.
Fig. 12 ist eine erneute Zeichnung der Verstärkerschaltung in Fig. 10.
Fig. 13 stellt Eingangs-Ausgangs-Kennlinien der Schaltung A und der Schaltung B in Fig. 12 dar.
Fig. 14 ist ein schematisches Diagramm einer Leseschaltung eines zweiten Ausführungsbeispiels gemäß der Erfindung.
Fig. 15 stellt eine Modifikation der Verstärkerschaltung in Fig. 8 dar.
Fig. 16 stellt eine Modifikation der Verstärkerschaltung in Fig. 15 dar, die identisch zur Verstärkerschaltung in Fig. 14 ist.
Fig. 17 ist ein schematisches Diagramm einer Widerstandsschaltung.
Fig. 18 ist ein schematisches Diagramm einer Negativ- Widerstandsschaltung.
Fig. 19 ist ein weiteres schematisches Diagramm der Negativ- Widerstandsschaltung der Fig. 18, das Ströme und Potentiale darstellt.
Fig. 20 stellt Volt-Ampere-Kennlinien der Transistoren in den Fig. 18 und 19 dar.
Fig. 21 stellt eine Volt-Ampere-Kennlinie der Negativ-Widerstandsschaltung in den Fig. 18 und 19 dar.
Fig. 22 stellt weitere Volt-Ampere-Kennlinien der Negativ- Widerstandsschaltung in den Fig. 18 und 19 dar.
Fig. 23 stellt eine Modifikation der Negativ-Widerstandsschaltung in Fig. 18 dar.
Fig. 24 stellt eine weitere Modifikation der Negativ-Widerstandsschaltung in Fig. 18 dar.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Nun werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten illustrativen Zeichnungen beschrieben. Diese Zeichnungen beschränken den Schutzumfang der Erfindung nicht.
Bei den Diskussionen der Schaltungscharakteristiken wird, solange es nicht anders angegeben ist, angenommen sein, daß N-MOSFETs in einem geerdeten Substrat ausgebildet sind, und P-MOSFETs in einem Substrat, das auf VCC vorgespannt ist, wie es in komplementären Metalloxidhalbleiter-(CMOS-)Schaltungen normal ist. Solange nichts anderes angegeben ist, werden alle Transistoren Anreicherungsmode-MOSFETs sein.
VTNN wird die Schwellen-Gate-Source-Spannung eines N-MOSFET mit einem beliebigen Sourcepotential bezeichnen. VTN wird die Schwellen-Gate-Source- Spannung bezeichnen, wenn der Sourceanschluß geerdet ist. Unter der Annahme eines geerdeten Substrats gilt dann, wenn das Sourcepotential höher als Erde ist, VTNN > VTN.
Gleichermaßen wird VTPP die (negative) Schwellen-Gate-Source-Spannung eines P-MOSFET mit einem beliebigen Sourcepotential bezeichnen, und VTP die Schwellen-Gate-Source-Spannung, wenn der Sourceanschluß mit VCC gekoppelt ist. Unter der Annahme eines Substrats, das auf VCC vorgespannt ist, gilt dann, wenn das Sourcepotential kleiner als VCC ist, VTPP > VTP .
In CMOS-Schaltungen sind VTN und VTP normalerweise im wesentlichen gleich. Auch dies wird angenommen.

1. Beispiel

Fig. 2 zeigt eine Leseschaltung.
Der Eingangsanschluß IN dieser Leseschaltung ist mit einem Knoten N&sub1;&sub1; gekoppelt. Eine Widerstands-Lastschaltung 10 ist zwischen dem Knoten N&sub1;&sub1; und VCC gekoppelt. Ein Strom-zu-Spannungs-Wandler 12 ist zwischen dem Knoten N&sub1;&sub1; und Erde gekoppelt. Der Strom-zu-Spannungs-Wandler 12 weist einen P-MOSFET 14 und eine Widerstandsschaltung 16 auf, die in Reihe gekoppelt sind. Der Sourceanschluß des P-MOSFET 14 ist mit dem Knoten N&sub1;&sub1; gekoppelt, sein Gateanschluß ist mit einem Knoten N&sub1;&sub2; gekoppelt, und sein Drainanschluß ist mit einem Ende der Widerstandsschaltung 16 und mit dem Ausgangsanschluß OUT der Leseschaltung gekoppelt. Das andere Ende der Widerstandsschaltung 16 ist mit Erde gekoppelt.
Die Knoten N&sub1;&sub1; und N&sub1;&sub2; sind jeweils mit dem Eingangsknoten Ain und dem Ausgangsknoten Aout eines invertierenden Verstärkers 18 gekoppelt. Der invertierende Verstärker 18 weist einen Verarmungsmode-P-MOSFET 20 auf, der mit einer Widerstandsschaltung 22 in Reihe gekoppelt ist. Der Sourceanschluß des Verarmungsmode-P-MOSFET 20 ist mit VCC gekoppelt, sein Gateanschluß ist mit dem Eingangsknoten Ain gekoppelt, und sein Drainanschluß ist mit einem Ende der Widerstandsschaltung 22 und dem Ausgangsknoten Aout gekoppelt. Das andere Ende der Widerstandsschaltung 22 ist mit Erde gekoppelt.
Als nächstes wird der Betrieb dieser Leseschaltung beschrieben.
In Abhängigkeit von anderen externen Schaltungen (die nicht gezeigt sind), mit welchen die Leseschaltung verbunden ist, wird unter normalen Umständen ein kleiner Vorspannungsstrom I&sub1; (der möglicherweise Null ist) beim Eingangsanschluß IN nach innen oder nach außen fließen. In der Zeichnung wird der Eingangsanschluß IN derart angesehen, daß er eine Stromquelle in bezug auf externe Schaltungen ist, wobei I&sub1; nach außen fließt. Wenn der Fluß tatsächlich nach innen erfolgt, dann ist I&sub1; negativ.
Die Leseschaltung und ihre angeschlossenen Schaltungen sind vorzugsweise so entworfen, daß der Eingangsanschluß IN unter normalen Umständen auf ein Potential nahe VCC vorgespannt ist. Dies kann beispielsweise durch Vorsehen des P-MOSFET 14 und der Widerstandsschaltung 16 mit ausreichend hohen Widerstandswerten durchgeführt werden.
Ein zweiter Vorspannungsstrom I&sub2; fließt von der Datenleitungs-Lastschaltung 10 zum Strom-zu-Spannungs-Wandler 12. Der P-MOSFET 14 ist entworfen, um unter normalen Betriebsbedingungen in der Sättigung zu sein, was I&sub2; eher von der Gate- Source-Spannung als von der Drain-Source-Spannung des P-MOSFET 14 abhängig macht. Das Potential des Eingangsanschlusses IN hängt vom gesamten Stromfluß (I&sub1; + I&sub2;) durch die Lastschaltung 10 ab.
Es soll nun angenommen werden, daß ein Stromsignal am Eingangsanschluß IN empfangen wird, was dazu führt, daß sich der Strom I&sub1; um ΔI&sub1; erhöht. Der erhöhte Strom erzeugt einen größeren Spannungsabfall über der Lastschaltung 10, so daß das Potential des Eingangsanschlusses IN (und des Knotens N&sub1;&sub1;) geringfügig kleiner wird. Diese Verkleinerung wird durch den invertierenden Verstärker 18 invertiert und verstärkt, was den Pegel des Knotens N&sub1;&sub2; erhöht. Da das Source- Potential des P-MOSFET 14 abgefallen ist und sein Gate-Potential angestiegen ist, wird seine Gate-Source-Spannung in bezug auf einen Absolutwert reduziert.
Die reduzierte Gate-Source-Spannung erzeugt eine entsprechende Reduzierung in bezug auf die Leitfähigkeit des P-MOSFET 14. Der Strom I&sub2;, der durch den Strom- zu-Spannungs-Wandler 12 fließt, nimmt um einen Betrag ΔI&sub2; ab. Das Ergebnis ist eine Potentialänderung von -ΔI&sub2; · R am Ausgangsanschluß OUT, wobei R der Widerstandswert der Widerstandsschaltung 16 ist. Eine erwünschte Ausgangsspannungsschwingung kann durch eine geeignete Auswahl von R erhalten werden.
Die Leseschaltung kann so entworfen sein, daß ΔI&sub1; und ΔI&sub2; im wesentlichen gleich sind, in welchem Fall die Nettoänderung in bezug auf den Stromfluß durch die Lastschaltung 10 nahezu Null ist. Das Potential des Eingangsanschlusses IN bleibt dann im wesentlichen fest. Ein Ausgangssignal mit einer großen Spannungsschwingung kann demgemäß aus einem Eingangsstromsignal erhalten werden, während am Eingangsanschluß IN nur eine geringe Spannungsschwingung verursacht wird.
Diese Leseschaltung ist für eine Anwendung bei einer niedrigen Spannungsversorgung VCC gut geeignet. Ein Grund dafür ist, daß der Verarmungsmode-P-MOSFET 20 selbst dann leitet, wenn sein Gate-Potential VCC ist. Dies ermöglicht, daß der Eingangsanschluß IN auf einen Pegel vorgespannt wird, der beliebig nahe zu VCC ist, ohne den invertierenden Verstärker 18 außerhalb des Dynamikbereichs zu zwingen. Ein Potential nahe VCC kann daher an den Strom-zu-Spannungs-Wandler 12 angelegt werden, was eine adäquate Betriebsgeschwindigkeit und einen adäquaten Betriebsspielraum selbst dann zur Verfügung stellt, wenn VCC niedrig ist.
Weil der Eingangsknoten Ain des invertierenden Verstärkers 18 mit dem Eingangsanschluß IN gekoppelt ist, statt mit dem Ausgangsanschluß OUT, ist die Leseschaltung auch in bezug auf die Betriebsstabilität überragend. Insbesondere hat sie keine positive Rückkoppelschleifen und somit keine Tendenz zum Zwischenspeichern. Eine Rückkopplung existiert zwischen den Knoten N&sub1;&sub1; und N&sub1;&sub2;, aber diese Rückkoppelschleife ist negativ; sie neigt dazu, die Potentiale dieser Knoten zu stabilisieren. Weitere Details werden in Fig. 4 gezeigt.
Die Schaltungsparameter sind auch einfach zu entwerfen. Zum Einstellen der Ausgangsspannungsschwingung genügt es, den Widerstandswert der Widerstandsschaltung 16 einzustellen. Zum Einstellen der Schleifenverstärkung zwischen den Knoten N&sub1;&sub1; und N&sub1;&sub2; genügt es, die Verstärkung des invertierenden Verstärkers 18 einzustellen, oder die Sättigung des P-MOSFET 14 durch Ändern des Vorspannungspotentials seines Gateanschlusses einzustellen. Ein besonderer Vorteil besteht darin, daß die Schleifenverstärkung und die Ausgangsspannungsschwingung unabhängig eingestellt werden können.

2. Beispiel

Dieses Beispiel, das in Fig. 3 gezeigt ist, ist eine spezifischere Implementierung des ersten Beispiels. Die Lastschaltung 10 weist nun einen P-MOSFET 24 mit geerdetem Gateanschluß auf. Die Widerstandsschaltung im Strom-zu-Spannungs- Wandler 12 weist einen N-MOSFET 26 mit Gateanschluß und Drainanschluß, die miteinander verbunden sind, auf. Die Widerstandsschaltung im invertierenden Verstärker 18 weist einen N-MOSFET 28 mit Gateanschluß und Drainanschluß, die miteinander verbunden sind, auf. Sonst ist die Konfiguration dieselbe wie in Fig. 2 und dieselben Bezugszeichen sind verwendet.
Ein Vorteil der Schaltungskonfiguration der Fig. 3 besteht darin, daß eine Verwendung des N-MOSFET 28 mit Gateanschluß und Drainanschluß, die verbunden sind, als das Widerstandselement im invertierenden Verstärker 18 die Spannungsschwingung am Verstärkerausgangsknoten Aout beschränkt. Dies reduziert die Schleifenverstärkung, liefert aber einen weiteren Dynamikbereich, was ermöglicht, daß größere Potentialschwankungen am Eingangsanschluß IN toleriert werden, während der P-MOSFET 14 in der Sättigung gehalten wird.
Da das zweite Beispiel ein Fall des ersten Beispiels ist, beinhaltet es die beim ersten Beispiel angegebenen Vorteile: es ist zur Anwendung bei niedrigen Versorgungsspannungen geeignet, eine unabhängige Einstellbarkeit der Ausgangsspannungsschwingung und der Schleifenverstärkung und eine Betriebsstabilität. Nun wird die Stabilität detaillierter beschrieben.
In den Fig. 2 und 3 kann die Leseschaltung in eine Schaltung A, die aus der Lastschaltung 10 und dem Strom-zu-Spannungs-Wandler 12 besteht, und eine Schaltung B, die aus dem invertierenden Verstärker 18 besteht, aufgeteilt werden. Die Schaltung A kann derart angesehen werden, daß sie einen Knoten N&sub1;&sub1; als ihren Eingang und einen Knoten N&sub1;&sub2; als ihren Ausgang hat, während die Schaltung B Ain als ihren Eingang und Aout als ihren Ausgang hat. Die Schaltungen A und B sind wechselseitig über Kreuz gekoppelt; der Eingang von jeder ist mit dem Ausgang der anderen gekoppelt.
Fig. 4 ist ein Diagramm der Eingangs-Ausgangs-Spannungskennlinien der Schaltungen A und B. Die horizontale Achse zeigt das Potential des Knotens N&sub1;&sub2; (Aout) an, welcher der Eingangsknoten der Schaltung A und der Ausgangsknoten der Schaltung B ist. Die vertikale Achse zeigt das Potential des Knotens N&sub1;&sub1; (Ain) an, welcher der Ausgangsknoten der Schaltung A und der Eingangsknoten der Schaltung B ist. Die Kurve CA ist die Eingangs-Ausgangs-Kennlinie der Schaltung A, die Kurve CB ist die Eingangs-Ausgangs-Kennlinie der Schaltung B.
Die Schaltung A arbeitet als Source-Folger: wenn ihr Eingangspotential am Knoten N&sub1;&sub2; ansteigt, steigt auch ihr Ausgangspotential am Knoten N&sub1;&sub1; an. Die Schaltung B ist ein invertierender Verstärker: wenn ihr Eingangspotential am Knoten Ain ansteigt, fällt ihr Ausgangspotential am Knoten Aout V ab. Demgemäß sind die Kennlinienkurven CA und GB im wesentlichen in rechtwinkligen Richtungen orientiert und schneiden sich an einem einzigen Arbeitspunkt P. Da nur ein einziger Arbeitspunkt P existiert, wird eine äußerst stabile Schaltung erhalten, die keine Tendenz zum Oszillieren hat.

3. Beispiel

Dieses Beispiel, das in Fig. 5 gezeigt ist, ist eine weitere Implementierung des ersten Beispiels und ist identisch zum zweiten Beispiel, außer für die Konfiguration des invertierenden Verstärkers 30. Elemente, die den Fig. 2 und 3 gemeinsam sind, haben dieselben Bezugszeichen.
Der invertierende Verstärker 30 in Fig. 5 unterscheidet sich vom invertierenden Verstärker 18 in Fig. 3 darin, daß der Gateanschluß des N-MOSFET 28 mit dem Eingangsknoten Ain gekoppelt ist, statt mit dem Drainanschluß des N-MOSFET 28. Sonst ist die Schaltungskonfiguration dieselbe wie Fig. 3.
Durch Koppeln des Gateanschlusses des N-MOSFET 28 mit dem Verstärker- Eingangsknoten Ain erhöht dieses Beispiel die Verstärkung des invertierenden Verstärkers 30. Die Schleifenverstärkung der Leseschaltung wird daher verbessert, obwohl ihr Dynamikbereich etwas eingeengt wird. Dieses Beispiel ist in bezug auf den Betrieb grundsätzlich gleich dem ersten und dem zweiten Beispiel und liefert gleiche Vorteile, so daß weitere Details weggelassen werden.

4. Beispiel

Dieses Beispiel ist in Fig. 6 dargestellt. Elemente, die gleich den Fig. 2, 3 und 5 sind, haben dieselben Bezugszeichen.
Diese Leseschaltung weist eine Lastschaltung 32 auf, und denselben Strom-zu- Spannungs-Wandler 12 und denselben invertierenden Verstärker 18 (die nun durch einziges Symbol angezeigt sind) wie in Fig. 2. Ihr Grundbetrieb ist derselbe wie bei den ersten drei Beispielen. Eine Beschreibung der identischen Schaltungselemente und des Grundbetriebs wird weggelassen, um die Aufmerksamkeit auf die charakteristischen Eigenschaften der Lastschaltung 32 zu konzentrieren.
Die Lastschaltung 32 weist einen P-MOSFET 24 auf, der zwischen VCC und einem Last-Eingangsknoten Lin gekoppelt ist, der mit dem Knoten N&sub1;&sub1; gekoppelt ist. Der Gateanschluß des P-MOSFET 24 ist durch einen Pegelschieber 34 mit demselben Knoten Lin gekoppelt. Der Pegelschieber 34 empfängt ein Eingangspotential vom Knoten Lin, schiebt dieses Potential um einen Betrag VSHF nach unten und liefert das nach unten verschobene Potential als Ausgang zum Gateanschluß des P- MOSFET 24. Der Absolutwert VSHF der Verschiebung sollte größer als VTP sein, so daß der Eingangsanschluß IN und der Knoten Lin nahe VCC vorgespannt sein können, ohne einen Stromfluß durch den P-MOSFET 24 abzutrennen.
Wenn das Eingangspotential VSHF ist, ist das Ausgangspotential des Pegelschiebers im wesentlichen null Volt. Jenseits dieser Stelle bleibt das Ausgangspotential im wesentlichen konstant, weil der Pegelschieber 34 keine Ausgangspotentiale unter dem Erdpotential erzeugen kann.
Fig. 7 zeigt die Volt-Ampere-Lastkurve der Lastschaltung 32. Die horizontale Achse zeigt das Potential des Eingangsknotens Lin an, das mit VLIN bezeichnet ist; die vertikale Achse zeigt einen Strom an, der von VCC über den P-MOSFET 24 zum Knoten Lin fließt. Die durchgezogene Kurve L&sub1; ist die tatsächliche Lastkurve der Lastschaltung 32. Die gestrichelten Kurven L&sub2; und L&sub3; sind zur Erklärung hinzugefügt: die Kurve L&sub2; ist die Lastkurve, wenn das Gate-Potential VG des P- MOSFET 24 auf seinem maximalen erreichbaren Wert von VCC - VSHF gehalten wird; die Kurve L&sub3; ist die Lastkurve, wenn der Gateanschluß des P-MOSFET 24 geerdet ist (VG = 0 V). Die Kurve L&sub3; ist daher die Lastkurve der Lastschaltung 10 in den Fig. 3 und 5.
Um VLIN = VCC ist das Gate-Potential VG des P-MOSFET 24 nahe VCC - VSHF, und die Kurve L&sub1; ist nahe der Kurve L&sub2;. An einer Stelle, wo VLIN = VSHF gilt, vermischt sich die Kurve L&sub1; deshalb, weil VG = 0 gilt, mit der Kurve L&sub3;. Zwischen diesen zwei Werten ist die Kurve L&sub1; im wesentlichen linear. Es kann gesehen werden, daß die Kurve L&sub1; nach unten zu kleineren Werten von VLIN linearer bleibt, als die Kurve L&sub2;. Als Ganzes verhält sich die Lastschaltung 32 wie ein P-MOSFET mit einem erweiterten Triodenbereich und einem reduzierten Sättigungsbereich.
Verglichen mit der Lastschaltung 10 in den Fig. 3 und 5 und mit dem in Fig. 1 gezeigten Stand der Technik hat die Lastschaltung 32 des vierten Beispiels dann, wenn alle diese Lastschaltungen entworfen sind, um ein Sättigen bei gleichen Stromwerten zu beginnen, einen höheren äquivalenten Widerstandswert. Das bedeutet, daß die Schaltung in Fig. 6 bei gegebener selber maximaler zulässiger Stromschwingung kleine Stromsignale zuverlässiger erfassen kann. Alternativ dazu kann die Lastschaltung 32 in Fig. 6 für einen gegebenen äquivalenten Widerstandswert größere Strom- und Spannungsschwingungen tolerieren, bevor eine Sättigung der Kennlinien beginnt. Kurz gesagt hat das vierte Beispiel einen weiteren Dynamikbereich.
Die Lastschaltung 32 in Fig. 6 ist nicht nur auf Leseschaltungen anwendbar. Sie ist auch dann effektiv, wenn sie als Last in verschiedenen anderen Schaltungen verwendet wird, die Volt-Ampere-Kennlinien mit verbesserter Linearität erfordern.

5. Beispiel

Dieses Beispiel, das in Fig. 8 gezeigt ist, ist gleich dem vierten Beispiel, außer daß der Pegelschieber nun in der Verstärkerschaltung angeordnet ist. Elemente, die den Fig. 2, 3, 5 und 6 gemeinsam sind, haben dieselben Bezugszeichen.
Die Leseschaltung weist eine Lastschaltung 35 mit einem P-MOSFET 24, einen Strom-zu-Spannungs-Wandler 12 wie in Fig. 2 und eine Verstärkerschaltung 36 auf. Die Verstärkerschaltung 36 hat einen Eingangsknoten Ain, der mit dem Eingangsanschluß IN gekoppelt ist, einen ersten Ausgangsknoten Aout1, der mit dem Gateanschluß des P-MOSFET 14 gekoppelt ist, und einen zweiten Ausgangsknoten Aout2, der mit dem Gateanschluß des P-MOSFET 24 gekoppelt ist.
Diese Verstärkerschaltung 36 implementiert den Pegelschieber 34 und den invertierenden Verstärker 18 der Fig. 6 in einer einzigen Schaltung, die einen Verarmungsmode-P-MOSFET 38 mit einem Gateanschluß aufweist, der mit dem Eingangsknoten Ain gekoppelt ist, einen N-MOSFET 40 mit einem Gateanschluß, der gleichermaßen mit dem Eingangsknoten Ain gekoppelt ist, und einen Stromspiegel 42, der aus N-MOSFETs 46 und 48 besteht. Der Sourceanschluß des Verarmungsmode-P-MOSFET 38 ist mit VCC gekoppelt. Sein Drainanschluß ist mit einem Strom-Eingangsknoten Iin des Stromspiegels 42 gekoppelt, und mit dem ersten Ausgangsknoten Aout1. Der Drainanschluß des N-MOSFET 40 ist mit VCC gekoppelt, und sein Sourceanschluß ist mit einem Strom-Ausgangsknoten Iout des Stromspiegels 42 und mit dem zweiten Ausgangsknoten Aout2 gekoppelt.
Die Sourceanschlüsse der N-MOSFETs 46 und 48 im Stromspiegel 42 sind mit Erde gekoppelt. Ihre Gateanschlüsse sind mit dem ersten Ausgangsknoten Aout1 gekoppelt, und mit dem Strom-Eingangsknoten Iin. Der Drainanschluß des N- MOSFET 46 ist mit dem Strom-Eingangsknoten Iin gekoppelt. Der Drainanschluß des N-MOSFET 48 ist mit dem Strom-Ausgangsknoten Iout gekoppelt. Die N- MOSFETs 46 und 48 sind entworfen, um in die Sättigung zu gelangen, wenn das Eingangspotential am Eingangsknoten Ain nahe VCC ist, so daß ein Stromfluß durch sie durch ihr Gate-Potential gesteuert wird.
Als nächstes werden (1) das Ausgangspotential am ersten Ausgangsknoten Aout1, (2) das Ausgangspotential am zweiten Ausgangsknoten Aout und (3) der Betrieb und die Vorteile dieser Leseschaltung beschrieben.

(1) Ausgangspotential bei Aout1

Ein invertierender Verstärker, der den Verarmungsmode-P-MOSFET 38 und den N-MOSFET 46 aufweist, ist zwischen dem Eingangsknoten Ain und dem ersten Ausgangsknoten Aout1 gekoppelt. Dieser Teil hat dieselbe Struktur wie der invertierende Verstärker 18 in Fig. 3. Das Potential am Eingangsknoten Ain (das Potential am Eingangsanschluß IN) wird invertiert, verstärkt und zum Ausgangsknoten Aout ausgegeben.

(2) Ausgangspotential bei Aout2

Fig. 9 ist ein Volt-Ampere-Diagramm zum Beschreiben des Betriebs des Ausgangsknotens Aout2 in Fig. 8. Ein Strom ist auf der vertikalen Achse gezeigt, und eine Spannung auf der horizontalen Achse. Es ist angenommen, daß die N- MOSFETs 46 und 48 im Stromspiegel 42 gleiche Stromtreiberfähigkeiten haben.
Kurven CNa und CNb sind Volt-Ampere-Kennlinien des N-MOSFET 40, wenn sein Gateanschluß auf zwei Potentialen Va und Vb vorgespannt ist, wobei Va > Vb gilt. Va und Vb sind Potentiale des Eingangsknotens Ain. Für diese zwei Kurven stellt die horizontale Achse das Source-Potential des N-MOSFET 40 (das Potential des Ausgangsknotens Aout2) dar. Auf der Kurve CNa beginnt ein Strom zu fließen, wenn das Source-Potential des N-MOSFET 40 Va - VTNN ist, und der Strom steigt an, wenn dieses Potential kleiner wird. Ein Stromfluß auf der Kurve CNb beginnt dann, wenn das Source-Potential des N-MOSFET 40 Vb - VTNN ist.
Kurven La und Lb sind entsprechende Volt-Ampere-Kennlinien des N-MOSFET 48, wenn das Potential des Eingangsknotens Ain jeweils Va und Vb ist. Für diese zwei Kurven stellt die horizontale Achse auch das Potential des Ausgangsknotens Aout2 dar. Wenn das Potential bei Ain ansteigt, fällt das Gate-Potential des N-MOSFET 48 ab, so daß die Kurve La einen kleineren Stromfluß zeigt als die Kurve Lb.
Eine Kurve Cb ist die Volt-Ampere-Kennlinie des P-MOSFET 38. Für diese Kurve stellt die horizontale Achse das Potential des Eingangsknotens Ain dar, z. B. Va oder Vb.
Auf der vertikalen Achse ist Ia der Strom, der durch den P-MOSFET 38 fließt, wenn das Potential des Eingangsknotens Ain Va ist. Dieser Strom Ia muß auch durch den N-MOSFET 46 fließen, und deshalb, weil die N-MOSFETs 46 und 48 einen Stromspiegel 42 bilden, durch den N-MOSFET 48. Die Kennlinienkurve La des N- MOSFET 48 und die Kennlinienkurve CNa des N-MOSFET 40 müssen sich daher an einer Stelle Pa schneiden, wo der Stromwert Ia ist. Diese Stelle Pa ist der Arbeitspunkt des Ausgangsknotens Aout2, wenn das Potential des Eingangsknotens Ain Va ist. Der Spannungswert Vouta des Arbeitspunkts Pa ist das Potential des Ausgangsknotens Aout2.
Gleichermaßen ist Ib der Strom, der durch den P-MOSFET 38 fließt, wenn das Potential des Eingangsknotens Ain Vb ist. Die Kurven Lb und CNb müssen sich an einer Stelle Pb schneiden, wo der Stromwert Ib ist, und der Spannungswert Voutb dieser Stelle Pb wird das Potential des Ausgangsknotens Aout2.
Aus Fig. 9 kann gesehen werden, daß die Eingangsspannung bei Ain am Ausgangsanschluß Aout2 nach unten verschoben ist (Vouta < Va und Voutb < Vb). Die Eingangsspannungsschwingung Va - Vb wird auch verstärkt (Vouta - Voutb > Va - Vb). Eine Verstärkung tritt nur dann auf, wenn das Eingangspotential bei Ain für den N- MOSFET 48 nahe genug zu VCC ist, so daß er gesättigt ist, aber dies ist keine schwerwiegende Einschränkung, weil beabsichtigt ist, die Schaltung bei Eingangspotentialen nahe VCC anzuwenden.
Bei einem herkömmlichen Pegelschieber ist N-MOSFET 48 durch eine Konstantstromquelle ersetzt, die einen Strom Ia liefert. Wenn das Potential des Eingangsknotens Ain Va ist, ist der Arbeitspunkt noch Pa, und das Potential des Ausgangsknotens Aout2 ist Vouta, aber dann, wenn das Potential des Eingangsknotens Ain Vb ist, wird der Arbeitspunkt Pbb, und das Potential des Ausgangsknotens Aout2 wird Voutbb. Die Ausgangsspannungsschwingung Vouta - Voutbb ist kleiner als Vouta - Voutb. Für Signale mit derselben Eingangsspannung erzeugt die Verstärkerschaltung 36 dieses Beispiels ein verschobenes Ausgangspotential mit einer größeren Ausgangsschwingung, als es ein herkömmlicher Pegelschieber erzeugen würde.

(3) Betrieb und Vorteile der Leseschaltung

Grundsätzlich arbeitet das fünfte Beispiel wie es das vierte tat, wobei die Verstärkerschaltung 36 in Fig. 8 die Funktionen von sowohl dem invertierenden Verstärker 18 als auch dem Pegelschieber 34 in Fig. 6 durchführt. Der einzige Unterschied ist die größere Spannungsschwingung, die am Ausgangsknoten Aout2 in Fig. 8 erhalten wird. Dies ermöglicht, daß die Leseschaltung niedrigere Spannungen und höhere Ströme am Eingangsanschluß IN ohne Sättigung des P- MOSFET 24 toleriert; das bedeutet, daß das fünfte Beispiel einen sogar weiteren Dynamikbereich als das vierte Beispiel hat. Ein Einbauen der Schiebefunktion in die Verstärkerschaltung 36 ermöglicht auch, daß die Leseschaltung mit weniger Schaltungselementen als die Schaltung in Fig. 6 konfiguriert wird.
Anwendungen der Verstärkerschaltung 36 dieses Beispiels sind nicht auf eine Verwendung in Leseschaltungen beschränkt. Sie ist dann effektiv, wenn sie als Pegelschieber in einer Vielfalt von Situationen verwendet wird, die eine verstärkte verschobene Ausgabe erfordern: beispielsweise in Schnittstellenschaltungen oder ähnlichem.

1. Ausführungsbeispiel der Erfindung

Fig. 10 zeigt ein erstes Ausführungsbeispiel der erfundenen Leseschaltung. Elemente, die gemeinsam mit Fig. 2 sind, haben dieselben Bezugszeichen.
Diese Leseschaltung weist dieselbe Lastschaltung 10 und denselben Strom-zu- Spannungs-Wandler 12 wie in Fig. 2 auf, und einen invertierenden Verstärker 50 mit einer Struktur, die unterschiedlich von Fig. 2 ist. Der invertierende Verstärker 50 hat einen Eingangsknoten Ain, der mit dem Eingangsanschluß IN gekoppelt ist, und einen Ausgangsknoten Aout, der mit dem Gateanschluß des P-MOSFET 14 gekoppelt ist, und weist eine Widerstandsschaltung 22 und eine neue Negativ- Widerstandsschaltung 52 auf.
Die Negativ-Widerstandsschaltung 52 hat einen Steueranschluß G und Eingangs/Ausgangsanschlüsse S und D, wobei der Steueranschluß G mit dem Eingangsknoten Ain, gekoppelt ist, der erste Eingangs/Ausgangsanschluß S mit VCC und der zweite Eingangs/Ausgangsanschluß D mit einem Ende der Widerstandsschaltung 22 und mit dem Ausgangsknoten Aout. Das andere Ende der Widerstandsschaltung 22 ist mit Erde gekoppelt. Die Negativ-Widerstandsschaltung 52 weist einen P-MOSFET 54 auf, der zwischen den Eingangs/Ausgangsanschlüssen S und D gekoppelt ist, und N-MOSFETs 56 und 58, die zwischen VCC und Erde in Reihe gekoppelt sind.
Der P-MOSFET 54 hat seinen Sourceanschluß mit dem ersten Eingangs/Ausgangsanschluß S gekoppelt, seinen Gateanschluß mit einem internen Knoten X und seinen Drainanschluß mit dem zweiten Eingangs/Ausgangsanschluß D. Der N-MOSFET 56 hat seinen Drainanschluß mit VCC gekoppelt, seinen Gateanschluß mit dem Steueranschluß G und seinen Sourceanschluß mit dem Knoten X. Der N-MOSFET 58 hat seinen Drainanschluß mit dem Knoten X gekoppelt, seinen Gateanschluß mit dem zweiten Eingangs/Ausgangsanschluß D und seinen Sourceanschluß mit Erde.
Die Negativ-Widerstandsschaltung 52 stellt einen variablen negativen Widerstand zwischen den Eingangs/Ausgangsanschlüssen S und D zur Verfügung. Negativer Widerstand bedeutet, daß dann, wenn die Spannung zwischen den Anschlüssen S und D größer wird, ein Stromfluß zwischen den Anschlüssen S und D jenseits einer bestimmten Stelle kleiner wird. (Ganz genau gesagt ist der differentielle Widerstand negativ.) Die Leitfähigkeit der Negativ-Widerstandsschaltung hängt auch vom Eingangspotential am Steueranschluß G ab: wenn dieses Eingangspotential ansteigt, wird die Leitfähigkeit kleiner. Dies ist das, was hierin dadurch gemeint ist, daß gesagt wird, daß der negative Widerstand variabel ist.
Später wird der Betrieb einer Negativ-Widerstandsschaltung dieses Typs in den Fig. 19 bis 22 detaillierter erklärt. Hier werden die betriebsmäßigen charakteristischen Eigenschaften und Vorteile der Leseschaltung in Fig. 10 unter Bezugnahme auf die Fig. 11 bis 13 beschrieben. Zuerst wird der Betrieb des invertierenden Verstärkers 50 beschrieben.
Fig. 11 ist ein Diagramm von betriebsmäßigen charakteristischen Eigenschaften des invertierenden Verstärkers 50. Die vertikale Achse stellt einen Strom dar, der zwischen den Eingangs/Ausgangsanschlüssen S und D der Negativ-Widerstandsschaltung 52 fließt, und somit durch die Widerstandsschaltung 22. Die horizontale Achse stellt das Potential des Knotens Aout dar, und somit beim Eingangs/Ausgangsanschluß D.
In Fig. 11 sind Kurven NRa und NRb Volt-Ampere-Kennlinien der Negativ- Widerstandsschaltung 52, wenn das Potential des Eingangsknotens Ain jeweils Va und Vb ist, wobei Va < Vb gilt. Aus beiden Kurven NRa und NRb steigt der Strom dann, wenn das Potential des Ausgangsknotens Aout abfällt, zuerst an und wird dann kleiner. Mehr Strom (eine höhere Leitfähigkeit) wird eher mit dem niedrigeren Va als mit dem höheren Vb erhalten.
Eine Kurve LR in Fig. 11 ist eine Volt-Ampere-Kennlinie der Widerstandsschaltung 22, wenn sie beispielsweise durch einen N-MOSFET mit einem Gateanschluß und einem Drainanschluß, die miteinander verbunden sind, implementiert ist. Der Arbeitspunkt der Schaltung ist dann, wenn das Potential des Eingangsknotens Ain Va ist, die Schnittstelle Pa der Kurven NRa und LR, bei welcher das Potential des Ausgangsknotens Aout Vouta wird. Der Arbeitspunkt der Schaltung ist dann, wenn das Potential des Eingangsknotens Ain Vb ist, die Schnittstelle Pb der Kurven NRb und LR, bei welcher das Potential des Ausgangsknotens Vout Voutb wird. Das heißt, das für eine Eingangsspannungsschwingung Va - Vb eine Ausgangsspannungsschwingung Vouta - Voutb erhalten wird.
Die Verstärkung des invertierenden Verstärkers 50 des vorliegenden Ausführungsbeispiels kann mit der Verstärkung des invertierenden Verstärkers 18 in Fig. 2 verglichen werden, wobei die Negativ-Widerstandsschaltung 52 durch einen Verarmungsmode-P-MOSFET ersetzt ist. Kurven Caa und Cbb, die in Fig. 11 durch gestrichelte Linien angezeigt sind, sind Volt-Ampere-Kennlinien eines Verarmungsmode-P-MOSFET, wenn sein Gate-Potential jeweils Va und Vb ist.
Wenn das Potential des Eingangsknotens Ain Va ist, wird der Arbeitspunkt Paa, und wenn das Potential des Eingangsknotens Ain Vb ist, wird der Arbeitspunkt Pbb. Für eine identische Eingangsschwingung von Va bis Vb ist die Ausgangsspannungsschwingung des invertierenden Verstärkers 18 in Fig. 2 Voutaa - Voutbb, was kleiner als die Spannungsschwingung Vouta - Voutb des invertierenden Verstärkers 50 in Fig. 10 ist.
Ein Konfigurieren des invertierenden Verstärkers 50 beim vorliegenden Ausführungsbeispiel aus einer Negativ-Widerstandsschaltung 52 und einer Widerstandsschaltung 22 verbessert daher seine Verstärkung. Ein weiterer Vorteil besteht darin, daß die Negativ-Widerstandsschaltung 52 keine Verarmungsmode- Transistoren hat, so daß keine speziellen Herstellungsschritte nötig sind, um sie auszubilden.
Das Potential des internen Knotens X in Fig. 10 ist immer um wenigstens VTNN kleiner als das Potential des Steuerknotens G, so daß der P-MOSFET 54 in der Negativ-Widerstandsschaltung 52 nicht abgetrennt wird, selbst dann, wenn das Potential bei den Knoten Ain und G VCC ist. Der Eingangsanschluß IN kann daher genauso wie bei den ersten bis fünften Beispielen nahe VCC vorgespannt werden, was ein Vorteil für einen Betrieb bei niedrigen Versorgungsspannungen ist.
Als nächstes wird die Stabilität des Betriebs des invertierenden Verstärkers 50 unter Bezugnahme auf Fig. 12 diskutiert. Fig. 12 ist einfach eine erneute Zeichnung des invertierenden Verstärkers 50 in Fig. 10, die die Widerstandsschaltung 22 zeigt, die aus einem N-MOSFET mit einem Gateanschluß und einem Drainanschluß, die miteinander verbunden sind, besteht, wie es oben angegeben ist. N-MOSFETs 56 und 58 werden derart angesehen, daß sie eine Schaltung A mit einem Eingangsknoten N&sub4;&sub2; und einem Ausgangsknoten N&sub4;&sub0; bilden. Ein P- MOSFET 54 und die Widerstandsschaltung 22 werden derart angesehen, daß sie eine Schaltung B mit einem Eingangsknoten N&sub4;&sub0; und einem Ausgangsknoten N&sub4;&sub2; bilden. Die Schaltungen A und B sind wechselseitig über Kreuz gekoppelt. Der Knoten N&sub4;&sub1; (der Anschluß G in Fig. 10) ist auf ein geeignetes Potential vorgespannt, z. B. ein Potential nahe VCC.
Fig. 13 zeigt die Eingangs-Ausgangs-Kennlinien der Schaltungen A und B. Die vertikale Achse in Fig. 13 stellt das Potential des Knotens N&sub4;&sub0; dar, welches der Ausgangsknoten der Schaltung A und der Eingangsknoten der Schaltung B ist. Die horizontale Achse stellt das Potential des Knotens N&sub4;&sub2; dar, welcher der Eingangsknoten der Schaltung A und der Ausgangsknoten der Schaltung B ist. Eine Kurve CA ist die Eingangs-Ausgangs-Kennlinienkurve der Schaltung A; eine Kurve CB ist die Eingangs-Ausgangs-Kennlinienkurve der Schaltung B.
In der Schaltung A steigt das Ausgangspotential (Knoten 40) dann an, wenn das Eingangspotential (Knoten N&sub4;&sub2;) abfällt. Wenn das Eingangspotential VTN wird, erreicht das Ausgangspotential VCC - VTNN und bleibt dort fest.
In der Schaltung B fällt das Ausgangspotential (Knoten N&sub4;&sub2;) dann ab, wenn das Eingangspotential (Knoten 40) ansteigt. Wenn das Eingangspotential VCC - VTP wird, erreicht das Ausgangspotential VTN und bleibt dort fest. Die Kennlinienkurven CA und CB schneiden sich daher bei einem Arbeitspunkt P.
Wenn das Potential des Knotens 40 VCC - VTNN ist, ist der N-MOSFET 56 in der Schaltung A stark in Rückwärtsrichtung vorgespannt, so daß VTNN viel größer als VTN ist. Unter normalen CMOS-Herstellungsbedingungen mit VTN nahezu gleich VTP , ist VTNN auch viel größer als TTP . Dieser Zustand stellt sicher, daß die Kennlinienkurven CA und CB sich nicht an Stellen schneiden, die andere als P sind. Ein Betrieb des invertierenden Verstärkers 50 ist daher stabil.

2. Ausführungsbeispiel der Erfindung

Dieses Ausführungsbeispiel, das in Fig. 14 gezeigt ist, kombiniert das fünfte Beispiel und das erste Ausführungsbeispiel. Elemente, die den Fig. 8 und 10 gemeinsam sind, haben dieselben Bezugszeichen.
Diese Leseschaltung unterscheidet sich von Fig. 8 nur in bezug auf die Struktur ihrer Verstärkerschaltung 60. Extern hat die Verstärkerschaltung 60 dieselben Eingangs- und Ausgangsknoten wie in Fig. 8, wobei der Eingangsknoten Ain mit dem Eingangsanschluß IN gekoppelt ist, der Ausgangsknoten Aout1 mit dem Gateanschluß des P-MOSFET 14 gekoppelt ist und der Ausgang Aout2 mit dem Gateanschluß des P-MOSFET 24 gekoppelt ist.
Intern weist die Verstärkerschaltung 60 eine Widerstandsschaltung auf, die aus einem N-MOSFET 62 mit einem Gateanschluß und einem Drainanschluß, die miteinander verbunden sind, besteht, und eine Negativ-Widerstandsschaltung 64.
Die Negativ-Widerstandsschaltung 64 ist identisch zur Negativ- Widerstandsschaltung 52, die in Fig. 10 gezeigt ist, außer daß der interne Knoten X nach außen zu einem Ausgangsanschluß TX geführt ist. Der Ausgangsanschluß TX ist mit dem zweiten Ausgangsknoten Aout der Verstärkerschaltung 60 gekoppelt. Der Eingangs/Ausgangsanschluß D ist mit dem ersten Ausgangsknoten Aout1 gekoppelt, und der Eingangs/Ausgangsanschluß S mit VCC. Der Steueranschluß G ist mit dem Eingangsknoten Ain gekoppelt.
Die Verstärkerschaltung 60 arbeitet wie die Verstärkerschaltung 50 in Fig. 10, so daß zum Beschreiben des Betriebs dieser Leseschaltung alles, was zu beschreiben bleibt, die Beziehung des zweiten Ausgangsknotens Aout zum Eingangsknoten Ain ist. Die Beziehung kann durch Betrachten der in Fig. 15 gezeigten modifizierten Schaltung verstanden werden, welche aus der Verstärkerschaltung 36 der Fig. 8 durch Ersetzen des Verarmungsmode-P- MOSFET 38 durch eine Negativ-Widerstandsschaltung 52 erhalten wird, die identisch zur Negativ-Widerstandsschaltung 52 in Fig. 10 ist.
Der Teil von Fig. 15, der aus der Negativ-Widerstandsschaltung 52 und dem N- MOSFET 46 besteht, hat dieselbe Konfiguration wie der invertierende Verstärker 50 in Fig. 10. Demgemäß wird die Spannungsschwingung am Eingangsknoten Ain invertiert, verstärkt und am zweiten Eingangs/Ausgangsanschluß D erhalten. Wie es in Fig. 10 erklärt ist, ist die Verstärkung größer als dann, wenn ein Verarmungsmode-P-MOSFET verwendet wird. Da dieser zweite Eingangs/Ausgangsanschluß D den Gateanschluß des N-MOSFET 48 steuert, liefert er eine verschobene Ausgabe vom zweiten Ausgangsknoten Aout2 mit einer größeren Spannungsschwingung in Fig. 15 als in Fig. 8.
In Fig. 15 sind die Gate-Potentiale der N-MOSFETs 40 und 56 immer gleich und sind die Gate-Potentiale der N-MOSFETs 48 und 58 immer gleich. Wenn die Kapazität des N-MOSFET 56 in Fig. 15 (beispielsweise definiert durch den Drainstrom, der durch eine Drain-Source-Spannung für eine feste Gate-Spannung erzeugt werden kann) gleich der Kapazität des N-MOSFET 40 ist, und die Kapazität des N-MOSFET 58 gleich der Kapazität des N-MOSFET 48 ist, dann sind das Gate-Potential des P-MOSFET 54 und das Potential des zweiten Ausgangsknotens Aout2 immer gleich. Ein einfacheres Ersatzschaltbild kann daher durch Verbinden des Gateanschlusses des p-MOSFET 54 mit dem zweiten Ausgangsknoten Aout2 und durch Eliminieren der N-MOSFETs 40 und 48 erhalten werden, wie es in Fig. 16 gezeigt ist Die Schaltung in Fig. 16 ist nichts anderes als die Verstärkerschaltung 60 der Fig. 14.
Die Verstärkerschaltung 36 in Fig. 8 und die Verstärkerschaltung 60 in Fig. 14 weisen beide vier Transistoren auf, aber die Verstärkerschaltung 60 in Fig. 14 ist einfacher herzustellen, weil sie keine Verarmungsmode-Transistoren hat. Darüber hinaus liefert sie eine höhere Verstärkung für die verschobene Ausgabe am zweiten Ausgangsknoten Aout2. Andere Merkmale des zweiten Ausführungsbeispiels sind bereits bei den ersten bis fünften Beispielen und beim ersten Ausführungsbeispiel angegeben, einschließlich einer Betriebsstabilität, einer Eignung für eine Verwendung bei niedrigen Versorgungsspannungen und eines weiten Dynamikbereichs.
Anwendungen der Verstärkerschaltung 60 in Fig. 14 sind nicht auf Leseschaltungen beschränkt; sie ist genauso gut dann effektiv, wenn sie als Pegelschieber und als invertierender Verstärker bei verschiedenen anderen Typen von Schaltungen verwendet wird.
Die vorangehenden Leseschaltungen können bei einem Halbleiterspeicher (z. B. einem DRAM, einem SRAM oder einem ROM) durch Koppeln ihres Eingangsanschlusses IN mit einer Datenleitung verwendet werden, wie es beispielsweise in Fig. 1 gezeigt ist. Die Lastschaltung 10, 32 oder 35 wird dann eine Datenleitungs-Lastschaltung, die die Datenleitung auf ein Potential nahe VCC vorspannt.
Die Beispiele und Ausführungsbeispiele, die bisher beschrieben sind, haben eine Leseschaltung mit einem einzigen Eingangsanschluß gezeigt, aber in Speicherschaltungen werden oft differentielle Datensignale verwendet.

3. Ausführungsbeispiel

Fig. 18 zeigt eine Variation einer Negativ-Widerstandsschaltung, bei welcher die Rollen des P-MOSFET und des N-MOSFET vertauscht sind und die einen Teil des Verstärkers des ersten und des zweiten Ausführungsbeispiels bilden kann. Nun ist ein N-MOSFET 140 zwischen dem ersten und dem zweiten Eingangs/Ausgangsanschluß S und D gekoppelt. Zwei P-MOSFETs 142 und 144 sind zwischen VCC und Erde in Reihe gekoppelt. Der Gateanschluß des N-MOSFET 140 ist mit einem internen Knoten X zwischen den P-MOSFETs 142 und 144 gekoppelt. Der Gateanschluß des P-MOSFET 142 ist mit dem Steueranschluß G gekoppelt. Der Gateanschluß des P-MOSFET 144 ist mit dem zweiten Eingangs/Ausgangsanschluß D gekoppelt.
Übrigens sind die Anschlüsse S, G und D analog zu dem Sourceanschluß, dem Gateanschluß und dem Drainanschluß eines Transistors. Die Anschlüsse S und D sind in Wirklichkeit der Sourceanschluß und der Drainanschluß des N-MOSFET 140, während der Anschluß G über den P-MOSFET 142 eine Steuerung über den Gateanschluß des N-MOSFET 104 ausübt. Insgesamt arbeitet die Negativ- Widerstandsschaltung in vielem gleich wie ein Verarmungsmode-N-MOSFET, außer daß dann, wenn das Drain-Potential beim Anschluß D ansteigt, der Drain- Source-Strom bei einer bestimmten Stelle, statt daß er lediglich in die Sättigung läuft, beginnt abzufallen.
Fig. 19 ist ein erklärendes Diagramm von Potentialen und Strömen in dieser Negativ-Widerstandsschaltung. Der statische Betrieb dieser Schaltung kann unter der Annahme beschrieben werden, daß der Eingangs/Ausgangsanschluß S geerdet ist, und unter Einführung von drei Spannungsquellen E&sub1;, E&sub2; und E&sub3;. Die erste Spannungsquelle E&sub1; erzeugt eine Spannung VNDS zwischen den Eingangs/Ausgangsanschlüssen D und S. Die zweite Spannungsquelle E&sub2; erzeugt eine Spannung VNGS zwischen dem Steueranschluß G und dem Eingangs/Ausgangsanschluß S. Die dritte Spannungsquelle E&sub3; liefert das Leistungsversorgungspotential VCC, das an den Sourceanschluß des P-MOSFET 144 angelegt wird. VGS0 bezeichnet die Gate-Source-Spannung des N-MOSFET 140. Die Gate-Source-Spannung des P-MOSFET 142 ist VNGS. Die Gate-Source- Spannung des P-MOSFET 144 ist VNDS - VCC, was mit VGS4 bezeichnet ist.
Fig. 20 zeigt Volt-Ampere-Kennlinien bzw. Spannungs-Strom-Kennlinien der P- MOSFETs 142 und 144 in Fig. 19, wenn VNGS null Volt ist. Die vertikale Achse zeigt den Strom IBIAS an, der durch die P-MOSFETs 142 und 144 fließt; die horizontale Achse zeigt das Potential VX des Knotens X an. Eine Kurve C&sub2; in Fig. 20 ist die Volt-Ampere-Kennlinie des P-MOSFET 142. Kurven C4a, C4b und C4c sind Volt- Ampere-Kennlinien des P-MOSFET 144, wenn VNDS jeweilige Werte von Va, Vb und Vc hat (wobei Va < Vb < Vc gilt).
Wenn das Potential VNDS von Va zu Vc ansteigt, wird die Gate-Source-Spannung VGS4 des P-MOSFET 144 kleiner, was den Stromfluß durch den P-MOSFET 144 reduziert. Der Arbeitspunkt des Knotens X ist dann, wenn VNDS = Va gilt, der Punkt QA, bei welchem das Potential VX des Knotens X VA ist. Gleichermaßen ist der Arbeitspunkt dann, wenn VNDS = Vb gilt, QB, bei welchem VX = VB gilt. Der Arbeitspunkt ist dann, wenn VNDS = Vc gilt, QC, bei welchem VX = VC gilt. Wenn VNDS von Va zu Vc ansteigt, wird das Potential VX des Knotens X kleiner: VA > VB > VC. Das Potential VX des Knotens X ist die Gate-Source-Spannung VGS0 des N- MOSFET 140.
Fig. 21 ist ein statisches Kennliniendiagramm der Negativ-Widerstandsschaltung 10, wenn VNGS wieder null Volt ist. Die vertikale Achse zeigt den Strom INDS an, der vom Eingangs/Ausgangsanschluß D zum Eingangs/Ausgangsanschluß S fließt. Die horizontale Achse zeigt die Spannung VNDS zwischen den Eingangs/Ausgangsanschlüssen D und S an.
In Fig. 21 ist die Kurve CNR mit durchgezogener Linie die Volt-Ampere-Kennlinie der Negativ-Widerstandsschaltung 10. Die Kurven C0A, C0B und C0C mit gestrichelten Linien sind die Volt-Ampere-Kennlinien des N-MOSFET 140, wenn seine Gate-Source-Spannung VGS0 jeweils auf VA, VB und VC festgelegt ist. Wenn VNDS Va ist, dann ist VGS0 VA, so daß die Kurve C0A gilt und die Schaltung beim Punkt Pa arbeitet. Wenn VNDS Vb ist, dann ist VGS0 VB, so daß die Kurve C0B gilt und die Schaltung beim Punkt Pb arbeitet. Gleichermaßen gilt, daß dann, wenn VNDS Vc ist, dann VGS0 VC ist, so daß die Kurve C0C gilt und die Schaltung beim Punkt Pc arbeitet.
Wenn die Spannung VNDS ausreichend klein ist, d. h. VNDS = Va, ist die Gate- Source-Spannung VGS0 des N-MOSFET 140 ausreichend groß, daß der N- MOSFET 140 in der Nähe seines Arbeitspunktes Pa in einem nicht gesättigten Zustand ist. Der Strom INDS wird daher hauptsächlich durch die Spannung VNDS bestimmt, und wenn die Spannung VNDS ansteigt, steigt der Strom INDS an.
Bei einem größeren Wert von VNDS, insbesondere bei VNDS = Vb, wird die Gate- Source-Spannung VGS0 des N-MOSFET 140 klein genug, daß der N-MOSFET 140 in die Sättigung eintritt und der Strom INDS eine Spitze beim Arbeitspunkt Pb hat.
Wenn VNDS weiter ansteigt, wie beispielsweise auf Vc, wird die Gate-Source- Spannung VGS0 des N-MOSFET 140 weiter kleiner, und der N-MOSFET 140 gelangt tiefer in die Sättigung. In einem Zustand einer tieferen Sättigung um den Arbeitspunkt Pc wird der Strom INDS hauptsächlich durch die Gate-Source- Spannung VGS0 des N-MOSFET 140 bestimmt, die kleiner wird, wenn VNDS ansteigt. Demgemäß wird der Strom INDS kleiner, wenn die Spannung VNDS ansteigt, und eine Kennlinie eines negativen Widerstands wird erhalten.
Wenn VNDS VCC - VTP erreicht, schaltet der P-MOSFET 144 aus, bleibt VGS0 bei VTPP stetig und pegelt sich die Kurve CNR parallel zur horizontalen Achse aus.
Fig. 22 zeigt Volt-Ampere-Kennlinien der Negativ-Widerstandsschaltung 10 für drei weiter Werte von VNGS. Wie in Fig. 21 stellt die vertikale Achse den Strom INDS dar und stellt die horizontale Achse die Spannung VNDS dar. Eine Kurve CNR1 gilt dann, wenn VNGS einen bestimmten Wert zwischen Erde und VTN hat. Eine Kurve CNR2 gilt dann, wenn VNCS = VTN gilt. Eine Kurve CNR3 gilt dann, wenn VNGS einen bestimmten Wert hat, der VTN übersteigt.
Nimmt man wiederum bezug auf Fig. 20 ist dann, wenn die Spannung VNGS größer als Null ist, die Kennlinienkurve C&sub2; des P-MOSFET 142 um einen Betrag gleich VNGS nach rechts verschoben. Daher verschieben sich auch die Werte der Gate- Source-Spannung VGS0 des N-MOSFET 140 (VA, VB, VC) entsprechend gegebenen Werten seiner Drain-Source-Spannung VNDS (Va, Vb, Vc) nach rechts (sie steigen an).
In Fig. 22 bedeutet dies, daß dann, wenn VNGS ansteigt, die größerwerdende Gate- Source-Spannung des N-MOSFET 140 ihn veranlaßt, bei einer späteren Stelle in die Sättigung zu gelangen, und dazu führt, daß ein Gesamtstromfluß ansteigt. Die Kennlinienkurven haben daher eine Spitze bei höheren Werten, wobei die Spitze weiter rechts auftritt, wie es gezeigt ist.
Zusammenfassend zeigt die Schaltung in Fig. 18 für ausreichend große Spannungen zwischen ihren Eingangs/Ausgangsanschlüssen S und D einen negativen Widerstand zwischen diesen Anschlüssen, wobei ein Stromfluß kleiner wird, wenn die Spannung ansteigt. Die Leitfähigkeit der Negativ-Widerstandsschaltung variiert auch mit dem Potential des Steueranschlusses G, wobei die Leitfähigkeit ansteigt, wenn das Potential des Anschlusses G ansteigt.
Eine ähnliche Beschreibung gilt für die Negativ-Widerstandsschaltungen in Fig. 10 bis 22, wobei die Rollen von VCC und Erde vertauscht sind, so daß eine Leitfähigkeit kleiner wird, wenn das Potential des Anschlusses G ansteigt.
Die Negativ-Widerstandsschaltung hat mehrere Vorteile. Einer ist eine einfache Konfiguration und eine einfache Herstellung, da sie nur aus drei Anreicherungsmode-MOSFETs besteht. Ein weiterer ist eine hohe Stromtreiberfähigkeit, weil nur ein einziger MOSFET (der N-MOSFET 140 in Fig. 18, der P-MOSFET 54 in Fig. 10) zwischen den Eingangs/Ausgangsanschlüssen S und D in Reihe gekoppelt ist. Ein weiterer Vorteil ist, daß die Gate-Vorspannung dieses MOSFET unabhängig von seinem Drain-Source-Strom INDS durch geeignete Auswahl der Parameter der anderen zwei MOSFETs (der P-MOSFETs 142 und 144 in Fig. 18, der IN-MOSFETs 56 und 58 in Fig. 10) entworfen werden kann. Dies führt zu einem hohen Freiheitsgrad beim Entwurf, und zwar insbesondere in bezug auf differentielle Volt-Ampere-Kennlinien (eine Änderung in bezug auf den INDS über eine Änderung in bezug auf VNDS).
Wenn es nötig ist, können Verarmungsmode-MOSFETs für einen oder mehrere der Transistoren in dieser Negativ-Widerstandsschaltung verwendet werden. Obwohl es einen Herstellungskostennachteil gibt, ermöglicht dies, daß Schaltungen mit verschiedenen nützlichen Kennlinien entworfen werden. Beispielsweise werden dann, wenn der P-MOSFET 142 in Fig. 18 vom Verarmungstyp ist, die Kennlinienkurven in Fig. 22 nach unten verschoben, und der Strom INDS kann derart ausgeführt werden, daß er getrennt wird, wenn VNGS null Volt ist. Auch eine sogenannte Anreicherungsmode-Negativ-Widerstandsschaltung kann auf einfache Weise erhalten werden.

4. Ausführungsbeispiel

Gemäß Fig. 23 kann ein Schalter 148 zwischen dem P-MOSFET 144 und VCC hinzugefügt werden. Wenn der Schalter 148 im Ein-Zustand ist, wird die Negativ- Widerstandsschaltung freigegeben und arbeitet so, wie es oben in den Fig. 18 bis 22 beschrieben ist. Wenn der Schalter 148 im Aus-Zustand ist, wird die Negativ- Widerstandsschaltung gesperrt, und ein Vorspannungs-Stromfluß durch die P- MOSFETs 142 und 144 wird aufgetrennt, was eine Leistungsdissipation reduziert.
Ungeachtet des Potentials des Steueranschlusses G geht das Potential des Knotens X nicht unter VTPP . Wenn der Knoten X auf diesem Potential ist, gilt näherungsweise VTPP > > VTN = VTP, so daß der N-MOSFET 140 selbst dann im Ein-Zustand ist, wenn der Schalter 148 im Aus-Zustand ist.

5. Ausführungsbeispiel

Gemäß Fig. 24 kann die Negativ-Widerstandsschaltung in Fig. 18 auch derart modifiziert werden, daß sie den N-MOSFET 140 getrennt hat, wenn die Schaltung gesperrt ist. In Fig. 24 ist ein P-MOSFET 150 zwischen dem Knoten X und dem Drainanschluß des P-MOSFET 144 in Reihe gekoppelt, und ein N-MOSFET 152 ist zwischen dem Knoten X und Erde gekoppelt. Die Gateanschlüsse von sowohl dem P-MOSFET 150 als auch dem N-MOSFET 152 sind mit einem Anschluß 4 gekoppelt. Der P-MOSFET 150 und der N-MOSFET 152 funktionieren als Schalter, die die Negativ-Widerstandsschaltung ein- und ausschalten.
Wenn der Anschluß φ hoch ist (auf dem Potential VCC), ist der P-MOSFET 150 im Aus-Zustand und ist der N-MOSFET 152 im Ein-Zustand. Der Aus-Zustand des P- MOSFET 150 trennt den Vorspannungsstrom, der durch die P-MOSFETs 142 und 144 fließt. Da der N-MOSFET 152 eingeschaltet wird, ist der Knoten X auf dem Erdpotential und ist der N-MOSFET 140 im Aus-Zustand. Die Negativ- Widerstandsschaltung ist vollständig gesperrt; kein Strom fließt durch sie, und zwar entweder zwischen VCC und Erde oder zwischen den Eingangs/Ausgangsanschlüssen D und S.
Wenn der Anschluß φ niedrig ist (auf dem Erdpotential), ist der P-MOSFET 150 im Ein-Zustand und ist der N-MOSFET 152 im Aus-Zustand. Die Negativ- Widerstandsschaltung arbeitet nun wie in den Fig. 18 bis 22. Ein Vorteil des Umschaltschemas in Fig. 24 besteht darin, daß es die Stromtreiberfähigkeit der Schaltung nicht beeinträchtigt, weil wie zuvor nur ein einziger N-MOSFET 140 zwischen den Eingangs/Ausgangsanschlüssen S und D gekoppelt ist.

Modifikationen

Diese Erfindung ist nicht auf die obigen Ausführungsbeispiele beschränkt, sondern läßt verschiedene Modifikationen zu, wie beispielsweise die folgenden:
Schaltungen mit ähnlichen Wirkungen werden erhalten, wenn bei irgendeinem der vorangehenden Ausführungsbeispiele der N-MOSFET durch einen P-MOSFET ersetzt wird, der P-MOSFET durch einen N-MOSFET, VCC durch Erde und Erde durch VCC.
Ein Stromverbrauch in den Schaltungen der Fig. 2 bis 16 kann durch Einfügen von Umschalttransistoren oder einer anderen Umschalteinrichtung zum Trennen eines Stromflusses im gesperrten Zustand reduziert werden, wie es in den Fig. 17, 23 und 24 gezeigt ist. In den Fig. 2 bis 16 gibt es eine weitere Möglichkeit zum Abschalten der Lastschaltung im gesperrten Zustand und zum Vorsehen einer anderen Einrichtung zum Vorspannen der Eingangsanschlüsse oder ihrer angeschlossenen Datenleitungen in diesem Zustand.
Fachleute auf dem Gebiet werden erkennen, daß weitere Modifikationen durchgeführt werden können, ohne vom Schutzumfang der Erfindung abzuweichen.

Claims

1. Leseschaltung zum Lesen eines an einem Eingangsanschluß (IN) empfangenen Stromsignals und zum Erzeugen eines Spannungssignals an einem Ausgangsanschluß (OUT), die folgendes aufweist:

eine erste Widerstandsschaltung (16), die zwischen dem Ausgangsanschluß (OUT) und einem festen Potential (GND) gekoppelt ist, zum Erzeugen eines Potentials am Ausgangsanschluß (OUT) in Antwort auf einen Stromfluß durch die erste Widerstandsschaltung (16);

einen ersten Feldeffekttransistor (14) mit einem Sourceanschluß, der mit dem Eingangsanschluß (IN) gekoppelt ist, einem Gateanschluß und einem Drainanschluß, der mit dem Ausgangsanschluß (OUT) gekoppelt ist; und

eine Verstärkerschaltung (18, 30, 36, 50 oder 60) mit einem Eingangsknoten (Ain), der mit dem Eingangsanschluß (IN) gekoppelt ist, und einem ersten Ausgangsknoten (Aout oder Aout1), der mit dem Gateanschluß des ersten Feldeffekttransistors (14) gekoppelt ist, zum Invertieren und Verstärken des Eingangspotentials, um dadurch ein Potential am ersten Ausgangsknoten (Aout oder Aout1) zu erzeugen, gekennzeichnet durch

eine Lastschaltung (10, 32 oder 35), die zwischen dem Eingangsanschluß (IN) und einem zweiten festen Potential (VCC) gekoppelt ist, zum Erzeugen eines Eingangspotentials am Eingangsanschluß (IN) in Antwort auf einen Stromfluß durch die Lastschaltung;

und wobei die Verstärkerschaltung folgendes aufweist:

eine Negativ-Widerstandsschaltung (52 oder 64), die zum Bereitstellen eines negativen Widerstands zwischen dem zweiten festen Potential und dem ersten Ausgangsknoten (Aout oder Aout1) in Antwort auf das vom Eingangsanschluß (IN) am Eingangsknoten (Ain) empfangene Eingangspotential gekoppelt ist; und

eine zweite Widerstandsschaltung (22), die zwischen dem ersten Ausgangsknoten (Aout oder Aout1) und dem ersten festen Potential gekoppelt ist.

2. Schaltung nach Anspruch 1, wobei die Negativ-Widerstandsschaltung (52) einen ersten Eingangs/Ausgangsanschluß (S), einen zweiten Eingangs/Ausgangsanschluß (D), einen Steueranschluß (G), einen internen Knoten (X), einen ersten Feldeffekttransistor (54, 115a, 140) eines ersten Kanaltyps mit einem mit dem ersten Eingangs/Ausgangsanschluß (S) gekoppelten Sourceanschluß, einem mit dem internen Knoten (X) gekoppelten Gateanschluß und einem mit dem zweiten Eingangs/Ausgangsanschluß (D) gekoppelten Drainanschluß, einen zweiten Feldeffekttransistor (56, 115b, 142) eines zweiten Kanaltyps mit einem mit dem internen Knoten (X) gekoppelten Sourceanschluß, einem mit dem Steueranschluß (G) gekoppelten Gateanschluß und einem mit einem festen Potential gekoppelten Drainanschluß, und einen dritten Feldeffekttransistor (58, 115c, 144) des zweiten Kanaltyps mit einem mit einem weiteren festen Potential gekoppelten Sourceanschluß, einem mit dem zweiten Eingangs/Ausgangsanschluß (D) gekoppelten Gateanschluß und einem mit dem internen Knoten gekoppelten Drainanschluß aufweist,

wobei die Negativ-Widerstandsschaltung ihren ersten Eingangs/Ausgangsanschluß (S) zum Empfangen des zweiten festen Potentials gekoppelt hat, ihren zweiten Eingangs/Ausgangsanschluß (D) mit dem ersten Ausgangsknoten (Aout oder Aout1) gekoppelt hat und ihren Steueranschluß (G) mit dem Eingangsknoten (Ain) gekoppelt hat.

3. Schaltung nach Anspruch 1, wobei die Lastschaltung (10, 32 oder 35) einen zweiten Feldeffekttransistor (24) mit einem zum Empfangen des zweiten festen Potentials gekoppelten Sourceanschluß, einem Gateanschluß und einem mit dem Eingangsanschluß (IN) gekoppelten Drainanschluß aufweist,

wobei die Verstärkerschaltung (36 oder 60) einen zweiten Ausgangsknoten (Aout2) hat, der mit dem Gateanschluß des Feldeffekttransistors (24) gekoppelt ist, und das Eingangspotential verstärkt und verschiebt, um dadurch ein Potential am zweiten Ausgangsknoten (Aout2) zu erzeugen, und

wobei die Verstärkerschaltung (60) folgendes aufweist:

eine Negativ-Widerstandsschaltung (64), die zum Bereitstellen eines variablen negativen Widerstands zwischen dem zweiten festen Potential und dem ersten Ausgangsknoten (Aout1) in Antwort auf das am Eingangsknoten (Ain) empfangene Potential und zum Verstärken und Verschieben des Eingangspotentials gekoppelt ist, um dadurch ein Potential am zweiten Ausgangsknoten (Aout2) zu erzeugen; und

eine zweite Widerstandsschaltung (62), die zwischen dem ersten Ausgangsknoten (Aout1) und dem ersten festen Potential gekoppelt ist.

4. Schaltung nach Anspruch 3, wobei die Negativ-Widerstandsschaltung (64) so ist, wie sie im Anspruch 2 beschrieben ist, und weiterhin einen Ausgangsanschluß (TX) aufweist, der mit dem internen Knoten gekoppelt ist, ihren ersten Eingangs/Ausgangsanschluß (S) mit dem zweiten festen Potential gekoppelt hat, ihren zweiten Eingangs/Ausgangsanschluß (D) mit dem ersten Ausgangsknoten (Aout1) gekoppelt hat, ihren Steueranschluß (G) mit dem Eingangsknoten (Ain) gekoppelt hat und ihren Ausgangsanschluß (TX) mit dem zweiten Ausgangsknoten (Aout2) gekoppelt hat.

5. Leseschaltung zum Lesen eines an einem Eingangsanschluß (IN) empfangen Stromsignals und zum Erzeugen eines Spannungssignals an einem Ausgangsanschluß (OUT), die folgendes aufweist:

eine erste Widerstandsschaltung (16), die zwischen dem Ausgangsanschluß (OUT) und einem ersten festen Potential (GND) gekoppelt ist, zum Erzeugen eines Potentials am Ausgangsanschluß (OUT) in Antwort auf einen Stromfluß durch die erste Widerstandsschaltung (16);

einen ersten Feldeffekttransistor (14) mit einem mit dem Eingangsanschluß (IN) gekoppelten Sourceanschluß, einem Gateanschluß und einem mit dem Ausgangsanschluß (OUT) gekoppelten Drainanschluß; und

eine Verstärkerschaltung (18, 30, 36, 50 oder 60) mit einem mit dem Eingangsanschluß (IN) gekoppelten Eingangsknoten (Ain) und einem mit dem Gateanschluß des ersten Feldeffekttransistors (14) gekoppelten ersten Ausgangsknoten (Aout oder Aout1) zum Invertieren und Verstärken des Eingangspotentials, um dadurch ein Potential am ersten Ausgangsknoten (Aout oder Aout1) zu erzeugen, gekennzeichnet durch

eine Lastschaltung (10, 32 oder 35), die zwischen dem Eingangsanschluß (IN) und einem zweiten festen Potential (VCC) gekoppelt ist, zum Erzeugen eines Eingangspotentials am Eingangsanschluß (IN) in Antwort auf einen Stromfluß durch die Lastschaltung,

wobei die Lastschaltung (10, 32 oder 35) einen zweiten Feldeffekttransistor (24) mit einem zum Empfangen des zweiten festen Potentials gekoppelten Sourceanschluß, einem Gateanschluß und einem mit dem Eingangsanschluß (IN) gekoppelten Drainanschluß aufweist,

wobei die Verstärkerschaltung (36 oder 60) einen zweiten Ausgangsknoten (Aout2) hat, der mit dem Gateanschluß des zweiten Feldeffekttransistors (24) gekoppelt ist, und das Eingangspotential verstärkt und verschiebt, um dadurch ein Potential am zweiten Ausgangsknoten (Aout2) zu erzeugen, und

wobei die Verstärkerschaltung folgendes aufweist:

einen Verarmungstyp-Feldeffekttransistor (38) mit einem zum Empfangen des zweiten festen Potential gekoppelten Sourceanschluß, einem mit dem Eingangsknoten (Ain) gekoppelten Gateanschluß und einem mit dem ersten Ausgangsknoten (Aout1) gekoppelten Drainanschluß;

einen dritten Feldeffekttransistor (40) mit einem mit dem zweiten Ausgangsknoten (Aout2) gekoppelten Sourceanschluß, einem mit dem Eingangsknoten (Ain) gekoppelten Gateanschluß und einem zum Empfangen des zweiten festen Potential gekoppelten Drainanschluß; und

eine Stromspiegelschaltung (42), die zum Zulassen eines Stromflusses zwischen dem Sourceanschluß des dritten Feldeffekttransistors (40) und dem ersten festen Potential in Antwort auf einen Stromfluß zwischen dem Drainanschluß des Verarmungstyp-Feldeffekttransistor (38) und dem ersten festen Potential gekoppelt ist.