[go: up one dir, main page]

DE69707799T2 - Eingangsstufen mit konstanter transkonduktanz und mit konstanten gleichtaktausgangsströmen über den gesamten speisespannungsbereich - Google Patents

Eingangsstufen mit konstanter transkonduktanz und mit konstanten gleichtaktausgangsströmen über den gesamten speisespannungsbereich

Info

Publication number
DE69707799T2
DE69707799T2 DE69707799T DE69707799T DE69707799T2 DE 69707799 T2 DE69707799 T2 DE 69707799T2 DE 69707799 T DE69707799 T DE 69707799T DE 69707799 T DE69707799 T DE 69707799T DE 69707799 T2 DE69707799 T2 DE 69707799T2
Authority
DE
Germany
Prior art keywords
input
current
transistor
current switch
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69707799T
Other languages
English (en)
Other versions
DE69707799D1 (de
Inventor
Ronald Hogervorst
Hendrik Huijsing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69707799D1 publication Critical patent/DE69707799D1/de
Application granted granted Critical
Publication of DE69707799T2 publication Critical patent/DE69707799T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45121—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45309—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45318—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
    • H03F3/45582—Measuring at the common emitter circuit of the differential amplifier
    • H03F3/45587—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/4573—Measuring at the common source circuit of the differential amplifier
    • H03F3/45735—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45843—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45878—Measuring at the common source circuit of the differential amplifier
    • H03F3/45887—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45304—Indexing scheme relating to differential amplifiers the common gate stage of a BIFET cascode dif amp being implemented fully by FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Schaltung wie in der Einleitung von Patentanspruch 1 beschrieben. Eine derartige Schaltung ist bekannt aus der Veröffentlichung "A programmable 3V CMOS rail-to-rail opamp with gain boosting for driving heavy resistive loads", R. Liogervorst et al., IEEE International Symposium on circuits and systems, Seattle, 30.4. - 3.5.1995, S. 1544-1547.
  • Die Eingangsstufe über den gesamten Speisespannungsbereich besteht aus einem N-Typ-Transistor, der zu einem P-Typ-Transistor parallel geschaltet ist. Wenn die Gleichtakteingangsspannung der Eingangsstufe sich von einem Bereich des Gleichtakteingangsbereichs in einen anderen Bereich bewegt, ändert sich die Transkonduktanz um den Faktor 2. Dadurch wird eine optimale Frequenzkompensation behindert, da die Frequenz bei einem Verstärkungsfaktor Eins eines Verstärkers proportional zur Transkonduktanz der Eingangsstufe ist. Um eine optimale Frequenzkompensation über den Gleichtakteingangsbereich zu erhalten, muss die Transkonduktanz der Eingangsstufe konstant sein. (J. H. Huijsing und D. Linebarger, "Low-Voltage operational amplifier with rail-to-rail input and output ranges", IEEE J. Solid-State Circuits, Band SC-20, S. 1144-1150, Dez. 1985).
  • Es wurden einige andere Methoden zur Regelung der Transkonduktanz für die bipolare und auch für die CMOS-Technologie beschrieben. Für eine komplementäre Eingangsstufe, die in Bipolartechnologie ausgeführt ist, wird ein Stromschalter benutzt, um eine konstante Transkonduktanz zu erhalten. (J.H. Huijsing und D. Linebarger, "Low- Voltage operational amplifier with rail-to-rail input and output ranges", IEEE J. Solid-State Circuits, Band SC-20, S. 1144-1150, Dez: 1985).
  • In der US-amerikanischen Patentschrift Nr. 4.555.673 auf den Namen von Huijsing et al. wird ein Differenzverstärker mit Eingangsfähigkeit über den gesamten Speisespannungsbereich und geregelter Transkonduktanz beschrieben. Das zur Regelung der Transkonduktanz verwendete Verfahren beruht auf einer Stromregelung oder auf Stromschaltern, um mindestens einen Teil des Versorgungsstroms von mindestens einem der differentiellen Bereiche der Eingangsstufe wegzusteuern, wenn die Gleichtaktspannung sich in mindestens einem Teil des Versorgungsbereichs befindet.
  • Wenn die komplementäre CMOS-Eingangsstufe in starker Inversion arbeitet, kann man eine konstante Transkonduktanz erhalten, indem man Quadratwurzelschaltungen oder dreifache Stromspiegel verwendet. (Botma, J.H., et al., "A low-voltage CMOS operational amplifier with rail-to-rail constant-gm input stage and class-AB rail-to-rail Gutput stage", Proceedings ISCAS93, S. 1314-1317; Hogervorst, R. et al., "CMOS lowvoltage operational amplifiers with constant-gm rail-to-rail input stage"; Proceedings IS- CAS92, S. 2876-2879; R. Hogervorst, J.P. Tero, R.G.H. Rschauzier, J.H. Huijsing, "A compact power-efficient rail-to-rail input/output amplifier for VLSI cell libraries", in Digest ISSCC94, Febr. 1994). Für komplementäre CMOS-Eingangsstufen, die in schwacher Inversion arbeiten, kann ein Stromschalter verwendet werden, um eine konstante Transkonduktanz zu erhalten (M.D. Pardoen, M.G. DeGrauwe, "A rail-to-rail input/output CMOS power amplifier", IEEE J. Sollid-State Circuits, Band SC-25, S. 501-504, Dez. 1990).
  • Die oben beschriebenen komplementären Eingangsstufen haben einen gemeinsamen Nachteil (d. h. die Gleichtaktausgangsströme der Eingangspaare ändern sich). Diese Ströme belasten die Summierschaltung und schwanken als Funktion der Gleichtakt- Eingangsspannung. Infolgedessen schwanken die Vorströme in der Summierschaltung. Diese Schwankung ist aus diversen Gründen nicht akzeptabel. Ein Operationsverstärker könnte eine potentialfreie Stromquelle benötigen, die im allgemeinen schwierig zu entwerfen ist (R. Hogervorst, J.P. Tero, R.G.H. Rschauzier, J.H. Huijsing, "A compact powerefficient rail-to-rail input/output ampllifier für VLSI cell libraries" in Digest ISSCC94, Febr. 1994). Der Offset-Beitrag der Summierschaltung zum Eingang des Operationsverstärkers ändert sich, was zu einer Verringerung des Glleichtaktunterdrückungsverhältnisses führt. Um diese variierenden Vorströmen in der Summierschaltung zu bewältigen, kann die Mehrwege-Frequenzkompensation sehr kompliziert werden, weil bei jedem Hinzufügen eines Pfades die Anzahl der Eingangstransistoren verdoppelt werden muss. Dies führt insbesondere bei Eingangsstufen über den gesamten Speisespannungsbereich zu einem relativ großen Platzbedarf.
  • Die vorliegende Erfindung überwindet die Nachteile der früheren Lösungen und schafft Eingangsstufen mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung hat daher zur Aufgabe, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme und die Transkonduktanz der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich auf einem konstanten Wert hält.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich konstant hält, um das Vorspannen der mit der Eingangsstufe verbundenen Summierschaltung zu vereinfachen.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich konstant hält, damit die mit der Eingangsstufe verbundene Summierschaltung nicht zu den Offset-Änderungen des Verstärkers beiträgt.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich konstant hält und dadurch das Gleichtaktunterdrückungsverhältnis des Verstärkers erhöht.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich konstant hält, um die Realisierung von mehrwegekompensierten Operationsverstärkern zu vereinfachen, und die dadurch weniger Platz auf dem Siliziumchip in Anspruch nimmt.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zu schaffen, die die Gleichtaktausgangsströme der Eingangsstufe eines Operationsverstärkers über den gesamten Speisespannungsbereich konstant hält und die effizient und zuverlässig funktioniert.
  • Die Erfindung ist durch den beschreibenden Teil von Anspruch 1 gekennzeichnet. Die Erfindung schafft eine Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich. Ein Stromschalter ist mit jedem der Einlangstransistorpaare und einer Spannungsquelle verbunden. Die Spannungsquelle liefert die Referenz- und Vorspannungssignale an die Gate- Elektroden der Stromschalter. Wenn Gleichtakteingangsspannungen an die Eingangsstufe angelegt werden, vergleichen die Stromschalter die Eingangsspannung mit dem Wert der Spannungsquelle und legen fest, welches der Eingangspaare funktionieren soll. Nach der Aktivierung eines Eingangspaars nehmen die Stromschalter den Schwanzstrom des nicht- aktiven Paars, teilen ihn in zwei gleiche Teile und leiten die beiden gleichen Stromsignale an den Ausgang weiter. Auf diese Weise wird dafür gesorgt, dass die Ausgangsströme, die der mit der Eingangsstufe verbundenen Summierschaltung zugeführt werden, konstant sind. Diese Regelschaltung kann in MOS-, CMOS- und Bipolartechnologie ausgeführt werden.
  • In einem weiteren Ausführungsbeispiel der Erfindung liefert die mit den Stromschaltern verbundene Spannungsquelle eine Spannungsdifferenz an die Gate- Elektroden der Stromschalter. Durch das Anlegen der Spannungsdifferenz an die Gate- Elektroden der Stromschalter können die Transkonduktanzwerte der Stromschalter klein im Vergleich zu den Werten der Eingangstransistorpaare sein. Durch Verringern der Transkonduktanzwerte der Stromschalter in Bezug auf die Eingangspaare werden die durch die Addition der Stromschalter verursachten Rausch- und Offset-Beiträge zur Eingangsstufe erheblich verringert und nahezu eliminiert.
    • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen ersichtlich, die sich auf mehrere Ausführungsbeispiele der vorliegenden Erfindung beziehen. Es ist jedoch zu beachten, dass die Zeichnung nur zur Veranschaulichung dient und den Umfang der Erfindung nicht begrenzt.
  • Ähnliche Elemente in den verschiedenen Ansichten sind mit ähnlichen Bezugszeichen gekennzeichnet. Es zeigen:
  • Fig. 1 ein schematisches Schaltbild der Eingangsstufe eines Operationsverstärkers nach dem Stand der Technik;
  • Fig. 2 ein schematisches Schaltbild einer erfindungsgemäßen Eingangsstufe mit konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 3 ein schematisches Schaltbild einer erfindungsgemäßen Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 4 eine graphische Darstellung der normalisierten Transkonduktanz in Abhängigkeit von der Gleichtakteingangsspannung der Schaltung aus Fig. 3;
  • Fig. 5a ein BiCMOS-Ausführungsbeispiel einer erfindungsgemäßen Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 5b eine alternative bipolare Ausführungsform einer erfindungsgemäßen Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 6 ein schematisches Schaltbild einer erfindungsgemäßen in starker Inversion arbeitenden CMOS-Ausgangsstufe mit konstanter Transkonduktanz und mit konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 7 eine graphische Darstellung der normalisierten Transkonduktanz in Abhängigkeit von der Gleichtakteingangsspannung für eine CMOS-Ausführungsform der Schaltung aus Fig. 6 mit einer in starker Inversion arbeitenden Eingangsstufe;
  • Fig. 8 eine graphische Darstellung der normalisierten Transkonduktanz in Abhängigkeit von der Gleichtakteingangsspannung für die Schaltung aus Fig. 6, wobei die Eingangspaare in starker Inversion arbeiten;
  • Fig. 9 ein schematisches Schaltbild einer erfindungsgemäßen in starker Inversion arbeitenden CMOS-Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 10 eine graphische Darstellung der normalisierten Transkonduktanz in Abhängigkeit von der Gleichtakteingangsspannung für die Schaltung aus Fig. 9;
  • Fig. 11 ein schematisches Schaltbild einer weiteren Ausführungsform einer erfindungsgemäßen Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich;
  • Fig. 12 ein schematisches Schaltbild einer ersten alternativen Ausführungsform der erfindungsgemäßen Schaltung aus Fig. 11; und
  • Fig. 13 ein schematisches Schaltbild einer zweiten alternativen Ausführungsform der erfindungsgemäßen Schaltung aus Fig. 11.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 1 zeigt ein Beispiel einer Eingangsstufe eines Operationsverstärkers nach dem Stand der Technik. Wie abgebildet, hat die Eingangsstufe einen Gleichtakteingangsbereich über den gesamten Speisespannungsbereich, der sich aus zwei komplementären differentiellen Eingangspaaren zusammensetzen kann. Die Eingangsstufe besteht aus einem N-Kanal-Eingangspaar, M1-M2, und einem P-Kanal-Eingangspaar, M3-M4. Der Gleichtakteingangsspannungsbereich für eine derartige Eingangsstufe kann in drei Teile unterteilt werden: (1) niedrige Gleichtakteingangsspannungen (nur das P-Kanal- Eingangspaar ist aktiv); (2) mittlere Gleichtakteingangsspannungen (sowohl das P-Kanalals auch das N-Kanal-Eingangspaar ist aktiv; und (3) hohe Gleichtakteingangsspannungen (nur das N-Kanal-Eingangspaar ist aktiv).
  • Wenn sich die Gleichtakteingangsspannung von einem Teil des Gleichtakteingangsbereichs in einen anderen Teil bewegt, ändert sich die Transkonduktanz um einen Faktor 2. Da die Frequenz mit Verstärkungsfaktor Eins eines Verstärkers proportional zur Transkonduktanz der Eingangsstufe ist, behindern Änderungen der Transkonduktanz eine optimale Frequenzkompensation. Um eine optimale Frequenzkompensation über den gesamten Gleichtakteingangsbereich zu erhalten, muss die Transkonduktanz der Eingangsstufe daher konstant gehalten werden.
  • Fig. 2 zeigt die komplementäre Eingangsstufe, M&sub1;-M&sub4;, und zusätzlich eine Ausgangsstrom-Regelschaltung 22. Die Regelschaltung 22 besteht aus einem Paar von komplementären Stromschaltern, M&sub7;-M&sub8; und M&sub5;-M&sub6;. Die Gate-Elektrode der N-Kanal- Stromschalter M&sub7;-M&sub8; ist auf einen Wert VSS + Vref vorgespannt, während die Gate- Elektrode der P-Kanal-Schalter M&sub5;-M&sub6; auf einen Wert VSS + Vref + Vdif vorgespannt ist.
  • Die Stromschalter M&sub5;-M&sub8; vergleichen die Gleichtakteingangsspannung mit ihren jeweiligen Gate-Spannungen und entscheiden, welches Eingangspaar aktiv sein soll. Bei Gleichtakteingangsspannungen über Vss + Vref ist das N-Kanal-Eingangspaar M&sub1;-M&sub2; aktiv, während bei Gleichtakteingangsspannungen unter VSS + Vref + Vdif das P-Kanal- Eingangspaar M&sub3;-M&sub4; aktiv ist.
  • Wenn ein Eingangspaar aktiv ist, teilt es seinen Schwanzstrom in zwei gleiche Gleichtaktströme und leitet diese Ströme an den Ausgang. Wenn das Eingangspaar nicht aktiv ist, teilen die Stromschalter den Schwanzstrom des nichtaktiven Eingangspaares in zwei gleiche Teile, die dann dem Ausgang zugeführt werden. Demzufolge sind die Gleichtaktausgangsströme der Eingangsstufe über den gesamten Gleichtakteingangsbereich konstant.
  • Die Eingangsstufe belastet die Summierschaltung mit Gleichtaktströmen. Die Folge ist, dass die Vorströme in der Summierschaltung nicht schwanken. Aus diesem Grunde trägt die Summierschaltung nicht zu den Offset-Änderungen bei, wenn die Gleichtakteingangsspannung über den gesamten Speisespannungsbereich schwingt. Dies führt zu einem Anstieg des Gleichtaktunterdrückungsverhältnisses der Eingangsstufe. Es ist zu beachten, dass Fehlanpassungen jedes Stromschalterpaares M&sub5;-M&sub8; zu der Offset- Änderung des Verstärkers beitragen. Dieser Beitrag kann klein gemacht werden, indem man den Wert der Stromschalter M&sub5;-M&sub8; viel kleiner wählt als den Wert der Eingangstransistoren M&sub1;-M&sub4;. Die konstanten Vorströme in der Summierschaltung ermöglichen auch eine einfache Realisierung von mehrwegekompensierten Verstärkern.
  • Fig. 3 zeigt eine bipolare Ausführungsform der Schaltung aus Fig. 2. Die Schaltung 30 hat eine Regelschaltung 32 ähnlich der Regelschaltung 22 (Fig. 2), mit dem Unterschied, dass die Spannungsquelle Vdif gleich Null gemacht wurde. Damit haben nicht nur die Gleichtaktausgangsströme der Eingangsstufe einen konstanten Wert, sondern auch die Transkonduktanz wird auf einen konstanten Wert geregelt. Obwohl die Schaltung mit Bipolartransistoren abgebildet ist, kann sie auch für CMOS-Eingangsstufen verwendet werden, die in schwacher Inversion arbeiten. Die Stromschalter Q&sub5;-Q&sub7; halten die Summe der Schwanzströme des Eingangspaars Q&sub1;-Q&sub4; konstant. Da die Transkonduktanz eines bipolaren Transistors proportional zu seinem Schwanzstrom ist, wird auch die Transkonduktanz der Eingangsstufe Q&sub1;-Q&sub4; über den gesamten Speisespannungsbereich konstant sein. Die Kollektoren der Transistoren Q&sub5;-Q&sub6; können mit der negativen Versorgung verbunden werden, während die Kollektoren der Transistoren Q&sub7;-Q&sub8; mit der positiven Versorgung Vcc verbunden werden können. Obwohl dies zu nicht-konstanten Gleichtaktausgangsströmen führt, wird die Transkonduktanz immer noch konstant gehalten.
  • Um die Funktionsweise dieser Schaltung zu veranschaulichen, kann die Gleichtakteingangsstufe dieser Schaltung in drei Teile unterteilt werden:
  • 1) Wenn niedrige Gleichtakteingangsspannungen angelegt werden, funktioniert nur das PNP-Eingangspaar Q&sub3;-Q&sub4;. Die PNP-Stromschalter Q&sub5;-Q&sub6; der Regelschaltung 32 sind ausgeschaltet, während die NPN-Stromschalter Q&sub7;-Q&sub8; leiten. Infolgedessen wird das PNP-Eingangspaar Q&sub3;-Q&sub4; durch den Schwanzstrom Ir1 vorgespannt, der einen Wert von Iref hat. Das PNP-Eingangspaar Q&sub3;-Q&sub4; teilt seinen Schwanzstrom Ir1 in zwei gleiche Gleichtaktteile und leitet diese Ströme an den Ausgang der Eingangsstufe. Die NPN-Stromschalter Q&sub7;-Q&sub8; nehmen den Schwanzstrom Ir2, der ebenfalls einen Wert von Iref hat, von dem nicht-funktionierenden NPN-Eingangspaar Q&sub1;-Q&sub2; weg. Die NPN- Stromschalter Q&sub7;-Q&sub8; teilen den Schwanzstrom Ir2 ebenfalls in zwei gleiche Gleichtaktteile und leiten diese Ströme an den Ausgang.
  • 2) Wenn die mittleren Gleichtakteingangsspannungen angelegt werden, funktionieren die PNP- und die NPN-Eingangspaare Q&sub1;-Q&sub4;, und die Stromschalter Q&sub5;- Q&sub8; nehmen einen Teil der Schwanzströme Ir1 und Ir2 weg. Wenn die Gleichtakteingangsspannungen ansteigen, nimmt auch der Strom durch die Stromschalter Q&sub5;-Q&sub6; zu. Der Strom durch das andere Stromschalterpaar Q&sub7;-Q&sub8; nimmt jedoch um den gleichen Betrag ab. Infolgedessen bleibt die Summe der Schwanzströme Ir1-Ir2 unverändert auf dem Wert von Iref. Die Gleichtaktausgangsströme verändern sich ebenfalls nicht, weil die Schwanzströme Ir1-Ir2 an den Ausgang geleitet werden, und zwar entweder durch einen Stromschalter Q&sub5;-Q&sub6;; Q&sub7;-Q&sub8; oder ein Eingangspaar Q&sub1;-Q&sub2;; Q&sub3;-Q&sub4;.
  • 3) Wenn hohe Gleichtakteingangsspannungen zugeführt werden, funktioniert nur das NPN-Eingangspaar Q&sub1;-Q&sub2;. Die PNP-Stromschalter Q&sub5;-Q&sub6; leiten, während die NPN-Stromschalter Q&sub7;-Q&sub8; ausgeschaltet sind. Infolgedessen wird das NPN- Eingangspaar Q&sub1;-Q&sub2; durch den Schwanzstrom Ir2 vorgespannt, der einen Wert von Iref hat. Das NPN-Eingangspaar Q&sub1;-Q&sub2; teilt den Schwanzstrom Ir2 in zwei gleiche Gleichtaktströme und leitet diese Ströme an den Ausgang. Die PNP-Stromschalter Q&sub5;-Q&sub6; nehmen den Strom Ir2 von dem nicht-funktionierenden PNP-Eingangspaar Q&sub3;-Q&sub4; weg teilen ihn in zwei gleiche Teile und leiten diese Ströme an den Ausgang.
  • Es kann also gefolgert werden, dass die Gleichtaktausgangsströme der Eingangsstufe konstant sind. Auch die Summe der Schwanzströme Ir1-Ir2 der Eingangspaare Q&sub1;-Q&sub4; und damit die Transkonduktanz der Eingangsstufe über den gesamten Speisespannungsbereich werden auf einen konstanten Wert geregelt.
  • Fig. 4 zeigt eine graphische Darstellung der normalisierten Transkonduktanz gm in Abhängigkeit von der Gleichtakteingangsspannung für die Schaltung aus Fig. 3. Wie an der Kurve abzulesen ist, ist die Transkonduktanz gm über den gesamten Gleichtakteingangsbereich nahezu konstant.
  • Fig. 5a zeigt eine BiCMOS-Ausführungsform 50 ähnlich der Schaltung 30 aus Fig. 3. Der wichtigste Unterschied zwischen den beiden Schaltungen 50 und 30 besteht in dem Rausch- und Offset-Beitrag der Stromschalter Q&sub5;-Q&sub8;. In Fig. 3 teilen die Stromschalter Q&sub5;-Q&sub8; denjenigen Teil des Schwanzstroms, der nicht zur Signalverstärkung verwendet wird, in zwei gleiche Teile auf. Da diese Stromschalter Q&sub5;-Q&sub8; bipolar sind, ist ihre Transkonduktanz vergleichbar mit der der Eingangstransistoren Q&sub1;-Q&sub4;. Als solches tragen die Stromschalter Q&sub5;-Q&sub8; zu dem Rauschen und dem Offset in der Eingangsstufe bei. Dieses Problem kann mit der BiCMOS-Technologie überwunden werden, wie in Fig. 5a dargestellt. In Fig. 5a wird der Strom durch die Stromschalter Q&sub5;-Q&sub8; der Regelschaltung 52 durch die MOS-Kaskodentransistoren M5cas-M8cas geteilt. Auf diese Weise tragen die MOS-Kaskodentransistoren M5cas-M8cas anstelle der bipolaren Stromschalter Q&sub5;-Q&sub8; zu dem Rauschen und dem Offset der Eingangsstufe bei. Dieser Beitrag kann vernachlässigbar gemacht werden, indem man den MOS-Kaskodentransistoren M5cas-M8cas eine kleinere Transkonduktanz verleiht als den bipolaren Stromschaltern Q&sub5;-Q&sub8;, was sich leicht bewerkstelligen lässt. Das gleiche Verfahren kann in der CMOS-Technologie angewendet werden, jedoch sollten die zusätzlichen MOS-Kaskodentransistoren M5cas-M8cas ein wesentlich kleineres B/L-Verhältnis aufweisen als die Stromschalter Q&sub5;-Q&sub8;.
  • Fig. 5b zeigt eine alternative bipolare Ausführungsform der Schaltung aus Fig. 3. Diese Schaltung umfasst die Eingangsstufe Q&sub1;-Q&sub4; über den gesamten Speisespannungsbereich und die Stromschalter Q&sub5;-Q&sub8;. Die Stromschalter Q&sub5;-Q&sub8; werden durch die Widerstände R&sub5;-R&sub8; gegengekoppelt. Diese Widerstände R&sub5;-R&sub8; verringern auf wirksame Weise die Transkonduktanz der Stromschalter Q&sub5;-Q&sub8; und reduzieren damit den Rausch- und Offset-Beitrag der Stromschalter Q&sub5;-Q&sub8;. Um eine konstante Transkonduktanz zu erhalten, muss die Spannungsquelle VLS einen Wert von 0,5 · Iref · R&sub5; haben.
  • Fig. 6 zeigt eine CMOS-Ausführungsform 60 der Schaltung 30 aus Fig. 3. Wie bei der bipolaren Ausführung, die in Fig. 3 dargestellt ist, ist auch hier die Spannungsquelle Vdif gleich Null. Zuerst sei angenommen, dass die B/L-Verhältnisse der Transistoren M&sub5;-M&sub6; und der Transistoren M&sub7;-M&sub8; gleich dem B/L-Verhältnis der Eingangstransistoren M&sub1;-M&sub4; sind, die in schwacher Inversion vorgespannt sind. Diese Schaltung funktioniert nun wie ihr bipolares Gegenstück (Fig. 3), und die Transkonduktanz der Eingangsstufe ist über den Gleichtakteingangsbereich konstant.
  • Wenn die Eingangsstufe in starker Inversion arbeitet, ist die Transkonduktanz der Eingangstransistoren M&sub1;-M&sub4; proportional zu der Quadratwurzel des B/L- Verhältnisses der Eingangstransistoren M&sub1;-M&sub4;. Da die Transkonduktanzregelung die Summe der Schwanzströme der Eingangspaare M&sub1;-M&sub4; konstant hält, variiert die Transkonduktanz gm um 40% über den gesamten Gleichtakteingangsbereich (Fig. 7). Der Spitzenwert der Transkonduktanz gm tritt auf, wenn die Gleichtakteingangsspannung gleich der Vorspannung der Stromschalter M&sub5;-M&sub8; ist. Bei dieser Eingangsspannung sind die Schwanzströme der Eingangspaare M&sub1;-M&sub4; gleich 0,5 Iref.
  • Die Eingangsstufe kann für den Betrieb in starker Inversion verbessert werden, indem man das B/L-Verhältnis der Transistoren M&sub7;-M&sub8; und der Transistoren M&sub5;- M&sub6; dreimal größer macht als die Eingangstransistoren M&sub1;-M&sub4;. Die Eingangsstufe funktioniert im Grunde auf die gleiche Weise wie die Schaltung aus Fig. 3, jedoch weicht die Funktion der Schaltung im mittleren Teil des Gleichtakteingangsbereichs etwas ab. Wenn die Gleichtakteingangsspannung gleich der Vorspannung der Stromschalter M&sub5;-M&sub8; ist, ist der Strom durch die Stromschalter M&sub5;-M&sub8; dreimal größer als die Ströme der Eingangspaare M&sub1;-M&sub4;. Infolgedessen ist der Schwanzstrom der Eingangspaare M&sub1;-M&sub4; gleich 0,25 Iref, was zu der gleichen Transkonduktanz gm führt wie in den äußeren Teilen des Gleichtakteingangsbereichs (siehe Fig. 8).
  • Fig. 8 zeigt die normalisierte Transkonduktanz gm in Abhängigkeit von dem Gleichtakteingangsspannungsbereich für die Schaltung aus Fig. 6, die in starker Inversion arbeitet. Die Stromschalter M&sub5;-M&sub8; haben ein B/L-Verhältnis, das dreimal größer ist als die Eingangstransistoren M&sub1;-M&sub4; (Fig. 6). Aus dieser Kurve kann geschlossen werden, dass die Transkonduktanz gm um ca. 17% über den gesamten Gleichtakteingangsspannungsbereich variiert.
  • Fig. 9 zeigt eine Schaltung 90, bei der man das gleiche Resultat erhalten kann, indem man für eine Spannungsdifferenz zwischen den Gate-Elektroden der Stromschalter M&sub5;-M&sub8; in der Regelschaltung 92 sorgt. Die Vorspannungsquelle und die Spannungsquelle Vdif werden durch Transistor M&sub9; und Transistor M&sub1;&sub0; realisiert. Indem man diesen Transistoren M&sub9;-M&sub1;&sub0; unterschiedliche Seitenverhältnisse verleiht, kann eine Spannungsdifferenz zwischen den Gate-Elektroden der Stromschalter M&sub5;-M&sub6; und der Stromschalter M&sub7;-M&sub8; geschaffen werden. Der wesentliche Vorteil dieser Lösung besteht darin, dass die Werte der Stromschalter M&sub5;-M&sub6; und der Stromschalter M&sub7;-M&sub8; klein im Vergleich zu den Eingangstransistoren M&sub1;-M&sub4; gemacht werden können, wodurch der Rausch- und Offset-Beitrag der Stromschalter M&sub5;-M&sub8; verringert wird. Außerdem wird die Offsetspannungsänderung über einen großen Teil des Gleichtakteingangsbereichs verteilt, wodurch das Gleichtaktunterdrückungsverhältnis ansteigt. Fig. 10 zeigt die normalisierte Transkonduktanz gm in Abhängigkeit vom Gleichtakteingangsbereich für die Schaltung aus Fig. 9. Aus Fig. 10 kann geschlossen werden, dass die Transkonduktanz gm ca. 19% über den gesamten Gleichtakteingangsbereich variiert.
  • Fig. 11 zeigt eine Eingangsstufe mit konstanter Transkonduktanz und konstanten Gleichtaktausgangsströmen über den gesamten Speisespannungsbereich für mehrwege-kompensierte Verstärker. Die Schaltung besteht aus einer Eingangsstufe über den gesamten Speisespannungsbereich, Q&sub1;-Q&sub8;, mit konstanten Gleichtaktausgangsströmen, und einer Summierschaltung Q&sub9;-Q&sub1;&sub6; mit mehreren Ausgängen. Die Mehrfachausgänge können für die Mehrwege-Frequenzkompensation eines Operationsverstärkers benutzt werden. Der Verstärkungspfad wird für dem niederfrequenten Pfad mit hoher Verstärkung verwendet, während die Mehrfachpfade für den hochfrequenten Pfad mit niedriger Verstärkung verwendet werden. Das Signal der Eingangsstufe Q&sub1;-Q&sub8; wird von Transistor Q&sub1;&sub1; abgegriffen. Da die Eingangsstufe Q&sub1;-Q&sub8; konstante Gleichtaktausgangsströme hat, hat auch der Strom der Transistoren Q&sub1;&sub5;-Q&sub1;&sub6; einen konstanten Wert. Aus diesem Grunde werden keine weiteren Eingangspaare benötigt.
  • Bei einigen Anwendungen ist der zusätzliche Rausch- und Offset-Beitrag der Stromschalter nicht akzeptabel. In diesen Fällen können die in Fig. 12 dargestellten Varianten benutzt werden. Bei dieser Schaltung werden nur die Mehrwege-Transistoren M&sub1;&sub7;-M&sub2;&sub0; auf einen konstanten Strompegel vorgespannt. Dies hat den gleichen Vorteil wie die Schaltung aus Fig. 11 (d. h. es sind keine zusätzlichen Eingangspaare notwendig). Da die Regeltransistoren Q&sub5;-Q&sub8; nicht mit dem Hauptsignalpfad verbunden sind, gibt es außerdem keinen zusätzlichen Rausch- und Offset-Beitrag aufgrund der Regeltransistoren Q&sub5; -Q&sub8;. Es ist zu beachten, dass die Summierschaltung M&sub9;-M&sub1;&sub4; mit einer potentialfreien Stromquelle Ir3 vorgespannt ist.
  • Fig. 13 zeigt eine Anwendung, die keine potentialfreie Stromquelle zum Vorspannen der Schaltung erfordert. Obwohl sich die Strompegel in den Mehrwege- Transistoren ändern, ändert sich die Summe der Drain-Ströme von Transistor M&sub1;&sub9; und Transistor M&sub1;&sub7; (d. h. der Drain-Strom von Transistor M&sub2;&sub1;) um den gleichen Betrag. Dies hat zur Folge, dass die Mehrfachpfade keinen Ausgangsstrom haben, der von der Gleichtakteingangsspannung abhängt, so dass keine zusätzlichen Eingangspaare erforderlich sind. Außerdem hat dies den gleichen Vorteil wie die Schaltung aus Fig. 12 (d. h. es gibt keinen zusätzlichen Rausch- und Offset-Beitrag aufgrund der Regeltransistoren oder Stromschalter Q&sub5;-Q&sub8;).
  • Obwohl mehrere Ausführungsformen der vorliegenden Erfindung dargestellt und beschrieben wurden, ist zu beachten, dass zahlreiche Änderungen und Abwandlungen im Rahmen der Erfindung wie in den beigefügten Ansprüchen definiert vorgenommen werden können.

Claims (3)

1. Schaltung zum Regeln der Transkonduktanz und der Gleichtaktausgangsströme einer Eingangsstufe über den gesamten Speisespannungsbereich eines Operationsverstärkers, wobei die Eingangsstufe folgendes umfasst: mindestens ein Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp N und ein Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp P (M&sub1;-M&sub4;; Q&sub1;-Q&sub4;), die jeweils über eine Regelspannung und Mittel (Ir2) verfügen, um einen Schwanzstrom an einen Schwanz des betreffenden Differenztransistorpaares (M&sub1;-M&sub4;; Q&sub1;-Q&sub4;) zu leiten, wobei das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp N (M&sub1;, M&sub2;; Q&sub1;, Q&sub2;) einen differentiellen Ausgang hat, der einen ersten Ausgangsknotenpunkt (1) und einen zweiten Ausgangsknotenpunkt (2) umfasst, wobei das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp P (M&sub3;, M&sub4;; Q&sub3;, Q&sub4;) einen differentiellen Ausgang hat, der einen dritten Ausgangsknotenpunkt (3) und einen vierten Ausgangsknotenpunkt (4) umfasst, wobei der Operationsverstärker einen Gleichtakteingangsspannungsbereich besitzt, der einen niedrigen Gleichtakteingangsspannungsbereich enthält, in dem nur das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp P (M&sub3;, M&sub4;; Q&sub3;, Q&sub4;) aktiv ist, einen mittleren Gleichtakteingangsspannungsbereich, in dem sowohl das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp N als auch das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp P (M&sub1;-M&sub4;; Q&sub1;-Q&sub4;) aktiv ist, und einen hohen Gleichtakteingangsspannungsbereich, in dem nur das Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp N (M&sub1;, M&sub2;; Q&sub1;, Q&sub2;) aktiv ist, wobei die Schaltung eine Ausgangsstromregelschaltung (22, 32, 52, 62, 92) enthält, die folgendes umfasst:
erste und zweite Stromschalter (M&sub7;, M&sub8;; Q&sub7;, Q&sub8;), die mit dem Eingangsdifferenztransistorpaar vorn Leitfähigkeitstyp N (M&sub1;, M&sub2;; Q&sub1;, Q&sub2;) verbunden sind, wobei die genannten ersten und zweiten Stromschalter jeweils über eine Steuerelektrode verfügen;
dritte und vierte Stromschalter (M&sub5;, M&sub6;; Q&sub5;, Q&sub6;), die mit dem Eingangsdifferenztransistorpaar vom Leitfähigkeitstyp P (M&sub3;, M&sub4;; Q&sub3;, Q&sub4;) verbunden sind, wobei die genannten dritten und vierten Stromschalter jeweils über eine Steuerelektrode verfügen;
Spannungsmittel (Vref), die mit den genannten Stromschaltern (M&sub5;-M&sub8;; Q&sub5; -Q&sub8;) verbunden sind, um eine Referenzspannung an die Steuerelektroden der genannten Stromschalter (M&sub5;-M&sub8;; Q&sub5;-Q&sub8;) zu liefern, wobei
die genannten Stromschalter (M&sub5;-M&sub8;; Q&sub5;-Q&sub8;) die Gleichtakteingangsspannung der Differenzeingangspaare (M&sub1;, M&sub4;; Q&sub1;, Q&sub4;) mit den Stromschalter- Regelspannungen vergleichen und dadurch mindestens eines der Differenzeingangspaare (M&sub1;-M&sub4;; Q&sub1;-Q&sub4;) aktivieren,
dadurch gekennzeichnet, dass der erste Stromschalter einen ersten Stromschaltertransistor (M&sub7;; Q&sub7;) umfasst, dessen erste Hauptelektrode mit dem Schwanz des Eingangsdifferenztransistorpaares vom Leitfähigkeitstyp N (M&sub1;, M&sub2;; Q&sub1;, Q&sub2;) verbunden ist und dessen zweite Hauptelektrode mit dem ersten Ausgangsknoten (1) verbunden ist und der eine Steuerelektrode besitzt; dass der zweite Stromschalter einen zweiten Stromschaltertransistor (M&sub8;; Q&sub8;) umfasst, dessen erste Hauptelektrode mit der Hauptelektrode des ersten Stromschaltertransistors (M&sub7;; Q&sub7;) verbunden ist und dessen zweite Hauptelektrode mit dem zweiten Ausgangsknoten (2) verbunden ist und der eine Steuerelektrode besitzt, die mit der Steuerelektrode des ersten Stromschaltertransistors (M&sub7;, Q&sub7;) verbunden ist; und dass der dritte Stromschalter einen dritten Stromschaltertransistor (M&sub6;; Q&sub6;) umfasst, dessen erste Hauptelektrode mit dem Schwanz des Eingangsdifferenztransistorpaars vom Leitfähigkeitstyp P (M&sub3;, M&sub4;; (Q&sub3;, Q&sub4;) verbunden, dessen zweite Hauptelektrode mit dem dritten Ausgangsknoten (3) verbunden ist und der eine Steuerelektrode besitzt; dass der vierte Stromschalter einen vierten Stromschaltertransistor (M&sub5;; Q&sub5;) umfasst, dessen erste Hauptelektrode mit der ersten Hauptelektrode des dritten Stromschaltertransistors (M&sub6;; Q&sub6;) verbunden ist, dessen vierte Hauptelektrode mit dem vierten Ausgangsknotenpunkt (4) verbunden ist und der eine Steuerelektrode besitzt, die mit der Steuerelektrode des dritten Stromschaltertransistors (M&sub6;; Q&sub6;) verbunden ist, wobei
die Steuerelektrode des dritten Stromschalttransistors (M&sub6;) mit der Steuerelektrode des ersten Stromschaltertransistors (M&sub7;; Q&sub7;) verbunden ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsmittel eine weitere Referenzspannung (Vdif; VLS) zwischen den Steuerelektroden des ersten und des zweiten Stromschaltertransistors (M&sub7;, M&sub8;; Q&sub7;, Q&sub8;) und den Steuerelektroden des dritten und des vierten Stromschaltertransistors (M&sub6;, M&sub5;; Q&sub6;, Q&sub5;) liefern.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schaltung weiterhin folgendes umfasst: einen ersten Kaskodentransistor (M7cas), dessen Hauptstrompfad zwischen die zweite Hauptelektrode des ersten Stromschaltertransistors (M&sub7;; Q&sub7;) und den ersten Knotenpunkt (1) geschaltet ist und der eine Steuerelektrode besitzt; einen zweiten Kaskodentransistor (M8cas), dessen Hauptstrompfad zwischen die zweite Hauptelektrode des zweiten Stromschaltertransistors (M&sub8;, Q&sub8;) und den zweiten Ausgangsknotenpunkt (2) geschaltet ist und dessen Steuerelektrode mit der Steuerelektrode des ersten Kaskodentransistors (M7cas) verbunden ist; einen dritten Kaskodentransistor (M6cas), dessen Hauptstrompfad zwischen die zweite Hauptelektrode des dritten Stromschaltertransistors (M&sub6;; Q&sub6;) und den dritten Ausgangsknotenpunkt (3) geschaltet ist und der eine Steuerelektrode besitzt; einen vierten Kaskodentransistor (M5cas), dessen Hauptstrompfad zwischen die zweite Hauptelektrode des vierten Stromschaltertransistors (M&sub5;; Q&sub5;) und den vierten Ausgangsknotenpunkt (4) geschaltet ist und dessen Steuerelektrode mit der Steuerelektrode des dritten Kaskodentransistors (M6cas) verbunden ist; dritte Spannungsmittel (Vbias1), die zwischen den ersten Versorgungsspannungsanschluss (Vss) und die Steuerelektrode des ersten Kaskodentransistors (M7cas) geschaltet sind; und vierte Spannungsmittel (Vbias2), die zwischen den zweiten Versorgungsspannungsanschluss (VDD) und die Steuerelektrode des dritten Kaskodentransistors (M6cas) geschaltet sind;
und dadurch, dass die zweite Hauptelektrode des ersten Stromschaltertransistors (M&sub7;; Q&sub7;) mit der zweiten Hauptelektrode des zweiten Stromschaltertransistors (M&sub8;; Q&sub8;) verbunden ist und dass die zweite Hauptelektrode des dritten Stromschaltertransistors (M&sub6;; Q&sub6;) mit der zweiten Hauptelektrode des vierten Stromschaltertransistors (M&sub5;; Q&sub5;) verbunden ist.
DE69707799T 1996-03-29 1997-03-04 Eingangsstufen mit konstanter transkonduktanz und mit konstanten gleichtaktausgangsströmen über den gesamten speisespannungsbereich Expired - Fee Related DE69707799T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/625,458 US5734297A (en) 1996-03-29 1996-03-29 Rail-to-rail input stages with constant gm and constant common-mode output currents
PCT/IB1997/000196 WO1997037428A2 (en) 1996-03-29 1997-03-04 RAIL-TO-RAIL INPUT STAGES WITH CONSTANT gm AND CONSTANT COMMON-MODE OUTPUT CURRENTS

Publications (2)

Publication Number Publication Date
DE69707799D1 DE69707799D1 (de) 2001-12-06
DE69707799T2 true DE69707799T2 (de) 2002-05-29

Family

ID=24506173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69707799T Expired - Fee Related DE69707799T2 (de) 1996-03-29 1997-03-04 Eingangsstufen mit konstanter transkonduktanz und mit konstanten gleichtaktausgangsströmen über den gesamten speisespannungsbereich

Country Status (6)

Country Link
US (1) US5734297A (de)
EP (1) EP0829132B1 (de)
JP (1) JPH11506596A (de)
KR (1) KR19990022113A (de)
DE (1) DE69707799T2 (de)
WO (1) WO1997037428A2 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2782584B1 (fr) * 1998-08-19 2000-11-03 St Microelectronics Sa Comparateur en technologie bicmos a faible tension d'alimentation
US6031423A (en) * 1998-10-06 2000-02-29 California Micro Devices, Inc. Input stage for rail-to-rail input op amp
US6194962B1 (en) * 1999-04-13 2001-02-27 Analog Devices, Inc. Adaptive operational amplifier offset voltage trimming system
US7113744B1 (en) * 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
KR100374631B1 (ko) * 2000-06-09 2003-03-04 삼성전자주식회사 전하펌프 회로
US6404266B1 (en) * 2000-07-25 2002-06-11 National Semiconductor Corporation Differential input stage with bias current reduction for latch-up prevention
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
US6388521B1 (en) * 2000-09-22 2002-05-14 National Semiconductor Corporation MOS differential amplifier with offset compensation
GB2367414A (en) * 2000-09-28 2002-04-03 Seiko Epson Corp Display device using TFT's
US6462619B1 (en) 2001-01-08 2002-10-08 Texas Instruments Incorporated Input stag of an operational amplifier
JP2004519883A (ja) * 2001-02-21 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 差動信号のためのインタフェイス回路
US7012465B2 (en) * 2001-08-07 2006-03-14 Qualcomm Incorporated Low-voltage class-AB output stage amplifier
US6529043B1 (en) * 2001-08-23 2003-03-04 National Semiconductor Corporation LVDS current steering input buffer
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
KR101067495B1 (ko) * 2003-05-26 2011-09-27 페어차일드코리아반도체 주식회사 레일-투-레일 차동입력단의 트랜스컨덕턴스 제어회로
US7065602B2 (en) * 2003-07-01 2006-06-20 International Business Machines Corporation Circuit and method for pipelined insertion
JP4672655B2 (ja) * 2003-07-10 2011-04-20 エヌエックスピー ビー ヴィ 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置
WO2005006543A1 (en) * 2003-07-10 2005-01-20 Koninklijke Philips Electronics N.V. Systematic offset free operational amplifier and apparatus comprising such an operational amplifier
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
US7091783B2 (en) * 2004-01-14 2006-08-15 Agere Systems Inc. Rejection circuitry for variable-gain amplifiers and continuous-time filters
JP4826073B2 (ja) * 2004-08-05 2011-11-30 日本電気株式会社 差動増幅器、及びそれを用いた表示装置のデータドライバ
US7187236B2 (en) * 2004-09-07 2007-03-06 Ut-Battelle, Llc Rail-to-rail differential input amplification stage with main and surrogate differential pairs
US7196573B1 (en) 2006-02-02 2007-03-27 Agere Systems Inc. Systems and methods for creating complex poles
US7714651B2 (en) * 2007-11-05 2010-05-11 National Semiconductor Corporation Apparatus and method for low power rail-to-rail operational amplifier
CN101821952B (zh) 2008-06-06 2014-02-26 Lsi公司 用于基于锁存器的模数转换的系统和方法
US8121186B2 (en) 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
JP5244233B2 (ja) 2008-06-06 2013-07-24 エルエスアイ コーポレーション 同期タイミング再設定アナログ−デジタル変換のためのシステム及び方法
US8004361B2 (en) * 2010-01-08 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Constant transconductance operational amplifier and method for operation
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US8193961B2 (en) 2010-09-23 2012-06-05 Lsi Corporation Systems and methods for enhancing analog to digital conversion resolution
US8680922B2 (en) 2012-01-18 2014-03-25 Analog Devices, Inc. Rail-to rail input circuit
WO2016006032A1 (ja) 2014-07-08 2016-01-14 三菱電機株式会社 オペアンプ回路及びバイアス電流供給方法
US9473092B2 (en) * 2014-12-31 2016-10-18 Texas Instruments Incorporated Reconfigurable amplifier
JP7187904B2 (ja) * 2018-09-06 2022-12-13 株式会社デンソー 増幅器
CN114123988B (zh) * 2021-11-30 2024-02-23 深圳列拓科技有限公司 一种恒定跨导轨至轨输入输出运算放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555673A (en) * 1984-04-19 1985-11-26 Signetics Corporation Differential amplifier with rail-to-rail input capability and controlled transconductance
FR2672749B1 (fr) * 1991-02-12 1996-11-08 Sgs Thomson Microelectronics Amplificateur operationnel a transconductance a grande excursion de mode commun.
EP0569102B1 (de) * 1992-05-08 1997-11-19 Koninklijke Philips Electronics N.V. Differenzverstärker mit einem Eingangsspannungsbereich gleich der Speisespannung und mit Quadratwurzelstromsteuerung
US5323120A (en) * 1993-01-05 1994-06-21 Sgs-Thomson Microelectronics, Inc. High swing operational transconductance amplifier
US5561396A (en) * 1995-04-27 1996-10-01 Philips Electronics North America Corporation Rail-to-rail input stages with gm -control by multiple input pairs

Also Published As

Publication number Publication date
KR19990022113A (ko) 1999-03-25
EP0829132A2 (de) 1998-03-18
EP0829132B1 (de) 2001-10-31
WO1997037428A2 (en) 1997-10-09
DE69707799D1 (de) 2001-12-06
WO1997037428A3 (en) 1997-11-27
JPH11506596A (ja) 1999-06-08
US5734297A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
DE69707799T2 (de) Eingangsstufen mit konstanter transkonduktanz und mit konstanten gleichtaktausgangsströmen über den gesamten speisespannungsbereich
DE3631099C2 (de) CMOS Ausgangsstufe
DE69315251T2 (de) Differenzverstärker mit einem Eingangsspannungsbereich gleich der Speisespannung und mit Quadratwurzelstromsteuerung
DE3751661T2 (de) Operationelle Verstärkerschaltung mit breitem Betriebsbereich
DE69328348T2 (de) Stromerfassungsschaltung
DE69421692T2 (de) Verstärkerausgangsstufe der Klasse "AB"
DE3586863T2 (de) Verstaerker mit eingangsfaehigkeit ueber den gesamten versorgungsspannungsbereich und geregelter transkonduktanz.
DE3725323C2 (de) Volldifferential-, CMOS-Operations-Leistungsverstärker
DE3852930T2 (de) Gefalteter Kaskodenverstärker mit über den ganzen Betriebsspannungsbereich gehenden Gleichtaktbereich.
DE69421207T2 (de) Kombination Treiber-Summenschaltung für Differenzverstärker mit einem der Speisespannung entsprechenden Spannungsbereich
DE68927535T2 (de) Verstärker
DE69609104T2 (de) Referenzstromgenerator in CMOS-Technologie
DE2855303C2 (de)
DE69516381T2 (de) Verstärker mit grossem Gleichtaktpegel und konstanter Transkonduktanz
DE60217504T2 (de) Verstärker mit variabler verstärkung für einen offenen regelkreis unter verwendung einer replikatverstärkerzelle
DE60213094T2 (de) Programmierbare logarithmische verstärkungseinstellung für verstärker mit offener regelschleife
DE1948850A1 (de) Differenzverstaerker
DE3889085T2 (de) Gleichtaktmessung und -regelung in Ketten von symmetrischen Verstärkern.
DE69209558T2 (de) Kaskodendifferenzverstärker
DE69020748T2 (de) Differenzverstärker mit Spannungsverschiebung zur Erzielung einer Eingangsfähigkeit über den ganzen, sehr niedrigen Versorgungsspannungsbereich.
DE3881934T2 (de) Differenzverstärker mit symmetrischen Ausgang.
DE69625453T2 (de) Verstärker
DE69219182T2 (de) Transkonduktanzoperationsverstärker mit grossem Gleichtaktpegel
DE2757464A1 (de) Verstaerker
DE69421775T2 (de) Kaskodenschaltung mit hoher Ausgangsimpedanz für den Betrieb mit niedriger Versorgungsspannung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee