DE69609104T2

DE69609104T2 - Referenzstromgenerator in CMOS-Technologie

Info

Publication number: DE69609104T2
Application number: DE69609104T
Authority: DE
Inventors: Henri Oguey
Original assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Current assignee: Centre Suisse dElectronique et Microtechnique SA CSEM
Priority date: 1995-03-22
Filing date: 1996-03-21
Publication date: 2001-03-15
Anticipated expiration: 2016-03-22
Also published as: FR2732129B1; US5949278A; DE69609104D1; EP0733961A1; FR2732129A1; EP0733961B1

Description

Die vorliegende Erfindung betrifft Referenzstromgeneratoren in CMOS- Technologie.
Die Fig. 1 der beigefügten Zeichnungen stellt ein Beispiel eines solchen Referenzstromgenerators gemäß dem Stand der Technik dar. Eine Beschreibung findet sich in einem Artikel von E. Vittoz und J. Felrath, erschienen in der Zeitschrift IEEE, Journal of Solid State Circuits, Vol. SC-12, Seiten 224-231, Juni 1977 mit dem Titel "CMOS analog integrated circuits based on weak inversion operation". (Analoge integrierte CMOS-Schaltungen auf der Grundlage einer Betriebsweise mit schwacher Inversion).
Dieser bekannte Generator enthält zwei P-Kanal-Transistoren MPA und MPB, die einen Stromspiegel bilden, zwei Transistoren MNA und MNB, die Regeltransistoren sind, sowie einen Widerstand R, der das Element bildet, auf dem die Stromreferenz basiert. Die Gesamtheit dieser Anordnung ist zwischen die Versorgungsspannungen VDD und VSS geschaltet, wobei der Referenzstrom beispielsweise an dem Versorgungsanschluß VDD abgegriffen werden kann. Die Regeltransistoren arbeiten mit schwacher Inversion, was anzeigt, daß ihre Gate-Spannung Vg kleiner als ihre Schwellwertspannung VT ist und daß der Drain-Strom ID exponentiell mit der Source- Spannung VS entsprechend der folgenden Formel abnimmt:
worin IDO ein Parameter ist, der von der Spannung Gate-Substrat abhängt, W und L die Länge bzw. die Breite des Kanals sind und UT eine der absoluten Temperatur proportionale Spannung ist, die bei Umgebungstemperatur ungefähr 26 mV beträgt. Für die Transistoren MNA und MNB der Fig. 1, die die gleiche Gate-Spannung und die gleiche Kanallänge haben, ist das Stromverhältnis gegeben durch:
Da dieses Verhältnis durch den Stromspiegel MPA, MPB festgelegt ist, hat diese Beziehung einen definierten Wert der Source-Spannung VS1 des Transistors MNA zur Folge:
Da der Widerstand R und die Spannung VS1 festliegen, nimmt der Strom i&sub1; einen definierten Wert an:
i&sub1; = VS1/R (4)
Da das Ziel der Konstrukteure von CMOS-Schaltungen im allgemeinen die Entwicklung von Bauelementen ist, deren Größe und Verbrauch so gering wie möglich sind, wird das Vorhandensein eines Widerstandes in einer Schaltung als erheblicher Nachteil angesehen. Insbesondere wenn der zu liefernde Strom schwach ist, ist ein Widerstand eines hohen Wertes erforderlich, was eine sehr große Siliziumoberfläche erfordert, wenn der spezifische Widerstand (Widerstand im Quadrat) der als Widerstand dienenden Schicht klein ist.
Außerdem ist die Reproduzierbarkeit des Widerstandes in einer standardmäßigen CMOS-Technologie häufig mittelmäßig, was sich nicht mit der Genauigkeit verträgt, die man im allgemeinen von einem Referenzstromgenerator verlangt.
Im übrigen schlägt das Dokument EP 0 454 150 bereits einen Referenzstromgenerator in CMOS-Technologie und ohne Widerstand vor. Dieser Generator weist einen ersten Stromspiegel auf, der zwei Schaltungszweige bildet, welche zwischen Versorgungsanschlüsse entgegengesetzter Polarität zu schalten sind und jeweils eine Gruppe in Reihe geschalteter Transistoren entgegengesetzten Leitfähigkeitstyps enthalten. Ein erster der Zweige enthält einen mit seinen Transistoren in Reihe geschalteten Stabilisierungstransistor, der eine veränderliche Konduktanz bildet, um dem Transistor, der mit ihm in dem ersten Schaltungszweig verbunden ist, eine vorgegebene Source-Spannung aufzuprägen. Außerdem ist ein zweiter Stromspiegel vorgesehen, der einen dritten Schaltungszweig bildet.
Bei dieser bekannten Anordnung weist der dritte Zweig eine Reihenschaltung zweier Transistoren auf, deren ein Ende mit dem Gate des Stabilisierungstransistors und deren anderes Ende mit dem Knoten zwischen dem letzteren Transistor und dem ersten Zweig verbunden ist.
Hieraus folgt, daß die am Gate des Stabilisierungstransistors abgegriffene Steuerspannung gleich der Summe der Gate-Source-Spannungen der Transistoren des dritten Zweiges ist, was einem Wert entspricht, der größer als zweimal die Schwellwertspannung dieser Transistoren ist. Diese Steuerspannung ist nur stabil, wenn die Transistoren des dritten Zweiges und der Transistor des gleichen Leitfähigkeitstyps des zweiten Zweiges in getrennten Töpfen betrieben werden, was eine schwere technologische Beschränkung ist.
Ein weiterer Nachteil besteht darin, daß die Schaltung gegenüber den Schwellwertspannungen der Transistoren sehr empfindlich ist, denn der erhaltene Referenzstrom ist eine Funktion der Schwellwertspannungen der Transistoren des dritten Zweiges der Anordnung. Außerdem erfordert sie eine relativ hohe Versorgungsspannung, die größer ist als die oben erwähnte Summe der Schwellwertspannungen dieser Transistoren des dritten Zweiges.
Die Erfindung hat zum Ziel, einen Referenzspannungsgenerator vorzuschlagen, der diese Nachteile nicht hat.
Die Erfindung hat somit zum Gegenstand einen Referenzstromgenerator in CMOS-Technologie, mit einem ersten Stromspiegel, der zwei Schaltungszweige bildet, die zwischen Versorgungsanschlüsse entgegengesetzter Polarität zu schalten sind und die jeweils eine Gruppe von Transistoren enthalten, welche in Reihe geschaltet und von entgegengesetztem Leitfähigkeitstyp sind, wobei ein erster der Schaltungszweige einen mit seinen Transistoren in Reihe geschalteten Stabilisierungstransistor aufweist, der eine veränderliche Konduktanz bildet, um dem Transistor, der mit ihm in dem ersten Schaltungszweig verbunden ist, eine vorgegebene Sourcespannung aufzuprägen, wobei der Referenzstromgenerator ferner einen zweiten Stromspiegel enthält, der einen dritten Schaltungszweig aufweist, dadurch gekennzeichnet, daß der zweite Stromspiegel so geschaltet ist, daß er in dem dritten Schaltungszweig ein Bild des im ersten Schaltungszweig fließenden Stromes erzeugt, der dritte Schaltungszweig mit mindestens einem der Versorgungsanschlüsse verbunden ist, der dritte Schaltungs zweig zwei in Reihe geschaltete Transistoren entgegengesetzten Leitfähigkeitstyps aufweist, an deren gemeinsamen Knoten eine Steuerspannung abgreifbar ist, die an das Gate des Stabilisierungstransistors angelegt wird.
Dank dieser Merkmale wird der Generator gemäß der Erfindung ausschließlich von aktiven Bauelementen gebildet, die in einfacher Weise mit guter Reproduzierbarkeit integriert werden können und die auf dem Schaltungschip nur wenig Platz einnehmen.
Weitere Merkmale und Vorteile der Erfindung werden im Verlauf der folgenden Beschreibung deutlich, die lediglich als Beispiel gegeben wird und sich auf die beigefügten Zeichnungen bezieht, in denen:
- die Fig. 1 ein Schema des Referenzstromgenerators gemäß dem Stand der Technik ist;
- die Fig. 2 ein Prinzipschema eines Referenzstromgenerators gemäß der Erfindung ist;
- die Fig. 3 ein Schema eines Referenzstromgenerators darstellt, der die Abgabe eines Referenzstroms an mehrere Verbraucher ermöglicht;
- die Fig. 4 ein Beispiel einer Anlaufschaltung für den Generator gemäß der Erfindung zeigt;
- die Fig. 5 ein Schema einer praktischen Ausführungsform des Generators gemäß der Erfindung darstellt;
- die Fig. 6 ein Diagramm ist, das die Betriebsweise des Generators gemäß der Erfindung zeigt;
- die Fig. 7, 8 und 9 Ausführungsvarianten des Generators gemäß der Erfindung zeigen.
Es wird zunächst auf die Fig. 2 Bezug genommen, die ein Prinzipschema der bevorzugten Ausführungsform der Erfindung darstellt.
Die Sources zweier P-Kanal-Transistoren MP1 bzw. MP2 sind mit einer Versorgungsleitung VDD verbunden, und ihre Gates sind miteinander verbunden, um einen Knoten 1 zu bilden. Die Drains dieser Transistoren sind mit den Drains zweier N-Kanal-Transistoren MN1 bzw. MN2 verbunden. Die Verbindung zwischen dem Drain des Transistors MP1 und des Transistors MN1 ist ebenfalls am Knoten 1 angeschlossen.
Die Gates der Transistoren MN1 und MN2 sind ebenfalls miteinander verbunden und bilden einen Knoten 2, an dem ebenfalls der Drain des Transistors MN2 angeschlossen ist.
Zwei N-Kanal-Transistoren MN3 und MN4 sind mit ihren Sources an einer Versorgungsleitung Vss angeschlossen, während ihre Gates miteinander verbunden sind, um einen Knoten 3 zu bilden, an dem ebenfalls der Drain des Transistors MN3 angeschlossen ist. Wie im folgenden noch deutlich wird, ist der Transistor MN4 ein aktives Bauelement, das als gesteuerte Konduktanz arbeitet.
Die Source des Transistors MN1 ist mit dem Drain des Transistors MN4 verbunden, der somit einen Knoten 4 bildet, und die des Transistors MN2 ist mit der Versorgungsleitung Vss verbunden.
Der Drain des Transistors MN3 ist mit dem Drain eines T-Kanal-Transistors MP3 verbunden, dessen Source mit der Versorgungsleitung VDD verbunden ist und dessen Gate an dem Knoten 1 angeschlossen ist.
Die Transistoren MN1 und MN2 arbeiten bei schwacher Inversion, was zeigt, daß ihre Gate-Spannung kleiner als ihre Schwellwertspannung VT ist und daß der Drain-Strom ID eine exponentielle Funktion ist, die mit der Source-Spannung VS nach der Formel (1) abnimmt. Im übrigen arbeiten die Transistoren MN3 und MN4 bei starker Inversion; anders ausgedrückt, ist ihre Gate-Spannung größer als ihre Schwellwertspannung VT. Schließlich wird die Spannung VDD so groß gewählt, daß mit Ausnahme des Transistors MN4 alle Transistoren im Sättigungszustand sind.
Die drei Schaltungszweige, die von MP1-MN1-MN4, MP2-MN2 und MP3- MN3 gebildet werden, werden von den Strömen i&sub1;, i&sub2; und i&sub3; durchflossen.
Wenn man im übrigen für jeden Transistor der Fig. 2 ein Abmessungsverhältnis S = W/L definiert, werden diese Verhältnisse für die sieben Transistoren der Schaltung mit Sn1, Sn2, Sn3, Sn4, Sp1, Sp2 und Sp3 bezeichnet. Wie bereits oben angedeutet, sind die P-Kanal-Transistoren im Sättigungszustand, so daß sie Konstantstromverhältnisse wie folgt definieren:
Die Source-Spannung VSn1, des Transistors MN1, die auch die Drain-Spannung Vdn4 des Transistors MN4 ist, stabilisiert sich bei einem definierten Wert, wenn, wie bereits oben angedeutet, die Transistoren MN1 und MN2 bei schwacher Inversion arbeiten, was durch Anwendung der Beziehung (3), wie bei der Schaltung des Standes der Technik, führt zu:
VSn1 = Vdn4 = UT · In(K1) (6)
mit:
Im übrigen ist Ut = kT/q die der Absoluttemperatur T proportionale thermodynamische Spannung und beträgt ungefähr 26 mV bei Umgebungstemperatur.
Um das Verständnis der Betriebsweise des in Fig. 2 dargestellten Generators zu erleichtern, sei angenommen, daß ein Strom i&sub1; an die Source des Transistors MN1 angelegt wird. Durch die Wirkung des Stromspiegels, den die Transistoren MP1 und MP2 bilden, fließt ein identischer Strom i&sub2; in den Transistor MN2, dessen Gate-Spannung Vgn2 sich so einstellt, daß dieser Strom durchgelassen wird. Diese Gate-Spannung wird auch an das Gate des Transistors MN1 angelegt. Damit dieser Transistor MN1 den Strom i&sub1; liefert, muß seine Source-Spannung VSn1 einen positiven Wert annehmen, in Anbetracht dessen, daß dieser Transistor größer als der Transistor MN2 ist. Wenn, wie bereits angedeutet, die Transistoren MN1 und MN2 bei schwacher Inversion arbeiten, wenn also i&sub1; klein ist, ist diese Source-Spannung VSn1 unabhängig vom Strom i&sub1; und nimmt den durch die Gleichung (2) gegebenen Wert an.
Durch die Wirkung des von den Transistoren MP1 und MP3 gebildeten Stromspiegels fließt ein Strom i&sub3; in den Transistor MN3, und dieser Strom nimmt die folgende Form an:
Im übrigen arbeiten die Transistoren MN3 und MN4 bei starker Inversion, und der Transistor MN3 befindet sich im Sättigungszustand, in dem:
i&sub3; = ¹/&sub2; βn3 (Vgn3 - VTn)² (9)
Dieser Strom erzeugt eine Spannung Vgn3 am Gate des Transistors MN3 der folgenden Form (βn3 ist der Verstärkungsfaktor des Transistors):
Der Transistor MN4 hat die gleiche Gate-Spannung, aber seine Drain-Spannung Vdn4 = Vsn1 ist kleiner als seine Sättigungsspannung, und somit gilt (βn4 ist der Verstärkungsfaktor dieses Transistors):
i&sub1; = βn4VSn1(Vgn3 - VTn - ¹/&sub2; Vsn1) (11)
Durch Verknüpfung der Gleichungen (8), (10) und (11) ergibt sich für den im Transistor MN4 fließenden Strom i&sub1;:
Man erhält den gleichen Ausdruck, wenn die Wirkung des Transistors MN4 durch seinen äquivalenten Widerstand ausgedrückt wird:
Der Strom i&sub1;, ausgedrückt mit Hilfe dieser Beziehung (13) und der Beziehung (4), hängt noch von Vgn3 ab. Durch Eliminieren von Vgn3 und i&sub3; dank der Gleichungen (8) und (10) gelangt man zu dem Ausdruck (12) zurück.
Die Fig. 6 zeigt den Verlauf dieses Stromes i&sub1;', wobei das Diagramm auf der Abszisse den durch den Stromspiegel aufgeprägten Strom i&sub1; und auf der Ordinate die mit den obigen Gleichungen bestimmten theoretischen Ströme zeigt.
Man sieht somit, daß der sich einstellende Strom einem Punkt (Schnittpunkt der Kurven) entspricht, an dem Gleichheit zwischen dem in die Source des Transistors MN1 fließenden Stromes i&sub1; und dem im Transistor MN4 erzeugten Strom i&sub1;' besteht. Außerdem zeigt die Gleichung (12), daß dieser Strom eine parabolische Funktion von i&sub1; ist, denn der Transistor MN3 ist gesättigt, wohingegen der Transistor MN4 aufgrund seiner geringen Drain-Spannung im Nichtsättigungsbereich arbeitet.
Tatsächlich gibt es nur einen Zustand, der sich in der Schaltung einstellen kann, und zwar wenn i&sub1;' = i&sub1;. Als Folge ergibt sich für den tatsächlichen Strom iR in dem die Transistoren MN1 und MN4 enthaltenden Schaltungszweig:
mit:
Durch Einsetzen von Vsn1 (Gleichung 6) in die Gleichung (14) ergibt sich:
in der:
Keff = [K&sub2; - 0,5 + K&sub2;(K&sub2; - 1)]ln²(K&sub1;) (17)
Die Gleichungen (10) und (11) zeigen, daß:
a) der Strom iR dem Produkt aus dem Verstärkungsfaktor β&sub4; des Transistors MN4 und dem Quadrat der thermodynamischen Spannung UT proportional ist;
b) der Proportionalitätsfaktor Keff einzig von den Abmessungsverhältnissen der Transistoren abhängt; und
c) der Strom iR unabhängig von den Schwellwertspannungen Vt der verwendeten Transistoren ist.
Hieraus folgt somit, daß der Strom iR ein stabiler Parameter der Schaltung ist, so daß er eine Stromreferenz bildet. Es sei darauf hingewiesen, daß dieser Strom nur durch die Abmessungen der Transistoren bestimmt wird; anders ausgedrückt, durch die Topographie der Schaltung, die mit hoher Genauigkeit von einer Schaltung zur anderen reproduziert werden kann.
Im übrigen weiß man, daß der Verstärkungsfaktor eines Transistors von der Absoluttemperatur in der gleichen Weise wie die Beweglichkeit gemäß dem folgenden Gesetz (angewendet auf den Transistor MN4) abhängt:
worin βb40 und UTO sich auf eine Referenztemperatur To (Umgebungstemperatur) beziehen und m ein Exponent in der Umgebung von 2 ist. Durch Verknüpfen der Gleichungen (16) und (18) wird der Strom iR:
Da die drei ersten Terme dieser Gleichung bei einer festliegenden Temperatur definiert sind und wenn m in der Umgebung von 2 liegt, sieht man, daß sich der Strom mit der Temperatur nur wenig ändert, was ein weiterer Vorteil der Schaltung der Erfindung ist.
Die Stromreferenz kann an dem Versorgungsanschluß VDD abgegriffen werden, wobei der als Referenz dienende Strom nun von der Summe der Ströme i&sub1; (iR), i&sub2; und i&sub3; gebildet wird.
Es wird nun auf die Fig. 3 Bezug genommen, die zeigt, wie der Referenzstromgenerator mehrere weitere Referenzströme erzeugen kann.
Die Schaltung der Fig. 3 greift das Schema der Fig. 2 in der Weise wieder auf, daß man dort die gleichen Transistoren, die in der gleichen Weise geschaltet sind, wiederfindet. Sie zeigt drei weitere Möglichkeiten, einen Referenzstrom zu erzeugen.
Die erste Möglichkeit besteht darin, einen zusätzlich T-Kanal-Transistor MP4 zu verwenden, dessen Gate mit dem Knoten 1 verbunden ist. Seine Source ist mit dem Anschluß VDD verbunden, während der Referenzstrom i&sub4; an dem Drain dieses Transistors abgegriffen werden kann.
Die zweite Möglichkeit besteht darin, einen N-Kanal-Transistor MN5 zu verwenden, dessen Gate mit dem Drain des Transistors MN3 verbunden ist, dessen Source mit dem Anschluß VSS der Anordnung verbunden ist, und dessen Drain den Referenzstrom i&sub5; empfängt.
Die dritte Möglichkeit besteht darin, ebenfalls einen N-Kanal-Transistor MN6 zu verwenden, dessen Gate mit dem Knoten 2 verbunden ist und der im übrigen in der gleichen Weise wie der Transistor MN5 geschaltet ist. Er wird mit dem Referenzstrom i&sub6; gespeist.
Damit die Transistoren MP4, MN5 und MN6 Ströme in der Nähe der erwünschten Referenzströme erzeugen, müssen sie im Sättigungszustand arbeiten, d. h., daß ihre Drain-Source-Spannung hinsichtlich ihres Absolutwertes größer als eine Grenze Vdsat sein muß. Dies impliziert, daß die von dem Transistor MP4 gespeiste Schaltung an einem niedrigeren Potential als der Spannung VDD, beispielsweise der Spannung VSS anzuschließen ist, und daß die von den Transistoren MN5 und MN6 gespeisten Schaltungen an ein höheres Potential als die Spannung VSS, beispielsweise VDD anzuschließen sind.
Da die Gates dieser Hilfstransistoren MP4, MN5 und MN6 nicht die Knoten beaufschlagen, an denen sie angeschlossen sind, kann man ihre Anzahl vervielfachen und somit Referenzströme an zahlreichen Punkten einer größeren Schaltung liefern, von der der Stromgenerator einen Teil bilden kann.
Die Fig. 4 zeigt genauer ein Beispiel einer Anlaufschaltung für den Referenzstromgenerator gemäß der Erfindung. Tatsächlich ist eine solche Schaltung erforderlich, um zu vermeiden, daß der Generator anfangs gesperrt bleibt. Bei dem dargestellten Beispiel weist die Anlaufschaltung einen N-Kanal-Transistor MN7 auf, dessen Source mit dem Anschluß VSS verbunden ist und dessen Drain an dem Knoten 1 angeschlossen ist. Die Schaltung weist ferner einen zweiten N-Kanal-Transistor MN8 auf, dessen Gate an dem Knoten 2 angeschlossen ist, dessen Source an dem Anschluß VSS angeschlossen ist, und dessen Drain gleichzeitig mit dem Gate des Transistors MN7 und einem Kondensator C verbunden ist, der im übrigen an dem Anschluß VDD angeschlossen ist.
Der Kondensator C wird beim Anlauf entladen, was den Transistor MN7 leitend macht und einen Anfangsstrom in die Transistoren MP1 bis MP3 fließen läßt. Wenn die Schaltung von ausreichend Strom durchflossen wird, lädt der Transistor MN8 den Kondensator C auf, was den Transistor MN7 sperrt. Der Generator arbeitet dann in seinem normalen Bereich.
Die Fig. 5 zeigt in schematischer Weise eine vorteilhafte Möglichkeit zum Realisieren des Generators gemäß der Erfindung. Dieses Schema enthält gleichzeitig die Transistoren, die zum Erzeugen eines Referenzstromes dienen, und die Transistoren, die den Anlauf der Schaltung ermöglichen.
Um die Topographie des Generators zu verwirklichen, ist es von Vorteil, wenn die Transistoren entsprechend der Art ihrer Betriebszustände verteilt werden. So gehören vorzugsweise zu einer ersten Gruppen MP sämtliche P-Kanal-Transistoren starker Inversion, zu einer zweiten Gruppe MNA die N-Kanal-Transistoren schwacher Inversion, während eine dritte Gruppe die N-Kanal-Transistoren starker Inversion umfaßt.
Um eine präzise Paarung zu erzielen, ist es von Vorteil, in jeder Gruppe einen Einzeltransistor zu definieren und die unterschiedlichen Funktionen der Transistoren dadurch zu verwirklichen, daß die für ein gutes Dimensionsverhältnis erwünschte Anzahl von einzelnen Transistoren in Reihe oder parallel geschaltet wird. Beispielsweise kann der Transistor MN1 der Fig. 2 tatsächlich von sechs parallel geschalteten Einzeltransistoren gebildet werden.
Um eine starke Inversion zu erzielen, sollte die folgende Beziehung beachtet werden:
i/β > 5 · 10&supmin;³V² (20)
Um eine schwache Inversion zu erzielen, sollte die folgende Beziehung beachtet werden:
i/β < 0,5U2/T &sim; 3 · 10&supmin;&sup4;V² (21)
Wenn die Referenzströme anliegen, definieren die Gleichungen (19) und (20) die Bedingungen, die bezüglich der Verstärkungsfaktoren β zu erfüllen sind.
Unter Bezugnahme auf das Beispiel der Fig. 5 lassen sich die folgenden Abmessungsverhältnisse verwenden (ohne daß dies in irgendeiner Weise als Beschränkung der Erfindung zu verstehen ist):
und
Bei dem folgenden Beispiel wurde K&sub1; = 6 und K&sub2; = 3 gewählt. Dieses Beispiel liefert einige Präzisierungen eines praktischen Konzeptes des Referenzstromgenerators gemäß der Erfindung, verwirklicht mit Hilfe einer aktuellen CMOS-Technologie, dessen Hauptparameter die folgenden typischen Werte haben:
* in Volt; ** in uA/V²
Die Stromwerte können wie folgt gewählt werden:
i&sub1; = 20 nA, i&sub2; = 20 nA, i&sub3; = 60 nA, i&sub4; = 40 nA und i&sub5; = 120 nA.
Wie bereits erwähnt, ist es vorteilhaft, den Generator mit Hilfe von drei Transistorgruppen aufzubauen. Unter dieser Voraussetzung können die Transistoren in jeder Gruppe identisch sein und beispielsweise die folgenden Abmessungen haben:
* in um; ** in uA/V²
Man sieht anhand dieses Beispiels, daß der Generator gemäß der Erfindung in der Lage ist, Referenzströme zu erzeugen, die kleiner als 1 uA sind. Seine Größe ist gering, während sein Verbrauch in der Größenordnung von nur 5i&sub1; liegen kann.
Die Fig. 7, 8 und 9 zeigen drei Varianten des Referenzstromgenerators gemäß der Erfindung.
Bei der beschriebenen Ausführungsform des Generators (Fig. 3, 4 und 5) können die Transistoren im Sättigungszustand bei einer vorgegebenen Gate-Spannung und vor allem bei kleiner Länge ihres Kanals eine leichte Schwankung des Drain- Stroms in Abhängigkeit von der Drain-Spannung aufweisen. Der Referenzstrom kann somit einer gewissen Abhängigkeit von der Versorgungsspannung (einige Prozent pro Volt) unterliegen. Bei der dargestellten Schaltung sind es vor allem die Transistoren MN1 und MN2, die für diesen Effekt verantwortlich sind.
Wenn die Genauigkeit des Referenzstromes diese Abhängigkeiten nicht erlaubt, ist es wünschenswert, die in Fig. 7 dargestellte Schaltung zu verwenden.
In dieser Schaltung sind zwei Hilfstransistoren MN11 und MN12 (sogenannte "Kaskoden-Transistoren") mit den Transistoren MN1 und MN2 in Reihe geschaltet. Die Gates dieser Transistoren sind an der Verbindungsstelle zwischen dem Transistor MN12 und dem Transistor MP2 miteinander verbunden. Hieraus folgt, daß die Drain- Spannungen der Transistoren MN1 und MN2 im wesentlichen gleich und unabhängig von Schwankungen der Spannung VDD sind.
Die Fig. 8 zeigt eine Variante, welche die Möglichkeit bietet, den Referenzstrom von außerhalb der Schaltung einzustellen. Um dieses Ergebnis zu erzielen, ist der Transistor MP3 in mehrere Einzeltransistoren MP3a, MP3b, MP3c ... aufgeteilt, die mit einer entsprechenden Anzahl von P-Kanal-Schalttransistoren Sa, Sb, Sc ... in Reihe geschaltet sind. Das Gate des ersten Transistors Sa ist unmittelbar mit dem Anschluß VSS verbunden. Er ist somit dauernd leitend. Die Gates der anderen Transistoren Sb, Sc .. sind an einer Logiksteuerschaltung CL angeschlossen, mit der diese Transistoren wahlweise leitend gemacht werden können. Auf diese Weise läßt sich von außerhalb die effektive Breite des Transistors MP3, d. h. sein Parameter K&sub2; (Gleichung 15) regeln. Hieraus folgt eine entsprechende Änderung des Parameters Keff (Gleichung 16) und somit des Stroms i&sub1; (Gleichung 20). Diese Schaltung ist vor allem dann wünschenswert, wenn im Verlauf der Herstellung die Stromstreuung von einem Schaltungslos zum anderen beträchtlich ist.
Die Fig. 9 zeigt eine dritte Variante des Generators gemäß der Erfindung, bei der, während im übrigen alle Dinge gleich wie in Fig. 2 sind, die Source des Transi stors MN3 mit dem Drain eines Transistors MN4' und der Source des Transistors MN1 verbunden ist.
In diesem Fall wird der Transistor MN4' somit von der Summe der Ströme i&sub1; und i&sub3; durchflossen. Man erhält dann nahezu die gleiche Betriebsweise wie die der Schaltung der Fig. 2 durch Bemessung des Transistors MN4' in der Weise, daß er die gleiche Drain-Spannung wie der Transistor MN4 aufweist, jedoch für einen Strom i&sub1; + i&sub3; anstelle von i&sub1;, also K&sub2; + 1 mal größer.
Die Erfindung ist nicht auf die beschriebenen und in den Zeichnungen dargestellten Ausführungsformen beschränkt. Beispielsweise gehören Ausführungsformen mit Schaltungen, die die gleichen Funktionen haben, aber mit Hilfe von Transistortypen entgegengesetzter Leitfähigkeit verwirklicht sind; ebenfalls zu der vorliegenden Erfindung.

Claims

1. Referenzstromgenerator in CMOS-Technologie, mit einem ersten Stromspiegel, der zwei Schaltungszweige bildet, die zwischen Versorgungsanschlüsse (VDD, VSS) entgegengesetzter Polarität zu schalten sind und die jeweils eine Gruppe von Transistoren (MP1, MN1; MP2, MN2) enthalten, welche in Reihe geschaltet und von entgegengesetztem Leitfähigkeitstyp sind, wobei ein erster der Schaltungszweige einen mit seinen Transistoren in Reihe geschalteten Stabilisierungstransistor (MN4, MN4') aufweist, der eine veränderliche Konduktanz bildet, um dem Transistor (MN1), der mit ihm in dem ersten Schaltungszweig verbunden ist, eine vorgegebene Sourcespannung (Vsn1) aufzuprägen, wobei der Referenzstromgenerator ferner einen zweiten Stromspiegel (MP1, MP3) enthält, der einen dritten Schaltungszweig aufweist, dadurch gekennzeichnet, daß der zweite Stromspiegel so geschaltet ist, daß er in dem dritten Schaltungszweig ein Bild (i&sub3;) des im ersten Schaltungszweig fließenden Stromes (i&sub1;) erzeugt, der dritte Schaltungszweig mit mindestens einem der Versorgungsanschlüsse (VDD) verbunden ist, der dritte Schaltungszweig zwei in Reihe geschaltete Transistoren (MP3, MN3) entgegengesetzten Leitfähigkeitstyps aufweist, an deren gemeinsamen Knoten eine Steuerspannung abgreifbar ist, die an das Gate (Vgn&sub3;) des Stabilisierungstransistors (MN4, MN4') angelegt wird.

2. Referenzstromgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Stabilisierungstransistor (MN4, MN4') im Nichtsättigungsbereich und bei starker Inversion arbeitet.

3. Referenzstromgenerator nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß der Transistor (MN3) des zweiten Stromspiegels, der vom gleichen Leitfähigkeitstyp wie der Stabilisierungstransistor (MN4) ist, mit seinem Gate an dem besagten Knoten und mit seiner Source an einer Konstantpotentialquelle angeschlossen ist.

4. Referenzstromgenerator nach Anspruch 3, dadurch gekennzeichnet, daß die Konstantpotentialquelle ein mit dem Stabilsierungstransistor (MN4') verbundener Knoten des ersten Zweiges ist.

5. Referenzstromgenerator nach Anspruch 3, dadurch gekennzeichnet, daß die Konstantpotentialquelle derjenige Anschluß (Vss) unter den Versorgungsanschlüssen ist, der dem Stabilisierungstransistor (MN4) gemeinsam ist.

6. Referenzstromgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit Ausnahme des Stabilisierungstransistors (MN4, MN4') sämtliche Transistoren im Sättigungsbereich arbeiten.

7. Referenzstromgenerator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder der Zweige einen P-Kanal-Transistor (MP1 bzw. MP2 bzw. MP3) und mindestens einen N-Kanal-Transistor (MN1 bzw. MN2 bzw. MN3) enthält und daß der Stabilisierungstransistor ein N-Kanaltransistor (MN4; MN4') ist.

8. Referenzstromgenerator nach Anspruch 7, dadurch gekennzeichnet, daß der Transistor (MN4), der im Nichtsättigungsbereich arbeitet, in den ersten Zweig in Reihe geschaltet ist.

9. Referenzstromgenerator nach Anspruch 7, dadurch gekennzeichnet, daß der Transistor (MN4'), der im Nichtsättigungsbereich arbeitet, gleichzeitig in den ersten Zweig und in den dritten Zweig in Reihe geschaltet ist.

10. Referenzstromgenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß er mindestens einen zusätzlichen Transistor (MP4, MN5, MN6) zum Abgreifen eines Referenzstromes (i&sub4;, i&sub5;, i&sub6;) aufweist, der so geschaltet ist, daß er durch die Spannung gesteuert wird, welcher an dem Knoten (1 bzw. 2 bzw. 3) zwischen den Transistoren entgegengesetzten Leitfähigkeitstyps in einem entsprechenden Zweig anliegt.

11. Referenzstromgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste und zweite Zweig mindestens einen in Reihe geschalteten zusätzlichen Transistor (MN11, MN12) enthalten.

12. Referenzstromgenerator nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Transistoren desselben Leitfähigkeitstyps und/oder Inversionstyps in getrennten Gruppen (MP, MNA, MNB) angeordnet sind und daß mindestens ein Transistor in jeder Gruppe von einer vorgegebenen Anzahl an Einzeltransistoren gebildet wird, die die gleichen Abmessungseigenschaften haben und gemeinsam den Transistor bilden.

13. Referenzstromgenerator nach Anspruch 12, dadurch gekennzeichnet, daß die Einzeltransistoren mindestens einer der Transistorgruppen (MP) mit einem Schalttransistor (Sa, Sb, Sc) in Reihe geschaltet sind, der eine Auswahl des Einzeltransistors ermöglicht, und daß er ferner eine Logikschaltung (CL) aufweist, um eine wahlweise Steuerung der Schalttransistoren zu ermöglichen.