DE19537203A1

DE19537203A1 - Leseverstärker

Info

Publication number: DE19537203A1
Application number: DE19537203A
Authority: DE
Inventors: Robert J Proebsting
Original assignee: Townsend and Townsend and Crew LLP
Current assignee: PROEBSTING, ROBERT J., MORGAN HILL, CALIF., US
Priority date: 1994-10-11
Filing date: 1995-10-06
Publication date: 1996-04-18
Also published as: TW275166B; CN1144963A; GB2294143B; US5585747A; JPH08195631A; KR960015585A; GB9520103D0; GB2294143A

Description

Die vorliegende Erfindung bezieht sich auf elektronische Schaltkreise, die in Halbleitern verwendet werden. Genauer gesagt, be zieht sich die Erfindung auf einen statischen Leseverstärkerschaltkreis für das Erfassen von Spannungsdifferenzen auf zwei Eingangsleitungen und zum Erzeugen eines digitalen Ausgangssignals, das kennzeichnend ist für das Verhältnis der Spannungen auf den beiden Eingangsleitungen.

Diese Verstärker werden üblicherweise in vielen elektronischen Schaltungen eingesetzt. Ein typischer Differenzleseverstärker empfängt erste und zweite Eingangssignale und erzeugt ein Ausgangssignal, das charakteristisch ist für eine Beziehung zwischen den beiden Eingangssi gnalen. Beispielsweise kann ein Ausgangssignal ersten Potentials erzeugt werden zur Anzeige dafür, daß das erste Eingangssignal ein höheres Po tential als das zweite Eingangssignal hat. Ein Ausgangssignal abweichen den Potentials kann erzeugt werden zur Anzeige dafür, daß das erste Ein gangssignal ein niedrigeres Potential als das zweite Eingangssignal hat.

Ein Problem, das bei einigen bekannten Leseverstärkern auf tritt, wird durch eine Kombination der Schaltung und der Charakteristi ken der Transistoren hervorgerufen, die für den Aufbau des Leseverstär kers verwendet werden. Wenn Feldeffekttransistoren Einsatz finden, fügt die Gate-Kapazität, die an dem Eingang einer Verstärkerstufe anliegt, normalerweise eine erhebliche Verzögerung zu der vorhergehenden Verstär kerstufe, womit die Reaktion der Schaltung verlangsamt wird. Ein anderes Problem mit einigen bekannten Leseverstärkern ist der exzessive Lei stungsverbrauch. Noch ein anderes Problem in einigen Leseverstärkern ist die extreme Empfindlichkeit gegenüber Herstellungsparameter-Veränderun gen. Im Hinblick auf die vorstehenden Probleme besteht eine Notwendig keit, einen Leseverstärker zu schaffen, der eine Kombination von hoher Geschwindigkeit, niedrigem Leistungsumsatz und Herstellungsprozeßtole ranz aufweist.

Die vorliegende Erfindung schafft einen schnell arbeitenden, sehr zuverlässigen, statischen Differenzleseverstärker, der weniger Lei stung bei gegebener Geschwindigkeit verbraucht als bekannte Leseverstär ker. In einer Ausführungsform der Erfindung empfängt ein erster NMOS- Transistor ein erstes Eingangssignal an seinem Gate-Anschluß, ein zwei ter NMOS-Transistor empfängt ein zweites Eingangssignal an seinem Gate- Anschluß, und die Drain-Anschlüsse des ersten und zweiten Transistors liegen an einer positiven Versorgungsspannung. Die Source-Anschlüsse des ersten und zweiten Transistors sind mit den Drain-Anschlüssen von kreuz gekoppelten dritten bzw. vierten NMOS-Transistoren gekoppelt. Das heißt, das Gate des dritten Transistors ist kreuzgekoppelt zu dem Drain des vierten Transistors, und das Gate des vierten Transistors ist kreuzge koppelt zu dem Drain des dritten Transistors. Der erste und der zweite Transistor sind aneinander angepaßt in allen Charakteristiken ein schließlich der Größe, und dasselbe gilt für den dritten und vierten Transistor. Das Breite-zu-Länge-Verhältnis des ersten und des zweiten Transistors ist größer als das des dritten und vierten Transistors, um zu verhindern, daß die Schaltung sich in einem Zustand verriegelt. Die Source-Anschlüsse des dritten und des vierten Transistors sind zusammen geschaltet und außerdem sowohl mit dem Gate- als auch dem Drainanschluß eines fünften NMOS-Transistors verbunden. Der Source-Anschluß des fünf ten NMOS-Transistors ist an eine negative Versorgung gelegt. Die Funk tion des fünften Transistors ist eine zweifache. Er begrenzt die Gate zu-Source-Spannungen der Transistoren 1 bis 4 zum Begrenzen ihres Strom verbrauchs. Ferner stellt er sicher, daß die Ausgänge der ersten Ver stärkerstufe hoch genug in der Spannung sind, daß eine zweite Verstär kerstufe richtig arbeitet.

Der erste, zweite, dritte, vierte und fünfte Transistor bilden eine erste Stufe eines Leseverstärkers, die an eine zweite Stufe ange koppelt ist. Die zweite Stufe umfaßt vier zusätzliche Transistoren, die in derselben Weise wie der erste, zweite, dritte und vierte Transistor geschaltet sind. Schließlich wird ein Transistor eingesetzt zur Bildung eines Stromspiegels zum Erzeugen des Ausgangs an einer dritten Verstär kerstufe (Stromspiegelstufe) in der zweiten Stufe des Verstärkers, womit die Notwendigkeit für eine getrennte leistungsverbrauchende Stromspie gelstufe eliminiert wird.

Ein Ausführungsbeispiel der Schaltung gemäß der Erfindung ist in den beigefügten Zeichnungen wiedergegeben und wird nachstehend unter Bezugnahme auf diese im einzelnen erläutert.

Fig. 1 ist ein schematisches Diagramm einer bevorzugten Aus führungsform eines Leseverstärkers gemäß der vorliegenden Erfindung,

Fig. 2 ist ein schematisches Diagramm eines bekannten Strom spiegeldifferenzverstärkers, und

Fig. 3 ist ein Zeitlagediagramm zur Erläuterung der Funktion der Schaltung nach Fig. 1.

Fig. 1 ist ein schematisches Diagramm einer bevorzugten Aus führungsform eines Leseverstärkers 10 gemäß der vorliegenden Erfindung. Der Leseverstärker 10 umfaßt einen NMOS-Transistor 14 mit einem Gate-An schluß 18 für den Empfang eines ersten Eingangssignals IN und einen NMOS-Transistor 22 mit einem Gate-Anschluß 24 für den Empfang eines zweiten Eingangssignals . In der bevorzugten Ausführungsform haben al le Transistoren die kürzeste, in der Herstellungstechnik zulässige Ka nallänge. Die NMOS-Transistoren 14 und 22 sind vorzugsweise identisch in Länge und Breite, wobei eine vernünftige Breite 9 Mikron beträgt. Natür lich können andere Größen verwendet werden; um jedoch die Erfindung deutlicher zu erläutern, werden bestimmte beispielhafte Abmessungen un ten diskutiert mit der Maßgabe, daß andere Abmessungen verwendbar sind. Die IN- bzw. -Signale können irgendwelche Differenzsignale nahe der positiven Versorgungsspannung sein. Beispielsweise können sie die wahren bzw. komplementären Bitleitungssignale eines statischen RANDOM-Speichers sein oder die wahren bzw. komplementären Eingangs-/Ausgangsleitungssig nale eines dynamischen Random-Speichers sein. Typischerweise sind die Eingangssignale derart, daß ein Eingangssignal von einem gewählten Po tential auf ein geringfügig niedrigeres Potential wechselt, während das andere Eingangssignal von dem geringfügig niedrigeren Potential (oder annähernd niedrigerem Portential) auf das ausgewählte Potential wech selt. Der NMOS-Transistor 14 hat einen ersten Anschluß 30, angekoppelt an eine Leistungsversorgungsspannung V_cc und einen zweiten Anschluß 34, angekoppelt an einen Knoten 38. In ähnlicher Weise hat der NMOS-Transi stor 22 einen ersten Anschluß 42, angekoppelt an die Leistungsversor gungsspannung V_cc, und einen zweiten Anschluß 46, angekoppelt an einen Knoten 50.

Der NMOS-Transistor 54 ist mit seinem Gate-Anschluß 58 an den Knoten 50 gekoppelt mit einem ersten Anschluß 62 an den Knoten 38 und einem zweiten Anschluß 66 an einen Knoten 68. Ein anderer NMOS-Transi stor 70 ist mit einem Gate-Anschluß 74 an Knoten 38 angekoppelt, einem ersten Anschluß an Knoten 50 und einem zweiten Anschluß 82 an Knoten 68 angekoppelt. Der Transistor 54 hat vorzugsweise zwei Drittel der Breite des Transistors 14, und der Transistor 70 hat vorzugsweise zwei Drittel der Breite des Transistors 22. Das heißt, die Transistoren 54 und 70 sind vorzugsweise jeder 6 Mikron breit für die 9 Mikron, die für die Transistoren 14 und 22 angenommen waren. Ein NMOS-Transistor 86 hat ei nen Gate-Anschluß 90 und einen ersten Anschluß 94, die beide an Knoten 68 gekoppelt sind, und einen zweiten Anschluß 98, der an Masse-Potential angekoppelt ist. Vorzugsweise ist der NMOS-Transistor 86 etwa ebenso breit wie die Summe der Breiten der NMOS-Transistoren 54 und 70 (d. h. 12 Mikron breit). Die NMOS-Transistoren 14, 22, 54, 70 und 86 bilden ge meinsam eine erste Stufe des Leseverstärkers 10 mit Differenzausgängen an Knoten 38 und 50. Es ist festzuhalten, daß, da alle diese Transisto ren NMOS-Transistoren sind, diese Verstärkerstufe funktionell unabhängig ist von PMOS-Charakteristiken, was die Schaltung sehr herstellungstole ranz-unempfindlich macht. In einer sehr brauchbaren Anwendung sind IN bzw. an die wahren bzw. komplementären Bitleitungen eines statischen RANDOM-Speichers angeschlossen, wobei entweder IN oder bei V_cc-Poten tial liegen und der andere Eingang IN oder einige wenige hundert Mil livolt unter V_cc-Potential ist. Für diesen Fall ist es hilfreich, die Gleichtaktspannungen an verschiedenen Knoten mit sowohl IN als auch auf dem V_cc-Potential zu betrachten.

Wenn keine Differenzspannung zwischen den Eingangssignalen der ersten Verstärkerstufe, IN und , vorliegt, gibt es auch keine Diffe renzspannung zwischen den Ausgangssignalen von dieser ersten Stufe, Kno ten 38 und 50. Das heißt, Knoten 38 und 50 liegen bei derselben Span nung. Es ist festzuhalten, daß die Summe der Breiten der Transistoren 14 und 22 (effektiv parallel für die Gleichtaktanalyse, da Knoten 38 und 50 auf derselben Spannung liegen, wie dies auch für IN und gilt) nur we nig größer ist als die Summe der Breiten der Transistoren 54 und 70 (ebenfalls effektiv parallel), was seinerseits gleich ist der Breite des Transistors 86. Dies bewirkt, daß die Spannung am Knoten 38 bei etwa ei nem Drittel von V_cc (Masse bei 0 Volt liegend) ist und die Gleichtakt spannung an Knoten 38 und 50 bei etwa zwei Drittel von V_cc ist. Es ist festzuhalten, daß die Drain-Source-Spannung wie auch die Gate-Source- Spannung jedes der Transistoren 14, 22, 54, 70 und 86 etwa ein Drittel von V_cc beträgt. Wenn der Transistor 86 nicht vorgesehen wäre, sondern statt dessen der Knoten 68 direkt an Masse läge, würden zwei Probleme auftreten. Erstens würde der Leistungsverbrauch dieser ersten Stufe des Verstärkers signifikant ansteigen, weil jeder verbleibende Transistor eine Drain-Source- bzw. Gate-Source-Spannung von etwa ein Halb V_cc hät te, statt nur ein Drittel V_cc. Und zweitens kann die Ruhevorspannbedin gung von nur ein Halb V_cc an dem Ausgang der ersten Stufe des Verstär kers ungenügend sein für den ordentlichen Betrieb der zweiten Stufe des Verstärkers.

Die Ausgänge der ersten Stufe des Leseverstärkers 10 sind auf die Eingänge einer zweiten Stufe gekoppelt, welche NMOS-Transistoren 100, 104, 108 und 112 umfaßt. Der NMOS-Transistor 100, der in der bevor zugten Ausführungsform 9 Mikron breit ist, ist mit einem Gate-Anschluß 116 an den Gate-Anschluß 58 des Transistors 54 (und an Knoten 50) gekop pelt, mit einem ersten Anschluß 120 an einen Knoten 122 und einem An schluß 124 an einen Knoten 128. Der NMOS-Transistor 104, vorzugsweise ebenfalls 9 Mikron breit, ist mit einem Gate-Anschluß 132 an Gate-An schluß 74 von NMOS-Transistor 70 (und an Knoten 38) gekoppelt, mit einem ersten Anschluß 136 an einen Knoten 137 gekoppelt und mit einem zweiten Anschluß 140 auf einen Knoten 144 gekoppelt. Der NMOS-Transistor 108, vorzugsweise mit zwei Drittel der Breite des NMOS-Transistors 100, oder 6 Mikron breit, hat einen Gate-Anschluß 150 auf Knoten 144 gekoppelt, einen ersten Anschluß 154 auf Knoten 128 gekoppelt und einen zweiten An schluß 158 an Massepotential gekoppelt. Der NMOS-Transistor 112, vor zugsweise zwei Drittel der Breite des NMOS-Transistors 104, oder 6 Mi kron breit, ist mit seinem Gate-Anschluß 162 auf Knoten 128 gekoppelt, mit einem ersten Anschluß 166 an Knoten 144 gekoppelt und mit einem zweiten Anschluß 170 an Massepotential gekoppelt. Die NMOS-Transistoren 100, 104, 108 und 112 sind kreuzgekoppelt in derselben Weise wie die NMOS-Transistoren 14, 22, 54 und 70. Die Gleichtaktspannung an den Kno ten 128 und 144 ist etwa die Hälfte der Gleichtaktspannung an Knoten 38 und 50, das heißt, etwa ein Drittel V_cc. Bei Schaltkreisen nach dem Stand der Technik würde typischerweise der erste Anschluß der Transisto ren 100 und 104 an der positiven Versorgung V_cc liegen, jedoch gemäß der Lehre der vorliegenden Erfindung fließt der Strom durch NMOS-Transistor 112 außerdem durch den Stromspiegel-PMOS-Transistor 304, dessen Funktion später beschrieben wird.

Die Arbeitsweise der in Fig. 1 gezeigten Schaltung kann einfa cher in Verbindung mit Fig. 3 erläutert werden. Fig. 3 ist ein Zeitlage diagramm zur Illustration des Betriebes des Leseverstärkers 10. Wie zum Zeitpunkt 0.00 gezeigt, wird angenommen, daß das IN-Signal ein Gate 18 des NMOS-Transistors 14 anfänglich +4,0 Volt beträgt und das -Signal am Gate-Anschluß 24 des NMOS-Transistors 23 ursprünglich gleich der V_cc- Spannung von +4,25 Volt ist. (In Fig. 3 ist das -Signal maskiert bis zum Zeitpunkt von etwa 2,0 ns unter der ausgezogenen horizontalen Li nie.) Die Eingangssignale werden dann geschaltet, so daß das IN-Signal bei +4,25 Volt und das -Signal bei +4,0 Volt liegen. Das Schalten be ginnt bei dem Zeitpunkt von etwa 1,5 ns, und das IN- und das -Signal schwingen auf ihre neuen Werte bei etwa der Zeit 3 ns ein.

Die Zunahme der Spannung am Gate des Transistors 14 (IN) er höht die Spannung an der Source des Transistors 14 (Knoten 38). Gleich zeitig senkt die Abnahme der Spannung am Gate des Transistors 22 () die Spannung an der Source des Transistors 22 (Knoten 50). Eine Span nungszunahme am Knoten 38 läßt jedoch den Strom durch Transistor 70 steigen, womit die Spannung am Knoten 50 weiter abgesenkt wird. Die Spannungsabnahme am Knoten 50 bewirkt eine Stromabnahme durch Transistor 54, was eine weitere Zunahme der Spannung am Knoten 38 ermöglicht. Diese positive Rückkopplung bewirkt, daß die Ausgangsknoten 38 und 50 dieser ersten Verstärkerstufe einen größeren Spannungshub aufweisen als die Eingangsknoten IN und . Das heißt, die Schaltung hat eine Spannungs verstärkung von größer als eins. Schließlich wird die Schaltung bei ei nem +3,1 Volt-Signal am Knoten 38 und einem +2,4 Volt-Signal am Knoten 50 zur Ruhe kommen (eine Differenz von 700 Millivolt). Es ist festzuhal ten, daß dann, wenn die NMOS-Transistoren 14 und 22 schmaler (enger) wä ren als NMOS-Transistor 54 bzw. 70, die positive Rückkopplung eins über stiege und die Schaltung sich in einem Zustand verriegeln würde. Das heißt, daß der breitere Transistor 54 oder 70, wenn einmal in einem Zu stand, den Knoten 38 oder 50 bei einem niedrigen Spannungspegel halten würde, trotz des Hubes in den IN- und -Signalen. Da die Transistoren 14 und 22 breiter sind als die Transistoren 54 bzw. 70, ist die positive Rückkopplung kleiner als eins, und die Schaltung verriegelt sich nicht in einem der Zustände. Statt dessen reagiert die Schaltung richtig auf Änderungen bei den IN- und -Signalen. Die erste Verstärkerstufe hat zwei unterschiedliche Funktionen. Sie liefert eine Differenzspannungs verstärkung mit dem 250 mV-Hub an den Differenzeingängen unter Bewirken eines 700 mV-Hubes an den Differenzausgängen. Außerdem liefert sie eine Spannungsübersetzung, d. h., die Gleichtaktspannung der Ausgänge liegt bei etwa einem Drittel von V_cc unter der Gleichtaktspannung der Eingän ge.

Die Ausgangsknoten der ersten Verstärkerstufe, Knoten 38 und 50, sind Eingangsknoten für die zweite Verstärkerstufe. Das heißt, das Signal am Knoten 38 wird dem Gate 132 von NMOS-Transistor 104 zugeführt, während das Signal am Knoten 50 dem Gate 116 des NMOS-Transistors 100 zugeführt wird. Die Transistoren 100, 104, 108 und 112 in der zweiten Stufe wirken in derselben Weise zusammen wie die Transistoren 14, 22, 54 und 70 dies in der ersten Stufe tun. Schließlich sind die Spannungen an den Knoten 128 und 144, die Ausgänge der zweiten Stufe des Verstärkers, bei +0,70 Volt bzw. +2,25 Volt (eine Differenz von 1550 Millivolt).

Da die Spannung am Knoten 38 um 700 mV (von 2,37 auf 3,07 Volt in Fig. 3) ansteigt, steigt die Spannung am Knoten 144 um etwa 1550 mV (von 0,7 Volt auf 2,25 Volt). Der Transistor 104 ist bei oder nahe bei der Sättigung, wie später zu erörtern. Der größte Teil der Gate-Kapazi tät eines gesättigten Transistors ist die Gate-Source-Kapazität, und sehr wenig Kapazität ist Gate-Drain-Kapazität. Da der Gate-Knoten 38 von Transistor 104 um 700 mV ansteigt, steigt der Source-Knoten 144 sogar noch um einen größeren Wert, 1550 mV, während der Drain-Knoten 136 eben falls ansteigt. Demgemäß ist tatsächlich eine negative Ladung erforder lich, um die Gate-Spannung von Transistor 104 anzuheben. Das heißt, das Gate erscheint unter diesen Vorspannungsbedingungen tatsächlich als ne gative Kapazität. Dieser Effekt der negativen Kapazität bewirkt das Überschießen des Knotens 38 über seinen Endwert (und das Unterschießen des Knotens 50 unter seinen Endwert) in Fig. 3, bei etwa 3,5 ns, und trägt erheblich zu der Gesamtgeschwindigkeit der Schaltung bei.

Eingangsdifferenzsignale werden in ein einziges Ausgangssignal umgesetzt, wobei ein Stromspiegel verwendet wird. Fig. 2 zeigt einen Stromspiegel nach dem Stand der Technik, der hier erörtert wird, bevor der Stromspiegel der Fig. 1 betrachtet werden wird. Fig. 2 ist ein sche matisches Diagramm eines bekannten Stromspiegels 200, der mit dem Lese verstärker 10 hätte verwendet werden können, in der bevorzugten Ausfüh rungsform jedoch nicht verwendet wird. Wenn dieser Stromspiegel verwen det würde, wären seine Eingangsknoten wie Ausgangsknoten der zweiten Verstärkerstufe, Knoten 128 und 144. Stromspiegel 200 umfaßt einen NMOS- Transistor 204, einen NMOS-Transistor 208, einen PMOS-Transistor 212 und einen PMOS-Transistor 216. NMOS-Transistor 204 ist mit seinem Gate-An schluß 220 an Knoten 128 (Fig. 1) angekoppelt, mit einem ersten Anschluß 224 an einen Knoten 228 gelegt, und mit einem zweiten Anschluß 232 an Massepotential gekoppelt. Der NMOS-Transistor 208 ist mit einem Gate-An schluß 236 an Knoten 144 (Fig. 1) angekoppelt, mit einem ersten Anschluß 240 an einen Ausgangsknoten 244 angekoppelt und mit einem zweiten An schluß 248 an Massepotential gekoppelt. PMOS-Transistor 212 hat einen Gate-Anschluß 252 an Knoten 228 gekoppelt, einen ersten Anschluß 256 an V_cc gekoppelt und einen zweiten Anschluß 260 an Knoten 228 gekoppelt. Der PMOS-Transistor 216 hat einen Gate-Anschluß 264 an Gate-Anschluß 252 von PMOS-Transistor 212 angekoppelt, einen ersten Anschluß 268 an V_cc angekoppelt und einen zweiten Anschluß 272 an Ausgangsknoten 244 gekop pelt. PMOS-Transistoren 212 und 216 sind von derselben Größe, etwa 16 Mikron breit, und die NMOS-Transistoren 204 und 208 sind von derselben Größe, vielleicht 6 Mikron breit. NMOS-Transistor 204 führt Strom in Re aktion auf das Signal, empfangen vom Knoten 128. PMOS-Transistor 212 mit Gate und Drain an Knoten 224 angeschlossen, ist in Sättigung und spannt sich selbst vor (d. h. seine Gate-Spannung) derart, daß sein Sättigungs strom genau gleich ist dem Strom durch NMOS-Transistor 204. PMOS-Transi stor 216 ist von derselben Größe wie der PMOS-Transistor 212 und ist an geschlossen, um dieselben Gate- und Source-Potentiale zu haben wie der gesättigte PMOS-Transistor 212. Deshalb versucht der PMOS-Transistor 216, einen Sättigungsstrom gleich dem des PMOS-Transistors 212 zu hal ten, welcher Strom seinerseits gleich dem Strom ist durch NMOS-Transi stor 204. Demgemäß liefert der PMOS-Transistor 216 eine positive Strom quelle zum Ziehen des Knotens 244 in Richtung auf V_cc, um eine Größe gleich dem Strom durch NMOS-Transistor 204. Andererseits hat der NMOS- Transistor 208 dieselbe Größe wie NMOS-Tansistor 204 und zieht Strom ab vom Ausgangsknoten 244 in Reaktion auf das Signal, empfangen vom Knoten 144 und versucht demgemäß, die Spannung am Ausgangsknoten 244 abzusen ken. Wenn das Signal am Knoten 128 höher ist als das Signal am Knoten 144, hat infolgedessen der PMOS-Transistor 216 einen höheren Sättigungs strom als NMOS-Transistor 208. Demgemäß wird das Signal am Ausgangskno ten 244 nach oben gezwungen. Wenn das Signal am Knoten 128 niedriger liegt als das Signal am Knoten 144, hat der NMOS-Transistor 208 einen höheren Sättigungsstrom als PMOS-Transistor 216, und das Signal am Aus gangsknoten 244 wird nach unten gezwungen.

Wenn die Spannung am Knoten 128 ansteigt, bewirkt der zuneh mende Strom durch Transistor 204, daß die Spannung am Knoten 228, dem Drain des Transistors 204, abnimmt, während die Spannung an der Source des Transistors 204, Masse, sich nicht ändert. Der Transistor 204 hat eine gewisse Gate-Drain-Kapazität und eine erhebliche Gate-Source-Kapa zität. Er benötigt deshalb eine erhebliche (positive) Ladung zum Erhöhen des Gate-Potentials am Transistor 204. Das Gate von NMOS-Transistor 204 plaziert eine erhebliche Kapazität an Knoten 128, was das Schalten des Knotens 128 verlangsamt. Immer dann, wenn der Knoten 128 hoch liegt, gibt es darüber hinaus einen erheblichen Strom durch Transistoren 204 und 212, was sich zu dem Gesamtleistungsumsatz der Schaltung addiert.

Im Gegensatz dazu und gemäß Fig. 1 vermeidet der Leseverstär ker 10 sowohl diese zusätzliche kapazitive Belastung an Knoten 128 und die zusätzliche Leistungsumsatzkomponente durch Einbauen der Stromspie gelschaltung (NMOS-Transistor 204 und PMOS-Transistor 212 der Fig. 2) in die zweite Stufe des Verstärkers (existierender NMOS-Transistor 112 und zugefügter PMOS-Transistor 304 der Fig. 1). PMOS-Transistor 304 hat ei nen ersten Anschluß 326 an V_cc gekoppelt, einen Gate-Anschluß 330 an Knoten 137 gekoppelt und einen zweiten Anschluß 334 an Knoten 137 gekop pelt. PMOS-Transistor 300 hat einen ersten Anschluß 314 an V_cc gekop pelt, einen Gate-Anschluß 318 an Knoten 122 gekoppelt, und einen zweiten Anschluß 322 an Knoten 122 gekoppelt. PMOS-Transistor 300 ist nicht er forderlich für richtigen Betrieb der Schaltung, ist jedoch zugefügt zum Erzeugen von Symmetrie in der zweiten Stufe des Verstärkers. Wenn PMOS- Transistor 300 nicht vorhanden wäre, wäre der Knoten 122 direkt an V_cc gelegt. PMOS-Transistor 308 hat einen ersten Anschluß 340 an V_cc gekop pelt, einen Gate-Anschluß 344 an Gate 330 des PMOS-Transistors 304 ge koppelt, und einen zweiten Anschluß 348 an Ausgangsknoten 352 gekoppelt. In der bevorzugten Ausführungsform ist die Breite des PMOS-Transistors 308 gleich der Breite von PMOS-Transistor 304, beide bei mindestens 16 Mikron Breite. NMOS-Transistor 310 hat einen ersten Anschluß 356 an Aus gangsknoten 352 gekoppelt, einen Gate-Anschluß 360 an Knoten 144 gekop pelt, und einen zweiten Anschluß 364 an Massepotential gekoppelt. In der bevorzugten Ausführungsform ist der NMOS-Transistor 310 von gleicher Breite wie NMOS-Transistor 112, 6 Mikron. In einigen Anwendungsfällen kann es wünschenswert sein, die Transistoren 308 und 310 größer zu wäh len als die Transistoren 304 und 112. In diesem Falle ist es wichtig, die Breite von PMOS-Transistor 308 dividiert durch die Breite von PMOS- Transistor 304 gleich der Breite von NMOS-Transistor 310 dividiert durch die Breite von NMOS-Transistor 112 zu machen. Wenn demgemäß Transistor 308 doppelt so große Breite hat wie Transistor 304, dann sollte auch Transistor 310 das Zweifache der Breite von Transistor 312 haben. Dies verdoppelt die Ströme durch beide Transistoren 308 und 310, hält jedoch das Verhältnis dieser Ströme aufrecht.

Zum Verständnis der Wirkungsweise dieses in die zweite Ver stärkerstufe integrierten Stromspiegels sei angenommen, daß der Knoten 128 anfänglich bei +2,25 Volt ist und Knoten 144 anfänglich bei +0,70 Volt. Die +2,25 Volt, angelegt an Gate 162 von NMOS-Transistor 112, be wirken einen bestimmten Strom, der durch Transistor 112 und demgemäß auch durch NMOS-Transistor 104 und durch den gesättigten PMOS-Transistor 304 fließt. Dies ist im wesentlichen derselbe Strom, der durch PMOS- Transistor 212 der Fig. 2 in der Ausführungsform nach dem Stand der Technik fließen würde, mit der Annahme, daß der NMOS-Transistor 204 der Fig. 2 von derselben Größe ist wie NMOS-Transistor 112 der Fig. 1. Der PMOS-Transistor 308 ist an seinen Source- und Gate-Anschluß auf diesel ben Potentiale vorgespannt wie PMOS-Transistor 304 und ist von derselben Größe wie PMOS-Transistor 304, so daß der Sättigungsstrom durch PMOS- Transistor 308 gleich dem Strom durch PMOS-Transistor 304 und durch NMOS-Transistor 112 sein wird. Dieser Strom hat die Tendenz, die Span nung am Ausgangsknoten 352 anzuheben. Andererseits hat das +0,7 Volt-Si gnal am Knoten 144 die Tendenz, den Transistor 310 auszuschalten, weil der Signalpegel im wesentlichen die Schwellenspannung eines typischen NMOS-Transistors ist. Demgemäß fließt sehr wenig Strom durch NMOS-Tran sistor 310, und der PMOS-Transistor 308 zieht den Ausgangsknoten 352 auf oder sehr nahe dem V_cc-Potential, mit wenig oder keinem Strom durch die Transistoren 308 und 310. In Fig. 3 ist der Ausgang am Knoten 352 bei etwa 4,20 Volt, bevor die Eingänge umschalten.

Wenn die Spannung am Knoten 128 nach unten auf +0,7 Volt und die Spannung am Knoten 144 nach oben auf +2,25 Volt schwingt, dann führt der NMOS-Transistor 112 wenig Strom, und ein ebenso kleiner Strom fließt durch PMOS-Transistor 304. Derselbe kleine Strom fließt durch PMOS-Tran sistor 308. In der Zwischenzeit wird der NMOS-Transistor 310 eingeschal tet durch die relative hohe Gate-Spannung von 2,25 Volt und zwingt dem gemäß den Ausgangsknoten 352 nach unten. In Fig. 3 ist der Ausgang am Knoten 352 unter 0,05 Volt im eingeschwungenen Zustand zwischen 8 und 10 ns. Wiederum fließt wenig Strom durch die Transistoren 308 und 310, diesmal begrenzt durch den niedrigen Sättigungsstrom von PMOS-Transistor 308.

Die zweite Verstärkerstufe arbeitet am besten, wenn der NMOS- Transistor 104 in Sättigung bleibt. Dies erfordert, daß die Spannung am Drain des Transistors 104 minus eine NMOS-Schwellenspannung, die Span nung am Gate von Transistor 104 übersteigt. Das heißt, die Spannung am Knoten 137 muß innerhalb eine NMOS V_T der Spannung an Knoten 38 sein. PMOS-Transistor 304 jedoch erfordert, daß seine Gate-Spannung bei minde stens einer PMOS-Transistorschwellenspannung unter seiner Source-Span nung ist, bevor die Leitung eintritt. Demgemäß wird die Spannung am Kno ten 137 mindestens eine PMOS-Schwellenspannung unter dem V_cc-Potential sein. Um die Sättigung von Transistor 104 aufrechtzuerhalten, wird seine Drain-Spannung so hoch wie möglich gehalten, während seine Gate-Spannung relativ niedrig gehalten wird. Um den Knoten 137 hoch zu halten, ist der PMOS-Transistor 304 relativ breit, in der bevorzugten Ausführungsform 16 Mikron breit. Die erste Stufe des Verstärkers ist eingeschlossen zum Be reitstellen von Spannungsverstärkung und zum Untenhalten des Knotens 38. Wie oben erörtert, beträgt die Gleichtaktspannung am Knoten 38 ein Drit tel von V_cc unter der Eingangsspannung IN. Die niedrige Spannung am Kno ten 38, kombiniert mit der hohen Spannung an Knoten 137, stellt den Sät tigungsbetrieb des Transistors 104 sicher. In ähnlicher Weise bleibt der Transistor 100 in Sättigung.

In einem Anwendungsfall, bei dem die Eingänge etwas niedriger in der Spannung liegen und die Spannungsverstärkung der ersten Stufe des Verstärkers nicht für notwendig gehalten wird, kann die zweite Stufe als erste Stufe verwendet werden mit dem Stromspiegel in diese Stufe inte griert. In diesem Fall werden die Transistoren 14, 22, 54, 70 und 86 weggelassen, und die Eingänge zu dem Schaltkreis würden direkt an die Gate-Anschlüsse 116 und 132 der Transistoren 100 bzw. 104 gehen.

Das Einbauen des PMOS-Transistors 304 in die letzte normale Stufe des Leseverstärkers 10 eliminiert den Strom, der durch PMOS-Tran sistor 212 und NMOS-Transistor 204 von Komponenten nach dem Stand der Technik verbraucht würde und verwendet statt dessen den Strom, der be reits erforderlich und vorhanden ist in der letzten normalen Stufe des Verstärkers. Sehr wenig Strom fließt von V_cc gegen Masse durch die Tran sistoren 308 und 310, um das Ausgangssignal zu erzeugen. Demgemäß ver braucht ein Stromspiegel, aufgebaut gemäß der vorliegenden Erfindung, sehr wenig Leistung. Darüber hinaus beschleunigt er den Schaltkreis durch Verringern der kapazitiven Last an Knoten 128 unter Eliminierung der Notwendigkeit für einen separaten Transistor 204 aus Fig. 2.

Claims

1. Ein Verstärker, umfassend:
einen ersten Transistor mit einem Steueranschluß für den Emp fang eines ersten Eingangssignals, mit einem ersten Anschluß, der an ei ne erste Potentialquelle angekoppelt ist, und einem zweiten Anschluß,
einen zweiten Transistor mit einem Steueranschluß zum Empfang eines zweiten Eingangssignals, einem ersten Anschluß, angekoppelt an die Potentialquelle, und einem zweiten Anschluß,
einen dritten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, und einem zweiten Anschluß,
einen vierten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, und einem zweiten Anschluß, angekoppelt an den zweiten Anschluß des dritten Tran sistors,
einen fünfte Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des dritten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des dritten Transistors, und einem zweiten Anschluß, angekoppelt an eine zweite Potentialquelle, wobei der erste Transistor eine größere Stromführungskapazität aufweist als der dritte Transistor und der zweite Transistor eine größere Stromführungs kapazität aufweist als der vierte Transistor.

2. Die Schaltung nach Anspruch 1, bei der der erste, zweite, dritte, vierte und fünfte Transistor jeder einen Feldeffekttransistor umfassen und bei der der erste Transistor eine größere Kanalbreite auf weist als der dritte Transistor und der zweite Transistor eine größere Kanalbreite aufweist als der vierte Transistor.

3. Die Schaltung nach Anspruch 2, bei der der erste, zweite, dritte und vierte Transistor jeder einen NMOS-Transistor umfassen.

4. Die Schaltung nach Anspruch 1, ferner umfassend Vorspann mittel, angekoppelt an die zweiten Anschlüsse des dritten und vierten Transistors und an die zweite Potentialquelle für das Vorspannen des Verstärkers derart, daß eine Gleichtaktspannung des Verstärkers an den zweiten Anschlüssen des ersten und zweiten Transistors etwa gleich ist der Spannung an der zweiten Potentialquelle plus zwei Drittel der Span nung der ersten Potentialquelle.

5. Die Schaltung nach Anspruch 4, bei der die Vorspannmittel einen fünften Transistor umfassen.

6. Die Schaltung nach Anspruch 5, bei der der erste, zweite, dritte und vierte Transistor jeder einen Feldeffekttransistor umfassen, und bei der der erste Transistor eine größere Kanalbreite als der dritte Transistor aufweist, und bei der der zweite Transistor eine größere Ka nalbreite als der vierte Transistor aufweist.

7. Die Schaltung nach Anspruch 6, bei der der fünfte Transi stor einen Feldeffektransistor mit einer Kanalbreite umfaßt, die etwa ebenso breit ist wie die Summe der Kanalbreiten des dritten und vierten Transistors.

8. Die Schaltung nach Anspruch 7, bei der der erste, zweite, dritte, vierte und fünfte Transistor jeweils einen NMOS-Transistor um fassen.

9. Eine Verstärkerschaltung, umfassend:
eine erste Verstärkerstufe, umfassend:
einen ersten Transistor mit einem Steueranschluß für den Emp fang eines ersten Eingangssignals, einem ersten Anschluß, angekoppelt an eine erste Potentialquelle, und einem zweiten Anschluß,
einen zweiten Transistor mit einem Steueranschluß für den Emp fang eines zweiten Eingangssignals, einem ersten Anschluß, angekoppelt an das erste Potential, und einem zweiten Anschluß,
einen dritten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, und einem zweiten Anschluß,
einen vierten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, und einem zweiten Anschluß, wobei der erste Transistor eine größere Stromführungs kapazität als der dritte Transistor und der zweite Transistor eine größere Stromführungskapazität als der vierte Transistor besitzen,
Vorspannmittel, angekoppelt an die zweiten Anschlüsse des dritten und vierten Transistors und an eine zweite Potentialquelle für das Vorspannen der ersten Transistorstufe derart, daß eine Gleichtakt spannung des Verstärkers an den zweiten Anschlüssen des ersten und zwei ten Transistors etwa gleich der Spannung des zweiten Potentials plus zwei Drittel der Gleichtaktspannungen an den Eingangssignalen ist,
eine zweite Verstärkerstufe, umfassend:
einen fünften Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, einem ersten Anschluß, angekoppelt an eine Stromquelle, und einem zweiten Anschluß,
einen sechsten Transistor mit einem Steueranschluß, angekop pelt an den zweiten Anschluß des ersten Transistors, einem ersten An schluß, angekoppelt an eine Stromquelle, und einem zweiten Anschluß,
einen siebten Transistor mit einem Steueransschluß, angekop pelt an den zweiten Anschluß des sechsten Transistors, einem ersten An schluß, angekoppelt an den zweiten Anschluß des fünften Transistors und einem zweiten Anschluß, angekoppelt an die zweite Potentialquelle,
einen achten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des fünften Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des sechsten Transistors, und einem zweiten Anschluß, angekoppelt an die zweite Potentialquelle, und
bei der der fünfte Transistor eine größere Stromführungskapa zität aufweist als der siebte Transistor und der sechste Transistor eine größere Stromführungskapazität als der achte Transistor aufweist.

10. Die Schaltung nach Anspruch 9, bei der die Vorspannmittel einen neunten Transistor umfassen mit einem Steueranschluß, angeschlos sen an eine Vorspannungsleitung, einem ersten Anschluß, angeschlossen an die Vorspannleitung und einem zweiten Anschluß, verbunden mit der zwei ten Potentialquelle.

11. Die Schaltung nach Anspruch 10, bei der der erste, zweite, dritte, vierte, fünfte, sechste, siebte, achte und neunte Transistor je weils einen Feldeffekttransistor umfassen, bei der der erste Transistor eine größere Kanalbreite als der dritte Transistor und der zweite Tran sistor eine größere Kanalbreite als der vierte Transistor haben, und bei der der fünfte Transistor eine größere Kanalbreite als der siebte Tran sistor und der sechste Transistor eine größere Kanalbreite als der achte Transistor haben.

12. Die Schaltung nach Anspruch 11, bei der der neunte Transi stor einen Feldeffekttransistor mit einer Kanalbreite umfaßt, die etwa so breit ist wie die Summe der Kanal breiten des dritten und des vierten Transistors.

13. Die Schaltung nach Anspruch 12, bei der der erste, zweite, dritte, vierte, fünfte, sechste, siebte, achte und neunte Transistor je weils einen NMOS-Transistor umfassen.

14. Die Schaltung nach Anspruch 9, ferner umfassend Ausgangs signalmittel, angekoppelt an die zweite Verstärkerstufe für das Bereit stellen eines ersten Signals an einem Ausgangsknoten, wenn eine Spannung an dem zweiten Anschluß des fünften Transistors größer ist als eine Spannung am zweiten Anschluß des sechsten Transistors, und für das Be reitstellen eines zweiten Signals an dem Ausgangsknoten, wenn die Span nung am zweiten Anschluß des fünften Transistors kleiner ist als die Spannung am zweiten Anschluß des sechsten Transistors.

15. Die Schaltung nach Anspruch 14, bei der die Ausgangsmittel einen ersten Eingangsanschluß umfassen, angekoppelt an den ersten An schluß des sechsten Transistors, und einen zweiten Eingangsanschluß, an gekoppelt an den zweiten Anschluß des sechsten Transistors.

16. Die Schaltung nach Anspruch 15, bei der die Ausgangsmittel umfassen:
einen zehnten Transistor mit einem Steueranschluß, angekoppelt an den ersten Anschluß des sechsten Transistors, einem ersten Anschluß, angekoppelt an die erste Potentialquelle, und einem zweiten Anschluß, angekoppelt an den Ausgangsknoten, und
einen elften Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des sechsten Transistors, einem ersten Anschluß, angekoppelt an den Ausgangsknoten und einem zweiten Anschluß, angekop pelt an die zweite Potentialquelle.

17. Die Schaltung nach Anspruch 16, bei der die Ausgangsmittel ferner einen zwölften Transistor umfassen, mit einem Steueranschluß, an gekoppelt an den ersten Anschluß des sechsten Transistors, einem ersten Anschluß, angekoppelt an die erste Potentialquelle, und einem zweiten Anschluß, angekoppelt an den ersten Anschluß des sechsten Transistor.

18. Die Schaltung nach Anspruch 17, bei der der erste, zweite, dritte, vierte, fünfte, sechste, siebte und achte Transistor jeweils ei nen Feldeffekttransistor umfassen, wobei der erste Transistor eine größere Kanalbreite als der dritte Transistor und der zweite Transistor eine größere Kanalbreite als der vierte Transistor aufweisen, und bei der der fünfte Transistor eine größere Kanalbreite als der siebte Tran sistor und der sechste Transistor eine größere Kanalbreite als der achte Transistor aufweisen.

19. Die Schaltung nach Anspruch 18, bei der der neunte Transi stor einen Feldeffekttransistor umfaßt mit einer Kanalbreite, die etwa gleich der Summe der Kanalbreiten des dritten und des vierten Transi stors ist.

20. Die Schaltung nach Anspruch 17, bei der der erste, zweite, dritte, vierte, fünfte, sechste, siebte, achte und elfte Transistor je weils einen NMOS-Transistor umfassen.

21. Die Schaltung nach Anspruch 20, bei der der zehnte und zwölfte Transistor jeweils einen PMOS-Transistor umfassen.

22. Die Schaltung nach Anspruch 21, bei der der neunte Transi stor einen NMOS-Transistor umfaßt.

23. Die Schaltung nach Anspruch 19, bei der die Ausgangsmittel ferner einen dreizehnten Transistor umfassen, mit einem Steueranschluß an den ersten Anschluß des fünften Transistors angekoppelt, einem ersten Anschluß, angekoppelt an die erste Potentialquelle, und einem zweiten Anschluß, angekoppelt an den ersten Anschluß des fünften Transistors.

24. Die Schaltung nach Anspruch 17, bei der der erste, zweite, dritte, vierte, fünfte, sechste, siebte, achte und elfte Transistor je weils einen PMOS-Transistor umfassen.

25. Die Schaltung nach Anspruch 24, bei der der zehnte und zwölfte Transistor jeweils einen NMOS-Transistor umfassen.

26. Die Schaltung nach Anspruch 25, bei der der neunte Transi stor einen PMOS-Transistor umfaßt.

27. Ein Verstärker, umfassend:
einen ersten Transistor mit einem Steueranschluß zum Empfang eines ersten Eingangssignals, mit einem ersten Anschluß und einem zwei ten Anschluß,
einen zweiten Transistor mit einem Steueranschluß für den Emp fang eines zweiten Eingangssignals, mit einem ersten Anschluß und einem zweiten Anschluß,
einen dritten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, und einem zweiten Anschluß, angekoppelt an eine erste Potentialquelle,
einen vierten Transistor mit einem Steueranschluß, angekoppelt an den zweiten Anschluß des ersten Transistors, einem ersten Anschluß, angekoppelt an den zweiten Anschluß des zweiten Transistors, und einem zweiten Anschluß, angekoppelt an die erste Potentialquelle,
einen fünften Transistor mit einem Steueranschluß, einem er sten Anschluß, angekoppelt an die zweite Potentialquelle, und einem zweiten Anschluß, angekoppelt an einen Ausgangsknoten,
einen sechsten Transistor mit einem Steueranschluß, einem er sten Anschluß, angekoppelt an einen Ausgangsknoten, und einem zweiten Anschluß, angekoppelt an die erste Potentialquelle, bei der der Steuer anschluß des fünften Transistors an den ersten Anschluß des zweiten Transistors und der Steueranschluß des sechsten Transistors an den zwei ten Anschluß des zweiten Transistors angekoppelt sind.

28. Die Schaltung nach Anspruch 27, bei der der erste, zweite, dritte, vierte und sechste Transistor NMOS-Transistoren sind.

29. Die Schaltung nach Anspruch 28, bei der der fünfte Transi stor ein PMOS-Transistor ist.

30. Die Schaltung nach Anspruch 27, ferner umfassend einen siebten Transistor, mit einem Steueranschluß an den ersten Anschluß des zweiten Transistors angekoppelt, einem ersten Anschluß, angekoppelt an die zweite Potentialquelle, und einem zweiten Anschluß, angekoppelt an den ersten Anschluß des zweiten Transistors.

31. Die Schaltung nach Anspruch 30, bei der der erste, zweite, dritte, vierte und sechste Transistor NMOS-Transistoren, und der fünfte und siebte Transistor PMOS-Transistoren sind.

32. Die Schaltung nach Anspruch 30, bei der der erste Anschluß des ersten Transistors mit der zweiten Potentialquelle gekoppelt ist.

33. Die Schaltung nach Anspruch 30, ferner umfassend einen achten Transistor, mit einem Steueranschluß an den ersten Anschluß des ersten Transistors angekoppelt, einem ersten Anschluß, angekoppelt an die zweite Potentialquelle, und einem zweiten Anschluß, angekoppelt an den ersten Anschluß des ersten Transistors.

34. Die Schaltung nach Anspruch 33, bei der der erste, zweite, dritte, vierte und sechste Transistor NMOS-Transistoren und der fünfte, siebte und achte Transistor PMOS-Transistoren sind.

35. Die Schaltung nach Anspruch 30, bei der der erste Transi stor eine größere Kanalbreite als der dritte Transistor und der zweite Transistor eine größere Kanalbreite als der vierte Transistor aufweisen.

36. Die Schaltung nach Anspruch 30, bei der der sechste Tran sistor die Kanalbreite wie der vierte Transistor und der siebte Transi stor dieselbe Kanalbreite wie der fünfte Transistor aufweisen.

37. Die Schaltung nach Anspruch 35, bei der der sechste Tran sistor dieselbe Kanalbreite wie der vierte Transistor und der siebte Transistor dieselbe Kanalbreite wie der fünfte Transistor aufweisen.

38. Die Schaltung nach Anspruch 30, bei der das Verhältnis der Kanal breiten des sechsten zum vierten Transistor dasselbe ist wie das Verhältnis der Kanalbreiten des siebten zu dem fünften Transistor.

39. Die Schaltung nach Anspruch 35, bei der das Verhältnis der Kanalbreiten des sechsten zum vierten Transistor dasselbe ist wie das Verhältnis der Kanal breiten des siebten zu dem fünften Transistor.