DE69111869T2

DE69111869T2 - Referenzspannungserzeugungsschaltung.

Info

Publication number: DE69111869T2
Application number: DE69111869T
Authority: DE
Inventors: Shizuo Cho; Tsuneo Takano; Masaru Uesugi
Original assignee: Oki Electric Industry Co Ltd; Oki Micro Design Miyazaki Co Ltd
Current assignee: Oki Electric Industry Co Ltd; Oki Micro Design Miyazaki Co Ltd
Priority date: 1990-04-13
Filing date: 1991-04-12
Publication date: 1996-05-02
Anticipated expiration: 2011-04-13
Also published as: KR0126911B1; KR910019310A; US5103158A; EP0451870B1; DE69111869D1; EP0451870A3; EP0451870A2; JPH03296118A

Description

Die vorliegende Erfindung betrifft eine Referenzspannungsschaltung, die in einer internen Spannungserzeugungsschaltung in einer integrierten CMOS- Halbleiterschaltung vorgesehen ist.

Hintergrund der Erfindung

Der Stand der Technik dieses technischen Gebiets ist im IEEE Journal of Solid-State Circuits, SC-22 [3] (1987-6), Seite 437 bis 441, "A New On-Chip Voltage Converter for Submicrometer High Density DRAM' s" beschrieben. Seine Konfiguration wird nachstehend mit Bezug auf die Zeichnungen beschrieben.
Fig. 2 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer internen Spannungserzeugungsschaltung mit einer herkömmlichen Referenzspannungserzeugungsschaltung zeigt.
Diese interne Spannungserzeugungsschaltung umfaßt eine Referenzspannungserzeugungsschaltung 10 zum Erzeugen einer Referenzspannung Vref und eine interne Spannungstreiberschaltung 20, die auf die Referenzspannung Vref reagiert und eine interne Spannung Vx für Lasten wie beispielsweise Speicherzellenarrays bzw. -felder liefert.
Die Referenzspannungserzeugungsschaltung 10 wird von einer Netzteilspannung Vcc versorgt und erzeugt erwartungsgemäß eine Referenzspannung Vref, die unabhängig von Schwankungen in der Netzteilspannung Vcc, der Temperatur Tj und anderen Umgebungseinflüssen, sowie von Herstellungsstreuungen der Parameter der Komponenten einen konstanten Wert aufweist. Von dem Standpunkt der Vereinfachung des Fabrikationsverfahrens und der Kostenreduzierung der Halbleitervorrichtung ist es wünschenswert, daß die Referenzspannungserzeugungsschaltung 10 aus MOS-Transistoren und anderen MOS- Vorrichtungen gebildet wird und keine Elemente mit anderen Konfigurationen oder Parametern (z B. Dioden oder Bipolartransistoren) verwendet.
Die interne Spannungserzeugungsschaltung 20 umfaßt beispielsweise einen Differenzverstärker, der auf die Differenz zwischen der Referenzspannung Vref und der internen Spannung Vx anspricht, und einen Ausgabepuffer, der auf das Ausgangssignal des Differenzverstärkers anspricht und die interne Spannung Vx ausgibt, die konstant bleibt und eine große Kapazitäts- oder Stromlast treiben kann.
Fig. 3 ist eine Schaltskizze, die ein Konfigurationsbeispiel der Referenzspannungserzeugungsschaltung von Fig. 2 zeigt. Ihre Sperrschichttemperatur- Referenzspannung-Kennlinie ist in Fig. 4 gezeigt.
Wie in Fig. 3 gezeigt umfaßt die Referenzspannungserzeugungsschaltung 10 eine Konstantstromquelle 11, die beispielsweise aus MOS-Transistoren gebildet ist, und vier in Serie geschaltete N-Kanal MOS-Transistoren 12a bis 12d, deren Drainanschluß und Gateanschluß gemeinsam verbunden sind. Die Anzahl der NMOS-Transistoren 12a bis 12d kann verändert werden, um die gewünschte Referenzspannung Vref zu erhalten. Da in dieser Referenzspannungserzeugungsschaltung der Drainanschluß und der Gateanschluß eines jeden NMOS-Transistors 12a bis 12d gemeinsam verbunden sind, arbeiten alle NMOS-Transistoren 12a bis 12d im Sättigungsbereich. Aus diesem Grund kann die Änderung der Drainspannung, d.h., die Referenzspannung Vref, über einen weiten Bereich der Schwankung des Drainstroms aufgrund den Eigenschaften der MOS-Transistoren beherrscht werden, wenn ein konstanter Drainstrom an die NMOS-Transistoren 12a bis 12d geliefert wird.
Die oben beschriebene Referenzspannungserzeugungsschaltung hatte jedoch folgende Probleme.
Wie in der Sperrschichttemperatur-Referenzspannung-Kennlinie von Fig. 4 gezeigt ist, sinkt die von der Referenzspannungserzeugungsschaltung 10 ausgegebene Referenzspannung Vref, wenn die Sperrschichttemperatur der NMOS- Transistoren 12a bis 12d ansteigt. Wenn geeignete Parameter für die NMOS- Transistoren 12a bis 12d und die Konstantstromquelle 11 gewählt werden, wird die folgende Beziehung erreicht:
Δ Vref/ ΔTJ = -0,0025 [V/ºC]
Es wird angenommen, daß die die Kennlinie von Fig. 4 darstellende Referenzspannung Vref in die interne Spannungstreiberschaltung 20 eingespeist wird und die interne Spannung Vx, die von der internen Spannungstreiberschaltung 20 ausgegeben wird, zu einem Netzteilspannungsanschluß eines CMOS-Inverters in der Last geliefert wird, der einen in Serie mit einem NMOS-Transistor verbunden P-Kanal-MOS-Transistor umfaßt. Da der MOS-Transistor-Treiberstrom die Neigung hat, mit der Temperatur abzufallen, nimmt die zum Netzteilspannungsanschluß des GMOS-Inverters gelieferte Spannung ab, wenn die Sperrschichttemperatur des MOS-Transistors ansteigt was die Betriebsgeschwindigkeit der Schaltung in dem CMOS-Inverter erniedrigt.
Um dies zu verhindern, kann daran gedacht werden, anstelle der Konfiguration der Referenzspannungserzeugungsschaltung von Fig. 3 eine Schaltungskonfiguration zu verwenden, bei der die Referenzspannung Vref unter Verwendung des Vorwärtsspannungsabfalls einer Diode erzeugt wird, die nicht von der Schwankung der Netzteilspannung abhängt. Dies erfordert jedoch für die Dioden zusätzliche Verfahrensschritte für die Fabrikation des Herstellungsverfahrens der gewöhnlichen Halbleitervorrichtung. Dies bedeutet, das Herstellungsverfahren muß abgeändert werden, das Herstellungsverfahren ist komplizierter, und die Herstellungskosten sind höher. Dieses Vorgehen war deshalb nicht vollständig befriedigend.
EP-A-0 301 184 offenbart eine Referenzspannungserzeugungsschaltung, wie sie in dem Oberbegriff des Anspruchs 1 beschreiben ist, die sich von der vorliegenden Erfindung durch Liefern einer Referenzspannung unterscheidet, die trotz der Herstellungsvariationen der Schwellenwerte konstant bleibt. Die Referenzspannungserzeugungsschaltung nach der vorliegenden Erfindung liefert jedoch eine Referenzspannung, die sich verändert, wenn sich der Schwellenwert des Transistors ändert. EP-A-0 301 184 offenbart weder ein Schaltelement, das in Abhängigkeit des Ausgangs eines Komparators ein- und ausgeschaltet wird, um eine stabile Referenzspannung zu erzeugen, noch verwendet es Transistoren mit zueinander komplementären Polaritäten.

Zusammenfassung der Erfindung

Die vorliegende Erfindung hat die Aufgabe, eine Referenzspannungserzeugungsschaltung bereitzustellen, die die Probleme der negativen Temperaturabhängigkeit der Referenzspannung beseitigt und auch die Notwendigkeit für die Abänderung des Herstellungsverfahrens für die Referenzspannungserzeugungsschaltung in der integrierten MOS-Halbleiterschaltung beseitigt.
Um diese Aufgaben zu lösen, wird eine Referenzspannungserzeugungsschaltung in einer integrierten CMOS-Halbleiterschaltung nach Anspruch 1 geschaffen.
Die erste und die zweite Referenzspannungsschaltung haben beispielsweise eine Schaltungskonfiguration, in der ein konstanter Strom zu einem MOS- Transistor geliefert wird, dessen Drainanschluß und Gateanschluß gemeinsam verbunden sind, und die Komparatoreinrichtung ist als Differenzverstärker ausgebildet.
Erfindungsgemäß wird die Referenzspannungserzeugungsschaltung nach Anspruch 1 ausgebildet, die erste Referenzspannung wird von der ersten Referenzspannungsschaltung durch die Wirkung des MOS-Transistors (beispielsweise PMOS-Transistor) mit dem ersten Kanaltyp erzeugt, und die zweite Referenzspannung wird von der zweiten Referenzspannungsschaltung durch die Wirkung des MOS-Transistors (beispielsweise NMOS-Transistor) erzeugt. Die erste und die zweite Referenzspannung werden bei der Komparatoreinrichtung verglichen, und das Ausgangssignal wird gemäß dem Ergebnis der Erfassung zu der ersten Referenzspannungserzeugungsschaltung zurückgekoppelt, um die dritte Referenzspannung zu bilden, die dann zu der Last in der integrierten Halbleiterschaltung geliefert wird.
Durch die Eigenschaften, bei denen die erste und die zweite Referenzspannung bei einem Anstieg der Temperatur ansteigen, und durch geeignete Wahl der Kanallänge, der Kanalweite und anderen Eigenschaften des MOS-Transistors in der ersten und der zweiten Referenzspannungsschaltung wird die Verzögerung der Schaltoperation kompensiert, die mit dem Anstieg der Temperatur der Lastschaltung auf der Ausgangsseite mitgehen. Die dritte Referenzspannung wird von den MOS-Transistoren mit den ersten und den zweiten Kanaltypen bestimmt, die komplementär zueinander sind, wobei die Herstellungsvariationen in dem Fabrikationsverfahren des MOS-Transistors mit dem ersten Kanaltyp und des MOS-Transistors mit dem zweiten Kanaltyp kompensiert werden und die dritte Referenzspannung, die gegenüber der Temperaturänderung und Herstellungsänderung stabil ist, ausgegeben werden kann. Das obige Problem ist dadurch gelöst.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm einer internen Spannungserzeugungsschaltung mit einer Referenzspannungserzeugungsschaltung einer Ausführungsform der Erfindung.
Fig. 2 ist ein Blockdiagramm einer internen Spannungserzeugungsschaltung mit einer Referenzspannungserzeugungsschaltung nach dem Stand der Technik.
Fig. 3 ist eine Schaltskizze der Referenzspannungserzeugungsschaltung von Fig. 2.
Fig. 4 ist ein Diagramm, das die Sperrschichttemperatur-Referenzspannung- Kennlinie der Schaltung von Fig. 3 darstellt.
Fig. 5 ist ein Diagramm, das die Sperrschichttemperatur-Referenzspannung- Kennlinie der Referenzspannungserzeugungsschaltung von Fig. 1 zeigt.

Ausführliche Beschreibung der bevorzugten Ausführungsform

Fig. 1 ist ein Blockdiagramm, das eine interne Spannungserzeugungsschaltung mit einer Referenzspannungserzeugungsschaltung einer Ausführungsform der Erfindung darstellt.
Die interne Spannungserzeugungsschaltung ist aus integrierten CMOS-Halbleiterschaltungen gebildet und umfaßt eine Referenzspannungserzeugungsschaltung 30, die von der Netzteilspannung Vcc gespeist wird, um eine Referenzspannung (dritte Referenzspannung) Vref zu erzeugen, und eine interne Spannungstreiberschaltung 70, die von der Netzteilspannung Vcc gespeist wird und auf die Referenzspannung Vref anspricht und die interne Spannung Vx für die Last in der integrierten Schaltung liefert.
Die Referenzspannungserzeugungsschaltung 30 umfaßt eine erste Referenzspannungsschaltung 40 für die Ausgabe einer Referenzspannung (erste Referenzspannung) Vin1 und der Referenzspannung (dritte Referenzspannung) Vref für die interne Spannungstreiberschaltung 70, eine zweite Referenzspannungsschaltung 50 zum Erzeugen einer Referenzspannung (zweite Referenzspannung) Vin2 und einer Komparatoreinrichtung 60, die aus einem Differenzverstärker 61 besteht, der die Referenzspannungen Vin1 und Vin2 vergleicht und ein Komparatorausgangssignal VA, das das Ergebnis des Vergleichs angibt, zu der ersten Referenzspannungsschaltung 40 zurückkoppelt.
Die erste Referenzspannungsschaltung 40 umfaßt eine Konstantstromquelle 41, die aus MOS-Transistoren usw. gebildet ist und einen konstanten Strom durch sich aufrecht erhält, und PMOS-Transistoren 42 und 43. Der Gateanschluß und der Drainanschluß des PMOS-Transistors 42 sind gemeinsam verbunden, und der gemeinsame Knoten N1 ist mit der Konstantstromquelle 41 verbunden, und der Sourceanschluß des PMOS-Transistors 42 ist durch den PMOS-Transistor 43 mit der Netzteilspannung Vcc verbunden. Der PMOS- Transistor 42 erzeugt die Referenzspannung Vp, und die Referenzspannung Vin1 wird von dem gemeinsamen Knoten N1 ausgegeben.
Die zweite Referenzspannungsschaltung 50 umfaßt eine Konstantstromquelle 51, die aus MOS-Transistoren usw. gebildet ist und einen konstanten Strom durch ein NMOS-Transistor 52 liefert. Der Gateanschluß und der Drainanschluß des NMOS-Transistors 52 sind gemeinsam verbunden, und der gemeinsame Knoten N2 ist mit der Konstantstromquelle 51 verbunden, und der Sourceanschluß des NMOS-Transistors 52 ist mit dem Referenzpotential GND verbunden. Die Referenzspannung Vin2 wird von dem gemeinsamen Knoten N2 ausgegeben. Die Referenzspannung Vin2 ist gleich der Referenzspannung Vn, die an dem NMOS-Transistor 52 erzeugt wird.
Der nichtinvertierende Eingangsanschluß (+) des die Komparatoreinrichtung 60 bildenden Differenzverstärkers 61 ist mit dem gemeinsamen Knoten N1 verbunden, und sein invertierender Eingang (-) ist mit dem gemeinsamen Knoten N2 verbunden, und der Ausgangsanschluß des Differenzverstärkers 61 zum Erzeugen eines Komparatorausgangssignals VA ist mit dem Gateanschluß des PMOS-Transistors 43 in der ersten Referenzspannungsschaltung 40 für die Rückkopplung verbunden. Die Referenzspannung Vref wird von dem Drainanschluß des PMOS-Transistors 43 ausgegeben und zu der internen Spannungstreiberschaltung 70 geliefert.
Die interne Spannungstreiberschaltung 70 umfaßt einen Differenzverstärker, der in Abhängigkeit von der Differenz zwischen der Referenzspannung Vref und der von der internen Spannung Vx rückgekoppelten Spannung arbeitet, und einen Ausgangspuffer für die Ausgabe der internen Spannung Vx, die eine große Kapazitäts- oder Stromlast treiben kann.
Fig. 5 ist ein Diagramm einer Sperrschichttemperatur-Referenzspannung- Kennlinie der in Fig. 1 gezeigten Referenzspannungserzeugungsschaltung 30. Die Arbeitsweise der Schaltung von Fig. 1 wird nun mit Bezug auf Fig. 5 beschrieben.
Wenn die Netzteilspannung Vcc geliefert wird, arbeiten der PMOS-Transistor 42 und der NMOS-Transistor 52 in Fig. 1 im Sättigungsbereich, da ihr Drainanschluß und Gateanschluß miteinander verbunden ist. Wenn der konstante Drainstrom aufgrund der Wirkung der Konstantstromquelle 41 durch den PMOS-Transistor 42 fließt wird die Referenzspannung Vin1, deren Änderung trotz der Größe der Stromänderung aufgrund der MOS-Transistoreigenschaften über einen weiten Bereich auf dem Minimum gehalten wird, von dem gemeinsamen Knoten N1 des Drainanschlusses des PMOS-Transistors 42 ausgegeben. Die Referenzspannung Vin1 wird zu dem nichtinvertierenden Eingangsanschluß (+) des Differenzverstärkers 61 geliefert.
Wenn der konstante Strom von der konstantstromquelle 51 zu dem Drainanschluß des NMOS-Transistors 52 geliefert wird, wird die Referenzspannung Vin2, deren Änderung trotz der Größe der Stromänderung aufgrund der MOS- Transistoreigenschaften über einen weiten Bereich auf dem Minimum gehalten wird, von dem gemeinsamen Knoten N2 des Drainanschlusses des NMOS- Transistors 52 ausgegeben. Die Referenzspannung Vin2 wird zu dem invertierenden Eingangsanschluß (-) des Differenzverstärkers 61 geliefert. Der Differenzverstärker 61 vergleicht die Referenzspannungen Vin1 und Vin2 und gibt das Komparatorausgangssignal VA als einen High Pegel oder einen Low Pegel aus, um den PMOS-Transistor 43 ein- oder auszuschalten. Genauer gesagt wird der PMOS-Transistor 43 ausgeschaltet, wenn das Ausgangssignal des Differenzverstärkers 61 High ist. Wenn das Ausgangssignal des Differenzverstärkers 61 Low ist, wird der PMOS-Transistor 43 eingeschaltet. Die stabile Referenzspannung Vref wird folglich von dem Drainanschluß des PMOS-Transistors 43 ausgegeben und wird zu der internen Spannungstreiberschaltung 70 geliefert. Die interne Spannungstreiberschaltung 70 spricht auf die Referenzspannung Vref an und liefert die interne Spannung Vx, um die Last in der integrierten Halbleiterschaltung mit Leistung zu versorgen.
Nun wird die von dem NMOS-Transistor 52 in Fig. 1 erzeugte Referenzspannung Vn betrachtet. Die Temperatureigenschaften der Referenzspannung Vn, die mit dem Anstieg der Sperrschichttemperatur des NMOS-Transistors 52 mitgeht, entsprechen zwei Arten, die davon abhängen, wie die Kanallänge, die Kanalweite und andere Parameter gewahlt sind. Das heißt, der Schwellenwert und die gegenseitige Leitfähigkeit gm des NMOS-Transistors 52 (dies gilt auch fur einen PMOS-Transistor) sind vermindert, wenn die Sperrschichttemperatur erhöht wird. Demzufolge sind die zwei Arten der Temperatureigenschaften wie folgt:
(1) Die Art, bei der Vn mit dem Anstieg der Sperrschichttemperatur abnimmt, da die Abnahme des Schwellenwertes großer als die Abnahme bei gm ist.
(2) Die Art, bei der Vn mit dem Anstieg der Sperrschichttemperatur ansteigt da der Abfall des Schwellenwertes kleiner als der Abfall bei gm ist.
In dem herkömmlichen System von Fig. 3 ist die Art (1) gewählt.
In der vorliegenden Ausführungsform wird angenommen, daß die Art (2) für die Referenz Vn gewählt wird und die Referenzspannung Vn mit einem Temperaturanstieg ansteigt. In ähnlicher Weise kann die Referenzspannung Vp eine der zwei Arten der Temperatureigenschaften haben. Es wird angenommen, daß die Referenzspannung Vp wie bei dem NMOS-Transistor 42 ansteigt. Mit Bezug auf die Referenzspannungserzeugungsschaltung 30 gilt die folgende Beziehung:
Vin1 = Vref - Vp
Vin2 = Vn
Das Ausgangssignal VA von dem Differenzverstärker 61, der die Referenzspannung Vin1 und Vin2 empfängt, wird gesteuert, um die folgenden Werte anzunehmen:
VA = High wenn Vin1 > Vin2
VA = Low wenn Vin1 < Vin2
Da das Komparatorausgangssignal VA zu dem Gateanschluß des PMOS- Transistors 43 zurückgekoppelt wird, gilt die folgende Beziehung:
Vin1 ist ungefähr gleich Vin2.
Dementsprechend ist
Vref ungefähr gleich Vn + Vp.
Da
Vn> 0 und Vp> 0
ist die Referenzspannung immer positiv, wenn die Sperrschichttemperatur ansteigt.
Darüber hinaus ist der gesetzte Wert der Referenzspannung Vref für beliebige Parameter des PMOS-Transistors und NMOS-Transistors von der Summe (Vn + Vp) repräsentiert, so daß die Herstellungsänderungen in dem Fabrikationsverfahren des PMOS-Transistors und NMOS-Transistors durch die Referenzspannung Vref ausgedrückt werden können. Dementsprechend werden die in Fig. 5 gezeigten Temperatureigenschaften durch eine geeignete Wahl der Parameter des PMOS-Transistors und NMOS-Transistors durch eine Computersimulation erhalten. Die Temperatureigenschaften weisen einen positiven Gradienten auf, der dem von Fig. 4 entgegengesetzt ist, und die Referenzspannung Vref steigt mit der Sperrschichttemperatur an.
Die Vorteile der vorliegenden Ausführungsform sind wie folgt:
(a) Da die Referenzspannung Vref bezüglich eines Anstiegs der Sperrschichttemperatur einen wie in Fig. 5 gezeigten positiven Gradienten aufweist, werden Verzögerungen der Schaltoperationen und damit die Verminderung der gegenseitigen Leiffähigkeit gm kompensiert, die mit dem Anstieg der Temperatur der internen Spannungserzeugungsschaltung mit der Referenzspannungserzeugungsschaltung 30 mitgehen.
(b) Die von der Referenzspannungserzeugungsschaltung 30 ausgegebene Referenzspannung Vref wird von sowohl dem PMOS-Transistor 42 als auch dem NMOS-Transistor 52 bestimmt, so daß Herstellungsänderungen in ihren Fabrikationsverfahren kompensiert werden, und eine stabile Referenzspannung Vref kann zu der internen Spannungstreiberschaltung 70 geliefert werden.
(c) Da die Temperaturabhängigkeit der Referenzspannung Vref positiv ist und die Referenzspannung Vref mit einem Anstieg der Temperatur ansteigt kann eine stabile interne Spannung Vx über die interne Spannungstreiberschaltung 70 zu der Last geliefert werden, und eine Verzögerung in der Schaltoperation der Last kann verhindert werden. Dementsprechend braucht die Referenzspannungserzeugungsschaltung nicht wie nach dem Stand der Technik unter Verwendung des Vorwärtsspannungsabfalls oder dergleichen hergestellt werden, der unabhängig von der Schwankung der Netzteilspannung ist, somit brauchen keine speziellen Fabrikationsverfahren (für Dioden oder ähnliches) hinzugefügt werden, und die Referenzspannungserzeugungsschaltung 30 kann mit dem gewöhnlichen Fabrikationsverfahren von integrierten MOS-Halbleiterschaltungen hergestellt werden, und die Kosten der Fabrikation der Schaltung in Form einer integrierten Schaltung können gesenkt werden.
Die vorliegende Erfindung ist nicht auf die erläuterte Ausführungsform beschränkt, sondern es sind verschiedene Modifikationen möglich. Beispiele der Modifikationen sind nachstehend dargelegt
(i) Der PMOS-Transistor 42 und der NMOS-Transistor 52 weisen eine einstufige Konfiguration auf, können aber eine mehrstufige Konfiguration aufweisen, um die gewünschte Referenzspannung Vp und Vn zu erhalten.
(ii) In Fig. 1 ist das Ausgangssignal des Differenzverstärkers 61 so dargestellt, daß es zu dem Gateanschluß des PMOS-Transistors 43 in der Referenzspannungsschaltung 40 rückgekoppelt wird, ein anderer NMOS-Transistor kann jedoch in der zweiten Referenzspannungsschaltung 50 bereitgestellt werden, und das Ausgangssignal des Differenzverstärkers 61 kann zu dem Gateanschluß des anderen NMOS-Transistors rückgekoppelt werden. Damit werden im wesentlichen identische Funktionen und Effekte erreicht.
(iii) Die Komparatoreinrichtung 60 ist den Differenzverstärker 61 umfassend dargestellt, kann aber alternativ andere Schaltungen mit MOS-Transistoren und dergleichen umfassen.
Wie ausführlich beschrieben wurde, werden erfindungsgemäß die erste und die zweite Referenzspannung von der ersten und der zweiten Referenzspannungsschaltung erzeugt und von der Komparatoreinrichtung verglichen, und das Ausgangssignal der Komparatoreinrichtung wird zu der ersten Referenzspannungsschaltung zurückgekoppelt, um die dritte Referenzspannung zu erzeugen. Die dritte Referenzspannung wird somit gemäß sowohl dem MOS- Transistor mit dem ersten Kanaltyp als auch dem MOS-Transistor mit dem zweiten Kanaltyp bestimmt. Die Herstellungsänderungen in dem Fabrikationsverfahren von beiden Transistoren können kompensiert werden, und eine stabile Referenzspannung kann ausgegeben werden.
Darüber hinaus kann die Temperaturabhängigkeit der dritten Referenzspannung durch eine geeignete Wahl der Parameter des MOS-Transistors mit dem ersten Kanaltyp und dem MOS-Transistor mit dem zweiten Kanaltyp positiv gemacht werden, so daß die dritte Spannung mit dem Anstieg der Temperatur ansteigt und die Verzögerung der Operation der durch die dritte Referenzspannung gesteuerten Schaltung kann verhindert werden. Darüber hinaus müssen im Vergleich zu dem Stand der Technik, bei dem die Referenzspannungserzeugungsschaltung unter Verwendung des Vorwärtsspannungsabfalls einer Diode gebildet wird, der nicht von den Schwankungen der Netzteilspannung abhängig ist, spezielle Fabrikationsschritte für eine Diode oder dergleichen dem Fabrikationsverfahren der integrierten Halbleiterschaltung nicht hinzugefügt werden, womit das Fabrikationsverfahren der integrierten Halbleiterschaltung vereinfacht werden kann, und die Kosten konnen reduziert werden.

Claims

1. Referenzspannungserzeugungsschaltung mit:

einer ersten Spannungsquelle (Vcc), die eine erste Spannung liefert; einer zweiten Spannungsquelle (GND), die eine zweite Spannung liefert;

einem ersten Knoten (N1);

einem zweiten Knoten (N2);

einer ersten Schaltung (40), die eine Spannung an den ersten Knoten (N1) liefert;

einer zweiten Schaltung (50), die eine Spannung an den zweiten Knoten (N2) liefert;

einer Komparatoreinrichtung (60), die mit dem ersten und dem zweiten Knoten (N1 und N2) verbunden ist und ein an den ersten Knoten (N1) geliefertes Potential mit einem an den zweiten Knoten (N2) gelieferten Potential vergleicht und ein dem Ergebnis des Vergleichs entsprechendes Ausgangssignal erzeugt

dadurch gekennzeichnet, daß:

die erste Schaltung (40) einen eine Referenzspannung Vref ausgebenden Referenzspannungsausgangsbereich (N3) und einen ersten MOS-Transistor (42) umfaßt der zwischen den ersten Knoten (N1) und den Referenzspannungsausgangsbereich (N3) geschaltet ist und eine erste Polarität aufweist;

die Referenzspannungserzeugungsschaltung des weiteren ein Schaltelement (43) aufweist, das zwischen die erste Spannungsquelle (Vcc) und den Referenzspannungsausgangsbereich (N3) geschaltet ist und durch das Ausgangssignal gesteuert wird; und

die zweite Schaltung (50) einen zweiten MOS-Transistor (52) umfaßt der zwischen den zweiten Knoten (N2) und die zweite Spannungsquelle (GND) geschaltet ist und eine zu der ersten Polarität komplementäre Polarität aufweist.

2. Schaltung nach Anspruch 1, bei der

die erste Schaltung (40) eine Schaltungskonfiguration aufweist, in der ein konstanter Strom zu dem ersten MOS-Transistor (42) geliefert wird, dessen Drainanschluß und Gateanschluß miteinander verbunden sind; und

die zweite Schaltung (50) eine Schaltungskonfiguration aufweist, in der ein konstanter Strom zu dem zweiten MOS-Transistor (52) geliefert wird, dessen Drainanschluß und Gateanschluß miteinander verbunden sind.

3. Schaltung nach Anspruch 1, bei der

die Komparatoreinrichtung (60) durch einen Differenzverstärker ausgeführt ist.

4. Schaltung nach den Ansprüchen 1 bis 3, bei der

die erste Schaltung (40) des weiteren eine erste Konstantstromquelle (41) mit einem ersten Anschluß umfaßt, der mit der zweiten Spannungsquelle (GND) verbunden ist;

der Gateanschluß und der Drainanschluß des ersten MOS-Transistors (42) zusammen an einen zweiten Anschluß der ersten Konstantstromquelle (41) angeschlossen sind;

das Schaltelement (43) einen dritten MOS-Transistor (43) aufweist, dessen Drainanschluß mit dem Sourceanschluß des ersten MOS-Transistors (42) verbunden ist, und dessen Sourceanschluß mit der ersten Spannungsquelle (Vcc) verbunden ist;

der Ausgang der Komparatoreinrichtung (60) mit dem Gateanschluß des dritten MOS-Transistors (43) verbunden ist;

die erste Konstantstromquelle (41) einen konstanten Strom durch sich und durch den ersten und dritten MOS-Transistor (42 und 43) aufrechterhält;

und

der erste Knoten (N1) durch den zweiten Anschluß der ersten Konstantstromquelle (41) gebildet ist.

5. Schaltung nach den Ansprüchen 1 bis 4, bei der die zweite Schaltung (50) eine zweite Konstantstromquelle (51) mit einem ersten Anschluß umfaßt der mit der zweiten Spannungsquelle (Vcc) verbunden ist;

der Drainanschluß und der Gateanschluß des zweiten MOS-Transistors (52) gemeinsam mit einem zweiten Anschluß der zweiten Konstantstromquelle (51) verbunden sind, und dessen Sourceanschluß mit der zweiten Spannungsquelle (GND) verbunden ist;

die zweite Konstantstromquelle (51) einen konstanten Strom durch den zweiten MOS-Transistor (52) liefert; und

der zweite Knoten (N2) durch den Drainanschluß des zweiten MOS- Transistors (52) gebildet ist.

6. Schaltung nach Anspruch 4 oder 5, bei der

die Komparatoreinrichtung (60) ein High-Ausgangssignal erzeugt wenn das Potential am ersten Knoten (N1) größer als das Potential am zweiten Knoten (N2) ist, um den dritten MOS-Transistor (43) der ersten Referenzspannungsschaltung (40) auszuschalten; und

die Komparatoreinrichtung (60) ein Low-Ausgangssignal erzeugt wenn das Potential am ersten Knoten (N1) kleiner als das Potential am zweiten Knoten (N2) ist, um den dritten MOS-Transistor (43) der ersten Referenzspannungsschaltung (40) anzuschalten.

7. Schaltung nach den Ansprüchen 1 bis 6, bei der die Parameter der MOS-Transistoren (42, 43, 52) so gewählt sind, daß die Potentiale an dem ersten und zweiten Knoten (N1 und N2) eine Tendenz aufweisen, mit der Temperatur anzusteigen.

8. Schaltung nach Anspruch 7, bei der die Parameter der MOS-Transistoren (42, 43, 52) die Kanallänge und die Kanalweite der MOS-Transistoren (42, 43, 52) umfassen.

9. Schaltung nach Anspruch 1, bei der

die Referenzspannung (Vref) zum Treiben eines CMOS-lnverters verwendet ist; und

die Summe der Schwellenspannung (Vp) des ersten MOS-Transistors (42) und der Schwellenspannung (Vn) des zweiten MOS-Transistors (52) als die Referenzspannung (Vref) des Referenzspannungsausgangsbereichs (N3) ausgegeben wird.

10. Schaltung nach Anspruch 1, bei der

das Schaltelement (43) einen Transistor (43) aufweist, dessen Drainanschluß mit dem Sourceanschluß des ersten MOS-Transistors (42) verbunden ist, und dessen Sourceanschluß mit der ersten Spannungsquelle (Vcc) verbunden ist.