DE69323239T2 - Referenz Spannungsgenerator - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf Referenzspannungsgeneratoren - zum Beispiel zur Verwendung in Halbleiterspeichervorrichtungen.
• Die Miniaturisierung von Halbleiterspeichervorrichtungen mit hoher Komplexität erfordert einen Referenzspannungs-Erzeugungsschaltkreis zum Zuführen einer internen Quellenspannung niedriger um einen gegebenen Wert als eine externe Quellenspannung. In diesem Fall ist es erforderlich, daß der Referenzspannungs-Erzeugungsschaltkreis so ausgelegt ist, um eine stabile Referenzspannung ungeachtet der verschiedenen Variationen von zum Beispiel Umgebungstemperatur, externer Quellenspannug, Prozeßparameter, usw., zu liefern. Hierzu ist ein Bandabstand-Referenzspannungs- Erzeugungsschaltkreis vorgeschlagen worden, wie er in Fig. 1 der beigefügten, schematischen Zeichnungen dargestellt ist.
• Wie die Fig. 1 zeigt, umfaßt der Bandabstand-Referenzspannungs- Erzeugungsschaltkreis drei bipolare Transistoren 14, 20 und 22, die mit einem Strom über einen Stromzuführungswiderstand 24 versorgt werden. Der erste Transistor 14 besitzt eine dioden-verbundene Kollektor-Basis und ist zwischen einem Referenzspannungsanschluß Vref und einem Erdungsspannungsanschluß Vss verbunden. Der zweiteTransistor 20 besitzt eine Basis, die über einen Knoten 12 mit dem Kollektor des ersten Transistors 14 verbunden ist, einen Kollektor, der über einen Widerstand 16 mit dem Referenzspannungsanschluß Vref verbunden ist, und einen Emitter, der über einen Widerstand 21 mit der Erdungsspannung Vss verbunden ist. Hierbei ist auch ein Widerstand 10 zwischen dem Knoten 12 und dem Referenzspannungsanschluß Vref verbunden. Der dritte Transistor 22 besitzt einen Kollektor, der mit dem Referenzspannungsanschluß, einen Emitter, der mit der Erdungsspannung und eine Basis, die mit dem Kollektor des zweiten Transistors 20 verbunden ist. Dieser Schaltkreis erzeugt die Basis-Ermitter-Spannung (δ VBE/δT ∼ -2,2 mV/ºC) mit einem negativen, thermischen Koeffizienten, um der thermischen Spannung (VT = kT/q, δVt/δT = 0,086 mV/ºC) mit einem positiven, thermischen Koeffizienten entgegenzuwirken, um einen stabilen Referenzspannungsausgang in Bezug auf eine Temperaturvariation zu erzeugen. Genauer gesagt ist der Referenzspannungsausgang Vref die Summe der Spannung V1 über den Widerstand 16 und der Basis-Emitter-Spannung VBE22 des dritten Transistors 22. Die Spannung V1 hängt von der Variation ΔVBE20 der Basis-Emitter-Spannung des zweiten Transistors 20 ab. Unter der Annahme, daß die Widerstände 16 und 21 jeweilige Werte R16 und R21 haben und daß die Ströme, die durch die Widerstände 21 und 10 hindurchführen, jeweils I1 und I2 sind, können Gleichungen (1) und (2) wie folgt erhalten werden:
• ΔVBE20 = I1 · R21 = VBE14 - VBE20 = VTIn(I2/I1) ..... (1)
• V1 = (R16/R21) · ΔVBE20 = VT·(R16/R21)In(I2/I1) ..... (2)
• Hiebei ist VT (= kT/q) eine thermische Spannung mit einem positiven, thermischen Koeffizienten, k ist die Boltzmann-Konstante, T die absolute Temperatur und q eine Ladungsmenge. Demzufolge wird die Referenzspannung Vref durch die Basis-Emitter- Spannung VBE22 des dritten Transistors 22 mit dem negativen, thermischen Koeffizienten und die thermische Spannung VT mit dem positiven, thermischen Koeffizienten, ausgedrückt durch die Gleichung (3), bestimmt.
• Vref = VBE22 + VT (R16/R21)In(I2/I1) ...... (3)
• Demzufolge wird der Referenzspannungsausgang Vref in Bezug auf eine Temperaturvariation stabilisiert. Weiterhin arbeiten die bipolaren Transistoren in Abhängigkeit von der relativ stabilen Basis-Emitter-Spannung VBE22 unter einem Sättigungszustand, was demzufolge eine relativ stabile Referenzspannung in Bezug auf die Variation der externen Quellenspannung liefert.
• Allerdings erfordert eine DRAM Vorrichtung, die eine Referenzspannung von dem Bandabstand-Referenzspannungs-Erzeugungsschaltkreis verwendet, einen Rückwärtsgenerator, um eine negative Substratspannung VBB zuzuführen, um das Substrat zu stabilisieren. Der Rückwärtsgenerator arbeitet nur dann, wenn die Substratspannung VBB einen gegebenen Wert übersteigt. Die Substratspannung VBB wird in unerwünschter Weise über die Polysilizium-Widerstände des Bandabstand-Referenzspannungs- Erzeugungsschaltkreises und parasitäre Kapazitäten, die in dem Substrat gebildet sind, zu den jeweligen Schaltkreisverbindungen übertragen, was demzufolge den Referenzspannungsausgang Vref variiert. Weiterhin arbeiten die Transistoren, die in dem Schaltkreisaufbau verwendet sind, unter einem Sättigungszustand, was demzufolge den Stand-by-Strom erhöht. Zusätzlich erfordert, falls der Bandabstand-Referenzspannungs- Erzeugungsschaltkreis in einer DRAM-Vorrichtung verwendet wird, das Substrat (das hauptsächlich MOS-Transistoren umfaßt) einen zusätzlichen Verarbeitungsschritt zum Bilden der bipolaren Transistoren. Weiterhin besitzt, wie durch die Kurve 112 in Fig. 6 der beigefügten, schematischen Zeichnungen dargestellt ist, der Bandabstand-Referenzspannungs-Erzeugungsschaltkreis eine hohe Einstell- bzw. Sollwertspannung (ungefähr 2,5 V) und zeigt eine große Fluktuation der Referenzspannung, und zwar in Bezug auf die Temperaturvariation, bei der niedrigen, externen Quellenspannung.
• Fig. 2 stellt einen anderen, herkömmlichen Referenzspannungs-Erzeugungsschaltkreis dar, der eine Vielzahl von PMOS-Transistoren umfaßt. Die PMOS-Transistoren 26, 28 und 32, mit deren Kanälen in Serie verbunden, besitzen dioden-verbundene Gatter und Drains, die die Schwellwertspannung Vtp des PMOS-Transistors 32 an dem Verbindungspunkt 30 produzieren. Die PMOS-Transistoren 40 und 42, mit den Kanälen in Serie verbunden, besitzen dioden-verbundene Gatter und Drains, die die Ausgangs-Referenzspannung 2Vtp an dem Referenzspannungsanschluß 38 produzieren. Die Spannung Vtp an dem Verbindungspunkt 30 wird zu den Gattern der PMOS-Transistoren 34 und 36, mit den Kanälen in Serie verbunden, zugeführt, um die Referenzspannung in Bezug auf die Variation der externen Quellenspannung zu stabiliseren. Allerdings kann sie die Variation der Referenzspannung aufgrund der Temperaturvariation nicht ausgleichen bzw. kompensieren.
• Die DE-A-40 18 457 beschreibt einen anderen Referenzspannungs-Generator. Eine Quellenspannung ist mit Masse über einen Widerstand, den Kanal eines ersten MOS- Transistors und dem Kanal eines zweiten MOS-Transistors verbunden. Der Knoten zwischen dem Widerstand und dem ersten MOS-Transistor ist der Referenzspannungsknoten und ist mit dem Gatter des ersten MOS-Transistors verbunden. Der Knoten zwischen dem ersten und dem zweiten MOS-Transistor ist mit dem Gatter des zweiten MOS-Transistors verbunden. Der Referenzspannungsknoten ist auch mit Masse über zwei Dioden und den Kanal eines dritten MOS-Transistors verbunden. Das Gatter des dritten MOS-Transistors ist mit dem Knoten zwischen dem ersten und dem zweiten MOS-Transistor verbunden. Wenn dabei eine Erhöhung in der Temperatur vorhanden ist, reduzieren sich die Schwellwertspannungen der Dioden, was demzufolge die Referenzspannung erniedrigt. Diese Erniedrigung der Referenzspannung reduziert die Spannung an dem Knoten, geteilt durch den ersten und den zweiten MOS-Transistor. Da die Spannung von diesem Knoten an das Gatter des dritten Transistors angelegt wird, wird die Transkonduktanz des dritten MOS-Transistors reduziert, was demzufolge die Ausgangsspannung anhebt, d.h. stabilisiert.
• Bevorzugte Ausführungsformen der vorliegenden Erfindung zielen darauf, einen Referenzspannungs-Erzeugungsschaltkreis zu schaffen, der CMOS-Transistoren zum Erzeugen einer stabilen Referenzspannung in Bezug auf Variationen der Temperatur und der externen Quellenspannung benutzt.
• Es ist ein anderes Ziel, einen Referenzspannungs-Erzeugungsschaltkreis zu schaffen, der CMOS-Transistoren zum Erzeugen einer stabilen Referenzspannung, die einen niedrigen Energieverbrauch und eine niedrige Einstellspannung besitzen, zu schaffen.
• Es ist auch ein anderes Ziel, einen Referenzspannungs-Erzeugungsschaltkreis zu schaffen, der einen einfachen Aufbau besitzt, der leicht bei DRAM-Vorrichtungen anwendbar ist.
• Gemäß der vorliegenden Erfindung wird ein Referenzspannungs-Erzeugungsschaltkreis zum Konvertieren einer Quellenspannung (Vcc) in eine Referenzspannung (Vref), geschaffen, wobei der Schaltkreis aufweist:
• einen Quellenspannungsanschluß zum Aufnehmen der Quellenspannung (Vcc);
• einen Erdungsspannungsanschluß zum Aufnehmen einer Erdungsspannung;
• einen Referenzspannungsanschluß zum Ausgeben der Referenzspannung (Vref);
• einen ersten Schaltkreisabschnitt (100, 102, 106; 110), der zwischen dem Quellenspannungsanschluß und dem Erdungsspannunganschluß (Vss) verbunden ist, der einen Ausgangsspannungsknoten und einen Referenzspannungsknoten (101) zum Verbinden mit dem Referenzspannungsanschluß besitzt und von denen die Referenzspannung (Vref) und die Ausgangsspannung (V104) jeweils abgreifbar sind, wobei der erste Schaltkreisabschnitt einen ersten Widerstand (100) zwischen dem Quellenspannungsanschluß (Vcc) und dem Referenzspannungsknoten (101) und einen zweiten Widerstand (102) zwischen dem Referenzspannungsknoten (101) und dem Ausgangsspannungsknoten (104) und eine Komponente (106; 110) mit einem positiven, thermischen Koeffizienten, verbunden zwischen dem Ausgangsspannungsknoten (104) und dem Erdungsspannungsanschluß (Vss), zum Erhöhen der Ausgangsspannung (V104) mit einem Erhöhen der Temperatur besitzt; und
• einen zweiten Schaltkreisabschnitt, der eine Komponente (108; 108') mit einem negativen, thermischen Koeffizienten, verbunden zwischen dem Referenzspannungsanschluß und dem Ausgangsspannungsknoten, zum Erniedrigen der Referenzspannung (Vref) relativ zu der Ausgangsspannung (V104) mit einem Erhöhen der Temperatur, besitzt;
• wobei die Komponenten mit positivem und negativem, thermischen Koeffizienten einander ausgleichen, um die Referenzspannung (Vref) in Bezug auf Temperaturvariationen zu stabiliseren.
• Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
• Für ein besseres Verständnis der Erfindung und um zu zeigen, wie dieselbe umgesetzt werden kann, wird nun-Referenz, anhand eines Beispiels, auf die Fig. 3 bis 7C der beigefügten, schematischen Zeichnungen genommen, in denen:
• Fig. 3 ein schematisches Diagramm eines Beispiels eines Referenzspannungs-Erzeugungsschaltkreises mit einem CMOS-Transistor gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
• Fig. 4 ein schematisches Diagramm eines Beispiels eines Referenzspannungs-Erzeugungsschaltkreises mit einem CMOS-Transistor gemäß einer anderen Ausführungsform der vorliegenden Erfindung darstellt;
• Fig. 5 ein schematisches Diagramm eines Beispiels eines Referenzspannungs-Erzeugungsschaltkreises mit einem CMOS-Transistor gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellt;
• Fig. 6 eine graphische Darstellung zum Erläutern von Referenzspannungs- gegenüber Quellenspannungs-Charakteristik-Kurven von Beispielen von Referenzspannungs-Erzeugungsschaltkreisen, die die Erfindung einsetzen, verglichen mit einem herkömmlichen Bandabstand-Referenzspannungs-Erzeugungsschaltkreis zeigt; und
• Fig. 7A bis 7C schematische Diagramme von Beispielen von Referenzspannungs- Erzeugungsschaltkreisen mit CMOS-Transistoren gemäß verschiedener Ausführungsformen der vorliegenden Erfindung zeigen.
• In den Figuren bezeichnen entsprechende Bezugszeichen ähnliche oder entsprechende Teile.
• Wie die Fig. 3 zeigt, sind ein erster und ein zweiter Aderstand 100 und 102 und der Kanal eines NMOS-Transistors 106 in Serie zwischen einem externen Quellenspannungsanschluß Vcc und einem Erdungsspannungsanschluß Vss verbunden. Das Gatter des NMOS-Transistors 106 ist mit dem Quellenspannungsanschluß Vcc verbunden. Ein PMOS-Transistor 108 besitzt seinen Kanal zwischen einem Referenzspannungsanschluß Vref und dem Erdungsanschluß Vss und sein Gatter mit dem Verbindungspunkt 104 des zweiten Aderstands 102 und dem Drain des NMOS-Transistors 108 verbunden. Der Referenzspannungsanschluß Vref ist auch mit dem Verbindungspunkt 101 des ersten und des zweiten Widerstands 100 und 102 verbunden. Das Substrat des PMOS- Transistors 108 ist mit der Referenzspannung Vref anstelle der Quellenspannung Vcc verbunden. Der Grund ist derjenige, den "Körper-Effekt" zu verhindern, wodurch eine Erhöhung der externen Quellenspannung Vcc die Schwellwertspannung des PMOS- Transistors 108 erhöht, was zu der Erhöhung der Referenzspannung Vref führt, falls das Substrat mit der externen Quellenspannung Vcc verbunden wird.
• Im Betrieb wird normalerweise der NMOS-Transistor 106 dadurch eingeschaltet, daß das Gatter mit der externen Quellenspannung Vcc verbunden wird, was demzufolge bewirkt, daß ein Strom 1102 durch den Pfad fließt, der durch den ersten und den zweiten Widerstand 100 und 102 und den Kanal des Transistors 106 gebildet wird. Dann besitzt der Verbindungspunkt 104 eine Spannung V104 deren Pegel niedrig genug ist, um den PMOS-Transistor 108 einzuschalten. Demzufolge ist die Ausgangs-Referenzspannung die Summe der Spannung V104 und der Einschalt-Spannung Vtp (ein) des PMOS-Transistors 108. Dabei wird, wenn sich die externe Quellenspannung Vcc erhöht, die Transkonduktanz Gm des NMOS-Transistors 106 auch aufgrund der entsprechenden Erhöhung der Gatterspannung erhöht. Demgemäß wird die Spannung V104 des Verbindungspunkts 104 so erniedrigt, um intensiver den PMOS-Transistor 108 einzuschalten, so daß die Schwellwertspannung Vtp des PMOS-Transistors 108, über den zweiten Widerstand 102 gebildet, verhindert, daß sich der Referenzspannungsausgang Vref erhöht. Alternativ wird, falls sich die externe Quellenspannung erniedrigt, die Transkonduktanz Gm des NMOS-Transistors 106 auch erniedrigt, und zwar aufgrund der Erniedrigung der Gatterspannung. Demgemäß wird die Spannung V104 an dem Verbindungspunkt 104 erhöht, um so leicht den PMOS-Transistor 108 abzuschalten, so daß der Referenzspannungsausgang Vref davor geschützt werden kann, daß er sich erniedrigt. Demzufolge liefert der dargestellte Schaltkreis einen stabilen Referenzspannungsausgang Vref in Bezug auf die Variation der externen Quellenspannung Vcc.
• Nun wird die thermische Kompensation des dargestellten Schaltkreises beschrieben werden.
• Wenn der PMOS-Transistor 108 unter dem normalen Zustand des Schaltkreises eingeschaltet wird, kann der Strom 1102, der durch den zweiten Widerstand R102 hindurchführt, durch Gleichung (4) ausgedrückt werden.
• I102 = Vtp/R102 ..................... (4)
• Hierbei stellt Vtp den Schwellwert oder die Einschalt-Spannung des PMOS-Transistors 108 dar, der im Stand der Technik ausreichend dahingehend bekannt ist, daß er einen negativen, thermischen Koeffizienten umgekehrt proportional zu der Temperaturvariation besitzt. Andererseits besitzt der Kanal-Widerstand des NMOS-Transistors 106 einen positiven, thermischen Koeffizienten, da er mit der Temperatur aufgrund der entsprechenden Erniedrigung der Mobilität der Träger in dem Kanal erhöht wird. Demzufolge erniedrigt sich, während sich der Kanalwiderstand des NMOS-Transistors 106 mit der Temperatur erhöht, was zu einer Erhöhung der Spannung V104 des Verbindungspunkts 104 führt, die Schwellwertspannung Vtp des PMOS-Transistors 108 mit der Temperatur, um so einen stabilen, konstanten Referenzspannungsausgang Vref zu liefern. Demzufolge kann der Referenzspannungsausgang Vref im wesentlichen konstant in Bezug auf eine Temperaturvariation beibehalten werden.
• Zusätzlich umfaßt der Schaltkreis der Fig. 3 einen CMOS-Transistor, der beträchtlich den Stand-by-Strom erniedrigt und keine separaten, komplizierten Verarbeitungsschritte erfordert, wenn er bei DRAMs angewandt wird. Der Einstell-Spannungspegel des Schaltkreises wird durch die Gleichungen (5) und (6) bestimmt.
• I100 > I102 ........................................ (5) Vcc > (R100/R102)·Vtp + Vref ............ (6)
• Die Einstellspannung muß gleich zu oder höher als die Summe der Referenzspannung Vref und der Spannung V100 über den ersten Widerstand R100 sein, die niedriger als diejenige des Bandabstand-Referenzspannungs-Erzeugungsschaltkreises ist, der bipolare Transistoren verwendet. Praktisch kann die Einstellspannung des dargestellten Referenzspannungs-Erzeugungsschaltkreises auf ungefähr 1,6 V eingestellt werden.
• Eine andere Ausführungsform der vorliegenden Erfindung ist in Fig. 4 dargestellt, wobei dieselben Bezugszeichen für die Teile entsprechend solchen des Schaltkreises der Fig. 3 verwendet werden. Der erste und der zweite Widerstand 8100 und 8102 und der Kanal des NMOS-Transistors 110 sind in Serie zwischen der externen Quellenspannung Vcc und der Erdungsspannung Vss verbunden. Das Gatter des NMOS-Transistors 110 ist mit dem Verbindungspunkt 101 des ersten und des zweiten Widerstands 100 und 102 verbunden. Der Kanal des PMOS-Transistors 108 ist zwischen dem Referenspannungsanschluß Vref, verbunden mit dem Verbindungspunkt 101 und der Erdungsspannung Vss, und dem Gatter zu dem Drain des NMOS-Transistors 110 verbunden. Das Substrat des PMOS-Transistors 108 ist auch mit der Referenzspannung Vref verbunden, um den "Körper-Effekt" wie in Fig. 3, zu verhindern. Wie leicht aus dem Vorstehenden entnehmbar ist, ist der Unterschied zwischen der vorliegenden Ausführungsform und der vorherigen Ausführungsform der Fig. 3 derjenige, daß das Gatter des NMOS-Transistors 110 mit der Referenzspannung Vref verbunden ist, um so den Referenzspannungsausgang Vref zu dem Gatter des NMOS-Transistors 110 zurückzuführen. Demzufolge kann die Variation der Referenzspannung Vref minimiert werden.
• Eine weitere Ausführungsform der vorliegenden Erfindung ist in Fig. 5 dargestellt, wobei der erste und der zweiten Widerstand R100 und R102 und die Kanäle der NMOS-Transistoren 110 und 106 in Serie zwischen der externen Quellenspannung Vcc und der Erdungsspannung Vss verbunden sind. Das Gatter des NMOS-Transistors 106 ist mit der Quellenspannung Vcc und das Gatter des NMOS-Transistors 110 ist mit dem Verbindungspunkt 101 des ersten und des zweiten Widerstands 100 und 102 verbunden. Der Verbindungspunkt 101 ist auch mit der Referenzspannung Vref verbunden. Der Kanal des PMOS-Transistors 108 ist zwischen der Referenzspannung Vref und der Erdungsspannung Vss und das Gatter mit dem Verbindungspunkt 104 des zweiten Widerstands 102 und dem Drain des NMOS-Transistors 110 verbunden. Wie leicht aus dem vorstehenden ersichtlich ist, wird die vorliegende Ausführungsform durch Kombinieren der Ausführungsformen der Fig. 3 und 4 erhalten. Der zusätzliche NMOS-Transistor 106 unterstützt beim Stabilisieren der Referenzspannung gerade mit einer Erhöhung der Substratspannung VBB. Demzufolge wird, in der Ausführungsform der Fig. 4, falls sich die externe Quellenspannung Vcc erhöht, die Substratspannung VBB, die an das Substrat des NMOS-Transistors 110 angelegt ist, auch erhöht. Dann erhöht, wie in dem Fall des PMOS-Transistors 108, der "Körper-Effekt" den Widerstand des NMOS-Transistors 110, um die Referenzspannung Vref zu erhöhen, da die Spannung an dem Verbindungspunkt 104 erhöht wird. Allerdings erniedrigt die Erhöhung der externen Quellenspannung Vcc den Kanal-Widerstand des zusätzlichen NMOS-Transistors 106, um so die Spannung des Verbindungspunkts 104 konstant zu halten, um so die Variation des Referenzspannungsausgangs Vref zu minimieren. Der zusätzliche NMOS-Transistor 106 kann mit einem Schaltkreis zum Erzeugen einer relativ niedrigen Referenzspannung weggelassen werden. Die vorliegende Ausführungsform ist besonders effektiv beim Minimieren der Variation der Referenzspannung Vref in einem Bereich mit hoher Quellenspannung.
• Unter Bezugnahme auf die Fig. 7A bis 7C werden weitere Beispiele verschiedener, unterschiedlicher Ausführungsformen der vorliegenden Erfindung dargestellt. Wie in den Zeichnungen dargestellt ist, können die NMOS-Transistoren 110 und 106 parallel zueinander verbunden werden und die Substrate davon können mit der Erdungsspannung oder der Rückwärtsspannung VBB verbunden werden. Weiterhin kann, wie in Fig. 7C dargestellt ist, ein PMOS-Transistor 108' parallel zu dem PMOS-Transistor 108 verbunden werden, der sein Gatter mit einem Verbindungspunkt verbunden besitzt, der zwischen dem Drain des NMOS-Transistors 106 und einem Widerstand 102' gebildet ist. Der Aderstand 102' ist zwischen dem Referenzspannungsausgang Vref und dem Drain des NMOS-Transistors 106 verbunden.
• Unter Bezugnahme auf die Fig. 6 stellt die Kurve 112 die Charakteristika eines herkömmlichen Bandabstand-Referenzspannungs-Erzeugungsschaltkreises (wie vorstehend besprochen) und die Kurve 114 solche der dargestellten Schaltkreise dar. Während die dargestellten Schaltkreise eine niedrige Einstellspannung benötigen und eine im wesentlichen stabile Referenzspannung Vref mit Variationen der Temperatur und der externen Quellenspannung liefern, benötigt der herkömmliche Schaltkreis eine hohe Einstellspannung und liefert eine instabile Referenzspannung Vref mit Variationen der Temperatur und der externen Quellenspannung.
• Obwohl Beispiele spezifischer Konstruktionen der Erfindung dargestellt und hier beschrieben worden sind, ist nicht beabsichtigt, daß die Erfindung auf die Elemente und die Konstruktionen, die offenbart sind, eingeschränkt wird. Fachleute auf dem betreffenden Fachgebiet werden leicht erkennen, daß bestimmte Elemente oder Unterkonstruktionen verwendet werden können, ohne den Schutzumfang der Erfindung zu verlassen.
• Der Ausdruck "Erdungspotential" (oder entsprechende Ausdrücke wie beispielsweise "Erdungsspannung" oder "Erde" Potential oder Spannung) wird in dieser Beschreibung passend verwendet, um ein Referenzpotential zu bezeichnen. Wie für Fachleute auf dem betreffenden Fachgebiet ersichtlich werden wird, ist es, obwohl ein solches Referenzspotential typischerweise ein Null-Potential sein kann, nicht wesentlich, daß dies so ist, und es kann ein Referenzpotential anders als Null sein.
• Alle Merkmale, die in dieser Beschreibung offenbart sind (einschließlich irgendwelcher beigefügter Ansprüche, der Zusammenfassung und der Zeichnungen) und/oder alle Schritte irgendeines Verfahrens oder Prozesses, die offenbart sind, können in irgendeiner Kombination kombiniert werden, mit Ausnahme von Kombinationen, bei denen mindestens einige solcher Merkmale und/oder Schritte gegenseitig exklusiv sind.
• Jedes Merkmal, das in dieser Beschreibung offenbart ist (einschließlich irgendwelcher beigefügter Ansprüche, der Zusammenfassung und der Zeichnungen), können durch alternative Merkmale, die demselben, äquivalenten oder ähnlichen Zweck dienen, ohne daß dies ausdrücklich ansonsten in anderer Weise angegeben ist, ersetzt werden. Demzufolge ist, ohne daß dies ansonsten in anderer Weise ausdrücklich angegeben ist, jedes Merkmal, das in einem Beispiel offenbart ist, nur eine allgemeine Serie von äquivalenten oder ähnlichen Merkmalen.
• Die Erfindung ist nicht auf die Details der vorstehenden Ausführungsform(en) eingeschränkt.

Claims (10)

1. Referenzspannungs-Erzeugungsschaltkreis zum Konvertieren einer Quellenspannung (Vcc) in eine Referenzspannung (Vref), wobei der Schaltkreis aufweist:

einen Quellenspannungsanschluß zum Aufnehmen der Quellenspannung (Vcc);

einen Erdungsspannungsanschluß zum Aufnehmen einer Erdungsspannung;

einen Referenzspannungsanschluß zum Ausgeben der Referenzspannung (Vref);

einen ersten Schaltkreisabschnitt (100, 102, 106; 110), der zwischen dem Quellenspannungsanschluß und dem Erdungsspannunganschluß (Vss) verbunden ist, der einen Ausgangsspannungsknoten (104) und einen Referenzspannungsknoten (101) zum Verbinden mit dem Referenzspannungsanschluß besitzt und von denen die Referenzspannung (Vref) und die Ausgangsspannung (V104) jeweils abgreifbar sind, wobei der erste Schaltkreisabschnitt einen ersten Widerstand (100) zwischen dem Quellenspannungsanschluß (Vcc) und dem Referenzspannungsknoten (101) und einen zweiten Widerstand (102) zwischen dem Referenzspannungsknoten (101) und dem Ausgangsspannungsknoten (104) und eine Komponente (106; 110) mit einem positiven, thermischen Koeffizienten, verbunden zwischen dem Ausgangsspannungsknoten (104) und dem Erdungsspannungsanschluß (Vss) zum Erhöhen der Ausgangsspannung (V104) mit einem Erhöhen der Temperatur besitzt; und

einen zweiten Schaltkreisabschnitt, der eine Komponente (108; 108') mit einem negativen, thermischen Koeffizienten, verbunden zwischen dem Referenzspannungsanschluß und dem Ausgangsspannungsknoten zum Erniedrigen der Referenzspannung (Vref) relativ zu der Ausgangsspannung (V104) mit einem Erhöhen der Temperatur besitzt;

wobei die Komponenten mit positivem und negativem, thermischen Koeffizienten einander ausgleichen, um die Referenzspannung (Vref) in Bezug auf Temperaturvariationen zu stabiliseren.

2. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 1, wobei die Komponente mit einem positivem, thermischen Koeffizienten ein NMOS-Transistor (106) ist und wobei der Kanal des NMOS-Tansistors (106) in Serie zwischen dem Ausgangsspannungsknoten und dem Erdungsspannungsanschluß (Vss) verbunden ist.

3. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 2, wobei der NMOS-Tansistor (106) sein Gatter mit dem Quellenspannungsanschluß oder dem Referenzspannungsanschluß verbunden besitzt.

4. Referenzspannungs-Erzeugungsschaltkreis nach einem vorhergehenden Anspruch, wobei die Komponente mit einem negativen, thermischen Koeffizienten ein PMOS-Transistor (108) ist, dessen Kanal zwischen dem Referenzspannungsanschluß und dem Erdungsspannungsanschluß (Vss) verbunden ist und dessen Gatter mit dem Ausgangsspannungsknoten (104) verbunden ist.

5. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 4, wobei das Substrat des PMOS-Transistors mit dem Referenzspannungsanschluß verbunden ist.

6. Referenzspannungs-Erzeugungsschaltkreis nach einem vorhergehenden Anspruch, der weiterhin eine Rückkopplungseinrichtung zum Zurückführen der Referenzspannung zu der Komponenten mit positivem, thermischen Koeffizienten, um beim Stabilisieren der Referenzquellenspannung zu unterstützen, aufweist.

7. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 2 oder Anspruch 3, der weiterhin einen zweiten NMOS-Transistor (110), dessen Kanal zwischen dem Ausgangsspannungsknoten (104) und der Source des ersten NMOS-Transistors (106) verbunden ist und dessen Gatter mit dem Referenzspannungsanschluß verbunden ist, aufweist.

8. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 7, wobei der erste und der zweite NMOS-Transistor mit deren Kanälen parallel verbunden sind.

9. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 2 oder 3, wobei die Komponente mit einem negativen, thermischen Koeffizienten einen PMOS-Transistor (108) aufweist, dessen Kanal zwischen dem Referenzspannungsanschluß und dem Erdungsspannungsanschluß (Vss) verbunden ist und dessen Gatter mit dem Ausgangsspannungsknoten (104) verbunden ist, der weiterhin einen zweiten PMOS-Transistor (108') aufweist, dessen Kanal parallel zu dem Kanal des ersten PMOS-Transistors (108) verbunden ist.

10. Referenzspannungs-Erzeugungsschaltkreis nach Anspruch 7, 8 oder 9, wobei die Substrate des ersten und des zweiten NMOS-Transistors (106, 110) gemeinsam zu entweder der Erdungsspannung oder der Rückführspannung verbunden sind.