DE69115552T2

DE69115552T2 - Bezugsgenerator

Info

Publication number: DE69115552T2
Application number: DE69115552T
Authority: DE
Inventors: Philip David Costello; Evert Seevinck
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-04-27
Filing date: 1991-04-22
Publication date: 1996-07-11
Anticipated expiration: 2011-04-23
Also published as: NL9001018A; KR910019334A; JP3095809B2; US5173656A; DE69115552D1; EP0454250A1; JPH04229315A; KR0169316B1; EP0454250B1

Description

Die Erfindung betrifft einen Bezugsgenerator mit einem ersten und einem zweiten Stromspiegel und einem Widerstandselement, wobei eine Ausgangskette des ersten Stromspiegels mit einer Eingangskette des zweiten Stromspiegels in Reihe geschaltet ist und eine Ausgangskette des zweiten Stromspiegels mit einer Eingangskette des ersten Stromspiegels in Reihe geschaltet ist, wobei die Ausgangskette des zweiten Stromspiegels über das Widerstandselement mit einem Versorgungsanschluß (VSS) gekoppelt ist.
Ein solcher Bezugsgenerator ist aus dem Buch "Analysis and Design of Analog Integrated Circuits" von Gray und Meyer, 2. Auflage, S.283, insbesondere Fig. 4.25(a) bekannt. Der dort beschriebene Bezugsgenerator ist zum Generieren eines Bezugsausgangsstroms IOUT geeignet, der in hohem Maße unabhängig von der Betriebstemperatur des Bezugsgenerators ist.
Der Erfindung liegt unter anderem die Aufgabe zugrunde, einen Bezugsgenerator zu verschaffen, der zusätzlich zum Liefern eines Bezugsausgangsstroms auch zum Liefern einer Bezugsausgangsspannung geeignet ist, die ebenfalls in hohem Maße unabhängig von der Betriebstemperatur des Bezugsgenerators ist.
Hierzu ist ein erfindungsgemäßer Bezugsgenerator dadurch gekennzeichnet, daß der Bezugsgenerator auch einen dritten Stromspiegel enthält, von dem eine Ausgangskette mit der Ausgangskette des ersten Stromspiegels in Reihe geschaltet ist, wobei eine Eingangskette dieses dritten Stromspiegels zum Liefern einer Bezugsausgangsspannung mit einem Spannungsausgangsanschluß (VREF) verbunden ist. Durch einfaches Hinzufügen nur weniger Komponenten (eines einzigen Stromspiegels) wird so ein Bezugsgenerator verschafft, der imstande ist, sowohl einen Bezugsausgangsstrom als auch eine Bezugsausgangsspannung zu verschaffen, wodurch ein solcher Bezugsgenerator für ein breiteres Anwendungsgebiet geeignet ist.
Eine Ausführungsform eines erfindungsgemäßen Bezugsgenerators ist dadurch gekennzeichnet, daß die Ausgangsschaltung des dritten Stromspiegels zwischen der Ausgangsschaltung und der Eingangsschaltung des ersten bzw. zweiten Stromspiegels oder zwischen der Ausgangsschaltung und der Eingangsschaltung des zweiten bzw. ersten Stromspiegels angeordnet ist. Daher werden die Eingangsströme und Ausgangsströme des dritten Stromspiegels vom ersten und zweiten Stromspiegel erhalten, so daß der dritte Stromspiegel keinen zusätzlichen von der Versorgungsspannung stammenden Strom verbraucht. Dies führt zu einem niedrigeren Stromverbrauch des erfindungsgemäßen Bezugsgenerators.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine bevorzugte Ausführungsform eines erfindungsgemäßen Bezugsgenerators.
Fig. 1 zeigt eine bevorzugte Ausführungsform eines erfindungsgemäßen Bezugsgenerators. Der Generator umfaßt NMOS-Transistoren N1, N2 und N3 und PMOS-Transistoren P1 bis P7. Die Sources der PMOS-Transistors P1, P2, P3 und P7 sind mit dem Versorgungsanschluß VDD verbunden. Die Gates der Transistoren P1, P2 und P3 sind miteinander und mit dem Drain von Transistor P3 verbunden. Das Drain von Transistor P1 ist mit einem Stromausgangsanschluß zur Lieferung eines Bezugsausgangsstroms IREF verbunden. Das Drain von Transistor P2 ist mit der Source der PMOS-Transistoren P4 und P5, mit dem Gate und Drain von Transistor P7 und mit dem Ausgangsspannungsanschluß VREF verbunden. Die Gates der Transistoren P4 und P5 sind miteinander und mit dem Drain von Transistor P5 und mit der Source von PMOS-Transistor P6 verbunden. Die Gates der NMOS-Transistoren N2 und N3 sind miteinander und mit dem Drain von Transistor N3 und mit dem Drain von Transistor P4 verbunden. Die Source von Transistor N2 ist mit einem Verbindungspunkt A und den Drains von NMOS-Transistor N1 und PMOS-Transistor P6 verbunden. Die Sources der NMOS-Transistoren N1 und N3 und das Gate von Transistor P6 sind mit dem Versorgungsanschluß VSS verbunden. Das Drain von Transistor N3 ist mit dem Drain von Transistor P4 verbunden, und das Drain von NMOS-Transistor N2 ist mit dem Drain von Transistor P3 verbunden. Das Gate von Transistor N1 ist mit dem Spannungsausgangsanschluß VREF verbunden.
Der in Fig. 1 gezeigte Bezugsgenerator arbeitet folgendermaßen. Die Transistoren P2 und P3 bilden einen ersten Stromspiegel, die Transistoren N2 und N3 bilden einen zweiten Stromspiegel, und die Transistoren P4 und P5 bilden einen dritten Stromspiegel. NMOS-Transistor N1 dient als Widerstandselement. Der erste und der zweite Stromspiegel und der Transistor N1 bilden einen an sich bekannten Bezugsgenerator zum Erzeugen eines Bezugsausgangsstroms IREF, siebe Seite 283 der genannten Bezugsschrift (Gray und Meyer) und auch die Seiten 238 und 239 der oben erwähnten Bezugsschrift (Gray und Meyer) ("Widlar Current Source"). Dort wird beschrieben, daß ein an sich bekannter Bezugsgenerator mit einem ersten und einem zweiten Stromspiegel und einem Widerstandselement einen Bezugsausgangsstrom liefert, der nur geringfügig von der Temperatur abhängt. Gemäß der vorliegenden Erfindung ist auch ein dritter Stromspiegel enthalten, der in Fig. 1 von den PMOS-Transistoren P4 und P5 gebildet wird. Ein Strom 12, dessen Stärke wegen der Stromspiegelwirkung der Transistoren P4 und P5 proportional dem durch den Transistor P4 fließenden Strom I1 ist, fließt durch den Hauptstrompfad der Transistoren P5 und P6. Da Strom I1 eine konstante Stärke hat (siehe Gray und Meyer), hat daher auch Strom 12 eine konstante Starke. Es wird deutlich sein, daß das Verhältnis zwischen den Strömen 12 und I1 von den relativen geometrischen Verhältnissen der Transistoren P5 und P4 abhängt. Da Strom 12 eine konstante Stärke hat, sind die Gate-Source-Spannungen der Transistoren P5 und P6 auch nahezu konstant. Da die Spannung VREF am Spannungsausgangsanschluß gleich der Summe der Gate-Source-Spannungen der Transistoren P5 und P6 ist, hat daher auch die Spannung VREF einen konstanten Wert. Da die Transistoren P4 und P5 ihren Strom direkt dem Transistor P2 entnehmen, bewirken sie keinen zusätzlichen Stromverbrauch. Die Gate-Source-Spannungen der Transistoren P5 und P6 sind nahezu unabhängig von der Umgebungstemperatur, da die Gate-Source-Spannungen der Transistoren P5 und P6 von der Summe eines Schwellenwertes mit negativem Temperaturkoeffizienten und einer Gate-Source-Ansteuerspannung mit positivem Temperaturkoeffizienten gebildet werden, so daß diese beiden Effekte einander nahezu aufheben. Die Ansteuerspannungen der Transistoren P5 und P6 erweisen sich nämlich als proportional zur Spannung am Verbindungspunkt A. Wenn die NMOS-Transistoren N2 und N3 in dem im allgemeinen als "weak inversion"-Gebiet bezeichneten Gebiet betrieben werden, erweist sich die Spannung am Verbindungspunkt A als positiv von der Umgebungstemperatur abhängig, das heißt, daß bei ansteigender Umgebungstemperatur auch die Spannung am Verbindungspunkt A ansteigt (der sogenannte PTAT-Effekt, Positive To Absolute Temperature).
Vorzugsweise wird das Drain von Transistor P6 erfindungsgemäß mit dem Verbindungspunkt A verbunden (wie in Fig. 1 gezeigt), wodurch der Strom 12 durch den Transistor N1 fließt. Dies hat den Vorteil, daß zum Erzeugen einer bestimmten gewünschten Spannung am Verbindungspunkt A ein niedrigerer Widerstandswert für den Transistor N1 gewählt werden kann und dennoch die gewünschte Spannung am Verbindungspunkt A zur Verfügung steht. Verringerung des Widerstandswertes von Transistor N1 bedeutet, daß das Breiten/Längen-Verhältnis (W/L) von Transistor N1 größer gewählt werden kann. Wenn die Breite (W) von Transistor N1 gleich bleibt, heißt das, daß die Linge (L) proportional kleiner sein kann. Daher wird weniger Chip- Oberfläche zur Realisierung von Transistor N1 benötigt.
Auch wird erfindungsgemäß die Gate-Elektrode von Transistor N1 vorzugsweise mit dem Spannungsausgangsanschluß verbunden. Demzufolge empfängt das Gate von Transistor N1 eine konstante Spannung VREF, die unabhängig von möglichen Schwankungen der Versorgungsspannung VDD ist. Daher hat der Transistor N1 einen Widerstandswert, der von Schwankungen der Versorgungsspannung VVD unabhängig ist.
Vorzugsweise ist das Widerstandselement ein Feldeffekttransistor, da die Gate-Source-Spannung eines Feldeffekttransistors bei voller Aussteuerung um ein Vielfaches höher sein kann als die Basis-Emitter-Spannung eines voll ausgesteuerten Bipolartransistors (1 VBE). Daher kann die Spannung VREF dann einen höheren Wert als nur 1 VBE annehmen.
Die PMOS-Transistoren P5 und P6 haben vorzugsweise große Kanallängen, um dafür zu sorgen, daß beide im Inversionsbetriebsgebiet arbeiten.
In Fig. 1 ist erfindungsgemäß auch ein PMOS-Transistor P7 enthalten. Beim Einschalten der Versorgungsspannung VDD startet Transistor P7 den Generator, indem er den Spannungsausgangsanschluß in geringem Maße auflädt. Dadurch erreicht der Bezugsgenerator den gewünschten stabilen Zustand.

Claims

1. Bezugsgenerator mit einem ersten und einem zweiten Stromspiegel (P2, P3; N2, N3) und einem Widerstandselement (N1), wobei eine Ausgangskette (P2) des ersten Stromspiegels (P2, P3) mit einer Eingangskette (N3) des zweiten Stromspiegels (P2, P3) in Reihe geschaltet ist und eine Ausgangskette (N2) des zweiten Stromspiegels (N2, N3) mit einer Eingangskette (P3) des ersten Stromspiegels (P2, P3) in Reihe geschaltet ist, wobei die Ausgangskette (N2) des zweiten Stromspiegels (N2, N3) über das Widerstandselement (N1) mit einem Versorgungsanschluß (VSS) gekoppelt ist, dadurch gekennzeichnet. daß der Bezugsgenerator auch einen dritten Stromspiegel (P4, P5) enthält, von dem eine Ausgangskette (P5) mit der Ausgangskette (P2) des ersten Stromspiegeis (P2, P3) in Reihe geschaltet ist, wobei eine Eingangskette (P5) dieses dritten Stromspiegels (P4, P5) zum Liefern einer Bezugsausgangsspannung mit einem Spannungsausgangsanschluß (VREF) verbunden ist.

2. Bezugsgenerator nach Anspruch 1, dadurch gekennzeichnet. daß die Eingangskette (P5) des dritten Stromspiegels (P4, P5) zwischen den Stromversorgungs anschluß (VSS) und den Spannungsausgangsanschluß (VREF) geschaltet ist.

3. Bezugsgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet. daß die Eingangskette (P5) des dritten Stromspiegels (P4, P5) eine Widerstandslast (P6) enthält.

4. Bezugsgenerator nach Anspruch 3, dadurch gekennzeichnet. daß die Wi derstandslast (P6) mit einem Knotenpunkt (A) zwischen dem Widerstandselement (N1) und der Ausgangskette (N2) des zweiten Stromspiegels (N2, N3) gekoppelt ist.

5. Bezugsgenerator nach Anspruch 3, dadurch gekennzeichnet. daß die Widerstandslast (P6) einen Transistor (P6) umfaßt, dessen Steuerelektrode mit dem Stromversorgungsanschluß (VSS) gekoppelt ist.

6. Bezugsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Knotenpunkt zwischen den Ausgangsketten (P2, P5) des ersten und des dritten Stromspiegels (P2, P3; P4, P5) mit dem Spannungsausgangsanschluß (VREF) gekoppelt ist.

7. Bezugsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Widerstandselement (N1) einen Transistor (N1) umfaßt, von dem eine Steuerelektrode mit dem Spannungsausgangsanschluß (VREF) verbunden ist.

8. Bezugsgenerator nach Anspruch 7, dadurch gekennzeichnet, daß der Transistor (N1) ein Feldeffekttransistor ist.

9. Bezugsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein in der Schaltung als Diode geschalteter Transistor (P7) zwischen dem Spannungsausgangsanschluß (VREF) und einem weiteren Versorgungsanschluß (VDD) enthalten ist.