JP3238526B2 - 基準電位発生回路とそれを用いた半導体集積回路 - Google Patents
基準電位発生回路とそれを用いた半導体集積回路Info
- Publication number
- JP3238526B2 JP3238526B2 JP11822193A JP11822193A JP3238526B2 JP 3238526 B2 JP3238526 B2 JP 3238526B2 JP 11822193 A JP11822193 A JP 11822193A JP 11822193 A JP11822193 A JP 11822193A JP 3238526 B2 JP3238526 B2 JP 3238526B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- output
- node
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000001514 detection method Methods 0.000 claims description 226
- 230000008859 change Effects 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 62
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 230000001629 suppression Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 3
- 230000000116 mitigating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 38
- 230000006870 function Effects 0.000 description 18
- 230000001276 controlling effect Effects 0.000 description 17
- 230000009471 action Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Memories (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、基準電位発生回路とそ
れを用いた半導体集積回路等に関するものである。
れを用いた半導体集積回路等に関するものである。
【０００２】
【従来の技術】半導体記憶装置の１つであるダイナミッ
クランダムアクセスメモリ（ＤＲＡＭ）の内部では、外
部から供給される電源電圧のレベルＶCC以外に、内部降
圧レベルＶint 、ワード線昇圧レベルＶPP、ビット線プ
リチャージレベルＶpr、基板バイアスレベルＶBB等の種
々の電圧レベルが、信頼性の確保や低消費電流化のため
に必要になる。１６ＭビットＤＲＡＭの場合、例えばＶ
CC＝５Ｖ（接地電位ＶSS＝０Ｖを基準とする。）に対し
て、Ｖint ＝３．３Ｖ、ＶPP＝４．５Ｖ、Ｖpr＝１．６
５Ｖ、ＶBB＝−２Ｖ程度である。
クランダムアクセスメモリ（ＤＲＡＭ）の内部では、外
部から供給される電源電圧のレベルＶCC以外に、内部降
圧レベルＶint 、ワード線昇圧レベルＶPP、ビット線プ
リチャージレベルＶpr、基板バイアスレベルＶBB等の種
々の電圧レベルが、信頼性の確保や低消費電流化のため
に必要になる。１６ＭビットＤＲＡＭの場合、例えばＶ
CC＝５Ｖ（接地電位ＶSS＝０Ｖを基準とする。）に対し
て、Ｖint ＝３．３Ｖ、ＶPP＝４．５Ｖ、Ｖpr＝１．６
５Ｖ、ＶBB＝−２Ｖ程度である。
【０００３】従来これらの電圧レベルを得るためには、
特開昭６３−２４４２１７号公報にあるようなＭＯＳＦ
ＥＴ（電界効果型ＭＯＳトランジスタ）を用いた電源電
圧変換回路を使用していた。
特開昭６３−２４４２１７号公報にあるようなＭＯＳＦ
ＥＴ（電界効果型ＭＯＳトランジスタ）を用いた電源電
圧変換回路を使用していた。
【０００４】さて、ＤＲＡＭ等の半導体集積回路におい
て複数の回路ブロックを同期動作させる場合、回路ブロ
ック間のタイミング調整に各種の遅延回路が使用され
る。ＤＲＡＭの場合について具体的に説明すると、例え
ばその周辺回路中に、ワード線を介してメモリセルを選
択するためのロウデコーダと、該ロウデコーダにより選
択されたメモリセルからビット線上に読み出される微小
電位を増幅するようにセンスアンプを活性化させるタイ
ミングを調整するためのタイミング回路とが設けられ
る。タイミング回路により、センスアンプの活性化をロ
ウデコーダによるワード線の選択より遅らせるのであ
る。このタイミング回路は、各々２個のＭＯＳＦＥＴの
みで構成された複数段のインバータからなる通常のイン
バータチェインで構成できる。ただし、このような単純
な構成のタイミング回路では、その遅延時間が大きな温
度依存性を持つ。
て複数の回路ブロックを同期動作させる場合、回路ブロ
ック間のタイミング調整に各種の遅延回路が使用され
る。ＤＲＡＭの場合について具体的に説明すると、例え
ばその周辺回路中に、ワード線を介してメモリセルを選
択するためのロウデコーダと、該ロウデコーダにより選
択されたメモリセルからビット線上に読み出される微小
電位を増幅するようにセンスアンプを活性化させるタイ
ミングを調整するためのタイミング回路とが設けられ
る。タイミング回路により、センスアンプの活性化をロ
ウデコーダによるワード線の選択より遅らせるのであ
る。このタイミング回路は、各々２個のＭＯＳＦＥＴの
みで構成された複数段のインバータからなる通常のイン
バータチェインで構成できる。ただし、このような単純
な構成のタイミング回路では、その遅延時間が大きな温
度依存性を持つ。
【０００５】そこで、遅延時間の温度依存性を低減する
ように、抵抗素子とコンデンサ素子とで決定される時定
数を利用したＣＲ遅延回路が考案された。その例とし
て、特開昭６３−３１２７１５号公報に記載されたＣＲ
遅延回路や、渡辺陽二らによる"A New CR-Delay Circui
t Technology for High-Density and High-Speed DRAM'
s （高密度かつ高速のＤＲＡＭのための新規なＣＲ遅延
回路技術）", IEEE J. Solid-State Circuits, vol.24,
pp.905-910, 1989 に記載されたＣＲ遅延回路を挙げる
ことができる。
ように、抵抗素子とコンデンサ素子とで決定される時定
数を利用したＣＲ遅延回路が考案された。その例とし
て、特開昭６３−３１２７１５号公報に記載されたＣＲ
遅延回路や、渡辺陽二らによる"A New CR-Delay Circui
t Technology for High-Density and High-Speed DRAM'
s （高密度かつ高速のＤＲＡＭのための新規なＣＲ遅延
回路技術）", IEEE J. Solid-State Circuits, vol.24,
pp.905-910, 1989 に記載されたＣＲ遅延回路を挙げる
ことができる。
【０００６】図４０は、従来のＣＲ遅延回路を用いた半
導体集積回路の構成例を示すものである。同図の半導体
集積回路では、複数段のＣＲ遅延回路３０１を周辺回路
３０２が備えている。ＣＲ遅延回路３０１において、３
０３はコンパレータ回路、３０４はＰ型ＭＯＳＦＥＴ、
３０５はＮ型ＭＯＳＦＥＴ、Ｐ1 は入力信号、Ｐ2 は出
力信号、Ｒ１は充電抵抗素子、Ｒ２，Ｒ３は分圧抵抗素
子、Ｃはコンデンサ素子である。各ＣＲ遅延回路３０１
には、定電圧発生回路３０６により、外部から供給され
た電源電圧を安定化させて得られる電圧ＶCCが内部電源
電圧として供給されている。
導体集積回路の構成例を示すものである。同図の半導体
集積回路では、複数段のＣＲ遅延回路３０１を周辺回路
３０２が備えている。ＣＲ遅延回路３０１において、３
０３はコンパレータ回路、３０４はＰ型ＭＯＳＦＥＴ、
３０５はＮ型ＭＯＳＦＥＴ、Ｐ1 は入力信号、Ｐ2 は出
力信号、Ｒ１は充電抵抗素子、Ｒ２，Ｒ３は分圧抵抗素
子、Ｃはコンデンサ素子である。各ＣＲ遅延回路３０１
には、定電圧発生回路３０６により、外部から供給され
た電源電圧を安定化させて得られる電圧ＶCCが内部電源
電圧として供給されている。
【０００７】この構成によれば、各ＣＲ遅延回路３０１
の遅延時間が抵抗素子Ｒ１〜Ｒ３とコンデンサ素子Ｃと
の各々の幾何学的な寸法で決まる定数にのみ依存するの
で、遅延時間の温度依存性が小さくなる。
の遅延時間が抵抗素子Ｒ１〜Ｒ３とコンデンサ素子Ｃと
の各々の幾何学的な寸法で決まる定数にのみ依存するの
で、遅延時間の温度依存性が小さくなる。
【０００８】
【発明が解決しようとする課題】前記従来の電源電圧変
換回路では、外部電源電圧レベルＶCCの変動に対する出
力電圧の変動は抑制されるけれども、温度変化に起因し
てＭＯＳＦＥＴのスレッシュホールド電圧が変動したと
きに出力電圧が変動してしまうという問題があった。
換回路では、外部電源電圧レベルＶCCの変動に対する出
力電圧の変動は抑制されるけれども、温度変化に起因し
てＭＯＳＦＥＴのスレッシュホールド電圧が変動したと
きに出力電圧が変動してしまうという問題があった。
【０００９】また、半導体集積回路の周辺回路において
遅延を要する全ての部分に前記従来のＣＲ遅延回路を用
いることとすると、通常のインバータチェインで構成さ
れた遅延回路を用いた場合に比べて周辺回路のレイアウ
ト面積が大きくなってしまうという問題があった。
遅延を要する全ての部分に前記従来のＣＲ遅延回路を用
いることとすると、通常のインバータチェインで構成さ
れた遅延回路を用いた場合に比べて周辺回路のレイアウ
ト面積が大きくなってしまうという問題があった。
【００１０】本発明の目的は、温度依存性の小さい基準
電位発生回路を実現し、それを用いた定電圧発生回路、
電圧レベル検出回路及び温度検出回路を提供すること、
そしてこれらの回路を利用した有用な電源回路及び半導
体集積回路を提供することにある。
電位発生回路を実現し、それを用いた定電圧発生回路、
電圧レベル検出回路及び温度検出回路を提供すること、
そしてこれらの回路を利用した有用な電源回路及び半導
体集積回路を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る基準電位発生回路では、温度変化に起
因したスレッシュホールド電圧の変動を実効的に補償す
るように帰還トランジスタを設けることとした。
に、本発明に係る基準電位発生回路では、温度変化に起
因したスレッシュホールド電圧の変動を実効的に補償す
るように帰還トランジスタを設けることとした。
【００１２】具体的に説明すると、請求項１〜８の発明
は、互いの間に直流電圧が印加される第１及び第２の電
圧供給線のうちの基準電位線としての第１の電圧供給線
と出力ノードとの間に一定の電位差を発生させることに
より前記出力ノードに一定の電位を発生させるための基
準電位発生回路に係るものである。
は、互いの間に直流電圧が印加される第１及び第２の電
圧供給線のうちの基準電位線としての第１の電圧供給線
と出力ノードとの間に一定の電位差を発生させることに
より前記出力ノードに一定の電位を発生させるための基
準電位発生回路に係るものである。
【００１３】まず、請求項１の発明は、前記第２の電圧
供給線と前記出力ノードとの間に挿入された抵抗手段
と、ゲートが前記出力ノードに接続されかつソースが前
記第１の電圧供給線に接続されたＭＯＳトランジスタを
有する帰還手段と、互いに直列接続されかつ前記帰還手
段のＭＯＳトランジスタのドレインと前記出力ノードと
の間に挿入された他の複数のＭＯＳトランジスタで構成
されたダイオード手段とを備えた構成を採用したもので
ある。
供給線と前記出力ノードとの間に挿入された抵抗手段
と、ゲートが前記出力ノードに接続されかつソースが前
記第１の電圧供給線に接続されたＭＯＳトランジスタを
有する帰還手段と、互いに直列接続されかつ前記帰還手
段のＭＯＳトランジスタのドレインと前記出力ノードと
の間に挿入された他の複数のＭＯＳトランジスタで構成
されたダイオード手段とを備えた構成を採用したもので
ある。
【００１４】請求項２の発明では、前記帰還手段及びダ
イオード手段の各ＭＯＳトランジスタはいずれもＮ型Ｍ
ＯＳトランジスタであり、前記第１の電圧供給線は第２
の電圧供給線より低電位に保持されることとした。
イオード手段の各ＭＯＳトランジスタはいずれもＮ型Ｍ
ＯＳトランジスタであり、前記第１の電圧供給線は第２
の電圧供給線より低電位に保持されることとした。
【００１５】請求項３の発明では、前記帰還手段及びダ
イオード手段の各ＭＯＳトランジスタはいずれもＰ型Ｍ
ＯＳトランジスタであり、前記第１の電圧供給線は第２
の電圧供給線より高電位に保持されることとした。
イオード手段の各ＭＯＳトランジスタはいずれもＰ型Ｍ
ＯＳトランジスタであり、前記第１の電圧供給線は第２
の電圧供給線より高電位に保持されることとした。
【００１６】請求項４の発明では、前記抵抗手段は更に
他のＭＯＳトランジスタのチャンネル抵抗で構成される
こととした。
他のＭＯＳトランジスタのチャンネル抵抗で構成される
こととした。
【００１７】請求項５の発明では、前記抵抗手段は抵抗
値が制御信号に応じて変化するように構成されることと
した。
値が制御信号に応じて変化するように構成されることと
した。
【００１８】請求項６の発明では、前記ダイオード手段
の複数のＭＯＳトランジスタのうちの少なくとも１つの
ＭＯＳトランジスタのソース・ドレイン間を制御信号に
応じて短絡させるための短絡手段を更に備えることとし
た。
の複数のＭＯＳトランジスタのうちの少なくとも１つの
ＭＯＳトランジスタのソース・ドレイン間を制御信号に
応じて短絡させるための短絡手段を更に備えることとし
た。
【００１９】請求項７の発明では、前記帰還手段及びダ
イオード手段の各ＭＯＳトランジスタは、該ダイオード
手段の複数のＭＯＳトランジスタの各々のコンダクタン
スの合計と該帰還手段のＭＯＳトランジスタのコンダク
タンスとが所定の動作条件下でほぼ等しくなるように設
定されることとした。
イオード手段の各ＭＯＳトランジスタは、該ダイオード
手段の複数のＭＯＳトランジスタの各々のコンダクタン
スの合計と該帰還手段のＭＯＳトランジスタのコンダク
タンスとが所定の動作条件下でほぼ等しくなるように設
定されることとした。
【００２０】請求項８の発明では、前記帰還手段及びダ
イオード手段の各ＭＯＳトランジスタは、該ダイオード
手段の複数のＭＯＳトランジスタの各々のチャンネル幅
をＷ１、チャンネル長をＬ１、直列個数をＮとし、該帰
還手段のＭＯＳトランジスタのチャンネル幅をＷ２、チ
ャンネル長をＬ２としたとき、Ｗ１／Ｌ１とＷ２／Ｌ２
との比がほぼＮ対１となるように設定されることとし
た。
イオード手段の各ＭＯＳトランジスタは、該ダイオード
手段の複数のＭＯＳトランジスタの各々のチャンネル幅
をＷ１、チャンネル長をＬ１、直列個数をＮとし、該帰
還手段のＭＯＳトランジスタのチャンネル幅をＷ２、チ
ャンネル長をＬ２としたとき、Ｗ１／Ｌ１とＷ２／Ｌ２
との比がほぼＮ対１となるように設定されることとし
た。
【００２１】請求項９〜１１の発明は、出力線の電位を
所定値に保持するための定電圧発生回路に係るものであ
る。
所定値に保持するための定電圧発生回路に係るものであ
る。
【００２２】具体的には、請求項９の発明は、互いの間
に直流電圧が印加される第１及び第２の電圧供給線のう
ちの基準電位線としての第１の電圧供給線と出力ノード
との間に一定の電位差を発生させるための基準電位発生
回路と、前記基準電位発生回路の出力ノードの電位と前
記出力線の電位とを比較するためのコンパレータ回路
と、前記コンパレータ回路の出力による制御下で前記出
力線を駆動するためのドライバ回路とを備えた構成を採
用したものであって、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有することとした。
に直流電圧が印加される第１及び第２の電圧供給線のう
ちの基準電位線としての第１の電圧供給線と出力ノード
との間に一定の電位差を発生させるための基準電位発生
回路と、前記基準電位発生回路の出力ノードの電位と前
記出力線の電位とを比較するためのコンパレータ回路
と、前記コンパレータ回路の出力による制御下で前記出
力線を駆動するためのドライバ回路とを備えた構成を採
用したものであって、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有することとした。
【００２３】請求項１０の発明では、前記抵抗手段は抵
抗値が制御信号に応じて変化するように構成されてお
り、該抵抗手段への制御信号を生成することにより安定
化出力電圧としての前記出力線の電位を変更するための
制御回路を更に備えることとした。
抗値が制御信号に応じて変化するように構成されてお
り、該抵抗手段への制御信号を生成することにより安定
化出力電圧としての前記出力線の電位を変更するための
制御回路を更に備えることとした。
【００２４】請求項１１の発明では、前記ダイオード手
段の複数のＭＯＳトランジスタのうちの少なくとも１つ
のＭＯＳトランジスタのソース・ドレイン間を制御信号
に応じて短絡させるための短絡手段と、前記短絡手段へ
の制御信号を生成することにより安定化出力電圧として
の前記出力線の電位を変更するための制御回路とを更に
備えることとした。
段の複数のＭＯＳトランジスタのうちの少なくとも１つ
のＭＯＳトランジスタのソース・ドレイン間を制御信号
に応じて短絡させるための短絡手段と、前記短絡手段へ
の制御信号を生成することにより安定化出力電圧として
の前記出力線の電位を変更するための制御回路とを更に
備えることとした。
【００２５】請求項１２〜１７の発明も、出力線の電位
を所定値に保持するための定電圧発生回路に係るもので
ある。
を所定値に保持するための定電圧発生回路に係るもので
ある。
【００２６】具体的には、請求項１２の発明は、第１の
基準電位線と第１のノードとの間に一定の電位差を発生
させるための第１の基準電位発生回路と、第２の基準電
位線と第２のノードとの間に一定の電位差を発生させる
ための第２の基準電位発生回路と、前記第１のノードの
電位と前記第２のノードの電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路とを備
えることとし、前記出力線は、該出力線の電位が前記第
２の基準電位線に与えられるように前記第２の基準電位
発生回路に結線された構成を採用したものである。しか
も、前記第１及び第２の基準電位発生回路のうちの少な
くとも一方は、互いの間に直流電圧が印加される第１及
び第２の電圧供給線のうちの前記第１又は第２の基準電
位線としての第１の電圧供給線と前記第１又は第２のノ
ードとしての出力ノードとの間に一定の電位差を発生さ
せるように、前記第２の電圧供給線と前記出力ノードと
の間に挿入された抵抗手段と、ゲートが前記出力ノード
に接続されかつソースが前記第１の電圧供給線に接続さ
れたＭＯＳトランジスタを有する帰還手段と、互いに直
列接続されかつ前記帰還手段のＭＯＳトランジスタのド
レインと前記出力ノードとの間に挿入された他の複数の
ＭＯＳトランジスタで構成されたダイオード手段とを備
えることとした。
基準電位線と第１のノードとの間に一定の電位差を発生
させるための第１の基準電位発生回路と、第２の基準電
位線と第２のノードとの間に一定の電位差を発生させる
ための第２の基準電位発生回路と、前記第１のノードの
電位と前記第２のノードの電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路とを備
えることとし、前記出力線は、該出力線の電位が前記第
２の基準電位線に与えられるように前記第２の基準電位
発生回路に結線された構成を採用したものである。しか
も、前記第１及び第２の基準電位発生回路のうちの少な
くとも一方は、互いの間に直流電圧が印加される第１及
び第２の電圧供給線のうちの前記第１又は第２の基準電
位線としての第１の電圧供給線と前記第１又は第２のノ
ードとしての出力ノードとの間に一定の電位差を発生さ
せるように、前記第２の電圧供給線と前記出力ノードと
の間に挿入された抵抗手段と、ゲートが前記出力ノード
に接続されかつソースが前記第１の電圧供給線に接続さ
れたＭＯＳトランジスタを有する帰還手段と、互いに直
列接続されかつ前記帰還手段のＭＯＳトランジスタのド
レインと前記出力ノードとの間に挿入された他の複数の
ＭＯＳトランジスタで構成されたダイオード手段とを備
えることとした。
【００２７】請求項１３の発明では、前記抵抗手段は抵
抗値が制御信号に応じて変化するように構成されてお
り、該抵抗手段への制御信号を生成することにより安定
化出力電圧としての前記出力線の電位を変更するための
制御回路を更に備えることとした。
抗値が制御信号に応じて変化するように構成されてお
り、該抵抗手段への制御信号を生成することにより安定
化出力電圧としての前記出力線の電位を変更するための
制御回路を更に備えることとした。
【００２８】請求項１４の発明では、前記ダイオード手
段の複数のＭＯＳトランジスタのうちの少なくとも１つ
のＭＯＳトランジスタのソース・ドレイン間を制御信号
に応じて短絡させるための短絡手段と、前記短絡手段へ
の制御信号を生成することにより安定化出力電圧として
の前記出力線の電位を変更するための制御回路とを更に
備えることとした。
段の複数のＭＯＳトランジスタのうちの少なくとも１つ
のＭＯＳトランジスタのソース・ドレイン間を制御信号
に応じて短絡させるための短絡手段と、前記短絡手段へ
の制御信号を生成することにより安定化出力電圧として
の前記出力線の電位を変更するための制御回路とを更に
備えることとした。
【００２９】請求項１５の発明では、前記第１及び第２
の基準電位発生回路のうちの少なくとも一方は制御信号
に応じて前記出力ノードの電位を変更できるように構成
されており、促進信号を受け取る毎に安定化出力電圧と
しての前記出力線の電位を上昇させかつ抑制信号を受け
取る毎に該出力線の電位を低下させるように前記制御信
号を生成するための制御回路を更に備えることとした。
の基準電位発生回路のうちの少なくとも一方は制御信号
に応じて前記出力ノードの電位を変更できるように構成
されており、促進信号を受け取る毎に安定化出力電圧と
しての前記出力線の電位を上昇させかつ抑制信号を受け
取る毎に該出力線の電位を低下させるように前記制御信
号を生成するための制御回路を更に備えることとした。
【００３０】請求項１６の発明では、スタンバイ信号を
受け取った場合には前記第１の基準電位発生回路、第２
の基準電位発生回路及びコンパレータ回路の各々の消費
電流を低減させるための制御回路を更に備えることとし
た。
受け取った場合には前記第１の基準電位発生回路、第２
の基準電位発生回路及びコンパレータ回路の各々の消費
電流を低減させるための制御回路を更に備えることとし
た。
【００３１】請求項１７の発明では、前記第１及び第２
の基準電位発生回路のうちの少なくとも一方は制御信号
に応じて前記出力ノードの電位を変更できるように構成
されており、リセット信号を受け取った場合には安定化
出力電圧としての前記出力線の電位をデフォルト値に設
定するように前記制御信号を生成するための制御回路を
更に備えることとした。
の基準電位発生回路のうちの少なくとも一方は制御信号
に応じて前記出力ノードの電位を変更できるように構成
されており、リセット信号を受け取った場合には安定化
出力電圧としての前記出力線の電位をデフォルト値に設
定するように前記制御信号を生成するための制御回路を
更に備えることとした。
【００３２】請求項１８〜２０の発明は、第１の被測定
線の基準電圧レベルと第２の被測定線の被測定電圧レベ
ルとの大小関係を判定するための電圧レベル検出回路に
係るものである。
線の基準電圧レベルと第２の被測定線の被測定電圧レベ
ルとの大小関係を判定するための電圧レベル検出回路に
係るものである。
【００３３】具体的には、請求項１８の発明は、前記第
１の被測定線と第１のノードとの間に一定の電位差を発
生させるための第１の基準電位発生回路と、前記第２の
被測定線と第２のノードとの間に一定の電位差を発生さ
せるための第２の基準電位発生回路と、前記第１のノー
ドの電位と前記第２のノードの電位とを比較するための
コンパレータ回路とを備えた構成を採用したものであ
る。しかも、前記第１及び第２の基準電位発生回路の各
々は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの前記第１又は第２の被測定線として
の第１の電圧供給線と前記第１又は第２のノードとして
の出力ノードとの間に一定の電位差を発生させるよう
に、前記第２の電圧供給線と前記出力ノードとの間に挿
入された抵抗手段と、ゲートが前記出力ノードに接続さ
れかつソースが前記第１の電圧供給線に接続されたＭＯ
Ｓトランジスタを有する帰還手段と、互いに直列接続さ
れかつ前記帰還手段のＭＯＳトランジスタのドレインと
前記出力ノードとの間に挿入された他の複数のＭＯＳト
ランジスタで構成されたダイオード手段とを備えること
とした。
１の被測定線と第１のノードとの間に一定の電位差を発
生させるための第１の基準電位発生回路と、前記第２の
被測定線と第２のノードとの間に一定の電位差を発生さ
せるための第２の基準電位発生回路と、前記第１のノー
ドの電位と前記第２のノードの電位とを比較するための
コンパレータ回路とを備えた構成を採用したものであ
る。しかも、前記第１及び第２の基準電位発生回路の各
々は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの前記第１又は第２の被測定線として
の第１の電圧供給線と前記第１又は第２のノードとして
の出力ノードとの間に一定の電位差を発生させるよう
に、前記第２の電圧供給線と前記出力ノードとの間に挿
入された抵抗手段と、ゲートが前記出力ノードに接続さ
れかつソースが前記第１の電圧供給線に接続されたＭＯ
Ｓトランジスタを有する帰還手段と、互いに直列接続さ
れかつ前記帰還手段のＭＯＳトランジスタのドレインと
前記出力ノードとの間に挿入された他の複数のＭＯＳト
ランジスタで構成されたダイオード手段とを備えること
とした。
【００３４】請求項１９の発明では、前記第１及び第２
の基準電位発生回路のうちのいずれか一方の前記抵抗手
段は抵抗値が制御信号に応じて変化するように構成され
ており、前記コンパレータ回路の出力に応じて前記制御
信号を生成することにより電圧レベル検出特性にヒステ
リシスをもたせるための制御回路を更に備えることとし
た。
の基準電位発生回路のうちのいずれか一方の前記抵抗手
段は抵抗値が制御信号に応じて変化するように構成され
ており、前記コンパレータ回路の出力に応じて前記制御
信号を生成することにより電圧レベル検出特性にヒステ
リシスをもたせるための制御回路を更に備えることとし
た。
【００３５】請求項２０の発明では、前記第１及び第２
の基準電位発生回路のうちのいずれか一方の前記ダイオ
ード手段の複数のＭＯＳトランジスタのうちの少なくと
も１つのＭＯＳトランジスタのソース・ドレイン間を制
御信号に応じて短絡させるための短絡手段と、前記コン
パレータ回路の出力に応じて前記短絡手段への制御信号
を生成することにより電圧レベル検出特性にヒステリシ
スをもたせるための制御回路とを更に備えることとし
た。
の基準電位発生回路のうちのいずれか一方の前記ダイオ
ード手段の複数のＭＯＳトランジスタのうちの少なくと
も１つのＭＯＳトランジスタのソース・ドレイン間を制
御信号に応じて短絡させるための短絡手段と、前記コン
パレータ回路の出力に応じて前記短絡手段への制御信号
を生成することにより電圧レベル検出特性にヒステリシ
スをもたせるための制御回路とを更に備えることとし
た。
【００３６】請求項２１及び２２の発明は、周囲温度が
所定の温度に達したかどうかを判定するための温度検出
回路に係るものである。
所定の温度に達したかどうかを判定するための温度検出
回路に係るものである。
【００３７】具体的には、請求項２１の発明は、ＭＯＳ
トランジスタのスレッシュホールド電圧の変動の影響を
緩和することによって小さい温度依存性を有する電位差
を第１の基準電位線と第１のノードとの間に発生させる
ための第１の基準電位発生回路と、ＭＯＳトランジスタ
のスレッシュホールド電圧の変動に起因した大きい温度
依存性を有する電位差を第２の基準電位線と第２のノー
ドとの間に発生させるための第２の基準電位発生回路
と、前記第１のノードの電位と前記第２のノードの電位
とを比較するためのコンパレータ回路とを備えた構成を
採用したものである。しかも、前記第１の基準電位発生
回路は、互いの間に直流電圧が印加される第１及び第２
の電圧供給線のうちの前記第１の基準電位線としての第
１の電圧供給線と前記第１のノードとの間に小さい温度
依存性を有する電位差を発生させるように、前記第２の
電圧供給線と前記第１のノードとの間に第１の抵抗手段
が挿入され、前記第１のノードと前記第１の電圧供給線
との間に、前記第１のノードの電圧がゲートに帰還され
るＭＯＳトランジスタを有する帰還手段と、ＭＯＳトラ
ンジスタで構成された第１のダイオード手段とが挿入さ
れたものである。また、前記第２の基準電位発生回路
は、互いの間に直流電圧が印加される第３及び第４の電
圧供給線のうちの前記第２の基準電位線としての第３の
電圧供給線と前記第２のノードとの間に大きい温度依存
性を有する電位差を発生させるように、前記第４の電圧
供給線と前記第２のノードとの間に第２の抵抗手段が挿
入され、前記第２のノードと前記第３の電圧供給線との
間に、ＭＯＳトランジスタで構成された第２のダイオー
ド手段が挿入されたものである。
トランジスタのスレッシュホールド電圧の変動の影響を
緩和することによって小さい温度依存性を有する電位差
を第１の基準電位線と第１のノードとの間に発生させる
ための第１の基準電位発生回路と、ＭＯＳトランジスタ
のスレッシュホールド電圧の変動に起因した大きい温度
依存性を有する電位差を第２の基準電位線と第２のノー
ドとの間に発生させるための第２の基準電位発生回路
と、前記第１のノードの電位と前記第２のノードの電位
とを比較するためのコンパレータ回路とを備えた構成を
採用したものである。しかも、前記第１の基準電位発生
回路は、互いの間に直流電圧が印加される第１及び第２
の電圧供給線のうちの前記第１の基準電位線としての第
１の電圧供給線と前記第１のノードとの間に小さい温度
依存性を有する電位差を発生させるように、前記第２の
電圧供給線と前記第１のノードとの間に第１の抵抗手段
が挿入され、前記第１のノードと前記第１の電圧供給線
との間に、前記第１のノードの電圧がゲートに帰還され
るＭＯＳトランジスタを有する帰還手段と、ＭＯＳトラ
ンジスタで構成された第１のダイオード手段とが挿入さ
れたものである。また、前記第２の基準電位発生回路
は、互いの間に直流電圧が印加される第３及び第４の電
圧供給線のうちの前記第２の基準電位線としての第３の
電圧供給線と前記第２のノードとの間に大きい温度依存
性を有する電位差を発生させるように、前記第４の電圧
供給線と前記第２のノードとの間に第２の抵抗手段が挿
入され、前記第２のノードと前記第３の電圧供給線との
間に、ＭＯＳトランジスタで構成された第２のダイオー
ド手段が挿入されたものである。
【００３８】しかも、請求項２１の発明では、前記帰還
手段は、ゲートが前記第１のノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有し、前記第１のダイオード手段は、互いに直列
接続されかつ前記帰還手段のＭＯＳトランジスタのドレ
インと前記第１のノードとの間に挿入された他の複数の
ＭＯＳトランジスタで構成され、前記第２のダイオード
手段は、互いに直列接続されかつ一端が前記第２のノー
ドに接続され他端が前記第３の電圧供給線に直結された
更に他の複数のＭＯＳトランジスタで構成されるものと
した。
手段は、ゲートが前記第１のノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有し、前記第１のダイオード手段は、互いに直列
接続されかつ前記帰還手段のＭＯＳトランジスタのドレ
インと前記第１のノードとの間に挿入された他の複数の
ＭＯＳトランジスタで構成され、前記第２のダイオード
手段は、互いに直列接続されかつ一端が前記第２のノー
ドに接続され他端が前記第３の電圧供給線に直結された
更に他の複数のＭＯＳトランジスタで構成されるものと
した。
【００３９】
【００４０】請求項２２の発明では、前記第１及び第２
のダイオード手段の各々の複数のＭＯＳトランジスタの
うちの少なくとも１つのＭＯＳトランジスタのソース・
ドレイン間を制御信号に応じて短絡させるための短絡手
段と、前記コンパレータ回路の出力に応じて前記短絡手
段への制御信号を生成することにより温度検出特性にヒ
ステリシスをもたせるための制御回路とを更に備えるこ
ととした。
のダイオード手段の各々の複数のＭＯＳトランジスタの
うちの少なくとも１つのＭＯＳトランジスタのソース・
ドレイン間を制御信号に応じて短絡させるための短絡手
段と、前記コンパレータ回路の出力に応じて前記短絡手
段への制御信号を生成することにより温度検出特性にヒ
ステリシスをもたせるための制御回路とを更に備えるこ
ととした。
【００４１】請求項２３〜２７の発明は、論理回路の電
源として用いられる安定化出力電圧としての出力線の電
位を温度上昇に応じて上げることにより前記論理回路の
遅延時間を一定に保つための電源回路に係るものであっ
て、温度を検出するための温度検出回路と、温度上昇に
応じて前記出力線の電位を上げるように前記温度検出回
路により検出された温度に応じて前記出力線の電位を変
更するための定電圧発生回路とを備えた構成を採用した
ものである。
源として用いられる安定化出力電圧としての出力線の電
位を温度上昇に応じて上げることにより前記論理回路の
遅延時間を一定に保つための電源回路に係るものであっ
て、温度を検出するための温度検出回路と、温度上昇に
応じて前記出力線の電位を上げるように前記温度検出回
路により検出された温度に応じて前記出力線の電位を変
更するための定電圧発生回路とを備えた構成を採用した
ものである。
【００４２】請求項２３の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
【００４３】請求項２４の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
【００４４】請求項２５の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
【００４５】請求項２６の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
【００４６】請求項２７の発明では、前記温度検出回路
は、第１の基準電位線と第１のノードとの間に小さい温
度依存性を有する電位差を発生させるための第１の基準
電位発生回路と、第２の基準電位線と第２のノードとの
間に大きい温度依存性を有する電位差を発生させるため
の第２の基準電位発生回路と、前記第１のノードの電位
と前記第２のノードの電位とを比較することにより検出
すべき温度が所定の温度に達したかどうかを判定し該判
定の結果に応じて前記定電圧発生回路の動作を制御する
ためのコンパレータ回路とを備えることとした。しか
も、前記第１の基準電位発生回路は、互いの間に直流電
圧が印加される第１及び第２の電圧供給線のうちの前記
第１の基準電位線としての第１の電圧供給線と前記第１
のノードとの間に小さい温度依存性を有する電位差を発
生させるように、前記第２の電圧供給線と前記第１のノ
ードとの間に挿入された第１の抵抗手段と、ゲートが前
記第１のノードに接続されかつソースが前記第１の電圧
供給線に接続されたＭＯＳトランジスタを有する帰還手
段と、互いに直列接続されかつ前記帰還手段のＭＯＳト
ランジスタのドレインと前記第１のノードとの間に挿入
された他の複数のＭＯＳトランジスタで構成された第１
のダイオード手段とを有する一方、前記第２の基準電位
発生回路は、互いの間に直流電圧が印加される第３及び
第４の電圧供給線のうちの前記第２の基準電位線として
の第３の電圧供給線と前記第２のノードとの間に大きい
温度依存性を有する電位差を発生させるように、前記第
４の電圧供給線と前記第２のノードとの間に挿入された
第２の抵抗手段と、互いに直列接続されかつ一端が前記
第２のノードに接続され他端が前記第３の電圧供給線に
直結された更に他の複数のＭＯＳトランジスタで構成さ
れた第２のダイオード手段とを有することとした。
は、第１の基準電位線と第１のノードとの間に小さい温
度依存性を有する電位差を発生させるための第１の基準
電位発生回路と、第２の基準電位線と第２のノードとの
間に大きい温度依存性を有する電位差を発生させるため
の第２の基準電位発生回路と、前記第１のノードの電位
と前記第２のノードの電位とを比較することにより検出
すべき温度が所定の温度に達したかどうかを判定し該判
定の結果に応じて前記定電圧発生回路の動作を制御する
ためのコンパレータ回路とを備えることとした。しか
も、前記第１の基準電位発生回路は、互いの間に直流電
圧が印加される第１及び第２の電圧供給線のうちの前記
第１の基準電位線としての第１の電圧供給線と前記第１
のノードとの間に小さい温度依存性を有する電位差を発
生させるように、前記第２の電圧供給線と前記第１のノ
ードとの間に挿入された第１の抵抗手段と、ゲートが前
記第１のノードに接続されかつソースが前記第１の電圧
供給線に接続されたＭＯＳトランジスタを有する帰還手
段と、互いに直列接続されかつ前記帰還手段のＭＯＳト
ランジスタのドレインと前記第１のノードとの間に挿入
された他の複数のＭＯＳトランジスタで構成された第１
のダイオード手段とを有する一方、前記第２の基準電位
発生回路は、互いの間に直流電圧が印加される第３及び
第４の電圧供給線のうちの前記第２の基準電位線として
の第３の電圧供給線と前記第２のノードとの間に大きい
温度依存性を有する電位差を発生させるように、前記第
４の電圧供給線と前記第２のノードとの間に挿入された
第２の抵抗手段と、互いに直列接続されかつ一端が前記
第２のノードに接続され他端が前記第３の電圧供給線に
直結された更に他の複数のＭＯＳトランジスタで構成さ
れた第２のダイオード手段とを有することとした。
【００４７】請求項２８〜３１の発明も、論理回路の電
源として用いられる安定化出力電圧としての出力線の電
位を温度上昇に応じて上げることにより前記論理回路の
遅延時間を一定に保つための電源回路に係るものであっ
て、パルス信号の遅延時間の温度依存性が小さい第１の
遅延回路と、基準温度におけるパルス信号の遅延時間が
前記第１の遅延回路と一致するように設定された温度モ
ニタとしての論理回路を有する第２の遅延回路と、前記
第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
時間との差を検出するための遅延時間差検出回路と、前
記第２の遅延回路の遅延時間が前記第１の遅延回路の遅
延時間より大きくなった場合には前記出力線の電位を上
昇させかつ前記第２の遅延回路の遅延時間が前記第１の
遅延回路の遅延時間より小さくなった場合には前記出力
線の電位を低下させるように前記遅延時間差検出回路の
出力に応じて前記出力線の電位を変更するための定電圧
発生回路とを備え、前記定電圧発生回路からの前記出力
線上の安定化出力電圧は前記第２の遅延回路へ電源とし
て供給される構成を採用したものである。
源として用いられる安定化出力電圧としての出力線の電
位を温度上昇に応じて上げることにより前記論理回路の
遅延時間を一定に保つための電源回路に係るものであっ
て、パルス信号の遅延時間の温度依存性が小さい第１の
遅延回路と、基準温度におけるパルス信号の遅延時間が
前記第１の遅延回路と一致するように設定された温度モ
ニタとしての論理回路を有する第２の遅延回路と、前記
第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
時間との差を検出するための遅延時間差検出回路と、前
記第２の遅延回路の遅延時間が前記第１の遅延回路の遅
延時間より大きくなった場合には前記出力線の電位を上
昇させかつ前記第２の遅延回路の遅延時間が前記第１の
遅延回路の遅延時間より小さくなった場合には前記出力
線の電位を低下させるように前記遅延時間差検出回路の
出力に応じて前記出力線の電位を変更するための定電圧
発生回路とを備え、前記定電圧発生回路からの前記出力
線上の安定化出力電圧は前記第２の遅延回路へ電源とし
て供給される構成を採用したものである。
【００４８】請求項２８の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
【００４９】請求項２９の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
【００５０】請求項３０の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
【００５１】請求項３１の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
【００５２】請求項３２の発明は、周辺回路と、該周辺
回路の遅延時間を補正するための遅延時間補正回路とを
備えた半導体集積回路に係るものである。具体的には、
パルス信号を遅延させるための第１の遅延回路と、前記
第１の遅延回路に供給されるパルス信号と同一のパルス
信号を遅延させるための論理回路を有し該論理回路は前
記周辺回路と同一かつ前記第１の遅延回路とは異なる遅
延時間温度依存性を有しかつ基準温度におけるパルス信
号の遅延時間が前記第１の遅延回路と一致するように設
定された第２の遅延回路と、前記第２の遅延回路及び周
辺回路の各々への安定化電源電圧の供給線として用いら
れる出力線の電位を制御信号に応じて変更可能な一定値
に保持するための定電圧発生回路と、前記第１及び第２
の遅延回路の各々の出力信号に基づき前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より大き
くなった場合には促進信号を出力しかつ前記第２の遅延
回路の遅延時間が前記第１の遅延回路の遅延時間より小
さくなった場合には抑制信号を出力するための遅延時間
差検出回路と、前記遅延時間差検出回路からの促進信号
を受け取る毎に前記出力線の電位を上昇させるようにか
つ前記遅延時間差検出回路からの抑制信号を受け取る毎
に前記出力線の電位を低下させるように前記定電圧発生
回路への制御信号を出力するための制御回路とを備えた
遅延時間補正回路の構成を採用したものである。また、
前記遅延時間差検出回路は、第１及び第２の検出信号を
前記促進信号及び抑制信号として出力するための回路を
備えることとし、前記第１及び第２の検出信号は、各々
同一時刻に遷移するパルスを有しかつ前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より大き
い場合には前記第２の検出信号のパルス幅が前記第１の
検出信号のパルス幅より大きくされ、前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より小さ
い場合には前記第２の検出信号のパルス幅が前記第１の
検出信号のパルス幅より小さくされることとした。ま
た、前記制御回路は、複数の論理信号を前記制御信号と
して出力するための回路を備えることとし、前記複数の
論理信号のうち所定の論理レベルを有する論理信号の数
は、前記遅延時間差検出回路から出力される第１及び第
２の検出信号のパルス幅の差に応じて変更されることと
した。しかも、前記定電圧発生回路は、互いの間に直流
電圧が印加される第１及び第２の電圧供給線のうちの基
準電位線としての第１の電圧供給線と出力ノードとの間
に一定の電位差を発生させるための基準電位発生回路
と、前記基準電位発生回路の出力ノードの電位と前記定
電圧発生回路の出力線の電位とを比較するためのコンパ
レータ回路と、前記コンパレータ回路の出力による制御
下で前記出力線を駆動するためのドライバ回路とを備え
ることとし、前記基準電位発生回路は、前記制御回路か
ら制御信号として出力される複数の論理信号のうちの所
定の論理レベルを有する論理信号の数に応じて抵抗値が
変化するように前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段とを
有することとした。
回路の遅延時間を補正するための遅延時間補正回路とを
備えた半導体集積回路に係るものである。具体的には、
パルス信号を遅延させるための第１の遅延回路と、前記
第１の遅延回路に供給されるパルス信号と同一のパルス
信号を遅延させるための論理回路を有し該論理回路は前
記周辺回路と同一かつ前記第１の遅延回路とは異なる遅
延時間温度依存性を有しかつ基準温度におけるパルス信
号の遅延時間が前記第１の遅延回路と一致するように設
定された第２の遅延回路と、前記第２の遅延回路及び周
辺回路の各々への安定化電源電圧の供給線として用いら
れる出力線の電位を制御信号に応じて変更可能な一定値
に保持するための定電圧発生回路と、前記第１及び第２
の遅延回路の各々の出力信号に基づき前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より大き
くなった場合には促進信号を出力しかつ前記第２の遅延
回路の遅延時間が前記第１の遅延回路の遅延時間より小
さくなった場合には抑制信号を出力するための遅延時間
差検出回路と、前記遅延時間差検出回路からの促進信号
を受け取る毎に前記出力線の電位を上昇させるようにか
つ前記遅延時間差検出回路からの抑制信号を受け取る毎
に前記出力線の電位を低下させるように前記定電圧発生
回路への制御信号を出力するための制御回路とを備えた
遅延時間補正回路の構成を採用したものである。また、
前記遅延時間差検出回路は、第１及び第２の検出信号を
前記促進信号及び抑制信号として出力するための回路を
備えることとし、前記第１及び第２の検出信号は、各々
同一時刻に遷移するパルスを有しかつ前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より大き
い場合には前記第２の検出信号のパルス幅が前記第１の
検出信号のパルス幅より大きくされ、前記第２の遅延回
路の遅延時間が前記第１の遅延回路の遅延時間より小さ
い場合には前記第２の検出信号のパルス幅が前記第１の
検出信号のパルス幅より小さくされることとした。ま
た、前記制御回路は、複数の論理信号を前記制御信号と
して出力するための回路を備えることとし、前記複数の
論理信号のうち所定の論理レベルを有する論理信号の数
は、前記遅延時間差検出回路から出力される第１及び第
２の検出信号のパルス幅の差に応じて変更されることと
した。しかも、前記定電圧発生回路は、互いの間に直流
電圧が印加される第１及び第２の電圧供給線のうちの基
準電位線としての第１の電圧供給線と出力ノードとの間
に一定の電位差を発生させるための基準電位発生回路
と、前記基準電位発生回路の出力ノードの電位と前記定
電圧発生回路の出力線の電位とを比較するためのコンパ
レータ回路と、前記コンパレータ回路の出力による制御
下で前記出力線を駆動するためのドライバ回路とを備え
ることとし、前記基準電位発生回路は、前記制御回路か
ら制御信号として出力される複数の論理信号のうちの所
定の論理レベルを有する論理信号の数に応じて抵抗値が
変化するように前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段とを
有することとした。
【００５３】請求項３３及び３４の発明は、前記電圧レ
ベル検出回路を利用した半導体集積回路に係るものであ
る。
ベル検出回路を利用した半導体集積回路に係るものであ
る。
【００５４】具体的には、請求項３３の発明は、第１及
び第２の電圧供給線を通して外部から印加される直流電
圧から半導体基板に与えるべき基板電位を生成するため
の基板電位生成回路と、前記基板電位生成回路により生
成された基板電位を所定値に保持するように該基板電位
に応じて前記基板電位生成回路の動作を制御するための
基板電位制御回路とを備えた構成を採用することとし、
前記基板電位制御回路は、前記第１及び第２の電圧供給
線のうちのいずれか一方を第１の電位線、他方を第２の
電位線とし前記第１の電位線と第１のノードとの間に一
定の電位差を発生させるための第１の基準電位発生回路
と、前記半導体基板と第２のノードとの間に一定の電位
差を発生させるための第２の基準電位発生回路と、前記
第１のノードの電位と前記第２のノードの電位とを比較
し該比較の結果に応じて前記基板電位生成回路の動作を
制御するためのコンパレータ回路とを有することとした
ものである。しかも、前記第１の基準電位発生回路は、
前記第２の電位線と前記第１のノードとの間に挿入され
た第１の抵抗手段と、ゲートが前記第１のノードに接続
されかつソースが前記第１の電位線に接続されたＭＯＳ
トランジスタを有する第１の帰還手段と、互いに直列接
続されかつ前記第１の帰還手段のＭＯＳトランジスタの
ドレインと前記第１のノードとの間に挿入された他の複
数のＭＯＳトランジスタで構成された第１のダイオード
手段とを有し、前記第２の基準電位発生回路は、前記第
１及び第２の電圧供給線のうちのいずれか一方と前記第
２のノードとの間に挿入された第２の抵抗手段と、ゲー
トが前記第２のノードに接続されかつソースに前記基板
電位が与えられた更に他のＭＯＳトランジスタを有する
第２の帰還手段と、互いに直列接続されかつ前記第２の
帰還手段のＭＯＳトランジスタのドレインと前記第２の
ノードとの間に挿入された更に他の複数のＭＯＳトラン
ジスタで構成された第２のダイオード手段とを有するこ
ととした。
び第２の電圧供給線を通して外部から印加される直流電
圧から半導体基板に与えるべき基板電位を生成するため
の基板電位生成回路と、前記基板電位生成回路により生
成された基板電位を所定値に保持するように該基板電位
に応じて前記基板電位生成回路の動作を制御するための
基板電位制御回路とを備えた構成を採用することとし、
前記基板電位制御回路は、前記第１及び第２の電圧供給
線のうちのいずれか一方を第１の電位線、他方を第２の
電位線とし前記第１の電位線と第１のノードとの間に一
定の電位差を発生させるための第１の基準電位発生回路
と、前記半導体基板と第２のノードとの間に一定の電位
差を発生させるための第２の基準電位発生回路と、前記
第１のノードの電位と前記第２のノードの電位とを比較
し該比較の結果に応じて前記基板電位生成回路の動作を
制御するためのコンパレータ回路とを有することとした
ものである。しかも、前記第１の基準電位発生回路は、
前記第２の電位線と前記第１のノードとの間に挿入され
た第１の抵抗手段と、ゲートが前記第１のノードに接続
されかつソースが前記第１の電位線に接続されたＭＯＳ
トランジスタを有する第１の帰還手段と、互いに直列接
続されかつ前記第１の帰還手段のＭＯＳトランジスタの
ドレインと前記第１のノードとの間に挿入された他の複
数のＭＯＳトランジスタで構成された第１のダイオード
手段とを有し、前記第２の基準電位発生回路は、前記第
１及び第２の電圧供給線のうちのいずれか一方と前記第
２のノードとの間に挿入された第２の抵抗手段と、ゲー
トが前記第２のノードに接続されかつソースに前記基板
電位が与えられた更に他のＭＯＳトランジスタを有する
第２の帰還手段と、互いに直列接続されかつ前記第２の
帰還手段のＭＯＳトランジスタのドレインと前記第２の
ノードとの間に挿入された更に他の複数のＭＯＳトラン
ジスタで構成された第２のダイオード手段とを有するこ
ととした。
【００５５】請求項３４の発明は、第１及び第２の電圧
供給線を通して外部から印加される直流電圧から半導体
基板上の特定の回路ブロックに与えるべき特定電位を特
定電位線上に生成するための特定電位生成回路と、前記
特定電位生成回路により生成された特定電位を所定値に
保持するように前記特定電位線上の特定電位に応じて前
記特定電位生成回路の動作を制御するための特定電位制
御回路とを備えた構成を採用することとし、前記特定電
位制御回路は、前記第１及び第２の電圧供給線のうちの
いずれか一方を第１の電位線、他方を第２の電位線とし
前記第１の電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、前記特
定電位線と第２のノードとの間に一定の電位差を発生さ
せるための第２の基準電位発生回路と、前記第１のノー
ドの電位と前記第２のノードの電位とを比較し該比較の
結果に応じて前記特定電位生成回路の動作を制御するた
めのコンパレータ回路とを有することとしたものであ
る。しかも、前記第１の基準電位発生回路は、前記第２
の電位線と前記第１のノードとの間に挿入された第１の
抵抗手段と、ゲートが前記第１のノードに接続されかつ
ソースが前記第１の電位線に接続されたＭＯＳトランジ
スタを有する第１の帰還手段と、互いに直列接続されか
つ前記第１の帰還手段のＭＯＳトランジスタのドレイン
と前記第１のノードとの間に挿入された他の複数のＭＯ
Ｓトランジスタで構成された第１のダイオード手段とを
有し、前記第２の基準電位発生回路は、前記第１及び第
２の電圧供給線のうちのいずれか一方と前記第２のノー
ドとの間に挿入された第２の抵抗手段と、ゲートが前記
第２のノードに接続されかつソースが前記特定電位線に
接続された更に他のＭＯＳトランジスタを有する第２の
帰還手段と、互いに直列接続されかつ前記第２の帰還手
段のＭＯＳトランジスタのドレインと前記第２のノード
との間に挿入された更に他の複数のＭＯＳトランジスタ
で構成された第２のダイオード手段とを有することとし
た。
供給線を通して外部から印加される直流電圧から半導体
基板上の特定の回路ブロックに与えるべき特定電位を特
定電位線上に生成するための特定電位生成回路と、前記
特定電位生成回路により生成された特定電位を所定値に
保持するように前記特定電位線上の特定電位に応じて前
記特定電位生成回路の動作を制御するための特定電位制
御回路とを備えた構成を採用することとし、前記特定電
位制御回路は、前記第１及び第２の電圧供給線のうちの
いずれか一方を第１の電位線、他方を第２の電位線とし
前記第１の電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、前記特
定電位線と第２のノードとの間に一定の電位差を発生さ
せるための第２の基準電位発生回路と、前記第１のノー
ドの電位と前記第２のノードの電位とを比較し該比較の
結果に応じて前記特定電位生成回路の動作を制御するた
めのコンパレータ回路とを有することとしたものであ
る。しかも、前記第１の基準電位発生回路は、前記第２
の電位線と前記第１のノードとの間に挿入された第１の
抵抗手段と、ゲートが前記第１のノードに接続されかつ
ソースが前記第１の電位線に接続されたＭＯＳトランジ
スタを有する第１の帰還手段と、互いに直列接続されか
つ前記第１の帰還手段のＭＯＳトランジスタのドレイン
と前記第１のノードとの間に挿入された他の複数のＭＯ
Ｓトランジスタで構成された第１のダイオード手段とを
有し、前記第２の基準電位発生回路は、前記第１及び第
２の電圧供給線のうちのいずれか一方と前記第２のノー
ドとの間に挿入された第２の抵抗手段と、ゲートが前記
第２のノードに接続されかつソースが前記特定電位線に
接続された更に他のＭＯＳトランジスタを有する第２の
帰還手段と、互いに直列接続されかつ前記第２の帰還手
段のＭＯＳトランジスタのドレインと前記第２のノード
との間に挿入された更に他の複数のＭＯＳトランジスタ
で構成された第２のダイオード手段とを有することとし
た。
【００５６】請求項３５〜３８の発明は、半導体基板上
の各々論理回路で構成された複数の回路ブロックに共通
の電源として用いられる安定化出力電圧としての出力線
の電位を温度上昇に応じて上げることにより前記複数の
回路ブロックの各々の遅延時間を一定に保つことができ
るように構成された半導体集積回路に関するものであっ
て、パルス信号の遅延時間の温度依存性が小さい第１の
遅延回路と、基準温度におけるパルス信号の遅延時間が
前記第１の遅延回路と一致するように設定された温度モ
ニタとしての論理回路を有する第２の遅延回路と、前記
第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
時間との差に応じて前記第２の遅延回路の遅延時間が前
記第１の遅延回路の遅延時間より大きくなった場合には
促進信号を出力しかつ前記第２の遅延回路の遅延時間が
前記第１の遅延回路の遅延時間より小さくなった場合に
は抑制信号を出力するための遅延時間差検出回路と、前
記遅延時間差検出回路からの促進信号を受け取る毎に前
記出力線の電位を上昇させかつ前記遅延時間差検出回路
からの抑制信号を受け取る毎に前記出力線の電位を低下
させるための定電圧発生回路とを備え、前記定電圧発生
回路からの前記出力線上の安定化出力電圧は前記第２の
遅延回路へ電源として供給された構成を採用したもので
ある。
の各々論理回路で構成された複数の回路ブロックに共通
の電源として用いられる安定化出力電圧としての出力線
の電位を温度上昇に応じて上げることにより前記複数の
回路ブロックの各々の遅延時間を一定に保つことができ
るように構成された半導体集積回路に関するものであっ
て、パルス信号の遅延時間の温度依存性が小さい第１の
遅延回路と、基準温度におけるパルス信号の遅延時間が
前記第１の遅延回路と一致するように設定された温度モ
ニタとしての論理回路を有する第２の遅延回路と、前記
第１の遅延回路の遅延時間と前記第２の遅延回路の遅延
時間との差に応じて前記第２の遅延回路の遅延時間が前
記第１の遅延回路の遅延時間より大きくなった場合には
促進信号を出力しかつ前記第２の遅延回路の遅延時間が
前記第１の遅延回路の遅延時間より小さくなった場合に
は抑制信号を出力するための遅延時間差検出回路と、前
記遅延時間差検出回路からの促進信号を受け取る毎に前
記出力線の電位を上昇させかつ前記遅延時間差検出回路
からの抑制信号を受け取る毎に前記出力線の電位を低下
させるための定電圧発生回路とを備え、前記定電圧発生
回路からの前記出力線上の安定化出力電圧は前記第２の
遅延回路へ電源として供給された構成を採用したもので
ある。
【００５７】請求項３５の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととした。しかも、前記基準電位発生回路は、前記第
２の電圧供給線と前記出力ノードとの間に挿入された抵
抗手段と、ゲートが前記出力ノードに接続されかつソー
スが前記第１の電圧供給線に接続されたＭＯＳトランジ
スタを有する帰還手段と、互いに直列接続されかつ前記
帰還手段のＭＯＳトランジスタのドレインと前記出力ノ
ードとの間に挿入された他の複数のＭＯＳトランジスタ
で構成されたダイオード手段とを有し、前記抵抗手段
は、抵抗値が前記制御回路からの制御信号に応じて変化
するように構成されることとした。
【００５８】請求項３６の発明では、前記定電圧発生回
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
路は、互いの間に直流電圧が印加される第１及び第２の
電圧供給線のうちの基準電位線としての第１の電圧供給
線と出力ノードとの間に一定の電位差を発生させるため
の基準電位発生回路と、前記基準電位発生回路の出力ノ
ードの電位と前記出力線の電位とを比較するためのコン
パレータ回路と、前記コンパレータ回路の出力による制
御下で前記出力線を駆動するためのドライバ回路と、前
記基準電位発生回路の出力ノードの電位を変更させるこ
とにより前記出力線の電位を変更するように該基準電位
発生回路に制御信号を与えるための制御回路とを備える
こととし、前記基準電位発生回路は、前記第２の電圧供
給線と前記出力ノードとの間に挿入された抵抗手段と、
ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、互いに直列接続されかつ前記帰還手段の
ＭＯＳトランジスタのドレインと前記出力ノードとの間
に挿入された他の複数のＭＯＳトランジスタで構成され
たダイオード手段と、前記ダイオード手段の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を前記制御回路からの制御
信号に応じて短絡させるための短絡手段とを有すること
とした。
【００５９】請求項３７の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とした。しかも、前記第１及び第２の基準電位発生回路
のうちの少なくとも一方は、互いの間に直流電圧が印加
される第１及び第２の電圧供給線のうちの前記第１又は
第２の基準電位線としての第１の電圧供給線と前記第１
又は第２のノードとしての出力ノードとの間に一定の電
位差を発生させるように、前記第２の電圧供給線と前記
出力ノードとの間に挿入された抵抗手段と、ゲートが前
記出力ノードに接続されかつソースが前記第１の電圧供
給線に接続されたＭＯＳトランジスタを有する帰還手段
と、互いに直列接続されかつ前記帰還手段のＭＯＳトラ
ンジスタのドレインと前記出力ノードとの間に挿入され
た他の複数のＭＯＳトランジスタで構成されたダイオー
ド手段とを有し、前記抵抗手段は、抵抗値が前記制御回
路からの制御信号に応じて変化するように構成されるこ
ととした。
【００６０】請求項３８の発明では、前記定電圧発生回
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
路は、第１の基準電位線と第１のノードとの間に一定の
電位差を発生させるための第１の基準電位発生回路と、
第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、前記出力線と前記第２のノードとの間に挿
入されたコンデンサ素子と、前記第１のノードの電位と
前記第２のノードの電位とを比較するためのコンパレー
タ回路と、前記コンパレータ回路の出力による制御下で
前記出力線を駆動するためのドライバ回路と、前記第１
及び第２のノードのうちの少なくとも一方の電位を変更
させることにより前記出力線の電位を変更するように前
記第１及び第２の基準電位発生回路のうちの少なくとも
一方に制御信号を与えるための制御回路とを備えること
とし、前記第１及び第２の基準電位発生回路のうちの少
なくとも一方は、互いの間に直流電圧が印加される第１
及び第２の電圧供給線のうちの前記第１又は第２の基準
電位線としての第１の電圧供給線と前記第１又は第２の
ノードとしての出力ノードとの間に一定の電位差を発生
させるように、前記第２の電圧供給線と前記出力ノード
との間に挿入された抵抗手段と、ゲートが前記出力ノー
ドに接続されかつソースが前記第１の電圧供給線に接続
されたＭＯＳトランジスタを有する帰還手段と、互いに
直列接続されかつ前記帰還手段のＭＯＳトランジスタの
ドレインと前記出力ノードとの間に挿入された他の複数
のＭＯＳトランジスタで構成されたダイオード手段と、
前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することとした。
【００６１】
【作用】請求項１の発明に係る基準電位発生回路では、
帰還手段を構成するＭＯＳトランジスタのドレインを内
部ノードと呼ぶことにすると、該内部ノードと出力ノー
ドとの間の電位差は、ダイオード手段を構成する複数の
ＭＯＳトランジスタの各々のスレッシュホールド電圧の
合計にほぼ等しくなる。温度上昇に起因して該スレッシ
ュホールド電圧が増大すると、内部ノードと出力ノード
との間の電位差が増大する。ところが、これに伴って、
帰還手段を構成するＭＯＳトランジスタのソースとゲー
トとの間の電位差が増大し、その結果、該帰還用ＭＯＳ
トランジスタのチャンネル抵抗が低下する。このため、
内部ノードの電位が下がり、結果的に出力ノードはスレ
ッシュホールド電圧が変化する以前の電位にほぼ保たれ
る。つまり、温度変化に起因したスレッシュホールド電
圧の変動が帰還手段により実効的に補償され、出力ノー
ドの電位の温度依存性が小さくなる。
帰還手段を構成するＭＯＳトランジスタのドレインを内
部ノードと呼ぶことにすると、該内部ノードと出力ノー
ドとの間の電位差は、ダイオード手段を構成する複数の
ＭＯＳトランジスタの各々のスレッシュホールド電圧の
合計にほぼ等しくなる。温度上昇に起因して該スレッシ
ュホールド電圧が増大すると、内部ノードと出力ノード
との間の電位差が増大する。ところが、これに伴って、
帰還手段を構成するＭＯＳトランジスタのソースとゲー
トとの間の電位差が増大し、その結果、該帰還用ＭＯＳ
トランジスタのチャンネル抵抗が低下する。このため、
内部ノードの電位が下がり、結果的に出力ノードはスレ
ッシュホールド電圧が変化する以前の電位にほぼ保たれ
る。つまり、温度変化に起因したスレッシュホールド電
圧の変動が帰還手段により実効的に補償され、出力ノー
ドの電位の温度依存性が小さくなる。
【００６２】請求項２の発明によれば、Ｎ型ＭＯＳトラ
ンジスタで回路構成をしたので、例えば接地線を基準電
位線とした一定の電位を出力ノードから取り出すことが
できる。また、請求項３の発明によれば、Ｐ型ＭＯＳト
ランジスタで回路構成をしたので、例えば正電位の電源
線を基準電位線とした一定の電位を出力ノードから取り
出すことができる。
ンジスタで回路構成をしたので、例えば接地線を基準電
位線とした一定の電位を出力ノードから取り出すことが
できる。また、請求項３の発明によれば、Ｐ型ＭＯＳト
ランジスタで回路構成をしたので、例えば正電位の電源
線を基準電位線とした一定の電位を出力ノードから取り
出すことができる。
【００６３】請求項４の発明によれば、ＭＯＳトランジ
スタのチャンネル抵抗を負荷として利用したので、ポリ
シリコン抵抗や拡散抵抗で構成されたシート抵抗の小さ
い抵抗素子を用いる場合に比べて回路のレイアウト面積
が縮小される。
スタのチャンネル抵抗を負荷として利用したので、ポリ
シリコン抵抗や拡散抵抗で構成されたシート抵抗の小さ
い抵抗素子を用いる場合に比べて回路のレイアウト面積
が縮小される。
【００６４】請求項５の発明によれば、抵抗手段の抵抗
値変化を通して出力ノードの電位を変更することができ
る。また、請求項６の発明によれば、ダイオード手段を
構成するＭＯＳトランジスタの直列個数を変えることに
より、出力ノードの電位を変更することができる。
値変化を通して出力ノードの電位を変更することができ
る。また、請求項６の発明によれば、ダイオード手段を
構成するＭＯＳトランジスタの直列個数を変えることに
より、出力ノードの電位を変更することができる。
【００６５】請求項７及び請求項８の発明によれば、温
度依存性の低減効果が最も大きくなる。
度依存性の低減効果が最も大きくなる。
【００６６】請求項９の発明に係る定電圧発生回路で
は、上記本発明の基準電位発生回路の利用により出力線
電位の温度依存性が小さくなる。また、請求項１０の発
明によれば、基準電位発生回路中の抵抗手段の抵抗値変
化を通して定電圧発生回路の出力線電位を変更すること
ができる。請求項１１の発明によれば、基準電位発生回
路中のダイオード手段を構成するＭＯＳトランジスタの
直列個数を変えることにより、定電圧発生回路の出力線
電位を変更することができる。
は、上記本発明の基準電位発生回路の利用により出力線
電位の温度依存性が小さくなる。また、請求項１０の発
明によれば、基準電位発生回路中の抵抗手段の抵抗値変
化を通して定電圧発生回路の出力線電位を変更すること
ができる。請求項１１の発明によれば、基準電位発生回
路中のダイオード手段を構成するＭＯＳトランジスタの
直列個数を変えることにより、定電圧発生回路の出力線
電位を変更することができる。
【００６７】請求項１２の発明に係る定電圧発生回路で
は、第２の基準電位発生回路が電圧シフト回路として機
能するので、コンパレータ回路の動作点が最適な位置に
シフトされる結果、該コンパレータ回路の正常な動作を
常に保証することができる。しかも、上記本発明の基準
電位発生回路の利用により、定電圧発生回路の出力線電
位の温度依存性が小さくなる。また、請求項１３の発明
によれば、第１又は第２の基準電位発生回路中の抵抗手
段の抵抗値変化を通して定電圧発生回路の出力線電位を
変更することができる。請求項１４の発明によれば、第
１又は第２の基準電位発生回路中のダイオード手段を構
成するＭＯＳトランジスタの直列個数を変えることによ
り、定電圧発生回路の出力線電位を変更することができ
る。
は、第２の基準電位発生回路が電圧シフト回路として機
能するので、コンパレータ回路の動作点が最適な位置に
シフトされる結果、該コンパレータ回路の正常な動作を
常に保証することができる。しかも、上記本発明の基準
電位発生回路の利用により、定電圧発生回路の出力線電
位の温度依存性が小さくなる。また、請求項１３の発明
によれば、第１又は第２の基準電位発生回路中の抵抗手
段の抵抗値変化を通して定電圧発生回路の出力線電位を
変更することができる。請求項１４の発明によれば、第
１又は第２の基準電位発生回路中のダイオード手段を構
成するＭＯＳトランジスタの直列個数を変えることによ
り、定電圧発生回路の出力線電位を変更することができ
る。
【００６８】請求項１５の発明によれば、促進信号及び
抑制信号を伝送するための２本の信号線のみで定電圧発
生回路の出力線電位を制御することができる。また、請
求項１６の発明によれば、定電圧発生回路において消費
電流を低減したスタンバイ・モードが実現できる。請求
項１７の発明によれば、定電圧発生回路の出力線電位の
初期設定が容易になる。
抑制信号を伝送するための２本の信号線のみで定電圧発
生回路の出力線電位を制御することができる。また、請
求項１６の発明によれば、定電圧発生回路において消費
電流を低減したスタンバイ・モードが実現できる。請求
項１７の発明によれば、定電圧発生回路の出力線電位の
初期設定が容易になる。
【００６９】請求項１８の発明に係る電圧レベル検出回
路では、第１の基準電位発生回路が第１の被測定線と第
１のノードとの間に発生させる電位差と、第２の基準電
位発生回路が第２の被測定線と第２のノードとの間に発
生させる電位差との違いに基づいて、所望の電圧レベル
検出が実行される。この際、第１及び第２の基準電位発
生回路の各々の出力電位に温度依存性があっても、該温
度依存性が打ち消される。しかも、上記本発明の基準電
位発生回路の利用により、電圧レベル検出出力の温度依
存性が小さくなる。また、請求項１９の発明によれば、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して、電圧レベル検出特性にヒステリシスをも
たせることができる。これによって、電圧レベルを検出
しようとする被測定電圧にノイズ等が乗っても電圧レベ
ル検出回路の動作を安定させることができる。請求項２
０の発明によれば、第１又は第２の基準電位発生回路中
のダイオード手段を構成するＭＯＳトランジスタの直列
個数を変えることにより、同様に電圧レベル検出特性に
ヒステリシスをもたせることができる。
路では、第１の基準電位発生回路が第１の被測定線と第
１のノードとの間に発生させる電位差と、第２の基準電
位発生回路が第２の被測定線と第２のノードとの間に発
生させる電位差との違いに基づいて、所望の電圧レベル
検出が実行される。この際、第１及び第２の基準電位発
生回路の各々の出力電位に温度依存性があっても、該温
度依存性が打ち消される。しかも、上記本発明の基準電
位発生回路の利用により、電圧レベル検出出力の温度依
存性が小さくなる。また、請求項１９の発明によれば、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して、電圧レベル検出特性にヒステリシスをも
たせることができる。これによって、電圧レベルを検出
しようとする被測定電圧にノイズ等が乗っても電圧レベ
ル検出回路の動作を安定させることができる。請求項２
０の発明によれば、第１又は第２の基準電位発生回路中
のダイオード手段を構成するＭＯＳトランジスタの直列
個数を変えることにより、同様に電圧レベル検出特性に
ヒステリシスをもたせることができる。
【００７０】請求項２１の発明に係る温度検出回路で
は、第１及び第２の基準電位発生回路の間の温度依存性
の違いに基づいて、所望の温度検出が実行される。しか
も、温度依存性の小さい第１の基準電位発生回路が上記
帰還手段を有する本発明の利用によって実現され、温度
依存性の大きい第２の基準電位発生回路が上記帰還手段
を設けないことによって実現される。請求項２２の発明
によれば、第１又は第２の基準電位発生回路中のダイオ
ード手段を構成するＭＯＳトランジスタの直列個数を変
えることにより、温度検出特性にヒステリシスをもたせ
ることができる。
は、第１及び第２の基準電位発生回路の間の温度依存性
の違いに基づいて、所望の温度検出が実行される。しか
も、温度依存性の小さい第１の基準電位発生回路が上記
帰還手段を有する本発明の利用によって実現され、温度
依存性の大きい第２の基準電位発生回路が上記帰還手段
を設けないことによって実現される。請求項２２の発明
によれば、第１又は第２の基準電位発生回路中のダイオ
ード手段を構成するＭＯＳトランジスタの直列個数を変
えることにより、温度検出特性にヒステリシスをもたせ
ることができる。
【００７１】請求項２３の発明に係る電源回路では、安
定化出力電圧としての出力線の電位を温度上昇に応じて
上げることにより、該安定化出力電圧を電源とする論理
回路の遅延時間が一定に保たれる。更に、上記本発明の
基準電位発生回路の利用によって出力線電位の温度依存
性が小さくなり、しかも該基準電位発生回路中の抵抗手
段の抵抗値変化を通して出力線電位を変更することがで
きる。請求項２４の発明によれば、基準電位発生回路中
のダイオード手段を構成するＭＯＳトランジスタの直列
個数を変えることにより出力線電位を変更することがで
きる。
定化出力電圧としての出力線の電位を温度上昇に応じて
上げることにより、該安定化出力電圧を電源とする論理
回路の遅延時間が一定に保たれる。更に、上記本発明の
基準電位発生回路の利用によって出力線電位の温度依存
性が小さくなり、しかも該基準電位発生回路中の抵抗手
段の抵抗値変化を通して出力線電位を変更することがで
きる。請求項２４の発明によれば、基準電位発生回路中
のダイオード手段を構成するＭＯＳトランジスタの直列
個数を変えることにより出力線電位を変更することがで
きる。
【００７２】また、請求項２５の発明によれば、第２の
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項２６の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項２６の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
【００７３】請求項２７の発明によれば、上記本発明の
温度検出回路の利用により第１及び第２の基準電位発生
回路の間の温度依存性の違いに基づいて所望の温度検出
が実行され、該温度検出の結果に基づいて出力線電位が
変更される。
温度検出回路の利用により第１及び第２の基準電位発生
回路の間の温度依存性の違いに基づいて所望の温度検出
が実行され、該温度検出の結果に基づいて出力線電位が
変更される。
【００７４】請求項２８の発明に係る電源回路では、第
１及び第２の遅延回路の間の遅延時間の差に基づいて安
定化出力電圧としての出力線の電位を制御することによ
り、該安定化出力電圧を電源とする論理回路の遅延時間
が一定に保たれる。更に、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
しかも該基準電位発生回路中の抵抗手段の抵抗値変化を
通して出力線電位を変更することができる。請求項２９
の発明によれば、基準電位発生回路中のダイオード手段
を構成するＭＯＳトランジスタの直列個数を変えること
により出力線電位を変更することができる。
１及び第２の遅延回路の間の遅延時間の差に基づいて安
定化出力電圧としての出力線の電位を制御することによ
り、該安定化出力電圧を電源とする論理回路の遅延時間
が一定に保たれる。更に、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
しかも該基準電位発生回路中の抵抗手段の抵抗値変化を
通して出力線電位を変更することができる。請求項２９
の発明によれば、基準電位発生回路中のダイオード手段
を構成するＭＯＳトランジスタの直列個数を変えること
により出力線電位を変更することができる。
【００７５】また、請求項３０の発明によれば、第２の
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項３１の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項３１の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
【００７６】請求項３２の発明に係る半導体集積回路で
は、第１の遅延回路の遅延時間と第２の遅延回路の遅延
時間との差を解消するように定電圧発生回路の出力線電
圧を制御することにより、該出力線電圧を電源とした遅
延回路等を含む周辺回路の遅延時間が補正される。つま
り、通常のインバータチェインで構成された遅延回路を
周辺回路に用いてもその遅延時間の温度依存性が補正さ
れる結果、前記従来のＣＲ遅延回路を用いる場合に比べ
て周辺回路のレイアウト面積が低減される。また、遅延
時間差検出回路により、第１及び第２の遅延回路の遅延
時間差が第１及び第２の検出信号のパルス幅の差に変換
される。また、制御回路により、第１及び第２の検出信
号のパルス幅の差が所定の論理レベルを有する論理信号
の数に変換される。更に、定電圧発生回路により、所定
の論理レベルを有する論理信号の数に応じて出力線電圧
が変更される。しかも、上記本発明の基準電位発生回路
の利用により定電圧発生回路の出力線電位の温度依存性
が小さくなる。
は、第１の遅延回路の遅延時間と第２の遅延回路の遅延
時間との差を解消するように定電圧発生回路の出力線電
圧を制御することにより、該出力線電圧を電源とした遅
延回路等を含む周辺回路の遅延時間が補正される。つま
り、通常のインバータチェインで構成された遅延回路を
周辺回路に用いてもその遅延時間の温度依存性が補正さ
れる結果、前記従来のＣＲ遅延回路を用いる場合に比べ
て周辺回路のレイアウト面積が低減される。また、遅延
時間差検出回路により、第１及び第２の遅延回路の遅延
時間差が第１及び第２の検出信号のパルス幅の差に変換
される。また、制御回路により、第１及び第２の検出信
号のパルス幅の差が所定の論理レベルを有する論理信号
の数に変換される。更に、定電圧発生回路により、所定
の論理レベルを有する論理信号の数に応じて出力線電圧
が変更される。しかも、上記本発明の基準電位発生回路
の利用により定電圧発生回路の出力線電位の温度依存性
が小さくなる。
【００７７】請求項３３の発明に係る半導体集積回路で
は、上記本発明の電圧レベル検出回路を基板電位生成回
路の制御に利用したので、基板電位の温度依存性が小さ
くなる。また、請求項３４の発明に係る半導体集積回路
では、半導体基板上の特定の回路ブロックに与えるべき
特定電位を生成するための特定電位生成回路の制御に上
記本発明の電圧レベル検出回路を利用したので、該特定
電位の温度依存性が小さくなる。
は、上記本発明の電圧レベル検出回路を基板電位生成回
路の制御に利用したので、基板電位の温度依存性が小さ
くなる。また、請求項３４の発明に係る半導体集積回路
では、半導体基板上の特定の回路ブロックに与えるべき
特定電位を生成するための特定電位生成回路の制御に上
記本発明の電圧レベル検出回路を利用したので、該特定
電位の温度依存性が小さくなる。
【００７８】請求項３５の発明に係る半導体集積回路で
は、第１及び第２の遅延回路の間の遅延時間の差に基づ
いて安定化出力電圧としての出力線の電位を制御するこ
とにより、該安定化出力電圧を電源とする複数の回路ブ
ロックの遅延時間が一定に保たれる。これによって、信
頼性の高い半導体集積回路を実現することができる。し
かも、遅延時間差検出回路から出力される２つの信号す
なわち促進信号及び抑制信号のみで定電圧発生回路の出
力を制御することができる。また、上記本発明の基準電
位発生回路の利用により出力線電位の温度依存性が小さ
くなり、しかも該基準電位発生回路中の抵抗手段の抵抗
値変化を通して出力線電位を変更することができる。請
求項３６の発明によれば、基準電位発生回路中のダイオ
ード手段を構成するＭＯＳトランジスタの直列個数を変
えることにより出力線電位を変更することができる。
は、第１及び第２の遅延回路の間の遅延時間の差に基づ
いて安定化出力電圧としての出力線の電位を制御するこ
とにより、該安定化出力電圧を電源とする複数の回路ブ
ロックの遅延時間が一定に保たれる。これによって、信
頼性の高い半導体集積回路を実現することができる。し
かも、遅延時間差検出回路から出力される２つの信号す
なわち促進信号及び抑制信号のみで定電圧発生回路の出
力を制御することができる。また、上記本発明の基準電
位発生回路の利用により出力線電位の温度依存性が小さ
くなり、しかも該基準電位発生回路中の抵抗手段の抵抗
値変化を通して出力線電位を変更することができる。請
求項３６の発明によれば、基準電位発生回路中のダイオ
ード手段を構成するＭＯＳトランジスタの直列個数を変
えることにより出力線電位を変更することができる。
【００７９】また、請求項３７の発明によれば、第２の
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項３８の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
基準電位発生回路が電圧シフト回路として機能するの
で、コンパレータ回路の正常な動作を常に保証すること
ができる。また、出力線とコンパレータ回路の帰還入力
との間に挿入されたコンデンサ素子のはたらきにより発
振が防止される。しかも、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
第１又は第２の基準電位発生回路中の抵抗手段の抵抗値
変化を通して出力線電位を変更することができる。ま
た、請求項３８の発明によれば、第１又は第２の基準電
位発生回路中のダイオード手段を構成するＭＯＳトラン
ジスタの直列個数を変えることにより出力線電位を変更
することができる。
【００８０】
《実施例１（基準電位発生回路）》 まず、本発明の第１の実施例である基準電位発生回路に
ついて、図１〜図７を参照しながら説明する。
ついて、図１〜図７を参照しながら説明する。
【００８１】 (1) 実施例１．１（抵抗負荷・接地電位基準型） 図１の構成は、基準電位線としての接地線３と出力ノー
ド２との間に一定の電位差を発生させるための回路であ
って、抵抗手段Ｒ、帰還手段Ｆ及びダイオード手段Ｄを
備えたものである。抵抗手段Ｒを構成する抵抗素子４
は、ポリシリコン抵抗や拡散抵抗で構成されたものであ
って、電源線１（ＶCC：外部電源電圧レベル）と出力ノ
ード２との間に挿入されている。帰還手段Ｆを構成する
Ｎ型ＭＯＳＦＥＴ５は、ゲートが出力ノード２に接続さ
れ、かつソースが接地線３（ＶSS：接地電位）に接続さ
れている。また、ダイオード手段Ｄを構成するように互
いに直列接続された他の３つのＮ型ＭＯＳＦＥＴ６，
７，８は、帰還手段ＦのＮ型ＭＯＳＦＥＴ５のドレイン
と出力ノード２との間に挿入されている。
ド２との間に一定の電位差を発生させるための回路であ
って、抵抗手段Ｒ、帰還手段Ｆ及びダイオード手段Ｄを
備えたものである。抵抗手段Ｒを構成する抵抗素子４
は、ポリシリコン抵抗や拡散抵抗で構成されたものであ
って、電源線１（ＶCC：外部電源電圧レベル）と出力ノ
ード２との間に挿入されている。帰還手段Ｆを構成する
Ｎ型ＭＯＳＦＥＴ５は、ゲートが出力ノード２に接続さ
れ、かつソースが接地線３（ＶSS：接地電位）に接続さ
れている。また、ダイオード手段Ｄを構成するように互
いに直列接続された他の３つのＮ型ＭＯＳＦＥＴ６，
７，８は、帰還手段ＦのＮ型ＭＯＳＦＥＴ５のドレイン
と出力ノード２との間に挿入されている。
【００８２】 (2) 実施例１．２（抵抗負荷・外部電源電圧レベル基準
型） 図２の構成は、基準電位線としての電源線３１と出力ノ
ード３２との間に一定の電位差を発生させるための回路
であって、図１の場合と同様に抵抗手段Ｒ、帰還手段Ｆ
及びダイオード手段Ｄを備えたものである。抵抗手段Ｒ
を構成する抵抗素子３４は、ポリシリコン抵抗や拡散抵
抗で構成されたものであって、接地線３３（ＶSS：接地
電位）と出力ノード３２との間に挿入されている。帰還
手段Ｆを構成するＰ型ＭＯＳＦＥＴ３５は、ゲートが出
力ノード３２に接続され、かつソースが電源線３１（Ｖ
CC：外部電源電圧レベル）に接続されている。また、ダ
イオード手段Ｄを構成するように互いに直列接続された
他の３つのＰ型ＭＯＳＦＥＴ３６，３７，３８は、帰還
手段ＦのＰ型ＭＯＳＦＥＴ３５のドレインと出力ノード
３２との間に挿入されている。
型） 図２の構成は、基準電位線としての電源線３１と出力ノ
ード３２との間に一定の電位差を発生させるための回路
であって、図１の場合と同様に抵抗手段Ｒ、帰還手段Ｆ
及びダイオード手段Ｄを備えたものである。抵抗手段Ｒ
を構成する抵抗素子３４は、ポリシリコン抵抗や拡散抵
抗で構成されたものであって、接地線３３（ＶSS：接地
電位）と出力ノード３２との間に挿入されている。帰還
手段Ｆを構成するＰ型ＭＯＳＦＥＴ３５は、ゲートが出
力ノード３２に接続され、かつソースが電源線３１（Ｖ
CC：外部電源電圧レベル）に接続されている。また、ダ
イオード手段Ｄを構成するように互いに直列接続された
他の３つのＰ型ＭＯＳＦＥＴ３６，３７，３８は、帰還
手段ＦのＰ型ＭＯＳＦＥＴ３５のドレインと出力ノード
３２との間に挿入されている。
【００８３】 (3) 実施例１．３，１．４（トランジスタ負荷型） 図３の構成は、図１中の抵抗手段Ｒとして、ゲートが接
地線３に接続されたＰ型ＭＯＳＦＥＴ９のチャンネル抵
抗を用いたものである。また、図４の構成は、図２中の
抵抗手段Ｒとして、ゲートが電源線３１に接続されたＮ
型ＭＯＳＦＥＴ３９のチャンネル抵抗を用いたものであ
る。
地線３に接続されたＰ型ＭＯＳＦＥＴ９のチャンネル抵
抗を用いたものである。また、図４の構成は、図２中の
抵抗手段Ｒとして、ゲートが電源線３１に接続されたＮ
型ＭＯＳＦＥＴ３９のチャンネル抵抗を用いたものであ
る。
【００８４】 (4) 実施例１．５（出力可変型） 図５の構成は、図１の回路において、出力ノード２の電
位を制御信号Ｃに応じて変更できるようにしたものであ
る。すなわち、ダイオード手段Ｄを構成する３つのＮ型
ＭＯＳＦＥＴ６，７，８のうちの１つのＮ型ＭＯＳＦＥ
Ｔ７のソース・ドレイン間を短絡させるための短絡手段
Ｓを設けるとともに、抵抗手段Ｒを抵抗値可変としたも
のである。短絡手段Ｓは他のＮ型ＭＯＳＦＥＴ１０で構
成され、そのゲートには第１の制御入力端子１１を通し
てオン・オフのための制御信号が与えられる。一方、抵
抗手段Ｒは互いに直列接続された４つの抵抗素子１２，
１３，１４，１５を備え、このうちの３つの抵抗素子１
３，１４，１５を個別に短絡させるための３つのＰ型Ｍ
ＯＳＦＥＴ１６，１７，１８を更に備えたものである。
これら３つのＰ型ＭＯＳＦＥＴ１６，１７，１８の各ゲ
ートには、それぞれ第２〜第４の制御入力端子１９，２
０，２１を通してオン・オフのための制御信号が与えら
れる。
位を制御信号Ｃに応じて変更できるようにしたものであ
る。すなわち、ダイオード手段Ｄを構成する３つのＮ型
ＭＯＳＦＥＴ６，７，８のうちの１つのＮ型ＭＯＳＦＥ
Ｔ７のソース・ドレイン間を短絡させるための短絡手段
Ｓを設けるとともに、抵抗手段Ｒを抵抗値可変としたも
のである。短絡手段Ｓは他のＮ型ＭＯＳＦＥＴ１０で構
成され、そのゲートには第１の制御入力端子１１を通し
てオン・オフのための制御信号が与えられる。一方、抵
抗手段Ｒは互いに直列接続された４つの抵抗素子１２，
１３，１４，１５を備え、このうちの３つの抵抗素子１
３，１４，１５を個別に短絡させるための３つのＰ型Ｍ
ＯＳＦＥＴ１６，１７，１８を更に備えたものである。
これら３つのＰ型ＭＯＳＦＥＴ１６，１７，１８の各ゲ
ートには、それぞれ第２〜第４の制御入力端子１９，２
０，２１を通してオン・オフのための制御信号が与えら
れる。
【００８５】 (5) 実施例１．６（出力可変型） 図６の構成は、図３に示したトランジスタ負荷型の回路
において、出力ノード２の電位を制御信号Ｃに応じて変
更できるようにしたものである。すなわち、ダイオード
手段Ｄを構成する３つのＮ型ＭＯＳＦＥＴ６，７，８の
うちの一部を短絡させるための他のＮ型ＭＯＳＦＥＴ１
０で構成された短絡手段Ｓを設けるとともに、抵抗手段
Ｒを構成するように電源線１と出力ノード２との間に挿
入されたＰ型ＭＯＳＦＥＴ９に対して第２及び第３のＰ
型ＭＯＳＦＥＴ２２，２３を並列接続したものである。
短絡手段Ｓを構成するＮ型ＭＯＳＦＥＴ１０のゲート、
及び、抵抗手段Ｒのうちの第２及び第３のＰ型ＭＯＳＦ
ＥＴ２２，２３の各ゲートには、それぞれ第１〜第３の
制御入力端子１１，２４，２５を通してオン・オフのた
めの制御信号が与えられる。
において、出力ノード２の電位を制御信号Ｃに応じて変
更できるようにしたものである。すなわち、ダイオード
手段Ｄを構成する３つのＮ型ＭＯＳＦＥＴ６，７，８の
うちの一部を短絡させるための他のＮ型ＭＯＳＦＥＴ１
０で構成された短絡手段Ｓを設けるとともに、抵抗手段
Ｒを構成するように電源線１と出力ノード２との間に挿
入されたＰ型ＭＯＳＦＥＴ９に対して第２及び第３のＰ
型ＭＯＳＦＥＴ２２，２３を並列接続したものである。
短絡手段Ｓを構成するＮ型ＭＯＳＦＥＴ１０のゲート、
及び、抵抗手段Ｒのうちの第２及び第３のＰ型ＭＯＳＦ
ＥＴ２２，２３の各ゲートには、それぞれ第１〜第３の
制御入力端子１１，２４，２５を通してオン・オフのた
めの制御信号が与えられる。
【００８６】以上のように構成された各基準電位発生回
路の動作を説明する。
路の動作を説明する。
【００８７】まず、図１に示した基本型を用いて動作原
理を説明する。同図の構成によれば、電源線１から抵抗
手段Ｒ、ダイオード手段Ｄ及び帰還手段Ｆを経て基準電
位線としての接地線３へ抜けるように、常に小さな電流
が流れている。ここで、帰還手段Ｆを構成するＮ型ＭＯ
ＳＦＥＴ５のドレインを内部ノードＡとすると、内部ノ
ードＡと出力ノード２との間の電位差は、ダイオード手
段Ｄを構成する３つのＮ型ＭＯＳＦＥＴ６，７，８の各
々のスレッシュホールド電圧Ｖt の合計すなわち３Ｖt
にほぼ等しくなる。周囲温度が上昇してＶt が増大した
とすると、内部ノードＡと出力ノード２との間の電位差
が増大する。ところが、これに伴って、帰還手段Ｆを構
成するＮ型ＭＯＳＦＥＴ５のソースとゲートとの間の電
位差が増大し、その結果、該帰還用のＮ型ＭＯＳＦＥＴ
５のチャンネル抵抗が低下する。このため、内部ノード
Ａの電位が下がり、結果的に出力ノード２はスレッシュ
ホールド電圧Ｖt が変化する以前の電位にほぼ保たれ
る。つまり、出力ノード２の電位の温度依存性が小さく
なる。以上が動作原理の簡単な説明である。
理を説明する。同図の構成によれば、電源線１から抵抗
手段Ｒ、ダイオード手段Ｄ及び帰還手段Ｆを経て基準電
位線としての接地線３へ抜けるように、常に小さな電流
が流れている。ここで、帰還手段Ｆを構成するＮ型ＭＯ
ＳＦＥＴ５のドレインを内部ノードＡとすると、内部ノ
ードＡと出力ノード２との間の電位差は、ダイオード手
段Ｄを構成する３つのＮ型ＭＯＳＦＥＴ６，７，８の各
々のスレッシュホールド電圧Ｖt の合計すなわち３Ｖt
にほぼ等しくなる。周囲温度が上昇してＶt が増大した
とすると、内部ノードＡと出力ノード２との間の電位差
が増大する。ところが、これに伴って、帰還手段Ｆを構
成するＮ型ＭＯＳＦＥＴ５のソースとゲートとの間の電
位差が増大し、その結果、該帰還用のＮ型ＭＯＳＦＥＴ
５のチャンネル抵抗が低下する。このため、内部ノード
Ａの電位が下がり、結果的に出力ノード２はスレッシュ
ホールド電圧Ｖt が変化する以前の電位にほぼ保たれ
る。つまり、出力ノード２の電位の温度依存性が小さく
なる。以上が動作原理の簡単な説明である。
【００８８】図２の構成では、図１の場合と異なり電源
線３１を基準電位線としているが動作原理は上記と同様
であり、電源線３１と出力ノード３２との間の電位差が
スレッシュホールド電圧Ｖt の変動によらず一定に保た
れることになる。図３及び図４の構成は、抵抗手段Ｒと
してＭＯＳＦＥＴ９，３９のチャンネル抵抗を利用した
ものである。このようにＭＯＳＦＥＴのチャンネル抵抗
を利用すれば、前記ポリシリコン抵抗や拡散抵抗で構成
されたシート抵抗の小さい抵抗素子を用いる場合に比べ
て、回路のレイアウト面積を縮小化することができる。
図５及び図６の構成は、抵抗手段Ｒの抵抗値やダイオー
ド手段Ｄを構成するＭＯＳＦＥＴの直列個数を制御信号
Ｃに応じて変えられるようにし、以て出力ノード２の電
位を変更できるようにしたものである。特に図６の構成
によれば、基準電位発生回路をＭＯＳＦＥＴのみで構成
することができる。ただし、図６中の短絡手段Ｓを構成
するＮ型ＭＯＳＦＥＴ１０は出力の粗調整用であり、抵
抗手段Ｒ中の第２及び第３のＰ型ＭＯＳＦＥＴ２２，２
３は出力の微調整用である。
線３１を基準電位線としているが動作原理は上記と同様
であり、電源線３１と出力ノード３２との間の電位差が
スレッシュホールド電圧Ｖt の変動によらず一定に保た
れることになる。図３及び図４の構成は、抵抗手段Ｒと
してＭＯＳＦＥＴ９，３９のチャンネル抵抗を利用した
ものである。このようにＭＯＳＦＥＴのチャンネル抵抗
を利用すれば、前記ポリシリコン抵抗や拡散抵抗で構成
されたシート抵抗の小さい抵抗素子を用いる場合に比べ
て、回路のレイアウト面積を縮小化することができる。
図５及び図６の構成は、抵抗手段Ｒの抵抗値やダイオー
ド手段Ｄを構成するＭＯＳＦＥＴの直列個数を制御信号
Ｃに応じて変えられるようにし、以て出力ノード２の電
位を変更できるようにしたものである。特に図６の構成
によれば、基準電位発生回路をＭＯＳＦＥＴのみで構成
することができる。ただし、図６中の短絡手段Ｓを構成
するＮ型ＭＯＳＦＥＴ１０は出力の粗調整用であり、抵
抗手段Ｒ中の第２及び第３のＰ型ＭＯＳＦＥＴ２２，２
３は出力の微調整用である。
【００８９】なお、図１〜図６に示す各構成において、
ダイオード手段Ｄを構成する各ＭＯＳＦＥＴのコンダク
タンスの合計と帰還手段Ｆを構成するＭＯＳＦＥＴのコ
ンダクタンスとが等しいときに温度依存性の低減効果が
最も大きくなる。すなわち、ダイオード手段Ｄを構成す
る複数のＭＯＳＦＥＴの各々のチャンネル幅をＷ１、チ
ャンネル長をＬ１、直列個数をＮとし、帰還手段Ｆを構
成するＭＯＳＦＥＴのチャンネル幅をＷ２、チャンネル
長をＬ２としたとき、Ｗ１／Ｌ１とＷ２／Ｌ２との比が
ほぼＮ対１である場合である。
ダイオード手段Ｄを構成する各ＭＯＳＦＥＴのコンダク
タンスの合計と帰還手段Ｆを構成するＭＯＳＦＥＴのコ
ンダクタンスとが等しいときに温度依存性の低減効果が
最も大きくなる。すなわち、ダイオード手段Ｄを構成す
る複数のＭＯＳＦＥＴの各々のチャンネル幅をＷ１、チ
ャンネル長をＬ１、直列個数をＮとし、帰還手段Ｆを構
成するＭＯＳＦＥＴのチャンネル幅をＷ２、チャンネル
長をＬ２としたとき、Ｗ１／Ｌ１とＷ２／Ｌ２との比が
ほぼＮ対１である場合である。
【００９０】図７に本実施例に係る基準電位発生回路の
シミュレーション結果を示す。本実施例により出力電位
の温度依存性が低減されることが示されている。
シミュレーション結果を示す。本実施例により出力電位
の温度依存性が低減されることが示されている。
【００９１】 《実施例２（定電圧発生回路）》 次に、本発明の第２の実施例である定電圧発生回路につ
いて、図８〜図１２を参照しながら説明する。
いて、図８〜図１２を参照しながら説明する。
【００９２】 (1) 実施例２．１（基本型） 図８の構成は、出力線４４の電位を所定値に保持するた
めの回路であって、図６に示した基準電位発生回路４１
に、コンパレータ回路４２と、出力線４４を駆動するた
めのドライバ回路としてのＰ型ＭＯＳＦＥＴ４３とを付
加したものである。コンパレータ回路４２は基準電位発
生回路４１の出力ノード４１ａの電位と出力線４４の電
位とを比較するものであって、該コンパレータ回路４２
の出力はＰ型ＭＯＳＦＥＴ４３のゲートに与えられる。
めの回路であって、図６に示した基準電位発生回路４１
に、コンパレータ回路４２と、出力線４４を駆動するた
めのドライバ回路としてのＰ型ＭＯＳＦＥＴ４３とを付
加したものである。コンパレータ回路４２は基準電位発
生回路４１の出力ノード４１ａの電位と出力線４４の電
位とを比較するものであって、該コンパレータ回路４２
の出力はＰ型ＭＯＳＦＥＴ４３のゲートに与えられる。
【００９３】この構成によれば、例えば負荷電流の増加
によって出力線４４の電位が下がろうとすると、基準電
位発生回路４１の出力ノード４１ａからの基準電位と出
力線４４の電位との差をコンパレータ回路４２が検出
し、Ｐ型ＭＯＳＦＥＴ４３のドレイン電流が増大するよ
うにそのゲート電圧が制御され、出力電圧の低下が防止
されることになる。これにより、出力線４４には安定化
された出力電圧が得られる。しかも、図８に示す回路
は、抵抗手段Ｒ及び短絡手段Ｓの作用により、制御信号
Ｃに応じて安定化出力電圧の設定を変化させ得るように
なっている。
によって出力線４４の電位が下がろうとすると、基準電
位発生回路４１の出力ノード４１ａからの基準電位と出
力線４４の電位との差をコンパレータ回路４２が検出
し、Ｐ型ＭＯＳＦＥＴ４３のドレイン電流が増大するよ
うにそのゲート電圧が制御され、出力電圧の低下が防止
されることになる。これにより、出力線４４には安定化
された出力電圧が得られる。しかも、図８に示す回路
は、抵抗手段Ｒ及び短絡手段Ｓの作用により、制御信号
Ｃに応じて安定化出力電圧の設定を変化させ得るように
なっている。
【００９４】ただし、図８の定電圧発生回路は次のよう
な問題点を有している。すなわち、発生すべき電圧が外
部電源電圧レベルＶCCに近いものであったとき、基準電
位発生回路４１の出力電位をそのような電圧レベルにす
べきなのであるが、この場合にはコンパレータ回路４２
が正常に動作しなくなるのである。
な問題点を有している。すなわち、発生すべき電圧が外
部電源電圧レベルＶCCに近いものであったとき、基準電
位発生回路４１の出力電位をそのような電圧レベルにす
べきなのであるが、この場合にはコンパレータ回路４２
が正常に動作しなくなるのである。
【００９５】ＭＯＳＦＥＴを用いたコンパレータ回路４
２の典型的な回路構成を図９に示す。同図において、４
７ａ，４７ｂは各々ゲートに入力電位Ｖ＋，Ｖ−が与え
られる差動Ｎ型ＭＯＳＦＥＴ、４８ａ，４８ｂはカレン
トミラーＰ型ＭＯＳＦＥＴ、４９はゲートにスタンバイ
信号Ｖsbが与えられる共通Ｎ型ＭＯＳＦＥＴである。こ
のコンパレータ回路４２の入出力特性を図１０に示す。
同図に示すように、入力電圧が電源レベルに近くなる
と、コンパレータ回路４２の出力Ｖout が接地電位ＶSS
まで下がり切らなくなる。つまり、このコンパレータ回
路４２は、入力電圧がカレントミラーＰ型ＭＯＳＦＥＴ
４８ａ，４８ｂのスレッシュホールド電圧を割ったあた
りから、正常な比較動作を行わなくなるのである。
２の典型的な回路構成を図９に示す。同図において、４
７ａ，４７ｂは各々ゲートに入力電位Ｖ＋，Ｖ−が与え
られる差動Ｎ型ＭＯＳＦＥＴ、４８ａ，４８ｂはカレン
トミラーＰ型ＭＯＳＦＥＴ、４９はゲートにスタンバイ
信号Ｖsbが与えられる共通Ｎ型ＭＯＳＦＥＴである。こ
のコンパレータ回路４２の入出力特性を図１０に示す。
同図に示すように、入力電圧が電源レベルに近くなる
と、コンパレータ回路４２の出力Ｖout が接地電位ＶSS
まで下がり切らなくなる。つまり、このコンパレータ回
路４２は、入力電圧がカレントミラーＰ型ＭＯＳＦＥＴ
４８ａ，４８ｂのスレッシュホールド電圧を割ったあた
りから、正常な比較動作を行わなくなるのである。
【００９６】そこで、コンパレータ回路４２の動作点を
最適な位置にシフトさせるように電圧シフト回路を付加
した定電圧発生回路について次に説明する。
最適な位置にシフトさせるように電圧シフト回路を付加
した定電圧発生回路について次に説明する。
【００９７】 (2) 実施例２．２（電圧シフト回路付加型） 図１１の構成は、図８の回路にコンデンサ素子４５と電
圧シフト回路４６とを付加したものである。コンデンサ
素子４５は、発振防止のために出力線４４とコンパレー
タ回路４２の帰還入力端子との間に挿入されたものであ
る。電圧シフト回路４６は、図４の基準電位発生回路に
おいてダイオード手段Ｄを構成する複数のＰ型ＭＯＳＦ
ＥＴの一部を短絡させるための短絡手段Ｓを設けるとと
もに、抵抗手段Ｒを抵抗値可変としたものである。ただ
し、図４の基準電位発生回路では電源線３１を基準電位
線としていたが、図１１の電圧シフト回路４６では入力
ノード４６ａを介して出力線４４を基準電位線としてい
る。つまり、この電圧シフト回路４６は、出力線４４と
自己の出力ノード４６ｂとの間に一定の電位差を発生さ
せるための回路である。前記基準電位発生回路４１の出
力ノード（第１のノード）４１ａの電位はコンパレータ
回路４２に参照入力として与えられる一方、電圧シフト
回路４６の出力ノード（第２のノード）４６ｂの電位は
コンパレータ回路４２に帰還入力として与えられる。
圧シフト回路４６とを付加したものである。コンデンサ
素子４５は、発振防止のために出力線４４とコンパレー
タ回路４２の帰還入力端子との間に挿入されたものであ
る。電圧シフト回路４６は、図４の基準電位発生回路に
おいてダイオード手段Ｄを構成する複数のＰ型ＭＯＳＦ
ＥＴの一部を短絡させるための短絡手段Ｓを設けるとと
もに、抵抗手段Ｒを抵抗値可変としたものである。ただ
し、図４の基準電位発生回路では電源線３１を基準電位
線としていたが、図１１の電圧シフト回路４６では入力
ノード４６ａを介して出力線４４を基準電位線としてい
る。つまり、この電圧シフト回路４６は、出力線４４と
自己の出力ノード４６ｂとの間に一定の電位差を発生さ
せるための回路である。前記基準電位発生回路４１の出
力ノード（第１のノード）４１ａの電位はコンパレータ
回路４２に参照入力として与えられる一方、電圧シフト
回路４６の出力ノード（第２のノード）４６ｂの電位は
コンパレータ回路４２に帰還入力として与えられる。
【００９８】図１１の定電圧発生回路の動作原理を簡単
に説明する。出力線４４とコンパレータ回路４２の帰還
入力との間に上記電圧シフト回路４６を挿入したことに
より、コンパレータ回路４２の帰還入力の電位は、出力
線４４の電位よりも一定の電圧だけ下がった点に設定さ
れる。しかも、このシフト量は、先の基準電位発生回路
の動作説明から明らかなように、温度が変わっても変動
しない。一方、基準電位発生回路４１からコンパレータ
回路４２への参照入力も同様に、目的とする安定化出力
電圧より低めに設定される。これにより、コンパレータ
回路４２の動作点を正常に動作する範囲へシフトさせる
ことができる。しかも、図１１に示す回路は、基準電位
発生回路４１及び電圧シフト回路４６の各々が有する抵
抗手段Ｒ及び短絡手段Ｓの作用により、制御信号Ｃに応
じて安定化出力電圧の設定を変化させ得るようになって
いる。
に説明する。出力線４４とコンパレータ回路４２の帰還
入力との間に上記電圧シフト回路４６を挿入したことに
より、コンパレータ回路４２の帰還入力の電位は、出力
線４４の電位よりも一定の電圧だけ下がった点に設定さ
れる。しかも、このシフト量は、先の基準電位発生回路
の動作説明から明らかなように、温度が変わっても変動
しない。一方、基準電位発生回路４１からコンパレータ
回路４２への参照入力も同様に、目的とする安定化出力
電圧より低めに設定される。これにより、コンパレータ
回路４２の動作点を正常に動作する範囲へシフトさせる
ことができる。しかも、図１１に示す回路は、基準電位
発生回路４１及び電圧シフト回路４６の各々が有する抵
抗手段Ｒ及び短絡手段Ｓの作用により、制御信号Ｃに応
じて安定化出力電圧の設定を変化させ得るようになって
いる。
【００９９】なお、コンデンサ素子４５は、電圧シフト
回路４６の挿入により安定化出力の変化が帰還入力の変
化となって現われるのが遅れ、その結果コンパレータ回
路４２とＰ型ＭＯＳＦＥＴ４３とからなるループ回路が
発振を起してしまうのを防ぐものである。すなわち、変
動成分のみがコンデンサ素子４５を通過するように構成
したものである。
回路４６の挿入により安定化出力の変化が帰還入力の変
化となって現われるのが遅れ、その結果コンパレータ回
路４２とＰ型ＭＯＳＦＥＴ４３とからなるループ回路が
発振を起してしまうのを防ぐものである。すなわち、変
動成分のみがコンデンサ素子４５を通過するように構成
したものである。
【０１００】 (3) 実施例２．３（プログラマブル定電圧発生回路） 図１１の定電圧発生回路を発展させたプログラマブルな
定電圧発生回路を、図１２に示す。同図において、５１
は本発明の第１の実施例に係る基準電位発生回路、５２
はコンパレータ回路、５３はドライバ回路としてのＰ型
ＭＯＳＦＥＴ、５４は安定化電圧の出力線、５５はコン
デンサ素子、５６は電圧シフト回路である。基準電位発
生回路５１及び電圧シフト回路５６の抵抗手段Ｒは、各
々抵抗値が制御信号Ｃに応じて変化するように構成され
ている。また、該基準電位発生回路５１及び電圧シフト
回路５６は、ダイオード手段Ｄを構成する複数のＭＯＳ
トランジスタのうちの少なくとも１つのＭＯＳトランジ
スタのソース・ドレイン間を制御信号Ｃに応じて短絡さ
せるための短絡手段Ｓをそれぞれ備えている。５７は、
基準電位発生回路５１及び電圧シフト回路５６へ制御信
号Ｃを与えることにより出力線５４の電位を変更するた
めの制御回路である。
定電圧発生回路を、図１２に示す。同図において、５１
は本発明の第１の実施例に係る基準電位発生回路、５２
はコンパレータ回路、５３はドライバ回路としてのＰ型
ＭＯＳＦＥＴ、５４は安定化電圧の出力線、５５はコン
デンサ素子、５６は電圧シフト回路である。基準電位発
生回路５１及び電圧シフト回路５６の抵抗手段Ｒは、各
々抵抗値が制御信号Ｃに応じて変化するように構成され
ている。また、該基準電位発生回路５１及び電圧シフト
回路５６は、ダイオード手段Ｄを構成する複数のＭＯＳ
トランジスタのうちの少なくとも１つのＭＯＳトランジ
スタのソース・ドレイン間を制御信号Ｃに応じて短絡さ
せるための短絡手段Ｓをそれぞれ備えている。５７は、
基準電位発生回路５１及び電圧シフト回路５６へ制御信
号Ｃを与えることにより出力線５４の電位を変更するた
めの制御回路である。
【０１０１】この制御回路５７は、促進信号を受け取る
毎に安定化出力電圧としての出力線５４の電位を上昇さ
せ、かつ抑制信号を受け取る毎に該出力線５４の電位を
低下させるように制御信号Ｃを生成する機能を有する。
つまり、２本の信号線のみで出力電圧の昇降を制御する
ことができる。
毎に安定化出力電圧としての出力線５４の電位を上昇さ
せ、かつ抑制信号を受け取る毎に該出力線５４の電位を
低下させるように制御信号Ｃを生成する機能を有する。
つまり、２本の信号線のみで出力電圧の昇降を制御する
ことができる。
【０１０２】また、この制御回路５７は、スタンバイ認
識端子を通してスタンバイ信号を受け取った場合には、
基準電位発生回路５１、コンパレータ回路５２及び電圧
シフト回路５６の各々の消費電流を低減させるように制
御信号Ｃを生成する。基準電位発生回路５１及び電圧シ
フト回路５６の各々の抵抗手段Ｒの抵抗値を最大にセッ
トするとともに、コンパレータ回路５２中の貫通電流を
低減するように該回路中の共通Ｎ型ＭＯＳＦＥＴ（図９
中の４９に相当するもの）をオフさせるのである。ただ
し、コンパレータ回路５２への制御信号は図示を省略し
ている。
識端子を通してスタンバイ信号を受け取った場合には、
基準電位発生回路５１、コンパレータ回路５２及び電圧
シフト回路５６の各々の消費電流を低減させるように制
御信号Ｃを生成する。基準電位発生回路５１及び電圧シ
フト回路５６の各々の抵抗手段Ｒの抵抗値を最大にセッ
トするとともに、コンパレータ回路５２中の貫通電流を
低減するように該回路中の共通Ｎ型ＭＯＳＦＥＴ（図９
中の４９に相当するもの）をオフさせるのである。ただ
し、コンパレータ回路５２への制御信号は図示を省略し
ている。
【０１０３】更に、この制御回路５７は、リセット認識
端子を通してパワーオンリセット信号を受け取った場合
には、出力線５４の電位をデフォルト値に初期設定する
ように制御信号Ｃを生成する機能をも有する。
端子を通してパワーオンリセット信号を受け取った場合
には、出力線５４の電位をデフォルト値に初期設定する
ように制御信号Ｃを生成する機能をも有する。
【０１０４】なお、図８の構成の定電圧発生回路を図１
２のようにプログラマブル定電圧発生回路に発展させる
こともできる。
２のようにプログラマブル定電圧発生回路に発展させる
こともできる。
【０１０５】 《実施例３（電圧レベル検出回路）》 次に、本発明の第３の実施例である電圧レベル検出回路
について、図１３〜図１７を参照しながら説明する。
について、図１３〜図１７を参照しながら説明する。
【０１０６】ＤＲＡＭ集積回路中では、前記のとおり、
接地電位ＶSSを基準として外部から供給される電源電圧
レベルＶCC以外に、基板バイアスレベルＶBBやワード線
昇圧レベルＶPPが必要になる。
接地電位ＶSSを基準として外部から供給される電源電圧
レベルＶCC以外に、基板バイアスレベルＶBBやワード線
昇圧レベルＶPPが必要になる。
【０１０７】 (1) 実施例３．１（ＶBBレベル検出回路） 図１３は、接地電位ＶSSを基準電圧レベルとし、基板バ
イアスレベルＶBBを被測定電圧レベルとするＶBBレベル
検出回路の構成例を示すものである。同図において６１
は、接地線（ＶSS：接地電位）と第１のノード６１ａと
の間に一定の電位差を発生させるための第１の基準電位
発生回路であって、図６の場合と同様の抵抗手段Ｒ、帰
還手段Ｆ、ダイオード手段Ｄ及び短絡手段Ｓを備えたも
のである。６２は、基板バイアスレベルＶBBの被測定線
と第２のノード６２ａとの間に一定の電位差を発生させ
るための第２の基準電位発生回路であって、やはり図６
の場合と同様の抵抗手段Ｒ、帰還手段Ｆ、ダイオード手
段Ｄ及び短絡手段Ｓを備えたものである。ただし、ダイ
オード手段Ｄを構成するＮ型ＭＯＳＦＥＴの直列個数
は、第２の基準電位発生回路６２の方を多くしてあり、
主として、この個数の差が検出する基板バイアスの深さ
を決める。６３は、第１のノード６１ａの電位と第２の
ノード６２ａの電位とを比較するためのコンパレータ回
路である。このコンパレータ回路６３の出力は、基板レ
ベル検出出力φ1 として出力端子６４から取り出され
る。このＶBBレベル検出回路は、電圧レベル検出特性が
温度に依存しないという特徴を有している。
イアスレベルＶBBを被測定電圧レベルとするＶBBレベル
検出回路の構成例を示すものである。同図において６１
は、接地線（ＶSS：接地電位）と第１のノード６１ａと
の間に一定の電位差を発生させるための第１の基準電位
発生回路であって、図６の場合と同様の抵抗手段Ｒ、帰
還手段Ｆ、ダイオード手段Ｄ及び短絡手段Ｓを備えたも
のである。６２は、基板バイアスレベルＶBBの被測定線
と第２のノード６２ａとの間に一定の電位差を発生させ
るための第２の基準電位発生回路であって、やはり図６
の場合と同様の抵抗手段Ｒ、帰還手段Ｆ、ダイオード手
段Ｄ及び短絡手段Ｓを備えたものである。ただし、ダイ
オード手段Ｄを構成するＮ型ＭＯＳＦＥＴの直列個数
は、第２の基準電位発生回路６２の方を多くしてあり、
主として、この個数の差が検出する基板バイアスの深さ
を決める。６３は、第１のノード６１ａの電位と第２の
ノード６２ａの電位とを比較するためのコンパレータ回
路である。このコンパレータ回路６３の出力は、基板レ
ベル検出出力φ1 として出力端子６４から取り出され
る。このＶBBレベル検出回路は、電圧レベル検出特性が
温度に依存しないという特徴を有している。
【０１０８】 (2) 実施例３．２（ＶPPレベル検出回路） 図１４は、外部電源電圧レベルＶCCを基準電圧レベルと
し、ワード線昇圧レベルＶPPを被測定電圧レベルとする
ＶPPレベル検出回路の構成例を示すものである。同図に
おいて、６５は電源線（ＶCC：外部電源電圧レベル）と
第１のノード６５ａとの間に一定の電位差を発生させる
ための第１の基準電位発生回路、６６はワード線昇圧レ
ベルＶPPの被測定線と第２のノード６６ａとの間に一定
の電位差を発生させるための第２の基準電位発生回路、
６７は第１のノード６５ａの電位と第２のノード６６ａ
の電位とを比較するためのコンパレータ回路、６８は出
力端子、φ2 は昇圧レベル検出出力である。第１及び第
２の基準電位発生回路６５，６６は、主としてＰ型ＭＯ
ＳＦＥＴを用いた図４の構成の変形である点が、図１３
に示すＶBBレベル検出回路とは異なる。このＶPPレベル
検出回路も、電圧レベル検出特性が温度に依存しない。
し、ワード線昇圧レベルＶPPを被測定電圧レベルとする
ＶPPレベル検出回路の構成例を示すものである。同図に
おいて、６５は電源線（ＶCC：外部電源電圧レベル）と
第１のノード６５ａとの間に一定の電位差を発生させる
ための第１の基準電位発生回路、６６はワード線昇圧レ
ベルＶPPの被測定線と第２のノード６６ａとの間に一定
の電位差を発生させるための第２の基準電位発生回路、
６７は第１のノード６５ａの電位と第２のノード６６ａ
の電位とを比較するためのコンパレータ回路、６８は出
力端子、φ2 は昇圧レベル検出出力である。第１及び第
２の基準電位発生回路６５，６６は、主としてＰ型ＭＯ
ＳＦＥＴを用いた図４の構成の変形である点が、図１３
に示すＶBBレベル検出回路とは異なる。このＶPPレベル
検出回路も、電圧レベル検出特性が温度に依存しない。
【０１０９】 (3) 実施例３．３，３．４（ヒステリシス特性型） 図１３と同様の構成を有するＶBBレベル検出回路にヒス
テリシス特性をもたせたものを図１５に、図１４と同様
の構成を有するＶPPレベル検出回路にヒステリシス特性
をもたせたものを図１６にそれぞれ示す。第１の基準電
位発生回路６１，６５及び第２の基準電位発生回路６
２，６６は、それぞれ前記抵抗手段及び短絡手段の作用
により制御信号Ｃに応じて自己の出力ノードの電位を変
更できるように構成されており、コンパレータ回路６
３，６７からのレベル検出出力φ1 ，φ2 に応じて電圧
レベル検出特性を変更するように制御信号Ｃを生成する
ためのヒステリシス制御回路６９，７０が付加されてい
る。
テリシス特性をもたせたものを図１５に、図１４と同様
の構成を有するＶPPレベル検出回路にヒステリシス特性
をもたせたものを図１６にそれぞれ示す。第１の基準電
位発生回路６１，６５及び第２の基準電位発生回路６
２，６６は、それぞれ前記抵抗手段及び短絡手段の作用
により制御信号Ｃに応じて自己の出力ノードの電位を変
更できるように構成されており、コンパレータ回路６
３，６７からのレベル検出出力φ1 ，φ2 に応じて電圧
レベル検出特性を変更するように制御信号Ｃを生成する
ためのヒステリシス制御回路６９，７０が付加されてい
る。
【０１１０】図１７は、図１５のＶBBレベル検出回路の
特性を示すグラフである。図１７に示すように、ヒステ
リシス制御回路６９のはたらきにより、基板レベル検出
出力φ1 が１になるレベルと、０に戻るレベルとを異な
らせることができる。これによって、検出レベルである
基板バイアスレベルＶBBにノイズ等が乗ってもＶBBレベ
ル検出回路の動作を安定させることができる。図１６の
ＶPPレベル検出回路も同様のヒステリシス特性を有する
ものである。
特性を示すグラフである。図１７に示すように、ヒステ
リシス制御回路６９のはたらきにより、基板レベル検出
出力φ1 が１になるレベルと、０に戻るレベルとを異な
らせることができる。これによって、検出レベルである
基板バイアスレベルＶBBにノイズ等が乗ってもＶBBレベ
ル検出回路の動作を安定させることができる。図１６の
ＶPPレベル検出回路も同様のヒステリシス特性を有する
ものである。
【０１１１】 《実施例４（温度検出回路）》 次に、本発明の第４の実施例である温度検出回路につい
て、図１８〜図２２を参照しながら説明する。
て、図１８〜図２２を参照しながら説明する。
【０１１２】 (1) 実施例４．１（接地電位基準型） 図１８の構成は、周囲温度が所定の温度に達したかどう
かを判定するための回路であって、第１及び第２の基準
電位発生回路７１，７２と、コンパレータ回路７３とを
備えたものである。このうち、第１の基準電位発生回路
７１は、ＭＯＳトランジスタのスレッシュホールド電圧
の変動の影響を緩和することによって小さい温度依存性
を有する電位差を接地線（ＶSS：接地電位）と第１のノ
ード７１ａとの間に発生させるための回路であって、図
６の場合と同様の抵抗手段Ｒ、帰還手段Ｆ、ダイオード
手段Ｄ及び短絡手段Ｓを備えている。第２の基準電位発
生回路７２は、ＭＯＳトランジスタのスレッシュホール
ド電圧の変動に起因した大きい温度依存性を有する電位
差を接地線（ＶSS：接地電位）と第２のノード７２ａと
の間に発生させるための回路であって、第１の基準電位
発生回路７１中の帰還手段Ｆの配設を省略した構成を備
えている。つまり、第２の基準電位発生回路７２では、
ダイオード手段Ｄを構成する複数のＮ型ＭＯＳＦＥＴか
らなる直列回路の一端が接地線に直結されている。コン
パレータ回路７３は、第１のノード７１ａの電位と第２
のノード７２ａの電位とを比較するための回路であっ
て、その出力は出力端子７４を通して取り出される。
かを判定するための回路であって、第１及び第２の基準
電位発生回路７１，７２と、コンパレータ回路７３とを
備えたものである。このうち、第１の基準電位発生回路
７１は、ＭＯＳトランジスタのスレッシュホールド電圧
の変動の影響を緩和することによって小さい温度依存性
を有する電位差を接地線（ＶSS：接地電位）と第１のノ
ード７１ａとの間に発生させるための回路であって、図
６の場合と同様の抵抗手段Ｒ、帰還手段Ｆ、ダイオード
手段Ｄ及び短絡手段Ｓを備えている。第２の基準電位発
生回路７２は、ＭＯＳトランジスタのスレッシュホール
ド電圧の変動に起因した大きい温度依存性を有する電位
差を接地線（ＶSS：接地電位）と第２のノード７２ａと
の間に発生させるための回路であって、第１の基準電位
発生回路７１中の帰還手段Ｆの配設を省略した構成を備
えている。つまり、第２の基準電位発生回路７２では、
ダイオード手段Ｄを構成する複数のＮ型ＭＯＳＦＥＴか
らなる直列回路の一端が接地線に直結されている。コン
パレータ回路７３は、第１のノード７１ａの電位と第２
のノード７２ａの電位とを比較するための回路であっ
て、その出力は出力端子７４を通して取り出される。
【０１１３】第１の基準電位発生回路７１の出力すなわ
ち第１のノード７１ａの電位は、前記のとおり周囲温度
が変わっても変化しない。他方、第２の基準電位発生回
路７２は温度依存性を抑制するための帰還手段Ｆを有し
ていないので、第２のノード７２ａの電位は周囲温度に
伴って変化する。つまり、温度が変わっていくにしたが
って、第１及び第２のノード７１ａ，７２ａの間の電位
差が増大することとなる。これをコンパレータ回路７３
で検出し、その出力をもって温度検出とするものであ
る。
ち第１のノード７１ａの電位は、前記のとおり周囲温度
が変わっても変化しない。他方、第２の基準電位発生回
路７２は温度依存性を抑制するための帰還手段Ｆを有し
ていないので、第２のノード７２ａの電位は周囲温度に
伴って変化する。つまり、温度が変わっていくにしたが
って、第１及び第２のノード７１ａ，７２ａの間の電位
差が増大することとなる。これをコンパレータ回路７３
で検出し、その出力をもって温度検出とするものであ
る。
【０１１４】 (2) 実施例４．２（外部電源電圧レベル基準型） 図１９は、温度検出回路の他の構成例を示すものであ
る。同図において、７５は小さい温度依存性を有する電
位差を電源線（ＶCC：外部電源電圧レベル）と第１のノ
ード７５ａとの間に発生させるための第１の基準電位発
生回路、７６は大きい温度依存性を有する電位差を電源
線（ＶCC：外部電源電圧レベル）と第２のノード７６ａ
との間に発生させるための第２の基準電位発生回路、７
７は第１のノード７５ａの電位と第２のノード７６ａの
電位とを比較するためのコンパレータ回路、７８は出力
端子である。図１８の場合と同様に、第１及び第２の基
準電位発生回路７５，７６のうち第１の基準電位発生回
路７５にのみ帰還手段Ｆを設けてある。第１及び第２の
基準電位発生回路７５，７６は、主としてＰ型ＭＯＳＦ
ＥＴを用いた図４の構成の変形である点が図１８の場合
とは異なるが、動作原理は同様である。
る。同図において、７５は小さい温度依存性を有する電
位差を電源線（ＶCC：外部電源電圧レベル）と第１のノ
ード７５ａとの間に発生させるための第１の基準電位発
生回路、７６は大きい温度依存性を有する電位差を電源
線（ＶCC：外部電源電圧レベル）と第２のノード７６ａ
との間に発生させるための第２の基準電位発生回路、７
７は第１のノード７５ａの電位と第２のノード７６ａの
電位とを比較するためのコンパレータ回路、７８は出力
端子である。図１８の場合と同様に、第１及び第２の基
準電位発生回路７５，７６のうち第１の基準電位発生回
路７５にのみ帰還手段Ｆを設けてある。第１及び第２の
基準電位発生回路７５，７６は、主としてＰ型ＭＯＳＦ
ＥＴを用いた図４の構成の変形である点が図１８の場合
とは異なるが、動作原理は同様である。
【０１１５】 (3) 実施例４．３，４．４（ヒステリシス特性型） 図１８及び図１９の温度検出回路にヒステリシス特性を
もたせたものを、図２０及び図２１にそれぞれ示す。第
１の基準電位発生回路７１，７５及び第２の基準電位発
生回路７２，７６は、それぞれ前記抵抗手段及び短絡手
段の作用により制御信号Ｃに応じて自己の出力ノードの
電位を変更できるように構成されており、コンパレータ
回路７３，７７からの温度検出出力に応じて温度検出特
性を変更するように制御信号Ｃを生成するためのヒステ
リシス制御回路７９，８０が付加されている。
もたせたものを、図２０及び図２１にそれぞれ示す。第
１の基準電位発生回路７１，７５及び第２の基準電位発
生回路７２，７６は、それぞれ前記抵抗手段及び短絡手
段の作用により制御信号Ｃに応じて自己の出力ノードの
電位を変更できるように構成されており、コンパレータ
回路７３，７７からの温度検出出力に応じて温度検出特
性を変更するように制御信号Ｃを生成するためのヒステ
リシス制御回路７９，８０が付加されている。
【０１１６】図２２は、図２０の温度検出回路の特性を
示すグラフである。図２２に示すように、ヒステリシス
制御回路７９のはたらきにより、温度検出出力が１にな
る温度ｔ1 と、０に戻る温度ｔ0 とを異ならせることが
できる。これによって、温度の瞬間的なふらつきが生じ
ても該温度検出回路は誤動作しない。図２１の温度検出
回路も同様のヒステリシス特性を有するものである。
示すグラフである。図２２に示すように、ヒステリシス
制御回路７９のはたらきにより、温度検出出力が１にな
る温度ｔ1 と、０に戻る温度ｔ0 とを異ならせることが
できる。これによって、温度の瞬間的なふらつきが生じ
ても該温度検出回路は誤動作しない。図２１の温度検出
回路も同様のヒステリシス特性を有するものである。
【０１１７】 《実施例５（アクティブ電圧制御方式の電源回路）》 次に、本発明の第５の実施例であるアクティブ電圧制御
方式の電源回路について、図２３〜図２５を参照しなが
ら説明する。
方式の電源回路について、図２３〜図２５を参照しなが
ら説明する。
【０１１８】従来の電源回路方式では、周囲温度が変わ
っても出力電圧が変化しないということを目標としてき
た。ところが、半導体集積回路上の論理回路は、一般に
温度が上がると動作が遅くなってしまう。本実施例に係
るアクティブ電圧制御方式は、温度が上昇したときに、
論理回路の動作を遅くしないようにその電源電圧を上げ
てやろうというものである。
っても出力電圧が変化しないということを目標としてき
た。ところが、半導体集積回路上の論理回路は、一般に
温度が上がると動作が遅くなってしまう。本実施例に係
るアクティブ電圧制御方式は、温度が上昇したときに、
論理回路の動作を遅くしないようにその電源電圧を上げ
てやろうというものである。
【０１１９】 (1) 実施例５．１，５．２（温度制御型） 図２３の電源回路は、前記抵抗手段及び短絡手段の作用
により制御信号Ｃに応じて出力線４４の電位を変更でき
るように構成された図８の定電圧発生回路８１ａを採用
し、該制御信号Ｃを生成するための制御回路８１ｂをそ
の定電圧発生回路８１ａに付加したものをプログラマブ
ル定電圧発生回路８２とし、制御回路８１ｂを温度検出
回路８３の出力にしたがって動作させる構成を採用した
ものである。また、図２４の電源回路は、同様に制御信
号Ｃに応じて出力線４４の電位を変更できるように構成
された図１１の定電圧発生回路８４ａを採用し、該制御
信号Ｃを生成するための制御回路８４ｂをその定電圧発
生回路８４ａに付加したものをプログラマブル定電圧発
生回路８５とし、制御回路８４ｂを温度検出回路８６の
出力にしたがって動作させる構成を採用したものであ
る。温度検出回路８３，８６として、図１８〜図２１の
構成を採用することができる。
により制御信号Ｃに応じて出力線４４の電位を変更でき
るように構成された図８の定電圧発生回路８１ａを採用
し、該制御信号Ｃを生成するための制御回路８１ｂをそ
の定電圧発生回路８１ａに付加したものをプログラマブ
ル定電圧発生回路８２とし、制御回路８１ｂを温度検出
回路８３の出力にしたがって動作させる構成を採用した
ものである。また、図２４の電源回路は、同様に制御信
号Ｃに応じて出力線４４の電位を変更できるように構成
された図１１の定電圧発生回路８４ａを採用し、該制御
信号Ｃを生成するための制御回路８４ｂをその定電圧発
生回路８４ａに付加したものをプログラマブル定電圧発
生回路８５とし、制御回路８４ｂを温度検出回路８６の
出力にしたがって動作させる構成を採用したものであ
る。温度検出回路８３，８６として、図１８〜図２１の
構成を採用することができる。
【０１２０】図２３及び図２４の電源回路は、いずれも
温度上昇に応じて出力線４４の電位を上昇させるよう
に、温度検出回路８３，８６により検出された温度に応
じて制御回路８１ｂ，８４ｂから定電圧発生回路８１
ａ，８４ａへの制御信号Ｃを生成するものである。ただ
し、定性的な傾向を合わせようとするものであって、温
度が上昇した際に電源電圧をどの程度上昇させるべきか
という明確な指針がない。この点を改良したのが、次に
説明する遅延時間制御型のアクティブ電圧制御方式であ
る。
温度上昇に応じて出力線４４の電位を上昇させるよう
に、温度検出回路８３，８６により検出された温度に応
じて制御回路８１ｂ，８４ｂから定電圧発生回路８１
ａ，８４ａへの制御信号Ｃを生成するものである。ただ
し、定性的な傾向を合わせようとするものであって、温
度が上昇した際に電源電圧をどの程度上昇させるべきか
という明確な指針がない。この点を改良したのが、次に
説明する遅延時間制御型のアクティブ電圧制御方式であ
る。
【０１２１】 (2) 実施例５．３（遅延時間制御型） 図２５の電源回路は、図２３中のプログラマブル定電圧
発生回路８２を制御するための温度検出回路８３を、パ
ルス発生回路９１、第１の遅延回路９２、第２の遅延回
路９３及び遅延時間差検出回路９４からなるアクティブ
電圧制御回路９５に置き換えたものである。
発生回路８２を制御するための温度検出回路８３を、パ
ルス発生回路９１、第１の遅延回路９２、第２の遅延回
路９３及び遅延時間差検出回路９４からなるアクティブ
電圧制御回路９５に置き換えたものである。
【０１２２】パルス発生回路９１は、システムクロック
（ＤＲＡＭにおけるＲＡＳ等）や内部リフレッシュ信号
等を分周してパルス信号を生成し、該パルス信号を第１
及び第２の遅延回路９２，９３にそれぞれ供給するため
の回路である。第１の遅延回路９２は、パルス信号の遅
延時間の温度依存性の小さい遅延回路であって、例えば
抵抗素子とコンデンサ素子とで決定される時定数を遅延
に利用したものである。温度依存性の小さい第１の遅延
回路９２の例として、前記従来のＣＲ遅延回路が挙げら
れる。第２の遅延回路９３は、基準温度（室温）におけ
るパルス信号の遅延時間が第１の遅延回路９２と一致す
るように設定された温度モニタとしての論理ゲートを有
するものである。ここで論理ゲートとは、ＤＲＡＭの周
辺回路で用いられているＮＡＮＤゲート等の一般的な論
理回路を指している。遅延時間差検出回路９４は、第１
の遅延回路９２の遅延時間と第２の遅延回路９３の遅延
時間との差を検出するための回路であって、第２の遅延
回路９３の遅延時間が第１の遅延回路９２の遅延時間よ
り大きくなった場合には促進信号を出力し、第２の遅延
回路９３の遅延時間が第１の遅延回路９２の遅延時間よ
り小さくなった場合には抑制信号を出力する機能を有す
るものである。
（ＤＲＡＭにおけるＲＡＳ等）や内部リフレッシュ信号
等を分周してパルス信号を生成し、該パルス信号を第１
及び第２の遅延回路９２，９３にそれぞれ供給するため
の回路である。第１の遅延回路９２は、パルス信号の遅
延時間の温度依存性の小さい遅延回路であって、例えば
抵抗素子とコンデンサ素子とで決定される時定数を遅延
に利用したものである。温度依存性の小さい第１の遅延
回路９２の例として、前記従来のＣＲ遅延回路が挙げら
れる。第２の遅延回路９３は、基準温度（室温）におけ
るパルス信号の遅延時間が第１の遅延回路９２と一致す
るように設定された温度モニタとしての論理ゲートを有
するものである。ここで論理ゲートとは、ＤＲＡＭの周
辺回路で用いられているＮＡＮＤゲート等の一般的な論
理回路を指している。遅延時間差検出回路９４は、第１
の遅延回路９２の遅延時間と第２の遅延回路９３の遅延
時間との差を検出するための回路であって、第２の遅延
回路９３の遅延時間が第１の遅延回路９２の遅延時間よ
り大きくなった場合には促進信号を出力し、第２の遅延
回路９３の遅延時間が第１の遅延回路９２の遅延時間よ
り小さくなった場合には抑制信号を出力する機能を有す
るものである。
【０１２３】プログラマブル定電圧発生回路８２は、前
記抵抗手段及び短絡手段の作用により制御信号Ｃに応じ
て出力ノード４１ａの電位を変更し、以て安定化出力電
圧としての出力線４４の電位を変更できるように構成さ
れた基準電位発生回路４１を備えており、遅延時間差検
出回路９４からの促進信号を受け取る毎に出力線４４の
電位を上昇させ、抑制信号を受け取る毎に該出力線４４
の電位を低下させる機能を有する。なお、少なくとも第
２の遅延回路９３へは、プログラマブル定電圧発生回路
８２から例えば内部降圧レベルＶint として出力される
出力線４４上の安定化電圧が電源として供給されてい
る。
記抵抗手段及び短絡手段の作用により制御信号Ｃに応じ
て出力ノード４１ａの電位を変更し、以て安定化出力電
圧としての出力線４４の電位を変更できるように構成さ
れた基準電位発生回路４１を備えており、遅延時間差検
出回路９４からの促進信号を受け取る毎に出力線４４の
電位を上昇させ、抑制信号を受け取る毎に該出力線４４
の電位を低下させる機能を有する。なお、少なくとも第
２の遅延回路９３へは、プログラマブル定電圧発生回路
８２から例えば内部降圧レベルＶint として出力される
出力線４４上の安定化電圧が電源として供給されてい
る。
【０１２４】次に、以上の構成を有する図２５の電源回
路の動作を説明する。温度が上昇すると第２の遅延回路
９３における遅延時間が増大する。これに対して温度依
存性の小さい第１の遅延回路９２は遅延時間がそれほど
増大しない。そのため、２つの遅延回路９２，９３の遅
延時間の間に差が発生する。これを遅延時間差検出回路
９４が検出し、出力線４４の電位を上昇させるように促
進信号をプログラマブル定電圧発生回路８２に送ること
になる。この促進信号は、パルス発生回路９１でパルス
信号が発生する毎に送られる。これによって出力線４４
の電位Ｖint が上昇し、それを電源としている第２の遅
延回路９３の遅延時間の増大が打ち消されることにな
る。
路の動作を説明する。温度が上昇すると第２の遅延回路
９３における遅延時間が増大する。これに対して温度依
存性の小さい第１の遅延回路９２は遅延時間がそれほど
増大しない。そのため、２つの遅延回路９２，９３の遅
延時間の間に差が発生する。これを遅延時間差検出回路
９４が検出し、出力線４４の電位を上昇させるように促
進信号をプログラマブル定電圧発生回路８２に送ること
になる。この促進信号は、パルス発生回路９１でパルス
信号が発生する毎に送られる。これによって出力線４４
の電位Ｖint が上昇し、それを電源としている第２の遅
延回路９３の遅延時間の増大が打ち消されることにな
る。
【０１２５】反対に第２の遅延回路９３における遅延時
間が小さくなり過ぎた結果温度依存性の小さい第１の遅
延回路９２における遅延時間よりも小さくなると、今度
はプログラマブル定電圧発生回路８２に対して抑制信号
を送り、出力線４４上の安定化出力電圧Ｖint を低下さ
せる。これらの一連の動作によって、第２の遅延回路９
３の遅延時間が第１の遅延回路９２の遅延時間にほぼ等
しくなるように出力線４４上の安定化出力電圧Ｖint が
調整され、結果として該電圧Ｖint を電源としている不
図示の多数の論理回路の遅延時間が各々一定に保たれる
わけである。このようなアクティブ電圧制御型の電源回
路を用いることよって、後に説明するように、信頼性の
高い半導体集積回路を実現することができる。
間が小さくなり過ぎた結果温度依存性の小さい第１の遅
延回路９２における遅延時間よりも小さくなると、今度
はプログラマブル定電圧発生回路８２に対して抑制信号
を送り、出力線４４上の安定化出力電圧Ｖint を低下さ
せる。これらの一連の動作によって、第２の遅延回路９
３の遅延時間が第１の遅延回路９２の遅延時間にほぼ等
しくなるように出力線４４上の安定化出力電圧Ｖint が
調整され、結果として該電圧Ｖint を電源としている不
図示の多数の論理回路の遅延時間が各々一定に保たれる
わけである。このようなアクティブ電圧制御型の電源回
路を用いることよって、後に説明するように、信頼性の
高い半導体集積回路を実現することができる。
【０１２６】なお、図２４中のプログラマブル定電圧発
生回路８５を制御するための温度検出回路８６を、図２
５の場合と同様のパルス発生回路、第１及び第２の遅延
回路並びに遅延時間差検出回路に置き換えてもよい。
生回路８５を制御するための温度検出回路８６を、図２
５の場合と同様のパルス発生回路、第１及び第２の遅延
回路並びに遅延時間差検出回路に置き換えてもよい。
【０１２７】 《実施例６（半導体集積回路）》 次に、本発明の第６の実施例である半導体集積回路につ
いて、図２６〜図３９を参照しながら説明する。
いて、図２６〜図３９を参照しながら説明する。
【０１２８】 (1) 実施例６．１（遅延時間補正回路を備えた半導体集
積回路：論理積型の遅延時間差検出回路） 図２６の構成は、図２５の電源回路技術を半導体集積回
路に応用したものである。図２６中の１０１〜１０６で
示される回路ブロックは、図２５中のパルス発生回路９
１、温度依存性の小さい第１の遅延回路９２、論理ゲー
トで構成された第２の遅延回路９３、遅延時間差検出回
路９４、制御回路８１ｂ及び定電圧発生回路８１ａに各
々相当する。図２６の半導体集積回路では、定電圧発生
回路１０６の出力電圧Ｖint が第２の遅延回路１０３及
び周辺回路１０７に各々電源電圧として供給される。周
辺回路１０７は遅延回路を備えており、該遅延回路は各
々Ｐ型及びＮ型の２個のＭＯＳＦＥＴのみで構成された
複数段のインバータからなる通常のインバータチェイン
で構成されている。各インバータには、定電圧発生回路
１０６の出力電圧Ｖint がそれぞれ電源電圧として供給
されている。
積回路：論理積型の遅延時間差検出回路） 図２６の構成は、図２５の電源回路技術を半導体集積回
路に応用したものである。図２６中の１０１〜１０６で
示される回路ブロックは、図２５中のパルス発生回路９
１、温度依存性の小さい第１の遅延回路９２、論理ゲー
トで構成された第２の遅延回路９３、遅延時間差検出回
路９４、制御回路８１ｂ及び定電圧発生回路８１ａに各
々相当する。図２６の半導体集積回路では、定電圧発生
回路１０６の出力電圧Ｖint が第２の遅延回路１０３及
び周辺回路１０７に各々電源電圧として供給される。周
辺回路１０７は遅延回路を備えており、該遅延回路は各
々Ｐ型及びＮ型の２個のＭＯＳＦＥＴのみで構成された
複数段のインバータからなる通常のインバータチェイン
で構成されている。各インバータには、定電圧発生回路
１０６の出力電圧Ｖint がそれぞれ電源電圧として供給
されている。
【０１２９】この構成によれば、第１の遅延回路１０２
の遅延時間τ1 と第２の遅延回路１０３の遅延時間τ2
との差が認められなくなるまで定電圧発生回路１０６の
出力電圧Ｖint を変更することにより、該電圧を電源と
した周辺回路１０７中のインバータチェインの遅延時間
が補正される。つまり、通常のインバータチェインで構
成された遅延回路を周辺回路１０７に用いているにもか
かわらず該遅延回路に小さい温度依存性の遅延特性を実
現でき、前記従来のＣＲ遅延回路を用いる場合に比べて
周辺回路１０７のレイアウト面積が低減される。なお、
パルス発生回路１０１の温度特性が問題になる場合に
は、温度依存性の小さい外部からのパルス信号を直接第
１及び第２の遅延回路１０２，１０３に入力してもよ
い。
の遅延時間τ1 と第２の遅延回路１０３の遅延時間τ2
との差が認められなくなるまで定電圧発生回路１０６の
出力電圧Ｖint を変更することにより、該電圧を電源と
した周辺回路１０７中のインバータチェインの遅延時間
が補正される。つまり、通常のインバータチェインで構
成された遅延回路を周辺回路１０７に用いているにもか
かわらず該遅延回路に小さい温度依存性の遅延特性を実
現でき、前記従来のＣＲ遅延回路を用いる場合に比べて
周辺回路１０７のレイアウト面積が低減される。なお、
パルス発生回路１０１の温度特性が問題になる場合に
は、温度依存性の小さい外部からのパルス信号を直接第
１及び第２の遅延回路１０２，１０３に入力してもよ
い。
【０１３０】次に、図２６中の遅延時間差検出回路１０
４、制御回路１０５及び定電圧発生回路１０６の詳細構
成について順次説明する。
４、制御回路１０５及び定電圧発生回路１０６の詳細構
成について順次説明する。
【０１３１】図２７に遅延時間差検出回路１０４の構成
を示す。第１の遅延回路１０２の出力信号Ｓ1 と第２の
遅延回路１０３の出力信号Ｓ2 とを入力信号とする遅延
時間差検出回路１０４は、第１の遅延回路部１１１ａ，
１１１ｂと、第１のＮＡＮＤ回路１１２ａ，１１２ｂ
と、第２のＮＡＮＤ回路１１３ａ，１１３ｂと、第３の
ＮＡＮＤ回路１１４と、第２の遅延回路部１１５ａ，１
１５ｂと、第４のＮＡＮＤ回路１１６ａ，１１６ｂとに
よって構成されている。第１の遅延回路部１１１ａ，１
１１ｂは、各々入力信号Ｓ1 ，Ｓ2 を遅延させるための
互いに同数かつ奇数段のインバータによって構成された
ものである。第１のＮＡＮＤ回路１１２ａ，１１２ｂ
は、入力信号Ｓ1 ，Ｓ2 と、第１の遅延回路部１１１
ａ，１１１ｂの出力信号とをそれぞれ入力とする。第２
のＮＡＮＤ回路１１３ａ，１１３ｂは、入力信号Ｓ1 ，
Ｓ2 と、第１のＮＡＮＤ回路１１２ａ，１１２ｂの出力
信号Ｓ3，Ｓ4 を各々反転させた信号とをそれぞれ入力
とする。第３のＮＡＮＤ回路１１４は、第２のＮＡＮＤ
回路１１３ａ，１１３ｂの出力信号Ｓ5 ，Ｓ6 を各々反
転させた信号をそれぞれ入力とする。第２の遅延回路部
１１５ａ，１１５ｂは、各々第３のＮＡＮＤ回路１１４
の入力信号を遅延させるための互いに同数かつ偶数段の
インバータによって構成されたものである。第４のＮＡ
ＮＤ回路１１６ａ，１１６ｂは、第２の遅延回路部１１
５ａ，１１５ｂの各々の出力信号と、第３のＮＡＮＤ回
路１１４の出力信号Ｓ7 とをそれぞれ入力とする。第４
のＮＡＮＤ回路１１６ａ，１１６ｂから、各々第１及び
第２の検出信号Ｓ8 ，Ｓ9 が前記促進信号及び抑制信号
として出力される。
を示す。第１の遅延回路１０２の出力信号Ｓ1 と第２の
遅延回路１０３の出力信号Ｓ2 とを入力信号とする遅延
時間差検出回路１０４は、第１の遅延回路部１１１ａ，
１１１ｂと、第１のＮＡＮＤ回路１１２ａ，１１２ｂ
と、第２のＮＡＮＤ回路１１３ａ，１１３ｂと、第３の
ＮＡＮＤ回路１１４と、第２の遅延回路部１１５ａ，１
１５ｂと、第４のＮＡＮＤ回路１１６ａ，１１６ｂとに
よって構成されている。第１の遅延回路部１１１ａ，１
１１ｂは、各々入力信号Ｓ1 ，Ｓ2 を遅延させるための
互いに同数かつ奇数段のインバータによって構成された
ものである。第１のＮＡＮＤ回路１１２ａ，１１２ｂ
は、入力信号Ｓ1 ，Ｓ2 と、第１の遅延回路部１１１
ａ，１１１ｂの出力信号とをそれぞれ入力とする。第２
のＮＡＮＤ回路１１３ａ，１１３ｂは、入力信号Ｓ1 ，
Ｓ2 と、第１のＮＡＮＤ回路１１２ａ，１１２ｂの出力
信号Ｓ3，Ｓ4 を各々反転させた信号とをそれぞれ入力
とする。第３のＮＡＮＤ回路１１４は、第２のＮＡＮＤ
回路１１３ａ，１１３ｂの出力信号Ｓ5 ，Ｓ6 を各々反
転させた信号をそれぞれ入力とする。第２の遅延回路部
１１５ａ，１１５ｂは、各々第３のＮＡＮＤ回路１１４
の入力信号を遅延させるための互いに同数かつ偶数段の
インバータによって構成されたものである。第４のＮＡ
ＮＤ回路１１６ａ，１１６ｂは、第２の遅延回路部１１
５ａ，１１５ｂの各々の出力信号と、第３のＮＡＮＤ回
路１１４の出力信号Ｓ7 とをそれぞれ入力とする。第４
のＮＡＮＤ回路１１６ａ，１１６ｂから、各々第１及び
第２の検出信号Ｓ8 ，Ｓ9 が前記促進信号及び抑制信号
として出力される。
【０１３２】図２８（ａ）〜（ｉ）に、τ1 ＜τ2 の場
合の遅延時間差検出回路１０４の動作波形図を示す。第
１の遅延回路部１１１ａ，１１１ｂ及び第１のＮＡＮＤ
回路１１２ａ，１１２ｂによって、入力信号Ｓ1 ，Ｓ2
の各々から互いに同じパルス幅を持ったＳ3 ，Ｓ4 が生
成される。Ｓ3 ，Ｓ4 は、第２のＮＡＮＤ回路１１３
ａ，１１３ｂによって、立ち下がりタイミングの揃った
信号Ｓ5 ，Ｓ6 へと変えられる。第３のＮＡＮＤ回路１
１４は、Ｓ5 ，Ｓ6 のうちのパルス幅の小さい方の信号
をＳ7 として選択する。第４のＮＡＮＤ回路１１６ａ，
１１６ｂは、Ｓ7を元にして第１及び第２の検出信号Ｓ8
，Ｓ9 を出力する。この際、第２の遅延回路１０３の
遅延時間τ2 が第１の遅延回路１０２の遅延時間τ1 よ
り大きいことを反映して第２の検出信号Ｓ9 のパルス幅
が第１の検出信号Ｓ8 のパルス幅より大きくなり、かつ
そのパルス幅の差Δｘは入力信号Ｓ1 ，Ｓ2 の遅延時間
差δに比例する。ただし、該第１及び第２の検出信号Ｓ
8 ，Ｓ9 の立ち上がりタイミングは揃っている。
合の遅延時間差検出回路１０４の動作波形図を示す。第
１の遅延回路部１１１ａ，１１１ｂ及び第１のＮＡＮＤ
回路１１２ａ，１１２ｂによって、入力信号Ｓ1 ，Ｓ2
の各々から互いに同じパルス幅を持ったＳ3 ，Ｓ4 が生
成される。Ｓ3 ，Ｓ4 は、第２のＮＡＮＤ回路１１３
ａ，１１３ｂによって、立ち下がりタイミングの揃った
信号Ｓ5 ，Ｓ6 へと変えられる。第３のＮＡＮＤ回路１
１４は、Ｓ5 ，Ｓ6 のうちのパルス幅の小さい方の信号
をＳ7 として選択する。第４のＮＡＮＤ回路１１６ａ，
１１６ｂは、Ｓ7を元にして第１及び第２の検出信号Ｓ8
，Ｓ9 を出力する。この際、第２の遅延回路１０３の
遅延時間τ2 が第１の遅延回路１０２の遅延時間τ1 よ
り大きいことを反映して第２の検出信号Ｓ9 のパルス幅
が第１の検出信号Ｓ8 のパルス幅より大きくなり、かつ
そのパルス幅の差Δｘは入力信号Ｓ1 ，Ｓ2 の遅延時間
差δに比例する。ただし、該第１及び第２の検出信号Ｓ
8 ，Ｓ9 の立ち上がりタイミングは揃っている。
【０１３３】逆にτ1 ＞τ2 の場合には、図示を省略す
るが、同一時刻に立ち上がる第１及び第２の検出信号Ｓ
8 ，Ｓ9 が遅延時間差検出回路１０４から出力され、し
かも第２の検出信号Ｓ9 のパルス幅が第１の検出信号Ｓ
8 のパルス幅より小さくされる。後述のとおり、第２の
検出信号Ｓ9 のパルス幅の方が大きい場合には定電圧発
生回路１０６の出力電圧Ｖint を上昇させるように、第
１の検出信号Ｓ8 のパルス幅の方が大きい場合には該Ｖ
int を低下させるように作用するのである。
るが、同一時刻に立ち上がる第１及び第２の検出信号Ｓ
8 ，Ｓ9 が遅延時間差検出回路１０４から出力され、し
かも第２の検出信号Ｓ9 のパルス幅が第１の検出信号Ｓ
8 のパルス幅より小さくされる。後述のとおり、第２の
検出信号Ｓ9 のパルス幅の方が大きい場合には定電圧発
生回路１０６の出力電圧Ｖint を上昇させるように、第
１の検出信号Ｓ8 のパルス幅の方が大きい場合には該Ｖ
int を低下させるように作用するのである。
【０１３４】図２９に制御回路１０５の構成を示す。遅
延時間差検出回路１０４からの第１及び第２の検出信号
Ｓ8 ，Ｓ9 に加えてＬＯＡＤ信号及びＲＥＳＥＴ信号を
入力信号とする制御回路１０５は、Ｍ段の双方向シフト
レジスタとして構成されている。該シフトレジスタの各
段は、第１及び第２のラッチ回路１２１，１２２と、各
々Ｎ型ＭＯＳＦＥＴで構成された第１〜第４のスイッチ
ング素子とを備えている。第１のスイッチング素子１２
３は、第１のラッチ回路１２１の出力側と第２のラッチ
回路１２２の入力側との間に介在し、ゲートにＬＯＡＤ
信号が印加される。第２のスイッチング素子１２４は、
第１のラッチ回路１２１の入力側と隣接下段の第２のラ
ッチ回路１２２の出力側との間に介在し、ゲートに第１
の検出信号Ｓ8 が印加される。第３のスイッチング素子
１２５は、第１のラッチ回路１２１の入力側と隣接上段
の第２のラッチ回路１２２の出力側との間に介在し、ゲ
ートに第２の検出信号Ｓ9 が印加される。第４のスイッ
チング素子１２６は、上半の段では第１のラッチ回路１
２１の入力側と電源線（ＶCC：外部電源電圧レベル）と
の間に、下半の段では第１のラッチ回路１２１の入力側
と接地線（ＶSS：接地電位）との間に各々介在し、ゲー
トにＲＥＳＥＴ信号が印加される。
延時間差検出回路１０４からの第１及び第２の検出信号
Ｓ8 ，Ｓ9 に加えてＬＯＡＤ信号及びＲＥＳＥＴ信号を
入力信号とする制御回路１０５は、Ｍ段の双方向シフト
レジスタとして構成されている。該シフトレジスタの各
段は、第１及び第２のラッチ回路１２１，１２２と、各
々Ｎ型ＭＯＳＦＥＴで構成された第１〜第４のスイッチ
ング素子とを備えている。第１のスイッチング素子１２
３は、第１のラッチ回路１２１の出力側と第２のラッチ
回路１２２の入力側との間に介在し、ゲートにＬＯＡＤ
信号が印加される。第２のスイッチング素子１２４は、
第１のラッチ回路１２１の入力側と隣接下段の第２のラ
ッチ回路１２２の出力側との間に介在し、ゲートに第１
の検出信号Ｓ8 が印加される。第３のスイッチング素子
１２５は、第１のラッチ回路１２１の入力側と隣接上段
の第２のラッチ回路１２２の出力側との間に介在し、ゲ
ートに第２の検出信号Ｓ9 が印加される。第４のスイッ
チング素子１２６は、上半の段では第１のラッチ回路１
２１の入力側と電源線（ＶCC：外部電源電圧レベル）と
の間に、下半の段では第１のラッチ回路１２１の入力側
と接地線（ＶSS：接地電位）との間に各々介在し、ゲー
トにＲＥＳＥＴ信号が印加される。
【０１３５】この構成によれば、まずＲＥＳＥＴ信号に
より全段の第４のスイッチング素子１２４が開かれ、ま
たＬＯＡＤ信号のパルスにより全段の第１のスイッチン
グ素子１２３が開かれる。これにより全段の第１及び第
２のラッチ回路１２１，１２２の初期設定が行われ、上
半の段の第２のラッチ回路１２２からはＨｉｇｈの論理
信号が、下半の段のラッチ回路１２２からはＬｏｗの論
理信号が各々出力される。第２のラッチ回路１２２に保
持された該Ｍ個の論理信号は、定電圧発生回路１０６へ
の制御信号Ｃの初期信号となる。
より全段の第４のスイッチング素子１２４が開かれ、ま
たＬＯＡＤ信号のパルスにより全段の第１のスイッチン
グ素子１２３が開かれる。これにより全段の第１及び第
２のラッチ回路１２１，１２２の初期設定が行われ、上
半の段の第２のラッチ回路１２２からはＨｉｇｈの論理
信号が、下半の段のラッチ回路１２２からはＬｏｗの論
理信号が各々出力される。第２のラッチ回路１２２に保
持された該Ｍ個の論理信号は、定電圧発生回路１０６へ
の制御信号Ｃの初期信号となる。
【０１３６】ＲＥＳＥＴ信号の解除後、遅延時間差検出
回路１０４から立ち上がりタイミングの揃った第１及び
第２の検出信号Ｓ8 ，Ｓ9 が供給される。この際、例え
ば図２８（ｈ）及び（ｉ）に示すようにτ1 ＜τ2 であ
ることを反映して第２の検出信号Ｓ9 のパルス幅が第１
の検出信号Ｓ8 のパルス幅より大きくなっている場合に
は、第１の検出信号Ｓ8 の方が先にＬｏｗ状態に遷移す
るので、上半の段のうちの最下段の第２のラッチ回路１
２２の出力がＬｏｗの論理信号に変えられる。すなわ
ち、τ1 ＜τ2 の場合には、ＬＯＡＤ信号のパルスが順
次供給されるにつれて、制御信号Ｃを構成するＭ個の論
理信号のうちのＬｏｗ信号の数が増えていく。逆にτ1
＞τ2 の場合には、Ｈｉｇｈの論理信号の数が増えてい
く。
回路１０４から立ち上がりタイミングの揃った第１及び
第２の検出信号Ｓ8 ，Ｓ9 が供給される。この際、例え
ば図２８（ｈ）及び（ｉ）に示すようにτ1 ＜τ2 であ
ることを反映して第２の検出信号Ｓ9 のパルス幅が第１
の検出信号Ｓ8 のパルス幅より大きくなっている場合に
は、第１の検出信号Ｓ8 の方が先にＬｏｗ状態に遷移す
るので、上半の段のうちの最下段の第２のラッチ回路１
２２の出力がＬｏｗの論理信号に変えられる。すなわ
ち、τ1 ＜τ2 の場合には、ＬＯＡＤ信号のパルスが順
次供給されるにつれて、制御信号Ｃを構成するＭ個の論
理信号のうちのＬｏｗ信号の数が増えていく。逆にτ1
＞τ2 の場合には、Ｈｉｇｈの論理信号の数が増えてい
く。
【０１３７】図３０に定電圧発生回路１０６の構成を示
す。制御回路１０５からの制御信号Ｃを入力信号とする
定電圧発生回路１０６は、図８の構成と同様に、基準電
位発生回路１３１と、コンパレータ回路１３２と、ドラ
イバ回路１３３とを備えており、出力線１３４の電位
（Ｖint ：内部降圧レベル）を制御信号Ｃに応じて変更
できるように構成されている。基準電位発生回路１３１
は、基準電位線としての接地線と出力ノード１３１ａと
の間に一定の電位差を発生させるための回路であって、
抵抗手段Ｒ、帰還手段Ｆ及びダイオード手段Ｄを備えた
ものである。抵抗手段Ｒを構成するように互いに直列接
続されたＭ個の抵抗素子は、電源線（ＶCC：外部電源電
圧レベル）と出力ノード１３１ａとの間に挿入されてい
る。しかも、各抵抗素子の両端子間を短絡できるように
その各々にＰ型ＭＯＳＦＥＴが並列接続されており、各
Ｐ型ＭＯＳＦＥＴのゲートに制御回路１０５からの制御
信号Ｃを構成するＭ個の論理信号がそれぞれ印加され
る。帰還手段Ｆを構成するＮ型ＭＯＳＦＥＴは、ゲート
が出力ノード１３１ａに接続され、かつソースが接地線
（ＶSS：接地電位）に接続されている。また、ダイオー
ド手段Ｄを構成するように互いに直列接続された他の３
つのＮ型ＭＯＳＦＥＴは、帰還手段ＦのＮ型ＭＯＳＦＥ
Ｔのドレインと出力ノード１３１ａとの間に挿入されて
いる。コンパレータ回路１３２は、カレントミラー型の
差動増幅器として２個のＰ型ＭＯＳＦＥＴと２個のＮ型
ＭＯＳＦＥＴとで構成されており、基準電位発生回路１
３１の出力ノード１３１ａの電位と出力線１３４の電位
とを比較する。出力線１３４を駆動するためのドライバ
回路１３３は、コンパレータ回路１３２の出力がゲート
に印加されたＰ型ＭＯＳＦＥＴと、ノーマリ・オンのＮ
型ＭＯＳＦＥＴとで構成されている。
す。制御回路１０５からの制御信号Ｃを入力信号とする
定電圧発生回路１０６は、図８の構成と同様に、基準電
位発生回路１３１と、コンパレータ回路１３２と、ドラ
イバ回路１３３とを備えており、出力線１３４の電位
（Ｖint ：内部降圧レベル）を制御信号Ｃに応じて変更
できるように構成されている。基準電位発生回路１３１
は、基準電位線としての接地線と出力ノード１３１ａと
の間に一定の電位差を発生させるための回路であって、
抵抗手段Ｒ、帰還手段Ｆ及びダイオード手段Ｄを備えた
ものである。抵抗手段Ｒを構成するように互いに直列接
続されたＭ個の抵抗素子は、電源線（ＶCC：外部電源電
圧レベル）と出力ノード１３１ａとの間に挿入されてい
る。しかも、各抵抗素子の両端子間を短絡できるように
その各々にＰ型ＭＯＳＦＥＴが並列接続されており、各
Ｐ型ＭＯＳＦＥＴのゲートに制御回路１０５からの制御
信号Ｃを構成するＭ個の論理信号がそれぞれ印加され
る。帰還手段Ｆを構成するＮ型ＭＯＳＦＥＴは、ゲート
が出力ノード１３１ａに接続され、かつソースが接地線
（ＶSS：接地電位）に接続されている。また、ダイオー
ド手段Ｄを構成するように互いに直列接続された他の３
つのＮ型ＭＯＳＦＥＴは、帰還手段ＦのＮ型ＭＯＳＦＥ
Ｔのドレインと出力ノード１３１ａとの間に挿入されて
いる。コンパレータ回路１３２は、カレントミラー型の
差動増幅器として２個のＰ型ＭＯＳＦＥＴと２個のＮ型
ＭＯＳＦＥＴとで構成されており、基準電位発生回路１
３１の出力ノード１３１ａの電位と出力線１３４の電位
とを比較する。出力線１３４を駆動するためのドライバ
回路１３３は、コンパレータ回路１３２の出力がゲート
に印加されたＰ型ＭＯＳＦＥＴと、ノーマリ・オンのＮ
型ＭＯＳＦＥＴとで構成されている。
【０１３８】この構成によれば、τ1 ＜τ2 であること
を反映して制御回路１０５からの制御信号ＣのうちのＬ
ｏｗの論理信号の数が増えると、基準電位発生回路１３
１の出力ノード１３１ａの電位が上昇する結果、第２の
遅延回路１０３の遅延時間τ2 を小さくするように出力
電圧Ｖint が上昇する。逆にτ1 ＞τ2 の場合には、Ｈ
ｉｇｈの論理信号の数が増えることにより、第２の遅延
回路１０３の遅延時間τ2 を大きくするように出力電圧
Ｖint が低下する。つまり、第１及び第２の遅延回路１
０２，１０３の遅延時間差を解消するように出力電圧Ｖ
int が変更されるのである。
を反映して制御回路１０５からの制御信号ＣのうちのＬ
ｏｗの論理信号の数が増えると、基準電位発生回路１３
１の出力ノード１３１ａの電位が上昇する結果、第２の
遅延回路１０３の遅延時間τ2 を小さくするように出力
電圧Ｖint が上昇する。逆にτ1 ＞τ2 の場合には、Ｈ
ｉｇｈの論理信号の数が増えることにより、第２の遅延
回路１０３の遅延時間τ2 を大きくするように出力電圧
Ｖint が低下する。つまり、第１及び第２の遅延回路１
０２，１０３の遅延時間差を解消するように出力電圧Ｖ
int が変更されるのである。
【０１３９】 (2) 実施例６．２（遅延時間補正回路を備えた半導体集
積回路：論理和型の遅延時間差検出回路） 図３１の構成は、第１の遅延回路から出力される１つの
信号と、第２の遅延回路から出力される互いの間に位相
差を持った２つの信号とを利用して遅延時間差の有無を
検出するものである。同図において、１４１はパルス発
生回路、１４２は第１の遅延回路、１４３は第２の遅延
回路、１４４は遅延時間差検出回路、１４５は制御回
路、１４６は定電圧発生回路、１４７は周辺回路であっ
て、図２６中の１０１〜１０７で示される回路ブロック
に各々相当する。
積回路：論理和型の遅延時間差検出回路） 図３１の構成は、第１の遅延回路から出力される１つの
信号と、第２の遅延回路から出力される互いの間に位相
差を持った２つの信号とを利用して遅延時間差の有無を
検出するものである。同図において、１４１はパルス発
生回路、１４２は第１の遅延回路、１４３は第２の遅延
回路、１４４は遅延時間差検出回路、１４５は制御回
路、１４６は定電圧発生回路、１４７は周辺回路であっ
て、図２６中の１０１〜１０７で示される回路ブロック
に各々相当する。
【０１４０】第２の遅延回路１４３は、（ｎ＋２）段又
はそれ以上の段数のインバータからなる通常のインバー
タチェインで構成されている。このうち基準信号として
のｎ段目のインバータの出力信号Ｔ4 で第２の遅延回路
１４３の遅延時間τ2 が規定されており、基準温度にお
ける遅延時間τ2 が第１の遅延回路１４２の遅延時間τ
1 と一致するように、第１及び第２の遅延回路１４２，
１４３の各々の遅延特性の温度依存性が設定されてい
る。第１の遅延回路１４２からは１つの出力信号Ｔ1 の
みが取り出されるのに対して、第２の遅延回路１４３か
らは（ｎ−２）段目のインバータの出力信号Ｔ2 （補助
出力信号）と、（ｎ−１）段目のインバータの出力信号
Ｔ3 （第１の出力信号）と、（ｎ＋１）段目のインバー
タの出力信号Ｔ5 （第２の出力信号）との３つの信号が
出力される。
はそれ以上の段数のインバータからなる通常のインバー
タチェインで構成されている。このうち基準信号として
のｎ段目のインバータの出力信号Ｔ4 で第２の遅延回路
１４３の遅延時間τ2 が規定されており、基準温度にお
ける遅延時間τ2 が第１の遅延回路１４２の遅延時間τ
1 と一致するように、第１及び第２の遅延回路１４２，
１４３の各々の遅延特性の温度依存性が設定されてい
る。第１の遅延回路１４２からは１つの出力信号Ｔ1 の
みが取り出されるのに対して、第２の遅延回路１４３か
らは（ｎ−２）段目のインバータの出力信号Ｔ2 （補助
出力信号）と、（ｎ−１）段目のインバータの出力信号
Ｔ3 （第１の出力信号）と、（ｎ＋１）段目のインバー
タの出力信号Ｔ5 （第２の出力信号）との３つの信号が
出力される。
【０１４１】遅延時間差検出回路１４４は、３入力のＮ
ＯＲ回路１５１と、第１のインバータ１５２と、第１の
ラッチ回路１５３と、Ｎ型ＭＯＳＦＥＴで構成された第
１のスイッチング素子１５４と、ＮＡＮＤ回路１５５
と、第２のインバータ１５６と、Ｐ型ＭＯＳＦＥＴで構
成された第２のスイッチング素子１５７と、第２のラッ
チ回路１５８とを備えている。ＮＯＲ回路１５１は、第
１の遅延回路１４２の出力信号Ｔ1 と、第２の遅延回路
１４３の第１及び第２の出力信号Ｔ3 ，Ｔ5 とを入力信
号とする。第１のインバータ１５２は、ＮＯＲ回路１５
１の出力信号を反転させた信号を第１のラッチ回路１５
３の入力側に供給する。第１のスイッチング素子１５４
は、第１のラッチ回路１５３の出力側と接地線との間に
介在しており、該第１のラッチ回路１５３を初期化する
ようにゲートに第２の遅延回路１４３の第２の出力信号
Ｔ5 が印加される。ＮＡＮＤ回路１５５は、第１のラッ
チ回路１５３の出力信号と、第２の遅延回路１４３の補
助出力信号Ｔ2 を第２のインバータ１５６で反転させた
信号とを入力信号として、第１の遅延回路１４２の遅延
時間τ1 と第２の遅延回路１４３の遅延時間τ2 との差
の有無を示す第１の検出信号Ｔ6 を出力するものであ
る。第２のスイッチング素子１５７は、第１の遅延回路
１４２の出力側と第２のラッチ回路１５８の入力側との
間に介在しており、ゲートに第２の遅延回路１４３から
の補助出力信号Ｔ2 が印加される。第２のラッチ回路１
５８は、第１及び第２の遅延回路１４２，１４３のうち
のいずれの遅延時間が大きいかを示す第２の検出信号Ｔ
7 を出力するものである。以上の構成を備えた遅延時間
差検出回路１４４から出力される第１及び第２の検出信
号Ｔ6 ，Ｔ7 は、前記促進信号及び抑制信号として制御
回路１４５に供給される。
ＯＲ回路１５１と、第１のインバータ１５２と、第１の
ラッチ回路１５３と、Ｎ型ＭＯＳＦＥＴで構成された第
１のスイッチング素子１５４と、ＮＡＮＤ回路１５５
と、第２のインバータ１５６と、Ｐ型ＭＯＳＦＥＴで構
成された第２のスイッチング素子１５７と、第２のラッ
チ回路１５８とを備えている。ＮＯＲ回路１５１は、第
１の遅延回路１４２の出力信号Ｔ1 と、第２の遅延回路
１４３の第１及び第２の出力信号Ｔ3 ，Ｔ5 とを入力信
号とする。第１のインバータ１５２は、ＮＯＲ回路１５
１の出力信号を反転させた信号を第１のラッチ回路１５
３の入力側に供給する。第１のスイッチング素子１５４
は、第１のラッチ回路１５３の出力側と接地線との間に
介在しており、該第１のラッチ回路１５３を初期化する
ようにゲートに第２の遅延回路１４３の第２の出力信号
Ｔ5 が印加される。ＮＡＮＤ回路１５５は、第１のラッ
チ回路１５３の出力信号と、第２の遅延回路１４３の補
助出力信号Ｔ2 を第２のインバータ１５６で反転させた
信号とを入力信号として、第１の遅延回路１４２の遅延
時間τ1 と第２の遅延回路１４３の遅延時間τ2 との差
の有無を示す第１の検出信号Ｔ6 を出力するものであ
る。第２のスイッチング素子１５７は、第１の遅延回路
１４２の出力側と第２のラッチ回路１５８の入力側との
間に介在しており、ゲートに第２の遅延回路１４３から
の補助出力信号Ｔ2 が印加される。第２のラッチ回路１
５８は、第１及び第２の遅延回路１４２，１４３のうち
のいずれの遅延時間が大きいかを示す第２の検出信号Ｔ
7 を出力するものである。以上の構成を備えた遅延時間
差検出回路１４４から出力される第１及び第２の検出信
号Ｔ6 ，Ｔ7 は、前記促進信号及び抑制信号として制御
回路１４５に供給される。
【０１４２】図３２（ａ）〜（ｇ）にτ1 ＞τ2 の場合
の遅延時間差検出回路１４４の動作波形図を示す。図３
３（ａ）〜（ｇ）は、τ1 ＜τ2 の場合の同様の図であ
る。まず、第１のラッチ回路１５３の出力は、第２の遅
延回路１４３の第２の出力信号Ｔ5 がＨｉｇｈになるこ
とによって第１のスイッチング素子１５４がオン状態と
なった時点で、Ｌｏｗに初期化される。この結果、第１
の検出信号Ｔ6 はＨｉｇｈとなる。第１の遅延回路１４
２の出力信号Ｔ1 と第２の遅延回路１４３の第１及び第
２の出力信号Ｔ3 ，Ｔ5 とが同時にＬｏｗになる期間が
ある場合には、ＮＯＲ回路１５１により第１の遅延回路
１４２の遅延時間τ1 と第２の遅延回路１４３の遅延時
間τ2 との間に差があるものと認識される結果、第１の
ラッチ回路１５３の出力がＬｏｗからＨｉｇｈへと遷移
する。したがって、図３２（ｆ）及び図３３（ｆ）に示
すように、第１の検出信号Ｔ6 がＬｏｗへと遷移する。
このようにして一旦Ｌｏｗへの遷移が生じた第１の検出
信号Ｔ6 は、第２の出力信号Ｔ5 がＨｉｇｈに遷移する
ことにより第１のスイッチング素子１５４が再びオン状
態になるまで、第１のラッチ回路１５３によってＬｏｗ
状態に保持される。ＮＯＲ回路１５１の３つの入力信号
Ｔ1 ，Ｔ3 ，Ｔ5 が同時にＬｏｗになることがない場合
には、第１の検出信号Ｔ6 は、一度もＬｏｗに遷移する
ことなくＨｉｇｈ状態に保持される。
の遅延時間差検出回路１４４の動作波形図を示す。図３
３（ａ）〜（ｇ）は、τ1 ＜τ2 の場合の同様の図であ
る。まず、第１のラッチ回路１５３の出力は、第２の遅
延回路１４３の第２の出力信号Ｔ5 がＨｉｇｈになるこ
とによって第１のスイッチング素子１５４がオン状態と
なった時点で、Ｌｏｗに初期化される。この結果、第１
の検出信号Ｔ6 はＨｉｇｈとなる。第１の遅延回路１４
２の出力信号Ｔ1 と第２の遅延回路１４３の第１及び第
２の出力信号Ｔ3 ，Ｔ5 とが同時にＬｏｗになる期間が
ある場合には、ＮＯＲ回路１５１により第１の遅延回路
１４２の遅延時間τ1 と第２の遅延回路１４３の遅延時
間τ2 との間に差があるものと認識される結果、第１の
ラッチ回路１５３の出力がＬｏｗからＨｉｇｈへと遷移
する。したがって、図３２（ｆ）及び図３３（ｆ）に示
すように、第１の検出信号Ｔ6 がＬｏｗへと遷移する。
このようにして一旦Ｌｏｗへの遷移が生じた第１の検出
信号Ｔ6 は、第２の出力信号Ｔ5 がＨｉｇｈに遷移する
ことにより第１のスイッチング素子１５４が再びオン状
態になるまで、第１のラッチ回路１５３によってＬｏｗ
状態に保持される。ＮＯＲ回路１５１の３つの入力信号
Ｔ1 ，Ｔ3 ，Ｔ5 が同時にＬｏｗになることがない場合
には、第１の検出信号Ｔ6 は、一度もＬｏｗに遷移する
ことなくＨｉｇｈ状態に保持される。
【０１４３】一方、図３２（ａ）及び（ｂ）に示すよう
に第２の遅延回路１４３の補助出力信号Ｔ2 がＨｉｇｈ
からＬｏｗへと遷移した時に第１の遅延回路１４２の出
力信号Ｔ1 がＨｉｇｈ状態であるならば、第２のラッチ
回路１５８は、第２の遅延回路１４３の遅延時間τ2 が
第１の遅延回路１４２の遅延時間τ1 よりも小さい（τ
1 ＞τ2 ）との判定を制御回路１４５に知らせるよう
に、第２の検出信号Ｔ7をＬｏｗに設定する。これとは
逆に、図３３（ａ）及び（ｂ）に示すように補助出力信
号Ｔ2 がＨｉｇｈからＬｏｗへと遷移した時に第１の遅
延回路１４２の出力信号Ｔ1 がＬｏｗ状態であるなら
ば、τ1 ＜τ2 であることを示すように第２の検出信号
Ｔ7 がＨｉｇｈに設定される。
に第２の遅延回路１４３の補助出力信号Ｔ2 がＨｉｇｈ
からＬｏｗへと遷移した時に第１の遅延回路１４２の出
力信号Ｔ1 がＨｉｇｈ状態であるならば、第２のラッチ
回路１５８は、第２の遅延回路１４３の遅延時間τ2 が
第１の遅延回路１４２の遅延時間τ1 よりも小さい（τ
1 ＞τ2 ）との判定を制御回路１４５に知らせるよう
に、第２の検出信号Ｔ7をＬｏｗに設定する。これとは
逆に、図３３（ａ）及び（ｂ）に示すように補助出力信
号Ｔ2 がＨｉｇｈからＬｏｗへと遷移した時に第１の遅
延回路１４２の出力信号Ｔ1 がＬｏｗ状態であるなら
ば、τ1 ＜τ2 であることを示すように第２の検出信号
Ｔ7 がＨｉｇｈに設定される。
【０１４４】制御回路１４５は、第１の検出信号Ｔ6 と
してＬｏｗのパルスを受け取った時に第２の検出信号Ｔ
7 がτ1 ＞τ2 を示すＬｏｗ状態であるならば、定電圧
発生回路１４６に出力電圧Ｖint を低下させるように制
御信号Ｃを出力する。また、第１の検出信号Ｔ6 として
Ｌｏｗのパルスを受け取った時に第２の検出信号Ｔ7が
τ1 ＜τ2 を示すＨｉｇｈ状態であるならば、出力電圧
Ｖint を上昇させるような制御信号Ｃが出力される。第
１の検出信号Ｔ6 がＨｉｇｈ状態に保持されている場合
には、出力電圧Ｖint の変更が停止される。このように
して第１の遅延回路１４２の遅延時間τ1 と第２の遅延
回路１４３の遅延時間τ2 との差が認められなくなるま
で定電圧発生回路１４６の出力電圧Ｖint を変更するこ
とにより、該電圧を電源とした周辺回路１４７の遅延時
間が補正される。
してＬｏｗのパルスを受け取った時に第２の検出信号Ｔ
7 がτ1 ＞τ2 を示すＬｏｗ状態であるならば、定電圧
発生回路１４６に出力電圧Ｖint を低下させるように制
御信号Ｃを出力する。また、第１の検出信号Ｔ6 として
Ｌｏｗのパルスを受け取った時に第２の検出信号Ｔ7が
τ1 ＜τ2 を示すＨｉｇｈ状態であるならば、出力電圧
Ｖint を上昇させるような制御信号Ｃが出力される。第
１の検出信号Ｔ6 がＨｉｇｈ状態に保持されている場合
には、出力電圧Ｖint の変更が停止される。このように
して第１の遅延回路１４２の遅延時間τ1 と第２の遅延
回路１４３の遅延時間τ2 との差が認められなくなるま
で定電圧発生回路１４６の出力電圧Ｖint を変更するこ
とにより、該電圧を電源とした周辺回路１４７の遅延時
間が補正される。
【０１４５】図３１の構成によれば、第２の遅延回路１
４３中の（ｎ−１）段目のインバータの出力信号Ｔ3
と、（ｎ＋１）段目のインバータの出力信号Ｔ5 とを各
々第１の遅延回路１４２の出力信号Ｔ1 に対する参照信
号として利用したので、ある範囲の不感帯を以て遅延時
間差の有無が検出される。この結果、定電圧発生回路１
４６の出力電圧Ｖint のふらつきを防止できる。なお、
不感帯の幅は、第２の遅延回路１４３からの２つの参照
信号の取り方により、任意に変更可能である。また、第
２のスイッチング素子１５７のオン・オフ制御に用いら
れる補助出力信号は、第１の検出信号Ｔ6 のパルス出力
タイミングで第２の検出信号Ｔ7 の論理レベルを設定で
きる限り、（ｎ−２）段目のインバータの出力信号Ｔ2
に限定されない。
４３中の（ｎ−１）段目のインバータの出力信号Ｔ3
と、（ｎ＋１）段目のインバータの出力信号Ｔ5 とを各
々第１の遅延回路１４２の出力信号Ｔ1 に対する参照信
号として利用したので、ある範囲の不感帯を以て遅延時
間差の有無が検出される。この結果、定電圧発生回路１
４６の出力電圧Ｖint のふらつきを防止できる。なお、
不感帯の幅は、第２の遅延回路１４３からの２つの参照
信号の取り方により、任意に変更可能である。また、第
２のスイッチング素子１５７のオン・オフ制御に用いら
れる補助出力信号は、第１の検出信号Ｔ6 のパルス出力
タイミングで第２の検出信号Ｔ7 の論理レベルを設定で
きる限り、（ｎ−２）段目のインバータの出力信号Ｔ2
に限定されない。
【０１４６】 (3) 実施例６．３（遅延時間補正回路を備えた半導体集
積回路：フリップフロップ型の遅延時間差検出回路） 図３４の構成は、第１の遅延回路から出力される１つの
信号と、第２の遅延回路から出力される他の１つの信号
とを利用して遅延時間差の有無を検出するものである。
同図において、１６１はパルス発生回路、１６２は第１
の遅延回路、１６３は第２の遅延回路、１６４は遅延時
間差検出回路、１６５は制御回路、１６６は定電圧発生
回路、１６７は周辺回路であって、図２６中の１０１〜
１０７で示される回路ブロックに各々相当する。
積回路：フリップフロップ型の遅延時間差検出回路） 図３４の構成は、第１の遅延回路から出力される１つの
信号と、第２の遅延回路から出力される他の１つの信号
とを利用して遅延時間差の有無を検出するものである。
同図において、１６１はパルス発生回路、１６２は第１
の遅延回路、１６３は第２の遅延回路、１６４は遅延時
間差検出回路、１６５は制御回路、１６６は定電圧発生
回路、１６７は周辺回路であって、図２６中の１０１〜
１０７で示される回路ブロックに各々相当する。
【０１４７】遅延時間差検出回路１６４は、フリップフ
ロップ１６８と、単安定マルチバイブレータ１６９とを
備えている。フリップフロップ１６８は、２つのＮＡＮ
Ｄ回路で構成されており、第１及び第２の遅延回路１６
２，１６３の各々の出力信号Ｕ1 ，Ｕ2 を入力信号とし
て、第１及び第２の遅延回路１６２，１６３のうちのい
ずれの遅延時間が大きいかを示す第１の検出信号Ｕ3 を
出力するものである。単安定マルチバイブレータ１６９
は、２つのＮＯＲ回路と３つのインバータとで構成され
ており、第１及び第２の遅延回路１６２，１６３の各々
の出力信号Ｕ1，Ｕ2 を入力信号として、第１の遅延回
路１４２の遅延時間τ1 と第２の遅延回路１４３の遅延
時間τ2 との差の有無を示す第２の検出信号Ｕ4 を出力
するものである。このような構成を備えた遅延時間差検
出回路１６４から出力される第１及び第２の検出信号Ｕ
3 ，Ｕ4 は、前記促進信号及び抑制信号として制御回路
１６５に供給される。
ロップ１６８と、単安定マルチバイブレータ１６９とを
備えている。フリップフロップ１６８は、２つのＮＡＮ
Ｄ回路で構成されており、第１及び第２の遅延回路１６
２，１６３の各々の出力信号Ｕ1 ，Ｕ2 を入力信号とし
て、第１及び第２の遅延回路１６２，１６３のうちのい
ずれの遅延時間が大きいかを示す第１の検出信号Ｕ3 を
出力するものである。単安定マルチバイブレータ１６９
は、２つのＮＯＲ回路と３つのインバータとで構成され
ており、第１及び第２の遅延回路１６２，１６３の各々
の出力信号Ｕ1，Ｕ2 を入力信号として、第１の遅延回
路１４２の遅延時間τ1 と第２の遅延回路１４３の遅延
時間τ2 との差の有無を示す第２の検出信号Ｕ4 を出力
するものである。このような構成を備えた遅延時間差検
出回路１６４から出力される第１及び第２の検出信号Ｕ
3 ，Ｕ4 は、前記促進信号及び抑制信号として制御回路
１６５に供給される。
【０１４８】図３５（ａ）〜（ｄ）にτ1 ＞τ2 の場合
の遅延時間差検出回路１６４の動作波形図を示す。図３
６（ａ）〜（ｄ）は、τ1 ＜τ2 の場合の同様の図であ
る。２つの入力信号Ｕ1 ，Ｕ2 がともにＬｏｗの時に
は、フリップフロップ１６８により、第１の検出信号Ｕ
3 がＨｉｇｈ状態とされる。図３５（ａ）及び（ｂ）に
示すようにＵ2 がＵ1 よりも早くＨｉｇｈに遷移した場
合には、この時点では第１の検出信号Ｕ3 がＨｉｇｈ状
態を維持する。これとは逆に図３６（ａ）及び（ｂ）に
示すようにＵ1 がＵ2 よりも早くＨｉｇｈに遷移した場
合には、フリップフロップ１６８の増幅機能により、こ
の時点で第１の検出信号Ｕ3 がＬｏｗへと急速に遷移す
る。一方、単安定マルチバイブレータ１６９は、制御回
路１６５の活性化のタイミングを決めるように、２つの
入力信号Ｕ1 ，Ｕ2 のうち早くＨｉｇｈに遷移した方の
信号の立ち上がり時点から一定幅のＨｉｇｈのパルス信
号を第２の検出信号Ｕ4 として発生させる。すなわち、
図３４の遅延時間差検出回路１６４の構成によれば、フ
リップフロップ１６８と単安定マルチバイブレータ１６
９との利用により、第１及び第２の遅延回路１６２，１
６３の微小な遅延時間差を検出できる。
の遅延時間差検出回路１６４の動作波形図を示す。図３
６（ａ）〜（ｄ）は、τ1 ＜τ2 の場合の同様の図であ
る。２つの入力信号Ｕ1 ，Ｕ2 がともにＬｏｗの時に
は、フリップフロップ１６８により、第１の検出信号Ｕ
3 がＨｉｇｈ状態とされる。図３５（ａ）及び（ｂ）に
示すようにＵ2 がＵ1 よりも早くＨｉｇｈに遷移した場
合には、この時点では第１の検出信号Ｕ3 がＨｉｇｈ状
態を維持する。これとは逆に図３６（ａ）及び（ｂ）に
示すようにＵ1 がＵ2 よりも早くＨｉｇｈに遷移した場
合には、フリップフロップ１６８の増幅機能により、こ
の時点で第１の検出信号Ｕ3 がＬｏｗへと急速に遷移す
る。一方、単安定マルチバイブレータ１６９は、制御回
路１６５の活性化のタイミングを決めるように、２つの
入力信号Ｕ1 ，Ｕ2 のうち早くＨｉｇｈに遷移した方の
信号の立ち上がり時点から一定幅のＨｉｇｈのパルス信
号を第２の検出信号Ｕ4 として発生させる。すなわち、
図３４の遅延時間差検出回路１６４の構成によれば、フ
リップフロップ１６８と単安定マルチバイブレータ１６
９との利用により、第１及び第２の遅延回路１６２，１
６３の微小な遅延時間差を検出できる。
【０１４９】制御回路１６５は、第２の検出信号Ｕ4 と
してＨｉｇｈのパルスを受け取った時に第１の検出信号
Ｕ3 がτ1 ＞τ2 を示すＨｉｇｈ状態であるならば、定
電圧発生回路１６６に出力電圧Ｖint を低下させるよう
に制御信号Ｃを出力する。また、第２の検出信号Ｕ4 と
してＨｉｇｈのパルスを受け取った時に第１の検出信号
Ｕ3 がτ1 ＜τ2 を示すＬｏｗ状態であるならば、出力
電圧Ｖint を上昇させるような制御信号Ｃが出力され
る。遅延時間差がないために第２の検出信号Ｕ4がＬｏ
ｗ状態に保持されている場合には、出力電圧Ｖint の変
更が停止される。このようにして第１の遅延回路１６２
の遅延時間τ1 と第２の遅延回路１６３の遅延時間τ2
との差が認められなくなるまで定電圧発生回路１６６の
出力電圧Ｖint を変更することにより、該電圧を電源と
した周辺回路１６７の遅延時間が補正される。
してＨｉｇｈのパルスを受け取った時に第１の検出信号
Ｕ3 がτ1 ＞τ2 を示すＨｉｇｈ状態であるならば、定
電圧発生回路１６６に出力電圧Ｖint を低下させるよう
に制御信号Ｃを出力する。また、第２の検出信号Ｕ4 と
してＨｉｇｈのパルスを受け取った時に第１の検出信号
Ｕ3 がτ1 ＜τ2 を示すＬｏｗ状態であるならば、出力
電圧Ｖint を上昇させるような制御信号Ｃが出力され
る。遅延時間差がないために第２の検出信号Ｕ4がＬｏ
ｗ状態に保持されている場合には、出力電圧Ｖint の変
更が停止される。このようにして第１の遅延回路１６２
の遅延時間τ1 と第２の遅延回路１６３の遅延時間τ2
との差が認められなくなるまで定電圧発生回路１６６の
出力電圧Ｖint を変更することにより、該電圧を電源と
した周辺回路１６７の遅延時間が補正される。
【０１５０】 (4) 実施例６．４（遅延時間補正回路を備えた半導体集
積回路：リングオッシレータへの応用事例） 図３７の構成は、周辺回路中のリングオッシレータの遅
延を温度変化に応じて補正した例を示すものである。同
図において、１７１はパルス発生回路、１７２は第１の
遅延回路、１７３は第２の遅延回路、１７４は遅延時間
差検出回路、１７５は制御回路、１７６は定電圧発生回
路、１７７は周辺回路であって、図２６中の１０１〜１
０７で示される回路ブロックに各々相当する。ただし、
図３７の半導体集積回路中の周辺回路１７７は、４系統
のリングオッシレータを備えている。定電圧発生回路１
７６の出力電圧Ｖint は、第２の遅延回路１７３及び各
リングオッシレータに各々電源電圧として供給される。
積回路：リングオッシレータへの応用事例） 図３７の構成は、周辺回路中のリングオッシレータの遅
延を温度変化に応じて補正した例を示すものである。同
図において、１７１はパルス発生回路、１７２は第１の
遅延回路、１７３は第２の遅延回路、１７４は遅延時間
差検出回路、１７５は制御回路、１７６は定電圧発生回
路、１７７は周辺回路であって、図２６中の１０１〜１
０７で示される回路ブロックに各々相当する。ただし、
図３７の半導体集積回路中の周辺回路１７７は、４系統
のリングオッシレータを備えている。定電圧発生回路１
７６の出力電圧Ｖint は、第２の遅延回路１７３及び各
リングオッシレータに各々電源電圧として供給される。
【０１５１】各リングオッシレータは、２入力のＮＡＮ
Ｄ回路１７８ａ〜１７８ｄと、通常のインバータチェイ
ンで構成された遅延回路部１７９ａ〜１７９ｄとを備え
ている。ただし、第１のリングオッシレータの遅延回路
部１７９ａは８段、第２のリングオッシレータの遅延回
路部１７９ｂは６段、第３のリングオッシレータの遅延
回路部１７９ｃは４段、第４のリングオッシレータの遅
延回路部１７９ｄは２段のインバータからなる。すなわ
ち、各遅延回路部１７９ａ〜１７９ｄは、互いに異なる
遅延時間を有している。各遅延回路部１７９ａ〜１７９
ｄには、ＮＡＮＤ回路１７８ａ〜１７８ｄを介して入力
パルス信号が与えられる。また、各遅延回路部１７９ａ
〜１７９ｄの出力は、ＮＡＮＤ回路１７８ａ〜１７８ｄ
を介して該遅延回路部１７９ａ〜１７９ｄにフィードバ
ックされる。このようにして構成された４系統のリング
オッシレータの出力パルス信号の周波数は、各々ｆ、４
／３ｆ、２ｆ、４ｆである。
Ｄ回路１７８ａ〜１７８ｄと、通常のインバータチェイ
ンで構成された遅延回路部１７９ａ〜１７９ｄとを備え
ている。ただし、第１のリングオッシレータの遅延回路
部１７９ａは８段、第２のリングオッシレータの遅延回
路部１７９ｂは６段、第３のリングオッシレータの遅延
回路部１７９ｃは４段、第４のリングオッシレータの遅
延回路部１７９ｄは２段のインバータからなる。すなわ
ち、各遅延回路部１７９ａ〜１７９ｄは、互いに異なる
遅延時間を有している。各遅延回路部１７９ａ〜１７９
ｄには、ＮＡＮＤ回路１７８ａ〜１７８ｄを介して入力
パルス信号が与えられる。また、各遅延回路部１７９ａ
〜１７９ｄの出力は、ＮＡＮＤ回路１７８ａ〜１７８ｄ
を介して該遅延回路部１７９ａ〜１７９ｄにフィードバ
ックされる。このようにして構成された４系統のリング
オッシレータの出力パルス信号の周波数は、各々ｆ、４
／３ｆ、２ｆ、４ｆである。
【０１５２】この構成によれば、周辺回路１７７中の４
系統のリングオッシレータの各々に電源電圧として供給
される定電圧発生回路１７６の出力電圧Ｖint が温度変
化に応じて制御されるので、各リングオッシレータの主
要部を構成する遅延回路部１７９ａ〜１７９ｄの遅延時
間が補正される結果、通常のインバータチェインを用い
ているにもかかわらず、各リングオッシレータの出力周
波数の温度依存性が低減される。
系統のリングオッシレータの各々に電源電圧として供給
される定電圧発生回路１７６の出力電圧Ｖint が温度変
化に応じて制御されるので、各リングオッシレータの主
要部を構成する遅延回路部１７９ａ〜１７９ｄの遅延時
間が補正される結果、通常のインバータチェインを用い
ているにもかかわらず、各リングオッシレータの出力周
波数の温度依存性が低減される。
【０１５３】 (5) 実施例６．５（遅延時間補正回路を備えた半導体集
積回路：ＤＲＡＭへの応用事例） 図３８の構成は、ＤＲＡＭ中のロウデコーダ及びタイミ
ング回路の各々の遅延を温度変化に応じて補正した例を
示すものである。同図において、１８１はパルス発生回
路、１８２は第１の遅延回路、１８３は第２の遅延回
路、１８４は遅延時間差検出回路、１８５は制御回路、
１８６は定電圧発生回路、１８７は周辺回路であって、
図２６中の１０１〜１０７で示される回路ブロックに各
々相当する。ただし、図３８の半導体集積回路は、ワー
ド線とビット線とが交叉する位置に各々メモリセルを備
えており、周辺回路１８７は、ロウデコーダ１８８、タ
イミング回路１８９及びセンスアンプ１９０を有する。
ロウデコーダ１８８は、ワード線を介してメモリセルを
選択するための論理ゲートを備えたものである。センス
アンプ１９０は、ロウデコーダ１８８により選択された
メモリセルからビット線上に読み出される微小電位を増
幅するための回路である。タイミング回路１８９は、セ
ンスアンプ１９０への活性化信号を出力するタイミング
を調整するための回路であって、通常のインバータチェ
インで構成されている。定電圧発生回路１８６の出力電
圧Ｖint は、第２の遅延回路１８３、ロウデコーダ１８
８の各論理ゲート及びタイミング回路１８９の各インバ
ータに各々電源電圧として供給される。
積回路：ＤＲＡＭへの応用事例） 図３８の構成は、ＤＲＡＭ中のロウデコーダ及びタイミ
ング回路の各々の遅延を温度変化に応じて補正した例を
示すものである。同図において、１８１はパルス発生回
路、１８２は第１の遅延回路、１８３は第２の遅延回
路、１８４は遅延時間差検出回路、１８５は制御回路、
１８６は定電圧発生回路、１８７は周辺回路であって、
図２６中の１０１〜１０７で示される回路ブロックに各
々相当する。ただし、図３８の半導体集積回路は、ワー
ド線とビット線とが交叉する位置に各々メモリセルを備
えており、周辺回路１８７は、ロウデコーダ１８８、タ
イミング回路１８９及びセンスアンプ１９０を有する。
ロウデコーダ１８８は、ワード線を介してメモリセルを
選択するための論理ゲートを備えたものである。センス
アンプ１９０は、ロウデコーダ１８８により選択された
メモリセルからビット線上に読み出される微小電位を増
幅するための回路である。タイミング回路１８９は、セ
ンスアンプ１９０への活性化信号を出力するタイミング
を調整するための回路であって、通常のインバータチェ
インで構成されている。定電圧発生回路１８６の出力電
圧Ｖint は、第２の遅延回路１８３、ロウデコーダ１８
８の各論理ゲート及びタイミング回路１８９の各インバ
ータに各々電源電圧として供給される。
【０１５４】この構成によれば、ロウデコーダ１８８の
遅延特性がワード線の遅延特性に合わせられる。ワード
線の遅延特性は、その分布定数で決まるＣＲ型の小さい
温度依存性を有する。一方、本来のロウデコーダの遅延
特性は、トランジスタ型の大きい温度依存性を有する。
したがって、従来はタイミングマージンを考慮してタイ
ミング回路の遅延時間を大きな値に設定する必要があ
り、メモリセルのアクセス速度が制限を受けていた。と
ころが、図３８の構成によれば、例えば前記従来のＣＲ
遅延回路で構成された第１の遅延回路１８２の遅延時間
と、ロウデコーダ１８８と同じく論理ゲートで構成され
た第２の遅延回路１８３の遅延時間との差を解消するよ
うに定電圧発生回路１８６の出力電圧Ｖint が制御さ
れ、該出力電圧Ｖint がロウデコーダ１８８に電源電圧
として供給されるので、ロウデコーダ１８８の遅延特性
がワード線と同じＣＲ型の小さい温度依存性を有する遅
延特性に変えられる。したがって、タイミング回路１８
９の遅延時間を小さな値に設定してもセンスアンプ１９
０の活性化タイミングに支障が生じることはなく、メモ
リセルの高速アクセスが可能となる。
遅延特性がワード線の遅延特性に合わせられる。ワード
線の遅延特性は、その分布定数で決まるＣＲ型の小さい
温度依存性を有する。一方、本来のロウデコーダの遅延
特性は、トランジスタ型の大きい温度依存性を有する。
したがって、従来はタイミングマージンを考慮してタイ
ミング回路の遅延時間を大きな値に設定する必要があ
り、メモリセルのアクセス速度が制限を受けていた。と
ころが、図３８の構成によれば、例えば前記従来のＣＲ
遅延回路で構成された第１の遅延回路１８２の遅延時間
と、ロウデコーダ１８８と同じく論理ゲートで構成され
た第２の遅延回路１８３の遅延時間との差を解消するよ
うに定電圧発生回路１８６の出力電圧Ｖint が制御さ
れ、該出力電圧Ｖint がロウデコーダ１８８に電源電圧
として供給されるので、ロウデコーダ１８８の遅延特性
がワード線と同じＣＲ型の小さい温度依存性を有する遅
延特性に変えられる。したがって、タイミング回路１８
９の遅延時間を小さな値に設定してもセンスアンプ１９
０の活性化タイミングに支障が生じることはなく、メモ
リセルの高速アクセスが可能となる。
【０１５５】また、図３８の構成によれば、周辺回路１
８７中のタイミング回路１８９にも定電圧発生回路１８
６の出力電圧Ｖint が電源電圧として供給されているの
で、通常のインバータチェインで構成されたタイミング
回路１８９の遅延特性の温度依存性が低減される。した
がって、タイミング回路に前記従来のＣＲ遅延回路を用
いる場合と同等の効果を得ながら、周辺回路１８７のレ
イアウト面積を小さくすることができる。
８７中のタイミング回路１８９にも定電圧発生回路１８
６の出力電圧Ｖint が電源電圧として供給されているの
で、通常のインバータチェインで構成されたタイミング
回路１８９の遅延特性の温度依存性が低減される。した
がって、タイミング回路に前記従来のＣＲ遅延回路を用
いる場合と同等の効果を得ながら、周辺回路１８７のレ
イアウト面積を小さくすることができる。
【０１５６】なお、定電圧発生回路１８６の出力電圧Ｖ
int を第２の遅延回路１８３及び周辺回路１８７中のロ
ウデコーダ１８８のみに電源電圧として供給するように
しても、タイミング回路１８９の遅延時間を短縮するこ
とは可能である。このように遅延時間補正回路の出力電
圧Ｖint の周辺回路１８７への供給をロウデコーダ１８
８の部分に限定すれば、半導体集積回路全体の消費電流
の増加を抑制しながらメモリセルの高速アクセスを実現
できる。
int を第２の遅延回路１８３及び周辺回路１８７中のロ
ウデコーダ１８８のみに電源電圧として供給するように
しても、タイミング回路１８９の遅延時間を短縮するこ
とは可能である。このように遅延時間補正回路の出力電
圧Ｖint の周辺回路１８７への供給をロウデコーダ１８
８の部分に限定すれば、半導体集積回路全体の消費電流
の増加を抑制しながらメモリセルの高速アクセスを実現
できる。
【０１５７】 (6) 実施例６．６（多電源の半導体集積回路） 図３９の構成は、内部に複数の電圧レベルの電源を必要
とするＤＲＡＭ等の半導体チップの例を示すものであ
る。同図において、ＶPP発生回路２１１，２１２は、外
部から供給される電源電圧のレベルＶCCと接地電位ＶSS
とに基づきワード線昇圧レベルＶPPの電圧を生成し、こ
れを半導体基板上の特定の回路ブロック２０１，２０３
へ供給するための回路である。ＶBB発生回路２２１，２
２２は、基板バイアスレベルＶBBの電圧を生成し、これ
を半導体基板に供給するための回路である。ただし、こ
れらのＶPP発生回路２１１，２１２及びＶBB発生回路２
２１，２２２は、あまり大きな出力電流を必要としな
い。これに対して半導体基板上の全ての回路ブロック２
０１〜２０４に共通に供給すべき内部降圧レベルＶint
を生成するためのＶint 発生回路２３１〜２３４は、各
回路ブロックに近接するように半導体基板上に分散配置
されている。個々のＶint 発生回路２３１〜２３４の出
力電流を低減するためである。各Ｖint 発生回路２３１
〜２３４は、前記プログラマブル定電圧発生回路の構成
（図１２の構成、あるいは、図２３〜図２５中の８２又
は８５で示される構成）を有するものである。
とするＤＲＡＭ等の半導体チップの例を示すものであ
る。同図において、ＶPP発生回路２１１，２１２は、外
部から供給される電源電圧のレベルＶCCと接地電位ＶSS
とに基づきワード線昇圧レベルＶPPの電圧を生成し、こ
れを半導体基板上の特定の回路ブロック２０１，２０３
へ供給するための回路である。ＶBB発生回路２２１，２
２２は、基板バイアスレベルＶBBの電圧を生成し、これ
を半導体基板に供給するための回路である。ただし、こ
れらのＶPP発生回路２１１，２１２及びＶBB発生回路２
２１，２２２は、あまり大きな出力電流を必要としな
い。これに対して半導体基板上の全ての回路ブロック２
０１〜２０４に共通に供給すべき内部降圧レベルＶint
を生成するためのＶint 発生回路２３１〜２３４は、各
回路ブロックに近接するように半導体基板上に分散配置
されている。個々のＶint 発生回路２３１〜２３４の出
力電流を低減するためである。各Ｖint 発生回路２３１
〜２３４は、前記プログラマブル定電圧発生回路の構成
（図１２の構成、あるいは、図２３〜図２５中の８２又
は８５で示される構成）を有するものである。
【０１５８】半導体基板上のほぼ中央に配置された中央
制御回路２００は、次の３つの機能を有している。
制御回路２００は、次の３つの機能を有している。
【０１５９】第１の機能は、ＶPPレベル検出回路として
の機能である。中央制御回路２００は、ワード線昇圧レ
ベルＶPPを監視するための図１４又は図１６の構成を備
えており、該ワード線昇圧レベルが所定のレベルより低
くなったときには昇圧レベル検出出力φ2 を出力するこ
とによってＶPP発生回路２１１，２１２を動作させ、十
分なレベルにあるときはその動作を停止させる。
の機能である。中央制御回路２００は、ワード線昇圧レ
ベルＶPPを監視するための図１４又は図１６の構成を備
えており、該ワード線昇圧レベルが所定のレベルより低
くなったときには昇圧レベル検出出力φ2 を出力するこ
とによってＶPP発生回路２１１，２１２を動作させ、十
分なレベルにあるときはその動作を停止させる。
【０１６０】第２の機能は、ＶBBレベル検出回路として
の機能である。中央制御回路２００は、基板バイアスレ
ベルＶBBを監視するための図１３又は図１５の構成を備
えており、該レベルの高低に応じて基板レベル検出出力
φ1 を出力することによりＶBB発生回路２２１，２２２
の動作を制御する。
の機能である。中央制御回路２００は、基板バイアスレ
ベルＶBBを監視するための図１３又は図１５の構成を備
えており、該レベルの高低に応じて基板レベル検出出力
φ1 を出力することによりＶBB発生回路２２１，２２２
の動作を制御する。
【０１６１】第３の機能は、図２５中のアクティブ電圧
制御回路９５の機能である。すなわち、中央制御回路２
００は、前記パルス発生回路９１、第１の遅延回路９
２、第２の遅延回路９３及び遅延時間差検出回路９４の
構成を備えている。そして、複数のＶint 発生回路２３
１〜２３４と中央制御回路２００との間には、それぞれ
促進信号と抑制信号とを伝送するための２本の信号線が
設けられている。これによって、温度が上昇したとき、
それに応じた適切な内部降圧レベルＶint を設定するた
めの信号が、半導体基板上に分散配置されたＶint 発生
回路２３１〜２３４へ少数の信号線によって伝えられ
る。しかも、中央制御回路２００により半導体基板上の
平均的な温度に基づいて各Ｖint 発生回路２３１〜２３
４の出力を制御することができる。また、促進信号及び
抑制信号の伝送のための信号線を短くできる。
制御回路９５の機能である。すなわち、中央制御回路２
００は、前記パルス発生回路９１、第１の遅延回路９
２、第２の遅延回路９３及び遅延時間差検出回路９４の
構成を備えている。そして、複数のＶint 発生回路２３
１〜２３４と中央制御回路２００との間には、それぞれ
促進信号と抑制信号とを伝送するための２本の信号線が
設けられている。これによって、温度が上昇したとき、
それに応じた適切な内部降圧レベルＶint を設定するた
めの信号が、半導体基板上に分散配置されたＶint 発生
回路２３１〜２３４へ少数の信号線によって伝えられ
る。しかも、中央制御回路２００により半導体基板上の
平均的な温度に基づいて各Ｖint 発生回路２３１〜２３
４の出力を制御することができる。また、促進信号及び
抑制信号の伝送のための信号線を短くできる。
【０１６２】なお、中央制御回路２００を半導体基板上
の発熱中心の近傍に配置すれば、温度変化をＶint 発生
回路２３１〜２３４の出力へ直ちに反映させることがで
きる。ただし、各電圧レベルの電源線は、相互に接続さ
れていてもいなくても特に問題はない。
の発熱中心の近傍に配置すれば、温度変化をＶint 発生
回路２３１〜２３４の出力へ直ちに反映させることがで
きる。ただし、各電圧レベルの電源線は、相互に接続さ
れていてもいなくても特に問題はない。
【０１６３】
【発明の効果】以上説明してきたとおり、請求項１の発
明に係る基準電位発生回路によれば、温度変化に起因し
たスレッシュホールド電圧の変動を帰還手段により実効
的に補償する構成を採用したので、当該基準電位発生回
路の出力電位の温度依存性が小さくなる。請求項２の発
明によれば、Ｎ型ＭＯＳトランジスタで回路構成をした
ので、例えば接地線を基準電位線とした一定の電位を出
力ノードから取り出すことができる。請求項３の発明に
よれば、Ｐ型ＭＯＳトランジスタで回路構成をしたの
で、例えば正電位の電源線を基準電位線とした一定の電
位を出力ノードから取り出すことができる。請求項４の
発明によれば、ＭＯＳトランジスタのチャンネル抵抗を
負荷として利用したので、回路のレイアウト面積を小さ
くできる。請求項５の発明によれば、抵抗手段の抵抗値
変化を通して出力ノードの電位を変更することができ
る。請求項６の発明によれば、ダイオード手段を構成す
るＭＯＳトランジスタの直列個数を変えることにより、
出力ノードの電位を変更することができる。請求項７及
び請求項８の発明によれば、温度依存性の低減効果を最
大にすることができる。
明に係る基準電位発生回路によれば、温度変化に起因し
たスレッシュホールド電圧の変動を帰還手段により実効
的に補償する構成を採用したので、当該基準電位発生回
路の出力電位の温度依存性が小さくなる。請求項２の発
明によれば、Ｎ型ＭＯＳトランジスタで回路構成をした
ので、例えば接地線を基準電位線とした一定の電位を出
力ノードから取り出すことができる。請求項３の発明に
よれば、Ｐ型ＭＯＳトランジスタで回路構成をしたの
で、例えば正電位の電源線を基準電位線とした一定の電
位を出力ノードから取り出すことができる。請求項４の
発明によれば、ＭＯＳトランジスタのチャンネル抵抗を
負荷として利用したので、回路のレイアウト面積を小さ
くできる。請求項５の発明によれば、抵抗手段の抵抗値
変化を通して出力ノードの電位を変更することができ
る。請求項６の発明によれば、ダイオード手段を構成す
るＭＯＳトランジスタの直列個数を変えることにより、
出力ノードの電位を変更することができる。請求項７及
び請求項８の発明によれば、温度依存性の低減効果を最
大にすることができる。
【０１６４】請求項９の発明に係る定電圧発生回路によ
れば、上記本発明の基準電位発生回路の利用により当該
定電圧発生回路の出力線電位の温度依存性が小さくな
る。請求項１０の発明によれば、基準電位発生回路中の
抵抗手段の抵抗値変化を通して出力線電位を変更するこ
とができる。請求項１１の発明によれば、基準電位発生
回路中のダイオード手段を構成するＭＯＳトランジスタ
の直列個数を変えることにより出力線電位を変更するこ
とができる。
れば、上記本発明の基準電位発生回路の利用により当該
定電圧発生回路の出力線電位の温度依存性が小さくな
る。請求項１０の発明によれば、基準電位発生回路中の
抵抗手段の抵抗値変化を通して出力線電位を変更するこ
とができる。請求項１１の発明によれば、基準電位発生
回路中のダイオード手段を構成するＭＯＳトランジスタ
の直列個数を変えることにより出力線電位を変更するこ
とができる。
【０１６５】請求項１２の発明に係る定電圧発生回路に
よれば、第２の基準電位発生回路が電圧シフト回路とし
て機能するので、コンパレータ回路の正常な動作を常に
保証することができる。しかも、上記本発明の基準電位
発生回路の利用により定電圧発生回路の出力線電位の温
度依存性が小さくなる。請求項１３の発明によれば、第
１又は第２の基準電位発生回路中の抵抗手段の抵抗値変
化を通して出力線電位を変更することができる。請求項
１４の発明によれば、第１又は第２の基準電位発生回路
中のダイオード手段を構成するＭＯＳトランジスタの直
列個数を変えることにより出力線電位を変更することが
できる。請求項１５の発明によれば、促進信号及び抑制
信号を伝送するための２本の信号線のみで出力線電位を
制御することができる。請求項１６の発明によれば、定
電圧発生回路において消費電流を低減したスタンバイ・
モードが実現できる。請求項１７の発明によれば、定電
圧発生回路の出力線電位の初期設定が容易になる。
よれば、第２の基準電位発生回路が電圧シフト回路とし
て機能するので、コンパレータ回路の正常な動作を常に
保証することができる。しかも、上記本発明の基準電位
発生回路の利用により定電圧発生回路の出力線電位の温
度依存性が小さくなる。請求項１３の発明によれば、第
１又は第２の基準電位発生回路中の抵抗手段の抵抗値変
化を通して出力線電位を変更することができる。請求項
１４の発明によれば、第１又は第２の基準電位発生回路
中のダイオード手段を構成するＭＯＳトランジスタの直
列個数を変えることにより出力線電位を変更することが
できる。請求項１５の発明によれば、促進信号及び抑制
信号を伝送するための２本の信号線のみで出力線電位を
制御することができる。請求項１６の発明によれば、定
電圧発生回路において消費電流を低減したスタンバイ・
モードが実現できる。請求項１７の発明によれば、定電
圧発生回路の出力線電位の初期設定が容易になる。
【０１６６】請求項１８の発明に係る電圧レベル検出回
路によれば、第１及び第２の基準電位発生回路の各々の
出力電位に温度依存性があっても該温度依存性が打ち消
されるので、電圧レベル検出出力の温度依存性が小さく
なる。しかも、上記本発明の基準電位発生回路の利用に
より電圧レベル検出出力の温度依存性が小さくなる。請
求項１９の発明によれば、第１又は第２の基準電位発生
回路中の抵抗手段の抵抗値変化を通して電圧レベル検出
特性にヒステリシスをもたせることができ、電圧レベル
検出回路の動作が安定化する。請求項２０の発明によれ
ば、第１又は第２の基準電位発生回路中のダイオード手
段を構成するＭＯＳトランジスタの直列個数を変えるこ
とにより、同様に電圧レベル検出特性にヒステリシスを
もたせることができる。
路によれば、第１及び第２の基準電位発生回路の各々の
出力電位に温度依存性があっても該温度依存性が打ち消
されるので、電圧レベル検出出力の温度依存性が小さく
なる。しかも、上記本発明の基準電位発生回路の利用に
より電圧レベル検出出力の温度依存性が小さくなる。請
求項１９の発明によれば、第１又は第２の基準電位発生
回路中の抵抗手段の抵抗値変化を通して電圧レベル検出
特性にヒステリシスをもたせることができ、電圧レベル
検出回路の動作が安定化する。請求項２０の発明によれ
ば、第１又は第２の基準電位発生回路中のダイオード手
段を構成するＭＯＳトランジスタの直列個数を変えるこ
とにより、同様に電圧レベル検出特性にヒステリシスを
もたせることができる。
【０１６７】請求項２１の発明に係る温度検出回路によ
れば、第１及び第２の基準電位発生回路の間の温度依存
性の違いに基づいて所望の温度検出が実行される。しか
も、温度依存性の小さい第１の基準電位発生回路が上記
帰還手段を有する本発明の利用によって実現され、温度
依存性の大きい第２の基準電位発生回路が上記帰還手段
を設けないことによって実現される。また、請求項２２
の発明によれば、第１又は第２の基準電位発生回路中の
ダイオード手段を構成するＭＯＳトランジスタの直列個
数を変えることにより、温度検出特性にヒステリシスを
もたせることができる。
れば、第１及び第２の基準電位発生回路の間の温度依存
性の違いに基づいて所望の温度検出が実行される。しか
も、温度依存性の小さい第１の基準電位発生回路が上記
帰還手段を有する本発明の利用によって実現され、温度
依存性の大きい第２の基準電位発生回路が上記帰還手段
を設けないことによって実現される。また、請求項２２
の発明によれば、第１又は第２の基準電位発生回路中の
ダイオード手段を構成するＭＯＳトランジスタの直列個
数を変えることにより、温度検出特性にヒステリシスを
もたせることができる。
【０１６８】請求項２３〜２７の発明に係る電源回路に
よれば、安定化出力電圧としての出力線の電位を温度上
昇に応じて上げることにより、該安定化出力電圧を電源
とする論理回路の遅延時間が一定に保たれる。更に、請
求項２３及び請求項２４の発明によれば、上記本発明の
基準電位発生回路の利用により出力線電位の温度依存性
が小さくなり、しかも可変の出力線電位を得ることがで
きる。請求項２５及び請求項２６の発明によれば、コン
パレータ回路の正常な動作を常に保証することができる
とともに、可変の出力線電位を得ることができる。請求
項２７の発明によれば、上記本発明の温度検出回路の利
用により第１及び第２の基準電位発生回路の間の温度依
存性の違いに基づいて所望の温度検出が実行され、該温
度検出の結果に基づいて出力線電位が変更される。
よれば、安定化出力電圧としての出力線の電位を温度上
昇に応じて上げることにより、該安定化出力電圧を電源
とする論理回路の遅延時間が一定に保たれる。更に、請
求項２３及び請求項２４の発明によれば、上記本発明の
基準電位発生回路の利用により出力線電位の温度依存性
が小さくなり、しかも可変の出力線電位を得ることがで
きる。請求項２５及び請求項２６の発明によれば、コン
パレータ回路の正常な動作を常に保証することができる
とともに、可変の出力線電位を得ることができる。請求
項２７の発明によれば、上記本発明の温度検出回路の利
用により第１及び第２の基準電位発生回路の間の温度依
存性の違いに基づいて所望の温度検出が実行され、該温
度検出の結果に基づいて出力線電位が変更される。
【０１６９】請求項２８〜３１の発明に係る電源回路に
よれば、第１及び第２の遅延回路の間の遅延時間の差に
基づいて安定化出力電圧としての出力線の電位を制御す
ることにより、該安定化出力電圧を電源とする論理回路
の遅延時間が一定に保たれる。更に、請求項２８及び請
求項２９の発明によれば、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
しかも可変の出力線電位を得ることができる。請求項３
０及び請求項３１の発明によれば、コンパレータ回路の
正常な動作を常に保証することができるとともに、可変
の出力線電位を得ることができる。
よれば、第１及び第２の遅延回路の間の遅延時間の差に
基づいて安定化出力電圧としての出力線の電位を制御す
ることにより、該安定化出力電圧を電源とする論理回路
の遅延時間が一定に保たれる。更に、請求項２８及び請
求項２９の発明によれば、上記本発明の基準電位発生回
路の利用により出力線電位の温度依存性が小さくなり、
しかも可変の出力線電位を得ることができる。請求項３
０及び請求項３１の発明によれば、コンパレータ回路の
正常な動作を常に保証することができるとともに、可変
の出力線電位を得ることができる。
【０１７０】請求項３２の発明に係る半導体集積回路に
よれば、第１の遅延回路の遅延時間と第２の遅延回路の
遅延時間との差を解消するように定電圧発生回路の出力
線電圧を制御することにより、周辺回路の遅延時間の変
動がその電源電圧の自動制御を通じて実効的に補償され
る。つまり、通常のインバータチェインで構成された遅
延回路を周辺回路に用いてもその遅延時間の温度依存性
が補正される結果、前記従来のＣＲ遅延回路を用いる場
合に比べて周辺回路のレイアウト面積が低減される。ま
た、第１及び第２の遅延回路の遅延時間差がパルス幅の
差に変換され、該パルス幅の差が所定の論理レベルを有
する論理信号の数に変換され、該論理信号の数に応じて
定電圧発生回路の出力線電圧が変更される。しかも、定
電圧発生回路における上記本発明の基準電位発生回路の
利用により、その出力線電位の温度依存性が小さくな
る。
よれば、第１の遅延回路の遅延時間と第２の遅延回路の
遅延時間との差を解消するように定電圧発生回路の出力
線電圧を制御することにより、周辺回路の遅延時間の変
動がその電源電圧の自動制御を通じて実効的に補償され
る。つまり、通常のインバータチェインで構成された遅
延回路を周辺回路に用いてもその遅延時間の温度依存性
が補正される結果、前記従来のＣＲ遅延回路を用いる場
合に比べて周辺回路のレイアウト面積が低減される。ま
た、第１及び第２の遅延回路の遅延時間差がパルス幅の
差に変換され、該パルス幅の差が所定の論理レベルを有
する論理信号の数に変換され、該論理信号の数に応じて
定電圧発生回路の出力線電圧が変更される。しかも、定
電圧発生回路における上記本発明の基準電位発生回路の
利用により、その出力線電位の温度依存性が小さくな
る。
【０１７１】請求項３３の発明に係る半導体集積回路に
よれば、上記本発明の電圧レベル検出回路を基板電位生
成回路の制御に利用したので、基板電位の温度依存性が
小さくなる。また、請求項３４の発明に係る半導体集積
回路によれば、半導体基板上の特定の回路ブロックに与
えるべき特定電位を生成するための特定電位生成回路の
制御に上記本発明の電圧レベル検出回路を利用したの
で、該特定電位の温度依存性が小さくなる。
よれば、上記本発明の電圧レベル検出回路を基板電位生
成回路の制御に利用したので、基板電位の温度依存性が
小さくなる。また、請求項３４の発明に係る半導体集積
回路によれば、半導体基板上の特定の回路ブロックに与
えるべき特定電位を生成するための特定電位生成回路の
制御に上記本発明の電圧レベル検出回路を利用したの
で、該特定電位の温度依存性が小さくなる。
【０１７２】請求項３５〜３８の発明に係る半導体集積
回路によれば、第１及び第２の遅延回路の間の遅延時間
の差に基づいて安定化出力電圧としての出力線の電位を
制御することにより、該安定化出力電圧を電源とする複
数の回路ブロックの遅延時間が一定に保たれる。これに
よって、信頼性の高い半導体集積回路を実現することが
できる。更に、請求項３５及び請求項３６の発明によれ
ば、上記本発明の基準電位発生回路の利用により出力線
電位の温度依存性が小さくなり、しかも可変の出力線電
位を得ることができる。請求項３７及び請求項３８の発
明によれば、コンパレータ回路の正常な動作を常に保証
することができるとともに、可変の出力線電位を得るこ
とができる。
回路によれば、第１及び第２の遅延回路の間の遅延時間
の差に基づいて安定化出力電圧としての出力線の電位を
制御することにより、該安定化出力電圧を電源とする複
数の回路ブロックの遅延時間が一定に保たれる。これに
よって、信頼性の高い半導体集積回路を実現することが
できる。更に、請求項３５及び請求項３６の発明によれ
ば、上記本発明の基準電位発生回路の利用により出力線
電位の温度依存性が小さくなり、しかも可変の出力線電
位を得ることができる。請求項３７及び請求項３８の発
明によれば、コンパレータ回路の正常な動作を常に保証
することができるとともに、可変の出力線電位を得るこ
とができる。
【図１】本発明の第１の実施例に係る基準電位発生回路
の第１構成例の回路図である。
の第１構成例の回路図である。
【図２】本発明の第１の実施例に係る基準電位発生回路
の第２構成例の回路図である。
の第２構成例の回路図である。
【図３】本発明の第１の実施例に係る基準電位発生回路
の第３構成例の回路図である。
の第３構成例の回路図である。
【図４】本発明の第１の実施例に係る基準電位発生回路
の第４構成例の回路図である。
の第４構成例の回路図である。
【図５】本発明の第１の実施例に係る基準電位発生回路
の第５構成例の回路図である。
の第５構成例の回路図である。
【図６】本発明の第１の実施例に係る基準電位発生回路
の第６構成例の回路図である。
の第６構成例の回路図である。
【図７】本発明の第１の実施例に係る基準電位発生回路
による出力電位の温度依存性の改善効果を示すグラフで
ある。
による出力電位の温度依存性の改善効果を示すグラフで
ある。
【図８】本発明の第２の実施例に係る定電圧発生回路の
第１構成例の回路図である。
第１構成例の回路図である。
【図９】図８中のコンパレータ回路の構成例を示す回路
図である。
図である。
【図１０】図９のコンパレータ回路が正常な比較動作を
行なわなくなる場合があることを示す説明図である。
行なわなくなる場合があることを示す説明図である。
【図１１】本発明の第２の実施例に係る定電圧発生回路
の第２構成例の回路図である。
の第２構成例の回路図である。
【図１２】本発明の第２の実施例に係る定電圧発生回路
の第３構成例の回路図である。
の第３構成例の回路図である。
【図１３】本発明の第３の実施例に係る電圧レベル検出
回路の第１構成例を示す回路図である。
回路の第１構成例を示す回路図である。
【図１４】本発明の第３の実施例に係る電圧レベル検出
回路の第２構成例を示す回路図である。
回路の第２構成例を示す回路図である。
【図１５】本発明の第３の実施例に係る電圧レベル検出
回路の第３構成例を示す回路図である。
回路の第３構成例を示す回路図である。
【図１６】本発明の第３の実施例に係る電圧レベル検出
回路の第４構成例を示す回路図である。
回路の第４構成例を示す回路図である。
【図１７】図１５の電圧レベル検出回路のヒステリシス
特性を示すグラフである。
特性を示すグラフである。
【図１８】本発明の第４の実施例に係る温度検出回路の
第１構成例の回路図である。
第１構成例の回路図である。
【図１９】本発明の第４の実施例に係る温度検出回路の
第２構成例の回路図である。
第２構成例の回路図である。
【図２０】本発明の第４の実施例に係る温度検出回路の
第３構成例の回路図である。
第３構成例の回路図である。
【図２１】本発明の第４の実施例に係る温度検出回路の
第４構成例の回路図である。
第４構成例の回路図である。
【図２２】図２０の温度検出回路のヒステリシス特性を
示すグラフである。
示すグラフである。
【図２３】本発明の第５の実施例に係るアクティブ制御
方式の電源回路の第１構成例を示す回路図である。
方式の電源回路の第１構成例を示す回路図である。
【図２４】本発明の第５の実施例に係るアクティブ制御
方式の電源回路の第２構成例を示す回路図である。
方式の電源回路の第２構成例を示す回路図である。
【図２５】本発明の第５の実施例に係るアクティブ制御
方式の電源回路の第３構成例を示す回路図である。
方式の電源回路の第３構成例を示す回路図である。
【図２６】本発明の第６実施例に係る半導体集積回路の
第１構成例を示す回路図である。
第１構成例を示す回路図である。
【図２７】図２６中の遅延時間差検出回路の構成を示す
回路図である。
回路図である。
【図２８】図２７の遅延時間差検出回路の各部信号波形
を示すタイミングチャート図である。
を示すタイミングチャート図である。
【図２９】図２６中の制御回路の構成を示す回路図であ
る。
る。
【図３０】図２６中の定電圧発生回路の構成を示す回路
図である。
図である。
【図３１】本発明の第６実施例に係る半導体集積回路の
第２構成例を示す回路図である。
第２構成例を示す回路図である。
【図３２】τ1 ＞τ2 の場合の図３１中の各部の信号波
形を示すタイミングチャート図である。
形を示すタイミングチャート図である。
【図３３】τ1 ＜τ2 の場合の図３２と同様の図であ
る。
る。
【図３４】本発明の第６実施例に係る半導体集積回路の
第３構成例を示す回路図である。
第３構成例を示す回路図である。
【図３５】τ1 ＞τ2 の場合の図３４中の遅延時間差検
出回路の入出力信号波形を示すタイミングチャート図で
ある。
出回路の入出力信号波形を示すタイミングチャート図で
ある。
【図３６】τ1 ＜τ2 の場合の図３５と同様の図であ
る。
る。
【図３７】本発明の第６実施例に係る半導体集積回路の
第４構成例を示す回路図である。
第４構成例を示す回路図である。
【図３８】本発明の第６実施例に係る半導体集積回路の
第５構成例を示す回路図である。
第５構成例を示す回路図である。
【図３９】本発明の第６実施例に係る半導体集積回路の
第６構成例を示す回路図である。
第６構成例を示す回路図である。
【図４０】従来のＣＲ遅延回路を用いた半導体集積回路
の構成例を示す回路図である。
の構成例を示す回路図である。
１ 電源線（第２の電圧供給線） ２ 出力ノード ３ 接地線（第１の電圧供給線、基準電位線） ４ 抵抗素子 ５ Ｎ型ＭＯＳＦＥＴ ６，７，８ Ｎ型ＭＯＳＦＥＴ（ＭＯＳダイオード） ９ Ｐ型ＭＯＳＦＥＴ １０ Ｎ型ＭＯＳＦＥＴ １１ 制御入力端子 １２，１３，１４，１５ 抵抗素子 １６，１７，１８ Ｐ型ＭＯＳＦＥＴ １９，２０，２１ 制御入力端子 ２２，２３ Ｐ型ＭＯＳＦＥＴ ２４，２５ 制御入力端子 ３１ 電源線（第１の電圧供給線、基準電位線） ３２ 出力ノード ３３ 接地線（第２の電圧供給線） ３４ 抵抗素子 ３５ Ｐ型ＭＯＳＦＥＴ ３６，３７，３８ Ｐ型ＭＯＳＦＥＴ（ＭＯＳダイオー
ド） ３９ Ｎ型ＭＯＳＦＥＴ ４１ 基準電位発生回路（第１の基準電位発生回路） ４１ａ 基準電位発生回路の出力ノード（第１のノー
ド） ４２ コンパレータ回路 ４３ Ｐ型ＭＯＳＦＥＴ（ドライバ回路） ４４ 出力線 ４５ コンデンサ素子 ４６ 電圧シフト回路（第２の基準電位発生回路） ４６ａ 電圧シフト回路の入力ノード ４６ｂ 電圧シフト回路の出力ノード（第２のノード） ４７ａ，４７ｂ 差動Ｎ型ＭＯＳＦＥＴ ４８ａ，４８ｂ カレントミラーＰ型ＭＯＳＦＥＴ ４９ 共通Ｎ型ＭＯＳＦＥＴ ５１ 基準電位発生回路（第１の基準電位発生回路） ５２ コンパレータ回路 ５３ Ｐ型ＭＯＳＦＥＴ（ドライバ回路） ５４ 出力線 ５５ コンデンサ素子 ５６ 電圧シフト回路（第２の基準電位発生回路） ５７ 制御回路 ６１，６５ 第１の基準電位発生回路 ６１ａ，６５ａ 第１のノード ６２，６６ 第２の基準電位発生回路 ６２ａ，６６ａ 第２のノード ６３，６７ コンパレータ回路 ６９，７０ ヒステリシス制御回路 ７１，７５ 第１の基準電位発生回路 ７１ａ，７５ａ 第１のノード ７２，７６ 第２の基準電位発生回路 ７２ａ，７６ａ 第２のノード ７３，７７ コンパレータ回路 ７９，８０ ヒステリシス制御回路 ８１ａ，８４ａ 定電圧発生回路 ８１ｂ，８４ｂ 制御回路 ８２，８５ プログラマブル定電圧発生回路 ８３，８６ 温度検出回路 ９１ パルス発生回路 ９２ 第１の遅延回路 ９３ 第２の遅延回路 ９４ 遅延時間差検出回路 ９５ アクティブ電圧制御回路 １０１，１４１，１６１，１７１，１８１ パルス発生
回路 １０２，１４２，１６２，１７２，１８２ 第１の遅延
回路 １０３，１４３，１６３，１７３，１８３ 第２の遅延
回路 １０４，１４４，１６４，１７４，１８４ 遅延時間差
検出回路 １０５，１４５，１６５，１７５，１８５ 制御回路 １０６，１４６，１６６，１７６，１８６ 定電圧発生
回路 １０７，１４７，１６７，１７７，１８７ 周辺回路 １１１ａ，１１１ｂ，１１５ａ，１１５ｂ 遅延回路部 １１２ａ，１１２ｂ，１１３ａ，１１３ｂ，１１４，１
１６ａ，１１６ｂ ＮＡＮＤ回路 １２１，１２２ ラッチ回路 １２３，１２４，１２５，１２６ スイッチング素子 １３１ 基準電位発生回路 １３１ａ 基準電位発生回路の出力ノード １３２ コンパレータ回路 １３３ ドライバ回路 １３４ 定電圧発生回路の出力線 １５１ ＮＯＲ回路（論理和回路） １５３ 第１のラッチ回路 １５８ 第２のラッチ回路 １６８ フリップフロップ １６９ 単安定マルチバイブレータ １８８ ロウデコーダ １８９ タイミング回路 １９０ センスアンプ ２００ 中央制御回路 （基板電位制御回路、特定電位制御回路、アクティブ電
圧制御回路） ２０１，２０２，２０３，２０４ 回路ブロック ２１１，２１２ ＶPP発生回路（特定電位生成回路） ２２１，２２２ ＶBB発生回路（基板電位生成回路） ２３１，２３２，２３３，２３４ Ｖint 発生回路 Ｒ 抵抗手段 Ｆ 帰還手段 Ｄ ダイオード手段 Ｓ 短絡手段 Ｃ 制御信号 ＶCC 外部電源電圧レベル ＶSS 接地電位 ＶBB 基板バイアスレベル（基板電位、被測定電圧レベ
ル） ＶPP ワード線昇圧レベル（被測定電圧レベル） Ｖint 内部降圧レベル φ1 基板レベル検出出力 φ2 昇圧レベル検出出力
ド） ３９ Ｎ型ＭＯＳＦＥＴ ４１ 基準電位発生回路（第１の基準電位発生回路） ４１ａ 基準電位発生回路の出力ノード（第１のノー
ド） ４２ コンパレータ回路 ４３ Ｐ型ＭＯＳＦＥＴ（ドライバ回路） ４４ 出力線 ４５ コンデンサ素子 ４６ 電圧シフト回路（第２の基準電位発生回路） ４６ａ 電圧シフト回路の入力ノード ４６ｂ 電圧シフト回路の出力ノード（第２のノード） ４７ａ，４７ｂ 差動Ｎ型ＭＯＳＦＥＴ ４８ａ，４８ｂ カレントミラーＰ型ＭＯＳＦＥＴ ４９ 共通Ｎ型ＭＯＳＦＥＴ ５１ 基準電位発生回路（第１の基準電位発生回路） ５２ コンパレータ回路 ５３ Ｐ型ＭＯＳＦＥＴ（ドライバ回路） ５４ 出力線 ５５ コンデンサ素子 ５６ 電圧シフト回路（第２の基準電位発生回路） ５７ 制御回路 ６１，６５ 第１の基準電位発生回路 ６１ａ，６５ａ 第１のノード ６２，６６ 第２の基準電位発生回路 ６２ａ，６６ａ 第２のノード ６３，６７ コンパレータ回路 ６９，７０ ヒステリシス制御回路 ７１，７５ 第１の基準電位発生回路 ７１ａ，７５ａ 第１のノード ７２，７６ 第２の基準電位発生回路 ７２ａ，７６ａ 第２のノード ７３，７７ コンパレータ回路 ７９，８０ ヒステリシス制御回路 ８１ａ，８４ａ 定電圧発生回路 ８１ｂ，８４ｂ 制御回路 ８２，８５ プログラマブル定電圧発生回路 ８３，８６ 温度検出回路 ９１ パルス発生回路 ９２ 第１の遅延回路 ９３ 第２の遅延回路 ９４ 遅延時間差検出回路 ９５ アクティブ電圧制御回路 １０１，１４１，１６１，１７１，１８１ パルス発生
回路 １０２，１４２，１６２，１７２，１８２ 第１の遅延
回路 １０３，１４３，１６３，１７３，１８３ 第２の遅延
回路 １０４，１４４，１６４，１７４，１８４ 遅延時間差
検出回路 １０５，１４５，１６５，１７５，１８５ 制御回路 １０６，１４６，１６６，１７６，１８６ 定電圧発生
回路 １０７，１４７，１６７，１７７，１８７ 周辺回路 １１１ａ，１１１ｂ，１１５ａ，１１５ｂ 遅延回路部 １１２ａ，１１２ｂ，１１３ａ，１１３ｂ，１１４，１
１６ａ，１１６ｂ ＮＡＮＤ回路 １２１，１２２ ラッチ回路 １２３，１２４，１２５，１２６ スイッチング素子 １３１ 基準電位発生回路 １３１ａ 基準電位発生回路の出力ノード １３２ コンパレータ回路 １３３ ドライバ回路 １３４ 定電圧発生回路の出力線 １５１ ＮＯＲ回路（論理和回路） １５３ 第１のラッチ回路 １５８ 第２のラッチ回路 １６８ フリップフロップ １６９ 単安定マルチバイブレータ １８８ ロウデコーダ １８９ タイミング回路 １９０ センスアンプ ２００ 中央制御回路 （基板電位制御回路、特定電位制御回路、アクティブ電
圧制御回路） ２０１，２０２，２０３，２０４ 回路ブロック ２１１，２１２ ＶPP発生回路（特定電位生成回路） ２２１，２２２ ＶBB発生回路（基板電位生成回路） ２３１，２３２，２３３，２３４ Ｖint 発生回路 Ｒ 抵抗手段 Ｆ 帰還手段 Ｄ ダイオード手段 Ｓ 短絡手段 Ｃ 制御信号 ＶCC 外部電源電圧レベル ＶSS 接地電位 ＶBB 基板バイアスレベル（基板電位、被測定電圧レベ
ル） ＶPP ワード線昇圧レベル（被測定電圧レベル） Ｖint 内部降圧レベル φ1 基板レベル検出出力 φ2 昇圧レベル検出出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴山 晃徳 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平３−207084（ＪＰ，Ａ) 特開 平３−142778（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/40 - 11/419
Claims (38)
- 【請求項１】 互いの間に直流電圧が印加される第１及
び第２の電圧供給線のうちの基準電位線としての第１の
電圧供給線と出力ノードとの間に一定の電位差を発生さ
せることにより前記出力ノードに一定の電位を発生させ
るための基準電位発生回路であって、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを備えたことを特徴とする基準電位発生回路。 - 【請求項２】 請求項１記載の基準電位発生回路におい
て、 前記帰還手段及びダイオード手段の各ＭＯＳトランジス
タは、いずれもＮ型ＭＯＳトランジスタであり、 前記第１の電圧供給線は、前記第２の電圧供給線より低
電位に保持されることを特徴とする基準電位発生回路。 - 【請求項３】 請求項１記載の基準電位発生回路におい
て、 前記帰還手段及びダイオード手段の各ＭＯＳトランジス
タは、いずれもＰ型ＭＯＳトランジスタであり、 前記第１の電圧供給線は、前記第２の電圧供給線より高
電位に保持されることを特徴とする基準電位発生回路。 - 【請求項４】 請求項１記載の基準電位発生回路におい
て、 前記抵抗手段は、更に他のＭＯＳトランジスタのチャン
ネル抵抗で構成されていることを特徴とする基準電位発
生回路。 - 【請求項５】 請求項１記載の基準電位発生回路におい
て、 前記抵抗手段は、抵抗値が制御信号に応じて変化するよ
うに構成されていることを特徴とする基準電位発生回
路。 - 【請求項６】 請求項１記載の基準電位発生回路におい
て、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を制御信号に応じて短絡させるための短絡手段を
更に備えたことを特徴とする基準電位発生回路。 - 【請求項７】 請求項１記載の基準電位発生回路におい
て、 前記帰還手段及びダイオード手段の各ＭＯＳトランジス
タは、該ダイオード手段の複数のＭＯＳトランジスタの
各々のコンダクタンスの合計と該帰還手段のＭＯＳトラ
ンジスタのコンダクタンスとが所定の動作条件下でほぼ
等しくなるように設定されたことを特徴とする基準電位
発生回路。 - 【請求項８】 請求項１記載の基準電位発生回路におい
て、 前記帰還手段及びダイオード手段の各ＭＯＳトランジス
タは、該ダイオード手段の複数のＭＯＳトランジスタの
各々のチャンネル幅をＷ１、チャンネル長をＬ１、直列
個数をＮとし、該帰還手段のＭＯＳトランジスタのチャ
ンネル幅をＷ２、チャンネル長をＬ２としたとき、Ｗ１
／Ｌ１とＷ２／Ｌ２との比がほぼＮ対１となるように設
定されたことを特徴とする基準電位発生回路。 - 【請求項９】 出力線の電位を所定値に保持するための
定電圧発生回路であって、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路とを備え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有することを特徴とする定電圧発生回路。 - 【請求項１０】 請求項９記載の定電圧発生回路におい
て、 前記抵抗手段は抵抗値が制御信号に応じて変化するよう
に構成されており、かつ該抵抗手段への制御信号を生成
することにより安定化出力電圧としての前記出力線の電
位を変更するための制御回路を更に備えたことを特徴と
する定電圧発生回路。 - 【請求項１１】 請求項９記載の定電圧発生回路におい
て、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を制御信号に応じて短絡させるための短絡手段
と、 前記短絡手段への制御信号を生成することにより安定化
出力電圧としての前記出力線の電位を変更するための制
御回路とを更に備えたことを特徴とする定電圧発生回
路。 - 【請求項１２】 出力線の電位を所定値に保持するため
の定電圧発生回路であって、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線と第２のノードとの間に一定の電位差
を発生させるための第２の基準電位発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路とを備え、 前記出力線は、該出力線の電位が前記第２の基準電位線
に与えられるように前記第２の基準電位発生回路に結線
され、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを備えたことを特徴とする定電圧発生回路。 - 【請求項１３】 請求項１２記載の定電圧発生回路にお
いて、 前記抵抗手段は抵抗値が制御信号に応じて変化するよう
に構成されており、かつ該抵抗手段への制御信号を生成
することにより安定化出力電圧としての前記出力線の電
位を変更するための制御回路を更に備えたことを特徴と
する定電圧発生回路。 - 【請求項１４】 請求項１２記載の定電圧発生回路にお
いて、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を制御信号に応じて短絡させるための短絡手段
と、 前記短絡手段への制御信号を生成することにより安定化
出力電圧としての前記出力線の電位を変更するための制
御回路とを更に備えたことを特徴とする定電圧発生回
路。 - 【請求項１５】 請求項１２記載の定電圧発生回路にお
いて、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は制御信号に応じて前記出力ノードの電位を変更
できるように構成されており、かつ促進信号を受け取る
毎に安定化出力電圧としての前記出力線の電位を上昇さ
せかつ抑制信号を受け取る毎に該出力線の電位を低下さ
せるように前記制御信号を生成するための制御回路を更
に備えたことを特徴とする定電圧発生回路。 - 【請求項１６】 請求項１２記載の定電圧発生回路にお
いて、 スタンバイ信号を受け取った場合には前記第１の基準電
位発生回路、第２の基準電位発生回路及びコンパレータ
回路の各々の消費電流を低減させるための制御回路を更
に備えたことを特徴とする定電圧発生回路。 - 【請求項１７】 請求項１２記載の定電圧発生回路にお
いて、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は制御信号に応じて前記出力ノードの電位を変更
できるように構成されており、かつリセット信号を受け
取った場合には安定化出力電圧としての前記出力線の電
位をデフォルト値に設定するように前記制御信号を生成
するための制御回路を更に備えたことを特徴とする定電
圧発生回路。 - 【請求項１８】 第１の被測定線の基準電圧レベルと第
２の被測定線の被測定電圧レベルとの大小関係を判定す
るための電圧レベル検出回路であって、 前記第１の被測定線と第１のノードとの間に一定の電位
差を発生させるための第１の基準電位発生回路と、 前記第２の被測定線と第２のノードとの間に一定の電位
差を発生させるための第２の基準電位発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路とを備え、 前記第１及び第２の基準電位発生回路の各々は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の被測定線としての第１
の電圧供給線と前記第１又は第２のノードとしての出力
ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを備えたことを特徴とする電圧レベル検出回路。 - 【請求項１９】 請求項１８記載の電圧レベル検出回路
において、 前記第１及び第２の基準電位発生回路のうちのいずれか
一方の前記抵抗手段は抵抗値が制御信号に応じて変化す
るように構成されており、かつ前記コンパレータ回路の
出力に応じて前記制御信号を生成することにより電圧レ
ベル検出特性にヒステリシスをもたせるための制御回路
を更に備えたことを特徴とする電圧レベル検出回路。 - 【請求項２０】 請求項１８記載の電圧レベル検出回路
において、 前記第１及び第２の基準電位発生回路のうちのいずれか
一方の前記ダイオード手段の複数のＭＯＳトランジスタ
のうちの少なくとも１つのＭＯＳトランジスタのソース
・ドレイン間を制御信号に応じて短絡させるための短絡
手段と、 前記コンパレータ回路の出力に応じて前記短絡手段への
制御信号を生成することにより電圧レベル検出特性にヒ
ステリシスをもたせるための制御回路とを更に備えたこ
とを特徴とする電圧レベル検出回路。 - 【請求項２１】 周囲温度が所定の温度に達したかどう
かを判定するための温度検出回路であって、 ＭＯＳトランジスタのスレッシュホールド電圧の変動の
影響を緩和することによって小さい温度依存性を有する
電位差を第１の基準電位線と第１のノードとの間に発生
させるための第１の基準電位発生回路と、 ＭＯＳトランジスタのスレッシュホールド電圧の変動に
起因した大きい温度依存性を有する電位差を第２の基準
電位線と第２のノードとの間に発生させるための第２の
基準電位発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路とを備え、 前記第１の基準電位発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１の基準電位線としての第１の電圧
供給線と前記第１のノードとの間に小さい温度依存性を
有する電位差を発生させるように、 前記第２の電圧供給線と前記第１のノードとの間に第１
の抵抗手段が挿入され 、 前記第１のノードと前記第１の電圧供給線との間に、前
記第１のノードの電圧がゲートに帰還されるＭＯＳトラ
ンジスタを有する帰還手段と、ＭＯＳトランジスタで構
成された第１のダイオード手段とが挿入され、 前記第２の基準電位発生回路は、 互いの間に直流電圧が印加される第３及び第４の電圧供
給線のうちの前記第２の基準電位線としての第３の電圧
供給線と前記第２のノードとの間に大きい温度依存性を
有する電位差を発生させるように、 前記第４の電圧供給線と前記第２のノードとの間に第２
の抵抗手段が挿入され、 前記第２のノードと前記第３の電圧供給線との間に、Ｍ
ＯＳトランジスタで構成された第２のダイオード手段が
挿入され、 前記帰還手段は、ゲートが前記第１のノードに接続され
かつソースが前記第１の電圧供給線に接続されたＭＯＳ
トランジスタを有し、 前記第１のダイオード手段は、互いに直列接続されかつ
前記帰還手段のＭＯＳトランジスタのドレインと前記第
１のノードとの間に挿入された他の複数のＭＯＳトラン
ジスタで構成され、 前記第２のダイオード手段は、互いに直列接続されかつ
一端が前記第２のノードに接続され他端が前記第３の電
圧供給線に直結された更に他の複数のＭＯＳトランジス
タで構成されたことを特徴とする温度検出回路。 - 【請求項２２】 請求項２１記載の温度検出回路におい
て、 前記第１及び第２のダイオード手段の各々の複数のＭＯ
Ｓトランジスタのうちの少なくとも１つのＭＯＳトラン
ジスタのソース・ドレイン間を制御信号に応じて短絡さ
せるための短絡手段と、 前記コンパレータ回路の出力に応じて前記短絡手段への
制御信号を生成することにより温度検出特性にヒステリ
シスをもたせるための制御回路とを更に備えたことを特
徴とする温度検出回路。 - 【請求項２３】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 温度を検出するための温度検出回路と、 温度上昇に応じて前記出力線の電位を上げるように、前
記温度検出回路により検出された温度に応じて前記出力
線の電位を変更するための定電圧発生回路とを備え、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る電源回路。 - 【請求項２４】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 温度を検出するための温度検出回路と、 温度上昇に応じて前記出力線の電位を上げるように、前
記温度検出回路により検出された温度に応じて前記出力
線の電位を変更するための定電圧発生回路とを備え、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする電源回
路。 - 【請求項２５】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 温度を検出するための温度検出回路と、 温度上昇に応じて前記出力線の電位を上げるように、前
記温度検出回路により検出された温度に応じて前記出力
線の電位を変更するための定電圧発生回路とを備え、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る電源回路。 - 【請求項２６】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 温度を検出するための温度検出回路と、 温度上昇に応じて前記出力線の電位を上げるように、前
記温度検出回路により検出された温度に応じて前記出力
線の電位を変更するための定電圧発生回路とを備え、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする電源回
路。 - 【請求項２７】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 温度を検出するための温度検出回路と、 温度上昇に応じて前記出力線の電位を上げるように、前
記温度検出回路により検出された温度に応じて前記出力
線の電位を変更するための定電圧発生回路とを備え、 前記温度検出回路は、 第１の基準電位線と第１のノードとの間に小さい温度依
存性を有する電位差を発生させるための第１の基準電位
発生回路と、 第２の基準電位線と第２のノードとの間に大きい温度依
存性を有する電位差を発生させるための第２の基準電位
発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較することにより検出すべき温度が所定の温度に達し
たかどうかを判定し、該判定の結果に応じて前記定電圧
発生回路の動作を制御するためのコンパレータ回路とを
備え、 前記第１の基準電位発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１の基準電位線としての第１の電圧
供給線と前記第１のノードとの間に小さい温度依存性を
有する電位差を発生させるように、 前記第２の電圧供給線と前記第１のノードとの間に挿入
された第１の抵抗手段と、 ゲートが前記第１のノードに接続されかつソースが前記
第１の電圧供給線に接続されたＭＯＳトランジスタを有
する帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記第１のノードとの間に挿入された
他の複数のＭＯＳトランジスタで構成された第１のダイ
オード手段とを有し、 前記第２の基準電位発生回路は、 互いの間に直流電圧が印加される第３及び第４の電圧供
給線のうちの前記第２の基準電位線としての第３の電圧
供給線と前記第２のノードとの間に大きい温度依存性を
有する電位差を発生させるように、 前記第４の電圧供給線と前記第２のノードとの間に挿入
された第２の抵抗手段と、 互いに直列接続され、かつ一端が前記第２のノードに接
続され他端が前記第３の電圧供給線に直結された更に他
の複数のＭＯＳトランジスタで構成された第２のダイオ
ード手段とを有することを特徴とする電源回路。 - 【請求項２８】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差を検出するための遅延時間差検出回路
と、 前記第２の遅延回路の遅延時間が前記第１の遅延回路の
遅延時間より大きくなった場合には前記出力線の電位を
上昇させ、かつ前記第２の遅延回路の遅延時間が前記第
１の遅延回路の遅延時間より小さくなった場合には前記
出力線の電位を低下させるように、前記遅延時間差検出
回路の出力に応じて前記出力線の電位を変更するための
定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、ゲートが前記出力ノードに接続されか
つソースが前記第１の電圧供給線に接続されたＭＯＳト
ランジスタを有する帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る電源回路。 - 【請求項２９】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差を検出するための遅延時間差検出回路
と、 前記第２の遅延回路の遅延時間が前記第１の遅延回路の
遅延時間より大きくなった場合には前記出力線の電位を
上昇させ、かつ前記第２の遅延回路の遅延時間が前記第
１の遅延回路の遅延時間より小さくなった場合には前記
出力線の電位を低下させるように、前記遅延時間差検出
回路の出力に応じて前記出力線の電位を変更するための
定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする電源回
路。 - 【請求項３０】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差を検出するための遅延時間差検出回路
と、 前記第２の遅延回路の遅延時間が前記第１の遅延回路の
遅延時間より大きくなった場合には前記出力線の電位を
上昇させ、かつ前記第２の遅延回路の遅延時間が前記第
１の遅延回路の遅延時間より小さくなった場合には前記
出力線の電位を低下させるように、前記遅延時間差検出
回路の出力に応じて前記出力線の電位を変更するための
定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る電源回路。 - 【請求項３１】 論理回路の電源として用いられる安定
化出力電圧としての出力線の電位を温度上昇に応じて上
げることにより前記論理回路の遅延時間を一定に保つた
めの電源回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差を検出するための遅延時間差検出回路
と、 前記第２の遅延回路の遅延時間が前記第１の遅延回路の
遅延時間より大きくなった場合には前記出力線の電位を
上昇させ、かつ前記第２の遅延回路の遅延時間が前記第
１の遅延回路の遅延時間より小さくなった場合には前記
出力線の電位を低下させるように、前記遅延時間差検出
回路の出力に応じて前記出力線の電位を変更するための
定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする電源回
路。 - 【請求項３２】 周辺回路と、該周辺回路の遅延時間を
補正するための遅延時間補正回路とを備えた半導体集積
回路であって、 前記遅延時間補正回路は、 パルス信号を遅延させるための第１の遅延回路と、 前記第１の遅延回路に供給されるパルス信号と同一のパ
ルス信号を遅延させるための論理回路を有し、該論理回
路は前記周辺回路と同一かつ前記第１の遅延回路とは異
なる遅延時間温度依存性を有しかつ基準温度におけるパ
ルス信号の遅延時間が前記第１の遅延回路と一致するよ
うに設定された第２の遅延回路と、 前記第２の遅延回路及び周辺回路の各々への安定化電源
電圧の供給線として用いられる出力線の電位を、制御信
号に応じて変更可能な一定値に保持するための定電圧発
生回路と、 前記第１及び第２の遅延回路の各々の出力信号に基づ
き、前記第２の遅延回路の遅延時間が前記第１の遅延回
路の遅延時間より大きくなった場合には促進信号を出力
し、かつ前記第２の遅延回路の遅延時間が前記第１の遅
延回路の遅延時間より小さくなった場合には抑制信号を
出力するための遅延時間差検出回路と、 前記遅延時間差検出回路からの促進信号を受け取る毎に
前記出力線の電位を上昇させるように、かつ前記遅延時
間差検出回路からの抑制信号を受け取る毎に前記出力線
の電位を低下させるように前記定電圧発生回路への制御
信号を出力するための制御回路とを備え、 前記遅延時間差検出回路は、第１及び第２の検出信号を
前記促進信号及び抑制信号として出力するための回路を
備え、 前記第１及び第２の検出信号は各々同一時刻に遷移する
パルスを有し、かつ前記第２の遅延回路の遅延時間が前
記第１の遅延回路の遅延時間より大きい場合には前記第
２の検出信号のパルス幅が前記第１の検出信号のパルス
幅より大きくされ、前記第２の遅延回路の遅延時間が前
記第１の遅延回路の遅延時間より小さい場合には前記第
２の検出信号のパルス幅が前記第１の検出信号のパルス
幅より小さくされ、 前記制御回路は、複数の論理信号を前記制御信号として
出力するための回路を備え、 前記複数の論理信号のうち所定の論理レベルを有する論
理信号の数は、前記遅延時間差検出回路から出力される
第１及び第２の検出信号のパルス幅の差に応じて変更さ
れ、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記定電圧
発生回路の出力線の電位とを比較するためのコンパレー
タ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路とを備え、 前記基準電位発生回路は、 前記制御回路から制御信号として出力される複数の論理
信号のうちの所定の論理レベルを有する論理信号の数に
応じて抵抗値が変化するように前記第２の電圧供給線と
前記出力ノードとの間に挿入された抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有することを特徴とする半導体集積回路。 - 【請求項３３】 第１及び第２の電圧供給線を通して外
部から印加される直流電圧から半導体基板に与えるべき
基板電位を生成するための基板電位生成回路と、 前記基板電位生成回路により生成された基板電位を所定
値に保持するように該基板電位に応じて前記基板電位生
成回路の動作を制御するための基板電位制御回路とを備
えた半導体集積回路であって、 前記基板電位制御回路は、 前記第１及び第２の電圧供給線のうちのいずれか一方を
第１の電位線、他方を第２の電位線とし、前記第１の電
位線と第１のノードとの間に一定の電位差を発生させる
ための第１の基準電位発生回路と、 前記半導体基板と第２のノードとの間に一定の電位差を
発生させるための第２の基準電位発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較し、該比較の結果に応じて前記基板電位生成回路の
動作を制御するためのコンパレータ回路とを有し、 前記第１の基準電位発生回路は、 前記第２の電位線と前記第１のノードとの間に挿入され
た第１の抵抗手段と、 ゲートが前記第１のノードに接続されかつソースが前記
第１の電位線に接続されたＭＯＳトランジスタを有する
第１の帰還手段と、 互いに直列接続されかつ前記第１の帰還手段のＭＯＳト
ランジスタのドレインと前記第１のノードとの間に挿入
された他の複数のＭＯＳトランジスタで構成された第１
のダイオード手段とを有し、 前記第２の基準電位発生回路は、 前記第１及び第２の電圧供給線のうちのいずれか一方と
前記第２のノードとの間に挿入された第２の抵抗手段
と、 ゲートが前記第２のノードに接続されかつソースに前記
基板電位が与えられた更に他のＭＯＳトランジスタを有
する第２の帰還手段と、 互いに直列接続されかつ前記第２の帰還手段のＭＯＳト
ランジスタのドレインと前記第２のノードとの間に挿入
された更に他の複数のＭＯＳトランジスタで構成された
第２のダイオード手段とを有することを特徴とする半導
体集積回路。 - 【請求項３４】 第１及び第２の電圧供給線を通して外
部から印加される直流電圧から半導体基板上の特定の回
路ブロックに与えるべき特定電位を特定電位線上に生成
するための特定電位生成回路と、 前記特定電位生成回路により生成された特定電位を所定
値に保持するように、前記特定電位線上の特定電位に応
じて前記特定電位生成回路の動作を制御するための特定
電位制御回路とを備えた半導体集積回路であって、 前記特定電位制御回路は、 前記第１及び第２の電圧供給線のうちのいずれか一方を
第１の電位線、他方を第２の電位線とし、前記第１の電
位線と第１のノードとの間に一定の電位差を発生させる
ための第１の基準電位発生回路と、 前記特定電位線と第２のノードとの間に一定の電位差を
発生させるための第２の基準電位発生回路と、 前記第１のノードの電位と前記第２のノードの電位とを
比較し、該比較の結果に応じて前記特定電位生成回路の
動作を制御するためのコンパレータ回路とを有し、 前記第１の基準電位発生回路は、 前記第２の電位線と前記第１のノードとの間に挿入され
た第１の抵抗手段と、 ゲートが前記第１のノードに接続されかつソースが前記
第１の電位線に接続されたＭＯＳトランジスタを有する
第１の帰還手段と、 互いに直列接続されかつ前記第１の帰還手段のＭＯＳト
ランジスタのドレインと前記第１のノードとの間に挿入
された他の複数のＭＯＳトランジスタで構成された第１
のダイオード手段とを有し、 前記第２の基準電位発生回路は、 前記第１及び第２の電圧供給線のうちのいずれか一方と
前記第２のノードとの間に挿入された第２の抵抗手段
と、 ゲートが前記第２のノードに接続されかつソースが前記
特定電位線に接続された更に他のＭＯＳトランジスタを
有する第２の帰還手段と、 互いに直列接続されかつ前記第２の帰還手段のＭＯＳト
ランジスタのドレインと前記第２のノードとの間に挿入
された更に他の複数のＭＯＳトランジスタで構成された
第２のダイオード手段とを有することを特徴とする半導
体集積回路。 - 【請求項３５】 半導体基板上の各々論理回路で構成さ
れた複数の回路ブロックに共通の電源として用いられる
安定化出力電圧としての出力線の電位を温度上昇に応じ
て上げることにより前記複数の回路ブロックの各々の遅
延時間を一定に保つことができるように構成された半導
体集積回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差に応じて、前記第２の遅延回路の遅延時
間が前記第１の遅延回路の遅延時間より大きくなった場
合には促進信号を出力し、かつ前記第２の遅延回路の遅
延時間が前記第１の遅延回路の遅延時間より小さくなっ
た場合には抑制信号を出力するための遅延時間差検出回
路と、 前記遅延時間差検出回路からの促進信号を受け取る毎に
前記出力線の電位を上昇させ、かつ前記遅延時間差検出
回路からの抑制信号を受け取る毎に前記出力線の電位を
低下させるための定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る半導体集積回路。 - 【請求項３６】 半導体基板上の各々論理回路で構成さ
れた複数の回路ブロックに共通の電源として用いられる
安定化出力電圧としての出力線の電位を温度上昇に応じ
て上げることにより前記複数の回路ブロックの各々の遅
延時間を一定に保つことができるように構成された半導
体集積回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差に応じて、前記第２の遅延回路の遅延時
間が前記第１の遅延回路の遅延時間より大きくなった場
合には促進信号を出力し、かつ前記第２の遅延回路の遅
延時間が前記第１の遅延回路の遅延時間より小さくなっ
た場合には抑制信号を出力するための遅延時間差検出回
路と、 前記遅延時間差検出回路からの促進信号を受け取る毎に
前記出力線の電位を上昇させ、かつ前記遅延時間差検出
回路からの抑制信号を受け取る毎に前記出力線の電位を
低下させるための定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの基準電位線としての第１の電圧供給線と出
力ノードとの間に一定の電位差を発生させるための基準
電位発生回路と、 前記基準電位発生回路の出力ノードの電位と前記出力線
の電位とを比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記基準電位発生回路の出力ノードの電位を変更させる
ことにより前記出力線の電位を変更するように該基準電
位発生回路に制御信号を与えるための制御回路とを備
え、 前記基準電位発生回路は、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする半導体集
積回路。 - 【請求項３７】 半導体基板上の各々論理回路で構成さ
れた複数の回路ブロックに共通の電源として用いられる
安定化出力電圧としての出力線の電位を温度上昇に応じ
て上げることにより前記複数の回路ブロックの各々の遅
延時間を一定に保つことができるように構成された半導
体集積回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差に応じて、前記第２の遅延回路の遅延時
間が前記第１の遅延回路の遅延時間より大きくなった場
合には促進信号を出力し、かつ前記第２の遅延回路の遅
延時間が前記第１の遅延回路の遅延時間より小さくなっ
た場合には抑制信号を出力するための遅延時間差検出回
路と、 前記遅延時間差検出回路からの促進信号を受け取る毎に
前記出力線の電位を上昇させ、かつ前記遅延時間差検出
回路からの抑制信号を受け取る毎に前記出力線の電位を
低下させるための定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段とを有し、 前記抵抗手段は、抵抗値が前記制御回路からの制御信号
に応じて変化するように構成されていることを特徴とす
る半導体集積回路。 - 【請求項３８】 半導体基板上の各々論理回路で構成さ
れた複数の回路ブロックに共通の電源として用いられる
安定化出力電圧としての出力線の電位を温度上昇に応じ
て上げることにより前記複数の回路ブロックの各々の遅
延時間を一定に保つことができるように構成された半導
体集積回路であって、 パルス信号の遅延時間の温度依存性が小さい第１の遅延
回路と、 基準温度におけるパルス信号の遅延時間が前記第１の遅
延回路と一致するように設定された温度モニタとしての
論理回路を有する第２の遅延回路と、 前記第１の遅延回路の遅延時間と前記第２の遅延回路の
遅延時間との差に応じて、前記第２の遅延回路の遅延時
間が前記第１の遅延回路の遅延時間より大きくなった場
合には促進信号を出力し、かつ前記第２の遅延回路の遅
延時間が前記第１の遅延回路の遅延時間より小さくなっ
た場合には抑制信号を出力するための遅延時間差検出回
路と、 前記遅延時間差検出回路からの促進信号を受け取る毎に
前記出力線の電位を上昇させ、かつ前記遅延時間差検出
回路からの抑制信号を受け取る毎に前記出力線の電位を
低下させるための定電圧発生回路とを備え、 前記定電圧発生回路からの前記出力線上の安定化出力電
圧は、前記第２の遅延回路へ電源として供給され、 前記定電圧発生回路は、 第１の基準電位線と第１のノードとの間に一定の電位差
を発生させるための第１の基準電位発生回路と、 第２の基準電位線としての前記出力線と第２のノードと
の間に一定の電位差を発生させるための第２の基準電位
発生回路と、 前記出力線と前記第２のノードとの間に挿入されたコン
デンサ素子と、 前記第１のノードの電位と前記第２のノードの電位とを
比較するためのコンパレータ回路と、 前記コンパレータ回路の出力による制御下で前記出力線
を駆動するためのドライバ回路と、 前記第１及び第２のノードのうちの少なくとも一方の電
位を変更させることにより前記出力線の電位を変更する
ように、前記第１及び第２の基準電位発生回路のうちの
少なくとも一方に制御信号を与えるための制御回路とを
備え、 前記第１及び第２の基準電位発生回路のうちの少なくと
も一方は、 互いの間に直流電圧が印加される第１及び第２の電圧供
給線のうちの前記第１又は第２の基準電位線としての第
１の電圧供給線と前記第１又は第２のノードとしての出
力ノードとの間に一定の電位差を発生させるように、 前記第２の電圧供給線と前記出力ノードとの間に挿入さ
れた抵抗手段と、 ゲートが前記出力ノードに接続されかつソースが前記第
１の電圧供給線に接続されたＭＯＳトランジスタを有す
る帰還手段と、 互いに直列接続されかつ前記帰還手段のＭＯＳトランジ
スタのドレインと前記出力ノードとの間に挿入された他
の複数のＭＯＳトランジスタで構成されたダイオード手
段と、 前記ダイオード手段の複数のＭＯＳトランジスタのうち
の少なくとも１つのＭＯＳトランジスタのソース・ドレ
イン間を前記制御回路からの制御信号に応じて短絡させ
るための短絡手段とを有することを特徴とする半導体集
積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11822193A JP3238526B2 (ja) | 1992-06-10 | 1993-05-20 | 基準電位発生回路とそれを用いた半導体集積回路 |
| US08/074,561 US5545977A (en) | 1992-06-10 | 1993-06-09 | Reference potential generating circuit and semiconductor integrated circuit arrangement using the same |
| KR1019930010509A KR970006604B1 (ko) | 1992-06-10 | 1993-06-10 | 기준전위발생회로와 그것을 사용한 반도체집적회로 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028592 | 1992-06-10 | ||
| JP4-150285 | 1992-06-10 | ||
| JP11822193A JP3238526B2 (ja) | 1992-06-10 | 1993-05-20 | 基準電位発生回路とそれを用いた半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205962A Division JP3359618B2 (ja) | 1992-06-10 | 2000-07-07 | 遅延時間補正機能を備えた半導体集積回路及び電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0676571A JPH0676571A (ja) | 1994-03-18 |
| JP3238526B2 true JP3238526B2 (ja) | 2001-12-17 |
Family
ID=26456188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11822193A Expired - Fee Related JP3238526B2 (ja) | 1992-06-10 | 1993-05-20 | 基準電位発生回路とそれを用いた半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5545977A (ja) |
| JP (1) | JP3238526B2 (ja) |
| KR (1) | KR970006604B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
| EP0708106B1 (en) * | 1994-10-20 | 2000-08-09 | Shin-Etsu Chemical Co., Ltd. | Novel silacyclohexane compounds, a liquid crystal composition comprising the same and a liquid crystal device comprising the composition |
| US5703476A (en) * | 1995-06-30 | 1997-12-30 | Sgs-Thomson Microelectronics, S.R.L. | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator |
| JP3517493B2 (ja) * | 1995-09-21 | 2004-04-12 | 松下電器産業株式会社 | 内部降圧回路 |
| JP3366222B2 (ja) * | 1997-06-17 | 2003-01-14 | 日本電気株式会社 | 出力回路 |
| DE69739284D1 (de) * | 1997-11-05 | 2009-04-16 | St Microelectronics Srl | Temperaturkorrelierter Spannungsgeneratorschaltkreis und zugehöriger Spannungsregler für die Speisung einer Speicherzelle mit einer einzigen Stromversorgung, insbesondere vom FLASH-Typ |
| KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
| US6611248B2 (en) * | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
| KR100366627B1 (ko) * | 2000-08-23 | 2003-01-09 | 삼성전자 주식회사 | Ｄｔｃ 기반 플립플럽 회로 및 비교기 |
| US20030219061A1 (en) * | 2002-05-23 | 2003-11-27 | Seeger Mark E. | Liquid vessel with time approximation |
| JP4374254B2 (ja) * | 2004-01-27 | 2009-12-02 | Ｏｋｉセミコンダクタ株式会社 | バイアス電圧発生回路 |
| JP4091577B2 (ja) * | 2004-07-20 | 2008-05-28 | 株式会社東芝 | 強誘電体メモリ |
| US7287235B1 (en) * | 2004-08-06 | 2007-10-23 | Calypto Design Systems, Inc. | Method of simplifying a circuit for equivalence checking |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| JP4804975B2 (ja) * | 2006-03-22 | 2011-11-02 | エルピーダメモリ株式会社 | 基準電位発生回路及びそれを備えた半導体記憶装置 |
| US7486060B1 (en) * | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
| US20080100371A1 (en) * | 2006-10-26 | 2008-05-01 | Fabrice Paillet | Dual rail generator |
| US20080143408A1 (en) | 2006-12-19 | 2008-06-19 | Fabrice Paillet | Pulse width modulator |
| KR100892723B1 (ko) * | 2007-11-19 | 2009-04-10 | 주식회사 하이닉스반도체 | 반도체 집적회로의 디지털 온도 정보 생성 장치 |
| WO2009153838A1 (ja) * | 2008-06-20 | 2009-12-23 | 富士通株式会社 | 受信装置 |
| JP5353548B2 (ja) | 2009-08-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | バンドギャップレファレンス回路 |
| US9100017B2 (en) | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
| CN103926967B (zh) * | 2014-04-17 | 2015-06-10 | 重庆西南集成电路设计有限责任公司 | 低压低功耗基准电压源及低基准电压产生电路 |
| US10133292B1 (en) * | 2016-06-24 | 2018-11-20 | Cadence Design Systems, Inc. | Low supply current mirror |
| US10473530B2 (en) * | 2017-08-18 | 2019-11-12 | Qualcomm Incorporated | Apparatus and method for generating temperature-indicating signal using correlated-oscillators |
| KR102204130B1 (ko) | 2019-06-11 | 2021-01-18 | 포항공과대학교 산학협력단 | 기준 전압을 생성하기 위한 전자 회로 |
| US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
| US12135574B2 (en) * | 2022-08-05 | 2024-11-05 | Semtech Corporation | Biasing control for compound semiconductors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313083A (en) * | 1978-09-27 | 1982-01-26 | Analog Devices, Incorporated | Temperature compensated IC voltage reference |
| US4295089A (en) * | 1980-06-12 | 1981-10-13 | Gte Laboratories Incorporated | Methods of and apparatus for generating reference voltages |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
-
1993
- 1993-05-20 JP JP11822193A patent/JP3238526B2/ja not_active Expired - Fee Related
- 1993-06-09 US US08/074,561 patent/US5545977A/en not_active Expired - Lifetime
- 1993-06-10 KR KR1019930010509A patent/KR970006604B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0676571A (ja) | 1994-03-18 |
| KR970006604B1 (ko) | 1997-04-29 |
| US5545977A (en) | 1996-08-13 |
| KR940006263A (ko) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238526B2 (ja) | 基準電位発生回路とそれを用いた半導体集積回路 | |
| US5446418A (en) | Ring oscillator and constant voltage generation circuit | |
| US6292424B1 (en) | DRAM having a power supply voltage lowering circuit | |
| JP2851767B2 (ja) | 電圧供給回路および内部降圧回路 | |
| US6351426B1 (en) | DRAM having a power supply voltage lowering circuit | |
| US5430682A (en) | Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant | |
| JP3780030B2 (ja) | 発振回路およびｄｒａｍ | |
| JP2925422B2 (ja) | 半導体集積回路 | |
| US6297624B1 (en) | Semiconductor device having an internal voltage generating circuit | |
| US5442277A (en) | Internal power supply circuit for generating internal power supply potential by lowering external power supply potential | |
| US5097303A (en) | On-chip voltage regulator and semiconductor memory device using the same | |
| KR940009250B1 (ko) | 복수개의 동작전압에 대응하는 리프레쉬 타이머 | |
| JPH06259967A (ja) | 半導体メモリ装置のアドレス転移検出回路 | |
| US6084386A (en) | Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal | |
| JP2849356B2 (ja) | 半導体チップのバーンイン電圧感知回路 | |
| JP2792416B2 (ja) | 半導体集積回路 | |
| JP3532721B2 (ja) | 定電圧発生回路 | |
| US5744998A (en) | Internal voltage detecting circuit having superior responsibility | |
| JPH0756752B2 (ja) | 半導体メモリー装置のセンスアンプ制御回路 | |
| US20090045883A1 (en) | Self refresh oscillator and oscillation signal generation method of the same | |
| US6201380B1 (en) | Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode | |
| JPH0521738A (ja) | 半導体集積回路 | |
| JP2001176287A (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
| JP3359618B2 (ja) | 遅延時間補正機能を備えた半導体集積回路及び電源回路 | |
| JPH0778471A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |