DE69736827T2

DE69736827T2 - Spannungsreferenz mit sperrschicht-feldeffekt und herstellungsverfahren

Info

Publication number: DE69736827T2
Application number: DE69736827T
Authority: DE
Inventors: F. Derek Sunnyvale BOWERS; C. Larry Santa Clara TIPPIE
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1996-01-17
Filing date: 1997-01-16
Publication date: 2007-03-01
Anticipated expiration: 2017-01-17
Also published as: DE69736827D1; US5838192A; US5973550A; AU1835297A; WO1997026591A1; EP0875025B1; EP0875025A1; EP0875025A4

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Diese Erfindung betrifft Spannungsreferenz-Schaltkreise und spezieller rauscharme Spannungsreferenzschaltkreise mit linearem Temperaturkoeffizient.
Beschreibung des Standes der Technik
Spannungsreferenzschaltkreise wurden entwickelt, um genaue Spannungsausgänge zur Verwendung in vielfältigen analogen Schaltungen wie Operationsverstärker (op amps), Digital-Analog-Wandler (DAC) und Analog-Digital-Wandler (ADC) zur Verfügung zu stellen. Im Allgemeinen benutzte Referenzen umfassen Ausführungen wie "Zener" und "Bandlücken" oder ΔVBE. Obwohl solche Referenzen für viele Anwendungen geeignet sind, sind sie nicht ohne ihre Probleme. Zum Beispiel ändern sich ihre Ausgangspannungen weitgehend und nicht linear mit der Temperatur-, sie sind nicht immer in einem gewünschten Spannungsbereich verfügbar, einige zeigen einen "Hysterese-Effekt" und ihre Rauschpegel können ihre Verwendung innerhalb von Systemen, die einen hohen Genauigkeitsgrad erfordern, speziell Systeme mit kleiner Leistung, ausschließen. Verbesserte Störpegel sowohl für Zener-Referenz als auch Bandlücken-Referenz können einen Betrieb mit höheren Vorspannungsströmen erforderlich machen.
Als Beispiel kann zur Erzielung einer Genauigkeit von 16 Bit über einem Betriebstemperaturbereich von 100°C (Fehlergrenze bis ½ niedrigstrangiges Bit) der Temperaturkoeffizient einer ADC-Spannungsreferenz 0,08 ppm/°C nicht überschreiten und seine Rauschdichte (für einen 16 Bit-ADC mit 10V-Endwertbereich) muss auf 40 nV/√Hz begrenzt werden. Beim Betrieb mit einem Vorspannungsstrom von 100 μA kann eine Zener-Referenz eine Rauschdichte von 100 nV/√Hz und eine Bandlücken-Referenz eine von 300 nV/√Hz aufweisen. Eine Verbesserung dieses Rauschverhaltens würde einen höheren Arbeitsstrom erforderlich machen.
1 stellt einen grundlegenden Zener-Spannungsreferenz-Schaltkreis dar. An einen Widerstand R_S, der in Reihe mit einer in Sperrrichtung vorgespannten Zenerdiode D1 geschaltet ist, wird eine Spannung + V_s angelegt, deren Anode mit der Anode einer in Durchlassrichtung vorgespannten Diode D2 verbunden ist, deren Katode mit Masse verbunden ist. Die am Anschluss 9, dem Übergang des Widerstands Rs und der Katode von D1, auftretende Ausgangs-Referenzspannung V_REF ist die Summe des Abfalls der Durchlassspannung der Diode 2 und dem Abfall der Durchbruchspannung der Diode D1. Das anziehende Merkmal dieses Schaltkreises ist, obwohl der Durchlassspannungsabfall von Diode D2 einen negativen Temperaturkoeffizient zeigt, dieser in einem gewissen Grad den positiven Temperaturkoeffizient des Abfalls der Durchbruchspannung von Diode D1 versetzt. Da die anfängliche Temperaturabhängigkeit der Diode D1 relativ groß ist, d. h. ungefähr 300 ppm/°C, ist die Einrichtung einer Versetzungsspannung von der Diode D2, wie die Veränderung der Ausgangspannungen von der Diode D1 über einen breiten Betriebsbereich kompensiert, etwas schwierig.
Weil der Abfall der Durchbruchsspannung der Diode D1 typischerweise im Bereich von 5 bis 8 Volt liegt, liegt zusätzlich die durch einen solchen Schaltkreis erzeugte Referenzspannung im Bereich von 6 bis 9 V. Da die Referenz von einer Spannungsquelle gesteuert werden muss, die höher als 6 V ist, sind Zehner-Referenzen nicht zum Betrieb in Systemen geeignet, die 5 V oder die zunehmend populären niedrigeren Stromversorgungen nutzen. Außerdem neigen Spannungsreferenzen, die auf durch Temperatur kompensierten Durchbruchdioden basieren dazu, aufgrund des von dem Durchbruchmechanismus der Diode erzeugten Störrauschens verrauscht zu sein.
Bandlücken-Referenzen bewirken eine durch Temperatur kompensierte Referenz, die von einer kleineren Versorgungsspannung aus arbeiten könnte (z. B. 5 V oder darunter). Bandlücken-Referenzen nutzen bipolare Transistoren mit Emittern unterschiedlicher Größen. Die Stromversorgung der Transistoren mit gleichen Strömen entwickelt eine Differenz in der Basis-Emitter-Spannung ΔV_B _E zwischen den zwei Transistoren. Solche Referenzen erzeugen im Allgemeinen ein Ausgang der Form V_BE + ΔV_BE (A), in der A ein Verstärkungsfaktor ist. Die Komponenten V_BE und ΔV_BE besitzen Temperaturkoeffizien ten entgegen gesetzter Polarität (ΔV_BE ist proportional der absoluten Temperatur, und V_BE ist komplementär zur absoluten Temperatur), die dazu neigen, sich aufzuheben. Es sind zahlreiche Variationen im Bandlücken-Referenzschaltungsaufbau ausgelegt worden, die zum Beispiel in Fink et al. Ed., Electronics Engineers' Handbook, 3. Ausgabe, McGraw-Hill Book Co., 1989, Seiten 8.48 bis 8.50 erörtert werden.
Obwohl der Ausgang der Bandlücken-Spannungszelle idealerweise von der Temperatur unabhängig ist, wurde herausgefunden, dass die Ausgänge von Bandlückenzellen keine nichtlinearen Temperaturabhängigkeiten aufweisen, die schwierig zu kompensieren sind. Außerdem ist die anfängliche Temperaturabhängigkeit der ΔV_BE-Komponente sehr hoch, ungefähr 3000 ppm/°C, wobei die Schwierigkeit, einen Temperaturkoeffizienten zu kompensieren, im Allgemeinen proportional der Größe des ursprünglichen Temperaturkoeffizienten ist. Darüber hinaus wird die Referenzgrudspannung ΔV_BE des Bandübergangsschaltkreises über einem festgelegten Widerstand entwickelt, wobei wegen Prozessänderungen und anderen Grenzen hinsichtlich der Genauigkeit, mit der ein absoluter Widerstandswert (im Gegensatz zu einem Verhältnis von elektrischen Widerständen) erzeugt werden kann, der Widerstand Fehler auf die Spannung überträgt. Eine Verstärkung der durch den Verstärkungsfaktor A dargestellten ΔV_BE leitet werteres Störrauschen in den Referenzausgang ein. Die Verwendung eines absoluten Widerstandes verschlechtert außerdem den Wirkungsgrad der Bandlücken-Referenz, weil der Widerstand mit der Zeit weglaufen wird, was zur Ursache hat, dass der Ausgang der Referenz ebenso weglaufen wird. Ein noch weiteres Problem von Bandlücken-Referenzen ist ein "Hysterese-Effekt", das heißt eine Bandlücken-Referenz, die eine anfängliche Referenzspannung erzeugt, die, nachdem sie erhitzt und anschließend auf ihre Anfangstemperatur zurückgeführt wurde, eine leicht unterschiedliche Referenzspannung erzeugen wird. Dokumente im Stand der Technik beschreiben die Verwendung eines Paars von Feldeffekttransistoren.
Zum Beispiel offenbart das am 13. Juni 1995 erteilte US-Patent Nr. 5 424 663 die Nutzung eines Paars von Sperrschichtfeldeffekttransistoren (JFET) in einem Schaltkreis. Die entgegen gesetzte Verstärkungsfaktor des JFET-Paars wird genutzt, um einen Schaltkreis geringerer Leistung zur Übertragung eines Hochspannungs-Differenzsignals auf eine niedrigere Spannungshöhe umzuwandeln, das durch den Niederspannungs-Steuerschaltungsaufbau in einem integrierten Leistungsschaltkreis erfasst werden kann.
Das am 10. Januar 1978 erteilte US-Patent Nr. 4 068 134 beschreibt einen Schaltkreis, der zwei Feldeffekttransistoren (FET enthält, die mit der Ausnahme ihrer Tor-Kanal-Potenzialwelleneigenschaften im Wesentlichen identisch sind und vorgespannt werden, um gleiche Drainströme bei gleichen Drainspannungen zu übertragen. Die sich ergebende Potenzialdifferenz zwischen den Gateelektroden der zwei FET erzeugt eine Spannungsreferenz.
ABRISS DER ERFINDUNG
Mi der vorliegenden Erfindung wird versucht, einen Sperrschichtfeldeffekttransistor-Schaltkreis zur Verfügung zu stellen, der eingesetzt werden kann, um eine rauscharme Spannungsreferenz zu erzeugen, die gegenüber Zeit und Temperatur stabil ist und in einem breiten Spannungsbereich verfügbar ist. Dies verwirklicht sie mit einem Paar von Sperrschichtfeldeffekttransistoren (JFET), die mit einer exakt gesteuerten Differenz zwischen ihren Abschnürspannungen gebildet werden. Die zwei JFET werden mit dem gleichen Verhältnis von Drainstrom zur Größe (d. h. Kanal-Breitenlängenverhältnis, ID1/W1/L1 = ID2/W2/L2) betrieben. Außerdem werden die JFET im Sättigungszustand betrieben, und durch Beibehaltung der Gleichheit dieses Verhältnisses wird die Differenz in den Gate-Source-Spannungen der Differenz der Abschnürspannung zwischen ihnen entsprechen (ΔV_GS = ΔV_P).
In einer bevorzugten praktischen Ausführung wird in die JFET gleicher Größe (d. h., die gleiche Kanal-Breitenlängenverhältnisse besitzen) gleiche Drainströme eingespeist und ihre Sourceelektroden an eine gemeinsame elektrische Spannung angeschlossen. Die sich zwischen ihnen ergebende Differenz der Gate-Source-Spannung stellt eine Referenzspannung bereit. Dieser Grundschaltkreis kann erzeugt werden, indem ein p-Kanal JFET oder n-Kanal JFET sowie Anreicherungs-JFET oder JFET mit Verarmungswirkung genutzt werden, um positive oder negative Spannungsreferenzen bereitzustellen.
Der Temperaturkoeffizient der Referenz ist linear, wobei in einer praktischen Ausführung eine Stromquelle eingesetzt wird, die der Temperatur proportional ist, um eine temperaturabhängige Versetzung der Basisreferenz zu kompensieren.
Der ursprüngliche Temperaturkoeffizient des Schaltkreises auf Basis von zwei JFET ist relativ niedrig, ungefähr 100 ppm/°C und linear. Die Kompensation des Temperaturkoeffizienten ist deshalb verhältnismäßig leicht und effektiv. Das Rauschmaß für den Basisschaltkreis beträgt beim Betrieb mit einem Vorspannungsstrom von 6 μA ungefähr 100 nV/√1Hz. Dies macht in besonders geeignet für rauscharme Anwendungen geringer Leistung (das Rauschmaß kann verbessert werden, indem der Schaltkreis mit einem höheren Vorspannungsstrom betrieben wird). Der Schaltkreis ist nicht von absoluten Widerstandswerten wie bei Bandlücken-Referenzen abhängig, und vermeidet deshalb die Einführung von Fehlern auf Grund von anfänglichen und zeitabhängigen Ungenauigkeiten bei Widerstandswerten. Der Schaltkreis zeigt keinen so strikten Hystereseeffekt wie Bandlücken-Referenzen und kann im Gegensatz zu Zener-Referenzen für Anwendungen mit niedriger Spannung, z. B. mit einer Versorgungsspannung von 5 V oder weniger, verwendet werden.
Die Erfindung umfasst außerdem ein Verfahren zur Herstellung der JFETs mit genau gesteuerten Differenzen zwischen ihren Abschnürspannungen, so dass die Referenz höchst genau gemacht wird. Die JFETs sind im Wesentlichen identisch mit der Ausnahme eines schwereren Ioneneinbaus, der die Abschnürspannungen bei einigen der JFETs im Verhältnis zu denen ändert, die den schwereren Implantationsstoff nicht aufnehmen.
Diese und andere Merkmale, Ausführungen und Vorteile der Erfindung werden sich dem Fachmann aus der folgenden ausführlichen Beschreibung, die zusammen mit den begleitenden Zeichnungen vorgenommen wird, erschließen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist die schematische Darstellung eines Zener-Spannungsreferenz-Schaltkreises im Stand der Technik;
2 ist die Schnittansicht eines herkömmlichen p-Kanal-JFET;
3 ist eine schematische Darstellung eines Paars von JFET mit unterschiedlichen Abschnürspannungen entsprechend der Erfindung;
4 ist die schematische Darstellung einer auf dem Schaltkreis von 3 basierenden positiven Spannungsreferenz;
5 ist die schematische Darstellung eines weiteren auf dem Schaltkreis von 3 basierenden Schaltkreises positiver Spannungsreferenz;
6 und 7 sind schematische Darstellungen von abwechselnden Schaltkreisen negativer Spannungsreferenz entsprechend der Erfindung;
8 ist eine schematische Darstellung des in 4 dargestellten Schaltkreises positiver Spannungsreferenz mit einer ergänzten Temperaturkompensation.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Der neue JFET-Schaltkreis und das Herstellungsverfahren basieren auf Charakteristiken von JFET, die am besten im Zusammenhang mit der Physik von JFET-Bauelementen erläutert werden können, wobei eine kurze Erörterung davon nachstehend in Verbindung mit der 2 gegeben wird. Eine ausführlichere Beschreibung kann in Edward S. Yang, Fudamentals of Semiconductor Devices, McGraw-Hill Book Company, New York 1978, Seiten Nr. 182 bis 195 gefunden werden.
2 ist die Schnittansicht eines normalen p-Kanal-Sperrschichtfeldeffekttransistors (JFET) mit Verarmungswirkung, der wegen Betrachtungen zur Vorspannung für ein Bauelement vom Anreicherungstyp vorzuziehen ist. Eine weitere Erörterung von JFETs wird sich deshalb auf Bauelemente vom Anreicherungstyp beziehen, wobei jedoch der neuartige Schaltkreis auch in Bauelementen vom Anreicherungstyp eingesetzt werden könnte. Der JFET von 2 ist ein ionenimplantiertes Bauelement mit einem p-Typ-Trägermaterial 10 mit einer epitaxialen Wanne 12 vom n-Typ, die innerhalb des Trägermaterials 10 ausgebildet ist. Die Wanne 12 vom n-Typ hat Bereiche mit Sourceelektrode 14 und Abzugselektrode 16, die in sie diffundiert sind, sowie zwischen Bereichen von Sourceelektrode 14 und Abzugselektrode 16 einen Kanal 18 vom p-Typ. Über dem p-Typ-Kanal 18 ist eine obere Gateelektrode 19 vom n-Typ implantiert. Bei Betrieb ist der Übergang von Gateelektrode 19/Kanal 18 in Rückwärtsrichtung vorgespannt.
In einem JFET mit Verarmungswirkung wird ein maximaler Drainstrom erzeugt, wenn die Gateelektrode 19 auf die Sourceelektrode 14 verkürzt ist. Durch Erhöhung der Gateelektroden/Kanal-Sperrvorspannung, d. h. Erhöhung der Gate-Source-Spannung, werden sich Verarmungsbereiche in den Kanal 18 erstrecken, so dass ein Drainstrom im Wesentlichen für alle Werte von Drain-Source-Spannung _"abgeschnürt" wird. Die Drain-Source-Spannung, bei der diese Abschnürung auftritt, wird als die JFET-Abschnürspannung bezeichnet. Speziell ist die Abschnürspannung eines JFET gegeben durch: Vp=a2[qNA(1 + NA/ND)/2ε]-Ψ0 wobei

a: = Kanaldicke
q: = Elektronenladung
N_A: = effektive Kanaldotierung
N_D: = effektive Gateelektroden-Dotierung
ε: = dielektrische Konstante des Halbleiterwerkstoffs
Ψ₀: = integrierte Sperrschichtspannung

Für Darstellungszwecke wird die Annahme gemacht, dass der JFET aus Silizium hergestellt ist und sich alte Bauelementparameter auf Silizium beziehen werden, wobei z. B. ε die dielektrische Konstante von Silizium mit dem Wert von 1,04 E^– ¹² ist. Die integrierte Sperrschichtspannung Ψ₀ ist sehr temperaturabhängig und äußerst unlinear: nicht gewünschte Charakteristiken für eine Spannungsreferenz. Diese unerwünschte Temperaturabhängigkeit ergibt sich aus der Beziehung der integrierten Sperrschichtspannung zu der materialeigenen JFET-Trägerdichte: Ψ0 = kT/q In (NAND/ni 2) wobei

k: = Boltzmann-Konstante
T: = Temperatur in °K
n_i: = materialeigene Trägerdichte von Silizium

Weil sich die materialeigene Trägerdichte n_i ungefähr aller 8 K verdoppelt und äußerst unlinear ist, ist die integrierte Sperrschichtspannung ebenfalls äußerst temperaturabhängig und unlinear. Jedoch ist im neuen Referenzschaltkreis die Referenzspannung eine Funktion der Differenz der Abschnürspannung zwischen zwei JFETs. Das heißt, VREF = ΔVP = {a2[qNA (1 + NA/ND)/2ε] – Ψ0}1 – {a2[qNa(1 + NA/ND)/2ε] – Ψ0}2
Durch Verwendung der Differenz zwischen Abschnürspannungen zweier sonst identischer JFETs, die unterschiedliche Kanaldotierungsdichten aufweisen, wird die extreme unlineare Temperaturabhängigkeit des letzten Ausdrucks Ψ₀ beseitigt. Dies wird durch die folgende Gleichung veranschaulicht: ΔΨ0 = kT/q In (NA1ND/ni 2) – kT/q In (NA2ND/ni 2) = kT/q In NA 1/NA2 wobei

N_A1: = die höhere effektive Kanaldotierung eines ersten JFET
N_A2: = die weniger effektive Kanaldotierung eines zweiten JFET ist.

Deshalb kann die materialeigene Trägerdichte n_i vom Ausdruck für die Referenzspannung eliminiert werden, indem dieser Ausdruck für ΔΨ₀ in den für ΔV_p ausgetauscht wird: VREF = ΔVP = {qa2/2ε[NA 1(1 + NA1/ND) – NA2(1 + NA2/ND)] – kT/q[In(NA1/NA2)]}
Um JFETs mit der gewünschten Beziehung einer Kanaldotierung herzustellen, muss die Differenz zwischen N_A1 und N_A2 exakt gesteuert werden. Ein Diffusionsprozess sorgt nicht für ausreichende Steuerung von Dotierungspegeln, um die notwendige Präzision in Differenzen der Kanaldotierung zu erzeugen. Ein Ioneneinbauprozess sorgt für eine größere Steuerung gegenüber Kanaldotierungspegeln als ein Diffusionsprozess, wobei jedoch diese Genauigkeit normalerweise verwendet wird, um JFETs mit präzis angepassten Charakteristiken, keinen Differenzen, herzustellen. Trotzdem kann ein einstufiger Ioneneinbauprozess genutzt werden, um die oben erläuterten relativen Kanal-Dotierungspegel zur Verfügung zu stellen. Jedoch stellt die Nutzung eines einstufigen Kanaleinbaus zur Herstellung präzis gesteuerter Differenzen in Kanal-Dotierungspegeln (und deshalb bei Abschnürspannungen) entmutigende Steuerprobleme dar. Es wird zum Beispiel angenommen, dass Kanal-Dotierungspegel von 1,10 E¹² und 1,25 E¹ ² gewünscht sind, um eine Differenz bei Abschnürspannungen zu erzeugen, die einer Differenz bei Dotierungspegeln von 0,15 E¹² entspricht. Wenn der Einbauprozess für eine Genauigkeit von 10% sorgt, könnte ein einstufiger Einbau einen JFET mit 1,10 ± 0,11 E¹² und einen werteren mit 1,25 ± 0,125 E¹²erzeugen. Folglich könnten die Differenzen bei Kanal-Dotierungspegeln im Bereich von -0,085 bis 0,385 E¹² liegen, was deutlich ein nicht akzeptables Ergebnis ist.
Aus diesem Grund wird ein neuer zweistufiger Kanal-Ioneneinbauprozess in einem bevorzugten Verfahren eingesetzt, um die gewünschte Differenz bei Abschnürspannungen zu erzeugen. Das heißt, die gewünschte Differenz bei Kanaldotierung wird erzeugt, indem zuerst JFETs durch einen herkömmlichen Ionenimplantationsprozess hergestellt werden, d. h. einer, der im Wesentlichen identische Kanal-Dotierungspegel ergibt. Anschließend wird an ausgewählten JEFTs eine neuartige zweite Kanalimplantation ausgeführt, um die gewünschte Differenz bei Abschnürspannungen zu erzeugen. Durch Verwendung der gleichen Ziel-Rauschmaße wie im oben genannten Beispiel, d. h. Dotierungspegel von 1,1 E¹² und 1,25 E¹² sowie der gleichen 10%-igen Änderung der Dotierungsgenauigkeit, wird das neue Verfahren eine viel geringere Änderung zwischen der Zieldifferenz und der aktuellen Differenz von Dotierungspegeln erzeugen. Wenn zum Beispiel die anfängliche Kanaldotierung durch 10% zu schwer ist, werden beide JFET-Kanäle die Kanal-Dotierungspegel von 1,21 E¹ ² besitzen. Wenn im schlimmsten Fall die zweite Kanaldotierung mit dem Ziel bei 0,15 E¹² ebenfalls um 10% zu schwer ist, wird einer der JFET-Kanäle auf einen Pegel von 1,21 E¹² und der andere auf einen Pegel von 1,375 E¹² dotiert, was eine Differenz der Kanal-Dotierungspegel von 0,165 E¹² ergibt, was viel näher am Zielwert von 0,15 E¹² liegt, als es durch eine einstufige Implantation zuverlässig zur Verfügung gestellt werden würde.
In einer praktischen Ausführung wird ein Paar von p-Kanal-JFETs durch Borionen hergestellt, die auf 180 KeV beschleunigt und implantiert werden, sowie auf eine Tiefe von etwa 0,95 μm bei einer Konzentration oder _"Dosis" von ungefähr 1,10 E¹ ² Atomen/cm³ getrieben werden. Eine andere 180 KeV-Bor-Implantation mit einer Konzentration von 0,15 E¹² wird anschließend an dem (den) JFETs) ausgeführt, der die höhere Abschnürspannung aufweisen muss, was eine endgültige Dotierungskonzentration innerhalb dieses JFET von ungefähr 1,25 E¹² Atomen/cm³ ergibt. Die oberen Gateelektroden aller JFETs werden anschließend implantiert mit 150 KeV Phosphor, der auf eine Tiefe von ungefähr 0,37 μm und einer Konzentration von 1,50 E¹² Atomen/cm³ getrieben wird. Diese Kombination ergibt eine Abschnürspannungsdifferenz zwischen den JFETs von ungefähr 0,5 V.
Durch JFETs, die gesteuerte Abschnürspannungsänderungen wie beschrieben aufweisen, entwickelt ein in 3 dargestellter neuartiger Schaltkreis eine rauscharme Ausgangsspannung mit einem linearen Temperaturkoeffizienten, der wie in Bezug auf die 4 bis 7 beschrieben als eine Spannungsreferenz verwendet werden kann. Im Sättigungszustand ist der Drainstrom eines JFET (ungefähr) gegeben durch die folgende Beziehung: ID =Idss (1 – VGS/Vp)2 die umgeformt werden kann, so dass sich ergibt: VGS = Vp – Vp (ID/IDSS)1/2 wobei

VGS: = Gate-Source-Spannung des JFET
ID: = Drainstrom des JFET
IDSS: = Drainstrom im Sättigungszustand
V_P: = Abschnürspannung ist.

Wenn diese Beziehung gegeben ist, kann die Abschnürspannung, eine "interne" Charakteristik des Bauelements, _"nach außen gebracht" werden oder sich in einem externen Schaltkreis zeigen. Die Differenz der Abschnürspannungen zwischen zwei JFETs kann zum Beispiel zu einer Differenz in der Gate-Source-Spannung umgewandelt werden: VGS1 – VGS2 = {Vp – Vp(ID/IDSS)½}1 – {Vp- Vp(ID/IDSS)½}2 = Vp1 – Vp2 – Vp1 (ID1/IDSS1)1/2 + Vp2 (ID2/IDSS2)
Weil die Differenz in Abschnürspannungen mit dem in Bezug auf 2 erörterten neuartigen Prozess gut gesteuert wird, sollte die Differenz der Gate-Source-Spannung Idealerweise nur von den ersten zwei Ausdrücken auf der rechten Seite der Gleichung, d.h. V_p1 – V_p2 abhängig sein. Um die anderen Ausdrücke auf der rechten Seite der Gleichung zu eliminieren, kann man bemerken, dass ein JFET-Drainstrom I_DSS im Sättigungszustand als eine Funktion seines Kanal-Breitenlängenverhältnisses und Übertragungsleitwerts wie folgt ausgedrückt werden kann: IDSS = W/L β (Vp)2 wobei:

W: = Kanalbreite
L: = Kanallänge
B: = Übertragungsleitwert (ungefähr 7 μA/V² in einer bevorzugten praktischen Ausführung)

Substituieren dieses Ausdrucks für I_DSS ergibt: – VP1[(ID1/((w1/L1)β(Vp1)2)]½ + VP2[ID2((w2/L2)β(Vp2)2)]½ für die ungewünschten Ausdrücke. Diese Ausdrücke heben sich auf, wenn: ID1/(W1/L1) = ID2/(W2/L2) ist.
In einer bevorzugten Ausführung werden die zwei JFETs mit gleichen Kanal-Breitenlängenverhältnissen und ungleichen Abschnürspannungen hergestellt. Bei Betrieb sind die JFETs mit gleichen Drainströmen versehen.
Kehren wir zu 3 zurück, in denen J1 und J2 p-Kanal- JFETs mit Verarmungsbetrieb sind, die mit gleichen Kanal-Breitenlängenverhältnissen hergestellt werden. Ihre jeweiligen Gateelektroden G1 und G2 werden mit einer Massezuleitung verbunden und ihre Abzugselektroden D1 und D2 an eine negative Stromversorgung V^–1 angeschlossen. Die Stromquellen ID1 und ID2 erzwingen gleiche Sättigungsströme von einer positiven Stromversorgung V⁺ jeweils an die J1 und J2. Die Abschnürspannung von JFET J1 ist höher als die von J2 und weil sich die JFETs im Sättigungszustand befinden, wird sich die Differenz ihrer Abschnürspannungen an ihren Sourceelektroden-Anschlüssen zeigen. Das heißt, die Differenz der Abschnürspannungen entspricht der Differenz der Gate-Source-Spannungen. Weil ihre Gatespannungen gleich sind, wird deshalb der Gateelektroden-Anschluss von JFET J2 um ΔVP höher als der von J1 sein.
Ein Schaltkreis mit positiver Spannungsreferenz, bei dem das neuartige JFET-Paar eingesetzt ist, wird durch die schematische Darstellung von 4 veranschaulicht. Die jeweiligen Abzugselektroden D1 und D2 eines Paars von p-Kanal JFETs J1 und J2 sind mit Masse GND verbunden. Ihre Sourceelektroden S1 und S2 sind jeweils mit dem umkehrenden Eingang 22 und dem nicht umkehrenden Eingang 24 eines Operationsverstärkers 20 und an die Stromquellen ID1 und ID2 angeschlossen, die gleiche Drain-Source-Ströme an die JFETs liefern. Da die Eingänge 22 und 24 des Operationsverstärkers im Wesentlichen auf gleicher Spannung sein werden, können die Stromquellen ID1 und ID2 als gleiche Widerstände ausgeführt werden, die die Eingänge 22 und 24 mit der positiven Stromversorgung V⁺ verbinden. Die Abschnürspannung von J2 ist größer als die von J1. Der Ausgang 25 des Operationsverstärkers 20 ist durch eine Reihenschaltung von Widerständen R1 und R2 mit einer rückführenden Massezuleitung GND verbunden. In einer bevorzugten praktischen Ausführung sind die Widerstände R1 und R2 Dünnschichtwiderstände mit Tieftemperatur-Widerstandskoeffizient. Die Gateelektrode G2 von J2 ist mit dem Ausgang 25 des Operationsverstärkers und der "Oberseite" des Widerstands R1 verbunden Die Gateelektrode G1 des JFET J1 ist mit dem Übergang 27 der Widerstände R1 und R2 verbunden, d. h. der Widerstand R1 ist über die Gateelektroden der JFETs J1 und J2 verbunden.
Die JFETs J1 und J2 sind in der oben erläuterten Weise hergestellt worden, d. h. eine zusätzliche Implantation erzeugt eine höhere Abschnürspannung für J2 als die von J1, wobei die Breitenlängenverhältnisse von J1 und J2 gleich sind. Folglich ändern sich bei gleichen Drainströmen, die durch sie erzwungen werden, ihre Gate-Source-Spannungen um die Differenz zwischen ihren Abschnürspannungen, wobei diese Spannung über dem Widerstand R1 angelegt wird. Der Strom durch R1 und R2 ist ΔV_p/R1, und die am Ausgang 25 des Operationsverstärkers 20 auftretende Gesamtspannung über R1 und R2 wird ΔV_p (1 + R2/R1) sein. Für einen zweckmäßigen Schaltkreisbetrieb müssen die wie oben erwähnten JFETs J1 und J2 im Sättigungszustand betrieben werden, weshalb die abgegebene Bezugspannung V_REF größer ist als die größere der zwei JFET-Abschnürspannungen. Durch Substitution der dargestellten p-Kanal JFETs J1 und J2 durch n-Kanal-JFETs und Umkehrung der Stromquellen ergibt der Schaltkreis von 4 eine negative Spannungsreferenz mit einer Ausgangspannung von – ΔV_p(1 + R2/R1).
Das neuartige JFET-Paar wird außerdem in der positiven Spannungsreferenz von 5 eingesetzt. Die p-Kanal JFETs J3 und J4 sind von ihren jeweiligen Abzugselektroden D3 und D4 durch Lasten L1 und L2 (die aktive Lasten sein können) mit einer rückführenden Massezuleitung GND verbunden. Die JFET-Abzugselektroden D3 und D4 sind außerdem jeweils mit dem umkehrenden Eingang 26 und dem nicht umkehrenden Eingang 28 eines Operationsverstärkers 30 verbunden. Die JFET-Sourceelektroden S3 und S4 sind mit einer Stromquelle ID4 verbunden, wobei die Abschnürspannung von JFET J4 höher als die von JFET J3 ist. Der Ausgang 32 des Operationsverstärkers stellt die abgegebene Referenzspannung des Schaltkreises bereit und ist durch eine Reihenschaltung der Widerstände R3 und R4 mit der rückführenden Massezuleitung GND und der Gateelektrode von J4 verbunden. Der Übergang 31 der in Reihe geschalteten Widerstände R3 und R4 ist mit der Gateelektrode von J3 verbunden. Bei gleichen Lasten L1 und L2 erzwingt der Operationsverstärker 30 die Gate-Source-Spannungen von J3 und J4 auf eine Höhe, die den Strom von der Stromquelle ID4 gleichermaßen zwischen J3 und J4 teilt, wodurch im Wesentlichen gleiche Eingangspannungen am umkehrenden Eingang 26 und am nicht umkehrenden Eingang 28 des Operationsverstärker 30 aufrechterhalten werden. Bei gleichen Abzugströmen und gleichen Sourceelektroden- Spannungen wird die Differenz zwischen VGS4 und VGS3 (ΔV_p) über den Widerstand R3 erteilt, wobei der Strom durch die Widerstände R3 und R4 ΔV_p/R3 ist. Daher ist die abgegebene Referenzspannung V_REF des Schaltkreises ΔV_p(1 + R4/R3). Weil dieser Schaltkreis mehr "Dynamikreserve" benötigt, um die JFETs im Sättigungszustand zu halten, ist die abgegebene Referenzspannung V_REF auf Werte größer als die Summe der Lastspannung und der Abschnürspannung von JFET J4 beschränkt. Durch Substitution von n-Kanal-JFETs für die dargestellten p-Kanal J3 und J4 und Umkehrung der Stromquelle ergibt der Schaltkreis von 5 eine negative Spannungsreferenz mit einer Ausgangspannung von – ΔV_p(1 + R4/R3).
Eine negative Spannungsreferenz, die neuartige p-Kanal JFETs verwendet, wird in der schematischen Darstellung von 6 veranschaulicht. Die Abzugselektroden D5 und D6 der JFETs J5 und J6 sind an eine negative Stromversorgung V^– angeschlossen, und ihre Sourceelektroden S5 und S6 sind jeweils mit dem umkehrenden Eingang 34 und dem nicht umkehrenden Eingang 36 eines Operationsverstärkers 38 verbunden. Die Stromquellen ID5 und ID6 tiefern gleiche Drain-Source-Ströme für die JFETs J5 und J6, und halten sie im Sättigungszustand. Die Abschnürspannung von JFET J6 ist größer als die von J5. Die Widerstände R5 und R6 sind in Reihe verbunden zwischen Masse GND und dem Ausgang 40 des Operationsverstärkers. Der Übergang 39 der in Reihe geschalteten Widerstände R5 und R6 ist an die Gateelektrode von J5 angeschlossen. Folglich werden die JFETs über R5 angelegt, wobei der Strom durch R5 und R6 ΔV_p/R5 ist. Die abgegebene Referenzspannung V_REF für diesen Schaltkreis ist dann – ΔV_p(1 + R6/R5). Um die JFETs J5 und J6 im Sättigungszustand zu halten, muss die Größe der abgegebenen Referenzspannung die Abschnürspannung von J6 überschreiten. Eine positive Referenz könnte auch erzeugt werden, indem der gleiche Schaltkreis verwendet wird, indem die Stromquellen umgekehrt und n-Kanal JFETs für die p-Kanal JFETs J5 und J6 substituiert werden.
Der Schaltkreis von 7 erzeugt eine rauschärmere, negative Spannungsreferenz V_REF, indem neue p-Kanal-Sperrschichtfeldeffekttransistoren (JFET) verwendet werden. Die Abschnürspannung von JFET J8 ist höher als die von JFET J7, wobei die Sourceelektroden S7 und S8 der JFETs J7 und J8 durch eine Stromquelle ID7 mit einer Massezuleitung GND verbunden sind. Die Abzugselektroden D8 und D7 von J8 und J7 sind jeweils durch gleiche Lasten L3 und L4 (L3 und L4 können aktive Lasten sein) mit einer negativen Stromversorgung V^– und direkt mit dem umkehrenden Eingang 42 und dem nicht umkehrenden Eingang 44 eines Operationsverstärkers 46 verbunden. Ein Spannungsteiler, der aus den in Reihe geschalteten Widerständen R7 und R8 zusammengesetzt ist, überbrückt den Ausgang 48 des Operationsverstärkers und die Massezuleitung GND. Der Übergang 43 der Widerstände R7 und R8 ist an die Gateelektrode von JFET J7 angeschlossen. Der Operationsverstärker 46 baut an seinem Ausgang 48 eine Spannung auf, so dass die Gate-Source-Spannung von J7 gleiche Ströme durch J7 und J8 hindurch steuert, womit an seinen Eingängen 42 und 44 gleiche Spannungen beibehalten werden. Da der Operationsverstärker 46 gleiche Drainströme durch J7 und J8 hält, wird die Differenz zwischen ihren Abschnürspannungen über R7 auftreten, wobei der Strom durch R7 und R8 wird – ΔV_p/R7 entsprechen wird. Deshalb entspricht die abgegebene Referenzspannung – ΔV_p(1 + R8/R7). Eine positive Referenz kann auch erzeugt werden, indem n-Kanal JFETs für die p-Kanal-Bauelemente substituiert und die Stromquellen umgekehrt werden.
Die Schaltkreise von 4 bis 7 ergeben Spannungsreferenzen mit Temperaturkoeffizienten von ungefähr –120 ppm/°C. Dieses Rauschmaß ist um Größenordnungen kleiner als für eine in Bandlücken-Referenzen verwendete nicht kompensierte Vbe, und mehrfach kleiner als das Rauschmaß für eine Zener-Referenz, wobei es für viele Anwendungen noch zu hoch ist. Weil dieser Temperaturkoeffizient linear und relativ klein ist, kann er ohne werteres durch Einleitung eines Temperaturkompensationsstroms Ic, wie in 8 (eine praktische Ausführung, die auf der Schaltung von 4 basiert) dargestellt, kompensiert werden. Alle Bauteile von 8 sind mit denen von 4 identisch, mit der Ausnahme, dass zwischen dem Widerstand R2 und Masse ein Kompensationswiderstand Rc hinzugefügt worden ist. Der Kompensationsstrom weist einen positiven Temperaturkoeffizienten von 120 ppm/°C auf und kann zum Beispiel aus einer ΔVbe-Quelle entwickelt werden. Der Kompensationsstrom Ic entwickelt über dem Kompensationswiderstand RC einen positiven Temperaturkoeffizienten, der den negativen Temperaturkoeffzienten des Referenz-Basisschaltkreises aufhebt. Der Kompensationswiderstand RC kann optional mit dem Kompensationsstrom eliminiert werden, der am Übergang der Widerstände R1 und R2 eingespeist wird. Der Kompensationsschaltkreis sollte vorgespannt sein, so dass Ic nicht den Ausgang der Referenzspannung V_REF verändert.
Die vorhergehende Beschreibung spezieller Ausführungen nach der Erfindung wurde zu dem Zweck der Darstellung und Beschreibung vorgelegt. Es ist nicht beabsichtigt, dass sie ganzheitlich ist oder die Erfindung auf die präzisen Formen, die offenbart wurden, beschränken soll, wobei viele Modifizierungen und Veränderungen angesichts der oben genannten technischen Lehre möglich sind. Zum Beispiel können JFETs vom Anreicherungstyp mit zweckmäßiger Vorspannung verwendet werden, um die oben offenbarten Schaltkreise zu bewirken. Es können JFETs mit abweichenden Kanal-Breitenlängenverhältnissen mit entsprechenden Differenzen in Drainströmen (solange wie das Verhältnis I_D1/(W₁/L₁) = I_D2/(W₂/L₂) aufrechterhalten wird) innerhalb der beschriebenen Referenzschaltkreise eingesetzt werden. Parameter, wie anders sind als die Drainströme, können erzwungen werden, z. B. kann erzwungen werden, dass Gate-Source-Spannungen gleich sind, mit einer resultierenden Differenz in Drainströmen, die als eine Reflexion der Differenz der Abschnürspannung zwischen den JFETs verwendet wird. Das neuartige JFET-Schaltkreispaar, das eine Differenz der Abschnürspannung aufweist und mit I_D1/(W₁/L₁) = L₁/(W₂/L₂) betrieben wird, kann in anderen Anwendungen als Spannungsreferenzen verwendet werden. Die Ausführungen wurden ausgewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendung am besten zu erläutern, um dadurch zu ermöglichen, dass andere Fachleute die Erfindung am besten nutzen. Es ist beabsichtigt, dass der Umfang der Erfindung nur durch die hier angefügten Patentansprüche beschränkt wird.

Claims

Sperrschichtfeldeffekttransistor-(JFET)-Schaltkreis zum Erzeugen eines Referenzspannungssignals als Funktion eines Differentials bei Abschnürspannung zwischen zwei JFETs (Sperrschichtfeldeffekttransistoren), umfassend: ein Paar von JFETs (J1, J2); einen ersten Schaltkreis (20), der die Spannung der Sourceelektrode von einem der JFETs bezüglich der Sourceelektrode des anderen JFET temperaturunabhängig festlegt; einen zweiten Schaltkreis (GN7D), der die Spannung der Abzugselektrode von einem der JFETs bezüglich der Abzugselektrode des anderen JFET temperaturunabhängig festlegt; Stromquelle (ID1, 1D2), die angeschlossen wird, um entsprechende Drain-Source-Sättigungsströme an JFETs in entsprechenden Strompfaden zu liefern, die die JFET-Abzugselektroden und Sourceelektroden enthalten, wobei die JFETs Kanal-Breitenlängenverhältnisse im umgekehrten Verhältnis zu ihren entsprechenden Sättigungsströmen von den Stromquellen aufweisen, so dass ihre ungleichen Abschnürspannungen zu einem im Wesentlichen temperaturunabhängigen Spannungsdifferential zwischen den JFET-Gates führen; und einen Ausgangs-Referenzspannungs-Schaltkreis, der angeschlossen ist, um das Spannungsdifferential des JFET-Gate zu empfangen und als Reaktion eine Ausgangs-Referenzspannung zu erzeugen, die größer ist als die größere der JFET-Abschnürspannungen, dadurch gekennzeichnet, dass das Paar von JFETs unterschiedliche Kanal-Dotierungsdichten aufweist, die die ungleichen Abschnürspannungen ergeben.
JFET-Schaltkreis nach Anspruch 1, bei dem die JFETs gleiche Kanal-Breitenlängenverhältnisse aufweisen.
JFET-Schaltkreis nach Anspruch 1, bei dem der erste Schaltkreis (20) einen Funktionsverstärker aufweist, dessen nicht invertierende Sourceelektroden und dessen Ausgangssignal an den Referenzspannungs-Schaltkreis angeschlossen sind.
JFET-Schaltkreis nach Anspruch 3, bei dem der Funktionsverstärker-Ausgang den Spannungsreferenzausgang V_ref bereitstellt.
JFET-Schaltkreis nach Anspruch 1, bei dem die JFETs im Wesentlichen gleiche Gate-Dotierungspegel besitzen.
JFET-Schaltkreis nach Anspruch 1, bei dem die JFETs entsprechende Kanal-Breitenlängenverhältnisse aufweisen, wobei das Verhältnis zwischen den Drain-Source-Strömen, die von den Stromquellen durch die JFETs induziert werden, im Wesentlichen dem Verhältnis zwischen den Kanal-Breitenlängenverhältnissen für die JFETs entspricht.