Anwendungsbereich der Erfindung
-
Die vorliegende Erfindung betrifft eine
Pegelumsetzungsschaltung und insbesondere eine
Logikpegelumsetzungsschaltung, um eine Umwandlung eines logischen Eingangspegels
in einen Signalpegel für eine auf einem Galliumarsenid
(GaAs) -substrat ausgebildete integrierte Logikschaltung
auszuführen.
Beschreibung der verwandten Technik
-
Eine auf einem Galliumarsenidsubstrat ausgebildete
integrierte Logikschaltungsvorrichtung (GaAS-IS) ist wegen
deren Hochgeschwindigkeitscharakteristik aufgrund der hohen
Elektronenbeweglichkeit von Galliumarsenid insbesondere als
Superhochgeschwindigkeitsvorrichtung als Ersatz für eine
durch eine integrierte Schaltung gebildete Silizium-ECL-
Hochgeschwindigkeitsschaltungsvorrichtung (Si-ECL-IS)
geeignet. Bei einer solchen Hochgeschwindigkeits-IS muß in der
Eingangs- und in der Ausgangsschaltung eine
Logikpegelumsetzungsschaltung verwendet werden, um den logischen Pegel
einer GaAs-IS und den logischen Pegel einer damit
verbundenen Schaltung einander anzupassen. Wenn beispielsweise
eine Si-ECL-IS mit einer in einer GaAs-IS mit einer
Superhochgeschwindigkeitscharakteristik ausgebildeten Schaltung
verbunden wird, wird in der Eingangsschaltung der GaAs-IS
eine Logikpegelumsetzung vom logischen Pegel (-0.82 V, -1.82
V) der Si-ECL-IS auf den logischen Pegel (-1.6 V, -2.4 V)
des logischen Gatters in der GaAs-IS ausgeführt. In der
Eingangsschaltung einer GaAs-IS ist eine exakte Pegelumsetzung
mit einer sehr genauen logischen Amplitude in der
Logikpegelumsetzungsschaltung erforderlich, weil aufgrund einer
Abweichung des Logikpegel-Schwellenwertes durch einen
Herstellungsfehler in den Transistoren der Eingangsschaltung
Änderungen der logischen Amplitude erzeugt werden.
-
Eine herkömmliche Logikpegelumsetzungsschaltung zum
Ausführen einer Logikpegelumsetzung von einer Si-ECL-IS auf
eine GaAs-IS hat eine Anordnung, bei der zwischen einer
Quelle für eine hohe Spannung und einer Quelle für eine
niedrige Spannung, die als Spannungsquellen für die GaAs-IS
dienen, ein Source-Folger-Feldeffekttransistor (FET), dem
der logische Eingangspegel der Si-ECL-IS als dessen Gate-
Eingangssignal zugeführt wird, eine Pegelverschiebungsdiode,
die die Spannung um einen vorgegebenen Spannungswert in der
Vorwärtsrichtung verschiebt, und eine Stromquelle, die
veranlaßt, daß zwischen der Quelle für die hohe Spannung und
der Quelle für die niedrige Spannung ein vorgegebener Strom
fließt, in Serie geschaltet sind. Bei dieser Anordnung wird
an der Verbindungsstelle der Pegelverschiebungsdiode und der
Stromquelle ein umgewandelter Logikpegel abgeleitet. D.h.
ein Logikumsetzungsteil, der aus einem Source-Folger-FET und
aus einer Pegelverschiebungsdiode gebildet wird, die eine
Spannung ausgeben, die dadurch erhalten wird, daß eine
vorgegebene hohe Spannung einem Spannungsabfall unterzogen
wird, und ein Stromsteuerteil, der eine Stromquelle
verwendet, die einen vorgegebenen Stromfluß zwischen der Quelle
für die hohe Spannung und der Quelle für die niedrige
Spannung hervorruft, werden in Serie geschaltet. Der logische
Pegel der GaAs-IS wird an der Verbindungsstelle dieser
Serienschaltung erhalten.
-
Bei einer solchen Logikpegelumsetzungsschaltung sind
ein Source-Folger-FET, eine Pegelverschiebungsdiode und eine
Stromquelle in Serie geschaltet, so daß die Verschiebung
eines logischen Eingangssignalpegels durch die Spannung
zwischen der Gate-Elektrode und der Source-Elektrode des
Source-Folger-FET und dem Vorwärtsspannungsabfall der
Pegelverschiebungsdiode festgelegt ist, wobei der
Vorwärtsspannungsabfall durch den Wert des durch die Stromquelle
zugeführten Konstantstroms bestimmt ist. Dieser Stromwert
verändert
sich jedoch entsprechend den Abweichungen der
verschiedenen Kenngrößen der Bauteile, die die Stromquelle
bilden, aufgrund der Abweichungen bei ihrer Herstellung.
Darüber hinaus variieren die Spannung zwischen der Gate- und
der Source-Elektrode des Source-Folger-FET und jede der
Vorwärtsspannungsabfälle der Pegelverschiebungsdioden ebenfalls
mit den Abweichungen bei der Herstellung jedes dieser
Bauteile. Weil diese Abweichungen jedoch nicht künstlich
kontrolliert werden können, ergibt sich eine Schwierigkeit
darin, daß der GaAs-IS kein Eingangssignal mit einem exakt
vorgegebenen logischen Pegel zugeführt werden kann. Bei
einer integrierten Schaltungseinrichtung für einen
Hochgeschwindigkeitsbetrieb, wie beispielsweise bei einer GaAs-IS,
müssen im allgemeinen die Toleranzwerte des Schwellenwertes
auf kleine Werte festgelegt werden, so daß ein Nachteil
dadurch entsteht, daß die betrieblichen Kenngrößen der
integrierten Schaltung durch die schwankenden logischen Pegel
des Eingangssignals von der Logikpegelumsetzungsschaltung
beeinträchtigt werden.
-
In der EP-A-0 256 918 wird in der Figur 6 eine
Pegelumsetzungsschaltung mit einem Logikpegelumsetzungsteil, einem
mit dem Logikpegelumsetzungsteil in Serie geschalteten
Stromsteuerteil und einem Ausgangsteil zum Empfangen eines
Zwischensignals von einem Verbindungsabschnitt zwischen dem
Logikpegelumsetzungsteil und dem Stromsteuerteil und zum
Ausgeben eines pegelkonvertierten Signals beschrieben und
dargestellt, wobei der Logikpegelumsetzungsteil einen ersten
Feldeffekttransistor zum Empfangen eines Eingangssignals mit
einer logischen Schwellenspannung an dessen Gate-Elektrode
und eine mit der Source-Elektrode des ersten
Feldeffekttransistors verbundene erste Diode aufweist und der
Stromsteuerteil einen zweiten Feldeffekttransistor zum
Empfangen einer ersten Bezugsspannung an dessen Gate-Elektrode
und eine mit der Source-Elektrode des zweiten
Feldeffekttransistors verbundene zweite Diode aufweist, und wobei
der Ausgangsteil einen dritten Feldeffekttransistor zum
Empfangen des Zwischensignals an dessen Gate-Elektrode und
einer zweiten Bezugsspannung an dessen Source-Elektrode
aufweist. Obwohl durch einen solchen Aufbau eine
Temperaturunabhängigkeit erreicht werden kann, kann dies nur dadurch
bewirkt werden, daß die elektrischen Kenngrößen jedes
einzelnen Bauteils der Schaltung sorgsam und genau kontrolliert
werden.
-
Bei der erfindungsgemäßen Pegelumsetzungsschaltung sind
der erste und der zweite Feldeffekttransistor sowie die
erste und die zweite Diode jeweils identisch und weisen die
gleichen elektrischen Kenngrößen auf und wird die
Spannungsdifferenz zwischen der ersten Bezugsspannung und der
Spannung am anderen Ende der zweiten Diode der
Spannungsdifferenz zwischen der Spannung an der Gate-Elektrode des ersten
Feldeffekttransistors und der Spannung am anderen Ende der
ersten Diode angeglichen.
-
Durch die vorstehend beschriebene Anordnung werden die
durch die Abweichungen bei den Herstellungsbedingungen
verursachten Abweichungen der verschiedenen Kenngrößen zwischen
den Transistoren und den Dioden sowohl für den
Logikpegelumsetzungsteil als auch für den Stromsteuerteil gleich.
Dadurch wird eine im Logikpegelumsetzungsteil festgelegte
Pegelumsetzung unabhängig vom zwischen der Quelle für die
hohe Spannung und der Quelle für die niedrige Spannung
fließenden Strom der dem Stromsteuerabschnitt zugeführten
Bezugsspannung immer gleich. Durch Zuführen der
Bezugsspannung von einer Konstantspannungsquelle kann die
Pegelverschiebung eindeutig bestimmt werden, ohne daß sie von den
Kenngrößen der Bauteile oder ähnlichem Größen beeinflußt
wird. Daher kann ein exakter logischer Schwellenwert
festgelegt werden, wodurch eine Beeinträchtigung der
Eingangskennlinie einer integrierten Schaltung mit einer
Hochgeschwindigkeitsbetriebscharakteristik, wie z.B einer GaAs-
IS, sicher verhindert werden kann.
Kurzbeschreibung der Zeichnungen
-
Die vorstehend erwähnten Aufgaben, Merkmale und
Vorteile der vorliegenden Erfindung werden anhand der
nachstehenden
ausführlichen Beschreibung im Zusammenhang mit den
beigefügten Zeichnungen verdeutlicht; es zeigen:
-
Fig. 1 ein Schaltbild eines Beispiels einer
Eingangsschaltung mit einer herkömmlichen
Logikpegelumsetzungsschaltung;
-
Fig. 2 ein Schaltbild eines anderen Beispiels einer
Eingangsschaltung mit einer herkömmlichen
Logikpegelumsetzungsschaltung;
-
Fig. 3 ein Diagramm zur Darstellung der
Temperaturabhängigkeit des logischen Schwellenpegels einer herkömmlichen
ECL-IS;
-
Fig. 4 ein Schaltbild einer
Logikpegelumsetzungsschaltung;
-
Fig. 5 ein Schaltbild einer Ausführungsform einer
Eingangsschaltung, bei der eine erfindungsgemäße
Logikpegelumsetzungsschaltung verwendet wird;
-
Fig. 6 ein Schaltbild einer anderen Ausführungsform
einer Eingangsschaltung, bei der eine erfindungsgemäße
Logikpegelumsetzungsschaltung verwendet wird;
-
Fig. 7 ein Diagramm zur Darstellung der
Temperaturabhängigkeit des logischen Eingangsschwellenwerts für die in
Fig. 5 dargestellte erfindungsgemäße Eingangsschaltung und
für die in Fig. 1 dargestellte herkömmliche
Eingangsschaltung;
-
Fig. 8 ein Schaltbild einer Ausführungsform einer
Be-Zugsspannung-Erzeugungsschaltung, bei der die
erfindungsgemäße Logikpegelumsetzungsschaltung verwendet wird; und
-
Fig. 9 ein Diagramm zur Darstellung der
Potentialänderungen in Abhängigkeit von der Temperatur für jede
Verbindungsstelle der in Fig. 6 dargestellten erfindungsgemäßen
Logikpegelumsetzungsschaltung.
-
In Fig. 1 und Fig. 2 sind Eingangsschaltungen mit einer
herkömmlichen Logikpegelumsetzungsschaltung dargestellt.
-
Die in Fig. 1 dargestellte Eingangsschaltung besteht
aus einer Logikpegelumsetzungsschaltung B, die einen
logischen Pegel eines Eingangssignals von einem bei einer Si-
ECL-IS verwendeten Pegel in einen vorgeschriebenen Pegel
umwandelt,
und einer gepufferten FET-Logik- (BFL-)
Inverterschaltung C, die ein umgewandeltes logisches
Eingangssignal mit einem zur Verwendung in einer GaAs-IS
geeigneten Pegel ausgibt. Die Logikpegelumsetzungsschaltung B
wird gebildet, indem ein Source-Folger-FET Q&sub1; mit einer mit
einem Eingangsanschluß IN zum Empfangen eines
Eingangssignalpegels von der Si-ECL-IS verbundenen Gate-Elektrode, ein
Stromquellen-FET Q&sub2; mit einer mit dem
Source-Elektrodenanschluß verbundenen Gate-Elektrode und
Pegelverschiebungsdioden D&sub1; und D&sub2; zum Erzeugen eines vorgegebenen
Spannungsabfalls in Serie geschaltet sind. Die BFL-Inverterschaltung C
besteht aus einem Serienschaltungsabschnitt, der aus einem
Last-FET Q&sub3;, dessen Gate- und Source-Elektrode miteinander
verbunden sind, und einem Treiber-FET Q&sub4; gebildet wird,
dessen Gate-Elektrode mit der Verbindungsstelle "b" der
Pegelverschiebungsdioden D&sub1; und D&sub2; in der
Logikpegelumsetzungsschaltung B verbunden ist, und aus einem
Serienschaltungsabschnitt, der aus einen Source-Folger-FET Q&sub5;, dessen Gate-
Elektrode mit der Verbindungsstelle "c" der FETs Q&sub3; und Q&sub4;
im vorstehend erwähnten Serienschaltungsabschnitt verbunden
ist, einem Stromquellen-FET Q&sub6;, dessen Gate-Elektrode mit
dessen eigenem Source-Elektrodenanschluß verbunden ist, und
Pegelverschiebungsdioden D&sub5; und D&sub6; gebildet wird, die einen
vorgegebenen Spannungsabfall im elektrischen Pfad zwischen
den beiden FETs Q&sub5; und Q&sub6; erzeugen. Der Eingangssignalpegel
zur GaAs-IS wird an der Verbindungsstelle der Dioden D&sub5; und
D&sub6; abgenommen.
-
Bei einer Schaltung mit dem vorstehend beschriebenen
Aufbau wird in der Logikpegelumsetzungsschaltung B dem
Source-Folger-FET Q&sub1; und den Pegelverschiebungsdioden D&sub1; und
D&sub2; ein Konstantstrom vom Stromquellen-FET Q&sub2; zugeführt. Ein
Logikpegel mit einem von einem dem Eingangsanschluß IN
Zugeführten Pegel umgewandelten Logikpegel wird der
Verbindungsstelle "b" zugeführt. D.h., weil der FET Q&sub1; als
Source-Folger arbeitet, nimmt das Potential VGS zwischen der Gate- und
der Source-Elektrode den Wert 0 Volt an, solange der FET Q&sub1;
innerhalb des idealen Sättigungsbereichs arbeitet. Aufgrund
dieser Tatsache nimmt das der Verbindungsstelle "b"
Zugeführte Potential einen Wert an, der dem logischen
Eingangssignalpegel vermindert um die Vorwärtsspannung Vf der
Pegelverschiebungsdiode D&sub1; entspricht. Hierbei wird die
Vorwärtsspannung Vf der Pegelverschiebungsdiode D&sub1; gemäß dem
vom Stromquellen-FET Q&sub2; zugeführten Stromwert verändert.
-
Fig. 2 zeigt eine andere herkömmliche
Eingangsschaltung, die aus einer ersten Logikpegelumsetzungsschaltung B&sub1;,
die einen logischen Eingangssignalpegel in einen
vorgegebenen Logikpegel umwandelt, einer zweiten
Logikpegelumsetzungsschaltung B&sub2;, die aus einer logischen
Schwellenbezugsspannung eine vorgegebene Bezugsspannung erzeugt, einer
Widerstandlast-Differenzschaltung E, die von der ersten und
der zweiten Pegelumsetzungsschaltung B&sub1; bzw. B&sub2; logische
Pegel als deren Eingangssignale empfängt, und einer dritten
Logikpegelumsetzungsschaltung B&sub3; besteht, die ein von der
Differenzschaltung E erhaltenes Potential in einen
vorgegebenen logischen Pegel umwandelt, der der Schaltung in der
GaAs-IS zugeführt wird.
-
Der Basisaufbau der ersten, der zweiten und der dritten
Logikpegelumsetzungsschaltung B&sub1;, B&sub2; bzw. B&sub3; ist ähnlich
demjenigen der in Fig. 1 dargestellten
Logikpegelumsetzungsschaltung B. Dem Source-Folger-FET Q&sub1; in der
ersten Logikpegelumsetzungsschaltung B&sub1; wird über den
Eingangsanschluß IN der logische Pegel eines Eingangssignals
zugeführt, und ein Bezugsspannungspegel wird über einen
Anschluß REF IN einem Source-Folger-FET Q&sub1;&sub1; in der zweiten
Logikpegelumsetzungsschaltung B&sub2; zugeführt. Diese Pegel werden
umgewandelt, um über die Verbindungsstellen "b&sub1;" und "b&sub2;"
der Differenzschaltung E zugeführt zu werden. Das
Ausgangspotential der Differenzschaltung E wird einem FET Q&sub5; in
der dritten Logikpegelumsetzungsschaltung B&sub3; übergeben. In
den Logikpegelumsetzungsschaltungen B&sub1;, B&sub2; und B&sub3; werden von
den Stromquellen-FETs Q&sub2;, Q&sub1;&sub2; bzw. Q&sub6; vorgegebene Ströme
ausgegeben. Die logischen Pegel der zugeführten Signale
werden durch einen durch die jeweiligen
Pegelverschiebungsdioden D&sub1;, D&sub2;, D&sub3;; D&sub1;&sub1;, D&sub1;&sub2;, D&sub1;&sub3;; und D&sub5; induzierten
Spannungsabfall einer Pegelumwandlung unterzogen, wobei die
umgewandelten Pegel an den Verbindungsstellen "b&sub1;" und "b&sub2;"
und an einem Ausgangsanschluß OUT ausgegeben werden. In der
Differenzschaltung E sind die FETs Q&sub1;&sub3; und Q&sub1;&sub4; parallel
geschaltet, ein Stromquellen-FET Q&sub1;&sub5; mit der gemeinsamen
Verbindungsstelle der FETs Q&sub1;&sub3; und Q&sub1;&sub4; verbunden und sind die
Lastwiderstände R&sub1;&sub2; und R&sub1;&sub3; mit den Drain-Elektroden der
FETs Q&sub1;&sub3; bzw. Q&sub1;&sub4; verbunden. Die Verbindungsstelle der
anderen Enden der Lastwiderstände R&sub1;&sub3; und R&sub1;&sub4; ist über einen
Pegelabgleichwiderstand R&sub1;&sub1; mit einem Spannungsquellenanschluß
V1 verbunden. Die Verbindungsstelle des Lastwiderstands R&sub1;&sub3;
und des FET Q&sub1;&sub4; ist mit der Gate-Elektrode des
Source-Folger-FET Q&sub5; in der dritten Logikpegelumsetzungsschaltung B3
verbunden.
-
In der in Fig. 2 dargestellten Eingangsschaltung, die
aus den Logikpegelumsetzungsschaltungen und einer
Lastwiderstand-Differenzschaltung gebildet wird, wird der logische
Schwellenwert durch die Bezugsspannung REF IN bestimmt,
vorausgesetzt, daß sich die Strom-Spannungskennlinien der
Pegelverschiebungsdioden D&sub1; - D&sub3; und D&sub1;&sub1; - D&sub1;&sub3; entsprechend
der Temperatur und den Bauteilkenngrößen gleichmäßig
verändern, weil der logische Ausgangssignalpegel abhängig von
der relativen Verstärkung der Gate-Source-Spannungen der
FETs Q&sub1;&sub3; und Q&sub1;&sub4; gesteuert wird.
-
In der in Fig. 1 dargestellten Eingangsschaltung hat
die (If - Vf)-Kennlinie der Pegelverschiebungsdioden D&sub1; und
D&sub2; eine Temperaturabhängigkeit von ca. -1 mV/ºC, so daß das
Potential an der Verbindungsstelle "b" variiert, wodurch
sich eine Änderung des logischen Pegels am Ausgangsanschluß
OUT ergibt. Weil aufgrund der Abweichungen bei den
Herstellungsbedingungen außerdem bei der Vorwärtsspannung Vf der
Dioden D&sub1; und D&sub2; selbst sowie bei der Schwellenspannung Vt
der FETs Q&sub1; und Q&sub2; selbst Veränderungen hervorgerufen
werden, werden durch die vorstehend erwähnten Abweichungen bei
den Herstellungsbedingungen weitere Abweichungen bzw.
Schwankungen im logischen Ausgangssignalpegel hervorgerufen.
-
Außerdem entstehen bei der in Fig. 2 dargestellten
Schaltung dadurch Nachteile, daß keine ausreichende
Verstärkung gewährleistet werden kann, wenn die aus den FETs Q&sub1;&sub3;
und Q&sub1;&sub4; bestehende Widerstandlast-Differenzschaltung bei
einer Hochgeschwindigkeit von fast mehreren Gigahertz
betrieben wird, wodurch der Verstärkungsgrad verringert wird
und wobei außerdem der logische Pegel, der durch die
Pegelabgleichwiderstände R&sub1;&sub1; - R&sub1;&sub3; bestimmt wird, aufgrund
der durch die Schwankungen der Schwellenspannung Vt des
Stromquellen-FET Q&sub1;&sub5; verursachten Schwankungen des Drain-
Stroms schwankt.
-
Wenn eine Anpaßeinrichtüng zwischen der Si-ECL-IS und
der GaAs-IS vorgesehen ist, ergeben sich außerdem die
nachstehend beschriebenen Nachteile. In Fig. 3 verändert sich
ein Eingangssignal-Schwellenwert Vth linear mit den
Änderungen der Umgebungstemperatur. Die Änderung ΔVth beträgt ca. +
1.3 mV/ºC. Wenn eine GaAs-IS und eine ECL-IS miteinander
verbunden sind und die GaAS-IS bei einer
Superhochgeschwindigkeit arbeitet, ist es wichtig, wenn die ECL-IS und die
GaAs-IC zusammen in einem System verwendet werden, daß die
sich durch die Änderungen der Schwellenwertspannung Vt in
den FETs und die Änderungen der Vorwärtsspannung Vf
ergebende Änderung der Pegelverschiebung kompensiert wird, und
daß die Abweichung des Eingangssignal-Schwellenwerts in der
ECL-IS kompensiert wird, um einen stabilen Betrieb zu
gewährleisten.
Beschreibung der bevorzugten Ausführungsfomen der
Erfindung
-
Nachstehend wird die vorliegende Erfindung unter Bezug
auf die Zeichnungen beschrieben.
-
Fig. 4 zeigt ein Schaltbild des Basisaufbaus eines
Logikpegelumsetzungschaltungsteils zum Umwandeln eines
logischen Eingangssignalpegels in einen vorgeschriebenen
logischen Pegel, wobei der Logikpegelumsetzungsteil und ein
Stromsteuerteil, der dem Logikpegelumsetzungsteil einen
vorgegebenen Strom zuführt, zwischen einem ersten
Spannungsanschluß
VA und einem zweiten Spannungsanschluß VB in Serie
geschaltet sind, wobei ein Ausgangssignalanschluß OUT von
der Verbindungsstelle "b" der Serienschaltung abgeleitet
wird. Der Logikpegelumsetzungsteil besteht aus einem Source-
Folger-FET Q&sub1;, dessen Gate-Elektrode mit einem
Eingangssignalanschluß IN verbunden ist, dem von außen ein logisches
Eingangssignal zugeführt wird, und einer mit der Source-
Elektrode des FET Q&sub1; verbundenen Pegelverschiebungsdiode D&sub1;.
Der Stromsteuerteil wird unter Verwendung von FETs und
Dioden gebildet, die die gleichen Bauelementeigenschaften
bezüglich der Größe und der Störstellenkonzentration und
anderer physikalische Zustände und gleiche Schaltungsstrukturen
besitzen. D.h., der Stromquellen-FET Q&sub2; wird durch das
gleiche Herstellungsverfahren wie dasjenige des Source-Folger-
FET Q&sub1; und mit der gleichen Bauelementgröße (Gate-Breite)
wie der Source-Folger-FET Q&sub1; gebildet, und eine
Hilfspegelverschiebungsdiode D&sub3; wird durch das gleiche
Herstellungsverfahren wie dasjenige der Pegelverschiebungsdiode
D&sub1; und mit der gleichen Bauteilgröße (Anodenfläche) wie die
Pegelverschiebungsdiode D&sub1; gebildet. Diese FETs und Dioden
werden außerdem ähnlich geschaltet, so daß die jeweilige
Diode mit der Source-Seite des jeweiligen FET verbunden ist.
Der Gate-Elektrode des Stromquellen-FET Q&sub2; wird eine
konstante Spannung zugeführt, um einen vorgegebenen Drain-Strom
zu erzeugen. Die Diode D&sub2; ist eine Abgleichdiode zum
Ausgleichen der Differenz zwischen der der Verbindungsstelle
"b" durch den Logikpegelumsetzungsteil zugeführten Spannung
und der der Drain-Elektrode des Stromquellen-FET des
Stromsteuerteils zugeführten Spannung. D.h., die Diode D&sub2; dient
dazu, die zwischen dem FET Q&sub1; und der Diode D&sub1; erzeugte
Spannung der zwischen dem FET Q&sub2; und der Diode D&sub3; erzeugten
Spannung anzugleichen.
-
Durch einen vorstehend erwähnten Schaltungsaufbau
werden der Source-Folger-FET Q&sub1; des Logikpegelumsetzungsteils
und der FET Q&sub2; des Stromsteuerteils so ausgebildet, daß sie
gleiche Bauteilkenngrößen besitzen, weil sie durch gleiche
Herstellungsverfahren hergestellt werden, so daß die
zwischen
der Gate-Elektrode und der Source-Elektrode der
jeweiligen FETs Q&sub1; und Q&sub2; erzeugte Spannungsdifferenzen VGS
gleich werden, so lange die FETs Q&sub1; und Q&sub2; in ihren
Sättigungsbereichen arbeiten. Analog besitzen die Dioden D&sub1; und
D&sub3; gleiche Bauteilkenngrößen, weil sie durch gleiche
Herstellungsverfahren hergestellt werden, so daß die
Vorwärtsspannung Vf der jeweiligen Dioden gleich sind, wodurch bei
diesen Bauteilen keine Abweichungen bestehen, so lange
erreicht wird, daß zwischen den Spannungsanschlüssen VA und VB
ein Konstantstrom fließt. Nun ist das der Verbindungsstelle
"b" zugeführte Potential gleich einer Spannung, die um die
Summe der Spannungen der Spannungsdifferenz VGS zwischen der
Gate- und der Source-Elektrode des FET Q&sub1; und der
Vorwärtsspannung Vf der Diode D&sub1; geringer ist als der logische Pegel
VIN (d.h. Vb = VIN - (VGS + Vf)). Weil die im
Logikpegelumsetzungsteil und im Stromsteuerteil verwendeten FETs und
Dioden, wie vorher erwähnt, gleiche Bauteilkenngrößen
besitzen, wird zwischen dem Gate-Potential des FET Q&sub2; im
Stromsteuerteil und dem Potential des Spannungsanschlusses VB
eine Potentialdifferenz erzeugt, die dem im
Logikpegelumsetzungsteil erzeugten Spannungsabfall (VGS + Vf) gleich ist,
wenn vorausgesetzt wird, daß zwischen den
Spannungsanschlüssen VA und VB ein vorgegebener Strom fließt und die FETs in
ihren Sättigungsbereichen arbeiten. Die Potentialdifferenz
zwischen dem Gate-Potential des FET Q&sub2; und dem Potential des
Spannungsanschlusses VB entspricht der Potentialdifferenz
zwischen der dem Konstantpotentialzufuhranschluß zugeführten
Spannung Vconst. und dem Potential des Spannungsanschlusses
VB, so daß das der Verbindungsstelle "b" zugeführte
Potential durch die dem Konstantspannungszufuhranschluß
zugeführte konstante Spannung Vconst. eindeutig bestimmt ist.
-
D.h., bei der vorliegenden
Logikpegelumsetzungsschaltung werden die FETs und die Dioden, durch die jeweils der
Logikpegelumsetzungsteil und der Stromsteuerteil gebildet
werden, so hergestellt, daß sie gleiche Formen und gleiche
Bauteilkenngrößen aufweisen, so daß die Ungleichmäßigkeit
beim Herstellungsverfahren und die Abweichungen der
Bauteilkenngrößen,
wie beispielsweise die Temperaturkenngröße,
verhindert werden können. Daher kann der logische
Eingangssignalschwellenwert zur Schaltung in einer GaAs-IS auch
hinsichtlich der Änderungen der Schwellenspannung VT des FET
und der Änderungen der Vorwärtsspannungen der Diode präzise
eingestellt werden.
-
Wie vorstehend beschrieben, kann bei der
Logikpegelumsetzungsschaltung der Einfluß der Abweichungen der
Bauteilkenngrößen auf die Verschiebung des logischen
Eingangssignalpegels unterdrückt werden und ein exakter logischer
Schwellenwert zugeführt werden, indem die Schaltung so
aufgebaut wird, daß die Verschiebung eindeutig durch eine
vorgegebene Zufuhrspannung eingestellt werden kann. Daher kann
die Pegelverschiebungsdiode durch mehrere in Serie
geschaltete Dioden ersetzt werden und die zwischen dem
Logikpegelumsetzungsteil und dem Stromsteuerteil vorgesehene
Spannungsabgleichdiode durch mehrere in Serie geschaltete
Dioden ersetzt werden.
-
Fig. 5 zeigt eine Eingangsschaltung, bei der eine
Ausführungsform der erfindungsgemäßen
Logikpegelumsetzungsschaltung verwendet wird.
-
Die Eingangsschaltung weist einen Eingangsanschluß IN,
einen Ausgangsanschluß OUT und Spannungsanschlüsse V&sub1;, V&sub2;
und V&sub3; auf und besteht aus einer
Bezugsspannungserzeugungsschaltung A, einer Logikpegelumsetzungsschaltung B und einer
BFL-Inverterschaltung C. Die
Bezugsspannungserzeugungsschaltung A der vorliegenden Ausführungsform besteht aus
einem ersten Widerstand R&sub1; und einem zweiten Widerstand R&sub2;,
die zwischen einem Spannungsanschluß V&sub1; zum Zuführen eines
hohen Potentials der Spannungsversorgung und einem
Spannungsanschluß V&sub3; zum Zuführen eines niedrigen Potentials der
Spannungsversorgung in Serie geschaltet sind. Die
Verbindungsstelle "a" der Widerstände R&sub1; und R&sub2; dient als ein
Bezugsspannungsausgangspunkt. Die
Logikpegelumsetzungsschaltung B besteht aus einer zwischen den Spannungsanschlüssen
V&sub1; und V&sub3; gebildeten Serienschaltung aus einem
Logikpegelumsetzungsteils mit einer Serienschaltung aus einem Source-
Folger-FET Q&sub1;, dessen Gate-Elektrode mit dem
Eingangsanschluß IN verbunden ist, und einer Pegelverschiebungsdiode
D&sub1;, einem Stromsteuerteil mit einer Serienschaltung aus
einem Stromquellen-FET Q&sub2;, dessen Gate-Elektrode mit dem
Ausgangspunkt "a" der Bezugsspannungserzeugungsschaltung A
verbunden ist, und einer Hilfspegelverschiebungsdiode D&sub4;,
und einer Serienschaltung von Abgleichdioden D&sub2; und D&sub3; zum
Abgleichen der Spannungen zwischen den Drain- und den
Source-Elektroden der FETs Q&sub1; bzw. Q&sub2; auf den gleichen Wert.
Die Kanalbreiten der FETs Q&sub1; und Q&sub2; sowie die Anodenflächen
der Dioden D&sub1; und D&sub2; werden gleich hergestellt. D.h., die
FETs Q&sub1; und Q&sub2; bzw. die Dioden D&sub1; und D&sub2; werden so
hergestellt, daß sie die gleichen Bauteilkenngrößen aufweisen.
-
In der Eingangsschaltung der vorliegenden
Ausführungsform wird der in Fig. 4 dargestellte Basisaufbau für die
Logikpegelumsetzungsschaltung B verwendet. Die dem FET Q&sub2; des
Stromsteuerteils in der Logikpegelumsetzungsschaltung B
zugeführte Bezugsspannung, d.h., die der Pegelverschiebung der
Logikpegelumsetzungsschaltung B entsprechende Spannung, wird
von der Verbindungsstelle "a" zugeführt und wird durch das
Verhältnis der Widerstandswerte der Widerstände R&sub1; und R&sub2;
bestimmt. Deswegen können die Abweichungen des logischen
Pegels an der Ausgangsverbindungsstelle "b" der
Logikpegelumsetzungsschaltung B auf einen sehr geringen Wert
unterdrückt werden, so daß der BFL-Inverterschaltung C ein
exakter logischer Schwellenwert zugeführt werden kann.
-
Anschließend wird vorausgesetzt, daß die
Zufuhrspannungen V&sub1; =0 V, V&sub2; = -2.0 V und V&sub3; = -5.2 V betragen, wobei der
logische Schwellenwert des dem Eingangsanschluß IN
zugeführten logischen Signals -1.32 V und der logische Schwellenwert
des FET Q&sub5; der BFL-Inverterschaltung C -1.0 V beträgt. In
diesem Fall wird außerdem vorausgesetzt, daß das Verhältnis
der Kanalbreiten der FETs Q&sub3; und Q&sub4; 1:1 beträgt. Dann kann
die logische Schwellenspannung der Eingangsstufe der
BFL-Inverterschaltung C auf -2.0 V eingestellt werden, was dem
Wert des Spannungsanschlusses V&sub2; entspricht, indem erreicht
wird, daß die Spannung VGS zwischen der Gate- und der
Source-Elektrode des FET Q&sub4; den Wert 0 V annimmt, weil der
Spannungswert VGS des FET Q&sub3; 0 V beträgt. D.h., zwischen der
dem Eingangsanschluß IN zugeführten logischen
ECL-Schwellenspannung -1.32 V und der logischen Schwellenspannung V&sub2; ist
eine Spannungsverschiebung von -1.32 V - (-2.0 V) = 0.68 V
erforderlich. Wenn durch die
Bezugsspannungserzeugungsschaltung A zwischen der Gate-Elektrode des FET Q&sub2;
und dem Spannungsanschluß V&sub3; eine Bezugsspannung angelegt
wird, kann unter Berücksichtigung der Tatsache, daß der
durch den aus dem FET Q&sub2; und der Diode D&sub4; gebildeten
Stromsteuerteil fließende Strom dem durch die aus dem FET Q&sub1; und
der Diode D&sub1; gebildeten Logikpegelumsetzungsteil fließenden
Strom gleich ist, durch Zuführen einer Bezugsspannung von
0.68 V an die Gate-Elektrode des FET Q&sub2;, indem die
Widerstände R&sub1; und R&sub2; in der Bezugsspannungserzeugungsschaltung A
so gewählt werden, daß ein Widerstandverhältnis von 4.52 :
0.68 erhalten wird, ein exakter logischer Schwellenwert
erreicht werden, der nicht durch die herstellungsbedingten
Abweichungen der Schwellenspannung Vt der FETs und der
Temperaturabhängigkeiten der Vorwärtsspannungen Vf der Dioden
beeinflußt wird.
-
Weil der logische Schwellenwert des FET Q&sub5; in der BFL-
Inverterschaltung C hierbei auf -1.0 V festgelegt wird, wird
erreicht, daß eine Spannung von -2.0 V an der
Verbindungsstelle "b" ausgegeben wird, indem ein
Gate-Breitenverhältnis der FETs Q&sub3; und Q&sub4; von 1 : 1 festgelegt wird. Wenn
der Wert des logischen Schwellenwerts des FET Q&sub5; auf einen
anderen Wert eingestellt wird, müssen das
Kanalbreitenverhältnis der FETs Q&sub3; und Q&sub4; und das an der Verbindungsstelle
"b" ausgegebene Potential nur entsprechend festgelegt
werden. Auch in diesem Fall kann erfindungsgemäß ein exaktes
Potential für die Verbindungsstelle "b" leicht erhalten
werden, indem das Widerstandswertverhältnis der Widerstände R&sub1;
und R&sub2; der Bezugsspannungserzeugungseinrichtung A geeignet
festgelegt wird.
-
Fig. 6 zeigt ein Schaltbild einer anderen
Ausführungsform der vorliegenden Erfindung. Bei einem Betrieb bei
niedriger
Geschwindigkeit unterhalb einiger Gigahertz sind der
Verstärkungsgrad der BFL-Inverterschaltung C und die
Amplitude des Ausgangssignals am Ausgangsanschluß OUT groß, so
daß die Abweichung der Vorwärtsspannung Vf der
Pegelverschiebungsdiode D&sub5; in der BFL-Inverterschaltung C nicht
wichtig ist. Wenn jedoch die Betriebsgeschwindigkeit einen
hohen Wert von mehr als einigen Gigahertz annimmt, wird der
Verstärkungsgrad der BFL-Inverter so verringert, daß bei
einer einzigen Stufe der BFL die Amplitude des Ausgangssignals
niedrig und dessen Wellenform-Umformungsfähigkeit vermindert
wird. Aufgrund der durch die unterschiedlichen
Herstellungsbedingungen, Temperaturkenngrößen und ähnliche
Größen verursachte Ungleichmäßigkeit der Bauteilkenngrößen
unterliegt jedoch im wesentlichen die Vorwärtsspannung Vf der
Pegelverschiebungsdiode in der BFL-Inverterschaltung C
Änderungen, wie vorstehend erwähnt, wodurch Abweichungen des an
die GaAs-IS auszugebenden logischen Pegels verursacht
werden. Dadurch wird eine Abweichung vom logischen
Schwellenwert des Inverters oder ähnlichen Bauteilen in der
nächsten Stufe der Eingangsschaltung hervorgerufen, wodurch in
der nächsten oder einer nachgeschalteten Stufe ein
Funktionsausfall verursacht werden kann. Bei dieser anderen
Ausführungsform wird ein ähnlicher Schaltungsaufbau wie
derjenige des Logikpegelumsetzungsteils der
Logikpegelumsetzungsschaltung B auch für den Logikpegelumsetzungsteil, d.h.
einen FET Q&sub5; und eine Diode D&sub5;, in der BFL-Inverterschaltung
C verwendet, wobei ein FET Q&sub6; und eine Diode D&sub7; mit den
gleichen Bauteilkenngrößen wie der FET Q&sub5; bzw. die Diode D&sub5;
verwendet werden, um die Abweichungen der
Pegelverschiebungsdiode D&sub5; zu korrigieren, um den dem Ausgangsanschluß
OUT zuzuführenden logischen Pegel zu steuern.
-
Fig. 7 zeigt ein Temperaturabhängigkeitsdiagramm zur
Darstellung des Ergebnisses der
Temperaturabhängigkeitssimulation des logischen Eingangssignalschwellenwerts für die in
Fig. 5 dargestellte erfindungsgemäße Eingangsschaltung und
die in Fig. 1 dargestellte herkömmliche Eingangsschaltung.
Die Kurve II der herkömmlichen Eingangsschaltung zeigt
Veränderungen
des logischen Eingangssignalschwellenwerts
aufgrund der Temperaturabhängigkeit der einzelnen
Pegelverschiebungsdiode in der Eingangsschaltung. Im Gegensatz dazu
zeigt die Kurve 1 bei der vorliegenden Ausführungsform der
Eingangsschaltung als Ergebnis der Unterdrückung der durch
den Herstellungsprozeß hervorgerufenen Ungleichmäßigkeit und
der Abweichungen der Bauteilkenngrößen kaum eine Änderung.
-
Bei der erfindungsgemäßen
Bezugsspannungserzeugungsschaltung wurde das Widerstandunterteilungsverfahren
verwendet. Es kann jedoch auch eine allgemeinere
Bezugsspannungserzeugungsschaltung verwendet werden. Ferner wurde aus
Erläuterungszwecken der Fall einer Pegelumsetzungsschaltung
mit einer Si-ECL dargestellt, wobei die vorliegende
Erfindung jedoch auch für jeden anderen beliebigen Fall einer
Pegelumsetzung verwendet werden kann.
-
Fig. 8 zeigt eine Ausführungsform einer
Bezugsspannungserzeugungsschaltung, bei der die erfindungsgemäße
Logikpegelumsetzungsschaltung zum Kompensieren der
Temperaturkennlinie verwendet wird.
-
Die Bezugsspannungserzeugungsschaltung A besteht aus
einer Konstantspannungszufuhrschaltung aus Widerständen R&sub1;
und R&sub2; und einer Logikpegelzufuhrschaltung, die aus FETs Q&sub7;
und Q&sub8; und aus Dioden D&sub7; und D&sub8; gebildet wird. Diese
Schaltungen sind zwischen Spanflungsanschlüssen V&sub4; und V&sub5; parallel
geschaltet. Die Gate-Elektrode des FET Q&sub7; ist mit einer
Verbindungsstelle "d" zum Empfangen einer konstanten Spannung
verbunden, die durch das Widerstandwertverhältnis der
Widerstände R&sub1; und R&sub2; bestimmt wird. Die Gate-Elektrode des FET
Q&sub8; ist mit einem extern gesteuerten
Spannungsabgleichanschluß "e" verbunden. Dem extern gesteuerten
Spannungsabgleichanschluß "e" wird beispielsweise über Widerstände R&sub3;
und R&sub4;, die zwischen Spannungsleitungen zum Zuführen einer
Steuerspannung in Serie geschaltetet sind, eine vorgegebene
Spannung zugeführt. Die Kanalbreiten der FETs Q&sub7; und Q&sub8; und
die Anodenflächen der Dioden D&sub7; und D&sub9; werden jeweils gleich
festgelegt. Daher fließt über die FETs Q&sub7; und Q&sub8; der
gleiche Drain-Strom, so daß die Spannung VGS zwischen der Gate-
und der Source Elektrode des FET Q&sub7; gleich der Spannung VGS8
des FET Q&sub8; wird. Durch die Dioden D&sub7; und D&sub9; fließt
ebenfalls der gleiche Strom, so daß die Spannung Vf7 zwischen
der Anode und der Kathode der Diode D&sub7; der Spannung Vf9 der
Diode D&sub9; gleich wird.
-
Die Bauteilkennngrößen der FETs Q&sub7; und Q&sub8; und der
Dioden D&sub7; und D&sub8; ändern sich jeweils gleich entsprechend der
Betriebstemperatur, so daß die Spannungen VGS7 und VGS8
sowie die Spannungen Vf7 und Vf9 jeweils auf dem gleichen
Wert gehalten werden. Die Potentialdifferenz Vdf zwischen
der Gate-Elektrode des FET Q&sub7; und der Verbindungsstelle "f"
der Dioden D&sub7; und D&sub8; ist die Summe aus der Spannung VGS
zwischen der Gate- und der Source-Elektrode des FET Q&sub7; und der
Vorwärtsspannung Vf7 der Diode D&sub7;. Die Spannungsdifferenz
Ves zwischen der Gate-Elektrode des FET Q&sub8; und dem
Spannungsanschluß V&sub5; ist die Summe der Spannung VGS8 zwischen
der Gate- und der Source-Elektrode des FET Q&sub8; und der
Vorwärtsspannung Vf9 der Diode D&sub9;. Bei der vorliegenden
Erfindung sind hierbei die beiden Potentialdifferenzen Vdf und
Ves gleich. Wenn daher das Gate-Potential des FET Q&sub8; ein
konstanter Spannungswert ist, wird das Potential der
Verbindungsstelle "e" ausschließlich durch die Betriebsspannungen
V&sub4; und V&sub5; und die Widerstände R&sub1; und R&sub2; oder die dem
Anschluß "e" für eine externe Steuerung zugeführte Spannung Ve
bestimmt, ohne daß ein Einfluß durch die
Temperaturabhängigkeiten der FETs bzw. der Dioden auftritt. Das Potential Va
an der Verbindungsstelle "a" in der
Bezugsspannungserzeugungsschaltung A wird durch das Potential Ve an der
Verbindungsstelle "e" und die Vorwärtsspannung Vf8 der Diode D&sub8;
festgelegt. Die Abweichung Vf der Vorwärtsspannung der
Dioden verändert sich in einem Maß von ca. -1.2 mV/ºC, wie
in Fig. 9 dargestellt. Daher ist die Verbindungsstelle "a"
der Ausgangsanschluß der Bezugsspannungserzeugungsschaltung
A, so daß die Temperaturabhängigkeit der Ausgangsspannung
durch die Temperaturabhängigkeit der Vorwärtsspannung Vf8
der Diode D&sub8; in einem Maß von ca. -1.2 mV/ºC vermindert
wird, wobei die Ausgangsspannung von der
Temperaturabhängigkeit
der FETs Q&sub7; und Q&sub8; sowie der Dioden D&sub7; und D&sub9;
unabhängig ist.
-
Wie vorstehend beschrieben, ist die Potentialdifferenz
V1b zwischen der Gate-Elektrode des FET Q&sub1; und der
Verbindungsstelle "b" der Potentialdifferenz Va3 zwischen der
Gate-Elektrode des FET Q&sub2; und dem Betriebsspannungsanschluß
V&sub3; gleich, so daß der logische Pegel des Eingangssignals
durch die Änderung der Vorwärtsspannung Vf8 der Diode D&sub8; in
der Bezugsspannungs (Va) -erzeugungsschaltung A verschoben
wird. Diese Änderung wird daher, wie in Fig. 9 dargestellt,
der Änderung des logischen Eingangssignalpegels in der ECL-
IS angepaßt. Außerdem wird der logische Pegel in der GaAs-IS
durch das Potential des Betriebsspannungsanschlusses V&sub5;
bestimmt, ohne daß ein Einfluß durch die Temperaturänderung
auftritt.
-
Das Potential Vb an der Verbindungsstelle "b" ändert
sich mit der Temperaturabhängigkeit der logischen
Schwellenspannung VT der ECL in einem Maß von +1.3 mV/ºC und mit der
Temperaturabhängigkeit der Diode D&sub8; in einem Maß von +1.2
mV/ºC, so daß das Potential Vb an der Verbindungsstelle "b"
permanent einen Wert beibehält, der dem logischen
Schwellenwert Vt in der GaAs-IS gleich ist.
-
Bei der vorstehenden Ausführungsform kann die Änderung
der Schwellen- und der Vorwärtsspannung mit der Temperatur
unterdrückt werden. Wenn das Potential der
Spannungsanschlüsse V&sub4; und V&sub5; und der Wert der Widerstände R&sub1; und R&sub2;
wie vorstehend erwähnt gewählt werden, und wenn die Spannung
am Anschluß "e" für die externe Steuerung durch die
Anfangseinstellung auf einen geeigneten Wert festgelegt wird,
muß die Schaltung nicht abgeglichen werden.
-
Wie vorstehend beschrieben, werden durch die
erfindungsgemäße Eingangsschaltung keine durch Änderungen der
Strom-Spannungs- (I-V-) Kennlinie der Diode und die
Änderungen der Schwellenspannung Vt des FET verursachte Änderungen
des einer internen Schaltung zugeführten logischen Pegels
hervorgerufen. Wenn die Eingangsschaltung bei einer GaAs-IS
verwendet wird, kann dadurch der Eingangssignalpegel exakt
gesteuert werden, wodurch die Wirkung und die
Hochfrequenzcharakteristik der Schaltung wirksam verbessert werden
können. Die Eingangsschaltung ist insbesondere als
Eingangsschaltung geeignet, die bei einer hohen Geschwindigkeit von
mehr als einigen Gigahertz betrieben werden muß.