[go: up one dir, main page]

DE2554054A1 - Differentialverstaerkerschaltung in cmos-bauweise - Google Patents

Differentialverstaerkerschaltung in cmos-bauweise

Info

Publication number
DE2554054A1
DE2554054A1 DE19752554054 DE2554054A DE2554054A1 DE 2554054 A1 DE2554054 A1 DE 2554054A1 DE 19752554054 DE19752554054 DE 19752554054 DE 2554054 A DE2554054 A DE 2554054A DE 2554054 A1 DE2554054 A1 DE 2554054A1
Authority
DE
Germany
Prior art keywords
transistor
source
circuit
current
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752554054
Other languages
English (en)
Inventor
Clark W Davis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2554054A1 publication Critical patent/DE2554054A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45022—Auto seat, dentist chair, roll wheel chair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

D 2 HAMBURG 36
NEUER WALL 10 TELEFON 34005ο
f. 12.75
PATENTANWALT DIPL-ING. FRANZ WERDERMANN
BANK: DEUTSCHE BANK AG IN HAMBURG
KONTO-NR. 48/22250, (BLZ 20070000) POSTSCHECKKONTO: HAMBURG 126150-209
Nc 75 109 DH
National Semiconductor Corp. 2900, Semiconductor Drive
Santa Clara, Kalif., V0St.A.
Differentialverstärkerschaltung in CMOS-Bauweise
Für die vorliegende Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial-No» 3^5 097 vom 29.1 ο 1975 in Anspruch genommen«,
Die vorliegende Erfindung betrifft eine Differentialverstärkerschaltung in CM0S-Bauwei3e, mit einem ersten und einem zweiten Schaltungszweige
Bei einer integrierten Differentialverstärkerschaltung in komplementärer Metall/Oxid/Halbleiter-Bauweise oder CMOS-Bauweise (complementary metal oxide semiconductor -CMOS), wo zwei CMOS-Feldeffekt-Verstärkertransistoren in den beiden Schaltungszweigen der Differentialverstärkerschaltung verwendet werden, ist es wünschenswert, daß der Laststromkreis für jeden Verstärkertransistor von sehr hoher Impedanz ist, so daß sich am Ausgang sehr große Spannungsänderungen bei geringen Stromänderungen ergeben» Eine derartige Last von hoher Impedanz wird in jedem Schaltungszweig dadurch erhalten, daß CMOS-Feldeffekt-Transistoren als Stromquellen in den beiden Schaltungszweigen eingesetzt werden, um die gewünschte hochverstärkende Verstärkerstufe zu erhalten. Eine Stromquelle ist für die Last wünschenswert, um einen hohen Verstärkungsfaktor
609832/0589
über einen weiten Ausgangsspannungsbereich zu ergeben. Wenn als Stromquellen geschaltete Transistoren in beiden Schaltungszweigen verwendet werden, so ist es wünschenswert, einen CMOS-Feldeffekt-Transistor zur Abführung oder Begrenzung des Stromes vorzusehen und ihn gleichzeitig auf beide Verstärkerschaltungszweige zu schalten, so daß die Stromabführungsschaltung soviel Strom aufnehmen kann, wie durch die beiden Iiaststromkreise fließt» Dies ist erforderlich, um sicherzustellen, daß sich die beiden Verstärkertransistoren im Sättigungsbereich befinden, wenn die beiden Eingangsspannungen einander gleich sind, und um den gemeinsamen Spannungsbereich möglichst groß zu machen, in dem die Schaltung arbeitet. Um dies zu erreichen, ist es erforderlich, daß der Transistor zur Stromabführung so ausgelegt wird, daß er auf die als Stromquellen geschalteten Transistoren derart angepaßt ist, daß der Transistor zur Stromabführung den doppelten Maximalstrom, aufnehmen kann, der von jedem der beiden Schaltungszweige zu erwarten ist. Beim Entwurf einer typischen Bauform eines Differentialverstärkers in CMOS-Bauweise handelt es sich üblicherweise bei den Stromquellen in beiden Verstärkerzweigen, die mit einer Spannungsquelle VpD verbunden sind, um p-Kanal-Feldeffekttransistoren, während es sich bei dem CMOS-Transistor zur Stromabführung, dessen Source/Drain-Elektrodenstromkreis an Massepotential angeschlossen ist, im typischen Fall um einen n-Kanal-Feldeffekttransistor handelte Es ist sehr schwierig, solche η-Kanal- und p-Kanal-Halbleiterbauelemente auf einem gemeinsamen Halbleitersubstrat derart herzustellen, daß diese Bauelemente aufeinander, angepaßt sind. So ergeben beispielsweise Kenngrößen, die bewirken, daß p-Kanal-Feldeffekttransistoren einen hohen Verstärkungsfaktor aufweisen, in vielen Fällen n-Kanal-Feldeffekttransistoren, die
609832/0589 2 -
einen niedrigen Verstärkungsfaktor haben. Wenn das Schwellwertpotential im p-Kanal abnimmt, so nimmt das Schwellwertpotential im η-Kanal zu, und somit wirken p-Kanal- und n-Kanal-Bauelemente zueinander entgegengesetzt. Wie oben ausgeführt, kann die Auslegung des n-Kanal-Bauelementes abgewandelt worden sein, so daß es in zufriedenstellender Weise mit den beiden p-Kanal-Bauelementen zusammenwirkt, dies hat jedoch eine Leistungsminderung zur Folge.
Daher ist es Aufgabe der Erfindung, eine wenig aufwendige Differentialverstärkerschaltung zu schaffen, die einwandfrei bei einem vergrößerten Variationsbereich der angelegten Eingangsspannung arbeitet.
Die zur Lösung der gestellten Aufgabe vorgeschlagene erfindungsgemäße Differentialverstärkerschaltung ist dadurch gekennzeichnet, daß sie einen ersten CMOS-Verstärkertransistor mit Source-, Drain- und Gate-Elektrode umfaßt, daß der Source/DrainiJELektrodenstromkreis dieses Verstärkertransistors im ersten Schaltungszweig liegt, daß ein zweiter OMGS-Verstärkertransistor mit Source-, Drain- und Gate-Elektrode vorgesehen ist, daß der Source/Drain-Elektrodenstromkreis dieses zweiten Verstärkertransistors im zweiten genannten Schaltungszweig der Differentialverstärkerschaltung liegt, wobei dieser zweite Schaltungszweig parallel zum genannten, ersten Schaltungszweig geschaltet ist, daß ein weiterer CMOS-Transistor mit Source-, Drain- und Gate-Elektrode als Stromquelle geschaltet ist, und der Source/Drain-Elektrodenstromkreis dieses letzteren Transistors mit dem Source/Drain-Elektrodenstromkreis " des genannten ersten Verstärkertransistors im genannten ersten
609832/0589 - 3 _
Schaltungszweig verbunden ist, daß ein weiterer CMOS-Transistor mit Source-, Drain- und Gate-Elektrode zur Stromabführung vorgesehen ist, daß der Source/Drain-Elektrodenstromkreis dieses Transistors gemeinsam an die Source/Drain-Elektrodenstromkreise des genannten ersten und zweiten Verstärkertransistors angeschlossen ist, daß eine Spannungsquelle vorgesehen ist, daß die beiden genannten Schaltungszweige und der Source/Drain-Elektrodenstromkreis des genannten Transistors zur Stromabführung zueinander in Reihe über die genannte Spannungsquelle geschaltet sind, daß eine GMOS-Steuerschaltung vorgesehen ist, die eine erste Bezugsspannung an die Gate-Elektrode des genannten, als Stromquelle geschalteten Transistors abgibt, sowie eine zweite Bezugsspannung an die Gate-Elektrode des genannten Transistors zur Stromabführung abgibt, daß die genannte CMOS-Steuerschaltung einen ersten CMOS-Steuertransistor mit Source-, Drain- und "Gate-Elektrode umfaßt, daß eine Widerstandsschaltung in Reihe mit dem Source/Drain-Elek— trodenstromkreis des ersten Steuertransisfcors über die genannte Spannungsquelle geschaltet ist,, daß die Gate-Elektrode des ersten Steuertransistors an den Verbindungspunkt zwischen der genannten Widerstandsschaltung und dem genaimten Source/Drain-Elektrodenstroinkreis des ersten Steuertransistors angeschlossen ist, daß die Gate-Elektrode des genannten, als Stromquelle geschalteten Transistors an den genannten Verbindungspunkt zwischen der genannten Widerstandsschaltung und dem Source/Drain-Elektrodenstromkreis des ersten Steuertransistors angeschlossen ist, daß die am genannten Verbindungspunkt auftretende Spannung als genannte erste Bezugsspannung für die Gate-Elektrode des als Stromquelle geschalteten Transistors verwendet wird, daß ein zweiter Steuertransistor mit Source-, Drain- und Gate-Elektrode vorgesehen ist
609832/0589
dessen Gate-Elektrode an den Verbindungspunkt zwischen der genannten Widerstandsschaltung und dem genannten Source/Drain-Elektrodenstromkreis des ersten Steuertransistors angeschlossen ist, und damit die genannte erste Bezugsspannung an die Gate-Elektrode des genannten zweiten Steuertransistors angelegt wird, daß ein dritter CMOS-Steuertransistor mit Source-, Drain- und Gate-Elektrode vorgesehen ist, daß der Source/Drain-Elektrodenstromkreis des genannten dritten Steuertransistors in Reihe mit dem Source/Drain-Elektrodenstromkreis des genannten zweiten Steuertransistors über die genannte Spannungsquelle geschaltet ist» cteß die Gate-Elektrode des genannten dritten Steuertransistors an den Verbindungspunkt zwischen dem Source/Drain-Elektrodenstromkreis des zweiten Steuertransistors und dem Source/Drain-Elektrodenstromkreis des dritten -Steuertransistors angeschlossen ist, daß die Gate-Elektrode des genannten Transistors zur Stromabführung an den Verbindungspunkt zwischen dem Source/Drain-Elektrodenstrom— kreis des zweiten Steuertransistors und dem Source/Drain-Elektrodenstromkreis des dritten Steuertransistors angeschlossen ist, daß die somit an dem letztgenannten Verbindungspunkt auftretende Spannung als zweite Bezugsspannung für die Gate-Elektrode des Transistors zur Stromabführung verwendet wird, daß die Verhältnisse der Kanalbreiten der drei genannten Steuertransistoren, des genannten, als Stromquelle geschalteten Transistors und des genannten Transistors zur Stromabführung derart gewählt sind, daß der Wert der zweiten, der Gate-Elektrode des Transistors zur Stromabführung zugeführten Bezugsspannung eine Begrenzung des Stromes durch diesen letzteren Transistor auf einen Wert zur Folge hat, der bei dem doppelten Begrenzungsstromwert liegt, der sich an dem genannten, als Stromquelle geschalteten Transistor
609832/0589 - 5 -
infolge der ersten Bezugsspannung ergibt, die der Gate-Elektrode dieses Transistors zugeführt wird»
Bei der Erfindung wird also eine Steuerschaltung vorgesehen, die mehrere OMOS-Transistoren umfaßt und mit verschiedenen Dimensionierungsbedingungen bei den GMOS-Tr ansi st or en zusammenwirkt, um eine erste Bezugsspannung an die Gate-Elektroden von zwei als Stromquellen geschalteten Transistoren zu liefern, und um eine zweite Bezugsspannung an die Gate-Elektrode eines zur Stromab— führung vorgesehenen Transistors zu liefern, wobei beide Bezugsspannungen miteinander in Beziehung stehen, woraus sich die gewünschte Nachführung zwischen den beiden als Stromquelle geschalteten Transistoren und dem Transistor zur Stromabführung ergibt. Dieser Transistor zur Stromabführung wirkt als Stromberenzer bei einem Stromwert, der annähernd den doppelten Stromgrenzwert eines jeden der beiden als Stromquelle geschalteten Transistoren ausmacht. Da die den Strom begrenzende Stromabführungsschaltung etwa bei dem doppelten Stromgrenzwert der Stromquellen zu wirken beginnt, anstatt bei einem anderen, weitaus höheren Wert, und da diese Beziehung im Bereich großer Änderungen der Versorgungsspannung aufrechterhalten wird, so erzielt man hierdurch eine wesentliche Verbesserung in der Leistung der Schaltung.
Die Steuerschaltung umfaßt einen ersten CMOS-Steuertransistor, dessen Source/Drain-Elektrodenstromkreis in Reihe mit einer Widerstandsschaltung über die Spannungsquelle V--. zur Stromversorgung gelegt·ist. Die am Verbindungspunkt zwischen dem ersten Steuertransistor und dem Widerstand entwickelte Spannung wird dazu verwendet, die erste Bezugsspannung an die Gate-Elektroden der
609832/0589 6 -
beiden als Stromquelle gescnalteten '.Transistoren zu liefern. Ein zweiter Kreis ist in der Steuerschaltung vorgesehen, dieser Kreis umfaßt einen zweiten und einen dritten CMOS-Steuertransistor, deren Source/Drain-Elektrodenstromkreise in Reihe über Spannungsquelle V1J1J zur Stromversorgung geschaltet sind. Die erste Bezugsspannung wird zur Ansteuerung der Gate-Elektrode beim zweiten Steuertransistor verwendet, und die zweite Bezugsspannung wird vom Verbindungspunkt zwischen dem zweiten und dritten Steuertransistor abgenommen und zur Ansteuerung der Gate-Elektrode des Transistors zur Stromabführung verwendet. Bestimmte CMOS-Transistoren in der Differentialverstärkerschaltung sind so bemessen, beispielsweise stehen ihre Kanalbreiten in einem solchen Verhältnis zueinander, daß sich ein Gleichlauf des Transistors zur Stromabführung mit den als Stromquelle geschalteten Transistoren ergibt, und die Strombegrenzung bei annähernd dem doppelten Grenzwert des Stromes für einen der beiden als Stromquelle geschalteten Transistoren einsetzt«
Nach einer Ausführungsform der Erfindung werden die Kanallängen der als Stromquellen geschalteten Transistoren und des ersten und des zweiten Steuertransistors einander gleich gemacht, ebenso werden die Kanallängen des Transistors zur Stromabführung und des dritten Steuertransistors einander gleich gemacht, und die Kanalbreiten dieser CMOS-Transistoren werden derart ausgelegt, daß das Produkt der Kanalbreiten des Transistors zur Stromabführung und des zweiten Steuertransistors annähernd gleich dem doppelten Produkt der Kanalbreiten des ale Stromquelle geschalteten Transistors und des äitten Steuertransistors ist.
6098?2/0589
Bei einer anderen Ausführungsform der Erfindung sind die Abmessungen der beiden als Stromquelle geschalteten Transistoren und des ersten Steuertransistors derart gewählt, daß die Begrenzung des Stromes der als Stromquelle geschalteten Transistoren bei einem Wert von
WC-SOURCE VR1
WF.C.
einsetzt wobei die Länge der Kanalzonen der beiden als Stromquelle geschalteten Transistoren und des ersten Steuertransistors einander gleich sind, und wobei Wq-SOURCE d^e Kanalbreite bei jedem der als Stromquelle geschalteten Transistoren darstellt, Wn, n ist die Kanalbreite des ersten Steuertransistors, VD^ ist die
κ ι
erste Bezugsspannung, und R ist der Wert des Widerstandes. Die Abmessungen des ersten, zweiten und dritten Steuertransistors und des Transistors zur Stromabführung sind derart gewählt, daß die Begrenzung des Stromes des Transistors zur Stromabführung bei einem Wert von -
W W V
Ί3.0. "(3; SINK VR1
W-a η Wm (t ii
einsetzt wobei die Längen der Kanalzonen des ersten und des zweiten Steuertransistors einander gleich, und die Längen der Kanalzonen des dritten Steuertransistors und des Transistors zur Stromabführung einander gleich sind, und wobei W43. n die Kanal-..breite des zweiten Steuertransistors, Vn aTMir die Kanalbreite des Transistors zur Stromabführung, und W-, n die Kanalbreite des dritten Steuertransistors ist«
8 609 832/05 89
Im folgenden wird die Erfindung beispielsweise und anhand der beigefügten Zeichnungen ausführlich erläutert. Es zeigen:
Fig. 1: ein Schaltbild einer integrierten Differentialverstärkerschaltung in CMOS-Bauweise zur Veranschaulichung einer ersten Ausführungsform der Erfindung, und
Figo 2: ein Schaltbild einer integrierten Differentialverstärkerschaltung in CMOS-Bauweise zur Veranschaulichung einer zweiten Ausführungsform der Erfindung.
Bs wird nunmehr auf Fig. Λ bezug genommen, die dort dargestellte integrierte Differentialverstärkerschaltung in CMOS-Bauweise umfaßt einen ersten CMOS-VerStärkertransistor Q1, der sich in einem ersten Schaltungszweig der Differentialverstärkerschaltung befindet, sowie einen zweiten CMOS-Verstärkertransistor Q2, der sich in einem zweiten Schaltungszweig der integrierten Differentialverstärkerschaltung befindet. Ein erster als Stromquelle geschalteter CMOS-Transistor Q3 ist mit seinem Source/Drain-Elektrodenstromkreis in Reihe mit dem ersten Verstärkertransistor Q1 im ersten Schaltungszweig geschaltet. Ein zweiter als Stromquelle geschalteter CMOS-Transistor Q4- ist in Reihe mit dem zweiten Verstärkertransistor Q2 im zweiten Schaltungszweig der Differentialverstärkerschaltung geschaltet. Die beiden Source-Elektroden der beiden Verstärkertransistoren Q1 und Q2 sind gemeinsam an einen CMOS-Transistor Q5 zur Stromabführung angeschlossen. Bei einer typischen Ausführungsform der erfindungsgemäßen CMOS-Differentialverstärkerschaltung sind die als Stromquelle geschalteten Transistoren Q3 und Q4 p-Kanal-Feldeffekttransis-.toren, während die
6098?2/"t)589
beiden Verstärkertransistoren Q1 und Q2, sowie der Transistor zur Stromabführung n-Kanal-Feldeffekttransistoren sinde Die ■Source-Elektroden der beiden als Stromquelle geschalteten Transistoren Q3 und Q4 sind mit einer Spannungsquelle VDD zur Stromversorgung verbunden, sowie ihre Drain-Elektroden mit den Drain-Elektroden der beiden Verstärkertransistoren Q1 und Q2. Die Source-Elektroden der beiden Verstärkertransistoren Q1 und Q2 sind gemeinsam an die Drain-Elektrode des Transistors Q5 zur Stromabführung geschaltet, der mit seiner Source-Elektrode auf Massepotential gelegt worden ist. Die Eingangsspannungen der Differentialverstärkerschaltung sind mit den Gate-Elektroden der beiden Verstärkertransistoren Q1 und Q2 verbunden, und das Ausgangssignal kann entweder an einem der beiden Drain-Elektrodenkreise oder an beiden Drain-Elektrodenkreisen der beiden Verstärkertransistoren Q1 und Q2 abgenommen werden,,
Die beiden als Stromquelle geschalteten Transistoren Q3 und werden als !testschaltungen für die beiden zugeordneten Verstärkertransistoren Q1 und Q2 verwendet,weil sie die gewünschte Last hoher Impedanz schaffen, um den gewünschten hohen Verstärkungskennwert des Verstärkers zu liefern. Da diese Stromquellen in beiden Verstärkerschaltungszweigen eingesetzt werden, ist der Transistor Q5 zur Stromabführung an den miteinander verbundenen Source-Elektroden der Verstärkertransistoren Q1 und Q2 vorgesehen, um die Ströme abzuführen, die von jeder der Stromquellen her durch beide Verstärkerzweige fließen, dabei ist es hinreichend, wenn der Transistor Q5 zur Stromabführung im Höchstfall den doppelten Maximalstrom von jedem der Schaltungszweige her aufnehmen kann. Da der Transistor Q5 zur Stromabführung ein n-Kanal-
- 10 -
609832/0589
Bauelement ist, während .die als Stromquelle geschalteten Transistoren Q5 und Q4- p-Kanal-Bauelemente sind, so wird die Anpassung des Transistors Q5 zur Stromabführung an die beiden als Stromquelle geschalteten Transistoren Q3 und Q^ mittels Dimensionierung der Abmessungen auf der integrierten Schaltung sehr schwierige
Eine neuartige Steuerschaltung in Verbindung mit einer sehr einfachen Dimension!erungsbeziehung zwischen bestimmten Transistoren unter den CMOS-Transistoren der erfindungsgemäßen Schaltung ergibt eine Bezugsspannung Vo,. zur Ansteuerung der Gate—Elektroden an beiden als Stromquelle geschalteten Transistoren Q3 und Q4-, und eine hiermit in Beziehung stehende zweite Bezugsspannung Vp^ zur Ansteuerung der Gate-Elektrode des Transistors Q5 zur Stromabführung, wodurch ein Gleichlauf oder eine Nachführung zwischen dem Transistor Q5 zur Stromabführung und den als Stromquellen geschalteten Transistoren Q3 und O^ erzeugt wird, so daß die Strombegrenzung am Transistor Q5 zur Stromabführung bei annähernd dem doppelten maximalen Stromgrenzwert eines der beiden als Stromquelle geschalteten Transistoren Q5 oder Q4 einsetzt. Die Steuerschaltung umfaßt einen ersten p-Kanal-Steuertransistor Q6 in GMOS-Bauweise, dessen Drain-Elektrode mit einer Seite eines Widerstandes R verbunden ist, wobei der Source/Drain-Elektrodenstromkreis des ersten Steuertransistors Q6 und der Widerstand R zueinander in Reihe liegen, zwischen Masse und der Spannungsquelle VDD· Die Drain-Elektrode des ersten Steuertransistors Q6 ist ebenfalls mit der Gate-Elektrode desselben Transistors verbunden. Eine zweite Schaltung, die einen zweiten p-Kanal-Steuertransistor Q7 und einen dritten n-Kanal-Steuertransistor Q8 in CMGS-Bauweise umfaßt, ist zwischen Masse und die Spannungsquelle VDD geschaltet. Die Drain-Elektrode des
11
609832/0589
zweiten Steuertransistors Q7 ist mit der Drain-Elektrode des cütten Steuertransistors· Q8 verbunden. Die Gate-Elektrode des zweiten Steuertransistors Q7 ist an den Verbindungspunkt zwischen ' dem ersten Steuertransistor Q6 und dem Widerstand R angeschlossene Die Gate-Elektrode des dritten Steuertransistors Q8 ist an den Verbindungspunkt zwischen den Drain-Elektroden des dritten und zweiten Steuertransistors Q7 und Q8 angeschlossen, und dieser Verbindungspunkt ist ebenfalls mit der Gate-Elektrode des Transistors Q5 zur Stromabführung verbunden. Der Verbindungspunkt zwischen dem ersten Steuertransistor Q5 und dem Widerstand R ist mit den Gate-Elektroden der beiden als Stromquelle geschalteten Transistoren Q3 und Q4- verbunden«
Beim Betrieb legen der erste Steuertransistor Q6 und der Widerstand R einen bestimmten Wert für den Strom fest, der durch den ersten Steuertransistor Q6 in dieser Schaltung fließt. Der erste Steuertransistor Q6 arbeitet im gesättigten Betriebszustand, weil seine Gate-Elektrode mit seiner Drain-Elektrode verbunden ist» Ein Strom fließt vom ersten Steuertransistor Q5 her, wenn die Spannung an der Drain-Elektrode um die p-Kanal-Schwellwertspannung unterhalb der Speisespannung VpD liegt. Die zwischen Gate- und Source-Elektrode am ersten öteuertransistor Q6 liegende Spannung strebt nach dem Wert, der erforderlich ist, um den durch den Widerstand R bedingten Strombedarf zu decken, und damit erzeugt die Schaltung mit dem Steuertransistor Q6 und dem Widerstand R eine Bezugsspangiung VR/} zur Aussteuerung der Gate-Elektroden der beiden als Stromquellen geschalteten Transistoren Q3 und Q4-. Venn beispielsweise die Spannung zwischen Gate- und Source-Elektro-
12 609832/0589
de stärker positiv wird, so fließt infolge der Zunahme des Spannungsabfalls am Widerstand R ein höherer Strom durch diesen letzteren; daraus ergibt sich, daß eine geringere Aussteuerung zwischen Gate- und Source-Elektrode an die beiden als Stromquelle geschalteten Transistoren Q3 und Q4 durch die erste Bezugsspannung Vjm geliefert wird.
Dieselbe Spannung V™. wird der Gate-Elektrode des zweiten Steuertransistors Q7 zugeführt, und, unter der Voraussetzung, daß der Transistor Q7 dieselbe Geometrie wie der Transistor Q6 aufweist, setzt die Begrenzung des Stromes beim Transistor Q7 ein, dann folgt der Übergang in die Sättigung bei demselben Strorawert, der durch den Transistor Q6 fließt. Der zweite Steuertransistor Q7 wirkt somit als begrenzende Stromquelle in Abhängigkeit vom dritten Steuertransistor Q8 und legt eine Spannung zwischen Gate- und Source-Elektrode am Transistor Q8 fest, die dazu erforderlich ist, denjenigen Stromwert abzuführen, der gleich dem Strom durch den als Begrenzer der Stromquelle wirkenden zweiten Steuertransistor Q7 ist. Wenn nunmehr die Geometriewerte der Transistoren Q3, Q4-, Q6 und Q7 einander gleich sind, so sind die Stromwerte, bei denen die Begrenzung für diese vier Transistoren einsetzt, einander gleich, weil dieselbe Spannung zwischen Gate- und Source-Elektrode bei allen vier Transistoren anliegt. Eine zweite Bezugsspannung V„~
wird am Verbindungspunkt zwischen den Drain-Elektroden der Transistoren Q7 und Q8 erzeugt, und, falls diese zweite Bezugsspannung VR2 der Gate-Elektrode des Transistors Q5 zugeleitet wird, und sofern die Kanalbreite des Transistors Q5 doppelt so groß wie die Kanalbreite des Transistors Q8 ausgelegt worden ist, so setzt die Strombegrenzung des Transistors Q5 bei dem doppelten Wert des
- 13 609832/0589
maximalen Stromes des Transistors Q8 ein, welcher gleich dem Grenzwert des Stromes bei den als Stromquelle geschalteten Transistoren Q3 -und Q4- ist. Die beiden Bezugsspannungen VR/j und VR2 stehen miteinander im Gleichlauf, so daß der *ert, wo beim Transistor Qf? die Begrenzung des Stromes einsetzt, stets ein konstantes Verhältnis, nämlich den Wert 2, mit demjenigen Stromwert bildet, bei" dem die Strombegrenzung bei den als Stromquellen geschalteten Transistoren Q3 und Q4- einsetzt«
Es wird nunmehr auf Fig. 2 bezug genommen, dort ist das Schaltbild einer Differentialverstärkerschaltung in CMOS-Bauweise dargestellt, die tatsächlich hergestellt worden ist und die Lehre der vorliegenden Erfindung in Anwendung bringt. Dabei tragen diejenigen CMOS-Transistoren, die in ihrer Funktion den CMOS-Transistoren nach ]?ige A entsprechen, dieselben Bezugsziffern. In dieser Schaltungsanordnung ist kein als Stromquelle geschalteter CMOS-Transistor Q4- im zweiten Schaltungszweig des Verstärkers vorgesehen, weil das Ausgangssignal dieser vereinfachten Schaltungsanordnung an der Drain-Elektrode des n-Kanalverstärkertransistors Q1 abgenommen wird. An die Gate-Elektrode des zweiten . Verstärkertransistors Q2 wird eingangsseitig eine Bezugsspannung von dem Spannungsteilernetzwerk abgegeben, das die Widerstände R2 und R3 umfaßt. Die an der Gate-Elektrode des zweiten Verstärkertransistors Q2 aufgebaute Bezugsspannung beträgt 63 % der Speisespannung VD;D der Schaltungsanordnung, weil diese spezielle Differentialverstärkerschaltung dafür vorgesehen ist, mit einer" Eingangsspannung zu arbeiten, die von einer Reihenschaltung aus einem Widerstand und einem Kondensator abgenommen wird, wobei der Kondensator von der Speisespannung V^ aufgeladen wird, und wobei
14- 609832/058 9
if
gewünscht wird, daß der Zeitpunkt für den Übergang in den anderen Schaltzustand bei dieser Schaltung nach Ablauf eines Zeitraumes in der Größe einer Zeitkonstanten der am Eingang liegenden RC-Reihenschaltung auftritt. Weitere CMOS-Transistoren, Q9..Q12 sind lediglich zu dem Zweck in der Schaltung vorgesehen, um die verschiedenen Transistoren abzuschalten, so daß für den Fall, wo die erfindungsgemäße Differentialverstärkerschaltung nicht als · Meßfühler und elektronischer Schalter betrieben wird, der Strom in der Schaltungsanordnung auf den Wert null herabgesetzt wird«, Der Transistor Q13 ist dafür vorgesehen, daß der Verbindungspunkt am Ausgang des Verstärkertransistors Q1 auf den Wert der Speisespannung Vpp zur Festlegung des anfänglichen Ausgangspotentials der Verstärkerschaltung angehoben wird· Der im Schaltungszweig mit dem ersten Steuertransistor Q6 liegende Widerstand R wird aus zwei CMOS-Transistoren, Q12 und Q14-, gebildet.
Die tatsächlichen Längen- und Breitenwerte der Kanäle der verschiedenen Transistoren werden durch Zahlenwerte dargestellt, die jedem CMOS-Transistor zugeordnet sind. Die oberhalb eines Striches in waagerechter Richtung oder allein angegebenen Zahlenwerte sind die Kanalbreiten in mm, und die unterhalb dieses Striches angegebene Zahl ist die Kanallänge in mm. Wenn keine zweite Zahl (unterhalb eines Striches) in der Darstellung erscheint, so ist die Kanallänge 0,00889 mm (0,35 mil). Der Transistor Q3 hat beispielsweise eine Kanalbreite von 1,61 mm (63,3 mil) und eine Kanallänge von 0,0127 mm (0,5 mil). Die Begrenzung des Stromes bei dem als Stromquelle geschalteten Transistor Q3 setzt bei einem Wert von
ι . Λ2_ Jk ^Wr
^6 609832/0589
- 15 -
ein, wenn die Längen der Kanalzonen des als Stromquelle geschalteten Transistors Q3 und des ersten Steuertransistors Q6 einander gleich sind, und wobei WQ5 die. Kanalbreite des genannten, als Stromquelle geschalteten Transistors Q5, und VL6 die Kanalbreite des genannten ersten Steuertransistors Q6 ist. Die Strombegrenzung des Transistors Q5 zur Stromabführung setzt bei einem Wert von
WW V
j WQ7 *Q5 VR1
ein, wenn die Längen der Kanalzonen des ersten und des zweiten Steuertransistors Q6 und Q7 einander gleich sind, und die Längen der Kanalzonen des dritten Steuertransistors Q8 und des Transistors Q5 zur Stroraabführung einander gleich sind, und wobei W^n die Kanalbreite des zweiten Steuertransistors Q7, und W-j- die Kanalbreite des Transistors Q5 zur Stromabführung, sowie Wno die Kanalbreite des dritten Steuertransistors Q8 ist.
- Patentansprüche -
- 16
6 09832/0589

Claims (1)

  1. PATENTANSPRÜCHE
    Differentialverstärkerschaltung in CMOS-Bauweise, mit einem ersten und einem zweiten Schaltungszweig, dadurch gekennzeichnet, daß sie einen ersten OMOS-Verstärkertransistor (Q1) mit Source-, Drain- und Gate-Elektrode umfaßt, daß der Source/Drain-El ektroden-rstromkreis dieses Verstärkertransistors (Q1) im ersten Schaltungszweig liegt, daß ein zweiter CMOS-VerStärkertransistor (Q2) mit Source-, Drain- und Gate-Elektrode vorgesehen ist, daß der Source/ Drain-Elektrodenstromkreis dieses zweiten Verstärkertransistors (Q2) im genannten zweiten Schaltungszweig der Differentialverstärkerschaltung liegt, wobei dieser zweite Schaltungszweig parallel zum genannten ersten Schaltungszweig geschaltet ist, daß ein weiterer CMOS-Transistor (Q3iQ4) mit Source-, Drain- und Gate-Elektrode als Stromquelle geschaltet ist, und der Source/Drain-Elektrodenstromkreis dieses letzteren Transistors (Q5,Q^) mit dem Source/Drain-Elektrodenstromkreis des genannten ersten Verstärkertransistors (Q1) im genannten ersten Schaltungszweig verbunden ist, daß ein weiterer CMOS-Transistor (Q5) mit Source-, Drain- und Gate-Elektrode zur Stromabführung vorgesehen ist, daß der Source/ Drain-Elektrodenstromkreis dieses Transistors (Q5) gemeinsam an die Source/Drain-Elektrodenstromkreise des genannten ersten und zweiten Verstärkertransistors (Q1, bzw. Q2) angeschlossen ist, daß eine Spannungsquelle (V-^) vorgesehen ist, daß die beiden genannten Scha^tungszweige und der Source/Drain-Elöktrodenstromkreis. des genannten Transistors (Q5) zur Stromabführung zueinander in Reihe über die genannte Spannungsquelle (VDD) geschaltet sind, daß eine CMOS-Steuerschaltung (Q6-Q8) vorgesehen ist, die eine
    - 17 609832/0b89
    ΊΟ
    erste Bezugs spannung (VRy]) an die Gate-Elektrode des als Stromquelle geschalteten Transistors (Q3, Q*O abgibt, sowie eine zweite Bezugsspannung (VR2) an die Gate-Elektrcnie des genannten Transistors (Q5) zur Stromabführung abgibt, daß die genannte CMOS-Steuerschaltung einen ersten CMOS-Steuertransistor (Q6) mit Source-, Drain- und Gate-Elektrode umfaßt, daß eine Widerstandsschaltung (R) in Reihe mit dem Source/Drain-Elektrodenstromkreis des ersten Steuertransistors (Q6) über die genannte Spannungsquelle (V^-p) geschaltet ist, daß die Gate-Elektrode des ersten Steuertransistors (Q6) an den Verbindungspunkt zwischen der genannten Widerständsschaltung (R) und dem genannten Source/Drain-Elektrodenstromkreis des ersten Steuertransistors (Q5) angeschlossen ist, daß die Gate-Elektrode des genannten, als Stromquelle geschalteten Transistors (Q3,Q4-) an den genannten Verbindungspunkt zwischen der genannten Widerstandsschaltung (R) und dem Source/Drain-Elektrodenstromkreis des ersten Steuertransistors (Q5) angeschlossen ist, daß die am genannten Verbindungspunkt auftretende Spannung als erste Bezugsspannung (V«^) für die Gate-Elektrode des als Stromquelle geschalteten Transistors (Q3, Q4-) verwendet wird, daß ein zweiter CMOS-Steuertransistor (Q7) rait Source-, Drain- und Gate-Elektrode vorgesehen ist, dessen Gate-Elektrode an den Verbindungspunkt zwischen der genannten Widerstandsschaltung (R) und dem genannten Souree/Drain-Elektrodenstromkreis des ersten Steuertransistors (Q6) angeschlossen ist, und damit die genannte erste Bezugsspannung (VRyJ) an die Gate-Elektrode des genannten zweiten Steuertransistors (Q7) angelegt wird, daß ein dritter CMOS-Steuertransistor (Q8) mit Source-, Drain- und Gate-Elektrode vorgesehen ist , daß der Source/Drain-Elektrodenstromkreis des genannten dritten Steuertransistors (Q8) in Reihe mit dem Source/Drain-
    18 - . 609832/0589
    Elektrodenstromkreis des genannten zweiten Steuertransistors (Q7) über die genannte Spannungsquelle (VDD) geschaltet ist, daß die Gate-Elektrode des genannten dritten Steuertransistors (Q8) an den Verbindungspunkt zwischen dem Source/Drain-Elektrodenstromkreis des zweiten Steuertransistors (Q7) und dem Source/Drain-Elektrodenstromkreis des dritten Steuertransistors (Q8) angeschlossen ist, daß die Gate-Elektrode des genannten Transistors (Q5) zur Stromabführung an den Verbindungspunkt zwischen dem Source/Drain-Elektrodenstromkreis des zweiten Steuertransistors (Q?) und dem Source/ Drain-Elektrodenstromkreis des dritten Steuertransistors (Q8) angeschlossen ist, daß die somit an dem letztgenannten Verbindungspunkt auftretende Spannung als zweite Bezugsspannung (VR2) für die Gate-Elektrode des Transistors (Q5) zur Stromabführung verwendet wird, daß die Verhältnisse der Kanalbreiten der drei genannten Steuertransistoren (Q6, Q7, Q8), des genannten, als Stromquelle geschalteten Transistors (Q3, QA-) und des genannten -Transistors (Q5) zur Stromabführung derart gewählt sind, daß der Wert der zweiten, der Gate-Elektrode des Transistors (Q5) zur Stromabführung zugeführten Bezugsspannung (Vp2) eine Begrenzung des Stromes durch diesen letzteren Transistor (Q5) auf einen Wert zur Folge hat, der bei dem doppelten Begrenzungsstromwert liegt, der sich an dem genannten, als Stromquelle geschalteten Transistor (Q3» Q*0 infolge der ersten Bezugsspannung (Vg^) ergibt, die der Gate-Elektrode dieses Transistors (03,0*0 zugeführt wird.
    2. Differentialverstärkerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die CMOS-Transistoren derart ausgelegt sind, daß die Kanallängen des genannten, als Stromquelle geschalteten Transistors (Q3, Q4-) und des genannten ersten und zweiten Steuer·*
    - 19 609832/0589
    transistors (Q6, Q7) einander gleich sind, daß die Kanallängen des genannten Transistors (Q5) zur Stromabführung und des dritten Steuertransistors (Q8) einander gleich sind, und daß das Produkt der Kanalbreiten des genannten Transistors (Q5) zur Stromabführung und des zweiten Steuertransistors (Q7) gleich dem verdoppelten Produkt aus den Kanalbreiten des genannten, als Stromquelle geschalteten Transistors (Q3> QA-) und des genannten dritten Steuertransistors (Q8) ist.
    3ο Differentialverstärkerschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie einen zweiten, als Stromquelle geschalteten CMOS-Transistor (QA-) mit Source-, Drain- und Gate-Elektrode umfaßt, daß der Source/Drain-Blektrodenstromkreis dieses Transistors (QA-) mit dem Source/Drain-Elektrodenstromkreis des genannten zweiten Verstärkertransistors (Q2) im genannten zweiten Schaltungszweig verbunden ist, daß die Gate-Elektrode des genannten Transistors (QA-) an den Verbindungspunkt zwischen der genannten Widerstandsschaltung (H) und dem Source/Drain-Elektrodenstromkreis des ersten Steuertransistors (Q6) verbunden ist, daß die Länge und Breite der Kanalzone des genannten zweiten, als Stromquelle geschalteten Transistors (QA-) mit der Länge, bzw. Breite der Kanalzone des genannten ersten, als Stromquelle geschalteten Transistors (Q3) im wesentlichen übereinstimmt.
    A-o Differentialverstärker schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Abmessungen des als Stromquelle geschalteten Transistors (Q3, QA-) und des ersten Steuertransistors (Q6) derart gewählt worden sind, daß die Strombegrenzung des als Stromquelle geschalteten Transistors (Q3, QA-) bei einem Wert vons
    - 20 60-9832/0589
    W0.30UBCE j Y
    «P.C. ' R
    einsetzt, wenn die Längen der Kanalzonen des als Stromquelle geschalteten Transistors (Q3, Q*O und des ersten Steuertransistors (Q6) einander gleich sind, wobei (WCeS0UR0B) die Kanalbreite des als Stromquelle geschalteten Transistors (Q3, Q4), Cvp#G.^ die Kanalbreite des ersten Steuertransistors (Q6), (VR,,) die erste Bezugsspannung, und (R) der Wert der Widerstandsschaltung ist, und daß die Abmessungen des ersten, zweiten und dritten Steuertransistors (Q6, Q7, Q8) und des Transistors (Qf?) zur Stromabführung derart gewählt worden sind, daß die !strombegrenzung des Transistors (Q5) zur Stromabführung bei einem Wert von
    VS.C. WC.SINK
    WW R
    τ? α φ π
    einsetzt, wenn die Längen der Kanalzone des ersten und zweiten Steuertransistors (Q6, Q7) einander gleich sind, und wenn die Längen der Kanalzonen des dritten Steuertransistors (Q8) und des Transistors (Q5) zur Stromabführung einander gleich sind, wobei (Wg Q ) die Kanalbreite des zweiten Steuertransistors (Q7), (Wq sjujf) die Kanalbreite des Transistors (Q5) zur Stromabführung, und (Wfj, Q ) die Kanalbreite des dritten Steuertransistors (Q8) ist.
    5. Differentialverstärkerschaltung nach Anspruch 1-4, dadurch gekennzeichnet, daß die Kanalzonen der beiden als Stromquelle geschalteten Transistoren (Q3, Q4-) und des genannten ersten und zweiten Steuertransistors (Q6, Q?) von einem Leitungstyp sind,
    609832/0589
    und daß die Kanalzonen der zwei genannten Verstärkertransistoren (Q1, Q2), des genannten Transistors (Q5) zur Stromabführung und des genannten dritten Steuertransistors (Q8) vom zweiten Leitungstyp' sind.
    6. Differentialverstärkerschaltung nach Anspruch 5» dadurch gekennzeichnet, daß die Kanalzonen vom genannten ersten Leitungstyp p-leitende Kanäle, und die Kanalzonen vom zweiten genannten Leitungstyp η-leitende Kanäle sind.
    _ 22 - 609832/0589
DE19752554054 1975-01-29 1975-12-02 Differentialverstaerkerschaltung in cmos-bauweise Pending DE2554054A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/545,097 US3961279A (en) 1975-01-29 1975-01-29 CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors

Publications (1)

Publication Number Publication Date
DE2554054A1 true DE2554054A1 (de) 1976-08-05

Family

ID=24174884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752554054 Pending DE2554054A1 (de) 1975-01-29 1975-12-02 Differentialverstaerkerschaltung in cmos-bauweise

Country Status (4)

Country Link
US (1) US3961279A (de)
JP (1) JPS598962B2 (de)
DE (1) DE2554054A1 (de)
FR (1) FR2299761A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4343980A1 (de) * 1992-12-22 1994-06-23 Matra Communication Quimper Transkonduktanzverstärker

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52123848A (en) * 1976-04-12 1977-10-18 Seiko Epson Corp Amplifier
JPS5342651A (en) * 1976-09-30 1978-04-18 Fujitsu Ltd Defferential amplifier circuit
US4103190A (en) * 1977-03-25 1978-07-25 Motorola, Inc. Complementary power saving comparator/inverter circuits
US4194136A (en) * 1977-06-17 1980-03-18 Fairchild Camera And Instrument Corporation Input stage using junction field effect transistors for biasing
US4316102A (en) * 1977-06-17 1982-02-16 Fairchild Camera And Instrument Corp. Input stage using junction field effect transistors for biasing
JPS548950A (en) * 1977-06-23 1979-01-23 Matsushita Electric Ind Co Ltd Mos differential amplifier of enhancement type
JPS55100710A (en) * 1979-01-29 1980-07-31 Nec Corp Power circuit
JPS5686509A (en) * 1979-12-17 1981-07-14 Seiko Epson Corp Voltage controlled oscillator
NL8001117A (nl) * 1980-02-25 1981-09-16 Philips Nv Versterkertrap met regelbare versterkingsfaktor uitgevoerd met veldeffekttransistoren.
US4494051A (en) * 1982-03-05 1985-01-15 The Garrett Corporation Multi-quadrant brushless DC motor drive
US4638259A (en) * 1985-12-27 1987-01-20 At&T Bell Laboratories CMOS differential amplifier stage with bulk isolation
US4795920A (en) * 1987-08-03 1989-01-03 American Telephone And Telegraph Company Method and apparatus for sourcing and sinking current
JPH052179Y2 (de) * 1988-05-14 1993-01-20
US5004938A (en) * 1989-03-03 1991-04-02 Acer Incorporated MOS analog NOR amplifier and current source therefor
US5113092A (en) * 1990-08-31 1992-05-12 Motorola, Inc. Differential voltage comparator
US5821809A (en) * 1996-05-23 1998-10-13 International Business Machines Corporation CMOS high-speed differential to single-ended converter circuit
US5887150A (en) * 1997-06-25 1999-03-23 Adaptec, Inc. SCSI controller having output driver with slew rate control
US20140087657A1 (en) * 2012-09-27 2014-03-27 Broadcom Corporation Remote Antenna Driver for Reducing Unwanted Electromagnetic Emissions and/or Distortion Within a Near Field Communication (NFC) Capable Device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660773A (en) * 1970-02-05 1972-05-02 Motorola Inc Integrated circuit amplifier having an improved gain-versus-frequency characteristic
JPS5713168B2 (de) * 1971-08-18 1982-03-16
JPS4842654A (de) * 1971-09-29 1973-06-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4343980A1 (de) * 1992-12-22 1994-06-23 Matra Communication Quimper Transkonduktanzverstärker

Also Published As

Publication number Publication date
FR2299761A1 (fr) 1976-08-27
US3961279A (en) 1976-06-01
JPS598962B2 (ja) 1984-02-28
JPS5193850A (en) 1976-08-17

Similar Documents

Publication Publication Date Title
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE2554054A1 (de) Differentialverstaerkerschaltung in cmos-bauweise
DE4211644C2 (de) Schaltungsanordnung zur Erzeugung einer konstanten Spannung
DE3416268C2 (de) Stromverstärkungseinrichtung
DE2855303C2 (de)
DE3108515A1 (de) "stromquellenschaltung"
DE2154904B2 (de) Temperaturkompensierte Bezugsgleichspannungsquelle
DE2415803C3 (de) Konstantstromquelle
DE2639790C3 (de) Schaltungsanordnung zur Lieferung konstanten Stroms
DE4022899A1 (de) Schaltungsanordnung zur erzeugung einer spannung, insbesondere einer konstantspannung, bzw. eines stromes, insbesondere eines konstantstromes
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE19954329C1 (de) Analogschalter mit zwei komplementären MOS-Feldeffekttransistoren
DE3331626A1 (de) Differentialverstaerker
DE2108101B2 (de) Schalterstromkrels
DE4403201C2 (de) Ansteuerschaltung für ein MOS-Halbleiterbauelement mit sourceseitiger Last
DE3717922C2 (de)
DE10053374C2 (de) Bipolarer Komparator
EP0961403B1 (de) Integrierte, temperaturkompensierte Verstärkerschaltung
DE2708022C3 (de) Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung
DE4129334A1 (de) Praezisions-mos-widerstand
DE2751886A1 (de) Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung
DE3405809C2 (de) Ausgangsstufe
EP0237605B1 (de) Differenzverstärker mit N-Kanal-Isolierschicht-Feldeffekttransistoren
DE4437461C2 (de) Integrierter Temperatursensor

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee