JPS5920986B2 - 集積化基準電圧発生回路 - Google Patents
集積化基準電圧発生回路Info
- Publication number
- JPS5920986B2 JPS5920986B2 JP56194089A JP19408981A JPS5920986B2 JP S5920986 B2 JPS5920986 B2 JP S5920986B2 JP 56194089 A JP56194089 A JP 56194089A JP 19408981 A JP19408981 A JP 19408981A JP S5920986 B2 JPS5920986 B2 JP S5920986B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- field effect
- voltage
- circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明はスレッショルド電圧の異なるトランジスターを
同一半導体基板内に形成し、スレッショルド電圧の差を
利用した集積化基準電圧発生回路に関する。
同一半導体基板内に形成し、スレッショルド電圧の差を
利用した集積化基準電圧発生回路に関する。
従来の基準電圧発生回路は、シェアーダイオードやトラ
ンジスター等を利用したものがあるが、これらは、集積
化が困難で、低電圧の基準電圧を得ることができないも
のであつたり、温度特性に問題があるものであつた。
ンジスター等を利用したものがあるが、これらは、集積
化が困難で、低電圧の基準電圧を得ることができないも
のであつたり、温度特性に問題があるものであつた。
本発明は、同一半導体基板上にスレッショルド電圧の異
なるトランジスターを形成し、このスレッショルド電圧
の差を利用することによつて、製造上のバラツキがなく
、温度特性も極めて良好で集積化可能な基準電圧発生回
路を実現するものである。
なるトランジスターを形成し、このスレッショルド電圧
の差を利用することによつて、製造上のバラツキがなく
、温度特性も極めて良好で集積化可能な基準電圧発生回
路を実現するものである。
以下、本発明についてイオン打込法を用いたＭＯＳトラ
ンジスタの場合を例に取つて説明する。
ンジスタの場合を例に取つて説明する。
第１図は電圧比較回路の例であり、第２図は第１図の回
路に使われているＭＯＳトランジスタ対の構造を表わす
。このＭＯＳトランジスタ対はスレッショルド電圧Ｖｔ
ｈだけ異なり、他の特性は同じであるが、後で詳しく説
明する。第１図において１は電源電池、２はイオン打込
によるチヤンイ・ル・ドープを行つたＭＯＳトランジス
タ、３はイオン打込を行わないＭＯＳトランジスタ、４
〜５はドレイン抵抗、６は共通ソース抵抗であり、２〜
６で差動入力電圧比較回路（コンパレータ）を形成して
いる。Ｔ〜８、９〜１０はそれぞれ電源電圧を分割比η
、、η２で分圧している抵抗である。Ｅ１は電池１の電
圧、Ｅ２は差動出力電圧である。今、ＭＯＳトランジス
タ２と３はスレッショルド電圧Ｖｔｈが△Ｖｔｈだけ異
り、他の諸特性は全く同じであると仮定する。２〜６の
差動入力電圧比較回路の出力状態が反転する時、即ち差
動出力電圧Ｅ２＝Ｏとなる時の条件を求めると、（η１
−η２）Ｅ１＝△Ｖｔｈとなる。
路に使われているＭＯＳトランジスタ対の構造を表わす
。このＭＯＳトランジスタ対はスレッショルド電圧Ｖｔ
ｈだけ異なり、他の特性は同じであるが、後で詳しく説
明する。第１図において１は電源電池、２はイオン打込
によるチヤンイ・ル・ドープを行つたＭＯＳトランジス
タ、３はイオン打込を行わないＭＯＳトランジスタ、４
〜５はドレイン抵抗、６は共通ソース抵抗であり、２〜
６で差動入力電圧比較回路（コンパレータ）を形成して
いる。Ｔ〜８、９〜１０はそれぞれ電源電圧を分割比η
、、η２で分圧している抵抗である。Ｅ１は電池１の電
圧、Ｅ２は差動出力電圧である。今、ＭＯＳトランジス
タ２と３はスレッショルド電圧Ｖｔｈが△Ｖｔｈだけ異
り、他の諸特性は全く同じであると仮定する。２〜６の
差動入力電圧比較回路の出力状態が反転する時、即ち差
動出力電圧Ｅ２＝Ｏとなる時の条件を求めると、（η１
−η２）Ｅ１＝△Ｖｔｈとなる。
Ｅ１は電池電圧であるが、この条件の時は同時に検出電
圧Ｖｄｅｔでもある。従って検出電圧ＶｄｅｔはＶｄｅ
ｔ−△Ｖｔｈ／（η，η２ ）＝△Ｖｔｈ／η２と簡単
な式で表わされる。ここでη２＝η１−η２である。η
１，η２は抵抗７〜８，９〜１０による電源電圧分割比
であるから、抵抗値の相対精度のみ重要であり、従つて
厚膜抵抗、拡散抵抗等でも非常に精度良く決定される。
一方スレツシヨルド電圧の差△Ｖｔｈも後で述べる様に
精度良く制御できる。従つて検出電圧Ｖｄｅｔも精度良
く実現でき、検出電圧の調整も容易になる。検出電圧の
調整を行うには、分割比η１，η２を可変とすればよい
。この際、Ｒ−２Ｒはしご形抵抗回路網等を使つて２進
信号で電源電圧を可変分圧すれば便利である。また、△
Ｖｔｈや動作点を適切に選ぶ事によりＭＯＳトランジス
タ対２，３の増幅率の不一致は検出電圧にあまり影響を
与えない。又、動作電流を減らす事によつても検出電圧
のバラツキは少くなる。ここでは差動入力電圧比較回路
を利用して電池電圧検出を行つているが、この他にもい
ろいろな回路が考えられる。第１図の共通ソース抵抗６
は無くしてもできるし、また、スレツシヨルド電圧の差
△Ｖｔｈを差動増幅回路で取り出し、その電圧を用いて
基準電圧を発生する基準電圧発生回路としてもよい。基
本としてはスレツシヨルド電圧の差△Ｖｔｈを利用する
ことである。次にスレツシヨルド電圧のみ異るＭＯＳト
ランジスタ対２，３について説明する。
圧Ｖｄｅｔでもある。従って検出電圧ＶｄｅｔはＶｄｅ
ｔ−△Ｖｔｈ／（η，η２ ）＝△Ｖｔｈ／η２と簡単
な式で表わされる。ここでη２＝η１−η２である。η
１，η２は抵抗７〜８，９〜１０による電源電圧分割比
であるから、抵抗値の相対精度のみ重要であり、従つて
厚膜抵抗、拡散抵抗等でも非常に精度良く決定される。
一方スレツシヨルド電圧の差△Ｖｔｈも後で述べる様に
精度良く制御できる。従つて検出電圧Ｖｄｅｔも精度良
く実現でき、検出電圧の調整も容易になる。検出電圧の
調整を行うには、分割比η１，η２を可変とすればよい
。この際、Ｒ−２Ｒはしご形抵抗回路網等を使つて２進
信号で電源電圧を可変分圧すれば便利である。また、△
Ｖｔｈや動作点を適切に選ぶ事によりＭＯＳトランジス
タ対２，３の増幅率の不一致は検出電圧にあまり影響を
与えない。又、動作電流を減らす事によつても検出電圧
のバラツキは少くなる。ここでは差動入力電圧比較回路
を利用して電池電圧検出を行つているが、この他にもい
ろいろな回路が考えられる。第１図の共通ソース抵抗６
は無くしてもできるし、また、スレツシヨルド電圧の差
△Ｖｔｈを差動増幅回路で取り出し、その電圧を用いて
基準電圧を発生する基準電圧発生回路としてもよい。基
本としてはスレツシヨルド電圧の差△Ｖｔｈを利用する
ことである。次にスレツシヨルド電圧のみ異るＭＯＳト
ランジスタ対２，３について説明する。
第２図にその構造を示す。２，３はそれぞれ同一半導体
基板に形成されたＭＯＳトランジスタであり、１１，１
゛５はそれぞれＭＯＳトランジスタ２及び３のドレイン
電極、１２，１４はそれぞれＭＯＳトランジスタのゲー
ト電極、１３は共通ソース電極である。
基板に形成されたＭＯＳトランジスタであり、１１，１
゛５はそれぞれＭＯＳトランジスタ２及び３のドレイン
電極、１２，１４はそれぞれＭＯＳトランジスタのゲー
ト電極、１３は共通ソース電極である。
１８はイオン打込によるチヤンネル・ドープを行つたＭ
ＯＳトランジスタ２のチャンネル領域であり、１９はイ
オン打込をしないＭＯＳトランジスタ３のチヤンネル領
域である。
ＯＳトランジスタ２のチャンネル領域であり、１９はイ
オン打込をしないＭＯＳトランジスタ３のチヤンネル領
域である。
この不純物のイオンをチヤンネル領域に打込む事をチヤ
ンネル・ドープと呼び、スレツシヨルド電圧を変化させ
る手段として知られている。このチヤンネル・ドープ法
において打込む不純物イオンの種類とイオン打込量がス
レツシヨルド電圧の変化に与える影響を第３図に示す。
直線２０，２１，２２はそれぞれポロン、アルミニウム
、リンといつた不純物イオンを打込んだ時のスレツシヨ
ルド電圧の変化を表わし、横軸のＡはイオン打込量であ
る。最近のイオン打込技術の急速な発展によりイオン打
込量は±５％以下といつた様に高精度に制御できる様に
なり、従つてスレツシヨルド電圧の差△Ｖｔｈも精度良
く制御できる様になつた。なおスレツシヨルド電圧以外
の諸特性はイオン打込によつてほとんど変化しない。こ
の様にしてスレツシヨルド電圧だけ異なるＭＯＳトラン
ジスタ対をつくる事ができる。次にスレツシヨルド電圧
を精度良く、再現性よく変化させるいろいろな方法につ
いて説明する。
ンネル・ドープと呼び、スレツシヨルド電圧を変化させ
る手段として知られている。このチヤンネル・ドープ法
において打込む不純物イオンの種類とイオン打込量がス
レツシヨルド電圧の変化に与える影響を第３図に示す。
直線２０，２１，２２はそれぞれポロン、アルミニウム
、リンといつた不純物イオンを打込んだ時のスレツシヨ
ルド電圧の変化を表わし、横軸のＡはイオン打込量であ
る。最近のイオン打込技術の急速な発展によりイオン打
込量は±５％以下といつた様に高精度に制御できる様に
なり、従つてスレツシヨルド電圧の差△Ｖｔｈも精度良
く制御できる様になつた。なおスレツシヨルド電圧以外
の諸特性はイオン打込によつてほとんど変化しない。こ
の様にしてスレツシヨルド電圧だけ異なるＭＯＳトラン
ジスタ対をつくる事ができる。次にスレツシヨルド電圧
を精度良く、再現性よく変化させるいろいろな方法につ
いて説明する。
第１の方法は今まで述べてきたイオン打込によるチャン
ネル・ドープを行う方法であり、比較的容易なイオン打
込工程が一工程増えるだけであり、製造が容易である。
第二の方法はＭＯＳトランジスタのチヤンネル領域とな
る基板の不純物濃度を変える方法で原理的には第一の方
法と同じである。しかしゲート絶縁膜を通してイオン打
込を行う事は無く、従つてスレツシヨルド電圧の差△Ｖ
ｔｈは全くゲート絶縁膜厚の影響を受けない。第三の方
法はゲート電極材料を変える方法である。これを数式を
使つて説明する。一般にＭＯＳトランジスタのスレツシ
ヨルド電圧ＶｔｈはＶｔｈ−φＭｓＱＥ／ＣＯｘ＋２φ
Ｆ−Ｋで表わされる。但し、φＭｓはゲート電極金属Ｍ
と基準半導体との仕事函数の差、ＱＢは空乏層中の電荷
、ＣＯｘはゲート絶縁膜の容量、φＦはフェルミポテン
シャル、Ｋはゲート絶縁膜の膜厚、表面処理等によつて
決まる定数である。従つてゲート電極を金属１，Ｍ１と
金属２，Ｍ２で形成したもののスレツシヨルド電圧の差
△Ｖｔｈは△Ｔｈ＝φＭｌＳ−φＭ２Ｓ一φＭ１−φＭ
２となる、ここでφＭｌ，φＭ２は金属に固有の付事を
関数という物理定数であり、従つてスレツシヨルド電圧
の差△Ｖｔｈは極めて精度の高いものが得られる。加え
てＭＯＳトランジスタのチヤンネル領域の不純物濃度、
その他は全く同じＭＯＳトランジスタ対を使つてできる
から、電池電圧検出回路、その他に応用した際にも非常
に精度の高いものが期待できる。なおゲート金属の組合
わせをいろいろ変える事により、さまざまはスレツシヨ
ルド電圧の差△Ｖｔｈを得る事ができる。例えばシリコ
ンゲートＭＯＳトランジスタとアルミゲートＭＯＳトラ
ンジスタの場合はシリコンとアルミの仕事関数Ｑ差とな
り、約１．１Ｖのスレツシヨルド電圧の差△Ｔｈが得ら
れる。又アルミと金の場合には０．９Ｖ位になる。これ
らはいずれも電池電圧検出用として充分なものである。
ネル・ドープを行う方法であり、比較的容易なイオン打
込工程が一工程増えるだけであり、製造が容易である。
第二の方法はＭＯＳトランジスタのチヤンネル領域とな
る基板の不純物濃度を変える方法で原理的には第一の方
法と同じである。しかしゲート絶縁膜を通してイオン打
込を行う事は無く、従つてスレツシヨルド電圧の差△Ｖ
ｔｈは全くゲート絶縁膜厚の影響を受けない。第三の方
法はゲート電極材料を変える方法である。これを数式を
使つて説明する。一般にＭＯＳトランジスタのスレツシ
ヨルド電圧ＶｔｈはＶｔｈ−φＭｓＱＥ／ＣＯｘ＋２φ
Ｆ−Ｋで表わされる。但し、φＭｓはゲート電極金属Ｍ
と基準半導体との仕事函数の差、ＱＢは空乏層中の電荷
、ＣＯｘはゲート絶縁膜の容量、φＦはフェルミポテン
シャル、Ｋはゲート絶縁膜の膜厚、表面処理等によつて
決まる定数である。従つてゲート電極を金属１，Ｍ１と
金属２，Ｍ２で形成したもののスレツシヨルド電圧の差
△Ｖｔｈは△Ｔｈ＝φＭｌＳ−φＭ２Ｓ一φＭ１−φＭ
２となる、ここでφＭｌ，φＭ２は金属に固有の付事を
関数という物理定数であり、従つてスレツシヨルド電圧
の差△Ｖｔｈは極めて精度の高いものが得られる。加え
てＭＯＳトランジスタのチヤンネル領域の不純物濃度、
その他は全く同じＭＯＳトランジスタ対を使つてできる
から、電池電圧検出回路、その他に応用した際にも非常
に精度の高いものが期待できる。なおゲート金属の組合
わせをいろいろ変える事により、さまざまはスレツシヨ
ルド電圧の差△Ｖｔｈを得る事ができる。例えばシリコ
ンゲートＭＯＳトランジスタとアルミゲートＭＯＳトラ
ンジスタの場合はシリコンとアルミの仕事関数Ｑ差とな
り、約１．１Ｖのスレツシヨルド電圧の差△Ｔｈが得ら
れる。又アルミと金の場合には０．９Ｖ位になる。これ
らはいずれも電池電圧検出用として充分なものである。
その他にもゲート絶縁膜厚を変える等いろいろの方法が
考えられるがまだ実現性がうすいので省略する。以上本
発明について電圧比較回路を例に説明を行つて来たが、
同時に簡単な基準電圧発生回路としても利用できる。
考えられるがまだ実現性がうすいので省略する。以上本
発明について電圧比較回路を例に説明を行つて来たが、
同時に簡単な基準電圧発生回路としても利用できる。
第４図において２５，２６はスレツシヨルド電圧のみ異
るＭＯＳトランジスタ対である。抵抗も含め、２５〜３
３は一定増幅率の直流差動増幅器を形成しており、その
差動入力電圧はＯである。３４は増幅率一定の演算増幅
器である。
るＭＯＳトランジスタ対である。抵抗も含め、２５〜３
３は一定増幅率の直流差動増幅器を形成しており、その
差動入力電圧はＯである。３４は増幅率一定の演算増幅
器である。
今、スレツシヨルド電圧の差△Ｖｔｈｌ２５〜３３によ
る直流差動増幅回路、及び３４の演算増幅回路の増幅率
をそれぞれＡｌ，Ａ２とすれば演算増幅器３４の出力電
圧Ｅ２はＥ２＝△Ｖｔｈ×Ａ１×Ａ２で与えられる。従
つて第４図の回路は任意の基準電圧を発生できる基準電
圧回路となる。従つてアナログ・デジタル変換回路、デ
ジタル・アナログ変換回路、その他基準電圧を必要とす
る回路に使用すればたいへん有用である。例えばＭＯＳ
トランジスタのゲート電極の金属を変えてスレツシヨル
ド電圧を変える方法では非常に精度の良い基準電圧が得
られる。しかもシエナ一・ダイオードの逆方向降下電圧
を利用するものに比べ容易に半導体集積回路で精度良く
基準電圧を得る事ができる。以上、本発明による利点を
まとめると １．容易に精度の高い基準電圧が得られる。
る直流差動増幅回路、及び３４の演算増幅回路の増幅率
をそれぞれＡｌ，Ａ２とすれば演算増幅器３４の出力電
圧Ｅ２はＥ２＝△Ｖｔｈ×Ａ１×Ａ２で与えられる。従
つて第４図の回路は任意の基準電圧を発生できる基準電
圧回路となる。従つてアナログ・デジタル変換回路、デ
ジタル・アナログ変換回路、その他基準電圧を必要とす
る回路に使用すればたいへん有用である。例えばＭＯＳ
トランジスタのゲート電極の金属を変えてスレツシヨル
ド電圧を変える方法では非常に精度の良い基準電圧が得
られる。しかもシエナ一・ダイオードの逆方向降下電圧
を利用するものに比べ容易に半導体集積回路で精度良く
基準電圧を得る事ができる。以上、本発明による利点を
まとめると １．容易に精度の高い基準電圧が得られる。
２．電圧比較回路のバラツキが少くなり、調整が簡単に
なる。
なる。
３．生産性に優れている。
即ち特殊な部品は必要とせず、全回路を半導体集積回路
で実現できる。４．スレツシヨルド電圧の経時変化、温
度変化等は差動入力回路方式にする事により相殺されて
しまう。
で実現できる。４．スレツシヨルド電圧の経時変化、温
度変化等は差動入力回路方式にする事により相殺されて
しまう。
以上の様に本発明はスレツシヨルド電圧の差を利用して
基準電圧を得たり電圧比較を行うものであり、その精度
、安全性、生産性、将来への発展性等の点で大へん有益
なものである。
基準電圧を得たり電圧比較を行うものであり、その精度
、安全性、生産性、将来への発展性等の点で大へん有益
なものである。
第１図は本発明によるＭＯＳトランジスタのスレツシヨ
ルド電圧の差を利用した電圧比較回路。 １・・・・・・電源電池、２・・・・・・イオン打込に
よるチヤンネル・ドープを行つたＭＯＳトランジスタ、
３・・・・・・インン打込を行わないＭＯＳトランジス
タ、４〜５・・・・・・ドレイン抵抗ＲＤ、６・・・・
・・共通ソース抵抗、７〜８・・・・・・電源電圧を分
割比η１で分圧する抵抗、９〜１０・・・・・・電源電
圧を分割比η２で分圧する抵抗、Ｅ１・・・・・・電源
電池１の電圧、Ｅ２・・・・・・ＭＯＳトランジスタ２
，３のドレイン間の差動出力電圧。 第２図は第１図の回路のＭＯＳトランジスタ対２〜３の
構造を示す。 １１〜１２・・・・・・それぞれＭＯＳトランジスタ２
のドレイン電極、ゲート電極、１３・・・・・・ＭＯＳ
トランジスタ２〜３の共通ソース電極、１４，１５・・
・・・・それぞれＭＯＳトランジスタ３のゲート電極、
ドレイン電極、１６・・・・・・ゲート絶縁膜、１７・
・・・・・高濃度のＮ型不純物拡散領域、１８・・・・
・・イオン打込によるチヤンネルドープを行つたＭＯＳ
トランジスタ２のチヤンネル領域、１９・・・・・・イ
オン打込を行わないＭＯＳトランジスタ３のチヤンネル
領域。 第３図はイオン打込によるチヤンネルドープにおいて不
純物イオンの種類、及びイオン打込量とスレツシヨルド
電圧変化量の関係を示す図。 ２０，２１，２２・・・・・・それぞれポロン、アルミ
、リンを打込んだ時のスレッシヨルド電圧の変化を示す
直線、Ａ・・・・・・イオン打込量、△Ｔｈ・・・・・
・スレツシヨルド電圧の変化量。 第４図は本発明によるＭＯＳトランジスタのスレツシヨ
ルド電圧の差を利用して基準電圧を得る基準電圧発生回
路。 ２３〜２４・・・・・・電源電圧分割抵抗、２５〜２６
・・・・・・スレッシヨルド電圧のみ異るＭＯＳトラン
ジンタ対、２７〜３０・・・・・・負帰還のための抵抗
、３１〜３２・・・・・・ドレイン抵抗、３３・・・・
・・共通ソース抵抗、３４・・・・・・演算増幅回路、
Ｅ２・・・・・・基準電圧出力。
ルド電圧の差を利用した電圧比較回路。 １・・・・・・電源電池、２・・・・・・イオン打込に
よるチヤンネル・ドープを行つたＭＯＳトランジスタ、
３・・・・・・インン打込を行わないＭＯＳトランジス
タ、４〜５・・・・・・ドレイン抵抗ＲＤ、６・・・・
・・共通ソース抵抗、７〜８・・・・・・電源電圧を分
割比η１で分圧する抵抗、９〜１０・・・・・・電源電
圧を分割比η２で分圧する抵抗、Ｅ１・・・・・・電源
電池１の電圧、Ｅ２・・・・・・ＭＯＳトランジスタ２
，３のドレイン間の差動出力電圧。 第２図は第１図の回路のＭＯＳトランジスタ対２〜３の
構造を示す。 １１〜１２・・・・・・それぞれＭＯＳトランジスタ２
のドレイン電極、ゲート電極、１３・・・・・・ＭＯＳ
トランジスタ２〜３の共通ソース電極、１４，１５・・
・・・・それぞれＭＯＳトランジスタ３のゲート電極、
ドレイン電極、１６・・・・・・ゲート絶縁膜、１７・
・・・・・高濃度のＮ型不純物拡散領域、１８・・・・
・・イオン打込によるチヤンネルドープを行つたＭＯＳ
トランジスタ２のチヤンネル領域、１９・・・・・・イ
オン打込を行わないＭＯＳトランジスタ３のチヤンネル
領域。 第３図はイオン打込によるチヤンネルドープにおいて不
純物イオンの種類、及びイオン打込量とスレツシヨルド
電圧変化量の関係を示す図。 ２０，２１，２２・・・・・・それぞれポロン、アルミ
、リンを打込んだ時のスレッシヨルド電圧の変化を示す
直線、Ａ・・・・・・イオン打込量、△Ｔｈ・・・・・
・スレツシヨルド電圧の変化量。 第４図は本発明によるＭＯＳトランジスタのスレツシヨ
ルド電圧の差を利用して基準電圧を得る基準電圧発生回
路。 ２３〜２４・・・・・・電源電圧分割抵抗、２５〜２６
・・・・・・スレッシヨルド電圧のみ異るＭＯＳトラン
ジンタ対、２７〜３０・・・・・・負帰還のための抵抗
、３１〜３２・・・・・・ドレイン抵抗、３３・・・・
・・共通ソース抵抗、３４・・・・・・演算増幅回路、
Ｅ２・・・・・・基準電圧出力。
Claims (1)
- 【特許請求の範囲】 １ それぞれ仕事関数の異なるゲート電極を用い、スレ
ッショルド電圧が異なる第１及び第２の電界効果トラン
ジスタを同一半導体基板内に有し、前記第１及び第２の
電界効果トランジスタのスレッショルド電圧の差を基準
電圧として発生する基準電圧発生回路であつて、前記第
１の電界効果トランジスタを含む第１の直列回路及び前
記第２の電界効果トランジスタを含む第２の直列回路を
、それぞれ第１及び第２の電源電位間に接続し、前記第
１及び第２の電界効果トランジスタのソース電極が共通
接続されていることを特徴とする集積化基準電圧発生回
路。 ２ それぞれの電界効果トランジスタのチャンネル領域
へ異なる物質又は異なる量の不純物イオンがイオン打ち
込みされてスレッショルド電圧が相互に異なる第１及び
第２の電界効果トランジスタを同一半導体基板内に有し
、前記第１及び第２の電界効果トランジスタのスレッシ
ョルド電圧の差を基準電圧として発生する基準電圧発生
回路であつて、前記第１の電界効果トランジスタを含む
第１の直列回路及び前記第２の電界効果トランジスタを
含む第２の直列回路を、それぞれ第１及び第２の電源電
位間に接続し、前記第１及び第２の電界効果トランジス
タのソース電極が共通接続されていることを特徴とする
集積化基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194089A JPS5920986B2 (ja) | 1981-12-02 | 1981-12-02 | 集積化基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194089A JPS5920986B2 (ja) | 1981-12-02 | 1981-12-02 | 集積化基準電圧発生回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13790974A Division JPS582384B2 (ja) | 1974-12-02 | 1974-12-02 | 電池電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57156567A JPS57156567A (en) | 1982-09-27 |
| JPS5920986B2 true JPS5920986B2 (ja) | 1984-05-16 |
Family
ID=16318763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194089A Expired JPS5920986B2 (ja) | 1981-12-02 | 1981-12-02 | 集積化基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920986B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304813B1 (ko) * | 1992-12-28 | 2001-11-22 | 사와무라 시코 | 부성저항회로와이를사용한슈미트트리거회로 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582384B2 (ja) * | 1974-12-02 | 1983-01-17 | セイコーエプソン株式会社 | 電池電圧検出回路 |
-
1981
- 1981-12-02 JP JP56194089A patent/JPS5920986B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57156567A (en) | 1982-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592854B2 (en) | Temperature sensing circuit | |
| US5859560A (en) | Temperature compensated bias generator | |
| US4417263A (en) | Semiconductor device | |
| JPH0738543B2 (ja) | 可変オフセットを有する差動集積回路 | |
| KR20070028261A (ko) | 기준 전압 발생 회로, 반도체 집적 회로 및 반도체 집적회로 장치 | |
| JPH05289760A (ja) | 基準電圧発生回路 | |
| US8680839B2 (en) | Offset calibration technique to improve performance of band-gap voltage reference | |
| JP2001502435A (ja) | 温度検出回路 | |
| JPH0210269A (ja) | 電流測定回路 | |
| US20180143659A1 (en) | Reference voltages | |
| GB2105072A (en) | A reference voltage generator | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| GB2093303A (en) | Voltage sensing circuit | |
| KR920001717B1 (ko) | 전압검지회로 | |
| JPS5920986B2 (ja) | 集積化基準電圧発生回路 | |
| JPH09130164A (ja) | Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ | |
| JP2679450B2 (ja) | 半導体装置 | |
| JPS582384B2 (ja) | 電池電圧検出回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| GB2100540A (en) | Reference voltage generators | |
| JPH03139873A (ja) | 温度検出回路 | |
| JPH0121647B2 (ja) | ||
| RU181942U1 (ru) | Источник тока, стабилизированный в широком диапазоне напряжения питания | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JP4249945B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 |