DE60315631T2

DE60315631T2 - Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang

Info

Publication number: DE60315631T2
Application number: DE60315631T
Authority: DE
Inventors: Eric B. San Jose BLECKER; Sumant San Jose RANGANATHAN
Original assignee: Broadcom Corp
Current assignee: Qualcomm Inc
Priority date: 2002-03-01
Filing date: 2003-02-27
Publication date: 2008-05-08
Anticipated expiration: 2023-02-28
Also published as: US20030222715A1; CN100472957C; EP1500189A4; WO2003075454A2; EP1500189A2; DE60315631D1; CN1650515A; WO2003075454A3; US7142056B2; US20040196100A1; US6756847B2; EP1500189B1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Operationsverstärker und spezifischer Operationsverstärker mit vergrößertem Gleichtakt-Eingangsbereich.
Relevanter Stand der Technik
Standard-NTSC-Farbvideosysteme sind seit 1970 alltäglich und werden auch heute noch weithin verwendet. Das Basisband-NTSC-Videosignal ist ein analoges Signal mit einer Amplitude von ungefähr 1,3 Volt von Spitze zu Spitze (V_pp) und ist seit den Anfängen der Technologie weitgehend unverändert geblieben. Frühe Videosysteme hatten relativ große Versorgungsspannungen, bei denen die Differenz zwischen der positiven und negativen Versorgungsspannung häufig 30 Volt betrug. Die Verarbeitung eines 1,3V_pp-Signals unter Verwendung analoger Schaltungen mit 30 V quer über die Versorgungsspannungen bedeutet, dass Probleme hinsichtlich des Sicherheitsabstands (headroom) selten auftraten. Probleme hinsichtlich des Sicherheitsabstands treten auf, wenn die Eingangsspannung den Energieversorgungsspannungen der Schaltungen zu nahe kommt, so dass die Schaltungen nicht richtig arbeiten können. Bei einer gegebenen spezifischen Versorgungsspannung wird ein Gleichtakt-Eingangsbereich (CMIR – Common-Mode Input Range) als der Eingangsspannungsbereich definiert, über den die Schaltung ordnungsgemäß arbeiten kann.
Es ist erwünscht, viele Schaltungen, sowohl analoge als auch digitale, unter Verwendung von CMOS-Technologien mit sehr kleinen Geometrien auf einer einzelnen IC zu integrieren. Wenn die Transistorgrößen kleiner werden, können mehr Schaltungen unter Verwendung desselben Betrags an Siliziumfläche integriert werden. Wenn sich jedoch die Transistorgröße verkleinert, verringert sich auch die maximale Spannung, über die die Einrichtungen sicher arbeiten können. Wenn sich die Versorgungsspannung der Signalamplitude annähert, steigen die Herausforderungen bei der Schaltungskonstruktion dramatisch. Der erforderliche CMIR kann einen Großteil der verfügbaren Versorgungsspannung umfassen. Eine Abschwächung des NTSC-Signals ist für gewöhnlich unerwünscht, da das NTSC-Signal asynchron ist und eine solche Abschwächung zu ernsthaften Rauschproblemen führt.
Viele Operationsverstärker verwenden Rail-to-Rail-Schaltungstechniken, was es dem CMIR ermöglicht, die gesamte Versorgungsspannung zu umfassen. Diese Topologien verwenden häufig zwei Eingangsstufen, jeweils eine für einen Betrieb nahe jeder Versorgungsspannung. Eine Stufe verwendet ein PMOS-Differenzpaar und die andere ein NMOS-Differenzpaar. Da die Gegenwirkleitwerte dieser zwei Eingangspaare nicht aneinander angepasst sind und einander über Verfahrensabweichungen nicht nachlaufen, wird die Linearität des gesamten Verstärkers herabgesetzt und eine hohe Leistung ist schwer zu erreichen.
Eine weitere Operationsverstärkertopologie, die aufgrund ihres hohen CMIR häufig gewählt wird, ist die Folded-Cascode-Topologie (Gefaltete Kaskodentopologie) (siehe "Analysis and Design of Analog Integrated Circuits", Gray, Hurst, Lewis & Meyer, John Wiley and Sons, 4. Ausgabe 2001, Seiten 446–450). Definiert man die MOS-Schwellenspannung als V_t und die Übersteuerungsspannung V_GT = V_GS·V_t, wie in 6.28 von Gray et al., ist die maximale Gleichtakt-Eingangsspannung V_CMI(max) = V_DD – V_t5 – V_GTS – V_GT1 (ausgehend von den angepassten Transistorpaaren M1–M2, M11–M12, M1A–M2A in 6.28 von Grey et al., wobei sich der numerische Index auf die Transistornummer bezieht). Ferner wird davon ausgegangen, dass die V_t's und V_GT's positiv sind, unabhängig davon, ob der Transistor NMOS oder PMOS ist. Spannungen, die größer als V_CMI(max) sind, bewirken, dass M5 seine Sättigung verliert und sein Strom abfällt. Die Folded-Cascode-Schaltung ermöglicht es V_CMI häufig, die negative Versorgungsspannung, bei Schaltungen mit niedriger Versorgungsspannung für gewöhnlich Masse, problemlos zu erreichen. Bei Pufferkonfigurationen mit Verstärkungsfaktor 1 (unity gain buffer configurations) jedoch, bei denen der invertierende Operationsverstärkereingang mit dem Ausgang verbunden ist, ist es der Ausgang, der die Spannungsschwankungen begrenzt.
Obgleich die Linearität des Folded-Cascode-Operationsverstärkers besser als bei den typischen Rail-to-Rail-Ausführungen ist, hat er infolge der finiten Ausgangsimpedanz von M5 in 6.28 von Gray et al. dennoch Linearitätsprobleme. Wenn sich die Gleichtakt-Eingangsspannung V_CMI ändert, ändert sich auch der Schweifstrom I_DS, wodurch sich wiederum die Verstärkung der Stufe ändert. Die Stufenverstärkung variiert als Funktion des Eingangsstufengegenwirkleitwerts g_m mal dem Ausgangswiderstand R₀. Die Verstärkung nimmt ab, wenn der Schweifstrom zunimmt. Zur Überwindung dieses Problems könnte die Schweifstromquelle kaskodiert werden, dies würde jedoch V_CMI(max) um ein weiteres V_GT-Glied reduzieren.
Das Dokument US 4,048,575 offenbart einen Operationsverstärker, der einen ersten und einen zweiten Differenzverstärker, eine Lasteinrichtung und eine Ausgangsstufe umfasst.
Ein Ziel der vorliegenden Erfindung besteht darin, einen Operationsverstärker bereitzustellen, der dazu in der Lage ist, auch im Falle einer Schwankung des differentiellen Eingangssignals eine hohe Bandbreite und Linearität vorzusehen.
Dieses Ziel wird durch einen Operationsverstärker erreicht, der im unabhängigen Vorrichtungsanspruch 1 angegeben ist.
Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen definiert.
Demgemäß ist die vorliegende Erfindung auf einen Operationsverstärker mit vergrößertem Gleichtakt-Eingangsbereich gerichtet, der einen oder mehrere der Nachteile des relevanten Standes der Technik im Wesentlichen beseitigt.
Es wird ein Operationsverstärker mit einer ersten Stufe bereitgestellt, die ein erstes Differenztransistorpaar, das ein differentielles Eingangssignal an seinen Gate-Anschlüssen empfängt, einen ersten Schweifstromquellentransistor, der mit den Source-Anschlüssen des ersten Differenztransistorpaars verbunden ist, und ein Lasttransistorpaar umfasst, das mit den Drain-Anschlüssen des ersten Differenztransistorpaars in Reihe geschaltet ist. Eine Eingangsstufe umfasst ein zweites Differenztransistorpaar, dessen Gate-Anschlüsse mit den jeweiligen Drain-Anschlüssen des ersten Differenztransistorpaars verbunden sind, und einen zweiten Schweifstromquellentransistor, der mit den Source-Anschlüssen des zweiten Differenztransistorpaars verbunden ist. Eine Ausgangsstufe gibt ein Signal aus, das dem differentiellen Eingangssignal entspricht.
Gemäß einem anderen Aspekt wird ein Operationsverstärker bereitgestellt, der eine erste Stufe umfasst, die ein differentielles Eingangssignal eingibt. Eine Eingangsstufe umfasst ein zweites Differenztransistorpaar, das mit der ersten Stufe verbunden ist, und einen Schweifstromquellentransistor, der mit den Source-Anschlüssen des Differenztransistorpaars verbunden ist. Eine Ausgangsstufe gibt ein Signal aus, das dem differentiellen Eingangssignal entspricht. Die erste Stufe erweitert den Gleichtakt-Eingangsbereich der Eingangsstufe.
Weitere Merkmale und Vorteile der Erfindung sind in der folgenden Beschreibung dargelegt und gehen zum Teil aus der Beschreibung hervor oder können durch Umsetzung der Erfindung in die Praxis in Erfahrung gebracht werden. Die Vorteile der Erfindung werden durch den Aufbau realisiert und erzielt, der in der Beschreibung und den Ansprüchen sowie in den zugehörigen Zeichnungen besonders hervorgehoben ist.
Es versteht sich, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende genaue Beschreibung als beispielhaft und erläuternd anzusehen sind und dazu dienen, die beanspruchte Erfindung näher zu erläutern.
KURZBESCHREIBUNG DER ZEICHNUNGEN/FIGUREN
Die begleitenden Zeichnungen, die enthalten sind, um für ein besseres Verständnis der Erfindung zu sorgen, und die in die Beschreibung einbezogen sind und einen Teil derselben darstellen, zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erläutern. Es zeigt:
1 einen Drei-Stufen-Operationsverstärker gemäß einer Ausführungsform der vorliegenden Erfindung,
2 eine Operationsverstärker-Eingangsstufe, die durch eine quetschbare Schweifstromquelle vormagnetisiert wird, gemäß einer Ausführungsform der vorliegenden Erfindung,
3 eine schematische Darstellung höheren Niveaus des Operationsverstärkers gemäß den 1 und 2 mit geschlossenem Regelkreis, und
4 eine graphische Darstellung, die eine Verbesserung des Gleichtakt-Eingangsbereichs unter Verwendung der vorliegenden Erfindung darstellt.
GENAUE BESCHREIBUNG DER ERFINDUNG
Es wird nun im Detail auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen, wobei Beispiele derselben in den begleitenden Zeichnungen dargestellt sind.
1 zeigt einen Drei-Stufen-Verstärker gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 1 gezeigt, umfasst der Verstärker einen herkömmlichen 2-Stufen-Verstärker 102 und eine zusätzliche Stufe 101 (eine "g_m-g_m-Stufe"). Diese Stufen werden bei Bezugnahme auf 1 als herkömmlicher Verstärker 102 und als "erste Stufe" 101 bezeichnet.
Der Verstärker 102 ist im Stand der Technik wohlbekannt und umfasst zwei Differenzpaartransistoren M4, M5, ein NMOS-Transistorpaar M8 und M9, einen Schweifstromtransistor M13 und eine Ausgangsstufe M12, M11 und M10, die ein Signal V_OUT ausgibt. Die Transistoren M4, M5, M13, M12, M11 und M10 sind PMOS-Transistoren und die Transistoren M8 und M9 NMOS-Transistoren. Die Source-Anschlüsse der Transistoren M8 und M9 sind an Masse angeschlossen. Der Drain-Anschluss des Transistors M9 ist mit dem Gate-Anschluss des Transistors M10 und über den Kondensator C0 (2,4 pF) und den Widerstand R1 (140 Ω) mit dem Ausgang V_OUT verbunden. Die Transistoren M4, M5, M8 und M9 stellen gemeinsam ein Beispiel einer Eingangsstufe 102A und die Transistoren M10, M11 und M12 ein Beispiel einer Ausgangsstufe 1028 dar. Mit anderen Worten, der Verstärker 102 ist ein herkömmlicher 2-Stufen-Operationsverstärker.
Bei einer Ausführungsform betragen die Vorspannungen V_B2, V_B3, V_B3C, typischerweise ungefähr 1,2–1,4 V. Die Versorgungsspannung V_DD beträgt typischerweise 2,5 V, wobei jedoch Variationen von 10–15 % häufig vorkommen, daher muss eine Schaltung mit einer Nennspannung von 2,5 V auch bei 2,2 V arbeiten.
Die Verstärkung von herkömmlichen Verstärkerstufen variiert mit der Ausgangsspannung, was häufig zu Verzerrungen und Nicht-Linearität führt. Bei praxisnahen Videoanwendungen ist es erwünscht, eine Linearität mindestens 10 Bit zu haben, d.h. die Schaltung sollte bis zu einem von 2¹⁰ linear sein, was einer Linearität von ungefähr 60 dB (1 Bit = 6 dB) entspricht. Noch erwünschter ist es, eine Linearität von mindestens 70 dB zu haben, was 11–12 Bits entspricht. Es ist außerdem erwünscht, eine Schaltung unter Verwendung einer einfachen CMOS-Technologie auszuführen und über eine Schaltung mit niedriger Energie, geringer Fläche, geringem Rauschen, hoher Linearität und hohen Schwankungen zu verfügen. Die Differenzpaartransistoren M4 und M5 können dies alleine nicht erreichen.
Durch Hinzufügen einer Eingangsstufe mit niedriger Verstärkung und hoher Bandbreite zu dem Verstärker 102 geht ein Teil seiner Regelkreisbandbreite verloren.
Dadurch werden jedoch viele Aspekte des Operationsverstärkers vereinfacht und verbessert.
Wie ferner in 1 gezeigt, umfasst die erste Stufe 101 ein Eingangs-Differenztransistorpaar M0 und M1, dessen Drain-Anschlüsse mit den Lasttransistoren M2 bzw. M3 verbunden sind. Die Drain-Anschlüsse der Transistoren M2 und M3 wie auch ihre Gate-Anschlüsse sind an Masse angeschlossen. Die Substrate der Transistoren M2 und M3 sind mit ihren Source-Anschlüssen verbunden.
Der Drain-Anschluss des Schweifstromtransistors M14 ist mit den Source-Anschlüssen der Transistoren M0 und M1 (am Knoten tail (Schweif) 1) und sein Source-Anschluss mit der Versorgungsspannung V_DD verbunden. Der Transistor M14 hat eine Gate-Spannung von V_B1 (eine Gleichstromvorspannung), der Gate-Anschluss des Transistors M0 wird durch V_IP und der Gate-Anschluss des Transistors M1 durch V_IN getrieben. Bei einem Betrieb mit geschlossenem Regelkreis (siehe 3) wären V_IN und V_OUT miteinander verbunden (nicht in 1 gezeigt). V_IN und V_IP entsprechen den "–" und "+" Eingängen eines Operationsverstärkers (siehe 3).
Die Drain-Anschlüsse von M0 und M1 sind ebenfalls mit den Gate-Anschlüssen von M4 bzw. M5 verbunden.
Da die Verstärkung der ersten Stufe 101 das Verhältnis der Gegenwirkleitwerte der Transistoren M0 und M2 ist, g_M0/g_M2, bleibt diese Verstärkung über Schwankungen der Verfahrenstemperatur und angelegten Spannung konstant, da alle Transistoren PMOS-Einrichtungen sind. Die erste Stufe 101 absorbiert alle Schwankungen von V_CMI, wodurch die Konstruktion des Verstärkers 102 vereinfacht wird und er im Hinblick auf hohe Verstärkung und geringes Rauschen optimiert werden kann. Bei typischen Anwendungen beträgt die Verstärkung des Operationsverstärkers gemäß 1 bei geschlossenem Regelkreis ungefähr 1, d.h. die erste Stufe 101 wirkt als Pufferstufe. Wenn die Verstärkung der ersten Stufe 101 bei offenem Regelkreis 1,7 beträgt, wird das Rauschen am Eingang um 1,7² reduziert, d.h. vorgeschlagene zusätzliche Stufe führt zu einem Rauschvorteil.
Die durchschnittliche Spannung an den Knoten ggn und ggp verändert sich nicht, d.h. sie ist trotz der Schwankungen der Eingangsspannungen V_IN und V_IP konstant. Die erste Stufe 101 sperrt die Gleichtaktspannung der an V_IP und V_IN angelegten Signale. Somit werden durch die erste Stufe 101 breite Eingangsschwankungen absorbiert. Wenn die Eingangsspannungen an den Gate-Anschlüssen von M0 und M1 in Richtung der negativen Versorgungsspannung schwanken, ist die in den Verstärker 102 eingebrachte Gleichtakt-Eingangsspannung dennoch konstant, da Schwankungen der Gleichtakt-Eingangsspannung durch die erste Stufe 101 absorbiert werden.
Es wird darauf hingewiesen, dass der Schweifstromquellentransistor M14 durch eine Idealstromquelle ersetzt werden kann.
Die Transistoren M14, M0, M1, M2 und M3 sind in der in 1 gezeigten Schaltung PMOS-Transistoren. Wenn die Polarität aller Transistoren umgekehrt wird (d.h. wenn alle NMOS-Transistoren in 1 durch PMOS-Transistoren und alle PMOS-Transistoren durch NMOS-Transistoren ersetzt würden), würde die Schaltung auf dieselbe Art und Weise arbeiten. Es ist jedoch wichtig, dass M0 und M1 sowie M2 und M3 dieselbe Polarität haben (d.h. NMOS oder PMOS). Wenn die Herstellungsverfahrensparameter so gesteuert würden, dass die Schwellenspannung, der Gegenwirkleitwert und der Körpereffekt (d.h. die Körper-Quellenspannung oder Substrat-Quellenspannung) über den Betriebstemperaturbereich perfekt aneinander angepasst wären (mit anderen Worten, wenn die Kleinsignalmodellparameter der Transistoren M0–M3 im Wesentlichen identisch wären), müssen das Differenztransistorpaar M0 und M1 und das Lasttransistorpaar M2 und M3 nicht dieselbe Polarität haben. Sofern die Kleinsignalmodellparameter der vier Transistoren M0–M3 jedoch nicht perfekt aneinander angepasst sind, müssen die Transistoren M0–M3 dieselbe Polarität aufweisen (alle PMOS oder alle NMOS).
Wie in 1 gezeigt, ist V_CMI(max) der Schaltung ähnlich wie bei der Folded-Cascode-Topologie, obgleich keine kaskodierte Schweifstromquelle nötig ist, damit die verbesserte Linearität zu einer niedrigeren Energie führt. Hierbei gilt V_CMI(min) = V_t2 + V_GT2 – V_t0 (wobei sich der numerische Index auf die Transistornummer bezieht), welche, ausgehend davon, dass die V_t's gleich sind, sich auf V_GT2 reduziert. Der Körpereffekt von MOS-Transistoren erhöht jedoch V_t, wenn die Bulk-Source-Spannung (V_BS) steigt. Dies wird bei dieser Topologie in vorteilhafter Weise angewandt. Ein Verbinden des Bulk-(Substrat-)Anschlusses mit dem Quellen-Anschluss der Lasttransistoren M2, M3 bedeutet, dass V = 0, wobei V_t bei den Lasttransistoren M2, M3 nicht ansteigt. Ein Belassen der Verbindung zwischen dem Substrat des Eingangs-Differenztransistorspaars M0, M1 und der positiven Versorgungsspannung V_DD bedeutet, dass, wenn V_CMI abnimmt, V_t0 zunimmt und V_CMI(min) reduziert wird, wodurch der effektive CMIR vergrößert wird.
Infolge der Substrat-/Source-Verbindungen der Lasttransistoren M2 und M3 erhält die Verstärkerschaltung zusätzliche Schwankungen von weiteren 100 Millivolt.
2 stellt eine Modifikation des Verstärkers gemäß 1 dar, der eine zusätzliche Stromquelle 103 umfasst (der Verstärker 102 ist aus Klarheitsgründen nicht gezeigt). Wenn V_IP und V_IN in Richtung der V_DD-Versorgungsschiene (Rail) schwanken, verlässt der Transistor M14 den Sättigungsbereich und sein Strom fällt ab. Dies führt zu einer Reduzierung der Bandbreite und einer Verstärkung zweiter Ordnung der ersten Eingangsstufe 102, was beides Nicht-Linearität verursacht. Demgemäß ist es erwünscht, dass der Transistor M14 in einen Linearmodus übergeht, wobei er jedoch dennoch denselben in das Differenztransistorpaar M0, M1 einzubringenden Drain-Strom bereitstellt. Mit anderen Worten, es ist erwünscht, die Drain-Source-Spannung des Transistors M14 zu "quetschen", d.h. ihn außerhalb seines Sättigungsbereichs arbeiten und dennoch denselben Strom wie zuvor bereitstellen zu lassen.
Wie in 2 gezeigt, umfasst die Stromquelle 103 die PMOS-Transistoren M15, M16, M17A, M17B, M18 und M57. Die Gate-Anschlüsse der Transistoren M17A und M17B werden durch V_IN bzw. V_IP getrieben. Der Source-Anschluss des Transistors M15 ist mit der Versorgungsspannung V_DD verbunden, der Gate-Anschluss des Transistors M15 wird durch V_B2 getrieben und der Drain-Anschluss des Transistors M15 ist mit den Gate-Anschlüssen der Transistoren M16 und M14 verbunden. Der Drain-Anschluss des Transistors M15 ist außerdem mit dem Source-Anschluss des Transistors M18 verbunden. Der Drain-Anschluss des Transistors M18 ist an Masse angeschlossen. Die Transistoren M17A und M17B bilden ein Differenzpaar und treiben den NMOS-Transistor M19, wobei deren Schweifstromquelle der Transistor M16 ist (am Knoten tail (Schweif) 1b). Die Drain-Anschlüsse der Transistoren M17A, M17B sind außerdem mit dem Gate-Anschluss des Transistors M18 verbunden. Der Gate-Anschluss des Transistors M57 ist mit V_B1 verbunden und der Gate-Anschluss des Transistors M15 wird durch V_B2 getrieben.
Die Transistoren M16 und M14 bilden einen Stromspiegel, so dass jedweder Strom, der in M16 fließt, auch in M14 fließt. Wenn sich die Drain-Source-Spannung V_DS des Transistors M14 erheblich von der V_DS des Transistors M16 unterscheidet und/oder kleiner als V_GT ist, dann ist der Strom in den zwei Transistoren nicht länger gut angepasst. Daher werden die zwei Transistoren M17A und M17B dazu verwendet, die Situation zu verbessern. Wenn sich die Eingangsspannungen V_IN, V_IP der Versorgungsspannung V_DD nähern und die V_DS des Transistors M14 abnimmt, nimmt auch die V_DS des Transistors M16 ab. Wenn die Eingangsspannungen V_IN, V_IP zunehmen und beginnen, sich V_DD zu nähern, bleibt der Strom in den Transistoren M16 und M14 bei höheren Eingangsspannungen gleich, im Vergleich zu der Situation ohne Stromquelle 103.
Der Transistor M15 führt dem Transistor M18 einen Ruhestrom zu und kann durch eine Idealstromquelle oder einen Widerstand ersetzt werden, vorausgesetzt dass etwas Strom fließt.
Es wird darauf hingewiesen, dass der Transistor M14, um sich in einem Sättigungsbereich zu befinden, über dem Drain-/Source-Bereich mindestens V_GT haben muss (eigentlich etwas mehr als V_GT). Bei der Schaltung gemäß 2 kann der Transistor M14 dennoch als Stromquelle arbeiten, seine Drain-Source-Spannung V_DS ist jedoch niedriger als V_GT. Dies tritt ein, da der Eingangstransistor M16 der Stromquelle 103 dieselbe V_DS wie M14 hat. Die Source-Spannungen von M17A und M17B ahmen die Source-Spannungen der Eingangseinrichtungen nach und stimmen somit mit V_DS14 und V_DS16 überein. Wenn sowohl V_DS als auch V_GS dieser Einrichtungen miteinander übereinstimmen, sind die Drain-Ströme ebenfalls gleich.
Wenn der Transistor M14 in 1 lediglich eine einfache Schweifstromquelle wäre, dann wäre V_CMI(max) ähnlich wie bei der Folded-Cascode-Topologie. Wie in 2 gezeigt, bilden die Transistoren M14, M16 und M18 einen gepufferten einfachen Stromspiegel, wobei der Transistor M15 dem Transistor M18 die Vorspannung zuführt. Was den Stromquellentransistor M16 quetschbar macht, sind die zwei Transistoren M17A, M17B, deren Gate-Anschlüsse jeweils mit jedem Eingang der ersten Stufe 101 verbunden sind. Wenn V_CMI zunimmt und das Eingangs-Differenzpaar M0, M1 beginnt, M14 zu quetschen und ihn in den linearen Betriebsbereich zu drängen, quetschen die Transistoren M17A, M17B gleichzeitig den Transistor M16 und machen dasselbe mit ihm. Da sich der aus dem Transistor M19 fließende Strom nicht verändert, können sich auch die Drain-Ströme der Transistoren M16, M17A und M17B nicht verändern, so dass sich die Gate-Spannung des Transistors M16, die mit V_B1 bezeichnet ist, auf den geeigneten Wert für den gewünschten Drain-Strom im linearen Bereich einstellt. Da V_B1 auch den Gate-Anschluss des Transistors M14 treibt, bleibt der Drain-Strom des Transistors M14 weitgehend unbeeinträchtigt, wenn der Transistor M14 den Sättigungsbereich verlässt, anders als bei der einfachen Stromquelle in der Folded-Cascode-Topologie. Ohne quetschbare Schweifstromquelle gilt V_CMI(max) = V_DD – V_t0 – V_GT0 – V_GT14. Mit der quetschbaren Schweifstromquelle, wird das V_GT14-Glied entfernt und V_CMI(max) nimmt zu.
Es wird darauf hingewiesen, dass die Stromquelle 103 anstatt mit dem Gate-Anschluss des Transistors M14 der ersten Stufe 101 auch mit dem Gate-Anschluss von M13 des Verstärkers 102 verbunden werden kann. Auch ohne erste Stufe 101 ist die Hinzufügung der Stromquelle 103 zum "Quetschen" des Transistors M13 vorteilhaft. (Es wird darauf hingewiesen, dass die 1 und 2 auch die Längen- und Breitenabmessungen der verschiedenen Transistoren einer beispielhaften Ausführung der vorliegenden Erfindung zeigen).
4 zeigt die Vorteile der vorliegenden Erfindung in graphischer Form, in dem sie die normierte ungünstigste Eingangsstufenverstärkung über allen ungünstigsten Verfahrens- und Temperatureckpunkten darstellt (bei V_DD = 2,5 V).
Es gibt keine allgemein anerkannte Definition für den Gleichtakt-Eingangsbereich (CMIR) eines Operationsverstärkers, bei dem eine hohe Linearität erzielt wird. Was normalerweise angegeben wird, sind die minimalen und maximalen Gleichspannungen, die der Verstärker erreichen kann. Signale können jedoch deutlich vor dem Erreichen dieser Spannungen verzerrt werden. Wenn die Verstärkung einer Verstärkerstufe bei der interessierenden Signalfrequenz konstant bleibt, trägt diese Stufe über einen gewissen CMIR nicht zur Gesamtverzerrung des Verstärkers bei, sofern die Signalamplitude innerhalb des CMIR bleibt. 4 zeigt die ungünstigste normierte Eingangsstufenverstärkung, wenn die Gleichtakt-Eingangsspannung V_CMI von 0 zu 2 V abgelenkt wird. Die normierte Verstärkung (d.h. die Verstärkung bei V_CMI = 1 V bei jeder Kurve) wurde von den Daten subtrahiert, so dass alle Kurven einen gemeinsamen Punkt kreuzen, wobei die Verstärkungsänderungen als Funktion von V_CMI verglichen werden konnten. "Ungünstigst" bedeutet hier, dass alle Kombinationen (insgesamt 16) von NMOS-(high und low)Transistoren und PMOS-(high und low) Transistoren, der Ruhestrom (± 20%) und die Betriebstemperatur (0°C und 125°C) simuliert wurden, wobei die in 4 gezeigten Kurven solche sind, deren Verstärkung sich sehr schnell um 1dB von der Verstärkung V_CMI = 1 V, sowohl bei zunehmendem als auch bei abnehmendem V_CMI, veränderte. Jede Verstärkung wurde in einer Wechselstrom-Kleinsignalsimulation bestimmt und bei der maximalen NTSC-Signalfrequenz von 6 MHz gemessen.
Die vier Kurven stellen vier unterschiedliche Verstärkerschaltungen dar:

(1) Keine g_m-g_m-Stufe 101, der Verstärker 102 besteht aus dem PMOS-Differenztransistorpaar M4–M5, den NMOS-Transistoren M8–M9 und der Stromquelle M13 (mit anderen Worten, nur der herkömmliche Verstärker 102 ist vorhanden).
(2) Eingangsstufen-PMOS-g_m-g_m Stufe 101 mit dem Differenztransistorpaar M1–M2, den Dioden M3–M4, wobei eine konstante Schweifstromquelle M14 hinzugefügt wurde. In diesem Fall ist der Gate-Anschluss von M14 mit einer konstanten Spannungsreferenz verbunden und die Körperanschlüsse der Diode sind mit der positiven Versorgungsspannung verbunden.
(3) Die quetschbare Stromquelle 103, einschließlich der Transistoren M15–M19, M57, ist der Schaltung hinzugefügt, im Vergleich zu der der Graphik von (2) entsprechenden Schaltung.
(4) Die Körper (Substrate) der Dioden M3–M4 sind mit deren jeweiligen Source-Anschlüssen verbunden, im Vergleich zu der der Graphik von (3) entsprechenden Schaltung.

Bei jeder nachfolgenden Schaltungsänderung nimmt der CMIR, über den die Verstärkung relativ konstant bleibt, zu. Dies vergrößert den Bereich von V_CMI, den ein Signal mit geringer Verzerrung passieren kann.
Somit stellt die vorliegende Erfindung einen Operationsverstärker mit einer ersten Stufe bereit, die ein differentielles Eingangssignal eingibt und Gleichtaktschwankungen im differentiellen Eingangssignal absorbiert und die ein erstes Differenzsignal ausgibt. Die Eingangsstufe umfasst ein Differenztransistorpaar, das das erste Differenzsignal von der ersten Stufe empfängt. Eine Ausgangsstufe ist mit der Eingangsstufe verbunden und gibt ein verstärktes Signal aus, das dem ersten Differenzsignal entspricht.
Die nachfolgende Liste zeigt beispielhafte Abmessungen einer Ausführungsform der vorliegenden Erfindung:
M0-Charakteristika: b (Breite) = 10 μm, l (Länge) = 0,24 um, m (Multiplizität) = 12
M1-Charakteristika: b = 10 μm, l = 0,24 μm, m = 48
M2-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M3-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M4-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M5-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M8-Charakteristika: b = 10 μm, l = 0,4 μm, m = 32
M9-Charakteristika: b = 10 μm, l = 0,4 μm, m = 32
M10-Charakteristika: b = 10 μm, l = 0,24 μm, m = 16
M11-Charakteristika: b = 10 μm, l = 0,24 μm, m = 80
M12-Charakteristika: b = 10 μm, l = 0,48 μm, m = 80
M13-Charakteristika: b = 10 μm, l = 0,5 μm, m = 60
M14-Charakteristika: b = 10 μm, l = 0,24 μm, m = 64
M15-Charakteristika: b = 10 μm, l = 0,6 μm, m = 10
M16-Charakteristika: b = 10 μm, l = 0,24 μm, m = 15
M17A-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M17B-Charakteristika: b = 10 μm, l = 0,24 μm, m = 12
M18-Charakteristika: b = 10 μm, l = 0,24 μm, m = 20
M19-Charakteristika: b = 10 μm, l = 1 μm, m = 16
M57-Charakteristika: b = 10 μm, l = 2 μm, m = 33
Fachleute auf dem Gebiet werden erkennen, dass verschiedene Abwandlungen an Form und Detail durchgeführt werden können, ohne vom Schutzumfang der Erfindung abzuweichen, der in den zugehörigen Ansprüchen definiert ist. Somit sollen die Breite und der Schutzumfang der vorliegenden Erfindung nicht durch die vorstehend beschriebenen beispielhaften Ausführungsformen eingeschränkt werden, sondern vielmehr nur gemäß den folgenden Ansprüchen und ihren Entsprechungen definiert werden.

Claims

Operationsverstärker mit: – einer ersten Stufe (101), die umfasst: – ein erstes Differenztransistorpaar (M0, M1), das ein differentielles Eingangssignal (V_IP, V_IN) an seinen Gate-Anschlüssen empfängt, – einen ersten Schweifstromquellentransistor (M14), der mit den Source-Anschlüssen des ersten Differenztransistorpaars (M0, M1) verbunden ist, und – ein Lasttransistorpaar (M2, M3), das mit den Drain-Anschlüssen des ersten Differenztransistorpaars (M0, M1) in Reihe geschaltet ist, – einer zweiten Stufe (102A), die umfasst: – ein zweites Differenztransistorpaar (M4, M5), dessen Gate-Anschlüsse mit den jeweiligen Drain-Anschlüssen des ersten Differenztransistorpaars (M0, M1) an seinen Gate-Anschlüssen verbunden ist, und – einen zweiten Schweifstromquellentransistor (M13), der mit den Source-Anschlüssen des zweiten Differenztransistorpaars (M4, M4) verbunden ist, – einer Ausgangsstufe (1026), die ein Signal (V_OUT) ausgibt, das dem differentiellen Eingangssignal (V_IP, V_IN) entspricht, und – einer Stromquelle (103), die mit einem Gate-Anschluss des ersten Schweifstromquellentransistors (M14) verbunden ist, wobei die Stromquelle (103) ein drittes Differenztransistorpaar (M17A, M17B) umfasst, dessen Gate-Anschlüsse durch das differentielle Eingangssignal (V_IP, V_IN) angesteuert werden, – wobei die Substrate des Lasttransistorpaars (M2, M3) mit dessen jeweiligen Source-Anschlüssen verbunden sind, und – wobei die erste Stufe (101) einen Gleichtakteingangsbereich des Operationsverstärkers erweitert.
Operationsverstärker nach Anspruch 1, wobei die Transistoren des ersten Differenzpaars (M0, M1) dieselbe Polarität aufweisen.
Operationsverstärker nach Anspruch 1, wobei die Transistoren des Lasttransistorpaars (M2, M3) dieselbe Polarität aufweisen.
Operationsverstärker nach Anspruch 1, wobei die Transistoren des ersten Differenzpaars (M0, M1) und die Transistoren des Lasttransistorpaars (M2, M3) alle dieselbe Polarität aufweisen.
Operationsverstärker nach Anspruch 1, wobei die Transistoren des ersten Differenzpaars (M0, M1) PMOS-Transistoren sind.
Operationsverstärker nach Anspruch 1, wobei die Transistoren des ersten Lasttransistorpaars (M2, M3) PMOS-Transistoren sind.
Operationsverstärker nach Anspruch 1, wobei die Stromquelle (103) mit einem Gate-Anschluss des ersten Schweifstromquellentransistors (M14) verbunden ist, was ein Quetschen des ersten Schweifstromquellentransistors (M14) ermöglicht.
Operationsverstärker nach einem der vorhergehenden Ansprüche, wobei ein kleiner Signalmodellgegenwirkleitwert der Transistoren des ersten Differenzpaars (M0, M1) und ein kleiner Signalmodellgegenwirkleitwert der Transistoren des Lasttransistorpaars (M2, M3) im Wesentlichen relativ zueinander konstant sind.
Operationsverstärker nach einem der vorhergehenden Ansprüche, wobei die Stromquelle (103) ferner einen vierten Schweifstromquellentransistor (M16) umfasst, der mit den Source-Anschlüssen des dritten Differenztransistorpaars (M17A, M17B) verbunden ist.
Operationsverstärker nach Anspruch 9, wobei der Gate-Anschluss des vierten Schweifstromquellentransistors (M16) mit dem Gate-Anschluss des zweiten Schweifstromquellentransistors (M14) verbunden ist.