CN111181512A - 放大器、尾电流稳定方法、输入接收器以及芯片 - Google Patents
放大器、尾电流稳定方法、输入接收器以及芯片 Download PDFInfo
- Publication number
- CN111181512A CN111181512A CN201811330501.0A CN201811330501A CN111181512A CN 111181512 A CN111181512 A CN 111181512A CN 201811330501 A CN201811330501 A CN 201811330501A CN 111181512 A CN111181512 A CN 111181512A
- Authority
- CN
- China
- Prior art keywords
- transistor
- tail current
- source
- amplifier
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种放大器、尾电流稳定方法、输入接收器以及芯片。放大器,包括第一晶体管、第二晶体管和温控单元,第一晶体管的栅极接入偏置电压,第一晶体管一端与输入对管的源极连接,另一端接地,第一晶体管用于产生第一尾电流;第二晶体管一端连接于第一晶体管和输入对管的源极连接线之间,第二晶体管的另一端接地,第二晶体管用于产生第二尾电流;温控单元与第二晶体管的栅极连接,温控单元用于根据检测的第一晶体管的温度,调节第二晶体管栅极接入的电压,使第一尾电流和第二尾电流之和保持恒定值。本发明通过调节第二尾电流,保持整体尾电流的稳定,从而减弱或消除了第一晶体管温度对尾电流的影响,使放大器电路的工作状态稳定在所需性能。
Description
技术领域
本发明涉及半导体存储器,具体涉及一种放大器、尾电流稳定方法、输入接收器以及芯片。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,简称DRAM)的输入接收器(Input Receiver)中,通过两级的输入缓冲器(Input Buffer)将较小的输入信号,放大为轨对轨(Rail-to-Rail)的全摆幅(Full Swing)信号使内部电路正常工作。两级输入缓冲器为不同结构的放大器。
但是,由于MOS管的电流会受到温度变化的影响,放大器的尾电流就会随着温度变化而变化,导致放大器的静态工作电压和预期不同,从而影响放大器的性能,使输入接收器的性能和预期值有一定误差。
发明内容
本发明提供一种放大器、尾电流稳定方法、输入接收器以及芯片,以缓解或解决现有技术中至少一个技术问题。
第一方面,本发明实施例提供了一种放大器,包括:
第一晶体管,所述第一晶体管的栅极接入偏置电压(EN),所述第一晶体管一端与输入对管的源极(U)连接,所述第一晶体管的另一端接地(GND),所述第一晶体管用于产生第一尾电流;
第二晶体管,所述第二晶体管一端连接于所述第一晶体管和所述输入对管的源极连接线之间,所述第二晶体管的另一端接地,所述第二晶体管用于产生第二尾电流;
温控单元,所述温控单元与所述第二晶体管的栅极连接,所述温控单元用于根据温度传感器检测的第一晶体管的温度,调节所述第二晶体管栅极接入的电压,使所述第一尾电流和所述第二尾电流之和保持恒定值。
在一种实施方式中,还包括差分单元,所述差分单元包括:
第一电阻,所述第一电阻一端与电源电压(VCC)连接;
第二电阻,所述第二电阻一端与电源电压连接;
第三晶体管,所述第三晶体管的漏极与所述第一电阻另一端连接,所述第三晶体管的栅极接输入电压;
第四晶体管,所述第四晶体管的漏极与所述第二电阻另一端连接,所述第四晶体管的栅极接基准电压(Vref),所述第三晶体管的源极和所述第四晶体管的源极的连接点作为所述输入对管的源极与所述第一晶体管的漏极连接;
第一放大输出端,所述第一放大输出端设置于所述第一电阻与所述第三晶体管连接线上;
第二放大输出端,所述第二放大输出端设置于所述第二电阻与所述第四晶体管连接线上。
在一种实施方式中,还包括运算放大单元,所述运算放大单元包括:
第五晶体管,所述第五晶体管的栅极与所述第一放大输出端连接;
第六晶体管,所述第六晶体管的栅极与所述第二放大输出端连接,所述第五晶体管的源极与所述第六晶体管的源极的连接点作为所述输入对管的源极与所述第一晶体管的漏极连接;
第七晶体管,所述第七晶体管的源极与电源电压连接,所述第七晶体管的漏极与所述第五晶体管的漏极连接;
第八晶体管,所述第八晶体管的源极与电源电压连接,所述第八晶体管的漏极与所述第六晶体管的漏极连接,所述第八晶体管的栅极与所述第七晶体管的栅极连接,所述第八晶体管的栅极与漏极短接;
第三放大输出端,所述第三放大输出端设置于所述第五晶体管与所述第七晶体管连接线上。
在一种实施方式中,所述第一晶体管为NMOS管,所述第一晶体管的漏极与所述输入对管的源极连接,所述第一晶体管的源极接地。
在一种实施方式中,所述第二晶体管为NMOS管,所述第二晶体管的漏极连接在所述第一晶体管的漏极与所述输入对管的源极连接线之间,所述第二晶体管的源极接地。
第二方面,本发明实施例提供了一种放大器尾电流稳定方法,包括:
检测所述第一晶体管的温度;
在第一晶体管有温度变化时,根据温度变化,调节第二晶体管栅极接入的电压,使所述第二尾电流与所述第一尾电流之和保持恒定值。
在一种实施方式中,所述在第一晶体管有温度变化时,根据温度变化,调节第二晶体管栅极接入的电压的方法包括:
当温度变化使第一晶体管的第一尾电流增加时,减小接入第二晶体管栅极的电压,以减小所述第二晶体管产生的第二尾电流;
当温度变化使第一晶体管的第一尾电流减小时,增加接入第二晶体管栅极的电压,以增加所述第二晶体管产生的第二尾电流。
为达到上述目的,本实施例中第三方面提供了一种输入接收器,包括如上述实施例中任一所述的放大器。
为达到上述目的,本实施例中第四方面提供了一种输入接收器,包括两级的输出缓冲器,所述两级的输出缓冲器由上述两种不同结构的所述放大器连接组成,其中,所述第一放大输出端与所述第五晶体管的栅极连接,第二放大输出端与所述第六晶体管的栅极连接;
所述放大器还包括:
偏置晶体管,所述偏置晶体管的一端分别连接与所述第三晶体管的源极、所述第四晶体管的源极和所述第二晶体管的漏极连接,所述偏置晶体管的另一端与所述第一晶体管的漏极连接,所述偏置晶体管的栅极接入偏置电压。
为达到上述目的,本实施例中第五方面提供了一种芯片,所述芯片包括如上所述的输入接收器。
本发明通过产生和调节第二尾电流,保持整体尾电流的稳定,从而减弱或消除了第一晶体管温度对尾电流的影响,使放大器电路的工作状态稳定在所需性能,减弱或消除输入接收器的输出随温度的变化。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本发明公开的一些实施方式,而不应将其视为是对本发明范围的限制。
图1为本发明实施例中放大器的电路图
图2为本发明实施例中放大器中差分单元的电路图;
图3为本发明实施例中放大器中运算放大单元的电路图;
图4为本发明实施例中放大器的另一电路图;
图5为本发明实施例中放大器稳定尾电流方法的流程图;
图6为本发明实施例中放大器稳定尾电流方法的另一流程图;
附图标记:
100 第一晶体管;
210 第二晶体管;
220 温控单元;
230 温度传感器;
300 差分单元;
310 第一电阻;
320 第二电阻;
330 第三晶体管;
340 第四晶体管;
350 第一放大输出端;
360 第二放大输出端;
400 运算放大单元;
410 第五晶体管;
420 第六晶体管;
430 第七晶体管;
440 第八晶体管;
450 第三放大输出端;
500 偏置晶体管。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本发明的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
本实施例第一方面提供一种放大器。
参见图1所示,放大器包括:第一晶体管100、第二晶体管210和温控单元220。
第一晶体管100的栅极接入偏置电压,第一晶体管100一端与输入对管的源极连接,第一晶体管100的另一端接地,第一晶体管100用于产生第一尾电流。第一晶体管100具有随温度变化的特性,产生的第一尾电流会随温度的改变产生变化。
第二晶体管210一端连接于第一晶体管100和输入对管的源极连接线之间,第二晶体管210的另一端接地,第二晶体管210用于产生第二尾电流。
温控单元220与第二晶体管210的栅极连接,温控单元220用于根据温度传感器230检测的第一晶体管100的温度,调节第二晶体管210栅极接入的电压,使第一尾电流和第二尾电流之和保持恒定值。温度传感器230是内部已有的单元,从而可以减少放大器的面积。例如:当放大器应用于半导体存储器时,温度传感器230可以是半导体存储器内部用于控制自刷新频率的单元。其中,恒定值包括但不局限设定的工作电流范围或者准确数值。例如:允许在误差范围内的恒定值。
这样,在第一晶体管100产生温度变化时,温控单元220根据温度变化产生,调整接入第二晶体管210栅极的电压,产生第二尾电流,从而,使第一尾电流变化时,也能使放大器的整体尾电流(第一尾电流和第二尾电流之和)保持稳定,进而保证了放大器性能的稳定。
进一步地,第一晶体管100为NMOS管,第一晶体管100的漏极与输入对管的源极连接,第一晶体管100的源极接地。
进一步地,第二晶体管210为NMOS管,第二晶体管210的漏极连接在第一晶体管100的漏极与输入对管的源极之间,第二晶体管210的源极接地。
本实施例在第一晶体管100受到温度变化,通过调节第二晶体管210栅极接入的导通电压,控制第二晶体管210产生的第二尾电流与产生的第一点尾电流之和保持恒定值,从而保证放大器尾电流不会受到温度影响,且采用NMOS管的低端驱动,保证放大器功率。
在一种实施例中,参照图2所示,放大器还包括差分单元300。
差分单元300包括:第一电阻310,第二电阻320,第三晶体管330,第四晶体管340,第一放大输出端350以及第二放大输出端360。
第一电阻310一端与电源电压连接。第二电阻320一端与电源电压连接。第三晶体管330的漏极与第一电阻310另一端连接,第三晶体管330的栅极接输入电压。第四晶体管340的漏极与第二电阻320另一端连接,第四晶体管340的栅极接基准电压,第三晶体管330的源极和第四晶体管340的源极的连接点作为输入对管的源极与第一晶体管100的漏极连接。第一放大输出端350设置于第一电阻310与第三晶体管330连接线上。第二放大输出端360设置于第二电阻320与第四晶体管340连接线上。
在一种实施例中,参照图3所示,放大器还包括运算放大单元400。
运算放大单元400包括:第五晶体管410,第六晶体管420,第七晶体管430,第八晶体管440以及第三放大输出端450。
参照图4所示,第五晶体管410的栅极与第一放大输出端350连接。第六晶体管420的栅极与第二放大输出端360连接,第五晶体管410的源极与第六晶体管420的源极的连接点作为输入对管的源极与另一个第一晶体管100的漏极连接。第七晶体管430的源极与电源电压连接,第七晶体管430的漏极与第五晶体管410的漏极连接。第八晶体管440的源极与电源电压连接,第八晶体管440的漏极与第六晶体管420的漏极连接,第八晶体管440的栅极与第七晶体管430的栅极连接,第八晶体管440的栅极与漏极短接。第三放大输出端450设置于第五晶体管410与第七晶体管430连接线上。
本实施例两种不同的放大器电路结构均通过产生和调节第二尾电流,保持整体尾电流的稳定,从而减弱或消除了第一晶体管100温度对尾电流的影响,使放大器电路的工作状态稳定在所需性能。
本实施例第二方面提供一种放大器尾电流稳定方法。
参见图5所示,放大器尾电流稳定方法包括:
步骤S110:检测第一晶体管100的温度。
步骤S120:在第一晶体管100有温度变化时,根据温度变化,调节第二晶体管210栅极接入的电压,使第二尾电流与第一尾电流之和保持恒定值。
第二尾电流与第一尾电流之和为放大器的整体尾电流。这样,在第一尾电流随温度变化而变化时,通过温控单元220控制第二尾电流,使第一尾电流和第二尾电流之和保持稳定,则放大器整体的尾电流为恒定值,保证了放大器性能的稳定。
进一步地,参见图6所示,步骤S120在第一晶体管100有温度变化时,根据温度变化,调节第二晶体管210栅极接入的电压的方法包括:
步骤S121:当温度变化使第一晶体管100的第一尾电流增加时,减小接入第二晶体管210栅极的电压,以减小第二晶体管210产生的第二尾电流。
步骤S122:当温度变化使第一晶体管100的第一尾电流减小时,增加接入第二晶体管210栅极的电压,以增加第二晶体管210产生的第二尾电流。
本实施例通过对第二晶体管210接入的栅极电压随温度变化的反向调节,控制第二尾电流的大小,保持了第一尾电流和第二尾电流之和为恒定值,进而使放大器整体的尾电流为恒定值,保证了放大器性能的稳定,不受温度影响。
本实施例第三方面提供一种输入接收器。
输入接收器包括上述实施例中任一的放大器。
本实施例输入接收器包括了上述的放大器,放大器通过产生和调节第二尾电流,保持整体尾电流的稳定,从而减弱或消除了第一晶体管100温度对尾电流的影响,使放大器电路的工作状态稳定在所需性能,减弱或消除输入接收器的输出随温度的变化,在放大器稳定工作时,输入接收器的工作状态稳定在所需性能,不受温度影响。
本实施例第四方面提供一种输入接收器。参见图4所示,输入接收器包括两级的输出缓冲器,两级的输出缓冲器分别由上述实施例中两种不同结构的放大器连接组成,其中,第一放大输出端350与第五晶体管410的栅极连接,第二放大输出端360与第六晶体管420的栅极连接。
进一步地,放大器还包括偏置晶体管500。
偏置晶体管500的一端分别连接与第三晶体管330的源极、第四晶体管340的源极和第二晶体管210的漏极连接,偏置晶体管500的另一端与第一晶体管100的一端连接,偏置晶体管500的栅极接入偏置电压。
本实施例输入接收器通过两级的放大器将较小的输入信号,放大为轨对轨的全摆幅信号使内部电路正常工作,放大器电路的工作状态稳定在所需性能,保证了输入接收器的性能不受温度影响。
本实施例第五方面提供一种芯片。芯片包括上述实施例中的输入接收器。
本实施例芯片中的输入接收器在性能不会受到温度影响,从而提高了芯片的性能。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
Claims (10)
1.一种放大器,其特征在于,包括:
第一晶体管,所述第一晶体管的栅极接入偏置电压,所述第一晶体管一端与输入对管的源极连接,所述第一晶体管的另一端接地,所述第一晶体管用于产生第一尾电流;
第二晶体管,所述第二晶体管一端连接于所述第一晶体管和所述输入对管的源极连接线之间,所述第二晶体管的另一端接地,所述第二晶体管用于产生第二尾电流;
温控单元,所述温控单元与所述第二晶体管的栅极连接,所述温控单元用于根据温度传感器检测的第一晶体管的温度,调节所述第二晶体管栅极接入的电压,使所述第一尾电流和所述第二尾电流之和保持恒定值。
2.如权利要求1所述的放大器,其特征在于,还包括差分单元,所述差分单元包括:
第一电阻,所述第一电阻一端与电源电压连接;
第二电阻,所述第二电阻一端与电源电压连接;
第三晶体管,所述第三晶体管的漏极与所述第一电阻另一端连接,所述第三晶体管的栅极接输入电压;
第四晶体管,所述第四晶体管的漏极与所述第二电阻另一端连接,所述第四晶体管的栅极接基准电压,所述第三晶体管的源极和所述第四晶体管的源极的连接点作为所述输入对管的源极与所述第一晶体管的漏极连接;
第一放大输出端,所述第一放大输出端设置于所述第一电阻与所述第三晶体管连接线上;
第二放大输出端,所述第二放大输出端设置于所述第二电阻与所述第四晶体管连接线上。
3.如权利要求2所述的放大器,其特征在于,还包括运算放大单元,所述运算放大单元包括:
第五晶体管,所述第五晶体管的栅极与所述第一放大输出端连接;
第六晶体管,所述第六晶体管的栅极与所述第二放大输出端连接,所述第五晶体管的源极与所述第六晶体管的源极的连接点作为所述输入对管的源极与所述第一晶体管的漏极连接;
第七晶体管,所述第七晶体管的源极与电源电压连接,所述第七晶体管的漏极与所述第五晶体管的漏极连接;
第八晶体管,所述第八晶体管的源极与电源电压连接,所述第八晶体管的漏极与所述第六晶体管的漏极连接,所述第八晶体管的栅极与所述第七晶体管的栅极连接,所述第八晶体管的栅极与漏极短接;
第三放大输出端,所述第三放大输出端设置于所述第五晶体管与所述第七晶体管连接线上。
4.如权利要求1-3任一项所述的放大器,其特征在于,所述第一晶体管为NMOS管,所述第一晶体管的漏极与所述输入对管的源极连接,所述第一晶体管的源极接地。
5.如权利要求4所述的放大器,其特征在于,所述第二晶体管为NMOS管,所述第二晶体管的漏极连接在所述第一晶体管的漏极与所述输入对管的源极连接线之间,所述第二晶体管的源极接地。
6.一种放大器尾电流稳定方法,其特征在于,包括:
检测所述第一晶体管的温度;
在第一晶体管有温度变化时,根据温度变化,调节第二晶体管栅极接入的电压,使所述第二尾电流与所述第一尾电流之和保持恒定值。
7.如权利要求6所述的方法,其特征在于,所述在第一晶体管有温度变化时,根据温度变化,调节第二晶体管栅极接入的电压的方法包括:
当温度变化使第一晶体管的第一尾电流增加时,减小接入第二晶体管栅极的电压,以减小所述第二晶体管产生的第二尾电流;
当温度变化使第一晶体管的第一尾电流减小时,增加接入第二晶体管栅极的电压,以增加所述第二晶体管产生的第二尾电流。
8.一种输入接收器,其特征在于,包括如权利要求1-5中任一所述的放大器。
9.一种输入接收器,其特征在于,包括两级的输出缓冲器,所述两级的输出缓冲器由权利要求2中所述的放大器和权利要求3中所述的放大器连接组成,其中,所述第一放大输出端与所述第五晶体管的栅极连接,第二放大输出端与所述第六晶体管的栅极连接;
所述放大器还包括:
偏置晶体管,所述偏置晶体管的一端分别连接与所述第三晶体管的源极、所述第四晶体管的源极和所述第二晶体管的漏极连接,所述偏置晶体管的另一端与所述第一晶体管的漏极连接,所述偏置晶体管的栅极接入偏置电压。
10.一种芯片,其特征在于,所述芯片包括如权利要求8或9所述的输入接收器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811330501.0A CN111181512A (zh) | 2018-11-09 | 2018-11-09 | 放大器、尾电流稳定方法、输入接收器以及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811330501.0A CN111181512A (zh) | 2018-11-09 | 2018-11-09 | 放大器、尾电流稳定方法、输入接收器以及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111181512A true CN111181512A (zh) | 2020-05-19 |
Family
ID=70656964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811330501.0A Pending CN111181512A (zh) | 2018-11-09 | 2018-11-09 | 放大器、尾电流稳定方法、输入接收器以及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111181512A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5710519A (en) * | 1996-03-29 | 1998-01-20 | Spectrian | Circuit for automatically biasing RF power transistor by use of on-chip temperature-sensing transistor |
US6452453B1 (en) * | 1999-07-12 | 2002-09-17 | Fujitsu Limited | Constant-current generator, differential amplifier, and semiconductor integrated circuit |
CN1650515A (zh) * | 2002-03-01 | 2005-08-03 | 美国博通公司 | 具有增强共模输入范围的运算放大器 |
JP2005260001A (ja) * | 2004-03-11 | 2005-09-22 | Seiko Epson Corp | 発光素子ドライバ回路 |
CN102566633A (zh) * | 2010-12-07 | 2012-07-11 | 华邦电子股份有限公司 | 低压差稳压器 |
US20150137896A1 (en) * | 2013-11-20 | 2015-05-21 | Atmel Corporation | Calibrating temperature coefficients for integrated circuits |
CN105656481A (zh) * | 2016-01-27 | 2016-06-08 | 浙江大学 | 振荡频率具有极低温度离散的尾电流型环形振荡电路 |
JP2018164188A (ja) * | 2017-03-24 | 2018-10-18 | 旭化成エレクトロニクス株式会社 | 温度補償装置、温度補償型発振器、および温度補償方法 |
CN208890767U (zh) * | 2018-11-09 | 2019-05-21 | 长鑫存储技术有限公司 | 放大器、输入接收器以及芯片 |
-
2018
- 2018-11-09 CN CN201811330501.0A patent/CN111181512A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5710519A (en) * | 1996-03-29 | 1998-01-20 | Spectrian | Circuit for automatically biasing RF power transistor by use of on-chip temperature-sensing transistor |
US6452453B1 (en) * | 1999-07-12 | 2002-09-17 | Fujitsu Limited | Constant-current generator, differential amplifier, and semiconductor integrated circuit |
CN1650515A (zh) * | 2002-03-01 | 2005-08-03 | 美国博通公司 | 具有增强共模输入范围的运算放大器 |
JP2005260001A (ja) * | 2004-03-11 | 2005-09-22 | Seiko Epson Corp | 発光素子ドライバ回路 |
CN102566633A (zh) * | 2010-12-07 | 2012-07-11 | 华邦电子股份有限公司 | 低压差稳压器 |
US20150137896A1 (en) * | 2013-11-20 | 2015-05-21 | Atmel Corporation | Calibrating temperature coefficients for integrated circuits |
CN105656481A (zh) * | 2016-01-27 | 2016-06-08 | 浙江大学 | 振荡频率具有极低温度离散的尾电流型环形振荡电路 |
JP2018164188A (ja) * | 2017-03-24 | 2018-10-18 | 旭化成エレクトロニクス株式会社 | 温度補償装置、温度補償型発振器、および温度補償方法 |
CN208890767U (zh) * | 2018-11-09 | 2019-05-21 | 长鑫存储技术有限公司 | 放大器、输入接收器以及芯片 |
Non-Patent Citations (3)
Title |
---|
T. SONG, J. HU, X. LI AND S. YAN: ""A Constant-gmg_{m} Constant-Slew-Rate Rail-to-Rail Input Stage With Static Feedback and Dynamic Current Steering for VLSI Cell Libraries", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, 31 December 2007 (2007-12-31) * |
V. G. HANDE AND M. SHOJAEI BAGHINI: "Design of voltage reference with low sensitivity to process, supply voltage and temperature variations", 2013 IEEE 56TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS), 31 December 2003 (2003-12-31) * |
陈雨: "超再生接收机中低功耗振荡器及前置放大器设计", 知网, 15 February 2017 (2017-02-15) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660592B2 (en) | Psuedo resistor circuit and charge amplifier | |
JP3874247B2 (ja) | 半導体集積回路装置 | |
US7495422B2 (en) | Area-efficient capacitor-free low-dropout regulator | |
CN112615618B (zh) | 电压发生电路和包括电压发生电路的输入缓冲器 | |
US20080180079A1 (en) | Voltage regulator | |
KR20080082460A (ko) | 정전압 회로 및 그 동작 제어 방법 | |
JP6993569B2 (ja) | レギュレータ回路および半導体装置並びに電源装置 | |
US10474173B2 (en) | Voltage regulator having a phase compensation circuit | |
KR20150111301A (ko) | 전압 레귤레이터 | |
US9484074B2 (en) | Current mode sense amplifier with load circuit for performance stability | |
US6281713B1 (en) | Current sense amplifiers having equalization circuits therin that inhibit signal oscillations during active modes | |
JP2009134698A (ja) | ボルテージレギュレータ | |
US20090146697A1 (en) | Circuit for buffering having a coupler | |
US7362636B2 (en) | Semiconductor memory device | |
US7276969B1 (en) | Multi-amplifier circuit | |
CN111181512A (zh) | 放大器、尾电流稳定方法、输入接收器以及芯片 | |
CN114356008A (zh) | 一种低压差线性稳压器 | |
US20100097146A1 (en) | Signal amplification circuit | |
US11152896B2 (en) | Multistage amplifier with current limiting circuit | |
JP4814747B2 (ja) | 定電圧回路 | |
KR20050064897A (ko) | 종단회로의 저항 값에 따라 입력버퍼의 이득을 조절할 수있는반도체 메모리 장치 및 입력버퍼의 이득조절 방법 | |
KR101101501B1 (ko) | 온도 보상 기능을 개선한 증폭 회로 | |
CN208890767U (zh) | 放大器、输入接收器以及芯片 | |
US20090058510A1 (en) | Semiconductor memory device | |
US10833631B2 (en) | Amplifier bandwidth calibration of continuous time circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |