JP3922374B2 - 電気光学装置、マトリクス基板、及び電子機器 - Google Patents

Description

本発明は電気光学素子を備えた電気光学装置に好適な電源配線構造に関する。

有機ＥＬ素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるメリットがあり、フラットパネルディスプレイの開発において期待されている。有機ＥＬ素子は蛍光性物質を含有する発光層を陽極と陰極との間に挟んで構成される電気光学素子であり、両電極間に順バイアス電流を供給することで、陽極から注入された正孔と陰極から注入された電子とが再結合する際の再結合エネルギーにより自発光する。このため、有機ＥＬ素子を発光させるためには、外部回路からの電源供給が必要となる。従来のアクティブマトリクス駆動型有機ＥＬディスプレイパネルでは、画素領域に設けられた個々の画素に陽極となる画素電極を配置する一方、共通電極としての陰極を画素領域全体に被覆する構成を採用するのが一般的であった。例えば、特開平１１−２４６０６号公報（特許文献１）には、配線レイアウトの最適化により低消費電力及び発光効率を向上させることを特徴とした表示装置について開示されている。

特開平１１−２４６０６号公報

しかし、電気光学素子を用いてディスプレイパネルを実現するには、共通電極の配線抵抗が問題となる。つまり、共通電極の配線抵抗が大きいと、画面中央付の画素の電圧降下が大きくなるため、画面中央付近に十分な電流を供給することができず、正確な階調表示が困難となり、ディスプレイパネルの表示性能が低下する。このような問題はディスプレイパネルが大型になるほど、共通電極の配線抵抗が大きくなるため、深刻な問題となる。特に、透明陰極側から光を射出するトップエミッション構造においては、メタル層なみの低抵抗値を有する光透過性電極となる好適な材料は未だ開発されておらず、共通電極の低抵抗化が課題となっている。

そこで、本発明は電気光学素子の共通電極に十分な電力を供給できる電源配線構造を備えた電気光学装置及びマトリクス基板を提案することを課題とする。また、本発明はディスプレイパネルの狭額縁化を実現できる電気光学装置及びマトリクス基板を提供することを課題とする。

本発明の電気光学装置は、基板の有効領域の上方に形成された第１電極層と前記第１電極層の上方に設けられた第２電極層とを含む積層構造によって電気光学素子を構成する電気光学装置であって、前記第１電極層に電圧供給を行う第１電源線と、前記第２電極層と電気的に接続された第２電源線と、を含み、前記第１電源線及び前記第２電源線は、ともに、前記有効領域の上方、かつ、前記第１電極層と同層又は前記第１電極層より下層に設けられていることを特徴とする。

このように、基板の有効領域上に積層された多層積層構造の何れかの層に第２電極層と電気的に接続する第２電源線を形成することで、第２電極層が高抵抗化しても十分な電力を供給することができる。また、第２電極層と第２電源線の電気的な接続点を多層積層構造内部に設けることができるため、ディスプレイパネルの狭額縁化を実現できる。

ここで、「電気光学素子」とは、電気的作用により光の光学的状態を変化させる電子素子一般をいい、エレクトロルミネセンス素子などの自発光素子の他に、液晶素子のように光の偏向状態を変化させることで階調表示する電子素子を含む。また、「有効領域」とは、基板上において電気光学表示に寄与する領域、つまり、電気光学素子が形成されるべき領域をいい、本実施形態の「表示領域」と同義である。「多層積層構造」とは、基板上に積層される各種の薄膜から成る積層構造をいい、電気光学素子を構成するデバイス層だけでなく、層間絶縁膜や、電極層、電源線などを含むものとする。また、本発明において、第１電極層と第１電源線の間には、トランジスタなどの電子素子が介在していてもよい。また、第１電源線と第２電源線は製造プロセスの都合から、同一層（同一レイヤ）に形成されていてもよく、それぞれ異なる層に形成されていてもよい。

本発明の電気光学装置において、前記第１電源線と前記第２電源線の少なくとも一部は同一層に配置されていることが好ましい。このように構成することで、製造プロセスを簡易化できる。

本発明の電気光学装置において、前記第２電極層は前記電気光学素子に対して陰極として機能することが好ましい。第２電極層を陰極とすることで、電気光学素子の陰極の抵抗値を下げることができる。

本発明の電気光学装置において、前記第２電源線は陰極補助配線として機能することが好ましい。これにより、電気光学素子の陰極に十分な電力を供給することができる。

本発明の電気光学装置において、前記第２電極層は透光性を有することが好ましい。これにより、第２電極層側から光を射出するトップエミッション構造を実現でき、開口率を高めることができる。

本発明の電気光学装置において、前記第２電源線は、前記多層積層構造を構成する何れかの層において、所定の分散密度でライン状に形成されていることが好ましい。第２電源線が所定の分散密度で分散することで、第２電極層の抵抗値を下げることができる。

本発明の電気光学装置において、前記第２電源線と前記第２電極層は、前記多層積層構造の異なる層に形成されており、両者は前記多層積層構造内において電気的に接続していることが好ましい。第２電源線と第２電極層の電気的な接続位置を多層積層構造体内部に設けることで、ディスプレイパネルの狭額縁化を実現できる。

本発明の電気光学装置において、前記第２電源線と前記第２電極層とが電気的に接続する位置は前記第２電源線の延設方向に沿って複数箇所に点在していることが好ましい。第２電源線と第２電極層の電気的な接続点を複数箇所設けることで、第２電極層の低抵抗化を実現できる。

本発明の電気光学装置において、前記第２電源線と前記第２電極層は層間絶縁膜を介して異なる層に形成されており、両者は前記層間絶縁膜に開口されたコンタクトホールを通じて電気的に接続していることが好ましい。第２電極層と第２電源線を多層積層構造体の異なるレイヤに形成することで、両者の形成工程を分離できる。

本発明の電気光学装置において、前記電気光学素子は略直角二方向に配列されており、前記第２電源線の配列方向は略直角二方向に配列する電気光学素子の配列方向のうち何れかの配列方向と略平行であることが好ましい。第２電源線の配列方向を電気光学素子の配列方向と平行にすることで、直角二方向に配列する電気光学素子の第２電極層に十分な電力を供給できる。

本発明の電気光学装置において、前記第２電源線の配列ピッチは等間隔であることが好ましい。第２電源線を等間隔に配列することで、直角二方向に配列する電気光学素子に対して均等に電力を供給できる。

本発明の電気光学装置において、前記電気光学素子はエレクトロルミネセンス素子であることが好ましい。エレクトロルミネセンス素子を用いることで、電流駆動により発光階調を調整することができる。

本発明の電子機器は、上記の電気光学装置を備える。電子機器としては、表示装置を備えるものであれば特に限定はなく、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクター、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳などに適用できる。

本発明のマトリクス基板は、第１電極層と第２電極層とを含む多層積層構造から成る電気光学素子を形成するためのマトリクス基板であって、基板の上方に形成された第１電極層と、前記第１電極層に電圧供給を行う第１電源線と、前記第１電極層の上方に形成されるべき第２電極層と電気的に接続するための第２電源線と、を含み、前記第１電源線及び前記第２電源線は、ともに、前記有効領域の上方、かつ、前記第１電極層と同層又は前記第１電極層より下層に設けられていることを特徴とする。

このように、基板の有効領域上に積層されるべき電気光学素子の多層積層構造の何れかの層に第２電極層と電気的に接続するための第２電源線を形成することで、第２電極層が高抵抗化しても電気光学素子に十分な電流を供給することができる。また、第２電極層と第２電源線の電気的な接続点を電気光学素子の多層積層構造内部に設けることができるため、ディスプレイパネルの狭額縁化を実現できる。ここで、「マトリクス基板」とは、電気光学素子が未だ形成されていない配線基板をいうものとする。

本発明のマトリクス基板において、前記第１電源線と前記第２電源線の少なくとも一部は同一層に配置されていることが好ましい。このように構成することで、製造プロセスを簡易化できる。

本発明のマトリクス基板において、前記第２電極層は前記電気光学素子に対して陰極として機能することが好ましい。第２電極層を陰極とすることで、電気光学素子の陰極の抵抗値を下げることができる。

本発明のマトリクス基板において、前記第２電源線は陰極補助配線として機能することが好ましい。これにより、電気光学素子の陰極に十分な電力を供給することができる。

本発明のマトリクス基板において、前記第２電極層は透光性を有することが好ましい。これにより、第２電極層側から光を射出するトップエミッション構造を実現でき、開口率を高めることができる。

本発明のマトリクス基板において、前記第２電源線は、前記多層積層構造を構成する何れかの層において、所定の分散密度でライン状に形成されていることが好ましい。第２電源線が所定の分散密度で分散することで、第２電極層の抵抗値を下げることができる。

本発明のマトリクス基板において、前記第２電源線と前記第２電極層は、前記多層積層構造の異なる層に形成されており、両者は前記多層積層構造内において電気的に接続していることが好ましい。第２電源線と第２電極層の電気的な接続位置を多層積層構造体内部に設けることで、ディスプレイパネルの狭額縁化を実現できる。

本発明のマトリクス基板において、前記第２電源線と前記第２電極層とが電気的に接続する位置は前記第２電源線の延設方向に沿って複数箇所に点在していることが好ましい。第２電源線と第２電極層の電気的な接続点を複数箇所設けることで、第２電極層の低抵抗化を実現できる。

本発明のマトリクス基板において、前記第２電源線と前記第２電極層は層間絶縁膜を介して異なる層に形成されており、両者は前記層間絶縁膜に開口されたコンタクトホールを通じて電気的に接続していることが好ましい。第２電極層と第２電源線を多層積層構造体の異なるレイヤに形成することで、両者の形成工程を分離できる。

本発明のマトリクス基板において、前記第２電源線の配列方向は略直角二方向に配列されるべき電気光学素子の配列方向のうち何れかの配列方向と略平行であることが好ましい。第２電源線の配列方向を電気光学素子の配列方向と平行にすることで、直角二方向に配列する電気光学素子の第２電極層に十分な電力を供給できる。

本発明のマトリクス基板において、前記第２電源線の配列ピッチは等間隔であることが好ましい。第２電源線を等間隔に配列することで、直角二方向に配列する電気光学素子に対して均等に電力を供給できる。

［発明の実施の形態１］
以下、各図を参照して本実施形態について説明する。
図１は本実施形態のアクティブマトリクス型有機ＥＬディスプレイパネル１００の全体構成図である。同図に示すように、基板１５には表示領域１１上に形成された多層積層構造によって構成される複数の画素１０と、行方向に並ぶ一群の画素１０に接続する走査線に走査信号を出力する走査線ドライバ１２と、列方向に並ぶ一群の画素１０に接続するデータ線及び電源供給線にデータ信号及び電源電圧を供給するデータ線ドライバ１３とが配置されている。画素１０はＮ行Ｍ列の直角二方向に配列しており、画素マトリクスを形成している。各々の画素１０には、ＲＧＢ三原色で発光する有機ＥＬ素子が形成されている。表示領域１１上に形成された多層積層構造の全面には共通電極としての陰極１４が被覆成膜されている。陰極１４に用いられる材料としては、電子をできるだけ多く注入できる材料、つまり、仕事関数が小さい材料が望ましい。このような導電材料としては、カルシウム、リチウム、アルミニウムなどの金属薄膜が好適である。

尚、同図に示す有機ＥＬディスプレイパネル１００は、基板１５側から光を射出するいわゆるボトムエミッション構造のタイプであるが、本発明はこれに限らず、陰極１４として光透過性の導電膜を用いることで、陰極１４から光を射出するいわゆるトップエミッション構造のタイプでもよい。トップエミッション構造を採用する場合には、陰極１４として、ＩＴＯなどの光透過性導電材料の他に、カルシウム、リチウム、アルミニウムなどの金属薄膜を光透過可能な程度に薄膜処理した導電性半透明金属層を用いることができる。導電性半透明金属層を用いることで、陰極１４の低抵抗化を実現できる。

図２は画素１０の主要回路構成図である。画素１０は、スイッチングトランジスタＴｒ１と、駆動トランジスタＴｒ２と、保持容量Ｃと、発光部ＯＬＥＤとを備えて構成されており、２トランジスタ方式により駆動制御される。スイッチングトランジスタＴｒ１はｎチャネル型ＦＥＴであり、そのゲート端子には走査線Ｖ_selが接続されており、ドレイン端子にはデータ線Ｉ_datが接続している。駆動トランジスタＴｒ２はｐチャネル型ＦＥＴであり、そのゲート端子はスイッチングトランジスタＴｒ１のソース端子に接続されている。また、同トランジスタのソース端子は電源供給線Ｖ_ddに接続されており、そのドレイン端子は発光部ＯＬＥＤに接続している。さらに、同トランジスタのゲート／ソース間には保持容量Ｃが形成されている。上記の構成において、走査線Ｖ_selに選択信号を出力し、スイッチングトランジスタＴｒ１を開状態にすると、データ線Ｉ_datを介して供給されたデータ信号は電圧値として保持容量Ｃに書き込まれる。すると、保持容量Ｃに書き込まれた保持電圧は１フレーム期間を通じて保持され、当該保持電圧によって、駆動トランジスタＴｒ２のコンダクタンスがアナログ的に変化し、発光階調に対応した順バイアス電流を発光部ＯＬＥＤに供給する。

図３は画素領域内における配線レイアウトを説明するための図である。本発明においては、陰極１４の低抵抗化を実現するため、表示領域１１上に積層された多層積層構造の上面を被覆する面状の陰極１４とは異なるレイヤに細線状の陰極補助配線１６を形成し、層間絶縁膜を介して両者を電気的にコンタクトする。陰極補助配線１６を形成するレイヤは特に限定されるものではないが、ディスプレイの製造プロセスを考慮すると、走査線Ｖ_selなどのメタル配線と同一の製造工程で同一のレイヤ上に形成することで、プロセス数を増大させることなく、低コストで製造できる。走査線Ｖ_selと同一工程で形成される陰極補助配線１６はゲートメタル層と称することもできる。また、陰極補助配線１６を形成する位置はできるだけ画素１０のデッドスペースを利用することが好ましい。当該デッドスペースはデータ線Ｉ_dat、走査線Ｖ_sel、電源供給線Ｖ_dd、スイッチングトランジスタＴｒ１などの各々のレイアウト位置によって異なるため、各種のレイアウトに最適な位置を選択して陰極補助配線１６を形成する。但し、データ線Ｉ_datに対して平面的に重なる位置に陰極補助配線１６を形成すると、データ線Ｉ_datと陰極補助配線１６との間に寄生容量が生じ、保持容量Ｃへのデータの書き込み不足が生じる場合があるため、データ線Ｉ_datとの位置関係を考慮して陰極補助配線１６を形成する。

同図に示す例では、２本の走査線Ｖ_selからなる一組の走査線と陰極補助配線１６とが交互に行方向にレイアウトされている。つまり、Ｎ／２本の陰極補助配線１６が１行おきに形成されている。走査線Ｖ_selと陰極補助配線１６は各々同一レイヤにおいて、メタル配線を一括してパターニングすることにより得られ、陰極補助配線１６の線幅は、２本の走査線Ｖ_selの合計線幅とほぼ等しくなるように調整されている。一方、列方向にはデータ線Ｉ_datと電源供給線Ｖ_ddとが各々の列方向に１列につき１本ずつ配線されている。同図に示す配線パターンは周期的に繰り返す一単位を示すものであり、多層積層構造内のどの画素１０についても同図に示す配線レイアウトになっている。つまり、本実施形態の配線レイアウトは任意の行に対して線対称となり、画素ピッチは行方向及び列方向に対して等間隔に設定されている。また、データ線Ｉ_datと走査線Ｖ_selとが交差する位置にはスイッチングトランジスタＴｒ１が形成されている。同トランジスタのソース端子の延在方向には駆動トランジスタＴｒ２のゲート端子が位置しており、駆動トランジスタＴｒ２のドレイン端子はコンタクトホールｈ１を介して画素電極１７と導通している。電圧供給線Ｖ_dd上には画素電極１７の長手方向に平行して保持容量Ｃが形成されている。

図４は図３のＡ−Ａ'線断面図である。同図に示すように、基板１５上には陰極補助配線１６、層間絶縁膜２１、ソースメタル層２２、平坦化膜２０、ＩＴＯ層１８、及びバンク層１９が順次積層されてなる多層積層構造３０が形成されている。この多層積層構造３０は表示領域１１上に形成されているものである。多層積層構造３０の上層には陰極１４が成膜されている。層間絶縁膜２１はデータ線Ｉ_dat及び走査線Ｖ_selを陰極補助配線１６から電気的に分離するための絶縁膜であり、層間絶縁膜２１上にはデータ線Ｉ_dat及び走査線Ｖ_selと同一工程でパターニングされたソースメタル層２２が島状に形成されている。ソースメタル層２２は層間絶縁膜２１内に開口するコンタクトホールｈ５を通じて陰極補助配線１６と導通している。層間絶縁膜２１上には平坦化処理された絶縁性の平坦化膜２０が積層されており、その上層には島状にパターニングされたＩＴＯ層１８が形成されている。ＩＴＯ層１８とソースメタル層２２は平坦化膜２０に開口するコンタクトホールｈ３を通じて導通している。コンタクトホールｈ３は陰極補助配線２６の延設方向に沿って複数開口しており、ＩＴＯ層１８とソースメタル層２２との接続点を多数設けることで電気抵抗値を低減している。

一方、平坦化膜２０の上層には感光性有機材料などから成るバンク層１９が成膜されている。バンク層１９は個々の画素１０を区切る区画部材であり、長円形状の開口部ｈ２が画素電極１７上に位置するように精密なアライメント調整の下で開口してある（図３参照）。開口部ｈ２内において表面に露出する画素電極１７上には基板下層側から正孔輸送層及び発光層が順次成膜され、さらに共通電極としての陰極１４が表示領域１１上に積層された多層積層構造３０の上面を被覆するように成膜される。これにより、陰極／発光層／正孔輸送層／画素電極から成る発光部ＯＬＥＤが形成される。

発光部ＯＬＥＤを構成するデバイス層の積層構造としては、上記の構成に限らず、陰極／発光層／画素電極、陰極／電子輸送層／発光層／画素電極、陰極／電子輸送層／発光層／正孔輸送層／画素電極などの構成であってもよい。つまり、正孔輸送層と電子輸送層は必ずしも必須ではなく、これらの層は任意に追加できる。正孔輸送層としては、トリフェニルアミン誘導体（ＴＰＤ）、ヒドラジン誘導体、アリールアミン誘導体などを用いることができる。電子輸送層としては、アルミキレート錯体（Ａｌｑ₃）、ジスチリルビフェニル誘導体（ＤＰＶＢｉ）、オキサジアゾール誘導体、ビスチリルアントラセン誘導体、ベンゾオキサゾールチオフェン誘導体、ペリレン類、チアゾール類などを用いることができる。また、発光層は有機材料に限らず、無機材料であってもよい。

バンク層１９の表面にはＩＴＯ層１８に通じる位置に精密なアライメント調整の下で開口された開口部ｈ４が陰極補助配線１６の延設方向において複数箇所に点在している。バンク層１９の上層に成膜された陰極１４はコンタクトホールｈ４を介してＩＴＯ層１８と導通し、さらに、ソースメタル層２２を介して陰極補助配線１６と導通している。このように、多層積層構造３０内に形成された陰極補助配線１６と陰極１４とを導通することで、陰極１４の電気抵抗値を下げることができ、画素１０に十分な電流を供給できるように構成されている。

本実施形態によれば、陰極１４の抵抗値を低減することが可能となり、各画素に供給される電流量の不均一に起因する輝度ムラの発生を低減することが可能となる。さらに、従来ではディスプレイパネルの額縁に陰極１４と陰極用電源配線とのコンタクト領域を設けていたが、本実施形態によれば、多層積層構造３０内で陰極１４とのコンタクトを確保できるため、狭額縁化が可能となり、デッドスペースの少ないディスプレイパネルを実現することができる。また、有機材料などから構成されるバンク層は耐熱性、耐薬品性に劣るため、バンク層上に陰極補助配線１６を形成することは困難であるが、ＦＥＴなどが形成されている基板１５上であれば、陰極補助配線１６などのメタル配線を容易に形成することができる。

尚、本実施形態では２行に１本の割合で陰極補助配線１６を形成したが、これに限らず、ｎ（ｎは３以上の整数）行に１本の割合にするなど、適当な分散密度で陰極補助配線１６を形成してもよい。また、陰極補助配線１６を形成する位置は、多層積層構造３０内の何れかの層に形成することができ、基板１５の表面上に限られるものではない。

［発明の実施の形態２］
図５は本発明の第２の実施形態を示す有機ＥＬディスプレイパネル１００の配線レイアウト図である。本実施形態においては、陰極補助配線１６を列方向に形成している点において、実施形態１と異なる。同図に示す例では、ＲＧＢ３画素で一つのピクセルを構成するものとすると、２ピクセルにつき３本の割合で陰極補助配線１６が列方向に等間隔に形成されている。また、陰極補助配線１６の両側には２本のデータ線Ｉ_datが形成されている。隣接する陰極補助配線１６同士の間の列には２本の電源供給線Ｖ_ddが一組として形成されており、１本の陰極補助配線１６と２本のデータ線Ｉ_datの合計線幅と、２本の電源供給線Ｖ_ddの合計線幅とがほぼ等しくなるようにレイアウトされている。これにより、同図に示す配線レイアウトは、任意の列に対して線対称となるように構成されている。一方、行方向には各行につき１本の走査線Ｖ_selが形成されており、走査線Ｖ_selとデータ線Ｉ_datの交差点にスイッチングトランジスタＴｒ１が形成されている。同トランジスタのソース端子の延在方向には駆動トランジスタＴｒ２のゲート端子が位置しており、駆動トランジスタＴｒ２のドレイン端子はコンタクトホールｈ１を介して画素電極１７と導通している。電圧供給線Ｖ_dd上には画素電極１７の長手方向に平行して保持容量Ｃが形成されている。

図６は図５のＢ−Ｂ'線断面図である。同図に示すように、基板１５上には走査線Ｖ_sel、層間絶縁膜２１、陰極補助配線１６、平坦化膜２０、ＩＴＯ層１８、及びバンク層１９が順次積層されてなる多層積層構造３０が形成されている。この多層積層構造３０は表示領域１１上に形成されているものである。多層積層構造３０の上層には陰極１４が成膜されている。層間絶縁膜２１は走査線Ｖ_selを陰極補助配線１６から電気的に分離するための絶縁膜であり、層間絶縁膜２１上には陰極補助配線１６がライン状に形成されている。陰極補助配線１６上に成膜された平坦化膜２０上には島状にパターニングされたＩＴＯ層１８が陰極補助配線１６の延設方向に沿って複数箇所に点在している。平坦化膜２０にはコンタクトホールｈ３が開口しており、ＩＴＯ層１８と陰極補助配線１６がコンタクトホールｈ３を通じて導通するよう構成されている。平坦膜２０の上層には感光性有機材料などからなるバンク層１９が形成され、画素電極１７の位置に合わせて長円形の開口部ｈ２が形成されている（図５参照）。開口部ｈ２には実施形態１と同様に発光部ＯＬＥＤが形成される。

一方、バンク層１９の表面にはＩＴＯ層１８に通じる位置に精密なアライメント調整の下で開口された開口部ｈ４が陰極補助配線１６の延設方向に沿って複数箇所に点在している。バンク層１９の上層に成膜された陰極１４はコンタクトホールｈ４を介してＩＴＯ層１８と導通し、さらに、陰極補助配線１６と導通している。このように、画素１０の列方向に沿ってライン状に複数形成された陰極補助配線１６と陰極１４を電気的に導通することで、画素１０に十分な電流を供給できるように構成されている。

本実施形態によれば、実施形態１と同様に、陰極１４の抵抗値を低減することが可能となり、各画素１０に供給される電流量の不均一に起因する輝度ムラの発生を低減することが可能となる。さらに、多層積層構造３０の内部で陰極補助配線１６と陰極１４とのコンタクトを確保できるため、狭額縁化が可能となり、デッドスペースの少ないディスプレイパネルを実現することができる。尚、本実施形態では２列に１本の割合で陰極補助配線１６を形成したが、これに限らず、ｎ（ｎは３以上の整数）列に１本の割合にするなど、適当な分散密度で陰極補助配線１６を形成してもよい。

［発明の実施の形態３］
図７は本発明の第３の実施形態を示す有機ＥＬディスプレイパネル１００の配線レイアウト図である。本実施形態においては、陰極補助配線１６を行方向及び列方向に形成している点において、実施形態１及び２と異なる。ここでは、行方向及び列方向に形成される陰極補助配線１６を便宜上区別するため、行方向に沿って形成される陰極補助配線１６を第１陰極補助配線１６−１とし、列方向に沿って形成される陰極補助配線１６を第２陰極補助配線１６−２とする。また、単に陰極補助配線１６というときは特に断りがない限り両者を含むものとする。同図に示す例では、ＲＧＢ３画素で一つのピクセルを構成するものとすると、２ピクセルにつき３本の割合で第２陰極補助配線１６−２が列方向に等間隔に形成されている。また、第２陰極補助配線１６−２の両側には２本のデータ線Ｉ_datが形成されている。隣接する第２陰極補助配線１６−２同士の間の列には２本の電源供給線Ｖ_ddが一組として形成されており、１本の第２陰極補助配線１６−２と２本のデータ線Ｉ_datの合計線幅と、２本の電源供給線Ｖ_ddの合計線幅とがほぼ等しくなるようにレイアウトされている。これにより、同図に示す配線レイアウトは、任意の列に対して線対称となるように構成されている。

一方、行方向には、２本の走査線Ｖ_selからなる一組の走査線と第１陰極補助配線１６−１とが交互にレイアウトされている。走査線Ｖ_selと第１陰極補助配線１６−１は各々同一レイヤにおいて、メタル配線を一括してパターニングすることにより得られ、第１陰極補助配線１６−１の線幅は、２本の走査線Ｖ_selの合計線幅とほぼ等しくなるように調整されている。かかる構成により、同図に示す配線レイアウトは、任意の行及び列に対して線対称となっている。

走査線Ｖ_selとデータ線Ｉ_datの交差点にはスイッチングトランジスタＴｒ１が形成されており、同トランジスタのソース端子の延在方向には駆動トランジスタＴｒ２のゲート端子が位置している。駆動トランジスタＴｒ２のドレイン端子はコンタクトホールｈ１を介して画素電極１７と導通している。電圧供給線Ｖ_dd上には画素電極１７の長手方向に平行して保持容量Ｃが形成されている。

図８は図７のＣ−Ｃ'線断面図である。同図に示すように、基板１５上には第１陰極補助配線１６−１、層間絶縁膜２１、平坦化膜２０、ソースメタル層２２、ＩＴＯ層１８、及びバンク層１９が順次積層されてなる多層積層構造３０が形成されている。この多層積層構造３０は表示領域１１上に形成されているものである。多層積層構造３０の上層には陰極１４が成膜されている。層間絶縁膜２１はデータ線Ｉ_dat及び電源供給線Ｖ_ddを第１陰極補助配線１６−１から電気的に分離するための絶縁膜である。データ線Ｉ_dat及び電源供給線Ｖ_ddと同一レイヤには第１陰極補助配線１６−１と直交する向きに第２陰極補助配線１６−２が形成されており、層間絶縁膜２１に開口されたコンタクトホールｈ６を介して両者は電気的に接続している。

また、層間絶縁膜２１上には第２陰極補助配線１６−２と同一レイヤにソースメタル層２２が第１陰極補助配線１６−１の延設方向に沿って複数箇所に島状に形成されている。ソースメタル層２２は層間絶縁膜２１に開口するコンタクトホールｈ５を介して第１陰極補助配線１６−１と導通している。また、平坦化膜２０上にはＩＴＯ層１８が第１陰極補助配線１６−１の延設方向に沿って島状に複数所点在するように形成されており、コンタクトホールｈ３を介してソースメタル層２２と導通している。平坦膜２０の上層には感光性有機材料などからなるバンク層１９が形成され、画素電極１７の位置に合わせて長円形の開口部ｈ２が形成されている（図７参照）。開口部ｈ２には実施形態１と同様に発光部ＯＬＥＤが形成される。バンク層１９の表面にはＩＴＯ層１８に通じる位置に精密なアライメント調整の下で開口されたコンタクトホールｈ４が第２陰極補助配線１６−２の延設方向に点在している。バンク層１９の上層に成膜された陰極１４は多層積層構造３０内部において、陰極補助配線１６と導通しており、陰極１４の抵抗値を低減することにより、画素１０に十分な電流を供給できるように構成されている。

図９は図７のＤ−Ｄ'線断面図である。同図に示すように、基板１５上には第１陰極補助配線１６−１、走査線Ｖ_sel、層間絶縁膜２１、第２陰極補助配線１６−２、平坦化膜２０、ＩＴＯ層１８、及びバンク層１９から成る多層積層構造３０が形成されている。第１陰極補助配線１６−１及び第２陰極補助配線１６−２は層間絶縁膜２１を間に挟んで互いに直交する向きに形成されており、層間絶縁膜２１に開口されたコンタクトホールｈ６を介して相互に導通している。第２陰極補助配線１６−２の上層に積層されている平坦化膜２０にはＩＴＯ層１８が第２陰極補助配線１６−２の延設方向に沿って島状に複数箇所点在して形成されている。平坦化膜２０にはコンタクトホールｈ３が開口しており、ＩＴＯ層１８と第２陰極補助配線１６−２が導通している。また、バンク層１９には第２陰極補助配線１６−２の延設方向に沿ってコンタクトホールｈ４が複数箇所点在して開口しており、陰極１４とＩＴＯ層１８とが導通している。このように、陰極１４は多層積層構造３０内部において、互いに直交する二方向に形成された陰極補助配線１６と導通することにより、陰極１４の抵抗値を大幅に下げ、画素１０に十分な電力を供給できるように構成されている。このため、画素１０に供給される電流量の不均一による輝度ムラの発生を低減し、優れた表示性能を実現できる。さらに、さらに、多層積層構造３０の内部で陰極補助配線１６と陰極１４とのコンタクトを確保できるため、狭額縁化が可能となり、デッドスペースの少ないディスプレイパネルを実現することができる。

［発明の実施の形態４］
図１０は本発明の電気光学装置を適用可能な電子機器の例を示す図である。同図（ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００を携帯電話２３０の表示部として利用可能である。同図（ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、ファインダーや表示部として利用可能である。同図（ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、表示装置として利用可能である。

同図（ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。同図（ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本発明の有機ＥＬディスプレイパネル１００を備えている。同図（ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本発明の有機ＥＬディスプレイパネル１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。

本発明の有機ＥＬディスプレイパネルの全体構成図である。 画素の主要回路構成図である。 本発明の第１実施形態に係わる配線レイアウトの説明図である。 図３のＡ−Ａ'線断面図である。 本発明の第２実施形態に係わる配線レイアウトの説明図である。 図５のＢ−Ｂ'線断面図である。 本発明の第３実施形態に係わる配線レイアウトの説明図である。 図７のＣ−Ｃ'線断面図である。 図７のＤ−Ｄ'線断面図である。 本発明の有機ＥＬディスプレイパネルの適用例を示す図である。

符号の説明

１０…画素 １１…画素領域 １２…走査線ドライバ １３…データ線ドライバ １４…陰極 １５…基板 １６…陰極補助配線 １６−１…第１陰極補助配線 １６−２…第２陰極補助配線 １７…画素電極 １８…ＩＴＯ層 １９…バンク層 ２０…平坦化膜 ２１…層間絶縁膜 ３０…多層積層構造 １００…有機ＥＬディスプレイパネル Ｔｒ１…スイッチングトランジスタ Ｔｒ２…駆動トランジスタ Ｃ…保持容量 ＯＬＥＤ…発光部 Ｖ_sel…走査線 Ｉ_dat…データ線 Ｖ_dd…電源供給線

Claims (21)

1. 基板上に複数の画素と、前記複数の画素にデータ信号を供給するために列方向に配置された複数のデータ線と、行方向に配置された複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチングトランジスタと、第１電極層からなる多層積層構造と、前記第１電極層の上方に設けられた第２電極層と、前記第１電極層と前記第２電極層の間に発光層を有する電気光学装置であって、
   前記第１電極層に電圧供給を行う第１電源線と、
   前記多層積層構造のいずれかの層からなり、前記第２電極層と電気的に接続された第２電源線と、を含み、
   前記画素を区切るバンク層が前記第１電極層上に配置されてなり、前記バンク層上に前記第２電極層が配置されてなり、
   前記第１電源線及び前記第２電源線は、ともに前記第１電極層と同層又は前記第１電極層より下層に設けられてなり、
   前記２電源線と前記第２電極層とは、前記バンク層を介して異なる層に形成され、前記第２電源線と前記第２電極層との接続位置は、前記第２電源線の延設方向に沿って複数箇所に点在していることを特徴とする電気光学装置。
2. 前記第１電源線と前記第２電源線の少なくとも一部は同一層に配置されている、請求項１に記載の電気光学装置。
3. 前記第２電極層は前記発光層に対して陰極として機能する、請求項１又は請求項２に記載の電気光学装置。
4. 前記第２電源線は陰極補助配線として機能する、請求項３に記載の電気光学装置。
5. 前記第２電極層は透光性を有する、請求項１乃至請求項４のうち何れか１項に記載の電気光学装置。
6. 前記第２電源線は、前記多層積層構造を構成する何れかの層において、所定の分散密度でライン状に形成されている、請求項１乃至請求項５のうち何れか１項に記載の電気光学装置。
7. 前記第２電源線は、前記行方向もしくは前記列方向に延設してなる、請求項１乃至請求項６のうち何れか１項に記載の電気光学装置。
8. 前記第２電源線は、前記行方向に延設してなり、前記接続位置は、隣り合う前記データ線の間であって、前記データ線とは重ならない、請求項１乃至請求項７のうち何れか１項に記載の電気光学装置。
9. 前記第２電源線の配列ピッチは略等間隔である、請求項７又は８に記載の電気光学装置。
10. 前記発光層はエレクトロルミネセンス素子を構成する、請求項１乃至請求項９のうち何れか１項に記載の電気光学装置。
11. 請求項１乃至請求項１０のうち何れか１項に記載の電気光学装置を備えた電子機器。
12. 電気光学素子を形成するためのマトリクス基板であり、
    基板上に複数の画素と、前記複数の画素にデータ信号を供給するために列方向に配置された複数のデータ線と、行方向に配置された複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチングトランジスタと、第１電極層からなる多層積層構造と、前記第１電極層の上方に設けられた第２電極層と、前記第１電極層と前記第２電極層の間に発光層を有するマトリクス基板であって、
    前記第１電極層に電圧供給を行う第１電源線と、
    前記多層積層構造のいずれかの層からなり、前記第２電極層と電気的に接続された第２電源線と、を含み、
    前記画素を区切るバンク層が前記第１電極層上に配置されてなり、前記バンク層上に前記第２電極層が配置されてなり、
    前記第１電源線及び前記第２電源線は、ともに前記第１電極層と同層又は前記第１電極層より下層に設けられてなり、
    前記２電源線と前記第２電極層とは、前記バンク層を介して異なる層に形成され、前記第２電源線と前記第２電極層との接続位置は、前記第２電源線の延設方向に沿って複数箇所に点在していることを特徴とするマトリクス基板。
13. 前記第１電源線と前記第２電源線の少なくとも一部は同一層に配置されている、請求項１２に記載のマトリクス基板。
14. 前記第２電極層は前記電気光学素子に対して陰極として機能する、請求項１２又は請求項１３に記載のマトリクス基板。
15. 前記第２電源線は陰極補助配線として機能する、請求項１４に記載のマトリクス基板。
16. 前記第２電極層は透光性を有する、請求項１２乃至請求項１５のうち何れか１項に記載のマトリクス基板。
17. 前記第２電源線は、前記多層積層構造を構成する何れかの層において、所定の分散密度でライン状に形成されている、請求項１２乃至請求項１６のうち何れか１項に記載の電マトリクス基板。
18. 前記第２電源線は、前記行方向もしくは前記列方向に延設してなる、請求項１２乃至請求項１７のうち何れか１項に記載のマトリクス基板。
19. 前記第２電源線は、前記行方向に延設してなり、前記接続位置は、隣り合う前記データ線の間であって、前記データ線とは重ならない、請求項１２乃至請求項１８のうち何れか１項に記載のマトリクス基板。
20. 前記第２電源線の配列ピッチは略等間隔である、請求項１８又は１９に記載のマトリクス基板。
21. 前記電気光学素子はエレクトロルミネセンス素子である、請求項１２乃至請求項２０のうち何れか１項に記載のマトリクス基板。

Images