[go: up one dir, main page]

JP2012014868A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2012014868A
JP2012014868A JP2010147859A JP2010147859A JP2012014868A JP 2012014868 A JP2012014868 A JP 2012014868A JP 2010147859 A JP2010147859 A JP 2010147859A JP 2010147859 A JP2010147859 A JP 2010147859A JP 2012014868 A JP2012014868 A JP 2012014868A
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
electrode layer
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010147859A
Other languages
English (en)
Inventor
Hiroshi Sagawa
裕志 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010147859A priority Critical patent/JP2012014868A/ja
Priority to US13/159,577 priority patent/US8399892B2/en
Priority to CN201110169870.8A priority patent/CN102332535B/zh
Publication of JP2012014868A publication Critical patent/JP2012014868A/ja
Priority to US13/782,130 priority patent/US8866133B2/en
Priority to US14/512,028 priority patent/US9401321B2/en
Priority to US15/190,556 priority patent/US9590024B2/en
Priority to US15/287,286 priority patent/US9929227B2/en
Priority to US15/794,641 priority patent/US10074712B2/en
Priority to US16/107,340 priority patent/US10672855B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】簡素な構成であり、かつ画像表示性能に優れた表示装置を提供する。
【解決手段】この表示装置は、基板１１上に、第１電極層１３と、発光層を含む有機層１４と、第２電極層１６とが各々順に積層されてなり、Ｘ方向およびＹ方向に配列された複数の有機発光素子１０と、これらの有機発光素子１０を駆動する複数の駆動素子Ｔｒ１およびＹ方向に延在する信号線１２０Ａを含む駆動回路と、Ｘ方向に隣り合う有機発光素子１０同士に挟まれた間隙領域ＶＺに配置され、凸部２４Ｔを有する素子分離絶縁層２４とを備える。信号線１２０Ａは、Ｚ方向において凸部２４Ｔと重なり合う重複領域ＤＺに配置されている。Ｘ方向に隣り合う第２電極層１６同士は、凸部２４Ｔによって互いに分離されている。これにより、信号線１２０Ａと、第１電極層１３および第２電極層１６との間における不要な寄生容量の形成が回避され、あるいは、その大きさが十分に低減される。
【選択図】図４

Description

本発明は、有機層を含む自発光型の発光素子を備えた表示装置に関する。
近年、液晶ディスプレイに代わる表示装置として、有機層を含む自発光型の有機発光素子を用いた有機ＥＬディスプレイが実用化されている。有機ＥＬディスプレイは、自発光型であるので、液晶などに比較して視野角が広く、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものである。
これまで有機発光素子については、共振器構造を導入し、発光色の色純度を向上させたり発光効率を高めたりするなど発光層で発生する光を制御することにより、表示性能を向上させる試みがなされている（例えば、特許文献１参照）。例えば図１４に示したように、基板と反対側の面（上面）から光を取り出すトップエミッション方式の有機発光素子Ｚ１０は、基板の上に、駆動トランジスタＺＴｒ１を介してアノード電極Ｚ１３と有機層Ｚ１４とカソード電極Ｚ１６とが順に積層された構造を採用し、アノード電極Ｚ１３とカソード電極Ｚ１６との間で有機層Ｚ１４からの光を多重反射させている。ここで、駆動トランジスタＺＴｒ１は、有機発光素子Ｚ１０の駆動を行うものであり、信号線Ｚ１２０Ａなどと共に画素駆動回路を構成している。なお、図１４において、Ｚ１１１は基板であり、Ｚ２１２は駆動トランジスタＺＴｒ１のゲート絶縁膜であり、Ｚ２１７は窒化ケイ素などからなる保護膜であり、Ｚ２１８はポリイミドなどからなる平坦化膜である。さらに、Ｚ１７は補助配線としての金属層であり、Ｚ２４は素子分離絶縁層であり、Ｚ１８は窒化ケイ素などからなる保護膜であり、Ｚ１９は透明材料からなる封止基板である。
国際公開第０１／３９５５４号パンフレット
ところで、一般的な有機ＥＬディスプレイでは、構成の簡素化および製造容易性の確保の観点から、カソード電極Ｚ１６は画像表示領域の全面に亘って広がるように形成されている。すなわち、カソード電極Ｚ１６は、画像表示領域においてマトリクス状に配置された全ての有機発光素子Ｚ１０に共通して設けられている。このため、カソード電極Ｚ１６の一部が信号線Ｚ１２０Ａと厚さ方向に重なり合うこととなり、不要な寄生容量Ｃｚが形成されてしまう（図１４参照）。信号線Ｚ１２０Ａは、外部の信号供給源からの輝度情報に応じた映像信号の信号電圧を供給する経路であるから、不要な寄生容量Ｃｚが形成されてしまうと信号遅延を招くこととなり、場合によっては映像信号に対応した正確な画像表示が困難となってしまう。
こうした問題を解消する方法として、信号線Ｚ１２０Ａとカソード電極Ｚ１６との厚さ方向の距離を大きくする（厚さ方向に遠ざける）方法も考えられるが、有機ＥＬディスプレイ全体のコンパクト化を妨げる要因となるので現実的ではない。
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡素な構成でありながら、より良好な画像表示性能を発揮し得る表示装置を提供することにある。
本発明の表示装置は、基板上に、第１電極層と発光層を含む有機層と第２電極層とが各々順に積層されてなり、互いに交差する第１および第２の方向に配列された複数の発光素子と、これら複数の発光素子を駆動する複数の駆動素子および第１の方向に延在する配線を含む駆動回路と、第２の方向に隣り合う発光素子同士に挟まれた間隙領域に配置され、凹部または凸部を有する絶縁層とを備える。配線は、間隙領域のうち、厚さ方向において絶縁層の凹部または凸部と重なり合う重複領域に配置されている。第２の方向に隣り合う発光素子における第２電極層同士は、絶縁層の凹部または凸部によって互いに分離されている。
本発明の表示装置では、発光素子を駆動する駆動回路に含まれる配線が、第２の方向において発光素子同士に挟まれた間隙領域のうち、厚さ方向において絶縁層の凹部または凸部と重なり合う重複領域に配置されている。そのうえ、第２電極層同士は、絶縁層の凹部または凸部によって第２の方向において互いに分離されている。このため、配線と、発光素子を構成する第１電極層および第２電極層との間において、不要な寄生容量の形成が回避され、あるいは、その大きさが十分に低減される。また、このような配線および第２電極層を備えた表示装置を製造する際の製造容易性も確保される。
本発明の表示装置によれば、隣り合う発光素子間の間隙領域に凹部または凸部を有する絶縁層を設け、それによって第２電極層同士を分離すると共に、発光素子を駆動する駆動回路に含まれる配線を間隙領域に配置するようにした。こうすることにより、厚さ方向において配線と第１電極層および第２電極層との対向部分が存在しなくなるので、不要な寄生容量の形成を回避し、あるいは、その大きさを十分に低減することができる。その結果、意図しない信号遅延の発生を抑制し、所定の映像信号に対応した正確な画像表示を実現することが可能となる。
本発明の一実施の形態に係る表示装置の構成を表す図である。 図１に示した画素駆動回路の一例を表す図である。 図１に示した表示領域の構成を表す平面図である。 図１に示した表示領域の構成を表す断面図である。 図４に示した画素駆動回路形成層の構成を表す平面図である。 図５に示した有機層を拡大して表す断面図である。 図４に示した素子分離絶縁層の凸部の一構成例を拡大して表す断面図である。 図４に示した素子分離絶縁層の凸部の他の構成例を拡大して表す断面図である。 図１の基板上に設けられた第２電極層およびその周辺の配線パターンの平面形状を表す概略図である。 図３に示した接続部の断面を拡大して表す断面図である。 第１の変形例としての表示装置の要部構成を表す断面図である。 第２の変形例としての表示装置の要部構成を表す断面図である。 第３の変形例としての表示装置の要部構成を表す断面図である。 従来の表示装置の構成を表す断面図である。
以下、本発明を実施するための形態（以下、実施の形態という。）について、図面を参照して詳細に説明する。
図１は、本発明における一実施の形態に係る有機発光素子を用いた表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられる。この表示装置は、基板１１１の上に表示領域１１０が形成されたものである。基板１１１上の表示領域１１０の周辺には、例えば映像表示用のドライバである信号線駆動回路１２０、走査線駆動回路１３０および電源供給線駆動回路１４０が形成されている。
表示領域１１０には、マトリクス状に二次元配置された複数の有機発光素子１０（１０Ｒ，１０Ｇ，１０Ｂ）と、それらを駆動するための画素駆動回路１５０とが形成されている。画素駆動回路１５０において、列方向（Ｙ方向）には複数の信号線１２０Ａ（１２０Ａ１，１２０Ａ２，・・・，１２０Ａｍ，・・・）が配置され、行方向（Ｘ方向）には複数の走査線１３０Ａ（１３０Ａ１，・・・，１３０Ａｎ，・・・）および複数の電源供給線１４０Ａ（１４０Ａ１，・・・，１４０Ａｎ，・・・）が配置されている。各信号線１２０Ａと各走査線１３０Ａとの各交差点に、有機発光素子１０Ｒ，１０Ｇ，１０Ｂのいずれか一つが対応して設けられている。各信号線１２０Ａは信号線駆動回路１２０に接続され、各走査線１３０Ａは走査線駆動回路１３０に接続され、各電源供給線１４０Ａは電源供給線駆動回路１４０に接続されている。
信号線駆動回路１２０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧を、信号線１２０Ａを介して選択された有機発光素子１０Ｒ，１０Ｇ，１０Ｂに供給するものである。
走査線駆動回路１３０は、入力されるクロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタなどによって構成されている。走査線駆動回路１３０は、各有機発光素子１０Ｒ，１０Ｇ，１０Ｂへの映像信号の書き込みに際し行単位でそれらを走査し、各走査線１３０Ａに走査信号を順次供給するものである。
電源供給線駆動回路１４０は、入力されるクロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタなどによって構成されている。電源供給線駆動回路１４０は、走査線駆動回路１３０による行単位の走査と同期して、各電源供給線１４０Ａに対し互いに異なる第１電位および第２電位のいずれかを適宜供給する。これにより、後述する駆動トランジスタＴｒ１の導通状態または非導通状態の選択が行われる。
画素駆動回路１５０は、基板１１１と有機発光素子１０との間の階層（後述の画素駆動回路形成層１１２）に設けられている。図２に、画素駆動回路１５０の一構成例を表す。図２に示したように、画素駆動回路１５０は、駆動トランジスタＴｒ１および書込トランジスタＴｒ２と、その間のキャパシタ（保持容量）Ｃｓと、有機発光素子１０とを有するアクティブ型の駆動回路である。有機発光素子１０は、電源供給線１４０Ａおよび共通電源供給線（ＧＮＤ）の間において駆動トランジスタＴｒ１と直列に接続されている。駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、一般的な薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成され、その構成は例えば逆スタガー構造（いわゆるボトムゲート型）でもよいしスタガー構造（トップゲート型）でもよく特に限定されない。
書込トランジスタＴｒ２は、例えばドレイン電極が信号線１２０Ａと接続されており、信号線駆動回路１２０からの映像信号が供給されるようになっている。また、書込トランジスタＴｒ２のゲート電極は走査線１３０Ａと接続されており、走査線駆動回路１３０からの走査信号が供給されるようになっている。さらに、書込トランジスタＴｒ２のソース電極は、駆動トランジスタＴｒ１のゲート電極と接続されている。
駆動トランジスタＴｒ１は、例えばドレイン電極が電源供給線１４０Ａと接続されており、電源供給線駆動回路１４０による第１電位または第２電位のいずれかに設定される。駆動トランジスタＴｒ１のソース電極は、有機発光素子１０と接続されている。
保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート電極（書込トランジスタＴｒ２のソース電極）と、駆動トランジスタＴｒ１のソース電極との間に形成されるものである。
図３に、ＸＹ平面に広がる表示領域１１０の一構成例を表す。ここでは、第２電極層１６、保護膜１８および封止基板１９（いずれも後出）を取り去った状態の表示領域１１０を、上方から眺めた平面構成を表す。表示領域１１０には、複数の有機発光素子１０が、全体としてマトリックス状に順に配列されている。より詳細には、補助配線層としての金属層１７が格子状に設けられており、それによって区画された各領域に有機発光素子１０Ｒ，１０Ｇ，１０Ｂが１つずつ配置されている。有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、素子分離絶縁層２４によって輪郭が規定された発光領域２０を含んでいる。図３において、発光領域２０を取り囲む矩形の破線は、有機発光素子１０に含まれる第１電極層１３（後出）を表している。有機発光素子１０Ｒは赤色光を発し、有機発光素子１０Ｇは緑色光を発し、有機発光素子１０Ｂは青色光を発する。ここでは、同色光を発する有機発光素子１０をＹ方向に一列に並べ、それをＸ方向に順に繰り返し配置するようにしている。したがって、Ｘ方向において隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
Ｘ方向において有機発光素子１０同士に挟まれた複数の間隙領域ＶＺには、Ｙ方向へ延在する信号線１２０Ａ（図３では示さず）が設けられている。また、図３に示したように、素子分離絶縁層２４には、Ｙ方向に隣り合う有機発光素子同士の間の金属層１７と重なる領域の一部にいくつかの開口２４Ｋが設けられている。この開口２４Ｋに囲まれた領域では、金属層１７と有機発光素子１０の第２電極層１６との接続を図るための接続部２１が構成される。なお、Ｘ方向およびＹ方向に並ぶ有機発光素子１０の数は任意に設定されるものであり、図３に示した数に限定されるものではない。また、１つの画素を４以上の有機発光素子によって構成してもよいし、白色光を発する有機発光素子をさらに設けるようにしてもよい。
図４は、表示領域１１０における、図３に示したＩＶ−ＩＶ線に沿ったＸＺ断面の概略構成を示すものである。図４に示したように、表示領域１１０では、基板１１１に画素駆動回路形成層１１２が設けられてなる基体１１の上に、有機発光素子１０を含む発光素子形成層１２が形成されている。有機発光素子１０の上には、保護膜１８と封止基板１９とが順に設けられている。有機発光素子１０は、基板１１１の側から、アノード電極としての第１電極層１３、発光層１４Ｃ（後出）を含む有機層１４、およびカソード電極としての第２電極層１６が各々順に積層されたものである。有機層１４および第１電極層１３は、素子分離絶縁層２４によって有機発光素子１０ごとに分離されている。一方、第２電極層１６は、全ての有機発光素子１０に共通して設けられている。金属層１７は、開口２４Ｋに対応した領域を除き、素子分離絶縁層２４によって埋設されている。
素子分離絶縁層２４は、隣り合う有機発光素子１０における第１電極層１３および有機層１４同士の隙間を埋めるように設けられている。素子分離絶縁層２４は、例えばポリイミドなどの有機材料からなり、第１電極層１３と、第２電極層１６および金属層１７との絶縁性を確保すると共に、有機発光素子１０の発光領域２０を正確に画定するものでもある。
有機発光素子１０を覆う保護膜１８は、窒化ケイ素（ＳｉＮx ）などの絶縁材料からなる。また、その上に設けられた封止基板１９は、保護膜１８や接着層（図示せず）などと共に有機発光素子１０を封止するものであり、発光層１４Ｃにおいて発生した光を透過する透明なガラスなどの材料により構成されている。
次に、図４に加えて図５および図６を参照して、基体１１および有機発光素子１０の詳細な構成について説明する。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、互いに有機層１４の構成が一部異なることを除き、他は共通の構成であるので、以下では、まとめて説明する。
図５は、一の有機発光素子１０における、画素駆動回路形成層１１２に設けられた画素駆動回路１５０の平面構成を表す概略図である。なお、図４は、図５に示したＩＶ−ＩＶ線に沿った断面に相当する。また、図６は図４に示した有機層１４の断面の一部を拡大して表したものである。
基体１１は、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板１１１に、画素駆動回路１５０を含む画素駆動回路形成層１１２が設けられたものである。基板１１１の表面には、第１階層の金属層として、駆動トランジスタＴｒ１のゲート電極である金属層２１１Ｇと、書込トランジスタＴｒ２のゲート電極である金属層２２１Ｇと、信号線１２０Ａの一部（図５）とがそれぞれ設けられている。これら金属層２１１Ｇ，２２１Ｇおよび信号線１２０Ａは、窒化ケイ素や酸化ケイ素などからなるゲート絶縁膜２１２によって覆われている。
駆動トランジスタＴｒ１において、ゲート絶縁膜２１２上の、金属層２１１Ｇに対応する領域の一部には、アモルファスシリコンなどの半導体薄膜からなるチャネル層２１３が設けられている。チャネル層２１３上には、その中心領域であるチャネル領域２１３Ｒを占めるように絶縁性のチャネル保護膜２１４が設けられており、その両側の領域には、ｎ型アモルファスシリコンなどのｎ型半導体薄膜からなるドレイン電極２１５Ｄおよびソース電極２１５Ｓが設けられている。これらドレイン電極２１５Ｄおよびソース電極２１５Ｓは、チャネル保護膜２１４によって互いに分離されており、それらの端面がチャネル領域２１３Ｒを挟んで互いに離間している。さらに、ドレイン電極２１５Ｄおよびソース電極２１５Ｓをそれぞれ覆うように、第２階層の金属層として、ドレイン配線としての金属層２１６Ｄおよびソース配線としての金属層２１６Ｓが設けられている。金属層２１６Ｄおよび金属層２１６Ｓは、例えばチタン（Ｔｉ）層、アルミニウム（Ａｌ）層、およびチタン層を順に積層した構造を有するものである。書込トランジスタＴｒ２においても、駆動トランジスタＴｒ１と同様の構成となっている。なお、図５では、第１階層の金属層としての金属層２２１Ｇと、第２階層の金属層としての金属層２２６Ｄ（ドレイン配線）および金属層２２６Ｓ（ソース配線）とを、書込トランジスタＴｒ２の構成要素として記載している。
第２階層の金属層としては、上記の金属層２１６Ｄ，２２６Ｄおよび金属層２１６Ｓ，２２６Ｓのほか、走査線１３０Ａおよび電源供給線１４０Ａが設けられている。なお、ここでは、逆スタガー構造（いわゆるボトムゲート型）の駆動トランジスタＴｒ１および書込トランジスタＴｒ２について説明したが、スタガー構造（いわゆるトップゲート型）のものであってもよい。また、信号線１２０Ａについては、走査線１３０Ａおよび電源供給線１４０Ａとの交差点以外の領域では第２階層の金属層として設けるようにしている。
画素駆動回路１５０は、窒化ケイ素などからなる保護膜（パッシベーション膜）２１７によって全体的に覆われており、その上には、さらに絶縁性の平坦化膜２１８が設けられている。平坦化膜２１８は、その表面が極めて高い平坦性を有するものであることが望まれる。また、平坦化膜２１８および保護膜２１７の一部領域には、微細な接続孔１２４が設けられている（図５参照）。平坦化膜２１８は、特に保護膜２１７に比べて厚みが大きいので、例えばポリイミド等の有機材料など、パターン精度が良い材料により構成されていることが好ましい。接続孔１２４には第１電極層１３が充填されており、駆動トランジスタＴｒ１のソース配線を構成する金属層２１６Ｓとの導通がなされている。
平坦化膜２１８の上に形成された第１電極層１３は、反射層としての機能も兼ねており、できるだけ高い反射率を有する材料によって構成することが発光効率を高める上で望ましい。そのため、第１電極層１３は、アルミニウム（Ａｌ）やアルミニウムネオジウム合金（ＡｌＮｄ）などの高反射率材料によって構成される。なお、アルミニウムは、素子分離絶縁層２４の開口２４Ｋを形成する際の現像処理に用いる現像液に対し、耐性が低く腐食しやすい。これに対し、ＡｌＮｄは、現像液に対して耐性が高く腐食しにくい。したがって、第１電極層１３は、ＡｌＮｄからなる単層構造、もしくは、アルミニウム層とＡｌＮｄとの２層構造「Ａｌ層（下層）＼ＡｌＮｄ層（上層）」とするとよい。特に、Ａｌ層（下層）＼ＡｌＮｄ層（上層）の２層構造の場合、単層のＡｌＮｄ層と比べて低抵抗となるので好ましい。第１電極層１３は、全体の厚みが例えば１００ｎｍ以上１０００ｎｍ以下である。さらに、第１電極層１３を２層構造とし、そのうちの上層（有機層１４と接する層）を上記の高反射率材料によって構成し、下層（平坦化膜２１８と接する層）をモリブデン（Ｍｏ）やその化合物（合金）などの、低反射率材料によって構成するようにしてもよい。このように、駆動トランジスタＴｒ１や書込トランジスタＴｒ２が設けられた画素駆動回路形成層１１２と接する面に光吸収率の高い層を設けることにより、外光や有機発光素子１０から洩れた光などの不要光を吸収することができるからである。なお、第１電極層１３は、上述したように、平坦化膜２１８の表面を覆うと共に接続孔１２４を充填するように形成されている。
有機層１４は、素子分離絶縁層２４によって画定された発光領域２０に全面に亘って隙間無く形成されている。有機層１４は、例えば図６に示したように、第１電極層１３の側から正孔注入層１４Ａ、正孔輸送層１４Ｂ、発光層１４Ｃ、電子輸送層１４Ｄが順に積層された構成を有する。但し、発光層１４Ｃ以外の層は、必要に応じて設ければよい。
正孔注入層１４Ａは、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層１４Ｂは、発光層１４Ｃへの正孔輸送効率を高めるためのものである。発光層１４Ｃは、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層１４Ｄは、発光層１４Ｃへの電子輸送効率を高めるためのものである。なお、電子輸送層１４Ｄと第２電極層１６との間には、ＬｉＦ，Ｌｉ2 Ｏなどよりなる電子注入層（図示せず）を設けてもよい。
また、有機層１４は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっている。有機発光素子１０Ｒの正孔注入層１４Ａは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、４，４’，４”−トリス（３−メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）あるいは４，４’，４”−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン（２−ＴＮＡＴＡ）により構成されている。有機発光素子１０Ｒの正孔輸送層１４Ｂは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、ビス［（Ｎ−ナフチル）−Ｎ−フェニル］ベンジジン（α−ＮＰＤ）により構成されている。有機発光素子１０Ｒの発光層１４Ｃは、例えば、厚みが１０ｎｍ以上１００ｎｍ以下であり、８−キノリノールアルミニウム錯体（Ａｌｑ3 ）に２，６−ビス［４−［Ｎ−（４−メトキシフェニル）−Ｎ−フェニル］アミノスチリル］ナフタレン−１，５−ジカルボニトリル（ＢＳＮ−ＢＣＮ）を４０体積％混合したものにより構成されている。有機発光素子１０Ｒの電子輸送層１４Ｄは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、Ａｌｑ3 により構成されている。
有機発光素子１０Ｇの正孔注入層１４Ａは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、ｍ−ＭＴＤＡＴＡあるいは２−ＴＮＡＴＡにより構成されている。有機発光素子１０Ｇの正孔輸送層１４Ｂは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、α−ＮＰＤにより構成されている。有機発光素子１０Ｇの発光層１４Ｃは、例えば、厚みが１０ｎｍ以上１００ｎｍ以下であり、Ａｌｑ3 にクマリン６（Ｃｏｕｍａｒｉｎ６）を３体積％混合したものにより構成されている。有機発光素子１０Ｇの電子輸送層１４Ｄは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、Ａｌｑ3 により構成されている。
有機発光素子１０Ｂの正孔注入層１４Ａは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、ｍ−ＭＴＤＡＴＡあるいは２−ＴＮＡＴＡにより構成されている。有機発光素子１０Ｂの正孔輸送層１４Ｂは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、α−ＮＰＤにより構成されている。有機発光素子１０Ｂの発光層１４Ｃは、例えば、厚みが１０ｎｍ以上１００ｎｍ以下であり、スピロ６Φ（ｓｐｉｒｏ６Φ）により構成されている。有機発光素子１０Ｂの電子輸送層１４Ｄは、例えば、厚みが５ｎｍ以上３００ｎｍ以下であり、Ａｌｑ3 により構成されている。
第２電極層１６は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。第２電極層１６は、例えば全ての有機発光素子１０Ｒ，１０Ｇ，１０Ｂに共通に設けられており、各有機発光素子１０Ｒ，１０Ｇ，１０Ｂの第１電極層１３と対向配置されている。さらに第２電極層１６は、有機層１４のみならず、素子分離絶縁層２４をも覆うように形成されている。
図４に示したように、素子分離絶縁層２４は、間隙領域ＶＺにおいて凸部２４Ｔを有している。間隙領域ＶＺとは、上述したように、互いに異なる色光を発光する有機発光素子１０の並び方向であるＸ方向において隣り合う有機発光素子１０同士に挟まれた領域である。
図７に、図４に示した凸部２４Ｔの近傍を拡大して表す。信号線１２０Ａは、間隙領域ＶＺのうち、厚さ方向（Ｚ方向）において素子分離絶縁層２４の凸部２４Ｔと重なり合う重複領域ＤＺに配置されている。また、Ｘ方向において隣り合う有機発光素子１０における第２電極層１６同士は、素子分離絶縁層２４の凸部２４Ｔによって互いに分離されている。凸部２４Ｔは、その上面２４ＴＳと側壁２４ＷＳとのなす角α，βのうちの少なくとも一方が９０°以下（好ましくは９０°未満）となっている。具体的には例えば図７のように矩形の断面形状を有し、あるいは例えば図８に示した他の構成例のように逆台形の断面形状を有している。このような凸部２４Ｔの存在により、例えば蒸着法により、第２電極層１６の構成材料を表示領域１１０の全体に亘って一括して堆積させた場合であっても、隣り合う有機発光素子１０における第２電極層１６同士が必然的に分離されることとなる。エッジ２４ＥＧにおける角度α，βが９０°以下であることからその近傍には被蒸着材料が堆積しづらく、結果的に発光領域２０に設けられた第２電極層１６と、凸部２４Ｔの上面ＴＳを覆う金属層１６Ｚとがエッジ２４ＥＧにおいて途切れるからである。特に凸部２４Ｔが図８のように逆台形の断面形状を有する場合に、より確実に第２電極層１６同士が分断される。
このように第２電極層１６は、重複領域ＤＺにおいて分断されているので、その平面形状は、ここではＹ方向を長手方向とする短冊形状となっている（図９参照）。図９は、基板１１１上に設けられた第２電極層１６およびその周辺の配線パターンの平面形状を表す概略図である。図９に示したように、この表示装置では、複数の第２電極層１６が各々表示領域１１０を貫くようにＹ方向へ延在すると共に互いにＸ方向に並んでいる。さらに、複数の第２電極層１６の両端は、それぞれ共通の配線パターンに接続されており、パッドＰ１〜Ｐ４を介して共通電源供給線ＧＮＤ（図２参照）と接続されている。
図１０に、図３に示した接続部２１近傍の断面を拡大して表す。金属層１７は、第１電極層１３と同様に平坦化膜２１８の表面に形成されており、主たる電極としての第２電極層１６における電圧降下を補う補助配線として機能するものである。すでに述べたように、金属層１７は、開口２４Ｋの領域内の接続部２１において第２電極層１６によって覆われており、第２電極層１６と電気的に接続された状態となっている（図１０参照）。また、図４，図７および図８に示したように、間隙領域ＶＺにおける金属層１７は、間隙領域ＶＺのうちの重複領域ＤＺ以外の領域に設けられ、信号線１２０Ａと平行に延在している。
この金属層１７が存在しない場合、電源（図示せず）から個々の有機発光素子１０Ｒ，１０Ｇ，１０Ｂまでの距離に応じた電圧降下により、共通電源供給線ＧＮＤ（図２参照）と接続された第２電極層１６の電位が各有機発光素子１０Ｒ，１０Ｇ，１０Ｂ間で一定とならず、顕著なばらつきを生じ易い。このような第２電極層１６の電位のばらつきは、表示領域１１０における輝度むらの原因となるので好ましくない。金属層１７は、表示装置が大画面化した場合であっても電源から第２電極層１６に至るまでの電圧降下を最小限度に抑え、このような輝度むらの発生を抑制するように機能する。
この表示装置は、例えば次のようにして製造することができる。以下、図４〜図７などを参照して、本実施の形態の表示装置の製造方法について説明する。
まず、上述した材料よりなる基板１１１の上に、駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２を含む画素駆動回路１５０を形成する。具体的には、まず、基板１１１上に例えばスパッタリングにより金属膜を形成する。そののち、例えばフォトリソグラフィ法やドライエッチング、あるいはウェットエッチングによりその金属膜をパターニングすることで、基板１１１上に金属層２１１Ｇ，２２１Ｇと、信号線１２０Ａの一部とを形成する。次いで、全面をゲート絶縁膜２１２によって覆う。さらに、ゲート絶縁膜２１２の上に、チャネル層、チャネル保護膜、ドレイン電極およびソース電極、ならびに、金属層２１６Ｄ，２２６Ｄおよび金属層２１６Ｓ，２２６Ｓを順に、所定形状に形成する。ここで、金属層２１６Ｄ，２２６Ｄおよび金属層２１６Ｓ，２２６Ｓの形成と併せて、信号線１２０Ａの一部、走査線１３０Ａおよび電源供給線１４０Ａを第２の金属層として各々形成する。その際、金属層２２１Ｇと走査線１３０Ａとを接続する接続部、金属層２２６Ｄと信号線１２０Ａとを接続する接続部、金属層２２６Ｓと金属層２１１Ｇとを接続する接続部を予め形成しておく。そののち、全体を保護膜２１７で覆うことにより、画素駆動回路１５０を完成させる。その際、保護膜２１７における金属層２１６Ｓ上の所定位置に、ドライエッチングなどにより開口を形成しておく。
画素駆動回路１５０を形成したのち、スピンコート法などにより、例えばポリイミドを主成分とする感光性樹脂を全面に亘って塗布する。次に、その感光性樹脂に対しフォトリソグラフィ処理を施すことにより、接続孔１２４を有する平坦化膜２１８を形成する。具体的には、例えば所定位置に開口を有するマスクを用いた選択的な露光および現像により、保護膜２１７に設けられた開口と連通する接続孔１２４を形成する。そののち、平坦化膜２１８を必要に応じて焼成してもよい。これにより画素駆動回路形成層１１２を得る。
さらに、上述した所定の材料よりなる第１電極層１３および金属層１７を形成する。具体的には、例えばスパッタリングによって上述の材料からなる金属膜を全面成膜したのち、その積層膜上に所定のマスクを用いて所定形状のレジストパターン（図示せず）を形成する。さらにそのレジストパターンをマスクとして用い、金属膜の選択的なエッチングを行う。その際、第１電極層１３については、平坦化膜２１８の表面を覆うと共に接続孔１２４を充填するように形成する。また、金属層１７については、平坦化膜２１８の表面に、第１電極層１３の周囲を取り囲み、かつ、信号線１２０Ａと重ならないように形成する。金属層１７は、第１電極層１３と同種の材料を用いて、第１電極層１３と共に一括して形成することが望ましい。
こののち、隣り合う第１電極層１３同士の隙間を充填し、かつ、金属層１７を覆うように素子分離絶縁層２４を形成する。その際、所定位置に開口２４Ｋを設けるようにする。さらに、信号線１２０Ａと重なり合う重複領域ＤＺに、Ｙ方向へ延在する凸部２４Ｔを形成する。凸部２４Ｔは、例えばハーフトーンマスクを用いた露光処理により形成する。あるいは、多重露光処理を行うことにより、凸部２４Ｔを形成してもよい。
次いで、第１電極層１３のうち、露出している部分を完全に覆うように上述した所定の材料および厚みの正孔注入層１４Ａ、正孔輸送層１４Ｂ、発光層１４Ｃ、電子輸送層１４Ｄを、例えば蒸着法によって順に積層することで有機層１４を形成する。さらに、有機層１４を挟んで第１電極層１３と対向するように覆い、かつ、接続部２１において金属層１７を覆うように全面に亘って第２電極層１６を形成することで有機発光素子１０を完成させる。その際、凸部２４Ｔのエッジ２４ＥＧによってＸ方向において分断されるように第２電極層１６の厚さを調整する。
こののち、全体を覆うように、上述した材料よりなる保護膜１８を形成する。最後に、保護膜１８の上に、接着層を形成し、この接着層を間にして封止基板１９を貼り合わせる。以上により、表示装置が完成する。
このようにして得られた表示装置では、各画素に対して走査線駆動回路１３０から書込トランジスタＴｒ２のゲート電極（金属層２２１Ｇ）を介して走査信号が供給されると共に、信号線駆動回路１２０から画像信号が書き込みトランジスタＴｒ２を介して保持容量Ｃｓに保持される。その一方で、電源供給線駆動回路１４０が、走査線駆動回路１３０による行単位の走査と同期して、各電源供給線１４０Ａに対し第２電位よりも高い第１電位を供給する。これにより駆動トランジスタＴｒ１の導通状態が選択され、各有機発光素子１０Ｒ，１０Ｇ，１０Ｂに駆動電流Ｉｄが注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、第１電極層１３と第２電極層１６との間で多重反射し、第２電極層１６、保護膜１８および封止基板１９を透過して取り出される。
以上、説明したように、本実施の形態では、Ｘ方向に隣り合う第２電極層１６同士が、間隙領域ＶＺにおいて素子分離絶縁層２４の凸部２４Ｔによって互いに分離されている。そのうえ、有機発光素子１０を駆動する画素駆動回路１５０に含まれる信号線１２０Ａが、間隙領域ＶＺのうち、厚さ方向（Ｚ方向）において凸部２４Ｔと重なり合う重複領域ＤＺに配置されてＹ方向に延在している。このため、信号線１２０Ａと、有機発光素子１０を構成する第１電極層１３および第２電極層１６との間に、不要な寄生容量が形成されるのを回避することができ、あるいは、その大きさを十分に低減することができる。その結果、意図しない信号遅延の発生を抑制し、所定の映像信号に対応した正確な画像表示を実現することが可能となる。
また、本実施の形態では、Ｙ方向に延在すると共にＸ方向に並ぶ複数の第２電極層１６は、素子分離絶縁層２４に予め凸部２４Ｔを形成しておき、表示領域１１０の全体を覆うように所定材料を堆積させることにより、自ずと形成されるものである。したがって、高精度のパターニング処理を要することなく、信号線１２０Ａと重なり合わない領域（重複領域ＤＺ以外の領域）に第２電極層１６を適切かつ容易に配置することができる。
なお、スリット状の開口を有するメタルマスクを用いて上記の短冊状の第２電極層１６を複数形成する方法も考えられる。しかしながら、第２電極層１６の幅が狭小であることから、（スリット幅は２０μｍ程度が限度であるため）それに対応可能なメタルマスク自体の作製が困難である。仮に、そのようなメタルマスクを作製できたとしても、その強度が不足する懸念がある。さらに、メタルマスクのアライメント精度にも限界がある。これに対し、本実施の形態では、素子分離絶縁層２４における凸部２４Ｔの形成を、例えばハーフトーンマスクを用いた露光や多重露光により実施することができる。このため、凸部２４Ｔを形成するにあたって高精度の位置制御は要求されない。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、素子分離絶縁層２４のうちの重複領域ＤＺに凸部２４Ｔを設けることにより、隣り合う第２電極層１６を分離するようにしたが、本発明はこれに限定されるものではない。例えば図１１および図１２の第１および第２の変形例のように、重複領域ＤＺに凹部２４Ｇ１，２４Ｇ２を設けるようにしてもよい。あるいは、図１３に示した第３の変形例のように、重複領域ＤＺにおける素子分離絶縁層２４に凹部２４Ｇ３および凸部２４Ｔ１，２４Ｔ２の双方を設けるようにしてもよい。いずれの場合であっても上記実施の形態と同様の効果が得られる。
また、上記実施の形態では、同色光を発光する有機発光素子１０の並び方向（Ｙ方向）に延在する信号線１２０Ａと、第２電極層１６との重なりを回避するようにしたが、本発明はこれに限定されるものではない。例えばＸ方向に延在する走査線１３０Ａおよび電源供給線１４０Ａと、第２電極層１６との重なりを回避するようにしてもよい。その場合には、素子分離絶縁層のうち、走査線１３０Ａおよび電源供給線１４０Ａと重なる重複領域にＸ方向に延在する凹部または凸部を形成すればよい。但し、信号線１２０Ａと第２電極層１６との重なりを回避することにより、特に以下のような技術上の利点が得られる。一般に、共通の第２電極層１６（カソード電極）に対し、それと厚さ方向に重なり合うように複数の信号線１２０Ａが設けられた場合、信号線１２０Ａと第２電極層１６との間の寄生容量にばらつきが存在することが多い。この場合、互いに異なる大きさの寄生容量（信号線１２０Ａと第２電極層１６との間の寄生容量）が隣り合うこととなる。このような寄生容量のばらつきは、各有機発光素子１０の輝度のばらつきの原因となる。そこで、信号線１２０Ａと第２電極層１６との重なりを回避すれば、それらの間における寄生容量の発生を回避することができ、その結果、信号線１２０Ａへの印加電圧を制御することにより、正確な諧調表現を行うことができる。
また、本発明は、上記実施の形態において説明した各層の材料や積層順序、あるいは成膜方法などに限定されるものではない。例えば、上記実施の形態においては、第１電極層１３をアノード、第２電極層１６をカソードとする場合について説明したが、第１電極層１３をカソード、第２電極層１６をアノードとしてもよい。さらに、上記実施の形態では、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層をさらに備えていてもよい。例えば、第１電極層１３と有機層１４との間に、酸化クロム（ＩＩＩ）（Ｃｒ2 Ｏ3 ），ＩＴＯ（Indium-Tin Oxide：インジウム（Ｉｎ）およびスズ（Ｓｎ）の酸化物混合膜）などからなる正孔注入用薄膜層を備えていてもよい。
加えてまた、上記実施の形態では、第２電極層１６が半透過性反射層により構成されている場合について説明したが、第２電極層１６は、半透過性反射層と透明電極とが第１電極層１３の側から順に積層された構造としてもよい。この透明電極は、半透過性反射層の電気抵抗を下げるためのものであり、発光層で発生した光に対して十分な透光性を有する導電性材料により構成されている。透明電極を構成する材料としては、例えば、ＩＴＯまたはインジウムと亜鉛（Ｚｎ）と酸素とを含む化合物が好ましい。室温で成膜しても良好な導電性を得ることができるからである。透明電極の厚みは、例えば３０ｎｍ以上１０００ｎｍ以下とすることができる。また、この場合、半透過性反射層を一方の端部とし、透明電極を挟んで半透過性電極に対向する位置に他方の端部を設け、透明電極を共振部とする共振器構造を形成するようにしてもよい。さらに、そのような共振器構造を設けた上で、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを保護膜１８で覆うようにし、この保護膜１８を、透明電極を構成する材料と同程度の屈折率を有する材料により構成すれば、保護膜１８を共振部の一部とすることができ、好ましい。
加えてまた、上記各実施の形態では、アクティブマトリクス型の表示装置の場合について説明したが、本発明はパッシブマトリクス型の表示装置への適用も可能である。更にまた、アクティブマトリクス駆動のための画素駆動回路の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素駆動回路の変更に応じて、上述した信号線駆動回路１２０や走査線駆動回路１３０のほかに、必要な駆動回路を追加してもよい。
１０（１０Ｒ，１０Ｇ，１０Ｂ）…有機発光素子、１１…基体、１１１…基板、１１２…画素駆動回路形成層、１２…発光素子形成層、１３…第１電極層、１３１…第１導電層、１３２…第２導電層、１４…有機層、１４Ａ…正孔注入層、１４Ｂ…正孔輸送層、１４Ｃ…発光層、１４Ｄ…電子輸送層、１６…第２電極層、１７…金属層、１８…保護膜、１９…封止基板、２０…発光領域、２１…接続部、２４…素子分離絶縁層、２４Ｋ…開口、２４Ｔ…凸部、２４Ｇ…凹部、１２４…接続孔、１１０…表示領域、１２０…信号線駆動回路、１２０Ａ…信号線、１３０…走査線駆動回路、１３０Ａ…走査線、１４０…電源供給線駆動回路、１４０Ａ…電源供給線、１５０…画素駆動回路、２１７…保護膜（パッシベーション膜）、２１８…平坦化膜、Ｃｓ…キャパシタ（保持容量）、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ。

Claims (4)

  1. 基板上に、
    第１電極層と、発光層を含む有機層と、第２電極層とが各々順に積層されてなり、互いに交差する第１および第２の方向に配列された複数の発光素子と、
    前記複数の発光素子を駆動する複数の駆動素子および前記第１の方向に延在する配線を含む駆動回路と、
    前記第２の方向に隣り合う発光素子同士に挟まれた間隙領域に配置され、凹部または凸部を有する絶縁層と
    を備え、
    前記配線は、前記間隙領域のうち、厚さ方向において前記絶縁層の凹部または凸部と重なり合う重複領域に配置されており、
    前記第２の方向に隣り合う発光素子における前記第２電極層同士は、前記絶縁層の凹部または凸部によって互いに分離されている
    表示装置。
  2. 前記第２電極層は、前記第１の方向へ延在しており、
    前記第２電極層は、前記第１の方向に並ぶ前記複数の発光素子に共通に設けられている
    請求項１記載の表示装置。
  3. 前記絶縁層における凹部または凸部は、互いに鋭角に交差する２つの表面を含む断面形状を有する
    請求項１記載の表示装置。
  4. 前記第２電極層と電気的に接続された補助配線をさらに備え、
    前記補助配線は、前記間隙領域のうちの、前記重複領域以外の領域に設けられている
    請求項１記載の表示装置。
JP2010147859A 2010-06-29 2010-06-29 表示装置 Pending JP2012014868A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2010147859A JP2012014868A (ja) 2010-06-29 2010-06-29 表示装置
US13/159,577 US8399892B2 (en) 2010-06-29 2011-06-14 Display device
CN201110169870.8A CN102332535B (zh) 2010-06-29 2011-06-22 显示装置
US13/782,130 US8866133B2 (en) 2010-06-29 2013-03-01 Display device
US14/512,028 US9401321B2 (en) 2010-06-29 2014-10-10 Display device
US15/190,556 US9590024B2 (en) 2010-06-29 2016-06-23 Display device
US15/287,286 US9929227B2 (en) 2010-06-29 2016-10-06 Display device
US15/794,641 US10074712B2 (en) 2010-06-29 2017-10-26 Display device
US16/107,340 US10672855B2 (en) 2010-06-29 2018-08-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147859A JP2012014868A (ja) 2010-06-29 2010-06-29 表示装置

Publications (1)

Publication Number Publication Date
JP2012014868A true JP2012014868A (ja) 2012-01-19

Family

ID=45351683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147859A Pending JP2012014868A (ja) 2010-06-29 2010-06-29 表示装置

Country Status (3)

Country Link
US (7) US8399892B2 (ja)
JP (1) JP2012014868A (ja)
CN (1) CN102332535B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877613B1 (ko) * 2015-06-09 2018-07-11 이노럭스 코포레이션 디스플레이 장치
WO2020188768A1 (ja) * 2019-03-19 2020-09-24 シャープ株式会社 表示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
JP2012043583A (ja) 2010-08-17 2012-03-01 Sony Corp 表示装置およびその製造方法
TWI479948B (zh) * 2012-02-29 2015-04-01 Innocom Tech Shenzhen Co Ltd 顯示面板及顯示裝置
US9312515B2 (en) * 2012-05-22 2016-04-12 Sharp Kabushiki Kaisha Organic EL device and method for manufacturing organic EL device
KR102054369B1 (ko) * 2013-05-30 2019-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6182985B2 (ja) * 2013-06-05 2017-08-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP6221418B2 (ja) 2013-07-01 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
CN104518004B (zh) * 2014-12-12 2016-08-17 深圳市华星光电技术有限公司 Oled显示装置及其制造方法
CN104538422B (zh) * 2014-12-18 2017-07-28 深圳市华星光电技术有限公司 Woled显示装置及其制造方法
CN104465709B (zh) * 2014-12-26 2017-06-23 京东方科技集团股份有限公司 Oled阵列基板及其制作方法、封装结构、显示装置
US20160299454A1 (en) * 2015-04-08 2016-10-13 Canon Kabushiki Kaisha Light emitter, image formation system, and exposure unit
CN105489502B (zh) * 2016-01-19 2018-04-20 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109103215B (zh) * 2017-06-21 2021-03-09 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN115346468A (zh) * 2017-09-22 2022-11-15 索尼公司 显示元件、显示装置和电子设备
KR102513333B1 (ko) * 2018-01-31 2023-03-23 삼성디스플레이 주식회사 표시 장치
KR102502646B1 (ko) * 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI693711B (zh) * 2019-04-25 2020-05-11 創王光電股份有限公司 電流驅動顯示器及其製造方法
CN110518024B (zh) * 2019-10-11 2022-05-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP7434005B2 (ja) * 2020-03-18 2024-02-20 株式会社ジャパンディスプレイ 半導体基板及び表示装置
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
CN111710792B (zh) * 2020-06-30 2023-05-02 云谷（固安）科技有限公司 显示面板及显示面板的制备方法
CN111710789B (zh) * 2020-06-30 2022-11-11 云谷（固安）科技有限公司 显示面板、显示面板的制造方法及显示装置
KR102776385B1 (ko) * 2020-07-07 2025-03-10 삼성디스플레이 주식회사 표시 장치
KR20220038230A (ko) * 2020-09-18 2022-03-28 삼성디스플레이 주식회사 표시 장치
KR20220068307A (ko) * 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치
CN112952021B (zh) * 2021-02-09 2022-08-05 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20240013928A (ko) * 2022-07-21 2024-01-31 삼성디스플레이 주식회사 표시 장치
DE112024000031T5 (de) * 2023-06-13 2025-03-27 Hefei Visionox Technology Co., Ltd. Anzeigetafel und Anzeigevorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326362A (ja) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体表示装置及びその作製方法
JP2003045668A (ja) * 2001-07-30 2003-02-14 Toyota Industries Corp 有機エレクトロルミネッセンスディスプレイパネル
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2154737A3 (en) 1999-11-22 2012-06-20 Sony Corporation Display device
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3818261B2 (ja) * 2002-01-24 2006-09-06 セイコーエプソン株式会社 発光装置及び電子機器
GB0226401D0 (en) * 2002-11-12 2002-12-18 Koninkl Philips Electronics Nv Electroluminescent devices and their manufacture
JP2005322564A (ja) 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
JP4103865B2 (ja) * 2004-07-27 2008-06-18 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JP2006172940A (ja) * 2004-12-16 2006-06-29 Toshiba Matsushita Display Technology Co Ltd 表示装置及び表示装置の製造方法
JP4577244B2 (ja) * 2006-03-15 2010-11-10 セイコーエプソン株式会社 発光装置及びその駆動方法並びに電子機器
JP4396864B2 (ja) * 2007-03-14 2010-01-13 ソニー株式会社 表示装置およびその製造方法
JP2009230990A (ja) 2008-03-21 2009-10-08 Casio Comput Co Ltd エレクトロルミネッセンスパネルの製造方法及びエレクトロルミネッセンスパネル
JP2010153070A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp Ｅｌ装置、ｅｌ装置の製造方法、及び電子機器
JP5302117B2 (ja) * 2009-06-22 2013-10-02 スタンレー電気株式会社 発光装置の製造方法、発光装置および発光装置搭載用基板
WO2011061789A1 (ja) * 2009-11-17 2011-05-26 富士電機ホールディングス株式会社 有機ｅｌディスプレイ
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
JP2012043583A (ja) * 2010-08-17 2012-03-01 Sony Corp 表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326362A (ja) * 2000-03-06 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体表示装置及びその作製方法
JP2003045668A (ja) * 2001-07-30 2003-02-14 Toyota Industries Corp 有機エレクトロルミネッセンスディスプレイパネル
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877613B1 (ko) * 2015-06-09 2018-07-11 이노럭스 코포레이션 디스플레이 장치
WO2020188768A1 (ja) * 2019-03-19 2020-09-24 シャープ株式会社 表示装置
US12156417B2 (en) 2019-03-19 2024-11-26 Sharp Kabushiki Kaisha Display device for simplifying a process of forming a commin function layer

Also Published As

Publication number Publication date
US20170025490A1 (en) 2017-01-26
US10074712B2 (en) 2018-09-11
US20130187139A1 (en) 2013-07-25
US20190006453A1 (en) 2019-01-03
US8399892B2 (en) 2013-03-19
US8866133B2 (en) 2014-10-21
US9929227B2 (en) 2018-03-27
US9590024B2 (en) 2017-03-07
US20110316007A1 (en) 2011-12-29
US20150028324A1 (en) 2015-01-29
US9401321B2 (en) 2016-07-26
CN102332535A (zh) 2012-01-25
US20160307989A1 (en) 2016-10-20
CN102332535B (zh) 2016-03-16
US20180047803A1 (en) 2018-02-15
US10672855B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US11871634B2 (en) Display device
JP2012014868A (ja) 表示装置
US10236316B2 (en) Display device with separation member including steps
JP5435260B2 (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140724