[go: up one dir, main page]

KR100573149B1 - 전계 발광 디스플레이 장치 및 이의 제조 방법 - Google Patents

전계 발광 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR100573149B1
KR100573149B1 KR1020040038735A KR20040038735A KR100573149B1 KR 100573149 B1 KR100573149 B1 KR 100573149B1 KR 1020040038735 A KR1020040038735 A KR 1020040038735A KR 20040038735 A KR20040038735 A KR 20040038735A KR 100573149 B1 KR100573149 B1 KR 100573149B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
power supply
supply line
auxiliary conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040038735A
Other languages
English (en)
Other versions
KR20050113517A (ko
Inventor
곽원규
이관희
송승용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36072995&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100573149(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038735A priority Critical patent/KR100573149B1/ko
Priority to JP2005113933A priority patent/JP4049330B2/ja
Priority to CN2005100817282A priority patent/CN1735290B/zh
Priority to US11/138,323 priority patent/US7279708B2/en
Publication of KR20050113517A publication Critical patent/KR20050113517A/ko
Application granted granted Critical
Publication of KR100573149B1 publication Critical patent/KR100573149B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과, 상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치에 있어서,
상기 전극 전원 공급 라인 상부에 배치되고, 하나 이상의 비아홀을 구비하며, 유기물을 포함하는 하나 이상의 절연층과;
상기 전극 전원 공급 라인을 따라, 상기 비아홀을 포함한, 상기 절연층의 일면 상에 형성되는 보조 도전층;을 더 포함하고,
상기 전극 전원 공급 라인과 상기 제 2 전극층 사이의 전기적 소통은 상기 비아홀에서 상기 보조 도전층을 통하여 이루어지되, 상기 절연층 일면 상의 보조 도전층에는 하나 이상의 관통부가 구비되는 것을 특징으로 하는 전계 발광 디스플레이 장치 및 이를 제조하는 방법을 제공한다.

Description

전계 발광 디스플레이 장치 및 이의 제조 방법{Electrolumimescence display device and method for manufacturing the same}
도 1은 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 평면도,
도 2a는 도 1의 선 Ⅰ-Ⅰ를 따라 취한 부분 단면도,
도 2b 내지 도 2f는 도 2a에 도시된 본 발명의 일실시예를 제조하는 과정을 나타내는 단면도,
도 3a는 본 발명의 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 부분 단면도,
도 3b는 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 부분 단면도,
도 4a 및 도 4b는 본 발명에 따른 다양한 형태의 보조 도전층을 도시하는 부분 확대도,
도 5는 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 부분 단면도,
도 6a는 본 발명의 또 다른 일실시예에 따른 보조 도전층을 도시하는 부분 확대도,
도 6b는 도 1의 "B"를 확대한 부분 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
110...기판 120...버퍼층
130...반도체 활성층 140...게이트 절연층
150...게이트 전극 160...중간층
170...소스 및 드레인 전극 180...보호층
300...구동 전원 공급 라인 400...제 2 전극층
410...전극 전원 공급 라인 500...수직 구동 회로부
600...수평 구동 회로부 800...밀봉부
본 발명은 평판 디스플레이 장치에 관한 것으로, 보다 상세하게는 기판 사이즈 대비 디스플레이 영역의 비율을 증대시키고, 전극 전압 공급 시 발생 가능한 전압 강하를 줄여 디스플레이 영역의 휘도 불균일을 감소시킬 수 있는 유기 전계 발광 디스플레이 장치에 관한 것이다.
화상을 표시하는데 있어, 수많은 종류의 디스플레이 장치가 사용되는데, 근래에는 종래의 브라운관, 즉 CRT(cathode ray tube, 음극선관)를 대체하는 다양한 평판 디스플레이 장치가 사용된다. 이러한 평판 디스플레이 장치는 발광 형태에 따라 자발광형(emissive)과 비자발광형(non-emissive)으로 분류할 수 있다. 자발 광형 디스플레이 장치에는 평면 브라운관, 플라즈마 디스플레이 장치(plasma display panel device), 진공 형광 표시 장치(vacuum fluorescent display device), 전계 방출 디스플레이 장치(field emission display device), 무기/유기 전계 발광 디스플레이 소자(electro-luminescent display device) 등이 있고, 비자발광형 디스플레이 장치에는 액정 디스플레이 장치(liquid crystal display device)가 있다. 그 중에서도, 유기 전계 발광 소자는 백라이트와 같은 별도의 발광 장치 필요없는 자발광형 소자로서, 저전력 및 고효율 작동이 가능하고, 청색 발광이 가능하다는 근래에 각광을 받고 있는 평면 디스플레이 소자이다.
유기 전계 발광 디스플레이 소자는 유기물 박막에 음극과 양극을 통하여 주입된 전자와 정공(hole)이 재결합하여 여기자(exiton)를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생하는 현상을 이용하는 자발광형 디스플레이 장치이다. 유기 전계 발광 디스플레이 장치는 저전압으로 구동이 가능하고, 경량의 박형이고, 시야각이 넓을 뿐만 아니라, 응답 속도 또한 빠르다는 장점을 구비한다.
이러한 유기 전계 발광 디스플레이 소자의 유기 전계 발광부는 기판 상에 적층식으로 형성되는 양극으로서의 제 1 전극, 유기 발광부, 및 음극으로서의 제 2 전극으로 구성된다. 유기 발광부는 유기 발광층(EML, emitting layer)을 구비하는데, 이 유기 발광층에서 정공과 전자가 재결합하여 여기자를 형성하고 빛이 발생한다. 발광 효율을 보다 높이기 위해서는 정공과 전자를 유기 발광층으로 보다 원활하게 수송하여야 하고, 이를 위해 음극과 유기 발광층 사이에는 전자 수송층(ETL, electron transport layer)이 배치될 수 있고 양극과 유기 발광층 사이에는 정공 수송층(HTL, hole transport layer)이 배치될 수 있으며, 또한 양극과 정공 수송층 사이에 정공 주입층(HIL, hole injection layer)이 배치될 수도 있고, 음극과 전자 수송층 사이에 전자 주입층(EIL, electron injction layer)이 배치될 수도 있다.
한편, 유기 전계 발광 디스플레이 소자는 구동 방식에 따라, 수동 구동방식의 패시브 매트릭스(Passive Matrix: PM)형과, 능동 구동방식의 액티브 매트릭스(Active Matrix: AM)형으로 구분된다. 상기 패시브 매트릭스형은 단순히 양극과 음극이 각각 컬럼(column)과 로우(row)로 배열되어 음극에는 로우 구동회로로부터 스캐닝 신호가 공급되고, 이 때, 복수의 로우 중 하나의 로우만이 선택된다. 또한, 컬럼 구동회로에는 각 화소로 데이터 신호가 입력된다. 한편, 상기 액티브 매트릭스형은 박막 트랜지스터(Thin Film Transistor, TFT)를 이용해 각 화소 당 입력되는 신호를 제어하는 것으로 방대한 양의 신호를 처리하기에 적합하여 동영상을 구현하기 위한 디스플레이 장치로서 많이 사용되고 있다.
이와 같이, 디스플레이 해상도 증대 및 대형화 추세에 따라, 소비 전력을 저감시키고 휘도 등과 같은 화면 품질을 증대시키기 위한 다양한 방안이 연구되고 있다. 그 중 한 방안은, 디스플레이 영역에 전원을 공급하는 구동 전원 공급 라인 및 전극 전원 공급 라인 등과 같은 각종 배선에서의 배선 저항을 저감시켜 휘도 저하 내지 휘도 불균일과 같은 문제를 해결하고자 하는 것이다.
일본특허공개공보 제 2001-109395호에는 음극과 단자 사이에서 광폭부의 컨택부를 통하여 전기적으로 접속되며 양극과 동일한 산화물로 형성되는 전극이 형성 된 유기 발광 표시 장치가 개시되어 있는데, 이와 같은 구조를 통하여 음극과 단자가 직접 접속함으로써 발생하는 접촉 저항을 줄여 화면 품질을 증대시킬 수 있다.
하지만, 이러한 종래 기술에 따르면, 단자 광폭부의 컨택부에서 단자 상부의 절연층이 대부분 제거되어 단자가 과도하게 외부로 노출됨으로써, 후속 진행되는 공정에서 단자를 구성하는 층이 박리(peeling)되거나 상당한 손상을 입을 수도 있다. 또한, 양극과 동일한 산화물로 형성되는 전극 하부에는 아크릴계 수지로 구성되는 평탄화층이 배치되는데, 이로부터 발생하는 가스가 상부에 배치된 양극과 동일한 산화물로 형성되는 전극에 의하여 배출 경로가 차단 내지 길어짐으로 인하여 발생 가스가 원활히 배출되지 않음으로써 제품 불량 내지 공정 시간 증대와 같은 손실을 발생시킬 수도 있다.
본 발명은, 상기와 같은 문제를 해소시킬 수 있도록, 전극 전원 공급 라인의 손상 및/또는 박리를 방지함과 동시에 유기물 층을 포함하는 절연층에서 발생하는 가스를 원활하게 배출시킬 수 있는 구조의 전계 발광 디스플레이 장치 및 이를 제조하는 방법을 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함 하는 전계 발광 디스플레이 장치에 있어서,
상기 전극 전원 공급 라인 상부에 배치되고, 하나 이상의 비아홀을 구비하며, 유기물을 포함하는 하나 이상의 절연층과;
상기 전극 전원 공급 라인을 따라, 상기 비아홀을 포함한, 상기 절연층의 일면 상에 형성되는 보조 도전층;을 더 포함하고,
상기 전극 전원 공급 라인과 상기 제 2 전극층 사이의 전기적 소통은 상기 비아홀에서 상기 보조 도전층을 통하여 이루어지되, 상기 절연층 일면 상의 보조 도전층에는 하나 이상의 관통부가 구비되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 다른 일면에 따르면, 상기 보조 도전층은 상기 제 1 전극층의 적어도 일부와 동일층인 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 보조 도전층에는 둘 이상의 관통부들이 구비되고,
상기 관통부들 사이의 거리는, 상기 화소 제 1 전극층 양단 간 거리중 최대 거리 이하인 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 비아홀 외측의 적어도 일부에는 하나 이상의 관통부가 구비되는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 관통부는 하나 이상의 관통공을 포함하는 것을 특징으로 하는 전계 발광 디스플레이장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 관통부는 라인 타입 관통부를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 제 1 전극층 하부에는 박막 트랜지스터 층을 구비하고,
상기 전극 전원 공급 라인에는 상기 박막 트랜지스터 층의 소스/드레인 전극과 동일층을 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 제 1 전극층 하부에는 박막 트랜지스터 층을 구비하고,
상기 전극 전원 공급 라인에는 상기 박막 트랜지스터 층의 반도체 활성층과 동일층을 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치에 있어서,
상기 전극 전원 공급 라인 상부에 배치되고, 하나 이상의 비아홀을 구비하며, 유기물을 포함하는 하나 이상의 절연층과;
상기 전극 전원 공급 라인을 따라, 상기 비아홀을 포함한, 상기 절연층의 일면 상에 형성되는 하나 이상의 단위 보조 도전층으로 구성되는 보조 도전층;을 더 포함하고,
상기 전극 전원 공급 라인과 상기 제 2 전극층 사이의 전기적 소통은 상기 비아홀에서 상기 보조 도전층을 통하여 이루어지되, 상기 절연층 일면 상의 단위 보조 도전층들은 서로 이격되어 있는 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 단위 보조 도전층의 일지점 및 인접 외곽 지점 사이의 거리는, 상기 화소 제 1 전극층 일지점 및 인접 외곽 지점 사이 최대 거리 이하인 것을 특징으로 하는 전계 발광 디스플레이 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치를 제조하는 방법에 있어서,
상기 전극 전원 공급 라인 상부에 유기물을 포함하는 하나 이상의 절연층을 형성하는 단계;
상기 하나 이상의 절연층에 하나 이상의 비아홀을 형성하는 단계;
상기 비아홀을 포함한 상기 절연층의 일면 상에 보조 도전층을 형성하는 단계;
상기 절연층 일면 상의 보조 도전층에 관통부를 형성하는 단계를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 보조 도전층 형성 단계는, 상기 하 나 이상의 제 1 전극층의 적어도 일부를 형성함과 동시에 실시되는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 비아홀 형성 단계시, 둘 이상의 비아홀이 형성되고,
상기 관통부 형성 단계시, 상기 관통부는 적어도 상기 비아홀들 사이에 형성되는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 관통부 형성 단계시, 둘 이상의 관통부를 형성하되, 상기 관통부 사이의 거리는, 상기 화소 제 1 전극층 양단 간의 최대 거리 이하이도록 형성하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치를 제조하는 방법에 있어서,
상기 전극 전원 공급 라인 상부에 유기물을 포함하는 하나 이상의 절연층을 형성하는 단계;
상기 하나 이상의 절연층에 하나 이상의 비아홀을 형성하는 단계;
상기 비아홀을 포함한 상기 절연층의 일면 상에, 하나 이상의 단위 보조 도전층으로 구성되는 보조 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법을 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 .
도 1a에는 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 평면도가 개략적으로 도시되어 있다. 기판(110)의 일면 상에는 유기 전계 발광 디스플레이 소자와 같은 발광 소자가 배치된 디스플레이 영역(200), 디스플레이 영역(200)의 외측을 따라 도포되어 기판(110)과 봉지 기판(900, 도 2a 참조)을 밀봉시키는 밀봉부(800), 각종 단자들이 배치된 단자 영역(700)을 구비한다. 경우에 따라서는 밀봉부를 통한 밀봉 공정 없이, 디스플레이 영역은 박막 봉지층을 사용하여 밀봉될 수도 있다.
디스플레이 영역(200)을 구성하는 유기 전계 발광 디스플레이 소자의 구성은 도 1의 선 Ⅰ-Ⅰ를 따라 취한 도 2a를 참조하여 설명한다. 기판, 예를 들어 글라스 재의 기판(110) 상에 SiO2 등으로 버퍼층(120)이 형성된다. 버퍼층(120)의 일면 상에는 반도체 활성층(130)이 형성되는데, 반도체 활성층(130)은 비정질 실리콘층 또는 다결정질 실리콘층으로 형성될 수 있다. 도면에서 자세히 도시되지는 않았으나, 반도체 활성층(130)은 N+형 또는 P+형의 도펀트 들로 도핑되는 소스 및 드레인 영역과, 채널 영역으로 구성된다. 반도체 활성층(130)은 유기 반도체로 이루어질 수 있는 등, 상기 사항에 한정되는 것은 아니다.
반도체 활성층(130)의 일면 상부로 채널 영역에 대응되는 위치에는 게이트 전극(150)이 형성되는데, 게이트 전극(150)에 인가되는 신호 여부에 따라 채널 영역의 통전 여부가 결정되며, 이를 통해 소스 및 드레인 영역이 소통된다. 게이트 전극(150)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예를 들어 MoW, Al/Cu 등과 같은 물질로 형성되는 것이 바람직하나 이에 한정되는 것은 아니다. 반도체 활성층(130)과 게이트 전극(150)과의 절연성을 확보하기 위하여, 예를 들어, 플라즈마 강화 화학 기상 증착(PECVD)을 통해 SiO2로 구성되는 게이트 절연층(140)이 반도체 활성층(130)과 게이트 전극(150) 사이에 개재된다.
게이트 전극(150)의 상부에는 중간층(interlayer, 160)이 형성되는데, 중간층은 SiO2, SiNx 등의 물질로 단층 형성되거나 또는 이중층의 형태로 구성될 수도 있다. 중간층(160)의 상부에는 소스/드레인 전극(170)이 형성된다. 소스/드레인 전극(170)은 중간층(160)과 게이트 절연층(140)에 형성되는 콘택홀을 통하여 반도체 활성층의 소스 영역 및 드레인 영역과 각각 전기적으로 소통된다.
소스/드레인 전극(170)의 상부에는 하나 이상의 절연층(페시베이션 층 및/또는 평탄화 층, 180)이 형성되어, 하부의 박막 트랜지스터를 보호 및/또는 평탄화시킨다. 본 발명의 일실시예에 따른 절연층(180)은 BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물을 포함하는 유기물 절연층을 구비하는데, 절연층(180)은 단층 및/또는 복수 층으로 형성될 수도 있고, 경우에 따라서는 SiO2, SiNx 등과 같은 무기물로 구성되는 무기물 층을 포함할 수도 있다.
절연층(180)의 일면 상에는 제 1 전극층(210)이 배설되는데, 제 1 전극층의 일단은 절연층(180)에 형성된 비아홀(181)을 통하여 하부의 드레인 전극(170)과 접촉한다. 제 1 전극층(210)은 아래에 설명되는 바와 같이, 배면 발광형인 경우, 인듐-틴-옥사이드(ITO) 등의 투명 전극으로 구성될 수 있고, 전면 발광형인 경우, ITO 등의 투명 전극으로 구성되되, 하부에 Al, AlNd, MgAg 등과 같은 재료의 반사층을 구비하는 형태로 구성될 수도 있는 등, 다양한 변형예를 구비할 수 있다.
유기 전계 발광부(230)는 저분자 또는 고분자 유기막으로 구성될 수 있는데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 재료를 적용할 수 있다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 유기 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
유기 전계 발광부(230)의 일면 상부에는 캐소드 전극으로서의 제 2 전극층(400)이 전면 증착되는데, 제 2 전극층(400)은 이러한 전면 증착 형태에 한정되는 것은 아니고, 또한 발광 유형에 따라 Al/Ca, ITO, Mg-Ag 등과 같은 재료로 형성될 수도 있고, 단일층이 아닌 복수의 층으로 형성될 수도 있으며, LiF 등과 같은 알칼리 또는 알칼리 토금속 플루오라이드 층이 더 구비될 수도 있는 등, 다양한 유형으로 구성될 수 있다. 여기서, 본 발명의 설명을 용이하게 하기 위하여 제 1 전극층(210)은 애노드로서, 제 2 전극층(400)은 캐소드로서 기술되었으나, 이에 국한되지 않고 다른 구성을 취할 수도 있다.
다시, 도 1을 살펴보면, 디스플레이 영역(200)의 외측에는 디스플레이 영역(200)에 구동 전원을 공급하기 위한 구동 전원 공급 라인(300)이 배치된다. 구동 전원 공급 라인(300)은 단자 영역(700)의 구동 전원 공급 단자(320)와 전기적으로 소통된다. 도 1은 본 발명을 설명하기 위한 일예로서, 구동 전원 공급 라인의 배치가 이에 한정되는 것은 아니나, 디스플레이 영역 전체에 걸쳐 균일한 구동 전원을 공급함으로써 휘도 불균일을 개선시킬 수 있다는 점에서, 구동 전원 공급 라인(300)은 디스플레이 영역을 둘러싸도록 형성되는 것이 바람직하다. 구동 전원 공급 라인(300)은 구동 라인(310)과 연결되는데, 구동 라인(310)은 디스플레이 영역(200)을 가로질러 배치되고 절연층(180) 하부에 배치된 소스 전극(170, 도 2b 참조)과 전기적으로 소통된다.
또한, 디스플레이 영역(200) 외측에는 수직/수평 구동 회로부(500, 600)가 배치되는데, 이들 수직/수평 구동 회로부(500, 600)는 단자 영역(700)의 수직/수평 구동 단자(520, 620)와 전기적으로 소통된다. 수직 구동 회로부(500)는 디스플레이 영역(200)에 스캔 신호를 인가하는 스캔 구동 회로부가 될 수 있고, 수평 구동 회로부(600)는 디스플레이 영역(200)에 데이터 신호를 인가하는 데이터 구동 회로부가 될 수 있으며, 이들은 경우에 따라서 외장 IC나 COG로 구현될 수도 있다.
한편, 도 1에 도시된 바와 같이, 디스플레이 영역(200)의 외측을 따라 적어도 일부에는, 디스플레이 영역(200)에 전극 전원을 공급하는 전극 전원 공급 라인(410)이 배치되는데, 전극 전원 공급 라인(410)은 단자 영역(700)의 전극 전원 공급 단자(420)와 전기적으로 소통된다.
도 2a는 도 1의 선 Ⅰ-Ⅰ을 따라 취한 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 부분 단면도를 도시한다. 도 2a에서, 디스플레이 영역(200) 외측에 배치된 전극 전원 공급 라인(410) 상부에는 하나 이상의 절연층(180)이 연장 형성되어 있고, 연장 형성된 절연층의 일면 상에 보조 도전층(411)을 더 포함한다.
도 2b 내지 도 2f에는 도 2a에 도시된 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치를 제조 단계를 도시하는 단면도가 도시되어 있다. 먼저, 도 2b에 도시된 바와 같이, 전극 전원 공급 라인(410)은 박막 트랜지스터 층의 소스/드레인 전극(170)과 동시에 형성될 수 있다. 전극 전원 공급 라인(410)이 형성된 후, 전극 전원 공급 라인(410)의 상부에는 유기물 층을 포함하는 하나 이상의 절연층(180)이 형성된다.
그런 후, 도 2d에 도시된 바와 같이, 전극 전원 공급 라인(410)과의 전기적 소통을 위한 비아홀(182)을 형성한다. 전극 전원 공급 라인용 비아홀(182)은, 차후 형성되는 화소 전극으로서의 제 1 전극층(210, 도 2e 참조)과 소스/드레인 전극(170)과의 전기적 소통을 위한 비아홀(181)의 형성과 동시에 이루어질 수도 있다.
비아홀(182) 형성 후, 도 2e에 도시된 바와 같이, 전극 전원 공급 라인(410)과의 전기적 소통을 위한 비아홀(182)을 포함한, 절연층(180)의 일면 상에는 보조 도전층(411)이 형성된다. 차후에 형성되는 제 2 전극층(400)과 전극 전원 공급 라인(410) 간의 전기적 소통은 이들 사이에 개재되는 보조 도전층(411)을 통하여 이루어진다.
전극 전원 공급 라인(410)과 보조 도전층(411) 사이로 비아홀(182)을 제외한 나머지 영역에 절연층(180)이 연장 개재됨으로써, 이들 사이에 절연층(180)이 개재되지 않는 경우 발생할 수 있는, 전극 전원 공급 라인(410) 등의 박리(peeling)를 방지할 수 있다. 또한, 보조 도전층(411)은, 차후 디스플레이 영역(200)에 형성되는 화소 정의층(220, 도 2f 참조), 유기 전계 발광부(230) 등의 형성 과정에서 발생할 수 있는, 노출된 전극 전원 공급 라인(410)의 손상을 방지할 수도 있다.
보조 도전층(411)은 디스플레이 영역(200) 제 1 전극층(210)의 적어도 일부와 동일한 층을 구비할 수도 있다. 즉, 보조 도전층(411) 형성은 제 1 전극층(210) 형성과 동시에 이루어질 수 있어, 예를 들어 본 발명에 따른 유기 전계 발광 디스플레이 장치가 Al, AlNd, MgAg 등과 같은 반사물질을 포함하는 반사층 을 구비하는 전면 발광형인 경우, 보조 도전층(411)은 ITO 층과 같은 투명 도전층 및/또는 AlNd 등과 같은 반사층을 포함하는 구조를 취할 수도 있다. 제 1 전극층(210)을 구성하는 물질을 비아홀(181, 182)를 포함한 절연층(180) 일면 상에 전면 증착시킨 후 적절한 패턴화 공정을 통하여 제 1 전극층(210)을 형성하는 경우, 이와 동시에 보조 도전층(411) 해당 영역도 패턴화시킴으로써, 보조 도전층(411)을 형성할 수도 있다.
한편, 보조 도전층(411)으로, 절연층(180) 일면 상에 형성된 부분에는 하나 이상의 관통부(412)가 형성된다. 도 2e에 도시된 바와 같이, 보조 도전층(411)에 관통부(412)가 형성된 후, 기판(110) 상의 적층부들은 일정 시간 동안 진공 상태에서 어닐링 과정을 거쳐, 차후에 유기물 층을 포함하는 절연층(180)으로부터 발생 가능한 벤즈알데이드(benzaldeyde), 벤질알코올(benzyl alcohol)과, 벤젠계 화합물 등과 같은 가스들을 사전 배출시킴으로써, 이들 가스에 의한 절연층 손상으로 인하여 절연성이 파괴되는 것을 방지하게 된다. 이와 같이, 절연층으로부터 발생된 가스를 보조 도전층(411) 내측에 위치한 관통부(412)를 통하여도 배출 가능하게 됨으로써, 절연층으로부터 발생된 가스의 배출 경로는 보조 도전층(411)의 외곽부를 통하여 배출되는 경로보다 상당히 단축된 경로를 갖게 된다. 따라서, 진공 어닐링 단계의 공정 시간이 상당히 단축될 수 있다.
그런 후, 도 2f에 도시된 바와 같이, 디스플레이 영역(200)의 화소를 정의하기 위한 화소 정의층(220)이, 예를 들어 스핀 코팅 및 패턴화 공정을 통하여, 제 1 전극층(210) 상 화소 개구부(240) 및 보조 도전층(411) 상부의 적어도 일부를 제외 한 나머지 영역에 형성된다. 화소 정의층(220)이 형성된 후, 화소 정의층(220)을 포함한 기판(110) 일면 상의 적층부는 진공 상태에서 어닐링되어, 화소 정의층(220)으로부터 차후에 발생할 수 있는 가스를 사전 배출시킨다. 화소 정의층(220)이 형성된 후, 화소 개구부(240)를 포함한 위치에 유기 전계 발광부(230) 및 제 2 전극층(400)이 순차적으로 형성된다.
한편, 도 2a에서, 보조 도전층(411)의 절연층(180) 상부 해당 영역에는 한 개의 관통부(412)가 형성된 것으로 도시되었으나, 도 3a에 도시된 바와 같이, 보조 도전층(411)에는 둘 이상의 관통부들(412)이 구비될 수도 있는데, 여기서 점선으로 표시된 비아홀(182)은 도면 상 지면 뒤쪽에 배치된 비아홀(182)을 의미한다. 이 때, 화소의 제 1 전극층(210)은, 그 하부에 위치하는 절연층(180)으로부터 발생되는 가스가 진공 어닐링 단계에서 원활하게 배출될 수 있을 정도의 크기를 구비한다는 점에서, 보조 도전층(411)에 형성된 관통부들(412) 사이의 거리(dp)는, 화소 제 1 전극층(210, 도 6b 참조)의 양단 간 거리 중 최대 거리 이하, 즉, 제 1 전극층(210, 도 6b 참조)의 외곽선을 따른 어느 일지점과 다른 일지점 간의 거리 중 최대 거리 이하인 것이 바람직하다.
또 한편, 전극 전원 공급 라인 상부에 배치된 절연층의 비아홀은, 그 외측의 적어도 일부에 하나 이상의 관통부를 구비하는 것이 바람직하다. 즉, 도 3b에 도시된 바와 같이, 전극 전원 공급 라인(410) 상부의 절연층(180)에 둘 이상의 비아홀(182)이 형성된 경우, 일부 절연층(180)이 보조 도전층(411)에 의하여 포획될 수 있는데, 절연층(180)의 포획된 부분에서 발생하는 가스가 원활하게 배출될 수 있도 록, 비아홀(182) 외측에는 하나 이상의 관통부(412)가 구비되는 것이 바람직하다.
본 발명에 따라 보조 도전층에 형성되는 관통부는 다양한 형태로 형성될 수 있다. 도 4a 및 도 4b는 도 1의 도면 부호 "A"에 대한 일형태로서의 확대도(절연층 도시 생략)들이 도시되어 있는데, 도 4a에 도시된 바와 같이, 간단한 구조를 원하는 경우, 보조 도전층(411)에는 관통부로서의 관통공(412a)이 형성될 수 있고, 절연층으로부터의 보다 원활한 가스 배출이 요구되는 경우 도 4b에 도시된 바와 같이, 관통부는 수 개의 직선으로 형성된 라인 타입 관통부(412b)로 형성될 수도 있다. 이 경우에도, 비아홀(182) 외측의 적어도 일부에는 하나 이상의 관통부(412a,b)가 형성되는 것이 바람직하고, 관통부(412a,b) 간의 거리는 화소 제 1 전극층의 양단 간 거리 중 최대 거리 이하인 것이 바람직하다.
한편, 도 1b 내지 도 3b에 도시된 상기 실시예들에서, 전극 전원 공급 라인(410)으로 소스/드레인 전극(170)과 동일층을 사용하는 경우에 대하여 도시 및 기술되었으나, 본 발명이 이에 국한되는 것은 아니다. 즉, 도 5에 도시된 바와 같이, 전극 전원 공급 라인의 보다 원활한 도전성을 확보하기 위하여 전극 전원 공급 라인에 디스플레이 영역의 제 1 전극층(210) 하부에 배치되는 박막 트랜지스터 층의 소스/드레인 전극(170)과 동일한 층(410a) 이외 반도체 활성층(130)과 동일한 층(410b)을 포함할 수도 있거나, 또는 전극 전원 공급 라인으로서 반도체 활성층(130)과 동일한 층(131)만을 구비할 수도 있는 등, 다양한 변형이 가능하다.
본 발명의 또 다른 일실시예에 따르면, 보조 도전층은 서로 이격된 하나 이상의 단위 보조 도전층으로 구성될 수도 있다. 도 6a는 도 1a의 도면 부호 "A" 부 분에 대한 또 다른 형태를 확대 도시한 것으로서, 보조 도전층(411')은, 비아홀(182)을 포함한 절연층(180)의 상부에 형성된 하나 이상의 단위 보조 도전층(411'a)들로 형성될 수 있다. 이러한 단위 보조 도전층(411'a) 들로 구성되는 보조 도전층(411')은 별도의 공정 필요없이, 제 1 전극층(210)의 패턴화 공정시 제 1 전극층(210)과 함께 형성될 수도 있는데, 이들 단위 보조 도전층(411'a)들은 서로 일정 거리(da)만큼 이격 형성됨으로써, 진공 어닐링 단계시 하부 절연층(180)에서 발생되는 가스를 보다 원활하게 보다 빠른 시간 내에 배출시킬 수 있다.
한편, 단위 보조 도전층(411'a) 하부 절연층(180)으로부터 가스 배출이 원활하게 이루어질 수 있도록, 단위 보조 도전층(411'a)은 일정값 이하의 크기를 구비하는 것이 바람직하다. 도 6b는 도 1a의 도면 부호 "B"로 지칭된, 디스플레이 영역의 일화소에 대한 개략도로, 제 1 박막 트랜지스터(TFT1)는 스캔 라인으로부터의 신호에 따라 화소의 선택 여부를 결정하는 박막 트랜지스터이고, 제 2 박막 트랜지스터(TFT1)는 커패시터(131, 151, 171)를 통한 전기적 신호를 따라 제 1 전극층(210)에 전류를 공급하여 화소를 구동시키는 박막 트랜지스터이다. 여기서, 두 개의 톱 게이트형 박막 트랜지스터 및 다중 커패키터로 구성된 구조가 도시되었는데, 이는 본 발명의 설명을 위한 일예일뿐 본 발명이 이에 국한되지는 않는다.
진공 어닐링 단계시, 제 1 전극층(210) 하부 절연층(180)으로부터 가스는 원활하게 배출된다는 점에서, 본 발명에 따른 단위 보조 도전층(411')의 일지점과 인접 외곽 지점 사이의 거리는, 제 1 전극층(210)의 어느 일지점(Pa)과 인접 외곽 지점(Pb) 사이의 거리(dab) 중 최대 거리 이하인 것이 바람직하다.
상기한 실시예들은 본 발명을 설명하기 위한 일예들로서, 본 발명이 이에 한정되지는 않는다. 즉, 비아홀을 포함한 절연층 일면 상에 형성된 보조 도전층에 구비되는 관통부를 포함하는 사상의 범위에서 다양하게 변형될 수 있다. 또한 상기한 실시예들은 유기 전계 발광 디스플레이 장치에 대하여 기술하였으나, 본 발명의 범위 내에서 무기 전계 발광 디스플레이 장치에도 충분히 적용될 수 있는 등, 다양한 변형예를 고려할 수 있다.
상기한 바와 같은 본 발명에 따르면, 전극 전원 공급 라인과 제 2 전극층 사이에 절연층이 개재됨으로써 전극 전원 공급 라인의 박리를 방지함과 동시에, 전극 전원 공급 라인과 제 2 전극층 사이에 형성된 보조 도전층은 관통부를 구비함으로써, 전극 전원 공급 라인의 손상 및 박리를 방지함과 동시에, 차후 실시되는 진공 어닐링 단계시 발생 가능한 하부 유기 절연층으로부터의 가스를 원활하게 배출시켜 공정 시간을 단축에 의한 공정 단가를 상당히 저감시킬 수 있다.
또한, 본 발명에 따른 보조 도전층의 관통부는 비아홀 외측의 적어도 일부에 배치됨으로써 및/또는 관통부 사이 거리를 일정하게 유지함으로써, 보조 도전층 하부 절연층에서 생성된 가스가 보조 도전층에 의하여 포획되지 않고, 신속 및 원활하게 배출될 수 있도록 할 수도 있다.
또한, 본 발명에 따른 보조 도전층은, 서로 이격되고 화소 제 1 전극층 이하의 크기를 갖는 단위 보조 도전층으로 형성됨으로써, 하부 절연층에서 생성되는 가스를 보다 신속 원활하게 외부로 배출시킬 수 있다.
또한, 본 발명에 따른 전극 전원 공급 라인은 하나 이상의 도전층을 구비함으로써 보다 원활한 도전성을 확보할 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (15)

  1. 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
    상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치에 있어서,
    상기 전극 전원 공급 라인 상부에 배치되고, 하나 이상의 비아홀을 구비하며, 유기물을 포함하는 하나 이상의 절연층과;
    상기 전극 전원 공급 라인을 따라, 상기 비아홀을 포함한, 상기 절연층의 일면 상에 형성되는 보조 도전층;을 더 포함하고,
    상기 전극 전원 공급 라인과 상기 제 2 전극층 사이의 전기적 소통은 상기 비아홀에서 상기 보조 도전층을 통하여 이루어지되, 상기 절연층 일면 상의 보조 도전층에는 하나 이상의 관통부가 구비되는 것을 특징으로 하는 전계 발광 디스플 레이 장치.
  2. 제 1 항에 있어서,
    상기 보조 도전층은 상기 제 1 전극층의 적어도 일부와 동일층인 것을 특징으로 하는 전계 발광 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 보조 도전층에는 둘 이상의 관통부들이 구비되고,
    상기 관통부들 사이의 거리는, 상기 화소 제 1 전극층 양단 간 거리중 최대 거리 이하인 것을 특징으로 하는 전계 발광 디스플레이 장치.
  4. 제 3항에 있어서,
    상기 비아홀 외측의 적어도 일부에는 하나 이상의 관통부가 구비되는 것을 특징으로 하는 전계 발광 디스플레이 장치.
  5. 제 1항 내지 제 4항 중의 어느 한 항에 있어서,
    상기 관통부는 하나 이상의 관통공을 포함하는 것을 특징으로 하는 전계 발광 디스플레이장치.
  6. 제 1항 내지 제 4항 중의 어느 한 항에 있어서,
    상기 관통부는 라인 타입 관통부를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치.
  7. 제 1항 내지 제 4항 중의 어느 한 항에 있어서,
    상기 제 1 전극층 하부에는 박막 트랜지스터 층을 구비하고,
    상기 전극 전원 공급 라인에는 상기 박막 트랜지스터 층의 소스/드레인 전극과 동일층을 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치.
  8. 제 1항 내지 제 4항 중의 어느 한 항에 있어서,
    상기 제 1 전극층 하부에는 박막 트랜지스터 층을 구비하고,
    상기 전극 전원 공급 라인에는 상기 박막 트랜지스터 층의 반도체 활성층과 동일층을 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치.
  9. 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
    상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치에 있어서,
    상기 전극 전원 공급 라인 상부에 배치되고, 하나 이상의 비아홀을 구비하며, 유기물을 포함하는 하나 이상의 절연층과;
    상기 전극 전원 공급 라인을 따라, 상기 비아홀을 포함한, 상기 절연층의 일면 상에 형성되는 하나 이상의 단위 보조 도전층으로 구성되는 보조 도전층;을 더 포함하고,
    상기 전극 전원 공급 라인과 상기 제 2 전극층 사이의 전기적 소통은 상기 비아홀에서 상기 보조 도전층을 통하여 이루어지되, 상기 절연층 일면 상의 단위 보조 도전층들은 서로 이격되어 있는 것을 특징으로 하는 전계 발광 디스플레이 장치.
  10. 제 9항에 있어서,
    상기 단위 보조 도전층의 일지점 및 인접 외곽부 사이의 거리는, 상기 화소 제 1 전극층 일지점 및 인접 외곽부 사이 최대 거리 이하인 것을 특징으로 하는 전계 발광 디스플레이 장치.
  11. 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
    상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치를 제조하는 방법에 있어서,
    상기 전극 전원 공급 라인 상부에 유기물을 포함하는 하나 이상의 절연층을 형성하는 단계;
    상기 하나 이상의 절연층에 하나 이상의 비아홀을 형성하는 단계;
    상기 비아홀을 포함한 상기 절연층의 일면 상에 보조 도전층을 형성하는 단계;
    상기 절연층 일면 상의 보조 도전층에 관통부를 형성하는 단계를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법.
  12. 제 11항에 있어서,
    상기 보조 도전층 형성 단계는, 상기 하나 이상의 제 1 전극층의 적어도 일부를 형성함과 동시에 실시되는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법.
  13. 제 11항에 있어서,
    상기 비아홀 형성 단계시, 둘 이상의 비아홀이 형성되고,
    상기 관통부 형성 단계시, 상기 관통부는 적어도 상기 비아홀들 사이에 형성되는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법.
  14. 제 11항에 있어서,
    상기 관통부 형성 단계시, 둘 이상의 관통부를 형성하되, 상기 관통부 사이의 거리는, 상기 화소 제 1 전극층 양단 간의 최대 거리 이하이도록 형성하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법.
  15. 기판 일면 상부의, 하나 이상의 층을 갖는 제 1 전극층 및 제 2 전극층, 그리고 이들 사이에 형성된 전계 발광부를 갖는 화소들을 구비하는 디스플레이 영역과,
    상기 디스플레이 영역에 전극 전원을 공급하는 전극 전원 공급 라인을 포함하는 전계 발광 디스플레이 장치를 제조하는 방법에 있어서,
    상기 전극 전원 공급 라인 상부에 유기물을 포함하는 하나 이상의 절연층을 형성하는 단계;
    상기 하나 이상의 절연층에 하나 이상의 비아홀을 형성하는 단계;
    상기 비아홀을 포함한 상기 절연층의 일면 상에, 하나 이상의 단위 보조 도전층으로 구성되는 보조 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 발광 디스플레이 장치 제조 방법.
KR1020040038735A 2004-05-29 2004-05-29 전계 발광 디스플레이 장치 및 이의 제조 방법 Expired - Lifetime KR100573149B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040038735A KR100573149B1 (ko) 2004-05-29 2004-05-29 전계 발광 디스플레이 장치 및 이의 제조 방법
JP2005113933A JP4049330B2 (ja) 2004-05-29 2005-04-11 電界発光ディスプレイ装置及びその製造方法
CN2005100817282A CN1735290B (zh) 2004-05-29 2005-05-27 电致发光显示装置及其制造方法
US11/138,323 US7279708B2 (en) 2004-05-29 2005-05-27 Electroluminescence display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038735A KR100573149B1 (ko) 2004-05-29 2004-05-29 전계 발광 디스플레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050113517A KR20050113517A (ko) 2005-12-02
KR100573149B1 true KR100573149B1 (ko) 2006-04-24

Family

ID=36072995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038735A Expired - Lifetime KR100573149B1 (ko) 2004-05-29 2004-05-29 전계 발광 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US7279708B2 (ko)
JP (1) JP4049330B2 (ko)
KR (1) KR100573149B1 (ko)
CN (1) CN1735290B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081728A (ko) * 2014-01-06 2015-07-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210014181A (ko) * 2014-01-06 2021-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633919B2 (en) * 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP4513777B2 (ja) * 2005-11-14 2010-07-28 セイコーエプソン株式会社 発光装置および電子機器
KR100875102B1 (ko) 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR100875103B1 (ko) 2007-11-16 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR20110019498A (ko) 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101576834B1 (ko) * 2009-09-29 2015-12-11 엘지디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR101034718B1 (ko) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5690280B2 (ja) 2009-10-15 2015-03-25 パナソニック株式会社 表示パネル装置及びその製造方法
WO2011055496A1 (ja) 2009-11-04 2011-05-12 パナソニック株式会社 表示パネル装置及びその製造方法
KR101035627B1 (ko) * 2010-01-21 2011-05-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084198B1 (ko) 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097337B1 (ko) 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097338B1 (ko) 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101772645B1 (ko) * 2010-08-27 2017-08-30 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용해 제조된 유기 발광 디스플레이 장치 및 그 제조 방법
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
KR101407586B1 (ko) * 2011-04-25 2014-06-27 삼성디스플레이 주식회사 모드에 따라 광반사율을 변화시키는 표시장치 및 그 구동방법
KR101521676B1 (ko) 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR20130050712A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101881083B1 (ko) * 2011-11-09 2018-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101654232B1 (ko) 2013-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150034054A (ko) * 2013-09-25 2015-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10032843B2 (en) 2014-09-11 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102188687B1 (ko) * 2014-09-15 2020-12-09 삼성디스플레이 주식회사 디스플레이 장치
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102356592B1 (ko) * 2014-11-03 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102297075B1 (ko) * 2014-11-14 2021-09-02 엘지디스플레이 주식회사 협 베젤 구조를 갖는 대면적 유기발광 다이오드 표시장치
KR102338906B1 (ko) * 2014-12-18 2021-12-14 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102393931B1 (ko) * 2015-05-01 2022-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102654924B1 (ko) * 2016-06-16 2024-04-05 삼성디스플레이 주식회사 표시장치
US10505145B2 (en) 2016-07-26 2019-12-10 Samsung Display Co., Ltd. Display device
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR102597681B1 (ko) * 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
KR102743728B1 (ko) 2016-11-08 2024-12-19 삼성디스플레이 주식회사 표시 장치
KR102354977B1 (ko) 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102405932B1 (ko) * 2017-09-14 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US11367772B2 (en) * 2018-01-18 2022-06-21 Sony Semiconductor Solutions Corporation Display device and electronic device with peripheral wiring connection to cathode electrode
KR102662722B1 (ko) * 2018-09-17 2024-05-02 삼성디스플레이 주식회사 표시장치
KR102769670B1 (ko) * 2019-01-29 2025-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210053612A (ko) * 2019-11-04 2021-05-12 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210086273A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치
KR102776381B1 (ko) * 2020-04-02 2025-03-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2022000232A1 (zh) 2020-06-30 2022-01-06 京东方科技集团股份有限公司 显示面板和显示装置
KR20220016396A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20230039795A (ko) * 2021-09-13 2023-03-22 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN115224219A (zh) * 2022-08-02 2022-10-21 维信诺科技股份有限公司 显示面板、显示面板制备方法及显示装置
US12307933B1 (en) 2024-04-26 2025-05-20 Dell Products L.P. Organic light emitting diode display film pixel shifting with temporal segmented image tracking

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179698U (ko) * 1985-04-30 1986-11-10
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP4666722B2 (ja) * 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 El表示装置及び電子装置
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 El表示装置、電気器具及びel表示装置用の半導体素子基板
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
JP3608614B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP2003271075A (ja) * 2002-03-13 2003-09-25 Toshiba Corp 表示装置
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
KR100581903B1 (ko) * 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
JP4608921B2 (ja) * 2004-03-22 2011-01-12 ソニー株式会社 表示装置の製造方法および表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081728A (ko) * 2014-01-06 2015-07-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102210210B1 (ko) * 2014-01-06 2021-02-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210014181A (ko) * 2014-01-06 2021-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102354978B1 (ko) * 2014-01-06 2022-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US11398537B2 (en) 2014-01-06 2022-07-26 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US12120928B2 (en) 2014-01-06 2024-10-15 Samsung Display Co., Ltd. Organic light-emitting display apparatus

Also Published As

Publication number Publication date
US20060060850A1 (en) 2006-03-23
JP2005338789A (ja) 2005-12-08
CN1735290A (zh) 2006-02-15
KR20050113517A (ko) 2005-12-02
CN1735290B (zh) 2012-09-26
US7279708B2 (en) 2007-10-09
JP4049330B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
KR100573149B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100592273B1 (ko) 평판 디스플레이 장치
KR100581903B1 (ko) 전계 발광 디스플레이 장치
KR100615222B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
US7705359B2 (en) Electronic device, thin film transistor structure and flat panel display having the same
US20080128701A1 (en) Electronic device, thin film transistor structure and flat panel display having the same
KR100573154B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100563065B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100592272B1 (ko) 전계 발광 디스플레이 장치
KR100563067B1 (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR100647606B1 (ko) 전계 발광 디스플레이 장치의 제조 방법
KR100625996B1 (ko) 전계 발광 디스플레이 장치
KR100592268B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100563068B1 (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR100637172B1 (ko) 유기 전계 발광 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040529

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060327

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060417

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060418

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090330

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100326

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140401

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20240321

Start annual number: 19

End annual number: 19