[go: up one dir, main page]

KR102188687B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102188687B1
KR102188687B1 KR1020140122044A KR20140122044A KR102188687B1 KR 102188687 B1 KR102188687 B1 KR 102188687B1 KR 1020140122044 A KR1020140122044 A KR 1020140122044A KR 20140122044 A KR20140122044 A KR 20140122044A KR 102188687 B1 KR102188687 B1 KR 102188687B1
Authority
KR
South Korea
Prior art keywords
wiring
conductive pattern
area
display
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140122044A
Other languages
English (en)
Other versions
KR20160032340A (ko
Inventor
김현태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140122044A priority Critical patent/KR102188687B1/ko
Priority to US14/627,867 priority patent/US9543333B2/en
Publication of KR20160032340A publication Critical patent/KR20160032340A/ko
Application granted granted Critical
Publication of KR102188687B1 publication Critical patent/KR102188687B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 기판상에 배치되고 적어도 표시 소자를 구비하는 표시 영역 및 상기 표시 영역과 인접하도록 형성된 비표시 영역을 포함하는 디스플레이 장치에 관한 것으로서, 상기 비표시 영역의 일 영역에는 인입 영역이 형성되고, 상기 인입 영역에는 적어도 상기 표시 영역의 표시 소자와 전기적으로 연결되도록 형성된 복수의 배선을 구비하는 배선부 및 상기 표시 소자와 전기적으로 연결되고 상기 배선부와 이격되면서 적어도 중첩된 영역을 갖도록 형성된 도전 패턴부가 형성되고, 상기 배선부의 복수의 배선들은 각각 나란하게 형성되지 않고, 상기 표시 영역의 가장자리와 상기 복수의 배선들의 각각이 이루는 각이 적어도 상이한 두 개의 값을 갖는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
특히, 근래에 디스플레이 장치는 휴대가 가능한 박형의 평판 형태의 표시 장치로 대체되는 추세이다.
디스플레이 장치는 사용자가 인식할 수 있도록 하나 이상의 가시 광선을 구현하는 표시 영역을 포함한다. 또한, 이러한 표시 영역에는 가시 광선을 구현하기 위하여 필요한 하나 이상의 배선이 형성될 수 있다.
디스플레이 장치는 표시 영역외에 다양한 목적을 위하여 비표시 영역, 즉 사용자가 볼 때 가시 광선을 구현하지 않는 영역을 포함한다. 이러한 비표시 영역에는 표시 영역으로 연결되는 복수의 배선들이 형성될 수 있다.
이러한 복수의 배선들간의 간섭, 특히 영역별 불균일한 간섭이 발생하고, 이로 인하여 표시 영역에 전기적 영향을 주고, 결과적으로 표시 영역의 전기적 특성이 감소하고, 전기적 특성 감소로 인하여 화질 특성 향상에 한계가 있다.
본 발명의 실시예들은 전기적 특성 및 화질 특성이 향상된 디스플레이 장치를 제공한다.
본 발명의 일 실시예는 기판상에 배치되고 적어도 표시 소자를 구비하는 표시 영역 및 상기 표시 영역과 인접하도록 형성된 비표시 영역을 포함하는 디스플레이 장치에 관한 것으로서, 상기 비표시 영역의 일 영역에는 인입 영역이 형성되고, 상기 인입 영역에는 적어도 상기 표시 영역의 표시 소자와 전기적으로 연결되도록 형성된 복수의 배선을 구비하는 배선부 및 상기 표시 소자와 전기적으로 연결되고 상기 배선부와 이격되면서 적어도 중첩된 영역을 갖도록 형성된 도전 패턴부가 형성되고, 상기 배선부의 복수의 배선들은 각각 나란하게 형성되지 않고, 상기 표시 영역의 가장자리와 상기 복수의 배선들의 각각이 이루는 각이 적어도 상이한 두 개의 값을 갖는 디스플레이 장치를 개시한다.
본 실시예에 있어서 상기 표시 영역의 가장자리와 상기 복수의 배선들의 각각 이루는 각은 일 방향으로 갈수록 작아지도록 형성될 수 있다.
본 실시예에 있어서 상기 도전 패턴부는 상기 복수의 배선들과 중첩되도록 길게 연장된 형태를 갖고, 상기 도전 패턴부는 영역별로 적어도 상이한 두 개 이상의 폭을 가질 수 있다.
본 실시예에 있어서 상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고, 상기 제1 배선과 상기 표시 영역의 가장자리가 이루는 각은 상기 제2 배선과 상기 표시 영역의 가장자리가 이루는 각보다 크고, 상기 도전 패턴부의 영역 중 상기 제1 배선과 중첩된 영역의 폭은 상기 제2배선과 중첩된 영역의 폭보다 크도록 형성될 수 있다.
본 실시예에 있어서 상기 도전 패턴부는 일 방향으로 갈수록 폭이 줄어들도록 계단 형태를 가질 수 있다.
본 실시예에 있어서 상기 도전 패턴부는 일 방향으로 갈수록 폭이 점진적으로 줄어들도록 형성될 수 있다.
본 실시예에 있어서 상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이와 실질적으로 동일하도록 형성될 수 있다.
본 실시예에 있어서 상기 배선부와 상기 도전 패턴부의 사이에 배치된 삽입 도전 패턴을 더 포함할 수 있다.
본 실시예에 있어서 상기 삽입 도전 패턴의 상기 복수의 배선과 중첩된 각각의 영역의 폭의 값은 적어도 서로 다른 두 개의 값을 가질 수 있다.
본 실시예에 있어서 상기 도전 패턴의 영역 중 상기 배선부와 중첩된 영역의 폭은 일정한 값을 가질 수 있다.
본 실시예에 있어서 상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고, 상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이보다 작고, 상기 삽입 도전 패턴의 영역 중 상기 제1 배선과 중첩된 영역의 폭은 상기 제2 배선과 중첩된 영역의 폭보다 크도록 형성될 수 있다.
본 실시예에 있어서 상기 삽입 도전 패턴은 일 방향으로 갈수록 폭이 줄어들도록 계단 형태를 가질 수 있다.
본 실시예에 있어서 상기 삽입 도전 패턴은 일 방향으로 갈수록 폭이 점진적으로 줄어들도록 형성될 수 있다.
본 실시예에 있어서 상기 제1 배선과 상기 표시 영역의 가장자리가 이루는 각은 상기 제2 배선과 상기 표시 영역의 가장자리가 이루는 각보다 크도록 형성될 수 있다.
본 실시예에 있어서 상기 배선부와 상기 삽입 도전 패턴의 사이 및 상기 삽입 도전 패턴과 상기 도전 패턴부의 사이에는 각각 절연층이 배치될 수 있다.
본 실시예에 있어서 상기 배선부의 배선들과 상기 도전 패턴부가 중첩된 영역에서, 상기 배선들과 상기 도전 패턴부의 사이에는 각각 간격이 발생하고, 상기 배선들과 도전 패턴부의 사이의 간격의 값은 적어도 서로 다른 두 개의 값을 가질 수 있다.
본 실시예에 있어서 상기 배선들과 상기 도전 패턴부의 사이에 배치된 중간 절연층을 더 포함하고, 상기 배선들과 상기 도전 패턴부의 사이의 간격의 값은 상기 중간 절연층의 두께에 대응할 수 있다.
본 실시예에 있어서 상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고, 상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이보다 작고, 상기 중간 절연층의 영역 중 상기 제1 배선과 상기 도전 패턴부가 중첩된 영역에서의 두께는, 상기 중간 절연층의 영역 중 상기 제2 배선과 상기 도전 패턴부가 중첩된 영역에서의 두께보다 작을 수 있다.
본 실시예에 있어서 상기 중간 절연층은 영역별로 단층 또는 복층으로 형성될 수 있다.
본 실시예에 있어서 상기 표시 소자는 적어도 전원 공급선, 스캔 라인 및 데이터 라인에 연결되고, 상기 복수의 배선 및 도전 패턴부는 각각 상기 전원 공급선, 스캔 라인 및 데이터 라인 중 적어도 어느 하나에 전기적으로 연결될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은 전기적 특성 및 화질 특성이 향상된 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 S를 확대한 도면이다.
도 3은 도 2의 ⅢA-ⅢA'선 및 ⅢB-ⅢB'선 을 따라 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 S를 확대한 도면이다.
도 6은 도 5의 ⅥA-ⅥA'선 및 ⅥB-ⅥB'선 을 따라 절단한 단면도이다.
도 7 및 도 8은 도 5의 변형예들을 도시한 도면이다.
도 9는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 10은 도 9의 S를 확대한 도면이다.
도 11은 도 10의 ⅩA-ⅩA'선 및 ⅩB-ⅩB'선 을 따라 절단한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 13은 도 12의 일 화소의 일 영역의 단면을 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 S를 확대한 도면이고, 도 3은 도 2의 ⅢA-ⅢA'선 및 ⅢB-ⅢB'선 을 따라 절단한 단면도이다.
본 실시예의 디스플레이 장치(100)는 기판(101)상에 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다.
기판(101)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(101)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(101)은 플렉서블 소재의 기판(101)을 포함한다. 여기서, 플렉서블 소재의 기판(101)이란 가요성을 갖는 기판으로 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(101)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(101)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
표시 영역(DA)은 가시 광선을 구현하도록 하나 이상의 표시 소자(미도시)를 구비한다. 표시 소자는 다양한 종류일 수 있다. 예를들면 표시 소자는 유기 발광 소자를 구비할 수 있고, 유기 발광 소자는 제1 전극, 제2 전극 및 제1 전극과 제2 전극의 사이에 배치된 발광층을 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접하도록 배치된다. 선택적 실시예로서 도 1에 도시한 것과 같이 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
또한, 다른 선택적 실시예로서 비표시 영역(NDA)은 표시 영역(DA)의 일측에 인접하도록 배치될 수도 있다.
비표시 영역(NDA)은 인입 영역(POA)을 포함한다. 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 접한 영역 중 일 영역이다. 인입 영역(POA)은 적어도 표시 영역(DA)으로 연결되는 배선이 지나가거나 형성되는 영역이다.
선택적 실시예로서 디스플레이 장치(100)는 구동 회로부(180)를 포함할 수 있다. 구동 회로부(180)는 구동 회로부(180)는 IC를 구비할 수 있다. 선택적 실시예로서 구동 회로부(180)는 표시 영역(DA)으로 전기적 신호를 전달할 수 있고, 다른 예로서 표시 영역(DA)으로부터 전기적 신호를 전달받을 수 있다.
선택적 실시예로서 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 구동 회로부(180)의 사이의 영역에 배치될 수 있다.
도 2를 참조하면서 인입 영역(POA)을 구체적으로 설명하기로 한다.
인입 영역(POA)에는 배선부(110) 및 도전 패턴부(120)가 배치된다.
배선부(110)는 복수의 배선 부재를 구비한다. 예를들면 배선부(110)는 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)를 포함한다.
제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)는 길게 연장된 형태를 갖고, 각각의 일단이 표시 영역(DA)에 연결된다. 선택적 실시예로서 표시 영역(DA)의 제1 표시 배선부(110D)와 연결된다.
구체적으로 제1 배선(111)은 제1 표시 배선부(110D)의 제1 표시 배선(111D)와 연결되고, 제2 배선(112)은 제1 표시 배선부(110D)의 제2 표시 배선(112D)와 연결되고, 제3 배선(113)은 제1 표시 배선부(110D)의 제3 표시 배선(113D)와 연결되고, 제4 배선(114)은 제1 표시 배선부(110D)의 제4 표시 배선(114D)와 연결되고, 제5 배선(115)은 제1 표시 배선부(110D)의 제5 표시 배선(115D)와 연결된다.
제1 표시 배선부(110D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제1 표시 배선부(110D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제1 표시 배선부(110D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있고, 예를들면 박막 트랜지스터의 게이트 전극에 연결되는 배선일 수 있다.
또한, 다른 선택적 실시예로서 제1 표시 배선부(110D)는 박막 트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 배선일 수도 있다.
선택적 실시예로서 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)은 서로 이격될 수 있다.
도시하지 않았으나, 선택적 실시예로서 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)의 각각의 일단이 구동 회로부(180)와 전기적으로 연결될 수 있다.
배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)은 서로 나란하게 형성되지 않는다. 즉, 배선부(110)와 인접한 표시 영역(DA)의 가장자리를 기준으로, 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)과 표시 영역(DA)의 가장자리가 이루는 각이 하나의 값을 갖지 않는다. 즉 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다. 또한, 다른 예로서 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115) 중 적어도 두 개의 배선의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다.
선택적 실시예로서 제1 배선(111)과 표시 영역(DA)의 가장자리가 이루는 각은 직각에 유사하고, 제2 배선(112)과 표시 영역(DA)의 가장자리가 이루는 각은 직각보다 작고, 제3 배선(113)과 표시 영역(DA)의 가장자리가 이루는 각은 제2 배선(112)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제4 배선(114)과 표시 영역(DA)의 가장자리가 이루는 각은 제3 배선(113)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제5 배선(115)과 표시 영역(DA)의 가장자리가 이루는 각은 제4 배선(114)과 표시 영역(DA)의 가장자리가 이루는 각보다 작다.
도전 패턴부(120)는 일 방향으로 길게 연장된 패턴을 갖도록 형성된다. 또한, 도전 패턴부(120)는 배선부(110)와 중첩되고 이격되도록 배치된다. 도전 패턴부(120)는 배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)에 대응되도록 길게 연장된 형태의 패턴을 갖는다.
도전 패턴부(120)는 표시 영역(DA)의 배선과 연결된다. 선택적 실시예로서 도전 패턴부(120)는 표시 영역(DA)의 제2 표시 배선부(120D)와 연결된다. 예를들면 도전 패턴부(120)의 상측면에 복수의 제2 표시 배선부(120D)와 연결될 수 있다.
제2 표시 배선부(120D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제2 표시 배선부(120D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제2 표시 배선부(120D)는 표시 소자를 구동하기 위하여 필요한 전원 전압을 표시 영역(DA)으로 전달할 수 있다.
선택적 실시예로서 제2 표시 배선부(120D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있다.
도전 패턴부(120)는 배선부(110)와 중첩되고 그 사이에 하나 이상의 절연층이 배치된다.
구체적으로 도 3을 참조하면, 기판(101)상에 배선부(110)의 제1 배선(111) 및 제5 배선(115)이 형성된다. 선택적 실시예로서 기판(101)가 배선부(110)의 사이에는 버퍼층(102), 하부 절연층(141)이 형성될 수 있다. 이 때 선택적 실시예로서 하부 절연층(141)은 게이트 절연막일 수 있다.
배선부(110)의 제1 배선(111) 및 제5 배선(115)상에 도전 패턴부(120)가 형성되고, 제1 배선(111) 및 제5 배선(115)과 도전 패턴부(120)의 사이에는 중간 절연층(143)이 형성된다.
도 3과 같이 배선부(110)과 도전 패턴부(120)는 서로 중첩되고, 그 사이에 중간 절연층(143)이 배치되어, 배선부(110) 및 도전 패턴부(120)의 사이에 캐패시턴스가 발생할 수 있다.
도전 패턴부(120)는 하나 이상의 폭(H1, H2, H3, H4, H5)을 갖도록 형성된다. 즉, 도전 패턴부(120)는 적어도 제1 배선(111)과 중첩된 영역의 폭(H1), 적어도 제2 배선(112)과 중첩된 영역의 폭(H2), 적어도 제3 배선(113)과 중첩된 영역의 폭(H3), 적어도 제4 배선(114)과 중첩된 영역의 폭(H4), 적어도 제5 배선(115)과 중첩된 영역의 폭(H5)을 포함한다.
도전 패턴부(120)는 하나 이상의 폭(H1, H2, H3, H4, H5)은 서로 다른 크기를 가질 수 있고, 적어도 서로 다른 크기의 두 개의 폭을 가질 수 있다. 즉, 폭(H1)은 폭(H5)보다 크다.
구체적으로 도전 패턴부(120)의 영역 중 배선부(110)의 제1 배선(111), 즉 표시 영역(DA)의 가장자리와 이루는 각이 직각에 유사한 배선과 중첩된 영역의 폭(H1)은, 배선부(110)의 제5 배선(115), 즉 배선들(111 내지 115) 중 표시 영역(DA)의 가장자리와 이루는 각이 가장 작은 배선과 중첩된 영역의 폭(H5)보다 크다.
선택적 실시예로서 폭(H1), 폭(H2), 폭(H3), 폭(H4), 폭(H5)은 순차적으로 작은 값을 가질 수 있다.
선택적 실시예로서 도전 패턴부(120)는 계단 형태로 형성될 수 있다.
도시하지 않았으나 도전 패턴부(120)가 계단 형태가 아닌 점진적으로 폭이 변하도록 형성될 수도 있다.
배선부(110)의 제1 배선(111), 제2 배선(112), 제3 배선(113), 제4 배선(114) 및 제5 배선(115)은 도전 패턴부(120)와 각각 중첩되는 영역의 길이(L1, L2, L3, L4, L5)를 갖는다. 구체적으로 제1 배선(111)의 영역 중 도전 패턴부(120)와 중첩되는 영역은 길이(L1)를 갖고, 제2 배선(112)의 영역 중 도전 패턴부(120)와 중첩되는 영역은 길이(L2)를 갖고, 제3 배선(113)의 영역 중 도전 패턴부(120)와 중첩되는 영역은 길이(L3)를 갖고, 제4 배선(114)의 영역 중 도전 패턴부(120)와 중첩되는 영역은 길이(L4)를 갖고, 제5 배선(115)의 영역 중 도전 패턴부(120)와 중첩되는 영역은 길이(L5)를 갖는다.
길이(L1), 길이(L2), 길이(L3), 길이(L4) 및 길이(L5)는 유사한 값을 가질 수 있다. 선택적 실시예로서 길이(L1), 길이(L2), 길이(L3), 길이(L4) 및 길이(L5)는 동일한 값을 가질 수 있다.
본 실시예의 디스플레이 장치(100)는 인입 영역(POA)에 배선부(110)와 도전 패턴부(120)를 포함한다. 배선부(110) 및 도전 패턴부(120)는 적어도 일 영역에서 서로 이격된 채 중첩된 영역을 포함하고, 그 사이에 하나 이상의 절연층(143)이 형성된다. 즉, 배선부(110)와 도전 패턴부(120)의 사이에는 캐패시턴스가 발생할 수 있다.
한편, 배선부(110)는 표시 영역(DA)의 제1 표시 배선부(110D)과 연결되고, 도전 패턴부(120)는 표시 영역(DA)의 제2 표시 배선부(120D)와 연결될 수 있다. 배선부(110)의 각각의 배선(111, 112, 113, 114, 115)과 도전 패턴부(120) 사이에서 발생한 캐패시턴스는 표시 영역(DA)에 영향을 줄 수 있다.
특히, 배선(111, 112, 113, 114, 115)들 각각이 도전 패턴부(120)의 사이에서 발생한 캐패시턴스가 상이하면 표시 영역(DA)의 영역 별로 불균일한 전기적 특성이 초래되고, 이로 인하여 표시 영역(DA)의 화질 특성이 불균일하게 될 수 있다. 본 실시예에서는 배선(111, 112, 113, 114, 115)들 각각이 서로 나란하지 않게, 즉 표시 영역(DA)의 가장자리와 이루는 각이 다를 수 있다. 이에 대응하도록 도전 패턴부(120)가 길게 연장된 형태를 갖고, 하나의 폭이 아닌 서로 다른 폭을 갖도록 형성한다. 예를들면 도전 패턴부(120)는 계단 형태를 가질 수 있다. 이를 통하여 배선 (111, 112, 113, 114, 115)들의 형태가 서로 나란하게 형성된 형태가 아니더라도 배선(111, 112, 113, 114, 115)들의 영역 중 도전 패턴부(120)와 중첩된 영역의 길이(L1, L2, L3, L4, L5)의 길이를 용이하게 제어할 수 있다. 즉, 길이(L1, L2, L3, L4, L5)의 값을 유사하게, 또는 동일하게 제어할 수 있다.
이를 통하여 도전 패턴부(120)와 배선 (111, 112, 113, 114, 115)들간에 발생할 수 있는 캐패시턴스의 크기를 동일하게 또는 유사하게 제어할 수 있다. 결과적으로 도전 패턴부(120)와 배선 (111, 112, 113, 114, 115)들간에 발생한 캐패시턴스가 표시 영역(DA)의 영역 별로 균일하게 전달될 수 있다. 그러므로 디스플레이 장치(100)의 전기적 특성이 향상되고, 또한 디스플레이 장치(100)의 균일한 화질 특성을 용이하게 구현할 수 있다.
도 4는 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 5는 도 4의 S를 확대한 도면이고, 도 6은 도 5의 ⅥA-ⅥA'선 및 ⅥB-ⅥB'선 을 따라 절단한 단면도이다.
본 실시예의 디스플레이 장치(200)는 기판(201)상에 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다.
기판(201)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(201)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(201)은 플렉서블 소재의 기판(201)을 포함한다. 여기서, 플렉서블 소재의 기판(201)이란 가요성을 갖는 기판으로 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(201)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(201)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
표시 영역(DA)은 가시 광선을 구현하도록 하나 이상의 표시 소자(미도시)를 구비한다. 표시 소자는 다양한 종류일 수 있다. 예를들면 표시 소자는 유기 발광 소자를 구비할 수 있고, 유기 발광 소자는 제1 전극, 제2 전극 및 제1 전극과 제2 전극의 사이에 배치된 발광층을 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접하도록 배치된다. 선택적 실시예로서 도 4에 도시한 것과 같이 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
또한, 다른 선택적 실시예로서 비표시 영역(NDA)은 표시 영역(DA)의 일측에 인접하도록 배치될 수도 있다.
비표시 영역(NDA)은 인입 영역(POA)을 포함한다. 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 접한 영역 중 일 영역이다. 인입 영역(POA)은 표시 영역(DA)으로 연결되는 배선이 형성되는 영역이다.
선택적 실시예로서 디스플레이 장치(200)는 구동 회로부(280)를 포함할 수 있다. 구동 회로부(280)는 구동 회로부(280)는 IC를 구비할 수 있다. 선택적 실시예로서 구동 회로부(280)는 표시 영역(DA)으로 전기적 신호를 전달할 수 있고, 다른 예로서 표시 영역(DA)으로부터 전기적 신호를 전달받을 수 있다.
선택적 실시예로서 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 구동 회로부(280)의 사이의 영역에 배치될 수 있다.
도 5를 참조하면서 인입 영역(POA)을 구체적으로 설명하기로 한다.
인입 영역(POA)에는 배선부(210), 도전 패턴부(220) 및 삽입 도전 패턴(230)이 배치된다.
배선부(210)는 복수의 배선 부재를 구비한다. 예를들면 배선부(210)는 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)를 포함한다.
제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)는 길게 연장된 형태를 갖고, 각각의 일단이 표시 영역(DA)에 연결된다. 선택적 실시예로서 표시 영역(DA)의 제1 표시 배선부(210D)와 연결된다.
구체적으로 제1 배선(211)은 제1 표시 배선부(210D)의 제1 표시 배선(211D)와 연결되고, 제2 배선(212)은 제1 표시 배선부(210D)의 제2 표시 배선(212D)와 연결되고, 제3 배선(213)은 제1 표시 배선부(210D)의 제3 표시 배선(213D)와 연결되고, 제4 배선(214)은 제1 표시 배선부(210D)의 제4 표시 배선(214D)와 연결되고, 제5 배선(215)은 제1 표시 배선부(210D)의 제5 표시 배선(215D)와 연결된다.
제1 표시 배선부(210D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제1 표시 배선부(210D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제1 표시 배선부(210D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있고, 예를들면 박막 트랜지스터의 게이트 전극에 연결되는 배선일 수 있다.
또한, 다른 선택적 실시예로서 제1 표시 배선부(210D)는 박막 트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 배선일 수도 있다.
선택적 실시예로서 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)은 서로 이격될 수 있다.
도시하지 않았으나, 선택적 실시예로서 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)의 각각의 일단이 구동 회로부(280)와 전기적으로 연결될 수 있다.
배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)은 서로 나란하게 형성되지 않는다. 즉, 배선부(210)와 인접한 표시 영역(DA)의 가장자리를 기준으로, 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)과 표시 영역(DA)의 가장자리가 이루는 각이 하나의 값을 갖지 않는다. 즉 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다. 또한, 다른 예로서 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215) 중 적어도 두 개의 배선의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다.
선택적 실시예로서 제1 배선(211)과 표시 영역(DA)의 가장자리가 이루는 각은 직각에 유사하고, 제2 배선(212)과 표시 영역(DA)의 가장자리가 이루는 각은 직각보다 작고, 제3 배선(213)과 표시 영역(DA)의 가장자리가 이루는 각은 제2 배선(212)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제4 배선(214)과 표시 영역(DA)의 가장자리가 이루는 각은 제3 배선(213)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제5 배선(215)과 표시 영역(DA)의 가장자리가 이루는 각은 제4 배선(214)과 표시 영역(DA)의 가장자리가 이루는 각보다 작다.
도전 패턴부(220)는 일 방향으로 길게 연장된 패턴을 갖도록 형성된다. 또한, 도전 패턴부(220)는 배선부(210)와 중첩되고 이격되도록 배치된다. 도전 패턴부(220)는 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)에 대응되도록 길게 연장된 형태의 패턴을 갖는다.
도전 패턴부(220)는 표시 영역(DA)의 배선과 연결된다. 선택적 실시예로서 도전 패턴부(220)는 표시 영역(DA)의 제2 표시 배선부(220D)와 연결된다. 예를들면 도전 패턴부(220)의 상측면에 복수의 제2 표시 배선부(220D)와 연결될 수 있다.
제2 표시 배선부(220D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제2 표시 배선부(220D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제2 표시 배선부(220D)는 표시 소자를 구동하기 위하여 필요한 전원 전압을 표시 영역(DA)으로 전달할 수 있다.
선택적 실시예로서 제2 표시 배선부(220D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있다.
도전 패턴부(220)는 배선부(210)와 중첩되고 그 사이에 하나 이상의 절연층이 배치된다.
도전 패턴부(220)는 폭(H)을 갖도록 형성된다. 선택적 실시예로서 도전 패턴부(220)는 적어도 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)에 대응되는 영역에서 동일한 크기의 폭(H)을 가질 수 있다.
이를 통하여, 배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)은 도전 패턴부(220)와 각각 중첩되는 영역의 길이가 다를 수 있다.
구체적으로 제1 배선(211)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이는, 적어도 제5 배선(215)의 영역 중 도전 패턴부(220)와 중첩되는 영역의 길이보다 작을 수 있다.
또한, 선택적 실시예로서 제1 배선(211)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이는, 제2 배선(212)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이보다 작을 수 있고, 제2 배선(212)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이는 제3 배선(213)의 영역 중 도전 패턴부(220)와 중첩되는 영역의 길이보다 작을 수 있고, 제3 배선(213)의 영역 중 도전 패턴부(220)와 중첩되는 영역의 길이는 제4 배선(214)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이보다 작을 수 있고, 제4 배선(214)의 영역 중 도전 패턴부(220)와 중첩되는 영역의 길이는 제5 배선(215)의 영역 중 도전 패턴부(220)와 중첩되는 영역은 길이보다 작을 수 있다.
이로 인하여 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)의 각각과 도전 패턴부(220)의 사이에서 발생하는 캐패시턴스는 상이할 수 있다.
삽입 도전 패턴(230)은 배선부(210)와 도전 패턴부(220)의 사이에 배치된다.
구체적으로 도 6을 참조하면, 기판(201)상에 배선부(210)의 제1 배선(211) 및 제5 배선(215)이 형성된다. 선택적 실시예로서 기판(201)가 배선부(210)의 사이에는 버퍼층(202), 하부 절연층(241)이 형성될 수 있다. 이 때 선택적 실시예로서 하부 절연층(241)은 게이트 절연막일 수 있다.
배선부(210)의 제1 배선(211) 및 제5 배선(215)상에 도전 패턴부(220)가 형성되고, 또한, 배선부(210)와 도전 패턴부(220)의 사이에 삽입 도전 패턴(230)이 배치된다.
구체적으로 제1 배선(211) 및 제5 배선(215)과 삽입 도전 패턴(230)의 사이에는 제1 중간 절연층(243)이 형성되고, 삽입 도전 패턴(230)과 도전 패턴부(220)의 사이에는 제2 중간 절연층(247)이 형성된다.
도 5 및 6과 같이 배선부(210)와 도전 패턴부(220)는 서로 중첩되고, 그 사이에 제1, 2 중간 절연층(243, 237)이 배치되어, 배선부(210) 및 도전 패턴부(220)의 사이에 캐패시턴스가 발생할 수 있다.
또한, 삽입 도전 패턴(230)이 도전 패턴부(220)와 배선부(210)의 일 영역에 형성된다. 이를 통하여 배선부(210)와 삽입 도전 패턴(230)의 사이 및 삽입 도전 패턴(230)과 도전 패턴부(220)의 사이에도 캐패시터가 발생할 수 있다.
삽입 도전 패턴(230)은 길게 연장된 형태를 갖고 서로 다른 폭을 갖도록 형성된다. 이를 통하여, 삽입 도전 패턴(230)과 배선부(210)의 배선(211 내지 215)가 중첩된 영역의 길이가 다르게 할 수 있다.
선택적 실시예로서 삽입 도전 패턴(230)의 폭 중 제1 배선(211)에 대응되는 영역의 폭은 적어도 제5 배선(215)에 대응되는 영역의 폭보다 클 수 있다.
배선부(210)의 제1 배선(211), 제2 배선(212), 제3 배선(213), 제4 배선(214) 및 제5 배선(215)은 삽입 도전 패턴(230)과 각각 중첩되는 영역의 길이(M1, M2, M 3, M4, M5)를 갖는다.
구체적으로 제1 배선(211)의 영역 중 삽입 도전 패턴(230)와 중첩되는 영역은 길이(M1)를 갖고, 제2 배선(212)의 영역 중 삽입 도전 패턴(230)와 중첩되는 영역은 길이(M2)를 갖고, 제3 배선(213)의 영역 중 삽입 도전 패턴(230)와 중첩되는 영역은 길이(M3)를 갖고, 제4 배선(214)의 영역 중 삽입 도전 패턴(230)와 중첩되는 영역은 길이(M4)를 갖고, 제5 배선(215)의 영역 중 삽입 도전 패턴(230)와 중첩되는 영역은 길이(M5)를 갖는다.
길이(M1), 길이(M2), 길이(M3), 길이(M4) 및 길이(M5)는 서로 다른 적어도 두 개의 값을 가질 수 있다.
구체적으로 길이(M1)은 적어도 길이(M5)보다 클 수 있다.
선택적 실시예로서 길이(M1), 길이(M2), 길이(M3), 길이(M4) 및 길이(M5)는 순서대로 점진적으로 작아진 값을 가질 수 있다.
유사한 값을 가질 수 있다. 선택적 실시예로서 길이(L1), 길이(L2), 길이(L3), 길이(L4) 및 길이(L5)는 동일한 값을 가질 수 있다.
본 실시예의 디스플레이 장치(200)는 인입 영역(POA)에 배선부(210)와 도전 패턴부(220)를 포함한다. 배선부(210) 및 도전 패턴부(220)는 적어도 일 영역에서 서로 이격된 채 중첩된 영역을 포함하고, 그 사이에 하나 이상의 절연층(243, 247)이 형성된다. 즉, 배선부(210)와 도전 패턴부(220)의 사이에는 캐패시턴스가 발생할 수 있다.
한편, 배선부(210)는 표시 영역(DA)의 제1 표시 배선부(210D)과 연결되고, 도전 패턴부(220)는 표시 영역(DA)의 제2 표시 배선부(220D)와 연결될 수 있다. 배선부(210)의 각각의 배선(211, 212, 213, 214, 215)과 도전 패턴부(220) 사이에서 발생한 캐패시턴스는 표시 영역(DA)에 영향을 줄 수 있다.
특히, 배선(211, 212, 213, 214, 215)들 각각이 도전 패턴부(220)의 사이에서 발생한 캐패시턴스가 상이하면 표시 영역(DA)의 영역 별로 불균일한 전기적 특성이 초래되고, 이로 인하여 표시 영역(DA)의 화질 특성이 불균일하게 될 수 있다.
즉, 제1 배선(211)과 도전 패턴부(220)의 사이에서 발생한 캐패시턴스는 제5 배선(215)과 도전 패턴부(220)의 사이에서 발생한 캐패시턴스보다 작을 수 있다.
한편, 배선부(210)와 도전 패턴부(220)의 사이에 삽입 도전 패턴(230)이 배치된다. 삽입 도전 패턴(230)의 폭은 일정하지 않다. 즉 제1 배선(211)과 중첩되는 영역에서의 폭은 제5 배선(215)과 중첩되는 영역에서의 폭보다 크도록 삽입 도전 패턴(230)이 형성된다.
예를들면 삽입 도전 패턴(230)는 점진적으로 폭이 커지거나 작아지는 형태를 가질 수 있다. 이를 통하여 배선(211, 212, 213, 214, 215)들의 영역 중 도전 패턴부(220)와 중첩된 영역의 길이(M1, M2, M3, M4, M5)의 길이는 일정하지 않다.
적어도 길이(M1)는 길이(M5)보다 크다. 이를 통하여 삽입 도전 패턴(230)와 배선(211, 212, 213, 214, 215)들간에 발생할 수 있는 캐패시턴스의 크기를 상이하게 할 수 있다. 적어도 삽입 도전 패턴(230)과 제1 배선(211)사이에서의 캐패시턴스가 삽입 도전 패턴(230)과 제5 배선(215)사이에서의 캐패시턴스보다 클 수 있다.
결과적으로, 배선부(210)의 배선(211 내지 215)의 각각과 도전 패턴부(220)의 사이에서 발생한 캐패시턴스의 차이를 삽입 도전 패턴(230)과 배선부(210)사이에서의 캐패시턴스로 보상할 수 있다.
결과적으로 배선(211, 212, 213, 214, 215)들을 통하여 발생한 캐패시턴스가 표시 영역(DA)의 영역 별로 균일하게 전달될 수 있다. 그러므로 디스플레이 장치(200)의 전기적 특성이 향상되고, 또한 디스플레이 장치(200)의 균일한 화질 특성을 용이하게 구현할 수 있다.
도 7 및 도 8은 도 5의 변형예들을 도시한 도면이다.
도 7에 도시한 것과 같이 삽입 도전 패턴(230)은 다양한 형태를 가질 수 있다. 즉, 배선(211, 212, 213, 214, 215)들의 영역 중 삽입 도전 패턴(230)와 중첩된 영역의 길이(M1, M2, M3, M4, M5)의 길이는 일정하지 않도록, 선택적 실시예로서 길이(M1, M2, M3, M4, M5)가 점진적으로 작아지도록, 적어도 길이(M1)가 길이(M5)보다 크도록 다양한 형태로 삽입 도전 패턴(230)을 형성할 수 있다.
또한, 도 8에 도시한 것과 같이 삽입 도전 패턴(230)은 계단 형태를 갖도록 형성할 수도 있다.
도 9는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 10은 도 9의 S를 확대한 도면이고, 도 11은 도 10의 ⅩA-ⅩA'선 및 ⅩB-ⅩB'선 을 따라 절단한 단면도이다.
본 실시예의 디스플레이 장치(300)는 기판(301)상에 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다.
기판(301)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(301)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(301)은 플렉서블 소재의 기판(301)을 포함한다. 여기서, 플렉서블 소재의 기판(301)이란 가요성을 갖는 기판으로 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(301)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(301)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
표시 영역(DA)은 가시 광선을 구현하도록 하나 이상의 표시 소자(미도시)를 구비한다. 표시 소자는 다양한 종류일 수 있다. 예를들면 표시 소자는 유기 발광 소자를 구비할 수 있고, 유기 발광 소자는 제1 전극, 제2 전극 및 제1 전극과 제2 전극의 사이에 배치된 발광층을 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접하도록 배치된다. 선택적 실시예로서 도 9에 도시한 것과 같이 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
또한, 다른 선택적 실시예로서 비표시 영역(NDA)은 표시 영역(DA)의 일측에 인접하도록 배치될 수도 있다.
비표시 영역(NDA)은 인입 영역(POA)을 포함한다. 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 접한 영역 중 일 영역이다. 인입 영역(POA)은 표시 영역(DA)으로 연결되는 배선이 형성되는 영역이다.
선택적 실시예로서 디스플레이 장치(300)는 구동 회로부(380)를 포함할 수 있다. 구동 회로부(380)는 구동 회로부(380)는 IC를 구비할 수 있다. 선택적 실시예로서 구동 회로부(380)는 표시 영역(DA)으로 전기적 신호를 전달할 수 있고, 다른 예로서 표시 영역(DA)으로부터 전기적 신호를 전달받을 수 있다.
선택적 실시예로서 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 구동 회로부(380)의 사이의 영역에 배치될 수 있다.
도 10을 참조하면서 인입 영역(POA)을 구체적으로 설명하기로 한다.
인입 영역(POA)에는 배선부(310), 도전 패턴부(320) 및 삽입 도전 패턴(330)이 배치된다.
배선부(310)는 복수의 배선 부재를 구비한다. 예를들면 배선부(310)는 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)를 포함한다.
제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)는 길게 연장된 형태를 갖고, 각각의 일단이 표시 영역(DA)에 연결된다. 선택적 실시예로서 표시 영역(DA)의 제1 표시 배선부(310D)와 연결된다.
구체적으로 제1 배선(311)은 제1 표시 배선부(310D)의 제1 표시 배선(311D)와 연결되고, 제2 배선(312)은 제1 표시 배선부(310D)의 제2 표시 배선(312D)와 연결되고, 제3 배선(313)은 제1 표시 배선부(310D)의 제3 표시 배선(313D)와 연결되고, 제4 배선(314)은 제1 표시 배선부(310D)의 제4 표시 배선(314D)와 연결되고, 제5 배선(315)은 제1 표시 배선부(310D)의 제5 표시 배선(315D)와 연결된다.
제1 표시 배선부(310D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제1 표시 배선부(310D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제1 표시 배선부(310D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있고, 예를들면 박막 트랜지스터의 게이트 전극에 연결되는 배선일 수 있다.
또한, 다른 선택적 실시예로서 제1 표시 배선부(310D)는 박막 트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 배선일 수도 있다.
선택적 실시예로서 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)은 서로 이격될 수 있다.
도시하지 않았으나, 선택적 실시예로서 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)의 각각의 일단이 구동 회로부(380)와 전기적으로 연결될 수 있다.
배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)은 서로 나란하게 형성되지 않는다. 즉, 배선부(310)와 인접한 표시 영역(DA)의 가장자리를 기준으로, 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)과 표시 영역(DA)의 가장자리가 이루는 각이 하나의 값을 갖지 않는다. 즉 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다. 또한, 다른 예로서 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315) 중 적어도 두 개의 배선의 각각이 표시 영역(DA)의 가장자리가 이루는 각은 서로 다를 수 있다.
선택적 실시예로서 제1 배선(311)과 표시 영역(DA)의 가장자리가 이루는 각은 직각에 유사하고, 제2 배선(312)과 표시 영역(DA)의 가장자리가 이루는 각은 직각보다 작고, 제3 배선(313)과 표시 영역(DA)의 가장자리가 이루는 각은 제2 배선(312)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제4 배선(314)과 표시 영역(DA)의 가장자리가 이루는 각은 제3 배선(313)과 표시 영역(DA)의 가장자리가 이루는 각보다 작고, 제5 배선(315)과 표시 영역(DA)의 가장자리가 이루는 각은 제4 배선(314)과 표시 영역(DA)의 가장자리가 이루는 각보다 작다.
도전 패턴부(320)는 일 방향으로 길게 연장된 패턴을 갖도록 형성된다. 또한, 도전 패턴부(320)는 배선부(310)와 중첩되고 이격되도록 배치된다. 도전 패턴부(320)는 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)에 대응되도록 길게 연장된 형태의 패턴을 갖는다.
도전 패턴부(320)는 표시 영역(DA)의 배선과 연결된다. 선택적 실시예로서 도전 패턴부(320)는 표시 영역(DA)의 제2 표시 배선부(320D)와 연결된다. 예를들면 도전 패턴부(320)의 상측면에 복수의 제2 표시 배선부(320D)와 연결될 수 있다.
제2 표시 배선부(320D)는 표시 영역(DA)에 배치되는 배선으로서, 표시 영역(DA)에 형성되는 표시 소자(미도시)와 연결되는 배선일 수 있다. 예를들면 제2 표시 배선부(320D)는 표시 소자를 구동하기 위하여 필요한 구동 회로에 연결되는 배선일 수 있다.
선택적 실시예로서 제2 표시 배선부(320D)는 표시 소자를 구동하기 위하여 필요한 전원 전압을 표시 영역(DA)으로 전달할 수 있다.
선택적 실시예로서 제2 표시 배선부(320D)는 표시 영역(DA)을 구동하기 위하여 필요한 구동 회로에 구비되는 다양한 종류의 박막 트랜지스터(미도시)에 연결되는 배선일 수 있다.
도전 패턴부(320)는 배선부(310)와 중첩되고 그 사이에 하나 이상의 절연층이 배치된다.
선택적 실시예로서 도전 패턴부(320)는 일정한 폭을 갖도록 형성될 수 있다. 이를 통하여, 배선부(310)의 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)은 도전 패턴부(320)와 각각 중첩되는 영역의 길이가 다를 수 있다.
구체적으로 제1 배선(311)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이는, 적어도 제5 배선(315)의 영역 중 도전 패턴부(320)와 중첩되는 영역의 길이보다 작을 수 있다.
또한, 선택적 실시예로서 제1 배선(311)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이는, 제2 배선(312)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이보다 작을 수 있고, 제2 배선(312)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이는 제3 배선(313)의 영역 중 도전 패턴부(320)와 중첩되는 영역의 길이보다 작을 수 있고, 제3 배선(313)의 영역 중 도전 패턴부(320)와 중첩되는 영역의 길이는 제4 배선(314)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이보다 작을 수 있고, 제4 배선(314)의 영역 중 도전 패턴부(320)와 중첩되는 영역의 길이는 제5 배선(315)의 영역 중 도전 패턴부(320)와 중첩되는 영역은 길이보다 작을 수 있다.
이로 인하여 제1 배선(311), 제2 배선(312), 제3 배선(313), 제4 배선(314) 및 제5 배선(315)의 각각과 도전 패턴부(320)의 사이에서 발생하는 캐패시턴스는 상이할 수 있다.
도전 패턴부(320)는 배선부(310)와 중첩되고 그 사이에 하나 이상의 절연층이 배치된다.
구체적으로 도 11을 참조하면, 기판(301)상에 배선부(310)의 제1 배선(311), 제3 배선(313) 및 제5 배선(315)이 형성된다. 선택적 실시예로서 기판(301)가 배선부(310)의 사이에는 버퍼층(302), 하부 절연층(341)이 형성될 수 있다. 이 때 선택적 실시예로서 하부 절연층(341)은 게이트 절연막일 수 있다.
배선부(310)의 제1 배선(311), 제3 배선(313) 및 제5 배선(315)상에 도전 패턴부(320)가 형성된다.
제1 배선(311)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a)이 형성된다. 제3 배선(313)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a) 및 중간 절연층b(343b)이 형성된다. 제5 배선(315)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a), 중간 절연층b(343b) 및 중간 절연층c(343c)이 형성된다.
본 실시예의 디스플레이 장치(300)는 인입 영역(POA)에 배선부(310)와 도전 패턴부(320)를 포함한다. 배선부(310) 및 도전 패턴부(320)는 적어도 일 영역에서 서로 이격된 채 중첩된 영역을 포함하고, 배선부(310)와 도전 패턴부(320)의 사이에는 캐패시턴스가 발생할 수 있다.
한편, 배선부(310)는 표시 영역(DA)의 제1 표시 배선부(310D)와 연결되고, 도전 패턴부(320)는 표시 영역(DA)의 제2 표시 배선부(320D)와 연결될 수 있다. 배선부(310)의 각각의 배선(311, 312, 313, 314, 315)과 도전 패턴부(320) 사이에서 발생한 캐패시턴스는 표시 영역(DA)에 영향을 줄 수 있다.
특히, 배선(311, 312, 313, 314, 315)들 각각이 도전 패턴부(320)의 사이에서 발생한 캐패시턴스가 상이하면 표시 영역(DA)의 영역 별로 불균일한 전기적 특성이 초래되고, 이로 인하여 표시 영역(DA)의 화질 특성이 불균일하게 될 수 있다.
즉, 예를들면 제1 배선(311)의 영역 중 도전 패턴부(320)와 중첩된 영역의 길이는 제5 배선(315)의 영역 중 도전 패턴부(320)와 중첩된 영역의 길이보다 길다. 이로 인하여 제1 배선(311)과 제5 배선(315)에서의 캐패시턴스의 차이가 발생할 가능성이 있다.
본 실시예에서는 제1 배선(311)과 도전 패턴부(320)의 사이에 중간 절연층a(343a)을 형성하고, 제5 배선(315)과 도전 패턴부(320)의 사이에 중간 절연층a(343a), 중간 절연층b(343b), 중간 절연층c(343c)을 형성할 수 있다. 즉, 제1 배선(311)과 도전 패턴부(320)사이의 간격보다 제5 배선(315)과 도전 패턴부(320)사이의 간격을 작게 한다. 결과적으로 제1 배선(311)과 제5 배선(315)의 도전 패턴부(320)사이의 중첩된 영역의 길이의 차이가 있어도 제1 배선(311)과 도전 패턴부(320)사이에서 발생한 캐패시턴스와 제5 배선(315)와 도전 패턴부(320)사이에서 발생한 캐패시턴스의 차이를 작게 할 수 있고, 선택적 실시예로서 차이가 없도록 할 수 있다.
본 실시예에서는 제1 배선(311)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a)이 형성되고, 제3 배선(313)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a) 및 중간 절연층b(343b)이 형성되고, 제5 배선(315)과 도전 패턴부(320)의 사이에는 중간 절연층a(343a), 중간 절연층b(343b) 및 중간 절연층c(343c)이 형성된 것을 도시하였으나, 본 실시예가 이에 한정되는 것은 아니다.
즉, 제1 배선(311)과 도전 패턴부(320)의 사이의 간격이 제3 배선(313)과 도전 패턴부(320)의 사이의 간격보다 작고, 제5 배선(315)과 도전 패턴부(320)의 사이에는 간격이 제3 배선(313)과 도전 패턴부(320)의 사이의 간격보다 작도록 다양한 형태로 중간 절연층을 형성할 수 있고, 예를들면 도 11에 도시한 것과 같이 복수개의 중간 절연층인 중간 절연층a(343a), 중간 절연층b(343b) 및 중간 절연층c(343c)을 별도로 형성하거나, 하나의 중간 절연층으로서 두께를 영역 별로 상이하게 할 수 있고, 예를들면 중간 절연층 형성 시 하프톤 마스크를 이용하여 두께를 다르게 제어할 수 있다.
도시하지 않았으나, 선택적 실시예로서 제1 배선(311)과 도전 패턴부(320)의 사이의 간격이 제2 배선(312)과 도전 패턴부(320)의 사이의 간격보다 작고, 제2 배선(312)과 도전 패턴부(320)의 사이의 간격이 제3 배선(313)과 도전 패턴부(320)의 사이의 간격보다 작고, 제3 배선(313)과 도전 패턴부(320)의 사이의 간격이 제4 배선(314)과 도전 패턴부(320)의 사이의 간격보다 작고, 제4 배선(314)과 도전 패턴부(320)의 사이의 간격이 제5 배선(315)과 도전 패턴부(320)의 사이의 간격보다 작게 되도록 다양한 형태로 중간 절연층을 형성할 수 있다.
결과적으로 배선(311, 312, 313, 314, 315)들을 통하여 발생한 캐패시턴스가 표시 영역(DA)의 영역 별로 균일하게 전달될 수 있다. 그러므로 디스플레이 장치(300)의 전기적 특성이 향상되고, 또한 디스플레이 장치(300)의 균일한 화질 특성을 용이하게 구현할 수 있다.
도 12는 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 13은 도 12의 일 화소의 일 영역의 단면을 도시한 단면도이다.
본 실시예의 디스플레이 장치(400)는 기판(401)상에 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다.
표시 영역(DA)에는 하나 이상의 화소(P)가 형성된다. 화소(P)에는 복수의 배선들이 연결된다. 예를들면 일 방향(도 12의 X축 방향)으로 연장된 형태의 스캔 배선(SL), 상기 일 방향과 교차하는 일 방향(도 12의 Y축 방향)으로 연장된 형태의 데이터 배선(DL) 및 데이터 배선(DL)과 유사한 방향으로 연장된 형태의 전원 공급선(VL)이 연결될 수 있다.
화소(P)에는 가시 광선을 구현하도록 하나 이상의 표시 소자(DV)가 형성될 수 있다.
구체적으로 도 13에 도시한 것과 같이 기판(401)상에 표시 소자(DV)가 형성될 수 있고, 표시 소자(DV)는 예를들면 유기 발광 소자로서 제1 전극(PE), 제2 전극(FE) 및 중간층(IM)을 포함할 수 있다. 중간층(IM)은 적어도 가시 광선을 발광하는 발광층을 구비한다.
선택적 실시예로서 제1 전극(PE)은 다양한 재질로 형성할 수 있고 예를들면 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)과 같은 투명도전성산화물을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 또한, 제1 전극(PE)은 은(Ag)과 같이 반사율이 높은 금속을 포함할 수 있다.
중간층(IM)은 발광층을 포함하며, 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 선택적 실시예로서 중간층(IM)은 발광층과 함께, 홀 주입층, 홀 수송층, 전자 수송층 및 전자 주입층으로 이루어지는 군으로부터 선택된 적어도 하나를 더 포함할 수 있다.
제2 전극(FE)은 다양한 도전성 재료로 형성할 수 있고, 예를들면 리튬(Li), 칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 은(Ag)을 함유할 수 있고, 상기 재료 중 적어도 하나 이상으로 단층 또는 복층으로 형성할 수 있고, 상기 재료 중 적어도 두 가지를 함유하는 합금 재료를 포함할 수 있다.
선택적 실시예로서 기판(401)과 표시 소자(DV)사이에는 버퍼층(402), 하부 절연층(441)이 형성될 수 있다. 이 때 선택적 실시예로서 하부 절연층(441)은 게이트 절연막일 수 있다.
도시하지 않았으나 표시 소자(DV)는 표시 소자(DV)와 전기적으로 연결된 박막 트랜지스터를 포함할 수 있고, 이러한 박막 트랜지스터는 스캔 라인(SL), 데이터 라인(DL), 전원 공급선(VL)과 연결될 수 있다.
비표시 영역(NDA)은 인입 영역(POA)을 포함한다. 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 접한 영역 중 일 영역이다. 인입 영역(POA)은 표시 영역(DA)으로 연결되는 배선이 형성되는 영역이다.
선택적 실시예로서 디스플레이 장치(400)는 구동 회로부(480)를 포함할 수 있다. 구동 회로부(480)는 구동 회로부(480)는 IC를 구비할 수 있다. 선택적 실시예로서 구동 회로부(480)는 표시 영역(DA)으로 전기적 신호를 전달할 수 있고, 다른 예로서 표시 영역(DA)으로부터 전기적 신호를 전달받을 수 있다.
선택적 실시예로서 인입 영역(POA)은 비표시 영역(NDA) 중 표시 영역(DA)과 구동 회로부(480)의 사이의 영역에 배치될 수 있다. 본 실시예의 인입 영역(POA)에는 배선부(미도시) 및 도전 패턴부(미도시)가 형성될 수 있다. 또한, 본 실시예의 인입 영역(POA)에는 전술한 실시예들의 디스플레이 장치(100, 200, 300)중 어느 하나의 디스플레이 장치의 인입 영역(POA)의 형태가 그대로 적용될 수 있다.
그러므로 배선부(미도시) 및 도전 패턴부(미도시)에 대한 설명, 또한 선택적으로 삽입되는 삽입 도전 패턴(미도시)에 대한 설명, 기타 중간 절연층의 형태에 대한 설명은 생략한다.
본 실시예의 디스플레이 장치(400)는 전술한 실시예들과 마찬가지로 도전 패턴부(미도시)와 배선부(미도시)간에 발생한 캐패시턴스가 표시 영역(DA)의 영역 별로 균일하게, 선택적 실시예로서 각 화소(P)별로 균일하게 전달될 수 있다. 그러므로 디스플레이 장치(400)의 전기적 특성이 향상되고, 또한 디스플레이 장치(400)의 균일한 화질 특성을 용이하게 구현할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200,300, 400: 디스플레이 장치
101, 201,301, 401 기판
POA: 인입 영역
110, 210, 310: 배선부
120, 220, 320: 도전 패턴부

Claims (20)

  1. 기판상에 배치되고 적어도 표시 소자를 구비하는 표시 영역 및 상기 표시 영역과 인접하도록 형성된 비표시 영역을 포함하는 디스플레이 장치에 관한 것으로서,
    상기 비표시 영역의 일 영역에는 인입 영역이 형성되고,
    상기 인입 영역에는 적어도 상기 표시 영역의 표시 소자와 전기적으로 연결되도록 형성된 복수의 배선을 구비하는 배선부 및 상기 표시 소자와 전기적으로 연결되고 상기 배선부와 이격되면서 적어도 중첩된 영역을 갖도록 형성된 도전 패턴부가 형성되고,
    상기 배선부의 복수의 배선들은 각각 나란하게 형성되지 않고, 상기 표시 영역의 가장자리와 상기 복수의 배선들의 각각이 이루는 각이 적어도 상이한 두 개의 값을 갖는 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 표시 영역의 가장자리와 상기 복수의 배선들의 각각 이루는 각은 일 방향으로 갈수록 작아지도록 형성된 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 도전 패턴부는 상기 복수의 배선들과 중첩되도록 길게 연장된 형태를 갖고,
    상기 도전 패턴부는 영역별로 적어도 상이한 두 개 이상의 폭을 갖는 디스플레이 장치.
  4. 제3 항에 있어서,
    상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고,
    상기 제1 배선과 상기 표시 영역의 가장자리가 이루는 각은 상기 제2 배선과 상기 표시 영역의 가장자리가 이루는 각보다 크고,
    상기 도전 패턴부의 영역 중 상기 제1 배선과 중첩된 영역의 폭은 상기 제2배선과 중첩된 영역의 폭보다 크도록 형성된 디스플레이 장치.
  5. 제4 항에 있어서,
    상기 도전 패턴부는 일 방향으로 갈수록 폭이 줄어들도록 계단 형태를 갖는 디스플레이 장치.
  6. 제4 항에 있어서,
    상기 도전 패턴부는 일 방향으로 갈수록 폭이 점진적으로 줄어들도록 형성되는 디스플레이 장치.
  7. 제4 항에 있어서,
    상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이와 실질적으로 동일하도록 형성된 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 배선부와 상기 도전 패턴부의 사이에 배치된 삽입 도전 패턴을 더 포함하는 디스플레이 장치.
  9. 제8 항에 있어서,
    상기 삽입 도전 패턴의 상기 복수의 배선과 중첩된 각각의 영역의 폭의 값은 적어도 서로 다른 두 개의 값을 갖는 디스플레이 장치.
  10. 제9 항에 있어서,
    상기 도전 패턴의 영역 중 상기 배선부와 중첩된 영역의 폭은 일정한 값을 갖는 디스플레이 장치.
  11. 제8 항에 있어서,
    상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고,
    상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이보다 작고,
    상기 삽입 도전 패턴의 영역 중 상기 제1 배선과 중첩된 영역의 폭은 상기 제2배선과 중첩된 영역의 폭보다 크도록 형성된 디스플레이 장치.
  12. 제11 항에 있어서,
    상기 삽입 도전 패턴은 일 방향으로 갈수록 폭이 줄어들도록 계단 형태를 갖는 디스플레이 장치.
  13. 제11 항에 있어서,
    상기 삽입 도전 패턴은 일 방향으로 갈수록 폭이 점진적으로 줄어들도록 형성되는 디스플레이 장치.
  14. 제11 항에 있어서,
    상기 제1 배선과 상기 표시 영역의 가장자리가 이루는 각은 상기 제2 배선과 상기 표시 영역의 가장자리가 이루는 각보다 크도록 형성된 디스플레이 장치.
  15. 제8 항에 있어서,
    상기 배선부와 상기 삽입 도전 패턴의 사이 및 상기 삽입 도전 패턴과 상기 도전 패턴부의 사이에는 각각 절연층이 배치된 디스플레이 장치.
  16. 제1 항에 있어서,
    상기 배선부의 배선들과 상기 도전 패턴부가 중첩된 영역에서, 상기 배선들과 상기 도전 패턴부의 사이에는 각각 간격이 발생하고,
    상기 배선들과 도전 패턴부의 사이의 간격의 값은 적어도 서로 다른 두 개의 값을 갖는 디스플레이 장치.
  17. 제16 항에 있어서,
    상기 배선들과 상기 도전 패턴부의 사이에 배치된 중간 절연층을 더 포함하고,
    상기 배선들과 상기 도전 패턴부의 사이의 간격의 값은 상기 중간 절연층의 두께에 대응하는 디스플레이 장치.
  18. 제17 항에 있어서,
    상기 배선부의 복수의 배선은 적어도 제1 배선 및 제2 배선을 구비하고,
    상기 제1 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이는 상기 제2 배선의 영역 중 상기 도전 패턴부와 중첩된 영역의 길이보다 작고,
    상기 중간 절연층의 영역 중 상기 제1 배선과 상기 도전 패턴부가 중첩된 영역에서의 두께는, 상기 중간 절연층의 영역 중 상기 제2 배선과 상기 도전 패턴부가 중첩된 영역에서의 두께보다 작은 디스플레이 장치.
  19. 제17 항에 있어서,
    상기 중간 절연층은 영역별로 단층 또는 복층으로 형성된 디스플레이 장치.
  20. 제1 항에 있어서,
    상기 표시 소자는 적어도 전원 공급선, 스캔 라인 및 데이터 라인에 연결되고,
    상기 복수의 배선 및 도전 패턴부는 각각 상기 전원 공급선, 스캔 라인 및 데이터 라인 중 적어도 어느 하나에 전기적으로 연결되는 디스플레이 장치.
KR1020140122044A 2014-09-15 2014-09-15 디스플레이 장치 Active KR102188687B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140122044A KR102188687B1 (ko) 2014-09-15 2014-09-15 디스플레이 장치
US14/627,867 US9543333B2 (en) 2014-09-15 2015-02-20 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122044A KR102188687B1 (ko) 2014-09-15 2014-09-15 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160032340A KR20160032340A (ko) 2016-03-24
KR102188687B1 true KR102188687B1 (ko) 2020-12-09

Family

ID=55455538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122044A Active KR102188687B1 (ko) 2014-09-15 2014-09-15 디스플레이 장치

Country Status (2)

Country Link
US (1) US9543333B2 (ko)
KR (1) KR102188687B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230099196A (ko) 2021-12-27 2023-07-04 한국전자기술연구원 다공성 단원자 촉매 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9946830B2 (en) * 2016-06-01 2018-04-17 International Business Machines Corporation Area sharing between multiple large block synthesis (LBS) blocks
KR102476102B1 (ko) * 2017-11-17 2022-12-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조방법
KR102790194B1 (ko) * 2019-01-09 2025-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102780697B1 (ko) * 2019-01-09 2025-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020256A1 (en) 2008-07-28 2010-01-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display having the same
US20130161661A1 (en) 2011-12-22 2013-06-27 Sony Corporation Circuit board, display module, and electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573149B1 (ko) * 2004-05-29 2006-04-24 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100600393B1 (ko) 2004-10-16 2006-07-18 삼성에스디아이 주식회사 발광표시장치
KR20060102172A (ko) 2005-03-23 2006-09-27 삼성전자주식회사 박막 트랜지스터 표시판
KR101136269B1 (ko) 2005-06-24 2012-04-19 엘지디스플레이 주식회사 액정표시장치의 어레이 기판 및 그의 제조 방법
KR101076446B1 (ko) * 2007-04-13 2011-10-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치
KR101627245B1 (ko) 2009-05-11 2016-06-07 삼성디스플레이 주식회사 팬아웃 배선을 포함하는 표시장치
KR101877451B1 (ko) 2011-10-17 2018-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101917146B1 (ko) * 2012-03-20 2018-11-12 삼성디스플레이 주식회사 표시 기판
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020256A1 (en) 2008-07-28 2010-01-28 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display having the same
US20130161661A1 (en) 2011-12-22 2013-06-27 Sony Corporation Circuit board, display module, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230099196A (ko) 2021-12-27 2023-07-04 한국전자기술연구원 다공성 단원자 촉매 및 이의 제조 방법

Also Published As

Publication number Publication date
US9543333B2 (en) 2017-01-10
KR20160032340A (ko) 2016-03-24
US20160079280A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
KR102410522B1 (ko) 디스플레이 장치
KR102658459B1 (ko) 표시 장치
CN109560109B (zh) 显示装置
US11211443B2 (en) Display apparatus
KR102188687B1 (ko) 디스플레이 장치
KR102649144B1 (ko) 디스플레이 장치
KR102175991B1 (ko) 디스플레이 장치 및 그 제조방법
KR102753465B1 (ko) 디스플레이 장치
US10013090B2 (en) Self-capacitance touch display panel and method of driving the same, and touch display device
JP5762775B2 (ja) 平板表示装置及びその製造方法
US11935903B2 (en) Display apparatus
US9082774B1 (en) Display device
US9946120B2 (en) Display device
KR102426711B1 (ko) 플렉서블 디스플레이 장치
KR20220068308A (ko) 표시 장치
KR102250044B1 (ko) 박막트랜지스터 기판 제조방법, 디스플레이 장치 제조방법, 박막트랜지스터 기판 및 디스플레이 장치
US20180053836A1 (en) Thin film transistor, manufacturing method thereof, and display device including the same
US10021794B2 (en) Display device
KR102166869B1 (ko) 유기전계발광표시장치
CN108010950B (zh) 一种有机发光显示面板及显示装置
US8405086B1 (en) Pixel structure of display panel and method for manufacturing the same
KR102372773B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102718398B1 (ko) 표시 장치
EP3955306A1 (en) Display device
CN107305904B (zh) 显示面板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140915

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190830

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140915

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200902

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 5

End annual number: 5