[go: up one dir, main page]

CN1068444A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1068444A
CN1068444A CN92105500A CN92105500A CN1068444A CN 1068444 A CN1068444 A CN 1068444A CN 92105500 A CN92105500 A CN 92105500A CN 92105500 A CN92105500 A CN 92105500A CN 1068444 A CN1068444 A CN 1068444A
Authority
CN
China
Prior art keywords
metal
layer
conductive layer
insulating barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN92105500A
Other languages
English (en)
Other versions
CN1031436C (zh
Inventor
李相忍
洪正仁
朴钟浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19316918&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1068444(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1068444A publication Critical patent/CN1068444A/zh
Application granted granted Critical
Publication of CN1031436C publication Critical patent/CN1031436C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种具有布线层的半导体器件，包括：
半导体衬底31、51、71、91和111；
具有在所述的半导体衬底上形成的开口的绝缘 层32、52、72、92和112，所述的开口暴露所述绝缘层 的底层的表面的一部分；
在所述绝缘层上形成的并完全充满所述开口的 第一导电层37、57、76、95和97、115及117，并且所 述的第一导电层包括在后来的热处理步骤中不产生 Si沉淀的物质。

Description

本发明介一种半导体器件及其制造方法，具体介绍一种包括一个布线层的半导体器件以及构成布线层的方法。本发明是对本发明人于1992年1月31日申请的、美国专利申请号为07/828，458的待决申请案中所涉及的发明主题进行的改进，该申请所披露的内容包括在本申请中作为参考。
金属化工艺被认为是半导体器件制造技术中最重要的问题，随着技术日益向超大规模集成化方向发展，该问题决定着半导体器件的产量，性能（如运行速度）和可靠性。金属的台阶覆盖范围在密度不太高的现有技术的半导体器件方面并不是个严重问题，这是由于器件具有几何形状较大的固有特性，例如，接触孔的高宽比（深度与宽度之比）较低，以及台阶较浅。然而，随着半导体器件中集成密度的日益增大，接触孔变得更小，而在半导体基片（衬底）表面形成的掺杂质区也变得更薄。对于目前的这些密度较高的半导体器件，由于最后所得到的更高高宽比的接触孔和更大的台阶，为了达到使半导体器件具有高速性，高产量和良好的可靠性的标准设计目标，改进传统的镀铝工艺已变得十分必要。特别地，在制造更高集成度的半导体器件过程中，使用传统的铝金属化工艺会产生以下问题：因接触孔的高宽比引起的铝互连的失效，溅镀的铝的台阶覆盖也很差，可靠性降低，硅沉淀造成接触电阻增大，由于铝钉（Al    Spcking）形成导致浅结电性能的降低。
为了解决传统的铝金属化工艺所带来的一系列问题，人们提出了各种各样的新工艺方法。例如，为防止上述铝互连失效所引起的半导体可靠性的降低，有人提出以下的工艺方法。
下列专利出版物中披露了熔化方法：日本公开公报62-132348号（Yukiyosll    Sugano等申请），日本公开公报63-99546号（Shinpei    Iijima），日本公开公报62-109341号（Masahiro    Shimizu等申请），日本公开公报62-211915号（Hidekazu    Okabayashi等申请），日本公开公报1-246831号（Seiichi    Iwamatsu申请），日本公开公报59-171374（Masaki    Satou申请），以及第87306084.3号欧洲专利申请（Ryoichi    Mukai等申请）。
根据上述方法，可以利用铝或铝合金的熔化和回流填满接触孔。简要言之，就是在回流工序中，将铝或铝合金的金属层加热至熔化温度以上，再让熔化了的金属流进接触孔并填满。这种回流工序必然带来以下缺陷和不利，首先，为了使流动的熔融材料妥当地填满接触孔，必须把半导体晶片水平放置。其次，流进接触孔的液态金属层会受到一个较小的表面张力，因此在凝固的时候就容易萎缩或变形，从而导致底层的半导体材料外露。再次，热处理温度不能精确控制，所以给定的结果很难再现。此外，尽管这些方法可以用金属层的熔融金属来填满一个接触孔，但金属层的剩余区域（接触孔的外部区域）会变得非常粗糙，从而影响以后的光刻工序。因此，为光滑或平整金属层的这些粗糙区域，还需要进行第二次金属化工艺。
作为对熔化铝或铝合金以填满接触孔的一个替换方法，并且为了改进金属台阶覆盖，第4970176号美国专利（克莱伦斯·丁·特拉西等申请）中披露了一种多步骤的金属化工艺。根据上述专利，预置的第一厚度金属层在冷温（Cold    Tem）下被沉积在一片半导体晶片上。随后，温度逐渐达到大约400℃至500℃，在淀积余下的相对较薄的第二厚度的金属层时，这个温度可以使金属层软溶。金属层软熔的发生贯穿着晶粒长大、再结晶和体扩散（bulk    oliffusion）。
根据特拉西等人的方法，一个具有大高宽比的接触孔（通路孔）的台阶覆盖可以改进。然而，用铝或铝合金填满一个高宽比大于1，直径小于1微米的接触孔是不可能的。
在这同时，奥诺等人披露，当半导体基片的温度在500℃以上时，铝-硅的流动性会突然增大（见Proc，1990    VMIC    Conference，June    11和12，PP，76-82）。根据这篇论文，Al-1%Si膜的应力在500℃附近会急剧变化，这种膜在500℃时迅速产生应力松弛。此外，为了圆满填充接触孔，必须把半导体基片的温度维持在500℃至550℃之间。这一机理与特拉西等人的专利（4970176）中所述的金属层软溶（reflow）完全不同。
此外，C.S.帕克等人（包括一些本发明的发明人）披露了一种通过具有大高宽的接触孔构成一个金属布线层的方法，该方法包括将铝合金在100℃温度以下沉积至3000
Figure 921055005_IMG11
的厚度以及将沉积的铝合金在550℃温度二次加热180秒，从而用铝合金完全填满接触孔，见Proc.1991 VMIC Conference.Jun11和12，PP.326-328。这种方法现在正在美国专利和商标局进行审查，其美国专利申请号为07/585，218，发明名称“一种在半导体器件中构成金属层的方法”。
因为对金属层是在低于铝的熔点的温度时进行热处理的，该金属不会熔化。例如，在150℃温度以下通过溅射沉积的铝原子，当在550℃温度进行热处理时将产生徒动而不是熔化。当表面区域由于表面原子-它们与周围原子无充分接触-之间的能量增大而崎岖不平或有很多细粒时，这种徒动会增加。因此，热处理时，最初溅射的多粒层呈现出不断增加的原子徒动。
根据上述方法，利用与传统沉积方法所用的相同的溅射设备，然后对沉积的金属进行退火处理，就能很容易地用金属充分地填满接触孔。因此，即使是大高宽比的接触孔也能被完全填满。
然而，如果接触孔中形成空隙，或者金属层的台阶覆盖范围不适当，当把这种带金属层的半导体晶片维持在一定温度和真空中时，接触孔是不能被填满的。此外，尽管以后在带有已经沉积的原始金属层的半导体晶片上再构成一个次级金属层，仍然不能保证接触孔的台阶覆盖范围就一定合适，于是，由于这种不适当台阶覆盖范围的关系，所制造的半导体器件的可靠性就会降低。
在硅技术的最早时期采用的是一种由直接沉积到硅上的纯净铝所构成的接触结构。然而，这种铝-硅接触呈现出一些不良的接触特性，比如烧结过程中的结钉的形成。烧结步骤是在接触金属膜已经被沉积并刻制成图形之后进行的。对于这种铝-硅接触，烧结使硅表面上形成的自然氧化层与铝发生反应。由于铝与薄的SiO2层发生反应，生成Al2O3，在一个良好的欧姆接触中，该自然氧化层最终会被完全耗尽。此后，铝通过生成的Al2O3层扩散，到达硅表面，形成一个相近的金属-硅接触。这里，铝必须通过Al2O3层扩散，才能到达剩余的SiO2。随着Al2O3层厚度的不断增加，铝渗透需要更多的时间。因此，如果自然氧化层太厚，则相应而生的Al2O3层也会厚得难以让铝通过它而扩散。在这种情况下，并非所有的SiO2都会被耗尽，结果会产生不良的欧姆接触。铝通过Al2O3的渗透率是温度的函数。为了获得合格的烧结温度和烧结时间，Al2O3的厚度应当在5-10 范围内。既然Al2O3的最大厚度约为耗尽的自然氧化层的厚度，那么自然氧化层的容许厚度的近似上限也就固定下来了。硅表面在含氧的环境中曝露的时间越长，自然氧化层就越厚。因此，在大多数接触工艺中，将晶片装进用于金属沉积的沉积槽之前，要进行表面清洁工序。
接触合金温度在450℃至500℃之间时，铝吸收了0.5%至1%的硅。如果把纯净的铝膜加热到450℃，再提供一定的硅源，则铝就会吸收溶解状态中的硅直到接重量计的硅的浓度达到0.5%。半导体基片便可用作这样的硅源，而出自基片的硅在高温下通过扩散输入到铝。如果能获得大量的铝，则从铝-硅界面下，大量的硅可以扩散进铝膜。同时，膜上的铝也会迅速移动以填补因硅的脱离造成的空隙。如果铝的渗透比触点下的Pn结深度还要深，该结就会大量漏电，甚至造成短路。这种现象被称为结钉形成。
为了解决触点处结钉形成的问题，沉积时通常把硅加进铝膜中。铝-硅合金（1.0wt%Si）已被广泛用于制造触点和集成电路的互连。使用铝-硅合金代替纯净铝可以减轻结钉形成所带来影响，但不幸的是，引起另外一个问题。具体地说，在退火工艺的冷却周期间，硅在铝中的溶解性随温度的下降而降低。因此，铝与硅形成过饱和状态，从而引起铝-硅溶液中硅沉淀物的核化和生长。在微粒边界和交接处，核化通常以核化驱动力下降的级别迅速发生。在微粒边界的Si沉淀可增加这些线对电迁移失败的易感性，由于感生电迁移开路，这将导致半导体器件的较早失效。根据上述方法（C.S.帕克的方法），在一个半导体器件中构成金属布线层时，既然该金属布线层在其构成期间要经历加热和冷却循环，这个问题便会变得严重起来。
附图1显示出金属化之后，在半导体基片2的表面上形成的硅沉淀（8a，8b）。这里，数码7表示金属布线层。显然，这些硅沉淀物应当被除去。这些硅沉淀物迄今为止是用灰化、过蚀刻或湿蚀方法除去的，或者利用包含一个可以从基片上除去沉淀物的原子团的enchant来消除。
特别地，在高温下沉积金属层时，硅沉淀物很不容易被除去。如果用过蚀刻方法除掉硅沉淀，则其影象会被传送到底层，过蚀刻之后这些影象仍会保留。于是，半导体基片表面的质量和外观仍然是低劣的。
目前也已经知道，通过防止由于铝钉形成而导致的浅结性能下降，以提高半导体的可靠性，可以在半导体晶片上形成的接触孔中构成一个阻挡层。例如，J.Vac.Sci.Technol.A4（4）1986，PP，1850-1854中披露了一种用反应溅射法产生氮化钛膜的方法。在第4897709号美国专利（Natsuki    Yokoyama等申请）中，描述了一种包含氮化钛膜（阻挡层）的半导体器件，这层膜在接触孔中构成，用以防止金属布线层和半导体基片之间产生反应。该氮化钛膜可以通过在一个冷式CVD设备上实施的低压CVD方法而产生。对于一个具有大高宽比的相当精细的孔来说，生成的膜具有台阶覆盖范围良好的优秀特性。氮化钛膜生成之后，利用铝合金，通过溅射方法便可产生布线层。
此外，Yoda    Dakshi等人也提出了一种制造半导体器件的方法，它包括以下步骤：为防止布线层与半导体基片或接触孔内表面上的绝缘层之间产生反应，形成双阻挡层，然后用铝合金这类的沉积的金属填满接触孔，并将半导体基片加热至所需温度（见韩国专利公开公报，90-15277号，对应于日本专利申请，01-061557号，1989年3月14日提交）。
此外，61-183942号日本专利公开公报中，描述了一种构成阻挡层的方法，它包括以下步骤：通过沉积Mo，W，Ti或Ta这样的金属构成金属层，再在该金属层上构成氮化钛层，将该金属层和氮化钛层热处理，从而通过该金属层与半导体基片之间及界面处的反应产生一个硅化金属层。于是，阻挡性能得以提高。然而，仅仅构成一个阻挡层，对于克服上述C.S.帕克的金属喷镀工艺中所存在的缺陷和弊端，仍然不够充分。
为解决上述问题，S.I.Lee（本发明的发明人之一）等人也提出了一项发明，现正在美国专利与商标局进行审查，名称是“制造半导体器件的方法”，美国专利申请号为07/828，458。这项发明介绍了一种通过半导体器件中的接触孔构成金属布线层的方法，它包括以下步骤：使用由纯净铝和不含硅成分的铝合金中选出一种金属中的一种在一片附有绝缘层-其上有接触孔-的半导体晶片上构成第一金属层，将该金属层热处理，以便用第一金属层的金属完全填满接触孔，然后在第一金属层上构成含有硅成分的第二金属层。
附图2至5显示了一种根据上述发明构成金属布线层的方法。
附图2表示构成第一金属层的步骤。具体地说，配有绝缘夹层22的半导体基片21上形成一个直径0.8微米、带有呈阶梯状部分的开口23。此后，基片21经过清洁。
次之，由高熔点金属化合物，如TiN构成的扩散阻挡层24沉积在绝缘夹层22的整个表面上和露出半导体基片21的若干部分上。阻挡层的厚度最好在200至1500
Figure 921055005_IMG13
之间。半导体基片21被放进溅射反应槽，在该槽中，当温度约为150℃并且在预置的真空中，通过沉积一种金属，如铝或不含硅成分的铝合金，厚度达到整个（复合的）金属层所需厚度的三分之二时，便构成第一个金属层25（4000
Figure 921055005_IMG14
，当整个金属层所需厚度为6000
Figure 921055005_IMG15
时）。由此构成的第一个金属层25具有较小的铝微粒和较高的表面自由能。
附图3表示填充开口23的步骤。具体地，在不破坏真空状态的情况下，将半导体晶片放入另一个溅射反应槽中，对第一个金属层25进行热处理，最好在550℃温度下持续3分钟，从而使铝原子迁移至开口23。铝原子的迁移引起其表面自由能降低，从而减小了其表面区域并便于用铝完全填满开口，如附图3所示。
附图4表示在第一金属层25上构成第二金属层26的步骤。具体地，在低于350℃温度下，通常沉积整个金属层所需厚度的剩余部分，便构成第二个金属层26，从而完成整个金属层。第二个金属层26用含硅成分的铝合金构成，比如Al-Si或Al-Cu-Si。
附图5表示利用传统的平版印刷工艺，该方法在半导体工艺领域为人所熟知，通过除去第二个金属层26、第一个金属层25和阻挡层24的预定部分而获得的金属布线图。
此外，根据上述07/828，458号美国专利申请中所描述的发明，上述第二金属层26可以按照与第一金属层同样的方式进行热处理，从而平整该金属层的表面，以便在构成金属布线图形27之前改进随后的光刻工艺。
根据以上发明，将不含Si成分的金属和含Si成分的金属相继沉积以构成一个复合的金属层。当半导体基片的温度降低时，不含Si成分的金属层从含Si成分的金属中吸收硅原子。因此，布线图构成之后，半导体基片的表面不会形成硅沉积物。
然而，当形成一个复合的金属层时，纯净铝或不含Si成分的铝合金被沉积，以形成第一金属层，然后，含Si成分的铝合金被沉积，构成第二金属层。因此，如果接触孔的内表面上构成的扩散阻挡层不良，就会产生微细的结钉15，如附图6所示。这里，数码13代表掺杂区。于是，结会被损伤，时间一长，将引起漏电。
基于上述，可以认识到，目前很需要一种包含布线层，既不产生Si沉积也不产生容易导致漏电的Al钉形成的半导体器件及其制造方法，它可以克服上述的、目前能获得的工艺方法的缺陷和弊端。本发明就是为实现这一目的而完成的。
根据本发明的目的就是供提一种包含可靠的布线层，在随后的热处理工序中不形成硅，并且不产生微细铝钉形成的半导体器件。
本发明的另一目的是，提供一种按金属布线图构成布线层的改良方法。
根据本发明，所提供的含有布线层的半导体器件包括：一个半导体基片;一个在半导体基片上具有开口的绝缘层，该开口暴露出该绝缘层底层表面的一部分;一个在绝缘层上构成的第一导电层，该第一导电层完全填满开口，并且第一导电层由在随后的热处理工序中不产生硅沉淀的材料所构成。该开口可以是延伸至半导体基片表面的接触孔，从而暴露出其中掺有杂质的半导体基片表面的一部分。
根据本发明的一个实施例，第一导电层包括含硅成分的第一金属层和不含硅成分的第二（Al-1%Si）或Al-Cu-Si合金（Al-0.5%Cu-1%Si）这样的金属而构成。第二金属层可以由纯净铝、Al-Cu合金（Al-0.5%Cu）或Al-Ti合金这样的金属而构成。
根据本发明的另一实施例，第一导电层是由包含硅成分，靠近开口的内表面，底层的外露表面，绝缘层表面的下面部分和实质上不包含硅成分的上部构成。
根据本发明的又一实施例，第一导电层由含有按重量计不高于0.5%的硅成分的金属构成，按重量计的硅成分最好在0.2%至0.5%之间。
根据本发明的又一实施例，第一导电属由在开口的内表面，绝缘层和底层的外露表面上形成的高熔点的硅化金属层所构成，或者由在高熔点的硅化金属层上形成的、以及不含硅成分的金属或含有按重量计不高于0.5%的硅成分的金属构成的金属层所构成。本发明的实践过程中所使用的合适的，高熔点的硅化金属包括，如：Wsi2，MoSi2，TiSi2，TaSi2，等等。
根据本发明的又一实施例，第一导电层是由在开口的内表面，绝缘层和底层的外露表面上形成的高熔点的金属层，以及在该高熔点的金属层上形成的含有硅成分的金属层所构成的。本发明的实践过程中所使用的合适的、高熔点的金属包括，如：Ti，Mo，W和Ta。
此外，可以在绝缘层的表面，开口的内表面、底层的外露表面上以及第一导电层下面构成一个扩散阻挡层。该扩散阻挡层可以由钛这样的过渡金属或氮化钛这样的过渡金属化合物所构成。
另外，带有一个平整表面第二个导电层可在填满开口的第一导电层上构成。第二导电层最好由不含硅成分的金属构成。然而，如果第一个导电层是由高熔点的金属层和含硅成分的金属层所构成，则第二个导电层可以由含硅成分的金属构成。
再者，可以在有平整平面的第二导电层上形成一个抗反射层，以提高随后的光刻工艺的效率。
根据本发明，开口是一个接触孔或者是有梯阶的或锥形的通路孔。开口的高宽比大于1.0，最好是1.0至2.0，开口的大小尺寸不超过1.0微米，其中的大小尺寸被定为直径或者锥形接触孔的平均直径。
本发明还提供一种制造包含布线层的半导体器件的方法，它包括以下步骤：
在半导体基片上构成一个绝缘层;
给该绝缘层提供一个开口，暴露该绝缘层一个底层表面的一部分;
在随后的热处理工序中，在该绝缘层之上构成一个不产生硅沉的第一导电层;并且
将第一导电层进行热处理，并持续适当时间，以便用第一导电层的材料填满开口。
根据本发明的一个实施例，可以通过相继进行的沉积第一金属以构成第一金属层和沉积第二金属以构成第二金属层而获得第一导电层。第一个金属是含硅成分的铝合金，比如Al-Si合金或Al-Cu-Si合金，第二个金属是纯净铝或不含硅成分的铝合金，比如Al-Ti合金或Al-Cu合金。第一和第二个金属层最好都在低于150℃的温度下沉积。沉积温度越低，金属原子在随后的热处理过程中迁移进开口就越容易。第一导电层的厚度最好是布线层预定厚度的三分之一到三分之二左右。
第一金属层的厚度最好不超过布线层预定厚度的四分之一，第二金属层的厚度最好不低于布线层预定厚度的十二分之五。
第一导电层在真空状态下形成之后，在不破坏真空状态的条件下对其进行热处理。热处理的进行如下：使用一种气导方法或快速热退火（RTA）方法，在10m乇或低于此的惰性气氛中，或者在5×10-7乇或低于此的真空中，温度范围为0.8Tm至Tm（最好是500-550℃），此处Tm是第一金属的熔化温度，对半导体基片加热。
热处理可以在惰性气体环境中（如N2或Ar），或者还原气体环境中（如H2）进行，当金属层被热处理时，金属原子迁移进开口，从而减少其表面自由能。结果，开口完全被金属所填满。当金属原子迁移进开口时，金属层的表面区域缩小。于是，金属层的垂悬部分从开口的上部消失，开口的进口面积变大。因此，当此后沉淀第二个导电层时，便可获得良好的金属层台阶覆盖范围。
如果在上述热处理工序中真空状态被破坏，氧化过程便会形成一层Al2O3膜，这将阻碍Al原子在上述温度下迁移进开口。于是，开口不可能完全被金属填满，这显然不是所需要的结果。上述热处理工序的时间不少于1分钟，若使用氩气传导方法和快速热退火设备，则热处理工序的时间最好持续1至5分钟，对该金属层最好分几个循环，每次约20至30秒进行热处理，或者连续进行大约2分钟。
根据本发明的另一实施例，第一导电层可以通过以下步骤获得。在绝缘层、开口的内表面和底层的外露表面上形成一个硅层，在该硅层上产生一个金属层，该金属层由纯净铝和不含硅成分的铝合金如Al-Ti合金或Al-Cu合金所组成的一组金属中所选出的一种金属构成。该金属层是在上述150℃以下的低温，在真空状态中通过沉积纯净铝或铝合金而构成。第一导电层在温度范围为0.8Tm至Tm时进行热处理，此处Tm是金属的熔化温度。
根据本发明的又一实施例，第一导电层是通过沉积含有按重量计不高于0.5%、最好是0.2%至0.5%的硅成分的铝合金而构成。本发明所使用的合适的铝合金包括，如：Al-Si合金，Al-Cu-Si合金等等。按照上述相同的方式对铝合金进行沉积加热处理。这里，第一导电层的厚度最好是半导体器件的布线层预定厚度的10%至80%。
根据本发明的又一实施例，第一导电层可以通过以下方法而获得。在绝缘层、开口的内表面和底层的外露表面上构成一个富硅的、高熔点的硅化金属层，并在该高熔点的硅化金属层上构成一个第一金属层，本发明中所使用的合适的硅化金属包括，如：WSi2，MoSi2，TiSi2，TaSi2等等。该第一金属层是从一组纯净铝，Al-Cu合金，Al-Ti合金和含有按重量计不高于0.5%的硅成分的铝合金组成的金属中选出一种金属而构成。按照上述同样的方式对第一个金属层进行沉积和热处理。
根据本发明的又一实施例，第一导电层可以通过以下方法而获得。在绝缘层，开口的内表面和底层的外露表面构成一个高熔点的金属层，并在该高熔点的金属层上构成含有硅成分的第一金属层。本发明中所使用的合适的高熔点金属包括，如：W，Mo，Ti，Ta等等。第一金属层由含硅成分的铝合金，比如Al-Si，Al-Cu-Si等等而构成，按照上述同样的方式对其进行沉积和热处理。
此后，通过以下方法构成第二导电层。沉积金属完全按照上述关于构成第一金属层的相同方式-在低于350℃的温度下沉积金属除外-进行。第二导电层构成之后，也按照第一导电层热处理的相同方式对其进行热处理。
所有上述工序最好都在10m乇或低于此的惰性气体环境中，或者在5×10-7乇或低于此的真空状态中进行，并且不破坏真空状态。
此外，形成半导体基片上的开口之后，可以在包括该开口在内的半导体晶片的整个表面上形成一个扩散阻挡层。该扩散阻挡层可由一种过渡金属或者钛或氮化钛这样的过渡金属化合物构成。
再者，可以在第二导电层上构成一个抗反射层，以防止在以后的光刻工序中出现多余的反射，从而提高金属布线的可靠性。
附图1表示按照现有技术构成布线层之后，在半导体基片表面上形成的硅沉淀物;
附图2至5表示构成布线层现有方法（如07/828，458号美国专利申请所述）;
附图6表示按照附图2至5所述之现有方法构成布线层之后所发生的精细结钉形成;
附图7至11表示根据本发明的布线层的实施例;
附图12至17表示根据本发明用以构成布线层的方法的一个实施例;
附图18至22表示根据本发明用以构成布线层的方法的另一实施例;
附图23至25表示根据本发明用以构成布线层的方法的又一实施例;
附图26至28表示根据本发明用以构成布线层的方法的又一实施例;
附图29至31表示根据本发明用以构成布线层的方法的又一实施例。
附图7至11表示根据本发明，不产生硅沉淀物的布线层的实施例。
附图7表示根据本发明的一个实施例的布线层的横截面图。
如附图7所示，本实施例的布线层构成一个半导体基片31，在其表面部分有一个掺杂区43;一个绝缘层32，在接触孔开口处形成台阶;一个在绝缘层32表面、接触孔内表面和半导体基片31的外露表面部分上的扩散阻挡层34，在半导体基片31中已经构成了掺杂区43;一个在扩散阻挡层34上构成的第一导电层37，该层完全填满了接触孔，一个在第一导电层37上构成的具有平整表面的第二导电层39;以及一个在第二导电层39上形成的抗反射层40。
任何传统的绝缘层都可作为本发明中所使用的绝缘层，比如SiO2层，BPSG层，SOG层，BSG层等等。在本实施例中，接触孔的尺寸（限定为接触孔的直径）大约是0.8微米，其高宽比约为1.0。扩散阻挡层34包括由过渡金属如Ti构成的第一扩散阻挡层和由过渡金属化合物如氮化钛构成的第二扩散阻挡层。第一和第二扩散阻挡层的厚度最好分别约为200至500
Figure 921055005_IMG16
和300至1500 。
第一导电层37包括一个含硅成分的第一金属层和一个不含硅成分的第二金属层，Al-Si合金，Al-Cu-Si合金（Al-0.5%Cu-1%Si）等等均可作为含硅成分的金属。纯净铝、Al-Cu合金（Al-0.5%Cu合金），Al-Ti等等合金均可作为不含硅成分的金属。
用溅射方法构成的第一导电层37的厚度不受限制，只要在0.8Tm至Tm温度下进行加热时，此处Tm是构成第一导电层37的金属的熔化温度，其厚度足以填满接触孔，并且在沉积工序中不形成导电层的悬重。绝缘层上第一导电层的厚度最好是布线层预置厚度的三分之一至三分之二。具体地，当接触孔尺寸为0.8微米，布线层厚度为0.6微米时，第一导电层的厚度最好约为2000至4000
Figure 921055005_IMG18
。第一和第二金属层的厚度不受限制，只要由此获得的第一导电层不产生硅沉积。考虑到均匀性，第一和第二金属层的厚度最好都大于500
Figure 921055005_IMG19
左右。为了防止形成硅沉积，第一金属层的厚度最好不超过布线层预置厚度的四分之一，第二金属层的厚度最好不小于布线层预置厚度的十二分之五。第一金属层和第二金属层之间的界面（无图示）在接触孔中可以是模糊的，因为它们沉积之后，在热处理工序中流进了接触孔，但仍然留在绝缘层上。
具有平整表面的第二导电层39是由上述不含硅成分的金属所构成的。第二导电层39的厚度最好是布线层预置厚度的三分之一至三分之二左右。具体地，在本实施例中，第二导电层39在绝缘层32上的厚度约为2000至4000
Figure 921055005_IMG20
。
第二导电层39上构成的抗反射层40防止了在随后的光刻工序中出现所不需要的反射，例如，为了形成一个布线图。抗反射层最好由氮化钛这样的过渡金属化合物构成。
附图8是根据本发明的另一实施例绘制的布线层的横截面图。
如附图8所示，本实施例的布线层包括：一片在其表面部分有一掺杂区63的半导体基片51，一个带有锥形接触孔的绝缘层52，一个在绝缘层52的表面、接触孔的内表面和半导体基片51（其中已经形成掺杂区63）的外露表面上构成的扩散阻挡层54，一个在完全填满接触孔的在扩散阻挡层54上构成的第一导电层57，一个在第一导电层57上构成的带有平整平面的每二导电层59，以及一个在第二导电层59上构成的抗反射层60。本实施例中，接触孔作为一个开口，其尺寸约为0.8微米，高宽比约为1至2。这里，接触孔的尺寸定义为锥形接触孔的平均直径，其高宽比也是用这一平均直径计算的。
第一导电层57包括：一个含硅成分的在接触孔内表面，半导体基片51的外露表面和绝缘层52的一个表面附近下部，以及实质上不含硅成分的上部。
在第一导电层57的下部和上部之间可以没有分界线（虚线），因为不含硅成分的金属层从该金属层下面构成的硅层中吸收了硅成分分，在填充接触孔而进行热处理工序中，它已经消失了。在热处理工序中，硅层上的硅原子扩散进该金属层中。因此，在上部和下部之间可能会形成一个硅浓度梯度。
绝缘层52上的第一导电层57的厚度最好是布线层预置厚度的三分之一到三分之二左右。
关于其它部分的说明，比如绝缘层52，扩散阻挡层54，第二导电层59和抗反射层59与附图7的说明相同。
附图9是根据本发明另一实施例绘制的布线层的横截面图。
如附图9所示，本实施例的布线层包括：一个在其表面有掺杂区83的半导体基片71，一个带有锥形接触孔的绝缘层72，一个在绝缘层72的表面、接触孔的内表面和半导体基片71（其中已经形成掺杂区83）的外露表面上构成的扩散阻挡层74，一个完全填满接触气孔的，在扩散阻挡层74上构成的第一导电层76，一个在第一导电层76上构成的带有平整平面的第二导电层79，以及一个在第二导电层79上构成的抗发射层80。
本实施例中，第一导电层76是由按重量计硅的含量不超过0.5%（最好是0.2%至0.5%）的金属所构成，比如Al-Si合金（Al-0.5%Si合金）或者Al-Cu-Si合金（Al-0.5%Cu-0.5%Si合金）。如果硅浓度按重量计超过0.5%，则在其后的热处理工序之后就会形成硅沉淀物。如果硅浓度按重量计低于0.2%，则会发生Al钉形成，从而降低布线层的可靠性。
第一导电层76的厚度最好是布线层预置厚度的10%至80%。
关于其它部分的说明，如接触孔、绝缘层72、扩散阻挡层74、第二导电层79和抗反射层80，与附图8的说明相同。
附图10是根据本发明的又一实施例绘制的布线层的横截面图。
如附图10所示，本实施例的布线层包括：一个在其表面有一掺杂区103的半导体基片91，一个带有锥形接触孔的绝缘层92，一个在绝缘层92的内表面、接触孔的内表面和半导体基片91（其中已经形成掺杂区103）的外露表面上形成的扩散阻挡层，一个由在扩散阻挡层94上形成的高熔点硅化金属层95和完全填满接触孔的第一金属层97所构成的第一导电层，一个在第一金属层97上构成的带有一平整表面的第二导电层99，以及一个在第二导电层99上构成的抗反射层100。
由于含硅量大的高熔点硅化金属层95是首先形成的，第一金属层97又是在高熔点硅化金属层95上构成的，然后第一金属层97经过热处理以完全填满接触孔，在热处理工序期间，第一金属层从高熔点的硅化金属层中吸收硅原子。因此，不会形成硅沉淀，铝尖钉成也得以防止。
纯净铝，不含硅成分的Al合金，如Al-Cu合金（Al-0.5%Cu合金）或Al-Ti合金，硅成分按重量计含量不超过0.5%的铝合金，如Al-Cu（Al-0.5%Cu合金）或Al-Cu-Si合金（Al-0.5%Cu-0.5%Si合金）都可以作为本实施例所使用的金属。WSi2，MoSi2，TiSi2，TaSi2等等也可作为本实施例所使用的高熔点硅化金属。
高熔点硅化金属层95的厚度最好约为200至1000 ，第一金属层97的厚度最好是布线层预置厚度的三分之一至三分之二，即大约2000至4000
Figure 921055005_IMG22
。
热处理工序之后，第一金属层97的下部含有高熔点的硅化金属成分。这方面的说明与附图9的说明类似。关于其它部分的说明，如接触孔，绝缘层92，扩散阻挡层94，第二导电层99和抗反射层100与附图8的说明相同。
附图11是根据本发明的又一实施例绘制的布线层的横截面图。
如附图11所示，本实施例的布线层包括：一个在其表面有一掺杂区123的半导体基片111，一个带有锥形接触孔的绝缘层112，一个在绝缘层112的内表面、接触孔的内表面和半导体基片111（其中已经形成掺杂区123）的外露表面上构成的扩散阻挡层114，一个由该扩散阻挡层114上形成的高熔点金属层115和含硅成分的第一金属层117所构成并完全填满接触孔的第一导电层，一个在第一金属层117上构成的带有一平整表面的第二导电层119，以及一个在第二导电层119上构成的抗反射层120。
W，Mo，Ti，Ta等等均可作为本实施例所使用的高熔点金属。高熔点金属层的厚度低于500
Figure 921055005_IMG23
，最好是100至300
Figure 921055005_IMG24
。Al-Si合金（Al-1%Si合金），Al-Cu-Si合金（Al-0.5%Cu-1%Si合金）等等均可作为本实施例所使用的含硅成分的金属。金属层117的厚度大约为10%至80%，最好是布线层预置厚度的三分之一到三分之二，即2000至4000
Figure 921055005_IMG25
。
在热处理工序期间，由于高熔点金属层115从含有硅成分的金属层117吸收硅原子，以便在金属层117和高熔点金属层115之间的交界面附近构成高熔点的硅化金属层，因此不会形成硅沉淀，铝钉形成也得以防止。高熔点的硅化金属可以扩散进行金属层115，从而增大硅在金属层中的溶解性。
此后，根据本发明构成布线层的方法将在下列实施例中详细说明。
实施例1
附图12至17表示根据本发明构成布线层的一种方法的实施例。
附图12表示一种构成不产生硅沉淀的第一导电层的工序。具体地说，就是在配有绝缘层32的半导体基片31上形成一个露出底层表面的开口33，然后对半导体基片31进行清洁。这里，开口33是一个直径0.8微米其上有梯状部分的接触孔。它的高宽比约为1.0。该接触孔露出半导体基片31中形成的掺杂区34的一部分表面。绝缘层32由磷硼硅酸盐构成。
其次，在绝缘层32整个表面，开口33的内表面和半导体基片31的外露表面上构成一个扩散阻挡层，其厚度约为200至1500
Figure 921055005_IMG26
。扩散阻挡层是由一种材料所构成，该材料是从一组由钛这样的过渡金属和TiN这样的过渡金属化合物所组成的材料中选出出。阻挡层34最好是TiN单层，然而，最好以由过渡金属所构成第一扩散阻挡层和由过渡金属化合物所构成的第二阻挡层共同组成的复合层作为扩散阻挡层34。作为扩散阻挡层34的复合层可以通过下述步骤而构成。把酞这样的过渡金属沉积处绝缘层32的表面、开口33的内表面和半导体基片31的外露表面上，以构成第一扩散阻挡层，其厚度约为200至500
Figure 921055005_IMG27
。再把TiN这样的过渡金属化合物沉积到第一扩散阻挡层上，以构成第二扩散阻挡层，其厚度为300-1500
Figure 921055005_IMG28
。然后，在氮或氨气环境中，在450至550℃温度下将扩散阻挡层热处理约30至60分钟。
随后，通过以下步骤在扩散阻挡层34上构成第一导电层。在低温真空状态下，沉积第一金属以构成第一金属层35，沉积第二金属以构成第二金属层36。第一金属是一种含硅成分的铝合金，如Al-Si合金（Al-1%Si合金）或Al-Cu-Si合金（Al-0.5%Cu-1%Si合金）;第二金属是纯铝或一种不含Si成分的铝合金，如Al-Cu合金（Al-0.5%Cu合金）或Al-Ti合金。第一金属和第二金属是在低于150℃的温度下通过溅射方法沉淀的。当布线层的厚度为6000
Figure 921055005_IMG29
时，第一金属层35的厚度不超过1500
Figure 921055005_IMG30
，第二金属层36的厚度不小于2500 。最好是第一金属层35的厚度约为750-1500
Figure 921055005_IMG32
，第二金属层36的厚度约为2500-3250
Figure 921055005_IMG33
。第一导电层的厚度最好是将要构成的布线层预置厚度的1/3-2/3。由此获得的第一和第二金属层具有较小的铝微粒和较高的表面自由能。
附图13表示一种第一导电层的材料填充开口33的工序。具体地说，就是在不破坏真空状态的条件下，半导体晶片被放进另一个溅射式反应槽中，在该反应槽中，用氩气传导方法对第一导电层进行热处理，最好在500-550℃的温度下持续约1-5分钟，从而使铝原子和铝合金迁移进开口33。铝原子的迁移引起其表面自由能降低，从而缩小了其表面面积，并使第一导电层材料完全填满开口33变得容易，如附图7所示。
由于含硅成分的金属和不含硅成分的金属被相继沉积，以构成一个复合金属层作为第一导电层，在热处理过程中不含硅成分的金属层从含硅成分的金属层中吸收硅原子，因此构成布线图之后不会在半导体基片的表面上形成硅沉淀物，铝钉形成也被消除。
这种热处理工序可以在一种惰性气体环境中（如N2或Ar）或者一种还原气体环境中（如H2）进行。除上述Argon气导方法外，可使用其它的热处理方法，比如快速热退火法（RTA），光如热法等等。这些热处理方法可以单独使用，也可结合其它方法使用。
在附图13中，数码37代表完全填满开口33的第一导电层。
附图14表示一种在经上述热处理的第一导电层37上构成第二导电层38的工序。具体地说，第二导电层38是通过以下步骤构成的。在不破坏真空状态，温度低于350℃的情况下使用溅射方法沉积一种金属，以构成一个第三金属层，从而使布线层具有所需要的整个厚度。当布线层所需要的整个厚度为6000
Figure 921055005_IMG34
时，第三金属层的厚度最好是2000-4000 。可以用不含硅成份的金属，如Al-Cu合金（Al-0.5%Cu合金）或Al-Ti合金，作为第三金属层的金属。
附图15表示一种对第二金属层38进行热处理，的平整布线层表面的工序数码39代表已被热处理的第二导电层。这一工序是在不破坏真空状态的情况下，按照与第一导电层相同的方法进行的。
实施这一工序使得该金属层的原子迁移进开口33，从而更加完全地填满它以产生出充分平整的布线层。于是随后的光刻工序也就更容易和更有效。
附图16表示一种构成抗反射层40的工序。抗反射层40通过以下步骤构成。在经过热处理的第二导电层39的表面上，利用溅射方法将氮化钛沉积到200-500
Figure 921055005_IMG36
的厚度。这将改进随后的光刻工艺。
附图17表示一种构成布线图的工序。构成抗反射层40之后，通过传统的光刻工艺，在抗反射层40上构成一种用于半导体器件布线层的预置抗蚀图（无图示），然后将上述抗蚀图作为一种蚀刻掩模，对抗反射层40，第二导电层39，第一导电层37和扩散阻挡层34进行蚀刻，以完成附图7所示的布线层。
实施例2
附图18-22表示根据本发明构成布线层的方法的另一实施例。
附图18表示一种构成扩散阻挡层54的工序。具体地说，在其表面有一掺杂区63的半导体基片51上构成一个0.8-1.6微米厚的绝缘层52，然后对绝缘层52提供一个在掺杂区63上所构成的开口53。
这里，开口53是一个直径为0.8微米，锥形的接触孔，它暴露出半导体基片51（其中已经形成掺杂质区63）的一部分表面。该接触孔的尺寸限定为该锥形接触孔的所有直径的平均值。最大直径约为0.9-1.0微米，最小直径约为0.6-0.7微米。上述接触化的高宽比（深度与尺寸之比）约为1.0-2.0。
随后构成一个扩散阻挡层34，并按照与上述实施例相同的方式进行加热。
附图19表示一种构成由硅层55和第一金属层56所组成的第一导电层的工序。构成扩散阻挡之后，无定形的硅被沉积，以构成一个厚度约为50-200
Figure 921055005_IMG37
的硅层55。该无定形的硅是在450-540℃的温度下，通过一种LPCVD方法，用SiH4作为气源，以每分钟约1.3A的速度被沉积，或者用SiH4作为气源，以每分钟约1A的速度被沉积。当该硅层通过LPCVD方法来构成时，有必要使用一种例如Ar+射频（RF）蚀刻或电子回旋共振蚀刻（ECR）工序来防止硅层55的表面在构成金属层之前外露于大气期间被氧化。这里Ar+RF蚀刻是在约960伏的偏压下进行。
蚀刻速度约为每秒1.6A，半导体基片51的温度约为200℃。由此获得的硅层的厚度最好是20至30
Figure 921055005_IMG38
。
此外，用硅（ex：掺硼硅）作为靶子，通过溅射方法也可把无定形硅层55淀积至20到30
Figure 921055005_IMG39
的厚度。当用溅射方法在真空中沉积无定形硅层55时，在不破坏真空状态的情况下，用溅射方法可以构成一个金属层。因此，在构成金属层之前，上述Ar+RF蚀刻工序是不必要的，因为硅层55的表面暴露于大气以产生自然氧化层是不可能的。
随后，不含硅成分的金属，如纯净铝，Al-Cu合金（Al-0.5%Cu）或Al-Ti合金，被沉积，以构成第一金属56，其厚度约为500至4000
Figure 921055005_IMG40
，最好是2000-4000
Figure 921055005_IMG41
。
附图20表示一种用第一导电层的材料通过热处理填充开口53工序。
这一工序是按照前述实施例的相同方式，在0.8Tm至Tm的温度下进行的。此处Tm是第一金属层56的金属的熔化温度。
在这个热处理工序期间。金属层56的铝原子迁移进开口53（即接触孔）。完全填满它，而第一金属层56则从硅层55吸收了几乎所有的硅原子。如果所有的硅原子都被吸收进第一金属层，则硅层55消失，并且在靠近开口53的表面、开口53周围绝缘层52的表面和半导体基片51的表面之处形成含硅成分的第一导电层的下部，同时也形成实质上不包硅成分的第一导电层的上部。如果第一金属层比硅层55薄，则第一导电层将产生硅沉淀。因此，调整硅层55和第一金属层56的厚度，以使第一导电层含有按重量计不超过0.5%的硅。由此经过热处理的第一导电层可完全填满开口53，并不产生硅沉淀。
在附图20中，数码57代表经过热处理工序之后的，可完全填满开口53的第一导电层。
第一导电层的厚度最好是半导体器件的布线层预置厚度的三分之一至三分之二。
附图21表示一种在经过热处理的第一导电层上构成第二导电层58的工序。
经过上述热处理工序之后，通过以下步骤构成第二导电层58。淀积不含硅成分的金属、构成一个厚度约为2000至5500
Figure 921055005_IMG42
（最好为2000-4000
Figure 921055005_IMG43
）的金属层，这样第一和第二导电层便具有所需要的布线层厚度。第二导电层的厚度最好是布线层厚度的三分之一至三分之二。
这第二导电层58按照与前述实施例1相同的方式构成。
附图22表示一种对上述第二导电层58进行热处理，以平整布线层表面的工序，这里，数码59代表经过热处理的具有平整平面的第二导电层。这一工序也是按照与前述实施例相同的方式进行的。
此外，所有附图8所示的完成布线层的其后工序都是按照前述实施例1的方式进行的。因此省略关于这些工序的说明。
实施例3
附图23至25表示根据本发明构成布线层的方法的又一实施例。
附图23表示一种构成金属层75作为第一导电层的工序，即沉积一种含有按重量计不超过0.5%的硅的金属。具体地说，就是在其表面有一掺杂区83的半导体基片71上构成绝缘层72，然后在掺杂区83上构成作为开口73的接触孔。此后，构成一个扩散阻挡层74并经过热处理，这些工序都是前述实施例2的方式进行。
然后，通过下述步骤获得第一导电层。沉积一种硅含量按重量计不超过0.5%（最好在重量百分比的0.2-0.5%）的铝合金，如Al-0.5%Si合金或Al-0.5%Cu-0.5%Si合金，以构成一个金属层75，其厚度大约为布线层预置厚度的10%至80%。当布线层的厚度为6000
Figure 921055005_IMG44
时，金属层75的厚度最好是4000
Figure 921055005_IMG45
。如果金属层75是通过沉积一种含硅成分按重量计超过0.5%的铝合金而构成，则随着温度的降低，在半导体基片的表面上就会形成硅沉淀。
附图24表示一种用第一导电层的金属，通过热处理填充开口73的工序。该热处理工序按照与前述实施例2相同的方式，在500至550℃的温度下进行约1-5分钟，从而完全用金属填满开口73。这里，数码76代表经过热处理工序之后，完全填满开口73的第一导电层。
然后，通过下述步骤构成作为第二导电层的第二金属层。沉积纯净铝或不含硅成分的铝合金，如Al-Cu合金（Al-0.5%Cu合金）或Al-Ti合金至预置厚度，从而使布线层具有所需要的厚度。在本实施例中，作为第二导电层的第二金属层的厚度大约为2000 。由此获得的第二导电层也按前述实施例2的相同方式进行热处理。
附图25表示一个经过热处理之后的第二导电层，其表面已经过平整，从而获得一个平整的布线层。这里，数码79代表经过热处理的第二导电层。
附图9所示完成布线层的其后工序按照前述实施例2相同的方式进行。
实施例4
附图26至28表示根据本发明构成布线层的方法的又一实施例。
附图26表示一种构成第一导电层的工序，该第一导电层由含硅丰富的高熔点硅化金属层和第一金属层96组成。具体地说，就是按照与实施例2相同的方式在半导体基片91上构成一个带有开口93的绝缘层92。开口93是一个锥形的接触孔位于掺杂区103之上。然后，按照与实施例1相同的方式构成扩散阻挡层94，并进行热处理。
此后，在扩散阻挡层94上构成一个含硅丰富的高熔点硅化金属层95，它由WSi2，MoSi2，TiSi2，TaSi2等组成的一组金属中选出的任何一种而构成。高熔点硅化金属层95的厚度最好为200至1000
Figure 921055005_IMG47
，可以通过CVD方法或溅射方法使用高熔点硅化金属作为靶子而构成。
然后，通过下述步骤构成第一金属层96。按照实施例2的相同方式沉积一种金属，如：纯净铝，Al-Cu合金（Al-0.5%Cu合金），Al-Ti合金，或者含硅成分按重量计不超过0.5%的铝合金，至2000至4000
Figure 921055005_IMG48
的厚度。
附图27表示一种用第一导电层的材料，通过热处理填充开口93的工序。
该热处理工序按照实施例2的相同方式进行。这里，数码97代表第一金属层，它已经过热处理并完全填满开口93。
此后，按照实施例2的相同方式构成第二导电层并经过热处理。
第二导电层是通过沉积纯净铝或不含硅成分的铝合金，如Al-Cu合金（Al-0.5%Cu合金）或Al-Ti合金，至预置厚度而构成。本实施例中，第二导电层的厚度最好为2000-4000
Figure 921055005_IMG49
。
附图28表示经过热处理工序之后的第二导电层，其表面已经过平整，从而获得一个平整的布线层。这里，数码99代表经过热处理的第二导电层。
完成布线层的其后工序如附图10所示，按照实施例2的相同方式进行。
实施例5
附图29至31表示本发明构成布线层方法的又一实施例。
附图29表示一种构成第一导电层的工序，该第一导电层由每钟高熔点第一金属层115和一个金属层116所组成。具体地说，就是在半导体基片111上构成一个带有开口113（一个在半导体基片的掺杂区123之上的锥形接触孔）的绝缘层112，然后按照实施例1的相同方式构成扩散阻挡层。
此后，用溅射方法构成一个高熔点金属层115。Ti，Mo，W，Ta等等均可作为本实施例中所使用的高熔点金属。高熔点金属层115的厚度在500
Figure 921055005_IMG50
以下，最好为100至300
Figure 921055005_IMG51
。
然后，按照实施例1的相同方式，通过淀积含硅成分的金属，如Al-Si合金（Al-1%Si合金），Al-Cu-Si合金（Al-0.5%Cu-1%合金）等等，在高熔点金属层115上构成第一金属层116。
第一金属层的厚度大约是布线层所需厚度的10%至80%，最好是三分之一至三分之二。本实施例中，第一金属层116的厚度约为4000 ，布线层的厚度为6000 。最好是第一金属层的厚度比高熔点金属层的厚度大两倍，从而很容易构成高熔点硅化金属。
附图30表示一种用第一导电层的材料，通过热处理填充开口的工序。该热处理工序按照实施例1的相同方式进行。
在这一热处理工序期间，高熔点金属层115的高熔点金属原子与第一金属层116的铝原子进行反应，在高熔点金属层115和第一金属层116之间的交界面形成高熔点铝化金属，从而防止硅沉淀的产生。此外，第一金属层116流进开口113并完全填满它。上述形成的高熔点铝化金属被吸收进第一金属层116中，以提高硅在高熔点的金属铝系统中的固体溶解性，因此阻挡层114最好按照实施例4的相同方式构成。
这里，数码117代表经过热处理工序之后，完全填满开口的第一金属层。随后，按照实施例2的相同方式构成第二导电层并进行热处理。
本实施例中，第二导电层既可以沉积不含硅成份的金属又可沉积含硅成份的金属而构成。在前述的第一导电层的热处理工序中，第一金属层116已经从高熔点金属层115中吸收了高熔点金属原子。众所周知，Al-Ti合金在450℃时按重量计的硅含量可以达到15-20%。因此，如果Al-Si合金吸收钛原子形成Al-Ti-Si合金则硅的溶解度就会增大。尽管为了构成一个第二导电层，含硅成份的金属被沉积，因而布线层的可靠性不会受到损害，因为第一金属层116在第二导电层的热处理工序期间，从该第二导电层吸收硅原子。
附图31表示经过热处理工序之后的第二导电层，其表面经过平整从而获得一个平整的布线层。这里，数码119代表经过热处理的第二导电层。
完成布线层的其后的工序如附图11所示，按照实施例2的相同方式进行。
按照上述实施例1-5的步骤，在布线层构成时，有关漏电，硅沉淀形成和接触孔的填充的试验已经得以进行。等效试验已经分别按照07/828，458号美国专利申请和C.S.帕克工艺所描述的方法得以进行。每一种试验都是在1百个0.7μm×0.8μm的接触孔上进行的。
（表1）
Figure 921055005_IMG54
＊经过两次热处理工序之后。
从上可见，在构成布线图的蚀刻工序期间温度下降时，本发明提供的第一导电层防止了按照C.S.帕克工艺对第一导电层进行热处理之后硅沉淀物的形成。尽管晶界上形成了硅沉淀物，但本发明的导电层能很容易地将其吸收。硅原子从含硅丰富的层扩散进硅浓度较低的金属层。因此可以绝对防止硅沉淀物的形成。此外，由于精细铝钉形成而引起的漏电，当接触孔或开口（尺寸：＜1μm;湿度比：＞1.0）被导电材料完全填满时，也不会发生。
显然，任何一个该技术领域中的普通技术人员在不背离本发明的精神实质或本发明的新颖性的范围的前提下，可以做出很多修改和变换。

Claims (106)

1、一种具有布线层的半导体器件，包括：
半导体衬底(基片)31、51、71、91和111；
具有在所述的半导体衬底上形成的开口的绝缘层32、52、72、92和112，所述的开口暴露所述绝缘层的底层的表面的一部分；
在所述绝缘层上形成的并完全充满所述开口的第一导电层37、57、76、95和97、115及117，并且所述的第一导电层包括在后来的热处理步骤中不产生Si沉淀物的物质。
2、如权利要求1的半导体器件，其中所述的开口延及到所述半导体衬底31、51、71、91和111的表面，从而暴露出所述半导体衬底的表面的一部分。
3、如权利要求1的半导体器件，其中所述的第一导电层37包括一个具有Si成分的第一金属层和不具有Si成分的第二金属层。
4、如权利要求3的半导体器件，其中所述的金属层37包括从含有Al-Si合金，Al-Cu-Si合金，的一组中选出来的一种金属，第二金属层包括从含有纯铝，Al-Cu合金和Al-Ti合金一组中选出的一种金属。
5、如权利要求3中半导体器件，其中所述的第一导电层37具有在所述绝缘层之上的所述的布线层的予定厚度的大约1/3-2/3的厚度。
6、如权利要求3所述的半导体器件，其中所述的第一金属层具有不大于所述布线层予定厚度1/4的厚度，而所述的第二金属层具有不少于所述布线层予定厚度5/12的厚度。
7、如权利要求1的半导体器件，其中所述的第一导电层57包括：
包含Si成分并靠近所述开口的内表面，所述的底层的一个暴露的面，所述绝缘层的表面的下面部分;以及
基本上不含有Si成分的上面部分。
8、如权利要求7的半导体器件，其中所述的下面部分由从含有Al-Si合金，Al-Ti-Si和Al-Cu-Si合金的一组中选出的一种金属构成，而所述的上面部分由从纯铝，Al-Ti合金和Al-Cu合金的一组中选出的一种金属构成。
9、如权利要求8的半导体器件，其中所述的第一导电层57具有在所述绝缘层上的所述布线层的厚度的1/3-2/3的厚度。
10、如权利要求1的半导体器件，其中所述的第一导电层76由具有不超过0.5%（重量）Si成分的金属构成。
11、如权利要求10的半导体器件，其中所述的金属可以是从含有大约0.2-0.5%（重量）的Si成分的Al-Si合金及Al-Cu-Si合金的一组中选出的任一种。
12、如权利要求10的半导体器件，其中所述的第一导电层76具有在所述绝缘层之上的所述布线层的予定厚度的10-80%的厚度。
13、如权利要求1的半导体器件，其中所述的第一导电层95和97包括：
在所述开口内表面，所述绝缘层92及所述底层暴露的表面上形成的高熔点金属硅化物层95;以及
由包括不具有Si成分的金属及具有不超过0.5%（重量）Si成分的金属的组中选出的金属构成，所述的第一金属层97形成于所述的高熔点金属硅化物层95。
14、如权利要求13的半导体器件，其中所述的高熔点金属硅化物层95具有大约200-1000 的厚度。
15、如权利要求13的半导体器件，其中所述的高熔点金属硅化物层95由任何从包括WSi2，MoSi2，TlSi2和TaSi2一组中选出的一种构成。
16、如权利要求13的半导体器件，其中所述的第一金属层97由从包括纯铝，Al-Cu合金，Al-Ti合金，以及具有不超过0.5%（重量）的Si成分的铝合金的一组中选出的一种金属构成的。
17、如权利要求13的半导体器件，其中所述的第一金属层97具有的厚度为所述的绝缘层之上的布线层的予定厚度的1/3-2/3。
18、如权利要求1的半导体器件，其中所述的导电层115和117包括：
在所述开口的内表面，所述的绝缘层及所述的底层暴露的表面之上形成的高熔点金属层115;以及
在所述的高熔点金属层上形成的具有Si成分的第一金属层117。
19、如权利要求18的半导体器件，其中所述的高熔点金属层由从含有Ti，Mo、W和Ta的一组中选出的一种金属构成。
20、如权利要求18的半导体器件，其中所述的高熔点金属层115的厚度低于500
Figure 921055005_IMG3
。
21、如权利要求19的半导体器件，其中所述的高熔点金属层115的厚度为大约100-300
Figure 921055005_IMG4
。
22、如权利要求18的半导体器件，其中所述的第一金属层117的厚度为所述绝缘层112上的布线层的予定厚度的10-80%。
23、如权利要求18的半导体器件，其中所述的第一金属层117由从含有Al-Si合金及Al-Cu-Si合金的组中选出的一种金属构成。
24、如权利要求1的半导体器件，还包括在所述绝缘层32、52、72、92和112，所述开口内表面及所述底层暴露的表面上及所述第一导电层37、57、76、95、97、115和117之下形成的扩散阻挡层34、54、74、94和114。
25、如权利要求24的半导体器件，其中所述的扩散限挡层34、54、74、94和114是由从包含有过滤金属和过渡金属化合物的组中选出的一种以上的金属构成。
26、如权利要求24的半导体器件，其中所述的扩散阻挡层34、54、74、94和114由过渡金属物的第一扩散阻拉层和由过渡金属化合物构成的第二扩散阻挡层构成。
27、如权利要求26的半导体器件，其中所述过渡金属为钛，而所述过渡金属化合物为氮化钛。
28、如权利要求1的半导体器件，还包括在所述第一导电层上形成的具有平坦表面的第二导电层39、59、79、99和119。
29、如权利要求28的半导体器件，其中所述的第二导电层39、59、79和119由不具有Si成分的金属构成。
30、如权利要求29的半导体器件，其中所述的金属是从包含纯铝，Al-Cu合金，Al-Ti合金的一组金属中选出的任一种金属。
31、如权利要求28的半导体器件，其中所述的第二导电层39、59、79、99和119的厚度为所述布线层予定厚度的1/3-2/3左右。
32、如权利要求18的半导体器件，还包括具有平坦表面和由含Si成分的金属构成的第二导电层39、59、79、99和119。
33、如权利要求28的半导体器件，还包括在所述的第二导电层39、59、79、99和119上形成的抗反射层40、60、80、100和120。
34、如权利要求33的半导体器件，其中所述的抗反射层40、60、80、100和120由钛金属化合物构成。
35、如权利要求1的半导体器件，其中所述的开口为一个在其上形成有阶梯的接触孔。
36、如权利要求1的半导体器件，其中所述的开口为锥形的接触孔。
37、如权利要求1的半导体器件，其中所述的开口的高宽比大于1.0。
38、用于制造具有布线层的半导体器件的方法，包括下列步骤：
在半导体衬底31、51、71、91和111上形成绝缘层332、52、72、92和112;
为所述的绝缘层提供开口33、53、73、93和113，暴露所述绝缘层的底层的表面的一部分;
在所述的绝缘层32、52、72、92和112之上形成的随后的热处理步骤中不产生Si沉淀的第一导电层35和36、55和55，75，95和96，115和116;以及
对所述的第一导电层35和36，55和56，75，95和96，115和116进行适当时间的热处理使所述的开口充满所述第一导电层的物质。
39、如权利要求38的方法，其中所述的开口延伸到所述半导体衬底31、51、71、91和113的表面，从而暴露出所述半导体衬底的表面的一部分;所述的第一导电层形成步骤包括在所述绝缘层，所述开口的内表面，及所述半导体衬底的暴露的表面上形成所述第一导电层35和36，55和56，75，95和96，115和116。
40、如权利要求38的方法，其中所述的第一导电层35和36是通过相继沉积具有Si成分的第一金属形成第一金属层35和不具有Si成分的第二金属形成第二金属层36而得到的。
41、如权利要求40的方法，其中所述的第一导电层35和36热处理步骤是在0.8Tm-Tm的温度范围内进行1分钟或以上，Tm是第一金属的熔点。
42、如权利要求40的方法，其中所述的第一金属为具有Si成分的铝合金，第二金属为从包含纯铝，铝合金的一组不含Si成分的金属中选出的任一种金属。
43、如权利要求42的方法，其中具有Si成分的铝合金为从包Al-Si合金和Al-Cu-Si合金的一组金属中选出的任一种，而所述的不具有Si成分的铝合金为从包含有Al-Cu合金和Al-Ti合金的一种合金中选出的任一种。
44、如权利要求40的方法，其中所述的第一导电层35和36的厚度大约为所述布线层的予定厚度的1/3-2/3。
45、如权利要求40的方法，其中所述的第一金属层35和36的厚度不大于所述布线层厚度的1/4，而所述的第二金属层的厚度不少于所述布线层厚度的5/12。
46、如权利要求40的方法，其中所述的第一金属和第二金属是在真空中在低温下沉积的。
47、如权利要求46的方法，其中所述的低温为低于150℃的温度。
48、如权利要求38的方法，其中所述的第一导电层54和55是通过在所述的绝缘层52，所述开口53的内表面以及所述的底层的暴露的表面部分相继形成硅层54，及在所述硅层54上沉积不含Si成分的金属形成金属层55而达到的。
49、如权利要求48的方法，其中所述的金属层55由从包含有纯铝，Al-Cu合金和Al-Ti合金的一组金属中任选的一种金属构成的。
50、如权利要求48的方法，其中所述的金属层55是在真空中低温下通过沉积不含Si成分的金属而形成的。
51、如权利要求50的方法，其中所述的低温为低于150℃的温度。
52、如权利要求48的方法，其中所述的第一导电层热处理步骤是在0.8Tm-Tm的温度范围内进行，其中Tm为所述金属层金属的熔点。
53、如权利要求48的方法，其中所述的硅层54的厚度为20
Figure 921055005_IMG5
-30 ，所述金属层的厚度为5000
Figure 921055005_IMG7
-4000
Figure 921055005_IMG8
。
54、如权利要求48的方法，其中硅层54是通过利用硅作靶用溅射方法形成的。
55、如权利要求48的方法，其中所述的硅层54是利用LPCVD方法及随后进行蚀刻步骤通过沉积厚度大于所述硅层予定厚度的硅层而形成的。
56、如权利要求38的方法，其中所述的第一导电层75是通过沉积具有不大于0.5%（重量）的Si成分的金属形成的。
57、如权利要求56的方法，其中所述的金属为具有0.2-0.5%左右（重量）Si成分的铝合金。
58、如权利要求56的方法，其中所述的第一导电层75的厚度为所述布线层予定厚度的10-80%左右。
59、如权利要求56的方法，其中所述的金属是在真空中在低温下沉积的。
60、如权利要求59的方法，其中所述的低温为低于150℃的温度。
61、如权利要求56的方法，其中所述的第一导电层75的热处理步骤是在0.8Tm-Tm温度范围内进行1分钟或以上，其中Tm为所述金属的熔点。
62、如权利要求38的方法，其中所述的第一导电层95和96是通过在所述绝缘层92，所述开口93的内表面，所述底层暴露的表面上形成一个高熔点金属硅化物层95，及在所述高熔点金属硅化物层上形成一个高熔点金属硅化物层95，及在所述高熔点金属硅化物层上形成一个第一金属层而得到的。
63、如权利要求62的方法，其中所述的高熔点金属硅化物层95是由从WSi2，MoSi2，TiSi2和TaSi2组中任意选择出的一种构成的。
64、如权利要求62的方法，其中所述的高熔点金属硅化物层95的厚度为200-1000
Figure 921055005_IMG9
。
65、如权利要求62的方法，其中所述的第一金属层96由从包括纯铝，Al-Cu合金，Al-Ti合金，及具有不超过0.5%（重量）的Si成分的铝合金中选出的任一种所构成。
66、如权利要求62的方法，其中所述的第一金属层96的厚度为绝缘层上的布线层的予定厚度的1/3-2/3左右。
67、如权利要求38的方法，其中所述的第一导电层115和116是通过在所述绝缘层112，所述开口113的内表面及所述底层暴露的表面上相继形成高熔点金属层115，在所述的高熔点金属层115上形成具有Si成分的第一金属层116而得到的。
68、如权利要求67的方法，其中所述的高熔点金属层115由从W1M6Ti和Ta中任选出的一种所构成。
69、如权利要求67的方法，其中所述的高熔点金属层的厚度低于500
Figure 921055005_IMG10
。
70、如权利要求67的方法，其中所述的第一金属层116的厚度为所述绝缘层上的布线层的予定厚度的10-80%左右。
71、如权利要求67的方法，其中所述的第一金属层116由从Al-Si合金及Al-Cu-Si合金组中任选的一种所组成。
72、如权利要求38的方法，还包括在所述的热处理步骤之后通过沉积金属在所述的第一导电层37、57、76、95和97、115和117上形成第二导电层39、59、79、99和119。
73、如权利要求72的方法，其中所述的第二导电层38和58是通过沉积不含Si成分的金属形成的。
74、如权利要求73的方法，其中所述的金属是从纯铝，Al-Cu合金，和Al-Ti合金中选出的任一种。
75、如权利要求73的方法，其中所述的金属是在低于350℃的温度下沉积的。
76、如权利要求67的方法，还包括在所述的热处理步骤之后通过沉积具有Si成分的金属形成第二导电层119的步骤。
77、如权利要求72的方法，还包括对第二导电层39、59、79、99和119进行热处理的步骤从而使形成的第二导电层39、59、79、99和119的表面平坦。
78、如权利要求77的方法，其中所述的第二导电层39、59、79、99和119的热处理是在0.8Tm-Tm的温度范围内进行1分钟或以上，其中Tm为所述金属的熔点。
79、如权利要求38的方法，还包括在形成第一导电层之前在所述的绝缘层32、52、72、92和112的表面，所述开口33的内表面，以及所述的底层暴露的表面上形成扩散阻挡层34、54、74、94和114。
80、如权利要求79的方法，其中所述的扩散阻挡层34、54、74、94和114是由过渡金属化合物中选出的一种以上的金属构成的。
81、如权利要求80的方法，其中所述的扩散阻挡层34、54、74、94和114形成步骤包括的步骤为：
在所述的绝缘层的表面，所述开口的内表面及所述的底层暴露的表面上形成第一扩散阻挡层;
在所述的第一扩散阻拌层上形成第二扩散阻挡层;以及
在450-500℃左右的温度及氮气或氨气氛下对所述扩散阻挡层34、54、74、94、114进行热处理大约30-60分钟。
82、如权利要求81的方法，其中所述的第一阻挡层由Ti构成而第二阻挡层由氮化钛构成。
83、如权利要求38的方法，其中所述的第一导电层形成步骤和所述的热处理步骤都是在真空中进行的，并不打破真空状态。
84、如权利要求38的方法，其中所述的第一导电层形成步骤和所述的热处理步骤都是在惰性气体中进行的。
85、如权利要求38的方法，其中所述的第一导电层形成步骤和所述的热处理步骤都是在还原气体环境中进行的。
86、如权利要求84的方法，其中所述的第一导电层形成步骤和所述的热处理步骤都是在10m乇或更低的惰性环境中进行的。
87、如权利要求72的方法，还包括在所述的第二导电层上形成抗反射层40、60、80、100和120。
88、如权利要求87的方法，其中所述的抗反射层是由过渡金属化合物构成的。
89、如权利要求38的方法，其中所述的开口33、53、73、93和113为在其上形成有阶梯部分的接触孔。
90、如权利要求38的方法，其中所述的开口为锥状接触孔。
91、如权利要求38的方法，其中所述的开口的高宽比大于1.0。
92、包含有布线层的半导体器件，包括：
具有掺杂区43的半导体衬底31
具有在所述半导体衬底31的掺杂区43上形成的接触孔的绝缘层32，所述的接触孔的高宽比大于1.0;
包含有具有Si成分的第一金属层和不具有Si成分的第二金属层的第一导电层，所述第一导电层完全充满所述的接触孔;以及
在所述第一导电层之上形成的具有平坦表面的第二导电层39，并且该层由不具有Si成分的金属构成。
93、包含布线层的半导体器件，包括：
具有杂质掺杂区83的半导体衬底71;
具有在所述半导体衬底71的掺杂区63上形成的接触孔的绝缘层72，所述的接触孔的高宽比大于1.0;
包含有具有不大于0.5%（重量）Si成分的铝合金并完全充满所述接触孔的第一导电层76;以及
在所述第一导电层形成的具有平坦表面并由不含Si成分的金属构成的第二导电层79。
94、包含有布线层的半导体器件，包括：
具有掺杂区63的半导体衬底51;
具有在所述半导体衬底51的掺杂区63上形成的接触孔的绝缘层52，所述接触孔的高宽比大于1.0;
在所述接触孔的内表面，所述绝缘层的表面，所述半导体衬底的暴露面附近包含有下面部分的第一导电层57，所述的下面部分包括Si成分，第一导电层57还包括一个基本不含Si成分的上面部分，所述第一导电层57完全充满所述的接触孔;以及
在所述第一导电层57上形成的由不含Si成分的金属构成的具有平坦表面的第二导电层59。
95、含有布线层的半导体器件，包括：
具有掺杂区103的半导体衬底91;
具有在所述半导体衬底的掺杂区上形成的接触孔的绝缘层92，所述接触孔的高宽比大于1.0;
含有在所述接触孔的内表面，绝缘层92的表面以及半导体衬底91的暴露面形成的高熔点金属硅化物层的第一导电层95和97，在所述高熔点金属层95上形成的不含Si成分的金属层97，所述的金属层97完全充满所述接触孔;以及
在第一导电层95之上形成的由不含Si成分的金属构成的具有平坦表面的第二导电层91。
96、含有布线层的半导体器件，包括：
具有掺杂区123的半导体衬底111;
具有在所述的半导体衬底111的掺杂区123形成的接触孔的绝缘层112，所述的接触孔的高宽比大于1.0;
含有在所述接触孔内表面，所述绝缘层112的表面及所述半导体衬底111的暴露面形成的高熔点金属层115的第一导电层115和117，及在所述高熔点金属层115上形成的含有Si成分的金属层113，并完全充满所述接触孔;以及
在第一导电层115和117上形成的由不含Si成分的金属构成的具有平坦表面的第二导电层119。
97、用于制造含有布线层的半导体器件的方法，包括的步骤为：
在半导体衬底31上形成绝缘层32;
为绝缘层32提供一个开口33暴露所述绝缘层的底层的表面的一部分;
在所述绝缘层，所述开口33的内表面，及所述底层的暴露面上，通过相继沉积具有Si成分的铝合金及从纯铝，及不含Si成分的铝合金中选出的金属，形成复合金属层35和36;以及
对所述复合金属层35和36进行热处理使所述复合金属层物质充满所述开口。
98、如权利要求97的方法，还包括步骤：
在所述复合金属热处理后，在所述复合金属层上沉积从纯铝及不含Si成分的铝合金中选出的金属，形成金属层38;以及
对所述的金属层38进行热处理，从而使所述的金属层38形成的表面平整。
99、用于制造含有布线层的半导体器件的方法，包括步骤：
在半导体衬底51上形成绝缘层52;
为所述绝缘层52提供开口53，暴露所述绝缘层的底层的表面的一部分;
在所述的绝缘层，所述的开口的内表面及所述底层的暴露面，通过相继沉积和从纯铝及不含Si成分的铝合金中选出的金属，形成复合层54和55;以及
对所述复合层54、55进行热处理，使所述复合层物质充满所述开口。
100、如权利要求99的方法，还包括步骤：
在所述的复合层54和54热处理步骤后，在所述的复合层上通过沉积从纯铝及不含Si成分的铝合金中选出的金属形成金属层58;以及
对所述金属层热处理从而使该金属层58形成的表面平整。
101、用于制造含布线层的半导体器件的方法，包括步骤：
在半导体衬底71上形成绝缘层72;
为绝缘层72提供开口73，暴露所述绝缘层的底层的表面的一部分;
在所述的绝缘层72，所述开口的内表面73及所述半导体衬底的暴露面上，通过沉积含有不超过0.5%（重量）的硅的铝合金形成第一金属层75;以及
对第一金属层75进行热处理，使所述的铝合金充满所述开口。
102、如权利要求101的方法，还包括步骤：
在第一金属层热处理步骤之后，通过在所述第一金属层之上沉积纯铝或不含有Si成分的铝合金形成第二金属层79;以及
对所述金属层进行热处理;从而使第二金属层79形成的表面平整。
103、用于制造含有布线层的半导体器件的方法，包括步骤：
在半导体衬底91上形成绝缘层92;
在绝缘层92上提供开口93，暴露所述绝缘层92的底层的一部分;
在所述绝缘层表面，所述开口93的内表面及所述底层的暴露面上形成高熔点金属硅化物层95;
通过沉积具有Si成分的铝合金，形成第一金属层96;以及
对所述第一金属层96进行热处理，使所述的铝合金充满所述开口。
104、如权利要求103的方法，还包括步骤：
在第一金属层热处理步骤之后，在该第一金属层97上通过沉积纯铝或不含Si成分的铝合金形成第二金属层91;以及
对所述金属层99热处理，从而使得到的第二金属层99表面平整。
105、用于生产含有布线层的半导体器件的方法，包括步骤：
在半导体衬底111上形成绝缘层112;
在绝缘层112上提供开口113，暴露所述绝缘层112的底层表面的一部分;
在所述绝缘层112的表面，所述开口的内表面及所述底层的暴露面形成高熔点金属层115;
在所述耐熔金属层上通过沉积具有Si成分的金属形成第一金属层116;以及
对所述第一金属层116进行热处理，使所述金属充满所述开口。
106、如权利要求105的方法，还包括步骤：
在第一金属层热处理步骤之后，在所述第一金属层117上通过沉积纯铝或铝合金，形成第二金属层119;以及
对所述第二金属层119进行热处理，从而使形成的第二金属层119的表面平整。
CN92105500A 1991-07-08 1992-07-07 半导体器件制造方法 Expired - Lifetime CN1031436C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910011543 1991-07-08
KR11543/91 1991-07-08

Publications (2)

Publication Number Publication Date
CN1068444A true CN1068444A (zh) 1993-01-27
CN1031436C CN1031436C (zh) 1996-03-27

Family

ID=19316918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN92105500A Expired - Lifetime CN1031436C (zh) 1991-07-08 1992-07-07 半导体器件制造方法

Country Status (9)

Country Link
US (2) US5355020A (zh)
JP (1) JP3006735B2 (zh)
KR (1) KR960006340B1 (zh)
CN (1) CN1031436C (zh)
DE (1) DE4222142B4 (zh)
FR (1) FR2679069B1 (zh)
GB (1) GB2257564B (zh)
IT (1) IT1255411B (zh)
TW (1) TW520072U (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346454C (zh) * 2004-04-22 2007-10-31 复旦大学 一种硅基器件的金属化接触层结构的制备方法
CN102646577A (zh) * 2011-02-16 2012-08-22 Spts技术有限公司 沉积铝层的方法
CN102956549A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN103663344A (zh) * 2012-09-12 2014-03-26 快捷半导体(苏州)有限公司 包括多材料填充物的改进型硅通孔
CN104253088A (zh) * 2014-04-23 2014-12-31 上海华虹宏力半导体制造有限公司 防止铝尖楔的成膜工艺方法
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
US9444404B2 (en) 2012-04-05 2016-09-13 Fairchild Semiconductor Corporation MEMS device front-end charge amplifier
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US9586813B2 (en) 2010-09-18 2017-03-07 Fairchild Semiconductor Corporation Multi-die MEMS package
US9618361B2 (en) 2012-04-05 2017-04-11 Fairchild Semiconductor Corporation MEMS device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9670574B2 (en) 2011-02-16 2017-06-06 Spts Technologies Limited Methods of depositing aluminium layers
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US10050155B2 (en) 2010-09-18 2018-08-14 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
US10060757B2 (en) 2012-04-05 2018-08-28 Fairchild Semiconductor Corporation MEMS device quadrature shift cancellation
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
CN112301317A (zh) * 2020-10-30 2021-02-02 连云港恒顺工业科技有限公司 爪式真空泵转子表面处理工艺
CN114973952A (zh) * 2022-05-26 2022-08-30 华为技术有限公司 支撑组件及其制备方法、显示屏组件、电子设备

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
EP0697723A3 (en) * 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
EP0793268A3 (en) * 1995-05-23 1999-03-03 Texas Instruments Incorporated Process for filling a cavity in a semiconductor device
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
KR100270593B1 (ko) * 1996-06-11 2000-12-01 포만 제프리 엘 부분 중첩 상호 접속 구조 및 그 제조 방법
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Ａｌ／Ｔｉ積層配線およびその形成方法
US5691250A (en) * 1996-08-29 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd Method of forming a metal contact to a novel polysilicon contact extension
US5994218A (en) * 1996-09-30 1999-11-30 Kabushiki Kaisha Toshiba Method of forming electrical connections for a semiconductor device
JPH10125865A (ja) * 1996-10-15 1998-05-15 Fujitsu Ltd 半導体装置、半導体記憶装置、およびその製造方法
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6593657B1 (en) * 1997-03-03 2003-07-15 Micron Technology, Inc. Contact integration article
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US5895267A (en) * 1997-07-09 1999-04-20 Lsi Logic Corporation Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
US5960315A (en) * 1997-07-10 1999-09-28 International Business Machines Corporation Tapered via using sidewall spacer reflow
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
US6605531B1 (en) * 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6177348B1 (en) * 1998-01-20 2001-01-23 International Business Machines Corporation Low temperature via fill using liquid phase transport
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US5994219A (en) * 1998-06-04 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Add one process step to control the SI distribution of Alsicu to improved metal residue process window
US6625795B1 (en) 1998-06-29 2003-09-23 Xilinx, Inc. Method and apparatus for placement of input-output design objects into a programmable gate array
US6289496B1 (en) * 1998-06-29 2001-09-11 Xilinx, Inc. Placement of input-output design objects into a programmable gate array supporting multiple voltage standards
US6949464B1 (en) * 1998-09-03 2005-09-27 Micron Technology, Inc. Contact/via force fill techniques
US6124205A (en) 1998-09-03 2000-09-26 Micron Technology, Inc. Contact/via force fill process
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
TW483152B (en) * 1999-07-01 2002-04-11 Ibm Improved methods of forming the buried strap and its quantum barrier in deep trench cell capacitors
US6221767B1 (en) * 1999-10-28 2001-04-24 United Microelectronics Corp. Method of fabricating a silicide landing pad
US6245656B1 (en) 1999-11-08 2001-06-12 Vanguard International Semiconductor Corporation Method for producing multi-level contacts
US6413863B1 (en) 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
US6373135B1 (en) * 2000-09-14 2002-04-16 Infineon Technologies Ag Semiconductor structure and method of fabrication
US6468908B1 (en) 2001-07-09 2002-10-22 Taiwan Semiconductor Manufacturing Company Al-Cu alloy sputtering method with post-metal quench
US6531388B2 (en) * 2001-07-26 2003-03-11 Samsung Electronics Co., Ltd. Method of forming an aluminum film for use in manufacturing a semiconductor device
JP2005086118A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 半導体装置
DE102004048219A1 (de) * 2004-09-30 2006-04-06 Basf Ag Kontaktierung thermoelektrischer Materialien
KR100784106B1 (ko) * 2006-09-08 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US8159035B2 (en) * 2007-07-09 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gates of PMOS devices having high work functions
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
TWI514628B (zh) * 2013-10-24 2015-12-21 Lextar Electronics Corp 電極結構與具有電極結構的發光二極體結構
KR20150057148A (ko) * 2013-11-18 2015-05-28 삼성전자주식회사 반도체 장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1157581A (en) * 1915-02-12 1915-10-19 August F Raldeano Fortune-telling device.
JPS52109370A (en) * 1976-03-10 1977-09-13 Nec Corp Semiconductor device
DE2649773A1 (de) * 1976-10-29 1978-05-11 Bosch Gmbh Robert Halbleiteranordnung
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
US4520554A (en) * 1983-02-10 1985-06-04 Rca Corporation Method of making a multi-level metallization structure for semiconductor device
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
JPS6068614A (ja) * 1983-09-26 1985-04-19 Fujitsu Ltd 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
ATE43936T1 (de) * 1985-04-11 1989-06-15 Siemens Ag Integrierte halbleiterschaltung mit einer aus aluminium oder einer aluminiumlegierung bestehenden kontaktleiterbahnebene und einer als diffusionsbarriere wirkenden tantalsilizidzwischenschicht.
JPS61280636A (ja) * 1985-06-05 1986-12-11 Nec Corp 半導体装置の製造方法
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JPS6353949A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 金属配線の形成方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
JPS6399546A (ja) * 1986-10-16 1988-04-30 Hitachi Ltd 半導体装置の製造方法
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPH0622235B2 (ja) * 1987-05-21 1994-03-23 日本電気株式会社 半導体装置の製造方法
JPS6445163A (en) * 1987-08-14 1989-02-17 Seiko Epson Corp Semiconductor device
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JPH01175245A (ja) * 1987-12-29 1989-07-11 Fujitsu Ltd 半導体装置及びその製造方法
JPH01243452A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体集積回路装置
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPH0268926A (ja) * 1988-09-02 1990-03-08 Seiko Epson Corp 半導体装置の製造方法
DE3830720A1 (de) * 1988-09-09 1990-03-22 Philips Nv Verfahren zum herstellen von halbleiterbauelementen
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
JPH02159065A (ja) * 1988-12-13 1990-06-19 Matsushita Electric Ind Co Ltd コンタクト電極の形成方法
JPH02181919A (ja) * 1989-01-09 1990-07-16 Seiko Epson Corp 半導体装置の製造方法
JP2578193B2 (ja) * 1989-02-01 1997-02-05 沖電気工業株式会社 半導体素子の製造方法
JPH0316130A (ja) * 1989-03-31 1991-01-24 Oki Electric Ind Co Ltd レーザフロー技術を用いた電極配線の形成方法
US4997518A (en) * 1989-03-31 1991-03-05 Oki Electric Industry Co., Ltd. Method for forming an electrode layer by a laser flow technique
US4992152A (en) * 1989-04-20 1991-02-12 Eastman Kodak Company Reducing hillocking in aluminum layers formed on substrates
JPH02310919A (ja) * 1989-05-25 1990-12-26 Yamaha Corp 半導体装置における配線形成方法
US5019533A (en) * 1989-05-26 1991-05-28 The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration Thermal treatment of silicon integrated circuit chips to prevent and heal voids in aluminum metallization
JPH0341717A (ja) * 1989-07-07 1991-02-22 Seiko Epson Corp 半導体装置の製造方法
JPH03114224A (ja) * 1989-09-27 1991-05-15 Seiko Instr Inc 電極の形成方法
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
JPH03155131A (ja) * 1989-11-13 1991-07-03 Sanyo Electric Co Ltd 半導体装置の製造方法
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US4999160A (en) * 1989-12-04 1991-03-12 Micron Technology, Inc. Aluminum alloy containing copper, silicon and titanium for VLSI devices
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
EP0533254A3 (en) * 1991-09-19 1993-06-23 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346454C (zh) * 2004-04-22 2007-10-31 复旦大学 一种硅基器件的金属化接触层结构的制备方法
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
US9586813B2 (en) 2010-09-18 2017-03-07 Fairchild Semiconductor Corporation Multi-die MEMS package
US10050155B2 (en) 2010-09-18 2018-08-14 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
CN102646577A (zh) * 2011-02-16 2012-08-22 Spts技术有限公司 沉积铝层的方法
CN102646577B (zh) * 2011-02-16 2017-03-01 Spts技术有限公司 沉积铝层的方法
US9670574B2 (en) 2011-02-16 2017-06-06 Spts Technologies Limited Methods of depositing aluminium layers
CN102956549A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN102956710A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 掩膜金属诱导晶化的多晶硅薄膜晶体管
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US10060757B2 (en) 2012-04-05 2018-08-28 Fairchild Semiconductor Corporation MEMS device quadrature shift cancellation
US9444404B2 (en) 2012-04-05 2016-09-13 Fairchild Semiconductor Corporation MEMS device front-end charge amplifier
US9618361B2 (en) 2012-04-05 2017-04-11 Fairchild Semiconductor Corporation MEMS device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
CN103663344B (zh) * 2012-09-12 2017-02-15 快捷半导体(苏州)有限公司 包括多材料填充物的改进型硅通孔
US9802814B2 (en) 2012-09-12 2017-10-31 Fairchild Semiconductor Corporation Through silicon via including multi-material fill
US9425328B2 (en) 2012-09-12 2016-08-23 Fairchild Semiconductor Corporation Through silicon via including multi-material fill
CN103663344A (zh) * 2012-09-12 2014-03-26 快捷半导体(苏州)有限公司 包括多材料填充物的改进型硅通孔
CN104253088A (zh) * 2014-04-23 2014-12-31 上海华虹宏力半导体制造有限公司 防止铝尖楔的成膜工艺方法
CN104253088B (zh) * 2014-04-23 2019-06-11 上海华虹宏力半导体制造有限公司 防止铝尖楔的成膜工艺方法
CN112301317A (zh) * 2020-10-30 2021-02-02 连云港恒顺工业科技有限公司 爪式真空泵转子表面处理工艺
CN112301317B (zh) * 2020-10-30 2021-05-18 连云港恒顺工业科技有限公司 爪式真空泵转子表面处理工艺
CN114973952A (zh) * 2022-05-26 2022-08-30 华为技术有限公司 支撑组件及其制备方法、显示屏组件、电子设备

Also Published As

Publication number Publication date
DE4222142B4 (de) 2006-08-03
GB9214440D0 (en) 1992-08-19
FR2679069B1 (fr) 1994-02-11
JP3006735B2 (ja) 2000-02-07
CN1031436C (zh) 1996-03-27
KR930003257A (ko) 1993-02-24
ITMI921651A0 (it) 1992-07-07
KR960006340B1 (ko) 1996-05-13
TW520072U (en) 2003-02-01
US5843842A (en) 1998-12-01
JPH05190549A (ja) 1993-07-30
ITMI921651A1 (it) 1994-01-07
FR2679069A1 (fr) 1993-01-15
GB2257564B (en) 1995-06-28
US5355020A (en) 1994-10-11
IT1255411B (it) 1995-10-31
DE4222142A1 (de) 1993-01-21
GB2257564A (en) 1993-01-13

Similar Documents

Publication Publication Date Title
CN1068444A (zh) 半导体器件及其制造方法
CN1090091A (zh) 半导体器件及其制造方法
KR970001883B1 (ko) 반도체장치 및 그 제조방법
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US5843843A (en) Method for forming a wiring layer a semiconductor device
KR960011865B1 (ko) 반도체 장치의 금속층 형성방법
CN100339972C (zh) 半导体器件和其制造方法
JP2545184B2 (ja) 半導体装置およびその製造方法
CN1117205A (zh) 半导体器件的布线结构及其制造方法
TWI298510B (en) Semiconductor device and method for manufacturing same
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
JPH07201984A (ja) アルミニウムコンタクト形成方法
CN1110007A (zh) 具有接触结构的半导体器件及其制造方法
CN1349253A (zh) 半导体装置的制造方法及半导体装置
JPH09186103A (ja) 金属配線の構造及びその形成方法
CN1032285C (zh) 制造半导体器件的方法
JP4005295B2 (ja) 半導体装置の製造方法
JP4492919B2 (ja) 半導体装置の製造方法
JP3488586B2 (ja) 半導体装置の製造方法
CN1633708A (zh) 半导体器件及其制造方法
JP2001118848A (ja) めっき浴から堆積される金属層の特性改善方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JPH0629404A (ja) 半導体装置の製造方法
JPH06302602A (ja) 半導体装置の製造方法
JP2003017493A (ja) 配線構造体の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20120707

Granted publication date: 19960327