[go: up one dir, main page]

JPH07201984A - アルミニウムコンタクト形成方法 - Google Patents

アルミニウムコンタクト形成方法

Info

Publication number
JPH07201984A
JPH07201984A JP6296473A JP29647394A JPH07201984A JP H07201984 A JPH07201984 A JP H07201984A JP 6296473 A JP6296473 A JP 6296473A JP 29647394 A JP29647394 A JP 29647394A JP H07201984 A JPH07201984 A JP H07201984A
Authority
JP
Japan
Prior art keywords
layer
aluminum
titanium
chamber
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6296473A
Other languages
English (en)
Other versions
JP3729882B2 (ja
Inventor
Yih-Shung Lin
リン イー−シュン
Fu-Tai Liou
リョウ フ−タイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH07201984A publication Critical patent/JPH07201984A/ja
Application granted granted Critical
Publication of JP3729882B2 publication Critical patent/JP3729882B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C23C16/20—Deposition of aluminium only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 コンタクトビアにおける段差被覆を改善した
集積回路上にアルミニウム薄膜層を付着形成する技術を
提供する。 【構成】 絶縁層を介してアルミニウムコンタクトを形
成する方法が開口を形成し、必要な場合には、絶縁層上
及び開口内にバリア層を形成する。次いで、バリア層上
に薄い耐火性金属層を形成し、且つ耐火性金属層上にア
ルミニウムを付着形成する。耐火性金属層及びアルミニ
ウムの付着条件を適切に選択することにより、アルミニ
ウムをコンタクト内へ流動させ且つそれを完全に充填さ
せることが可能である。好適には、真空を破壊すること
なしに耐火性金属層上にアルミニウムを付着形成させ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、集積回路におけ
るコンタクト及びその製造方法に関するものであって、
更に詳細には、中間レベルアルミニウムコンタクト及び
その形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路においては、金属相互接
続層の形成は集積回路装置の適切な動作のために重要な
ものである。金属相互接続信号線は、絶縁層におけるビ
ア即ち貫通孔を介して、シリコン基板の表面を具備する
集積回路の下側の導電層とコンタクト即ち接触を形成す
る。装置の最良の動作のためには、相互接続層を形成す
るために使用される金属は完全にビア即ち貫通孔を充填
すべきである。
【０００３】アルミニウムの物理的及び電気的特性のた
めに、集積回路における金属相互接続線を製造する場合
にアルミニウムが特に適している。然しながら、集積回
路に対してアルミニウムの薄膜層を与えるために使用さ
れるスパッタプロセスは、通常、コンタクトビアの充填
状態を理想的なものとはほど遠いものとさせる。絶縁層
の上側表面上において大きなアルミニウムグレインが形
成される傾向がある。コンタクトビアの端部において形
成されるこれらのグレインは、アルミニウムが完全にビ
アを充填する前にコンタクトビアを閉塞する傾向とな
る。そのために、ビア内においてボイド即ち空胴が形成
されたり不均一な構成が形成されることとなる。
【０００４】この問題は、特に、集積回路装置がより小
型の幾何学的形状を使用して製造される場合に悪化す
る。これらの装置において使用されるより小型のコンタ
クトは一層大きな幾何学的形状の装置よりもより大きな
アスペクト比（高さ対幅の比）を有する傾向となり、そ
のことはアルミニウム充填問題を悪化させる。
【０００５】上述した段差被覆問題によって発生される
ビア内へ延在するアルミニウム層が不均一な厚さを有し
ていると、それは装置の機能性に対して悪影響を与え
る。ビア内のボイドが充分に大きなものである場合に
は、コンタクト抵抗が所望の値よりも著しく大きなもの
となる場合がある。更に、アルミニウム層の厚さが薄い
領域は公知のエレクトロマイグレーション問題が発生す
る場合がある。その場合に、コンタクトにおいて究極的
に回路が切断され装置の故障が発生する場合がある。
【０００６】下側の相互接続レベルに対して良好な金属
コンタクトを確保するために多くの試みがなされてい
る。例えば、ビアを介しての導通を改善させるために、
アルミニウム相互接続層と関連して耐火性金属層が使用
されている。ビア内の金属の充填を改善するために勾配
をもったビアの側壁が使用されている。然しながら、装
置の寸法が小型化するにしたがい勾配をもった側壁を使
用することは少なくなっている。何故ならば、勾配をも
った側壁はチップ上において多くの面積を必要とするか
らである。
【０００７】これらの技術をもってしても、ビアをアル
ミニウムで完全に充填することの問題は解決されていな
い。その理由の一部としては、アルミニウムがかなり大
きなグレイン寸法を発生する傾向のある温度で付着形成
されているからである。現在の技術においては、コンタ
クト内におけるボイド及びその他の不均一性の問題は継
続して残存している。
【０００８】ビア充填問題を解消するために提案されて
いる技術の１つは、５００℃と５５０℃との間の温度で
アルミニウム相互接続層を付着形成することである。こ
のような温度においては、アルミニウムの流動化が増加
され、アルミニウムがビア内へ流れ込み且つそれを充填
することを可能としている。この技術は、例えば、「平
坦化Ａｌ−Ｓｉコンタクト充填技術の発展（ＤＥＶＥＬ
ＯＰＭＥＮＴ ＯＦＡ ＰＬＡＮＡＲＩＺＥＤ Ａｌ−
Ｓｉ ＣＯＮＴＡＣＴ ＦＩＬＬＩＮＧ ＴＥＣＨＮＯ
ＬＯＧＹ）」、Ｈ．Ｏｎｏ ｅｔ ａｌ．、１９９０年
６月、ＶＭＩＣコンフェランスプロシーディングズ７６
−８２頁の文献に記載されている。この文献は、５００
℃未満の温度及び５５０℃を超える温度ではコンタクト
ビアの金属の充填が劣化されることを記載している。然
しながら、このような技術を使用した場合でも、大きな
グレイン寸法によって発生される問題が解消されるもの
ではない。
【０００９】金属コンタクト段差被覆を改善する別の技
術は米国特許第５，１０８，９５１号、発明者Ｃｈｅｎ
ｅｔ ａｌ．、「金属コンタクト形成方法（ＭＥＴＨ
ＯＤＦＯＲ ＦＯＲＭＩＮＧ Ａ ＭＥＴＡＬ ＣＯＮ
ＴＡＣＴ）」に記載されている。この特許は、特定した
温度範囲内において低い付着速度でアルミニウムを付着
する技術を記載している。アルミニウムが付着形成され
る間に、温度は約３５０℃未満の温度からランプアップ
即ち傾斜勾配をもって増加される。この特許の記載によ
れば、アルミニウム層の深さの大部分の付着は比較的低
い付着速度において約４００℃乃至５００℃の間の温度
において行なわれる。
【００１０】上述したＣｈｅｎ ｅｔ ａｌ．特許によ
れば、アルミニウムコンタクトに対して段差被覆を改善
した付着が与えられる。然しながら、その技術はランダ
ムにボイドが発生する問題があり、その問題は比較的大
きなグレイン寸法によって発生されるか、又は記載され
ている温度において付着形成された初期的な膜核形成に
よって発生されるものと考えられる。
【００１１】アルミニウムの付着を行なうためのその他
の多くの方法が提案されており且つ集積回路装置におい
て使用されている。現在までのところ、それら全てのも
のがビアの充填が理想的なものからかけ離れているとい
う問題を有している。付着形成プロセスの性質から、ア
ルミニウム相互接続体を形成するために使用される技術
において比較的僅かな修正を行なうことは最終結果にお
いて重要な影響を有する場合がある。従って、従来技術
においては、コンタクトビアをアルミニウムで完全に充
填する技術は存在していない。
【００１２】
【発明が解決しようとする課題】本発明は、コンタクト
ビアにおけるカバレッジ即ち被覆状態を改善するために
集積回路上にアルミニウム薄膜層を付着形成する技術を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明によれば、絶縁層
を介してアルミニウムコンタクトを形成する方法が開口
を形成することを包含している。必要に応じて、絶縁層
上及び開口内にバリア層を形成する。次いで、バリア層
上に薄い耐火性金属層を形成し、且つ耐火性金属層上に
アルミニウムを付着形成する。耐火性金属層及びアルミ
ニウムの付着条件を適切に選択することによって、アル
ミニウムをコンタクト内に流動させ且つコンタクトを完
全に充填させることが可能である。好適には、真空を破
壊することなしに耐火性金属層上にアルミニウムを付着
形成させる。
【００１４】
【実施例】以下に説明する処理ステップ及び構成は集積
回路を製造するための完全な処理の流れを構成するもの
ではない。本発明は、当該技術分野において現在使用さ
れている集積回路製造技術に関連して実施することが可
能なものであり、本発明を実施するのに必要な処理ステ
ップについて重点的に説明する。尚、製造期間中におけ
る集積回路の一部の断面を示した添付の図面は、縮尺通
りに画いたものではなく、本発明の重要な特徴をより良
く理解するために適宜拡縮して示してある。当該技術分
野において公知の如く、「アルミニウム」という用語
は、集積回路用の導電性相互接続体として付着形成され
た金属のことを言及する場合に、通常、純粋なアルミニ
ウムではなく、その他の物質と少量合金化したアルミニ
ウムのことを意味している。例えば、最大で数％のシリ
コン及び／又は銅は、通常、相互接続層の物理的特性を
改善するために、付着形成したアルミニウムと合金化さ
れる。その他の物質の僅かの割合を使用するその他の合
金も当該技術分野において公知である。このような用語
の使用方法と一貫して、本明細書において使用する「ア
ルミニウム」は、純粋なアルミニウムのみならずこのよ
うな典型的な合金をも包含するものとして使用されるも
のである。
【００１５】図１を参照すると、基板１０における導電
性構成体に対してコンタクトを形成すべき状態が示され
ている。本明細書においては、基板１０はシリコンの単
結晶基板とするか、又はそのような単結晶基板の上側に
任意の数の導電層及び絶縁層が存在するものとすること
が可能である。本発明に関する限り、同一の技術をシリ
コン基板又はその他の任意の下側に存在する導電層に対
してのコンタクトに対して適用することが可能である。
【００１６】公知の技術を使用して基板１０の上に絶縁
層１２を形成し、且つ絶縁層１２内に開口１４を形成す
る。この点までの装置の製造は完全に従来技術によるも
のであり、当業者に公知なものである。
【００１７】図２を参照すると、例えばチタン等の耐火
性金属からなる層１６を本装置上及び開口内に形成す
る。好適には、物理的気相成長（ＰＶＤ）を使用する。
チタン層の上に窒化チタン層１８を形成し、次いで第二
チタン層２０を形成する。これら３つの層１６，１８，
２０は、好適には、層間で真空を破壊することなしに単
一チャンバ又はマルチチャンバスパッタ装置において付
着形成させる。好適には、これらの層は、約５０℃と５
００℃との間の温度で付着形成させる。
【００１８】図３を参照すると、本装置を次いで窒化雰
囲気中において公知の迅速熱処理（ＲＴＰ）ステップに
露呈させ、それにより上側のチタン層２０を窒化チタン
へ変換させる。この工程は、好適には、約５５０℃と８
５０℃との間の温度で行なう。その結果、図３に示した
如く厚くされた窒化物層１８が形成される。従来公知の
如く、良好なバリア層はコンタクトの品質及び信頼性を
著しく向上させ、この一連の工程は優秀なバリア層を提
供する。所望により、良好なバリア層を形成するための
その他の技術を本プロセス内に置換させることが可能で
ある。
【００１９】ＲＴＰ工程は、更に、下側のチタン層１６
とコンタクト開口１４の底部内に露出されているシリコ
ンとでシリサイド領域２２を形成させる。これは、単結
晶シリコン基板、又はチタンと合金化するシリコン原子
を有するその他のシリコン層に対してコンタクトを形成
する場合である。下側に存在する層がシリコンを含有し
ていない場合には、このようなシリサイド層２２が形成
されることはない。
【００２０】次いで、本装置を含むウエハをマルチチャ
ンバスパッタ装置内に装填する。図４に示した如く、好
適には、約０℃乃至３７５℃の比較的低い温度におい
て、本装置上に薄いチタン層２４を付着形成させる。チ
タン層２４は、好適には、約５０Åと６００Åとの間の
厚さを有している。この層の厚さは、主に、開口１４の
寸法及びアスペクト比に依存する。
【００２１】図５を参照すると、次いで、真空を破壊す
ることなしに、ウエハをアルミニウム付着チャンバ内へ
移動させる。従来のスパッタ方法を使用して、好適に
は、約０℃乃至３００℃の低い温度において薄いアルミ
ニウム層を付与する。この層は、好適には、約５００Å
と２５００Åとの間の厚さを有している。次いで、真空
を破壊することなしに、約４００℃乃至５５０℃の高い
温度を有する別のチャンバ内へウエハを移動させる。次
いで、すぐさま、好適には約２０Å／秒乃至５０Å／秒
の間の比較的低い付着速度でアルミニウムを付着形成さ
せる。その結果、一層厚いアルミニウム層２６が形成さ
れ、その層は開口１４を充填し且つチップ全体にわたり
平坦な層を形成する。この層２６の厚さは、好適には、
約２５００Åから付着すべき層の完全な厚さまでの範囲
にわたるものである。公知の如く、この厚さは装置設計
条件に依存して広範な範囲を有することが可能であり、
通常は、約５０００Å乃至１０，０００Åの範囲であ
る。約２０００Å乃至７０００Åを付着形成した後に、
所望により、付着速度を増加させることが可能である。
この点までにおいて、開口１４は実質的に充填され、従
って、付着速度を増加させても、コンタクト上方のアル
ミニウム層の究極的な平坦性に対して殆ど又は何等影響
を与えるものではない。
【００２２】一方、ウエハを同一のチャンバ内に維持
し、且つ、アルミニウムが付着形成される間に温度を初
期的な付着形成温度から最終的な付着形成温度へランプ
アップ即ち傾斜勾配をもって上昇させることが可能であ
る。当業者にとって明らかな如く、別個のチャンバを使
用する場合には、いずれのチャンバも温度をランプアッ
プ及びランプダウンさせることが必要ではなく、従って
全体的な装置の処理能力が向上されるという点において
利点を有している。
【００２３】アルミニウム層２６は、アルミニウム付着
の直前に形成された薄いチタン層のために、大部分が非
常に平坦な層を形成している。このチタン層はウエハの
表面をウエット即ち湿潤させるべく作用し、アルミニウ
ムが付着形成される場合にアルミニウムの表面移動度を
増加させる。薄いチタン層がアルミニウム層と合金化し
てアルミニウム／チタン合金層２８を形成し、元のチタ
ン層２４は実質的に完全に消費される。チタン層２４が
比較的厚い場合には、上側部分のみがアルミニウム／チ
タン合金へ変換されるに過ぎない。
【００２４】チタンの代わりにその他の耐火性金属を使
用することが可能であるが、平坦化及びバリア形成の点
においてチタンがより好適な結果を与えるものと思われ
る。薄いバリア層の形成は、好適には、薄い金属層２４
の付着形成と、その上側のアルミニウム層２６との付着
形成との間に空気に露呈させることなしに、インシチュ
ー即ち現場において行なう。このことは、アルミニウム
を下側に存在する層の上に付着形成させる場合にそのウ
エット即ち湿潤能力を向上させ、アルミニウムの表面移
動度を改善し且つそれを開口内へ優先的に移動させ且つ
開口を充填する間においても平坦な表面を形成するもの
と思われる。薄いチタン層の上に例え少量でも酸化物が
形成されるとそれは本プロセスと干渉することとなり、
従ってインシチュー即ち現場で付着形成を行なうことが
好適である。
【００２５】図６を参照すると、別の付着形成技術が示
されている。この技術は第二レベルの金属付着と共に使
用するのに適したものであり、且つ下側に存在するシリ
コン層とコンタクトが形成されないその他の場合におい
て適したものである。これらの場合においては、層１
６，１８，２０から形成される上述したバリア層を形成
することが必要でない場合がある。従って、図６に示し
た構成は、絶縁層１２の上及び開口内に直接薄いチタン
層２４を形成することを示している。この層は前述した
如く消費されてアルミニウムの下側に薄いアルミニウム
／チタン合金層２８を形成する。前述したものと同様
に、より厚いチタン層の場合には、その層の上側部分の
みが合金へ変換され、その下側の薄い層は比較的純粋の
チタンのまま残存させる。別法として、薄いチタン層２
４を付着形成する前に耐火性金属からなるバリア（図６
には示していない）を付着形成することが可能であり、
且つこの層は図３に関して上述した層のように優秀なバ
リア層であることは必要ではない。
【００２６】図７のグラフはアルミニウム層の付着形成
期間中において得られる好適な処理条件を示している。
ウエハをアルミニウムの付着形成を行なうために第二
（加熱）チャンバ内へ移動した後に、温度及び付着速度
は、好適には、グラフの輪郭の範囲内に入るものであ
る。ウエハが未だに第一アルミニウム付着チャンバ内に
ある間にウエハを加熱する別の実施例においては、この
グラフは、ウエハの加熱を完了した後に到達する温度範
囲及び付着速度範囲を示している。特に、数千Åのアル
ミニウムを付着形成した後においては、開口は実質的に
アルミニウムで充填されているので、その他の付着速度
及び温度を使用することが可能である。
【００２７】アルミニウム層を付着形成した後に、本装
置の処理は公知の技術にしたがって行なわれる。アルミ
ニウム層をパターン形成し且つエッチングして相互接続
体を画定する。上述した技術又はその他の従来の技術を
使用して、より高いレベルにおいて更なる相互接続層を
形成することが可能である。コンタクト上方においても
アルミニウム層は極めて平坦なものであるから、何等困
難性なしにコンタクトを直接積み重ねた状態とさせるこ
とが可能である。
【００２８】上述した方法及びその結果得られる構成体
は、良好なアルミニウムコンタクトを有するものであ
り、それは開口を完全に充填し且つその上方において平
坦な表面を与えるものである。本発明は、再現性をもっ
て製造可能なコンタクトを提供し、それは従来技術によ
って得られるものと比較して著しく品質の高いものであ
る。特に、本発明は、より小型のコンタクト開口を製造
する場合に有利なものである。
【００２９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて中間レベルアル
ミニウムコンタクトを製造する方法の一段階における状
態を示した概略断面図。
【図２】 本発明の一実施例に基づいて中間レベルアル
ミニウムコンタクトを製造する方法の一段階における状
態を示した概略断面図。
【図３】 本発明の一実施例に基づいて中間レベルアル
ミニウムコンタクトを製造する方法の一段階における状
態を示した概略断面図。
【図４】 本発明の一実施例に基づいて中間レベルアル
ミニウムコンタクトを製造する方法の一段階における状
態を示した概略断面図。
【図５】 本発明の一実施例に基づいて中間レベルアル
ミニウムコンタクトを製造する方法の一段階における状
態を示した概略断面図。
【図６】 本発明の別の実施例に基づいて形成した中間
レベルコンタクトを示した概略断面図。
【図７】 本発明に基づいて中間レベルアルミニウムコ
ンタクトを形成するための好適な処理条件を示したグラ
フ図。
【符号の説明】
１０ 基板 １２ 絶縁層 １４ 開口 １６ 耐火性金属層 １８ 窒化チタン層 ２０ 第二チタン層 ２２ シリサイド領域 ２４ 薄いチタン層 ２６ アルミニウム層 ２８ アルミニウム／チタン合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フ−タイ リョウ アメリカ合衆国， テキサス 75010， カーロルトン， ランスダウン ドライブ 2027

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 集積回路装置用のアルミニウムコンタク
    ト形成方法において、 導電性構成体を露出させるために絶縁層を介して開口を
    形成し、 前記絶縁層上及び前記導電性構成体を被覆するために前
    記開口内へ延在してバリア層を形成し、 前記バリア層上に薄い耐火性金属層を形成し、 アルミニウムの表面移動度を最大とする速度及び温度で
    前記薄い耐火性金属層上にアルミニウムを付着形成し、
    アルミニウムが前記開口を完全に充填する、ことを特徴
    とする方法。
  2. 【請求項２】 請求項１において、前記アルミニウムを
    付着形成する場合に、 約３７５℃未満の温度で第一アルミニウム層を形成し、 前記装置の温度を約４００℃と５５０℃との間の温度へ
    増加させ、 前記温度増加期間中に、約３０乃至５０Å／秒の間の速
    度で前記第一アルミニウム層上にアルミニウムを継続し
    て付着形成させる、ことを特徴とする方法。
  3. 【請求項３】 請求項２において、前記アルミニウムを
    継続して付着形成する工程が約２０００Åのアルミニウ
    ムを付着形成した後に、付着速度を増加させることを特
    徴とする方法。
  4. 【請求項４】 請求項２において、前記第一アルミニウ
    ム層を形成する工程をマルチチャンバスパッタ装置の第
    一チャンバ内において実施し、且つ、本装置を空気へ露
    呈させることなしに前記第一チャンバから前記マルチチ
    ャンバスパッタ装置の第二チャンバへ本装置を移動さ
    せ、前記第二チャンバを約４００℃と５５０℃との間の
    温度に維持し、前記温度を増加させる工程を本装置を前
    記第二チャンバ内へ移動させる工程によって実施するこ
    とを特徴とする方法。
  5. 【請求項５】 請求項１において、前記バリア層を形成
    する場合に、 前記絶縁層上及び前記開口の側壁及び底部上に第一耐火
    性金属層を形成し、 前記第一耐火性金属層上に耐火性金属窒化物層を形成
    し、 前記耐火性金属窒化物層上に第二耐火性金属層を形成
    し、 本装置を窒化雰囲気中において加熱し前記第二耐火性金
    属層を耐火性金属窒化物へ変換させる、ことを特徴とす
    る方法。
  6. 【請求項６】 請求項５において、前記第一及び第二耐
    火性金属層がチタンを有することを特徴とする方法。
  7. 【請求項７】 請求項６において、前記バリア層上に形
    成する前記薄い耐火性金属層がチタンを有することを特
    徴とする方法。
  8. 【請求項８】 請求項７において、前記アルミニウムを
    付着形成する工程が前記薄いチタン層をアルミニウムと
    合金化させ、前記アルミニウム層と前記バリア層との間
    にアルミニウム／チタン合金層を形成することを特徴と
    する方法。
  9. 【請求項９】 請求項１において、前記薄い耐火性金属
    層がチタンを有することを特徴とする方法。
  10. 【請求項１０】 集積回路装置用のアルミニウムコンタ
    クト形成方法において、 導電性構成体を露出させるために絶縁層を介して開口を
    形成し、 前記バリア層上に薄い耐火性金属層を形成し、 アルミニウムの表面移動度を最大とさせる温度及び速度
    において前記薄い耐火性金属層上にアルミニウムを付着
    形成し、前記アルミニウムが前記開口を完全に充填させ
    る、ことを特徴とする方法。
  11. 【請求項１１】 請求項１０において、前記アルミウム
    を付着形成させる場合に、 約３７５℃未満の温度で第一アルミニウム層を形成し、 約４００℃と５５０℃との間の温度で本装置の温度を増
    加させ、 前記温度を増加させる期間中に約３０乃至５０Å／秒の
    間の速度で前記第一アルミニウム層上に継続してアルミ
    ニウムを付着形成する、ことを特徴とする方法。
  12. 【請求項１２】 請求項１１において、前記アルミニウ
    ムを継続して付着形成する工程が約２０００Åのアルミ
    ニウムを付着形成した後に、付着速度を増加させること
    を特徴とする方法。
  13. 【請求項１３】 請求項１１において、前記第一アルミ
    ニウム層を形成する工程がマルチチャンバスパッタ装置
    の第一チャンバ内において行なわれ、且つ、本装置を空
    気へ露呈させることなしに前記第一チャンバから前記マ
    ルチチャンバスパッタ装置の第二チャンバへ本装置を移
    動させ、前記第二チャンバを約４００℃と５５０℃との
    間の温度に維持し、前記温度を増加させる工程が本装置
    を前記第二チャンバ内へ移動させる工程によって実施す
    ることを特徴とする方法。
  14. 【請求項１４】 集積回路装置用のアルミニウムコンタ
    クト形成方法において、 絶縁層を介して開口を形成し、 前記絶縁層上及び前記開口内に第一チタン層を付着形成
    し、 前記第一チタン層上に窒化チタン層を付着形成し、 前記窒化チタン層上に第二チタン層を付着形成し、 窒化雰囲気中において本装置を加熱し、その場合に前記
    第二チタン層が窒化チタンへ変換され、 前記変換された窒化チタン上に薄いチタン層を付着形成
    し、 前記薄いチタン層上にアルミニウムを付着形成し、 前記アルミニウムを付着形成する期間中に、本装置を約
    ４００℃と５５０℃との範囲内の温度へ加熱し、その場
    合に前記アルミニウムが前記開口を充填し且つ前記開口
    上に平坦な上表面を形成し、且つ付着形成期間中に前記
    薄いチタン層が前記アルミニウムと合金化してアルミニ
    ウム／チタン合金層を形成する、ことを特徴とする方
    法。
  15. 【請求項１５】 請求項１４において、前記薄いチタン
    層が約５０Åと６００Åとの間の厚さを有していること
    を特徴とする方法。
  16. 【請求項１６】 請求項１４において、前記アルミニウ
    ムを付着形成する工程及び本装置を加熱する工程におい
    て、 約３７５℃未満の温度において前記薄いチタン層上に前
    記アルミニウムの第一部分を付着形成し、 本装置の温度を約４００℃と５５０℃との範囲内の温度
    へ増加させ、 前記温度を増加させる期間中にアルミニウムを継続して
    付着形成させる、 ことを特徴とする方法。
  17. 【請求項１７】 請求項１６において、前記薄いチタン
    層を付着形成する工程と前記薄いチタン層上にアルミニ
    ウムの第一部分を付着形成する工程との間において本装
    置を真空中に維持することを特徴とする方法。
  18. 【請求項１８】 請求項１６において、前記アルミニウ
    ムの第一部分を付着形成する工程がマルチチャンバスパ
    ッタ装置の第一チャンバ内において行なわれ、前記温度
    を増加させる工程及び継続してアルミニウムを付着形成
    する工程が前記マルチチャンバスパッタ装置の第二チャ
    ンバ内において行なわれ、且つ前記第一チャンバは約３
    ７５℃未満の温度に維持され且つ前記第二チャンバは約
    ４００℃と５５０℃との間の温度に維持され、且つ、更
    に、前記アルミニウムの第一部分を付着形成した後に、
    本装置を空気へ露呈させることなしに前記第一チャンバ
    から前記第二チャンバへ移動させることを特徴とする方
    法。
  19. 【請求項１９】 請求項１８において、前記薄いチタン
    層を付着形成する工程が前記マルチチャンバスパッタ装
    置の第三チャンバ内において行なわれ、且つ、更に、前
    記薄いチタン層を付着形成した後に、本装置を空気へ露
    呈させることなしに前記第一チャンバから前記第二チャ
    ンバへ移動させることを特徴とする方法。
  20. 【請求項２０】 請求項１８において、前記継続してア
    ルミニウムを継続するステップが約２５００Åより大き
    な厚さにアルミニウムを付着形成した後に、付着速度を
    ５０Å／秒より大きな速度へ増加させることを特徴とす
    る方法。
  21. 【請求項２１】 半導体集積回路用のコンタクト構成体
    において、 導電性構成体が設けられており、 前記導電性構成体の上側に絶縁層が設けられており、前
    記絶縁層は前記導電性構成体の一部を露出させるために
    それを貫通して開口が形成されており、 前記絶縁層の一部の上側及び前記開口内に延在してチタ
    ン／アルミニウム合金層が設けられており、 前記チタン／アルミニウム合金層の上側及び前記開口内
    に延在してアルミニウム層が設けられており、前記アル
    ミニウム層は前記開口を完全に充填しており且つ前記開
    口の上方において平坦な上表面を有している、ことを特
    徴とするコンタクト構成体。
  22. 【請求項２２】 請求項２１において、前記チタン／ア
    ルミニウム合金層と前記絶縁層との間にバリア層が設け
    られており、前記バリア層はチタンからなる下側層と窒
    化チタンからなる上側層とを有していることを特徴とす
    るコンタクト構成体。
JP29647394A 1993-11-30 1994-11-30 アルミニウムコンタクト形成方法 Expired - Lifetime JP3729882B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/159,448 US5658828A (en) 1989-11-30 1993-11-30 Method for forming an aluminum contact through an insulating layer
US159448 1993-11-30

Publications (2)

Publication Number Publication Date
JPH07201984A true JPH07201984A (ja) 1995-08-04
JP3729882B2 JP3729882B2 (ja) 2005-12-21

Family

ID=22572652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29647394A Expired - Lifetime JP3729882B2 (ja) 1993-11-30 1994-11-30 アルミニウムコンタクト形成方法

Country Status (4)

Country Link
US (3) US5658828A (ja)
EP (1) EP0655780B1 (ja)
JP (1) JP3729882B2 (ja)
DE (1) DE69424847T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
DE4433326A1 (de) * 1994-09-19 1996-03-21 Siemens Ag Verfahren zur planarisierenden Sputterabscheidung einer aluminiumhaltigen Schicht bei der Herstellung integrierter Schaltungen
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
TW367528B (en) * 1996-02-02 1999-08-21 Applied Materials Inc Titanium aluminide wetting layer for aluminum contacts
EP0799903A3 (en) * 1996-04-05 1999-11-17 Applied Materials, Inc. Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US5814557A (en) * 1996-05-20 1998-09-29 Motorola, Inc. Method of forming an interconnect structure
US5926736A (en) * 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
AU5411498A (en) * 1996-12-12 1998-07-03 Asahi Kasei Kogyo Kabushiki Kaisha Method of manufacturing semiconductor device
KR19980053692A (ko) * 1996-12-27 1998-09-25 김영환 반도체 소자의 금속 배선 형성방법
US6139698A (en) * 1997-02-03 2000-10-31 Applied Materials, Inc. Method and apparatus for reducing the first wafer effect
US5844318A (en) 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
DE19734434C1 (de) * 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
JP4947834B2 (ja) * 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6169030B1 (en) * 1998-01-14 2001-01-02 Applied Materials, Inc. Metallization process and method
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
US6177350B1 (en) 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
US5994219A (en) * 1998-06-04 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Add one process step to control the SI distribution of Alsicu to improved metal residue process window
JP3625652B2 (ja) * 1998-06-30 2005-03-02 シャープ株式会社 半導体装置の製造方法
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
US6969448B1 (en) 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US6455427B1 (en) * 1999-12-30 2002-09-24 Cypress Semiconductor Corp. Method for forming void-free metallization in an integrated circuit
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP4997682B2 (ja) * 2000-06-30 2012-08-08 ソニー株式会社 半導体装置及びその製造方法
US20040175918A1 (en) * 2003-03-05 2004-09-09 Taiwan Semiconductor Manufacturing Company Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
US7675174B2 (en) * 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
US7986718B2 (en) * 2006-09-15 2011-07-26 Itron, Inc. Discovery phase in a frequency hopping network
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
ITMI20070099A1 (it) 2007-01-24 2008-07-25 St Microelectronics Srl Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati
KR20080086661A (ko) * 2007-03-23 2008-09-26 주식회사 하이닉스반도체 알루미늄막 증착방법 및 이를 이용한 반도체소자의 컨택형성방법
US8808513B2 (en) * 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
US8749060B2 (en) * 2012-09-21 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
US10322928B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer sealing film for high seal yield

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3158504A (en) * 1960-10-07 1964-11-24 Texas Instruments Inc Method of alloying an ohmic contact to a semiconductor
US3900598A (en) * 1972-03-13 1975-08-19 Motorola Inc Ohmic contacts and method of producing same
JPS52137948A (en) * 1976-05-14 1977-11-17 Hitachi Ltd Test control system of program
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
JPS6047739B2 (ja) * 1977-11-17 1985-10-23 松下電器産業株式会社 半導体装置の製造方法
US4436582A (en) * 1980-10-28 1984-03-13 Saxena Arjun N Multilevel metallization process for integrated circuits
JPS57139939A (en) * 1981-02-23 1982-08-30 Seiko Instr & Electronics Ltd Semiconductor device
JPS5846641A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 半導体装置の製造方法
US4478881A (en) * 1981-12-28 1984-10-23 Solid State Devices, Inc. Tungsten barrier contact
GB2128636B (en) * 1982-10-19 1986-01-08 Motorola Ltd Silicon-aluminium alloy metallization of semiconductor substrate
US4495221A (en) * 1982-10-26 1985-01-22 Signetics Corporation Variable rate semiconductor deposition process
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
JPS60227446A (ja) * 1984-04-25 1985-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US4661228A (en) * 1984-05-17 1987-04-28 Varian Associates, Inc. Apparatus and method for manufacturing planarized aluminum films
JPH069199B2 (ja) * 1984-07-18 1994-02-02 株式会社日立製作所 配線構造体およびその製造方法
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
JPS62232334A (ja) * 1986-03-31 1987-10-12 Nippon Oil & Fats Co Ltd 生きた乳酸菌入りマ−ガリン様乳化組成物の製造法
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
US4759533A (en) * 1986-08-11 1988-07-26 Dresser Industries, Inc. Heat-insulating boards
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPH0691091B2 (ja) * 1986-11-13 1994-11-14 富士通株式会社 半導体装置の製造方法
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPS63136547A (ja) * 1986-11-27 1988-06-08 Matsushita Electronics Corp 半導体装置の配線形成方法
JPS63137230A (ja) * 1986-11-29 1988-06-09 Fuji Photo Film Co Ltd 画像記録現像装置
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
JPS6460036A (en) * 1987-08-31 1989-03-07 Nec Corp Frame signal transmitting system
JPS6477122A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01160036A (ja) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 半導体装置
NL8800359A (nl) * 1988-02-15 1989-09-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4837183A (en) * 1988-05-02 1989-06-06 Motorola Inc. Semiconductor device metallization process
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US4944961A (en) * 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
JPH02137230A (ja) * 1988-11-17 1990-05-25 Nec Corp 集積回路装置
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US4975389A (en) * 1989-10-25 1990-12-04 At&T Bell Laboratories Aluminum metallization for semiconductor devices
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH07109030B2 (ja) * 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation

Also Published As

Publication number Publication date
US20020000653A1 (en) 2002-01-03
JP3729882B2 (ja) 2005-12-21
US6433435B2 (en) 2002-08-13
EP0655780A1 (en) 1995-05-31
US5976969A (en) 1999-11-02
US5658828A (en) 1997-08-19
DE69424847T2 (de) 2000-11-16
DE69424847D1 (de) 2000-07-13
EP0655780B1 (en) 2000-06-07

Similar Documents

Publication Publication Date Title
JP3729882B2 (ja) アルミニウムコンタクト形成方法
US5552341A (en) Semiconductor device and method for manufacturing the same
JP3006735B2 (ja) 半導体装置およびその製造方法
US5534463A (en) Method for forming a wiring layer
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
JP4615707B2 (ja) デュアルダマシン金属化方法
US5569961A (en) Semiconductor device having a multi-layer metallization structure
JP3330495B2 (ja) 電気的相互接続用薄膜金属バリア層
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US5668055A (en) Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
JPH06216263A (ja) 半導体装置の配線層形成方法
JPH06216133A (ja) メタルコンタクトの製造方法
JP4799715B2 (ja) 多層メタリゼーション用低温アルミニウムリフロー
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US7294570B2 (en) Contact integration method
US5950105A (en) Completely buried contact holes and methods of forming same
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
JPH11330236A (ja) 多層配線を有する電子装置及びその製造方法
JPH07135250A (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JPH05102154A (ja) 半導体装置
JPH0629404A (ja) 半導体装置の製造方法
JP2000340565A (ja) 半導体集積回路装置およびその製造方法
JPH1027798A (ja) 半導体装置の配線形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term