JP3006735B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3006735B2 JP3006735B2 JP4181359A JP18135992A JP3006735B2 JP 3006735 B2 JP3006735 B2 JP 3006735B2 JP 4181359 A JP4181359 A JP 4181359A JP 18135992 A JP18135992 A JP 18135992A JP 3006735 B2 JP3006735 B2 JP 3006735B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- conductive layer
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関するものである。より具体的には本発明は配
線を含む半導体装置および配線形成方法に関するもので
ある。
造方法に関するものである。より具体的には本発明は配
線を含む半導体装置および配線形成方法に関するもので
ある。
【０００２】
【従来の技術】本発明は１９９２年１月３１日付で米国
に出願し現在係属中である米国特許出願第０７／８２
８，４５８号の改良発明であり、その内容を本出願で参
考として記載する。半導体装置の技術が超高集積（ＵＬ
ＳＩ）化されるにつれ、半導体配線方法は半導体装置の
収率、性能（例：動作速度）および信頼性を決定する要
因となるので半導体製造工程で一番重要な位置を占めて
いる。アスペクト比（幅に対する深さの比率）が低い接
触口や深さが浅い段差等のような比較的屈折が少ない外
面的形状により従来の密集度が少ない半導体装置で金属
段差塗布性は大きく問題にならなかった。だが、半導体
装置の集積度が増加することにより接触口は顕著に小さ
くなり半導体基板の表面部位に形成された不純物領域は
さらに薄くなった。このような現在のより大きい集積度
の半導体装置での接触口増加および段差の大きな深さに
より標準設計の目的である半導体装置の高速性能、高収
率および良好な信頼性のために従来のアルミニウム配線
工程の改善が必要となった。より具体的に、高集積半導
体装置で従来のＡｌ配線工程を用いると接触口の高いア
スペクト比およびスパッタされたＡｌの不良な段差塗布
性によるアルミニウム相互接触の失敗、および信頼性低
下、Ｓｉ沈殿による接触抵抗の増加およびアルミニウム
スパイキングによる接触抵抗の増加およびアルミニウム
スパイキングにより浅い接合特性の劣化等のような問題
点を起こすことになる。
に出願し現在係属中である米国特許出願第０７／８２
８，４５８号の改良発明であり、その内容を本出願で参
考として記載する。半導体装置の技術が超高集積（ＵＬ
ＳＩ）化されるにつれ、半導体配線方法は半導体装置の
収率、性能（例：動作速度）および信頼性を決定する要
因となるので半導体製造工程で一番重要な位置を占めて
いる。アスペクト比（幅に対する深さの比率）が低い接
触口や深さが浅い段差等のような比較的屈折が少ない外
面的形状により従来の密集度が少ない半導体装置で金属
段差塗布性は大きく問題にならなかった。だが、半導体
装置の集積度が増加することにより接触口は顕著に小さ
くなり半導体基板の表面部位に形成された不純物領域は
さらに薄くなった。このような現在のより大きい集積度
の半導体装置での接触口増加および段差の大きな深さに
より標準設計の目的である半導体装置の高速性能、高収
率および良好な信頼性のために従来のアルミニウム配線
工程の改善が必要となった。より具体的に、高集積半導
体装置で従来のＡｌ配線工程を用いると接触口の高いア
スペクト比およびスパッタされたＡｌの不良な段差塗布
性によるアルミニウム相互接触の失敗、および信頼性低
下、Ｓｉ沈殿による接触抵抗の増加およびアルミニウム
スパイキングによる接触抵抗の増加およびアルミニウム
スパイキングにより浅い接合特性の劣化等のような問題
点を起こすことになる。
【０００３】従って、前記した従来の配線工程の問題点
を克服するため、新しい方法等が提案されてきた。例え
ば、前記したアルミニウム接触の失敗による半導体装置
の信頼性低下を防止するために次のような方法が公知と
なっている。日本国特許公開公報第６２−１３２３４８
号（Yukiyasu Sugano 等）、日本国特許公開公報第６３
−９９５４６号（Shinpei Iijima）、日本国特許公開公
報第６２−１０９３４１号（Masahiro Simizu 等）、日
本国特許公開公報第６２−２１１９１５号（Hidekazu W
akabayashi等）、日本国特許公開公報第１−２４６８３
１号（Seiichi Iwamatu ）、日本国特許公開公報第５９
−１７１３７４号（Masaki Satou）およびヨーロッパ特
許出願第８７３０５０８４．３号（Ryoichi Mukai 等）
溶融法が開示されている。
を克服するため、新しい方法等が提案されてきた。例え
ば、前記したアルミニウム接触の失敗による半導体装置
の信頼性低下を防止するために次のような方法が公知と
なっている。日本国特許公開公報第６２−１３２３４８
号（Yukiyasu Sugano 等）、日本国特許公開公報第６３
−９９５４６号（Shinpei Iijima）、日本国特許公開公
報第６２−１０９３４１号（Masahiro Simizu 等）、日
本国特許公開公報第６２−２１１９１５号（Hidekazu W
akabayashi等）、日本国特許公開公報第１−２４６８３
１号（Seiichi Iwamatu ）、日本国特許公開公報第５９
−１７１３７４号（Masaki Satou）およびヨーロッパ特
許出願第８７３０５０８４．３号（Ryoichi Mukai 等）
溶融法が開示されている。
【０００４】前述した方法によると、接触口はアルミニ
ウムやアルミニウム合金を溶融させリフローし埋立られ
る。要約すると、リフロー段階で、アルミニウムまたは
アルミニウム合金の金属層はその溶融点以上に加熱し溶
融された金属が接触口に流動しこれを埋立てる。このよ
うなリフロー段階には次のような短所がある。第１に、
半導体ウェーハは水平的に置き流動する溶融物質が接触
口を適当に埋立てるようにしなければならない。第２
に、接触口を埋立てる前記液相金属層は表面張力を小さ
くするであろうし、従って固化時には収縮するか歪み低
部の半導体物質を露出させることになる。また、熱処理
温度は正確に調節できないので同じ結果を収得しにく
い。かつ、前記の方法によると接触口は埋立られるとし
ても、金属膜の残余部分の接触口地域以外は荒くなり後
続フォトリソグラフィ工程ができなくなる。従って、金
属層のこのような荒い地域を緩和させるか平坦化するた
めに二次的な金属形成工程が必要になりえる。
ウムやアルミニウム合金を溶融させリフローし埋立られ
る。要約すると、リフロー段階で、アルミニウムまたは
アルミニウム合金の金属層はその溶融点以上に加熱し溶
融された金属が接触口に流動しこれを埋立てる。このよ
うなリフロー段階には次のような短所がある。第１に、
半導体ウェーハは水平的に置き流動する溶融物質が接触
口を適当に埋立てるようにしなければならない。第２
に、接触口を埋立てる前記液相金属層は表面張力を小さ
くするであろうし、従って固化時には収縮するか歪み低
部の半導体物質を露出させることになる。また、熱処理
温度は正確に調節できないので同じ結果を収得しにく
い。かつ、前記の方法によると接触口は埋立られるとし
ても、金属膜の残余部分の接触口地域以外は荒くなり後
続フォトリソグラフィ工程ができなくなる。従って、金
属層のこのような荒い地域を緩和させるか平坦化するた
めに二次的な金属形成工程が必要になりえる。
【０００５】前記以外にも、接触口の埋立てのためアル
ミニウムやアルミニウム合金を溶融させる代わりに、金
属の段差塗布性を向上させるため、米国特許第４，９７
０，１７６号（Clarence J. Tracy 等）には多段階金属
配線方法が記載されている。前記した特許によると、低
温で半導体ウェーハ上に所定厚さの厚い第１金属層を蒸
着させた後、金属がリフローするように温度を高温（約
４００〜５００℃）に上げながら所定厚さの金属層の残
りの薄い部分を蒸着させる。金属層のリフローは粒子成
長、再結晶およびバルクの拡散を通じて起きる。Tracy
等の方法によると、アスペクト比が大きい接触口（ブァ
イアホール）の段差塗布性は向上することができるが、
アスペクト比が１以上であり直径が１μｍ以下である接
触口はアルミニウムまたはアルミニウム合金で完全に埋
没されない。
ミニウムやアルミニウム合金を溶融させる代わりに、金
属の段差塗布性を向上させるため、米国特許第４，９７
０，１７６号（Clarence J. Tracy 等）には多段階金属
配線方法が記載されている。前記した特許によると、低
温で半導体ウェーハ上に所定厚さの厚い第１金属層を蒸
着させた後、金属がリフローするように温度を高温（約
４００〜５００℃）に上げながら所定厚さの金属層の残
りの薄い部分を蒸着させる。金属層のリフローは粒子成
長、再結晶およびバルクの拡散を通じて起きる。Tracy
等の方法によると、アスペクト比が大きい接触口（ブァ
イアホール）の段差塗布性は向上することができるが、
アスペクト比が１以上であり直径が１μｍ以下である接
触口はアルミニウムまたはアルミニウム合金で完全に埋
没されない。
【０００６】一方、Ono 等は、半導体基板を５００℃以
上で維持する場合にＡｌ−Ｓｉの液体性が急に増加する
と発表した（Hisako Ono, et al., in Proc., 1990 VMI
C Conference June 11〜12, pp. 76〜82）。Ono 等によ
るとＡｌ−１％Ｓｉ膜のストレスは５００℃で急に変わ
り、前記温度でＡＬ−１％Ｓｉ膜のストレス弛緩が急激
に発生する。また、接触口を満足に埋立てるためには基
板温度を５００℃〜５５０℃で維持しなければならな
い。
上で維持する場合にＡｌ−Ｓｉの液体性が急に増加する
と発表した（Hisako Ono, et al., in Proc., 1990 VMI
C Conference June 11〜12, pp. 76〜82）。Ono 等によ
るとＡｌ−１％Ｓｉ膜のストレスは５００℃で急に変わ
り、前記温度でＡＬ−１％Ｓｉ膜のストレス弛緩が急激
に発生する。また、接触口を満足に埋立てるためには基
板温度を５００℃〜５５０℃で維持しなければならな
い。
【０００７】このメカニズムはTracy 等の特許（４，９
７０，１７６号）においての金属層のリフローを起こす
メカニズムとは異なる。また、本発明者のうち一部を含
むC.S. Park 等は１００℃以下の低温で３０００Åの厚
さに蒸着させた後、５５０℃の温度で１８０秒の間前記
蒸着されたアルミニウム合金を後熱処理しアスペクト比
が大きい接触口をアルミニウム合金で完全に埋立てるこ
とを特徴とし、接触口を通じて金属配線層を形成する方
法を開示し（Proc., 1991 VMIC Conference June 11 an
d 12, pp. 326〜328 ）、前記方法に関して発明の名称
が半導体装置の金属層形成方法である米国特許出願第０
７／５８５，２１８号（発明者：C.S. Park ）が現在米
国特許庁に係属中である。
７０，１７６号）においての金属層のリフローを起こす
メカニズムとは異なる。また、本発明者のうち一部を含
むC.S. Park 等は１００℃以下の低温で３０００Åの厚
さに蒸着させた後、５５０℃の温度で１８０秒の間前記
蒸着されたアルミニウム合金を後熱処理しアスペクト比
が大きい接触口をアルミニウム合金で完全に埋立てるこ
とを特徴とし、接触口を通じて金属配線層を形成する方
法を開示し（Proc., 1991 VMIC Conference June 11 an
d 12, pp. 326〜328 ）、前記方法に関して発明の名称
が半導体装置の金属層形成方法である米国特許出願第０
７／５８５，２１８号（発明者：C.S. Park ）が現在米
国特許庁に係属中である。
【０００８】前記金属層はアルミニウムの溶融点以下の
温度で熱処理するので金属層は溶融されない。例えば、
５５０℃で、１５０℃以下の温度でスパッタリングによ
り蒸着されたＡｌ原子は高温で熱処理時、溶けずに移動
する。このような移動は周囲の原子と完全に接触しない
表面原子のうちのエネルギ増加により表面地域が不扁平
（uneren）になるか粗粒(grainy ）状のとき増加する。
従って、初期にスパッタリング粗粒状層（grainy laye
r）は熱処理時に原子移動増加を示す。
温度で熱処理するので金属層は溶融されない。例えば、
５５０℃で、１５０℃以下の温度でスパッタリングによ
り蒸着されたＡｌ原子は高温で熱処理時、溶けずに移動
する。このような移動は周囲の原子と完全に接触しない
表面原子のうちのエネルギ増加により表面地域が不扁平
（uneren）になるか粗粒(grainy ）状のとき増加する。
従って、初期にスパッタリング粗粒状層（grainy laye
r）は熱処理時に原子移動増加を示す。
【０００９】前記方法によると、従来の蒸着方法で用い
られる同じスパッタリング装置を用いた後、蒸着された
金属をアニーリングし接触口を容易で完全に金属で埋立
られる。従って、アスペクト比が大きい接触口は完全に
埋立られる。だが、接触口にボイドが形成されるか金属
層の段差塗布性が適当でない場合には、金属層が蒸着さ
れた半導体ウェーハを所定温度および真空度で維持する
としても接触口は埋没されない。また、既に蒸着された
第１金属層を有する半導体ウェーハ上に第２金属層が後
続で形成されるとしても、接触口の良好な段差塗布性が
保証されず、このような不適当な段差塗布性により製造
された半導体装置の信頼性が低下する。
られる同じスパッタリング装置を用いた後、蒸着された
金属をアニーリングし接触口を容易で完全に金属で埋立
られる。従って、アスペクト比が大きい接触口は完全に
埋立られる。だが、接触口にボイドが形成されるか金属
層の段差塗布性が適当でない場合には、金属層が蒸着さ
れた半導体ウェーハを所定温度および真空度で維持する
としても接触口は埋没されない。また、既に蒸着された
第１金属層を有する半導体ウェーハ上に第２金属層が後
続で形成されるとしても、接触口の良好な段差塗布性が
保証されず、このような不適当な段差塗布性により製造
された半導体装置の信頼性が低下する。
【００１０】シリコン技術の初期段階ではＳｉ上に直接
純粋アルミニウムが蒸着された接触構造を用いた。だ
が、ＡｌのＳｉに対する接触はシンタリングの途中に接
合スパイキングのような不良な接合特性を示す。シンタ
段階は接触金属膜が蒸着およびパターンされた後に遂行
される。Ａｌ−Ｓｉ接触の場合、前記シンタリングによ
りＡｌはシリコン表面を形成する自然的な酸化物層と反
応する。Ａｌが浅いＳｉＯ2 層と反応しながらＡｌ2 Ｏ
3 を形成し、良好な抵抗接触状態にある自然酸化物は結
局完全に消耗される。次いで、Ａｌは生成されたＡｌ2
Ｏ3 層を拡散して通過しＳｉ表面に到達し金属とシリコ
ンを密接に接触させる。ＡｌはＡｌ2 Ｏ3層を拡散通過
し残留ＳｉＯ2 に達することになる。Ａｌ2 Ｏ3 層の厚
さが増加することによりＡｌが通過する時間は長くかか
る。従って、自然酸化物層があまり厚いと、Ａｌ2 Ｏ3
層もまた厚すぎることになりＡｌが通過できなくなる。
この場合、全てのＳｉＯ2 は消耗されないだろうし抵抗
接触は不良である。Ａｌ2 Ｏ 3 を通過するＡｌの通過速
度は温度関数である。許容されるシンタ温度および時間
に対してＡｌ2 Ｏ3 の厚さは５〜１０Åの範囲内でなけ
ればならない。Ａｌ2Ｏ3 の最大の厚さは消耗される自
然酸化物の厚さと大体似ているので、自然酸化物層の許
容可能な厚さの大略的な上限値が決められる。シリコン
表面を酸素を含む雰囲気により長く露出させるほど、自
然酸化物はさらに厚くなる。従って、大部分の接工程の
表面洗浄の順序は金属蒸着用蒸着チャンバにウェーハを
ローディングをする直前に遂行される。
純粋アルミニウムが蒸着された接触構造を用いた。だ
が、ＡｌのＳｉに対する接触はシンタリングの途中に接
合スパイキングのような不良な接合特性を示す。シンタ
段階は接触金属膜が蒸着およびパターンされた後に遂行
される。Ａｌ−Ｓｉ接触の場合、前記シンタリングによ
りＡｌはシリコン表面を形成する自然的な酸化物層と反
応する。Ａｌが浅いＳｉＯ2 層と反応しながらＡｌ2 Ｏ
3 を形成し、良好な抵抗接触状態にある自然酸化物は結
局完全に消耗される。次いで、Ａｌは生成されたＡｌ2
Ｏ3 層を拡散して通過しＳｉ表面に到達し金属とシリコ
ンを密接に接触させる。ＡｌはＡｌ2 Ｏ3層を拡散通過
し残留ＳｉＯ2 に達することになる。Ａｌ2 Ｏ3 層の厚
さが増加することによりＡｌが通過する時間は長くかか
る。従って、自然酸化物層があまり厚いと、Ａｌ2 Ｏ3
層もまた厚すぎることになりＡｌが通過できなくなる。
この場合、全てのＳｉＯ2 は消耗されないだろうし抵抗
接触は不良である。Ａｌ2 Ｏ 3 を通過するＡｌの通過速
度は温度関数である。許容されるシンタ温度および時間
に対してＡｌ2 Ｏ3 の厚さは５〜１０Åの範囲内でなけ
ればならない。Ａｌ2Ｏ3 の最大の厚さは消耗される自
然酸化物の厚さと大体似ているので、自然酸化物層の許
容可能な厚さの大略的な上限値が決められる。シリコン
表面を酸素を含む雰囲気により長く露出させるほど、自
然酸化物はさらに厚くなる。従って、大部分の接工程の
表面洗浄の順序は金属蒸着用蒸着チャンバにウェーハを
ローディングをする直前に遂行される。
【００１１】アルミニウムは４５０〜５００℃の接触ア
ローイング（contact-alloying）温度で０．５〜１％の
シリコンを吸収する。純粋アルミニウムを４５０℃まで
加熱しシリコン源を提供するとすれば、アルミニウムは
Ｓｉ濃度が０．５ｗｔ％になるまで溶液状態でシリコン
を吸収する。半導体基板がシリコン源としての役割を
し、シリコンは高温ではＡｌ内に拡散し注入される。Ａ
ｌの量が多いと、Ａｌ−Ｓｉ界面から相当量のＳｉがＡ
ｌ膜内に拡散させられる。同時にＡｌは膜から、Ｓｉが
離脱して生じたボイド内に迅速に埋立られる。Ａｌの浸
透の深さが接合領域のＰ−ｎ接合の深さより深いと、接
合は漏泄電流を大きく示し、さらには電気的に段落され
る。これを接合スパイキングという。
ローイング（contact-alloying）温度で０．５〜１％の
シリコンを吸収する。純粋アルミニウムを４５０℃まで
加熱しシリコン源を提供するとすれば、アルミニウムは
Ｓｉ濃度が０．５ｗｔ％になるまで溶液状態でシリコン
を吸収する。半導体基板がシリコン源としての役割を
し、シリコンは高温ではＡｌ内に拡散し注入される。Ａ
ｌの量が多いと、Ａｌ−Ｓｉ界面から相当量のＳｉがＡ
ｌ膜内に拡散させられる。同時にＡｌは膜から、Ｓｉが
離脱して生じたボイド内に迅速に埋立られる。Ａｌの浸
透の深さが接合領域のＰ−ｎ接合の深さより深いと、接
合は漏泄電流を大きく示し、さらには電気的に段落され
る。これを接合スパイキングという。
【００１２】前記した接触にあたって接合スパイキング
を避けるために蒸着時にＡｌ膜にＳｉを加える。接触お
よび集積回路の相互接触を形成するのにＡｌ−Ｓｉ合金
（Ｓｉ：１．０ｗｔ％）が広く用いられている。純粋ア
ルミニウムの代わりにＡｌ−Ｓｉ合金を用いることによ
り接合スパイキングを避けられるが、これにはまた他の
問題点がある。より具体的には、熱アニーリングの冷却
の途中に温度が低下することによりアルミニウム中のシ
リコンの固溶度（Ｓｏｌｉｄ Ｓｏｌｕｂｉｌｉｔｙ）
は減少する。従って、アルミニウムはＳｉで過飽和状態
になり、これは核を形成しＡｌ−Ｓｉ溶液からＳｉ残砂
を成長させる。前記残砂は接触でＡｌ−ＳｉＯ２界面お
よびＡｌ−Ｓｉ界面全体に発生する。核形成は核形成作
用力（ｄｒｉｖｉｎｇ ｆｏｒｃｅ）を減少させる次元
で粒子境界および界面境界で常にとても迅速に起きるこ
とになる。もしこれら残砂が境界面でｎ＋Ｓｉに形成さ
れるならば、接触抵抗が望ましくなく増加する結果とな
る。粒子境界Ｓｉ残砂は境界幇助（ｂｏｕｎｄａｒ−ａ
ｓｓｉｓｔｅｄ）核形成に関係し、Ａｌ相互接触線（ｉ
ｎｔｅｒｃｏｎｎｅｃｔ ｌｉｎｅｅ）でのそれらは電
子移動阻止に対するラインの感度を増加させる。約０．
４μｍ以上の大きさの残砂が形成される位置では電流の
大量電束発散（ｆｌｕｘ−ｄｉｖｅｒｇｅｎｃｅ）が生
成される。
を避けるために蒸着時にＡｌ膜にＳｉを加える。接触お
よび集積回路の相互接触を形成するのにＡｌ−Ｓｉ合金
（Ｓｉ：１．０ｗｔ％）が広く用いられている。純粋ア
ルミニウムの代わりにＡｌ−Ｓｉ合金を用いることによ
り接合スパイキングを避けられるが、これにはまた他の
問題点がある。より具体的には、熱アニーリングの冷却
の途中に温度が低下することによりアルミニウム中のシ
リコンの固溶度（Ｓｏｌｉｄ Ｓｏｌｕｂｉｌｉｔｙ）
は減少する。従って、アルミニウムはＳｉで過飽和状態
になり、これは核を形成しＡｌ−Ｓｉ溶液からＳｉ残砂
を成長させる。前記残砂は接触でＡｌ−ＳｉＯ２界面お
よびＡｌ−Ｓｉ界面全体に発生する。核形成は核形成作
用力（ｄｒｉｖｉｎｇ ｆｏｒｃｅ）を減少させる次元
で粒子境界および界面境界で常にとても迅速に起きるこ
とになる。もしこれら残砂が境界面でｎ＋Ｓｉに形成さ
れるならば、接触抵抗が望ましくなく増加する結果とな
る。粒子境界Ｓｉ残砂は境界幇助（ｂｏｕｎｄａｒ−ａ
ｓｓｉｓｔｅｄ）核形成に関係し、Ａｌ相互接触線（ｉ
ｎｔｅｒｃｏｎｎｅｃｔ ｌｉｎｅｅ）でのそれらは電
子移動阻止に対するラインの感度を増加させる。約０．
４μｍ以上の大きさの残砂が形成される位置では電流の
大量電束発散（ｆｌｕｘ−ｄｉｖｅｒｇｅｎｃｅ）が生
成される。
【００１３】これにより電子移動誘導開放回路により半
導体装置が故障になる。前記C.S. Park の方法に従って
半導体装置の金属配線層を形成する場合、金属配線層は
形成時加熱および冷却サイクルを経るのでこのような問
題は深刻である。図１は金属配線パターン形成後半導体
基板２の表面上にＳｉ残砂８ａ、８ｂが析出されている
ことを示す。ここで７は金属配線層を示す。
導体装置が故障になる。前記C.S. Park の方法に従って
半導体装置の金属配線層を形成する場合、金属配線層は
形成時加熱および冷却サイクルを経るのでこのような問
題は深刻である。図１は金属配線パターン形成後半導体
基板２の表面上にＳｉ残砂８ａ、８ｂが析出されている
ことを示す。ここで７は金属配線層を示す。
【００１４】前記Ｓｉ残砂を除去しなければならないこ
とは明らかである。従来では前記Ｓｉ残砂は洗浄、過渡
エッチングまたは湿式エッチング、基板からＳｉを除去
する基を含むエッチング液を用いて除去した。特に高温
沈積する場合は、前記Ｓｉ残砂は除去されない。また、
過渡エッチングする場合にもＳｉが析出された模様が下
層膜に伝砂されこれらのイメージは過渡エッチング後に
も残るので半導体基板の表面質および外観が不良にな
る。
とは明らかである。従来では前記Ｓｉ残砂は洗浄、過渡
エッチングまたは湿式エッチング、基板からＳｉを除去
する基を含むエッチング液を用いて除去した。特に高温
沈積する場合は、前記Ｓｉ残砂は除去されない。また、
過渡エッチングする場合にもＳｉが析出された模様が下
層膜に伝砂されこれらのイメージは過渡エッチング後に
も残るので半導体基板の表面質および外観が不良にな
る。
【００１５】また、Ａｌスパイキングによる浅い接合特
性の低下を防止し半導体装置の信頼性を向上させるため
に、半導体ウェーハ上に形成された接触口に障壁層を形
成することができるということが公知である。例えば、
反応性スパッタリング法により窒化チタン膜を形成する
ことが文献（J. Vac. Sci. Techno., A4(4), 1986, pp.
1850〜1854）に開示されている。
性の低下を防止し半導体装置の信頼性を向上させるため
に、半導体ウェーハ上に形成された接触口に障壁層を形
成することができるということが公知である。例えば、
反応性スパッタリング法により窒化チタン膜を形成する
ことが文献（J. Vac. Sci. Techno., A4(4), 1986, pp.
1850〜1854）に開示されている。
【００１６】米国特許第４，８９７，７０９号には配線
と半導体基板間の反応を防止するために接触口内に障壁
層で窒化チタン膜を含む半導体装置が記載されている。
前記窒化チタン膜は低温形ＣＶＤ装置を用いて低圧ＣＶ
Ｄ法により形成させられ、アスペクト比が大きく、とて
も微細な接触口で良好な段差塗布性を有する優秀な特性
がある。前記窒化チタン膜形成後アルミニウム合金を用
いてスパッタリング方法により配線層を形成させる。
と半導体基板間の反応を防止するために接触口内に障壁
層で窒化チタン膜を含む半導体装置が記載されている。
前記窒化チタン膜は低温形ＣＶＤ装置を用いて低圧ＣＶ
Ｄ法により形成させられ、アスペクト比が大きく、とて
も微細な接触口で良好な段差塗布性を有する優秀な特性
がある。前記窒化チタン膜形成後アルミニウム合金を用
いてスパッタリング方法により配線層を形成させる。
【００１７】また、Yoda Takashi等は配線と半導体基板
または絶縁層間の反応を防止するため接触口の内面に二
重障壁層を形成した後加熱し所定温度を維持しながらア
ルミニウム合金のような蒸着された金属で接触口を埋立
てることを含む半導体装置の製造方法を提示した（韓国
特許公開第９０−１５２７７号、日本国特許願第１−６
１５５７号）。
または絶縁層間の反応を防止するため接触口の内面に二
重障壁層を形成した後加熱し所定温度を維持しながらア
ルミニウム合金のような蒸着された金属で接触口を埋立
てることを含む半導体装置の製造方法を提示した（韓国
特許公開第９０−１５２７７号、日本国特許願第１−６
１５５７号）。
【００１８】また、日本国特許公開公報第６１−１８３
１９４２号には、ＭＯ、Ｗ、ＴｉまたはＴａのような金
属を蒸着し金属層を形成し、前記金属層上に窒化チタン
層を形成し、金属層および窒化チタン層を熱処理し金属
層と半導体基板との反応により前記層等の界面に金属珪
化物（silicide）層を形成させることで構成された障壁
層形成方法が掲示されている。従って、障壁特性が向上
される。だが、前記C.S. Park の金属配線工程の欠点お
よび短所を克服するためには障壁層形成だけでは不充分
である。
１９４２号には、ＭＯ、Ｗ、ＴｉまたはＴａのような金
属を蒸着し金属層を形成し、前記金属層上に窒化チタン
層を形成し、金属層および窒化チタン層を熱処理し金属
層と半導体基板との反応により前記層等の界面に金属珪
化物（silicide）層を形成させることで構成された障壁
層形成方法が掲示されている。従って、障壁特性が向上
される。だが、前記C.S. Park の金属配線工程の欠点お
よび短所を克服するためには障壁層形成だけでは不充分
である。
【００１９】前記問題点を克服するために、李相忍（本
発明者の内の一人）等は、発明の名称が「半導体装置の
製造方法」である米国特許出願第０７／８２８，４５９
号の発明をし、現在米国特許庁に係属中である。この発
明は、接触口を有する絶縁層が塗布された半導体ウェー
ハ上に、純粋ＡｌまたはＳｉ成分がないアルミニウム合
金で構成された群から選択された金属を蒸着し第１金属
層を形成し、熱処理し第１金属層の金属で接触口を完全
に埋立てた後第１金属層上にＳｉ成分を塗布する第２金
属層を形成させることから構成された半導体装置で接触
口を通じて金属配線層を形成させる方法に関するもので
ある。
発明者の内の一人）等は、発明の名称が「半導体装置の
製造方法」である米国特許出願第０７／８２８，４５９
号の発明をし、現在米国特許庁に係属中である。この発
明は、接触口を有する絶縁層が塗布された半導体ウェー
ハ上に、純粋ＡｌまたはＳｉ成分がないアルミニウム合
金で構成された群から選択された金属を蒸着し第１金属
層を形成し、熱処理し第１金属層の金属で接触口を完全
に埋立てた後第１金属層上にＳｉ成分を塗布する第２金
属層を形成させることから構成された半導体装置で接触
口を通じて金属配線層を形成させる方法に関するもので
ある。
【００２０】図２〜図５は前記発明による金属配線層形
成方法を示す。図２は第１金属層形成段階を示す。より
具体的には、層間絶縁膜２２が塗布された半導体基板２
１上に大きさは０．８μｍであり段差部が形成された開
口部２３を形成した後基板を洗浄する。次いで、前記半
導体基板２１の露出された表面が層間絶縁膜２２の全面
上にＴｉＮのような高融点化合物からなる拡散障壁層２
４を蒸着する。形成された障壁層の厚さは望ましくは２
００〜１５００Åである。次いで、基板をスパッタリン
グ反応チャンバに入れ、ここで、所定の真空度で１５０
℃以下の温度で金属、例えばＡｌかＳｉ成分がないＡｌ
合金を金属の厚さの２／３、すなわち総厚さ６０００Å
の場合４０００Åの厚さで蒸着し第１金属層２５を形成
する。このようにして形成された第１金属層２５はアル
ミニウムグレーンサイズが小さく表面自由エネルギーが
大きい。
成方法を示す。図２は第１金属層形成段階を示す。より
具体的には、層間絶縁膜２２が塗布された半導体基板２
１上に大きさは０．８μｍであり段差部が形成された開
口部２３を形成した後基板を洗浄する。次いで、前記半
導体基板２１の露出された表面が層間絶縁膜２２の全面
上にＴｉＮのような高融点化合物からなる拡散障壁層２
４を蒸着する。形成された障壁層の厚さは望ましくは２
００〜１５００Åである。次いで、基板をスパッタリン
グ反応チャンバに入れ、ここで、所定の真空度で１５０
℃以下の温度で金属、例えばＡｌかＳｉ成分がないＡｌ
合金を金属の厚さの２／３、すなわち総厚さ６０００Å
の場合４０００Åの厚さで蒸着し第１金属層２５を形成
する。このようにして形成された第１金属層２５はアル
ミニウムグレーンサイズが小さく表面自由エネルギーが
大きい。
【００２１】図３は開口部を埋没する段階を示す。より
具体的には、前記半導体ウェーハを真空を壊さず他のス
パッタリング反応チャンバ内に移送し、望ましくは５５
０℃の温度で３分間前記金属層２５を熱処理しアルミニ
ウム原子を開口部２３内に移動させる。アルミニウム原
子の移動はその表面エネルギーを減少させその表面積を
最小化し、図３で示したように開口部を金属で完全に埋
没させる。
具体的には、前記半導体ウェーハを真空を壊さず他のス
パッタリング反応チャンバ内に移送し、望ましくは５５
０℃の温度で３分間前記金属層２５を熱処理しアルミニ
ウム原子を開口部２３内に移動させる。アルミニウム原
子の移動はその表面エネルギーを減少させその表面積を
最小化し、図３で示したように開口部を金属で完全に埋
没させる。
【００２２】図４は前記金属層２５上に第２金属層２６
を形成する段階を示す。より具体的には、前記第２金属
層２６は３５０℃以下の温度で金属層所定総厚さの残り
部分を蒸着させ形成し、金属層全体を形成する。前記第
２金属層はＡｌ−ＳｉまたはＡｌ−Ｃｕ−Ｓｉ等のよう
なＳｉ成分を含むアルミニウム合金を用いて形成する。
を形成する段階を示す。より具体的には、前記第２金属
層２６は３５０℃以下の温度で金属層所定総厚さの残り
部分を蒸着させ形成し、金属層全体を形成する。前記第
２金属層はＡｌ−ＳｉまたはＡｌ−Ｃｕ−Ｓｉ等のよう
なＳｉ成分を含むアルミニウム合金を用いて形成する。
【００２３】図５は半導体工程分野で広く公知された通
常的なフォトリソグラフィ工程により第２金属層２６、
第１金属層２５および障壁層２４の所定部分を除去した
後、収得した金属配線パターン２７を示す。また、前記
米国特許出願第０７／８２８，４５８号に記載された発
明によると、金属配線パターン２７を形成する前に、後
続フォトリソグラフィ工程を向上させるために前記第２
金属層２６は第１金属層２５と同一な方法で熱処理し金
属層の表面を平坦化させられる。
常的なフォトリソグラフィ工程により第２金属層２６、
第１金属層２５および障壁層２４の所定部分を除去した
後、収得した金属配線パターン２７を示す。また、前記
米国特許出願第０７／８２８，４５８号に記載された発
明によると、金属配線パターン２７を形成する前に、後
続フォトリソグラフィ工程を向上させるために前記第２
金属層２６は第１金属層２５と同一な方法で熱処理し金
属層の表面を平坦化させられる。
【００２４】前記発明によると、Ｓｉ成分を含まない金
属とＳｉ成分を含む金属が連続的に蒸着され複合金属層
を形成する。半導体基板の温度が低下する場合にＳｉ成
分を含まない金属層はＳｉ成分を含む金属からＳｉ原子
を吸収する。従って、配線パターンを形成した後に半導
体基板の表面にＳｉ残砂が生成されない。だが、複合金
属層を形成する場合、純粋アルミニウムまたはＳｉ成分
を含まないアルミニウムを蒸着させ第１金属層を形成
し、次いで、Ｓｉ成分を含むアルミニウム合金を蒸着さ
せ第２金属層を形成する。従って、接触口の内面に脆弱
な拡散障壁層が存在すると、図６で示したような微細な
接合スパイキング１５が起きる。１３は不純物がドーピ
ングされた領域を示す。従って、時間の経過により接合
は劣化され漏泄電流が増加する。
属とＳｉ成分を含む金属が連続的に蒸着され複合金属層
を形成する。半導体基板の温度が低下する場合にＳｉ成
分を含まない金属層はＳｉ成分を含む金属からＳｉ原子
を吸収する。従って、配線パターンを形成した後に半導
体基板の表面にＳｉ残砂が生成されない。だが、複合金
属層を形成する場合、純粋アルミニウムまたはＳｉ成分
を含まないアルミニウムを蒸着させ第１金属層を形成
し、次いで、Ｓｉ成分を含むアルミニウム合金を蒸着さ
せ第２金属層を形成する。従って、接触口の内面に脆弱
な拡散障壁層が存在すると、図６で示したような微細な
接合スパイキング１５が起きる。１３は不純物がドーピ
ングされた領域を示す。従って、時間の経過により接合
は劣化され漏泄電流が増加する。
【００２５】前述によると、現在用いられている前記欠
点および短所を克服できそうな漏泄電流を起こす微細な
ＡｌスパイキングだけでなくＳｉ残砂を生成させない配
線層を有する半導体装置およびその製造方法に対する必
要性があることが判る。本発明はこのような必要性を満
たすため完成された。
点および短所を克服できそうな漏泄電流を起こす微細な
ＡｌスパイキングだけでなくＳｉ残砂を生成させない配
線層を有する半導体装置およびその製造方法に対する必
要性があることが判る。本発明はこのような必要性を満
たすため完成された。
【００２６】
【発明が解決しようとする課題】本発明の目的は、Ａｌ
スパイキングを起こさず後続熱処理段階でＳｉを生成さ
せない配線層を有する信頼性ある半導体装置を提供する
ことにある。本発明のまた他の目的は改善された金属配
線パターン用配線層の形成方法を提供することにある。
スパイキングを起こさず後続熱処理段階でＳｉを生成さ
せない配線層を有する信頼性ある半導体装置を提供する
ことにある。本発明のまた他の目的は改善された金属配
線パターン用配線層の形成方法を提供することにある。
【００２７】本発明によると、半導体基板と、前記半導
体基板に形成され、その下に形成された下部層の表面の
一部を露出させる開口部を有する絶縁膜と、前記絶縁膜
に形成されており前記開口部を完全に埋立て、後続熱処
理段階でＳｉ残砂を生成しない物質からなる第１導電
層、および前記第１導電層の上に形成され平坦な表面を
有する第２導電層から構成され、前記第１導電層は、Ｓ
ｉ成分を含む第１金属層、および前記第１金属層の上に
形成されＳｉ成分を含まない第２金属層から構成されて
いる配線層と、前記第１導電層の下であって前記絶縁膜
の表面、前記開口部の内面および前記下部層の露出され
た表面上に形成され、前記下部層と前記第１導電層との
間でＳｉが拡散することを防ぐ拡散障壁層とを備える半
導体装置が提供される。ここで、「下部層」とは、絶縁
膜の下方に形成された層を示す。また、拡散障壁層はチ
タンのような遷移金属およびチタン窒化物等の遷移金属
化合物で構成される。前記開口部は半導体表面まで延長
され前記半導体基板の表面の一部を露出させ、不純物が
ドープされた半導体基板の部分を露出させる接触口でも
ありえる。
体基板に形成され、その下に形成された下部層の表面の
一部を露出させる開口部を有する絶縁膜と、前記絶縁膜
に形成されており前記開口部を完全に埋立て、後続熱処
理段階でＳｉ残砂を生成しない物質からなる第１導電
層、および前記第１導電層の上に形成され平坦な表面を
有する第２導電層から構成され、前記第１導電層は、Ｓ
ｉ成分を含む第１金属層、および前記第１金属層の上に
形成されＳｉ成分を含まない第２金属層から構成されて
いる配線層と、前記第１導電層の下であって前記絶縁膜
の表面、前記開口部の内面および前記下部層の露出され
た表面上に形成され、前記下部層と前記第１導電層との
間でＳｉが拡散することを防ぐ拡散障壁層とを備える半
導体装置が提供される。ここで、「下部層」とは、絶縁
膜の下方に形成された層を示す。また、拡散障壁層はチ
タンのような遷移金属およびチタン窒化物等の遷移金属
化合物で構成される。前記開口部は半導体表面まで延長
され前記半導体基板の表面の一部を露出させ、不純物が
ドープされた半導体基板の部分を露出させる接触口でも
ありえる。
【００２８】本発明の一実施例によると、前記第１導電
層はＳｉ成分を含む第１金属層およびＳｉ成分を含まな
い第２金属層から構成される。前記第１金属層はＡｌ−
Ｓｉ合金（Ａｌ−１％Ｓｉ合金）またはＡｌ−Ｃｕ−Ｓ
ｉ合金（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合金）のような
金属から構成され、前記第２金属層は純粋アルミニウ
ム、Ａｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合金）、また
はＡｌ−Ｔｉ合金から構成される。
層はＳｉ成分を含む第１金属層およびＳｉ成分を含まな
い第２金属層から構成される。前記第１金属層はＡｌ−
Ｓｉ合金（Ａｌ−１％Ｓｉ合金）またはＡｌ−Ｃｕ−Ｓ
ｉ合金（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合金）のような
金属から構成され、前記第２金属層は純粋アルミニウ
ム、Ａｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合金）、また
はＡｌ−Ｔｉ合金から構成される。
【００２９】本発明のまた他の実施例によると、前記第
１導電層は０．５重量％以下、望ましくは０．２〜０．
５重量％程度のＳｉ成分を含む金属から構成される。
１導電層は０．５重量％以下、望ましくは０．２〜０．
５重量％程度のＳｉ成分を含む金属から構成される。
【００３０】本発明のまた他の実施例によると、第１導
電層は、前記拡散障壁層上に形成された耐火金属珪化物
層および前記耐火金属珪化物層上に形成され、Ｓｉ成分
を含まない金属または０．５重量％以下のＳｉ成分を含
む金属で構成された第１金属層から構成される。本発明
に用いられる適切な前記耐火金属珪化物には、例えばＷ
Ｓｉ２、ＭｏＳｉ２、ＴｉＳｉ２およびＴａＳｉ２等が
ある。
電層は、前記拡散障壁層上に形成された耐火金属珪化物
層および前記耐火金属珪化物層上に形成され、Ｓｉ成分
を含まない金属または０．５重量％以下のＳｉ成分を含
む金属で構成された第１金属層から構成される。本発明
に用いられる適切な前記耐火金属珪化物には、例えばＷ
Ｓｉ２、ＭｏＳｉ２、ＴｉＳｉ２およびＴａＳｉ２等が
ある。
【００３１】本発明のまた他の実施例によると、第１導
電層は、前記拡散障壁層上に形成された耐火金属層およ
び前記耐火金属層上に形成されたＳｉ成分を含む金属か
ら構成されている。本発明に用いられる適切な前記耐火
金属には、例えばＴｉ、Ｍｏ、ＷおよびＴａ等がある。
電層は、前記拡散障壁層上に形成された耐火金属層およ
び前記耐火金属層上に形成されたＳｉ成分を含む金属か
ら構成されている。本発明に用いられる適切な前記耐火
金属には、例えばＴｉ、Ｍｏ、ＷおよびＴａ等がある。
【００３２】また、平坦な表面を有する第２導電層は前
記開口部を埋立てる第１導電層上に形成される。前記第
２導電層は望ましくはＳｉ成分を含まない金属で構成さ
れる。だが、前記第１導電層が耐火金属層で構成され金
属層がＳｉ成分を含むとき、前記第２導電層はＳｉ成分
を含む金属で構成される。また、後続フォトリソグラフ
ィ工程の能率を改善するため平坦な表面を有する反射防
止膜が前記第２導電層上に形成させられる。
記開口部を埋立てる第１導電層上に形成される。前記第
２導電層は望ましくはＳｉ成分を含まない金属で構成さ
れる。だが、前記第１導電層が耐火金属層で構成され金
属層がＳｉ成分を含むとき、前記第２導電層はＳｉ成分
を含む金属で構成される。また、後続フォトリソグラフ
ィ工程の能率を改善するため平坦な表面を有する反射防
止膜が前記第２導電層上に形成させられる。
【００３３】本発明による前記開口部は上部に段差部が
形成されるかテーパ形状の接触口またはブァイアであ
る。前記開口部のアスペクト比は約０．１以上であり望
ましくは０．１〜２．０であり、その直径またはテーパ
形状の接触口の場合平均直径に限定されるサイズは１．
０μｍ以下である。本発明によると、半導体基板上に絶
縁層を形成する段階と、前記絶縁層に前記絶縁層の下部
層の表面の一部を露出させる開口部を形成する段階と、
前記絶縁層上、前記開口部の内面および前記下部層の露
出された表面上にＳｉの拡散を防止する拡散障壁層を形
成する段階と、前記拡散障壁層上に後続する熱処理段階
でＳｉ残砂を生成させない物質からなる第１導電層を形
成する段階と、前記第１導電層を適当な時間の間熱処理
し、前記第１導電層の物質で前記開口部を埋め立てて配
線層を形成する段階とを含み、 前記第１導電層は、連続
的にＳｉ成分を含む第１金属を蒸着して第１金属層を形
成し、Ｓｉ成分を含まない第２金属を蒸着して第２金属
層を形成して収得されたものであることを特徴とする半
導体装置の製造方法が提供される。拡散障壁層はチタン
またはチタン窒化物のような遷移金属または遷移金属化
合物で構成される。
形成されるかテーパ形状の接触口またはブァイアであ
る。前記開口部のアスペクト比は約０．１以上であり望
ましくは０．１〜２．０であり、その直径またはテーパ
形状の接触口の場合平均直径に限定されるサイズは１．
０μｍ以下である。本発明によると、半導体基板上に絶
縁層を形成する段階と、前記絶縁層に前記絶縁層の下部
層の表面の一部を露出させる開口部を形成する段階と、
前記絶縁層上、前記開口部の内面および前記下部層の露
出された表面上にＳｉの拡散を防止する拡散障壁層を形
成する段階と、前記拡散障壁層上に後続する熱処理段階
でＳｉ残砂を生成させない物質からなる第１導電層を形
成する段階と、前記第１導電層を適当な時間の間熱処理
し、前記第１導電層の物質で前記開口部を埋め立てて配
線層を形成する段階とを含み、 前記第１導電層は、連続
的にＳｉ成分を含む第１金属を蒸着して第１金属層を形
成し、Ｓｉ成分を含まない第２金属を蒸着して第２金属
層を形成して収得されたものであることを特徴とする半
導体装置の製造方法が提供される。拡散障壁層はチタン
またはチタン窒化物のような遷移金属または遷移金属化
合物で構成される。
【００３４】本発明の一実施例によると、第１導電層
は、連続的にＳｉ成分を含む第１金属を蒸着し第１導電
層を形成して、Ｓｉ成分を含まない第２金属を蒸着し第
２金属層を形成して収得される。前記第１金属はＡｌ−
Ｓｉ合金またはＡｌ−Ｃｕ−Ｓｉ合金のようなＳｉ成分
を含むアルミニウム合金であり、前記第２金属は純粋ア
ルミニウムまたはＡｌ−Ｔｉ合金またはＡｌ−Ｃｕ合金
のようなＳｉ成分がないアルミニウム合金である。前記
第１および第２金属層は１５０℃以下で蒸着させる。蒸
着温度が低いほど、後続熱処理時に金属原子がより容易
に開口部内に移動する。前記形成された第１導電層の厚
さは配線層所定厚さの約１／３〜２／３であることが望
ましい。
は、連続的にＳｉ成分を含む第１金属を蒸着し第１導電
層を形成して、Ｓｉ成分を含まない第２金属を蒸着し第
２金属層を形成して収得される。前記第１金属はＡｌ−
Ｓｉ合金またはＡｌ−Ｃｕ−Ｓｉ合金のようなＳｉ成分
を含むアルミニウム合金であり、前記第２金属は純粋ア
ルミニウムまたはＡｌ−Ｔｉ合金またはＡｌ−Ｃｕ合金
のようなＳｉ成分がないアルミニウム合金である。前記
第１および第２金属層は１５０℃以下で蒸着させる。蒸
着温度が低いほど、後続熱処理時に金属原子がより容易
に開口部内に移動する。前記形成された第１導電層の厚
さは配線層所定厚さの約１／３〜２／３であることが望
ましい。
【００３５】第１金属層の厚さは望ましくは配線層所定
厚さの１／４以下であり、第２金属層の厚さは配線層所
定厚さの５／１２以上が望ましい。第１導電層を真空で
形成した後、前記第１導電層を真空を壊さず熱処理す
る。熱処理は１０ｍＴｏｒｒ以下の不活性ガス雰囲気で
装置内の真空度は５×１０-7Ｔｏｒｒ以下の真空で、ま
た第１導電層を構成する金属の融点をＴｍとして０．８
Ｔｍ〜１Ｔｍ、望ましくは５００〜５５０℃の温度でガ
ス伝導法またはＲＴＡ法により半導体基板を加熱し遂行
する。
厚さの１／４以下であり、第２金属層の厚さは配線層所
定厚さの５／１２以上が望ましい。第１導電層を真空で
形成した後、前記第１導電層を真空を壊さず熱処理す
る。熱処理は１０ｍＴｏｒｒ以下の不活性ガス雰囲気で
装置内の真空度は５×１０-7Ｔｏｒｒ以下の真空で、ま
た第１導電層を構成する金属の融点をＴｍとして０．８
Ｔｍ〜１Ｔｍ、望ましくは５００〜５５０℃の温度でガ
ス伝導法またはＲＴＡ法により半導体基板を加熱し遂行
する。
【００３６】前記熱処理は不活性ガスＮ2 、Ａｒや還元
性ガスＨ2 の雰囲気下で遂行することもできる。金属層
を熱処理すると、金属原子は表面自由エネルギーを減少
させるため開口部内に移動し開口部が金属で埋立てられ
る。その結果開口部は金属で完全に埋立てられる。開口
部内に金属原子が移動すると金属層の表面積が減少する
ことになる。従って、開口部の上部に存在する金属層の
オーバーハング部位がなくなり、開口部の入口部は大き
くなる。従って、以後第２金属層を蒸着することになる
と、良好な段差塗布性が得られる。
性ガスＨ2 の雰囲気下で遂行することもできる。金属層
を熱処理すると、金属原子は表面自由エネルギーを減少
させるため開口部内に移動し開口部が金属で埋立てられ
る。その結果開口部は金属で完全に埋立てられる。開口
部内に金属原子が移動すると金属層の表面積が減少する
ことになる。従って、開口部の上部に存在する金属層の
オーバーハング部位がなくなり、開口部の入口部は大き
くなる。従って、以後第２金属層を蒸着することになる
と、良好な段差塗布性が得られる。
【００３７】前記熱処理時に真空が壊れると、Ａｌ原子
はＡｌ2 Ｏ3 を形成し、これはＡｌ原子が前記温度で開
口部内に移動できないようする。従って、この場合は開
口部が金属で完全に埋立てられなく、望ましくない。前
記熱処理はアルゴンガス伝導法を用いて１分以上、望ま
しくは１〜５分間遂行する。ＲＴＡ装置を用いる場合に
は２０〜３０秒間数回反復するか２分程度金属層を熱処
理する。
はＡｌ2 Ｏ3 を形成し、これはＡｌ原子が前記温度で開
口部内に移動できないようする。従って、この場合は開
口部が金属で完全に埋立てられなく、望ましくない。前
記熱処理はアルゴンガス伝導法を用いて１分以上、望ま
しくは１〜５分間遂行する。ＲＴＡ装置を用いる場合に
は２０〜３０秒間数回反復するか２分程度金属層を熱処
理する。
【００３８】本発明の他の実施例によると、前記第１導
電層は、連続的に前記拡散障壁層上にシリコン層を形成
し、前記シリコン層上に純粋Ａｌ、Ａｌ−Ｃｕ合金また
はＡｌ−Ｔｉ合金のようなＳｉ成分を含まない金属で構
成された群から選択された金属を蒸着させ金属層を形成
して収得する。前記金属層は真空中１５０℃以下の低温
で純粋アルミニウムまたはアルミニウム合金を蒸着させ
形成する。前記第１導電層は、前記金属の融点をＴｍと
して０．８Ｔｍ〜１Ｔｍの温度で熱処理される。
電層は、連続的に前記拡散障壁層上にシリコン層を形成
し、前記シリコン層上に純粋Ａｌ、Ａｌ−Ｃｕ合金また
はＡｌ−Ｔｉ合金のようなＳｉ成分を含まない金属で構
成された群から選択された金属を蒸着させ金属層を形成
して収得する。前記金属層は真空中１５０℃以下の低温
で純粋アルミニウムまたはアルミニウム合金を蒸着させ
形成する。前記第１導電層は、前記金属の融点をＴｍと
して０．８Ｔｍ〜１Ｔｍの温度で熱処理される。
【００３９】本発明のまた他の実施例によると、前記第
１導電層はＳｉ成分の含量が０．５重量％以下、望まし
くは約０．２〜０．５重量％のアルミニウム合金を蒸着
させ形成する。本発明で用いられる適当なアルミニウム
合金には、例えば、Ａｌ−Ｓｉ合金、Ａｌ−Ｃｕ−Ｓｉ
合金等がある。アルミニウム合金は前述と同じ方法で蒸
着および熱処理される。ここで第１導電層の厚さは半導
体装置配線層所定厚さの約１０〜８０％が望ましい。
１導電層はＳｉ成分の含量が０．５重量％以下、望まし
くは約０．２〜０．５重量％のアルミニウム合金を蒸着
させ形成する。本発明で用いられる適当なアルミニウム
合金には、例えば、Ａｌ−Ｓｉ合金、Ａｌ−Ｃｕ−Ｓｉ
合金等がある。アルミニウム合金は前述と同じ方法で蒸
着および熱処理される。ここで第１導電層の厚さは半導
体装置配線層所定厚さの約１０〜８０％が望ましい。
【００４０】本発明の他の実施例によると、第１導電層
は連続的に前記拡散障壁層上にＳｉが豊かな耐火金属珪
化物層を形成し、前記耐火金属珪化物層上に第１金属層
を形成して収得する。本発明で用いられる適当な耐火金
属珪化物には、例えば、ＷＳｉ２、ＭｏＳｉ２、ＴｉＳ
ｉ２およびＴａＳｉ２等がある。前記第１金属層は純粋
Ａｌ、Ａｌ−Ｃｕ合金、Ａｌ−Ｔｉ合金、Ｓｉ成分が
０．５％以下のアルミニウム合金等で構成された群から
選択された金属から構成される。前記第１金属層は前述
と同じ方法で蒸着され熱処理される。
は連続的に前記拡散障壁層上にＳｉが豊かな耐火金属珪
化物層を形成し、前記耐火金属珪化物層上に第１金属層
を形成して収得する。本発明で用いられる適当な耐火金
属珪化物には、例えば、ＷＳｉ２、ＭｏＳｉ２、ＴｉＳ
ｉ２およびＴａＳｉ２等がある。前記第１金属層は純粋
Ａｌ、Ａｌ−Ｃｕ合金、Ａｌ−Ｔｉ合金、Ｓｉ成分が
０．５％以下のアルミニウム合金等で構成された群から
選択された金属から構成される。前記第１金属層は前述
と同じ方法で蒸着され熱処理される。
【００４１】本発明のまた他の実施例によると、前記第
１導電層は連続的に前記拡散障壁層上に耐火金属層を形
成し、前記耐火金属層上にＳｉ成分を含む第１金属層を
形成して収得する。本発明で用いられる耐火金属には、
例えば、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等がある。前記第１金属
層はＡｌ−Ｓｉ合金またはＡｌ−Ｃｕ−Ｓｉ合金のよう
なＳｉ成分を含むアルミニウム合金で構成されている。
第１金属層は前述と同じ方法で蒸着して熱処理する。
１導電層は連続的に前記拡散障壁層上に耐火金属層を形
成し、前記耐火金属層上にＳｉ成分を含む第１金属層を
形成して収得する。本発明で用いられる耐火金属には、
例えば、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等がある。前記第１金属
層はＡｌ−Ｓｉ合金またはＡｌ−Ｃｕ−Ｓｉ合金のよう
なＳｉ成分を含むアルミニウム合金で構成されている。
第１金属層は前述と同じ方法で蒸着して熱処理する。
【００４２】次いで、金属蒸着が３５０℃以下の温度で
遂行されることを除いては第１金属層の形成と関連し前
述と同じ方法で金属を蒸着し第２導電層を形成する。第
１導電層の金属層熱処理と関連し前述と同じ方法で第２
導電層を形成した後、また前記第２導電層を熱処理す
る。前記全ての段階は１０ｍＴｏｒｒ以下の不活性雰囲
気または５×１０-7Ｔｏｒｒ以下の真空で、真空を壊さ
ず遂行することが望ましい。
遂行されることを除いては第１金属層の形成と関連し前
述と同じ方法で金属を蒸着し第２導電層を形成する。第
１導電層の金属層熱処理と関連し前述と同じ方法で第２
導電層を形成した後、また前記第２導電層を熱処理す
る。前記全ての段階は１０ｍＴｏｒｒ以下の不活性雰囲
気または５×１０-7Ｔｏｒｒ以下の真空で、真空を壊さ
ず遂行することが望ましい。
【００４３】また、後続フォトリソグラフィ段階で願わ
ない反射を防止するために前記第２導電層上に反射防止
膜を形成し金属配線の信頼性を向上させられる。
ない反射を防止するために前記第２導電層上に反射防止
膜を形成し金属配線の信頼性を向上させられる。
【００４４】
【作用】本発明による半導体装置によると、Ｓｉ残砂の
形成が完全に防止される。なお、大きさが１μｍ以下で
アスペクト比が１．０以上である接触口または開口部を
導電物質で完全に埋立てながら微細なＡｌスパイキング
による漏泄電流が起きない。
形成が完全に防止される。なお、大きさが１μｍ以下で
アスペクト比が１．０以上である接触口または開口部を
導電物質で完全に埋立てながら微細なＡｌスパイキング
による漏泄電流が起きない。
【００４５】
【実施例】図７〜図１１は本発明によるＳｉ残砂を生成
しない配線層の実施例を示す。図７は本発明の一実施例
による配線層の断面図である。図７で示したように、本
実施例の配線層は、表面部位に不純物がドーピングされ
た領域４３を有する半導体基板３１、上部に段差が形成
されている開口部としての接触口を有する絶縁層３２、
絶縁層３２の表面、接触口の内面および前記不純物ドー
ピング領域４３が形成された半導体基板３１の露出され
た表面上に形成された拡散障壁層３４、障壁層３４上に
形成され、接触口を完全に埋立てる第１導電層３７、第
１導電層３７上に形成され平坦な表面を有する第２導電
層３９および第２導電層３９上に形成された反射防止膜
４０から構成されている。ここで、請求項１および１８
に記載された「下部層」という用語は絶縁膜の下方に形
成された層を示し、図７においては絶縁層７２が絶縁膜
に相当し、半導体基板３１がこの絶縁膜の下部層に相当
する。
しない配線層の実施例を示す。図７は本発明の一実施例
による配線層の断面図である。図７で示したように、本
実施例の配線層は、表面部位に不純物がドーピングされ
た領域４３を有する半導体基板３１、上部に段差が形成
されている開口部としての接触口を有する絶縁層３２、
絶縁層３２の表面、接触口の内面および前記不純物ドー
ピング領域４３が形成された半導体基板３１の露出され
た表面上に形成された拡散障壁層３４、障壁層３４上に
形成され、接触口を完全に埋立てる第１導電層３７、第
１導電層３７上に形成され平坦な表面を有する第２導電
層３９および第２導電層３９上に形成された反射防止膜
４０から構成されている。ここで、請求項１および１８
に記載された「下部層」という用語は絶縁膜の下方に形
成された層を示し、図７においては絶縁層７２が絶縁膜
に相当し、半導体基板３１がこの絶縁膜の下部層に相当
する。
【００４６】本発明で用いられる絶縁層には、ＳｉＯ
2 、ＢＰＳＧ層、ＳＯＧ層、ＢＳＧ層のような通常的な
絶縁層がある。そのうち特にＢＰＳＧ層を用いることが
望ましい。本実施例で接触口の直径として定義される接
触口の大きさは約０．８μｍでありアスペクト比は約
１．０である。拡散防止膜３４はＴｉのような遷移金属
で構成された第１拡散防止膜と窒化チタンのような遷移
金属化合物で構成された第２拡散防止膜から構成されて
いる。第１および第２拡散防止膜の厚さは望ましくはそ
れぞれ２００〜５００Åおよび約３００〜１５００Åで
ある。第１導電層３７はＳｉ成分を含む第１金属層とＳ
ｉ成分を含まない第２金属層から構成されている。Ｓｉ
成分を含む金属には、Ａｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ
合金）、Ａｌ−Ｃｕ−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−
１％Ｓｉ合金）等がある。Ｓｉ成分を含まない金属に
は、純粋アルミニウム、Ａｌ−Ｃｕ合金（Ａｌ−０．５
％Ｃｕ合金）、Ａｌ−Ｔｉ合金等がある。
2 、ＢＰＳＧ層、ＳＯＧ層、ＢＳＧ層のような通常的な
絶縁層がある。そのうち特にＢＰＳＧ層を用いることが
望ましい。本実施例で接触口の直径として定義される接
触口の大きさは約０．８μｍでありアスペクト比は約
１．０である。拡散防止膜３４はＴｉのような遷移金属
で構成された第１拡散防止膜と窒化チタンのような遷移
金属化合物で構成された第２拡散防止膜から構成されて
いる。第１および第２拡散防止膜の厚さは望ましくはそ
れぞれ２００〜５００Åおよび約３００〜１５００Åで
ある。第１導電層３７はＳｉ成分を含む第１金属層とＳ
ｉ成分を含まない第２金属層から構成されている。Ｓｉ
成分を含む金属には、Ａｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ
合金）、Ａｌ−Ｃｕ−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−
１％Ｓｉ合金）等がある。Ｓｉ成分を含まない金属に
は、純粋アルミニウム、Ａｌ−Ｃｕ合金（Ａｌ−０．５
％Ｃｕ合金）、Ａｌ−Ｔｉ合金等がある。
【００４７】スパッタリング法により形成された第１導
電層が０．８Ｔｍ〜Ｔｍ（Ｔｍは第１導電層３７を構成
する金属の融点である）の温度で熱処理し接触口を埋立
てるに充分であり蒸着段階中にオーバーハング部位が形
成されないならば、第１導電層の厚さには制限がない。
絶縁層上の第１導電層の厚さは望ましくは配線層所定厚
さの約１／３〜２／３である。より具体的には、接触口
の大きさが０．８μｍであり、配線層の厚さが６μｍの
場合は第１導電層の厚さは望ましくは約２０００〜４０
００Åである。第１導電層がＳｉ残砂を起こさない限
り、第１金属層および第２金属層の厚さには制限がな
い。第１および第２金属層の厚さは均一性を考慮すると
約５００Å以上が望ましい。Ｓｉ残砂の形成を防止する
ために、第１金属層の厚さは金属層所定厚さの１／４以
下が望ましく、第２金属層の厚さは金属層所定厚さの５
／１２以上が望ましい。第１および第２金属層は蒸着
後、熱処理段階中に接触口内に流入するので、接触口で
の第１金属層と第２金属層間の境界（図示されていな
い）が明らかでないこともありえるが、絶縁層上には依
然と存在する。
電層が０．８Ｔｍ〜Ｔｍ（Ｔｍは第１導電層３７を構成
する金属の融点である）の温度で熱処理し接触口を埋立
てるに充分であり蒸着段階中にオーバーハング部位が形
成されないならば、第１導電層の厚さには制限がない。
絶縁層上の第１導電層の厚さは望ましくは配線層所定厚
さの約１／３〜２／３である。より具体的には、接触口
の大きさが０．８μｍであり、配線層の厚さが６μｍの
場合は第１導電層の厚さは望ましくは約２０００〜４０
００Åである。第１導電層がＳｉ残砂を起こさない限
り、第１金属層および第２金属層の厚さには制限がな
い。第１および第２金属層の厚さは均一性を考慮すると
約５００Å以上が望ましい。Ｓｉ残砂の形成を防止する
ために、第１金属層の厚さは金属層所定厚さの１／４以
下が望ましく、第２金属層の厚さは金属層所定厚さの５
／１２以上が望ましい。第１および第２金属層は蒸着
後、熱処理段階中に接触口内に流入するので、接触口で
の第１金属層と第２金属層間の境界（図示されていな
い）が明らかでないこともありえるが、絶縁層上には依
然と存在する。
【００４８】平坦な表面を有する第２導電層３９は前記
したＳｉ成分がない金属で構成される。第２導電層３９
の厚さは配線層の所定厚さの約１／３〜３／２が望まし
い。より具体的には、本実施例で、第２導電層３９の厚
さは絶縁層３２上で約２０００〜４０００Åである。第
２導電層３９上に形成された反射防止膜４０は、例えば
配線パターンを形成するための後続フォトリソグラフィ
段階で願わない反射を防止する。反射防止膜４０はチタ
ン窒化物のような遷移金属化合物で構成されているのが
望ましい。
したＳｉ成分がない金属で構成される。第２導電層３９
の厚さは配線層の所定厚さの約１／３〜３／２が望まし
い。より具体的には、本実施例で、第２導電層３９の厚
さは絶縁層３２上で約２０００〜４０００Åである。第
２導電層３９上に形成された反射防止膜４０は、例えば
配線パターンを形成するための後続フォトリソグラフィ
段階で願わない反射を防止する。反射防止膜４０はチタ
ン窒化物のような遷移金属化合物で構成されているのが
望ましい。
【００４９】図８は本発明の他の実施例による配線層の
断面図である。図８で示したように、本実施例の配線層
は、表面部位に不純物がドーピングされた領域６３を有
する半導体基板５１、テーパ形状接触口を有する絶縁層
５２、絶縁層５２の表面、接触口の内面および前記不純
物ドーピング領域６３が形成された半導体基板５１の露
出された表面上に形成された拡散障壁層５４、障壁層５
４上に形成され接触口を完全に埋立てる第１導電層５
７、第１導電層５７上に形成され平坦な表面を有する第
２導電層５９および第２導電層５９上に形成された反射
防止膜６０から構成されている。
断面図である。図８で示したように、本実施例の配線層
は、表面部位に不純物がドーピングされた領域６３を有
する半導体基板５１、テーパ形状接触口を有する絶縁層
５２、絶縁層５２の表面、接触口の内面および前記不純
物ドーピング領域６３が形成された半導体基板５１の露
出された表面上に形成された拡散障壁層５４、障壁層５
４上に形成され接触口を完全に埋立てる第１導電層５
７、第１導電層５７上に形成され平坦な表面を有する第
２導電層５９および第２導電層５９上に形成された反射
防止膜６０から構成されている。
【００５０】本実施例で開口部である接触口の大きさは
約０．８μｍであり、アスペクト比は約１〜２である。
ここで、接触口の大きさは、テーパ状接触口の平均直径
を意味し、そのアスペクト比はこの平均直径を用いて計
算する。第１導電層５７は接触口の内面、半導体基板５
１の露出された表面および絶縁層５２の表面上にＳｉ成
分を含む下部とＳｉ成分をほとんど含まない上部から構
成されている。
約０．８μｍであり、アスペクト比は約１〜２である。
ここで、接触口の大きさは、テーパ状接触口の平均直径
を意味し、そのアスペクト比はこの平均直径を用いて計
算する。第１導電層５７は接触口の内面、半導体基板５
１の露出された表面および絶縁層５２の表面上にＳｉ成
分を含む下部とＳｉ成分をほとんど含まない上部から構
成されている。
【００５１】第１導電層５７の上部と下部の間には、Ｓ
ｉ成分を含まない金属層がシリコン層からＳｉ成分を吸
収し、このシリコン層は熱処理し接触口を埋立てる間な
くなることになるので、境界線（図面の点線）が存在し
ないこともありえる。Ｓｉ原子を熱処理段階の途中にシ
リコン層から金属層内に拡散する。従って、上部層と下
部層の間にＳｉ濃度の傾きを有する部位が形成される。
ｉ成分を含まない金属層がシリコン層からＳｉ成分を吸
収し、このシリコン層は熱処理し接触口を埋立てる間な
くなることになるので、境界線（図面の点線）が存在し
ないこともありえる。Ｓｉ原子を熱処理段階の途中にシ
リコン層から金属層内に拡散する。従って、上部層と下
部層の間にＳｉ濃度の傾きを有する部位が形成される。
【００５２】絶縁層５２上での第１導電層５７の厚さは
配線層所定厚さの約１／３ないし２／３が望ましい。絶
縁層５２、拡散防止膜５４、第２導電層および反射防止
層６０のような他部分に関する説明は図７に関連された
記載と同じである。図９は本発明のまた他の実施例によ
る配線層の断面図である。
配線層所定厚さの約１／３ないし２／３が望ましい。絶
縁層５２、拡散防止膜５４、第２導電層および反射防止
層６０のような他部分に関する説明は図７に関連された
記載と同じである。図９は本発明のまた他の実施例によ
る配線層の断面図である。
【００５３】図９で示したように、本実施例の配線層は
表面部位に不純物がドーピングされた領域８３を有する
半導体基板７１、テーパ形状接触口を有する絶縁層７
２、絶縁層７２の表面、接触口の内面および前記不純物
ドーピング領域８３が形成された半導体基板７１の露出
された表面上に形成された拡散障壁層７４、障壁層７４
上に形成され接触口を完全に埋立てる第１導電層７６、
第１導電層７６上に形成され平坦な表面を有する第２導
電層７９および第２導電層７９上に形成された反射防止
膜８０から構成されている。
表面部位に不純物がドーピングされた領域８３を有する
半導体基板７１、テーパ形状接触口を有する絶縁層７
２、絶縁層７２の表面、接触口の内面および前記不純物
ドーピング領域８３が形成された半導体基板７１の露出
された表面上に形成された拡散障壁層７４、障壁層７４
上に形成され接触口を完全に埋立てる第１導電層７６、
第１導電層７６上に形成され平坦な表面を有する第２導
電層７９および第２導電層７９上に形成された反射防止
膜８０から構成されている。
【００５４】本実施例で、第１導電層７６はＡｌ−Ｓｉ
合金（Ａｌ−０．５％Ｓｉ）またはＡｌ−Ｃｕ−Ｓｉ合
金（Ａｌ−０．５％Ｃｕ−０．５％Ｓｉ）のように０．
５重量％以下、望ましくは０．２〜０．５重量％のシリ
コンを含む金属で構成されている。Ｓｉ濃度が０．５重
量％シリコンを含む金属で構成されている。Ｓｉ濃度が
０．５重量％以上ならば、後続熱処理段階後にはＳｉ残
砂が形成される。Ｓｉ濃度が０．２重量％以下ならば、
Ａｌスパイキングが起きるので配線層の信頼性を低下さ
せる。
合金（Ａｌ−０．５％Ｓｉ）またはＡｌ−Ｃｕ−Ｓｉ合
金（Ａｌ−０．５％Ｃｕ−０．５％Ｓｉ）のように０．
５重量％以下、望ましくは０．２〜０．５重量％のシリ
コンを含む金属で構成されている。Ｓｉ濃度が０．５重
量％シリコンを含む金属で構成されている。Ｓｉ濃度が
０．５重量％以上ならば、後続熱処理段階後にはＳｉ残
砂が形成される。Ｓｉ濃度が０．２重量％以下ならば、
Ａｌスパイキングが起きるので配線層の信頼性を低下さ
せる。
【００５５】第１導電層７６の厚さは配線層所定厚さの
約１０〜８０％が望ましい。接触口、絶縁膜７２、拡散
障壁層７４、第２導電層７９および反射防止膜６０に関
する説明は図８と関連して記載したのと同一である。図
１０は本発明のまた他の実施例による配線層の断面図で
ある。図１０で示したように、本実施例の配線層は、表
面部位に不純物がドーピングされた領域１０３を有する
半導体基板９１、テーパ形状接触口を有する絶縁層９
２、絶縁層９２の表面、接触口の内面および前記不純物
ドーピング領域１０３が形成された半導体基板９１の露
出された表面上に形成された拡散障壁層９４、障壁層９
４上に形成されている耐火金属珪化物層９５と接触口を
完全に埋立てる第１金属層９７で構成された第１導電
層、第１金属層９７上に形成され平坦な表面を有する第
２導電層９９および第２導電層９９上に形成された反射
防止膜１００から構成されている。
約１０〜８０％が望ましい。接触口、絶縁膜７２、拡散
障壁層７４、第２導電層７９および反射防止膜６０に関
する説明は図８と関連して記載したのと同一である。図
１０は本発明のまた他の実施例による配線層の断面図で
ある。図１０で示したように、本実施例の配線層は、表
面部位に不純物がドーピングされた領域１０３を有する
半導体基板９１、テーパ形状接触口を有する絶縁層９
２、絶縁層９２の表面、接触口の内面および前記不純物
ドーピング領域１０３が形成された半導体基板９１の露
出された表面上に形成された拡散障壁層９４、障壁層９
４上に形成されている耐火金属珪化物層９５と接触口を
完全に埋立てる第１金属層９７で構成された第１導電
層、第１金属層９７上に形成され平坦な表面を有する第
２導電層９９および第２導電層９９上に形成された反射
防止膜１００から構成されている。
【００５６】Ｓｉが豊かな耐火金属珪化物層９５をまず
形成し、耐火金属珪化物層９５上に第１金属層９７を形
成した後、金属層を熱処理し接触口を埋立てるので第１
金属層９７は熱処理段階の間耐火金属珪化物層９５から
Ｓｉ原子を吸収する。従って、Ｓｉ残砂が形成されず、
アルミニウムスパイキングもまた防止される。本実施例
で用いられる金属には、純粋アルミニウム、Ａｌ−Ｃｕ
合金（Ａｌ−０．５％Ｃｕ合金）またはＡｌ−Ｔｉ合金
のようにＳｉ成分がないＡｉ合金、Ｓｉ成分の含量が
０．５重量％以下のＡｌ−Ｓｉ合金（Ａｌ−０．５％Ｓ
ｉ）またはＡｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ−０．
５％Ｓｉ）のようなアルミニウム合金がある。
形成し、耐火金属珪化物層９５上に第１金属層９７を形
成した後、金属層を熱処理し接触口を埋立てるので第１
金属層９７は熱処理段階の間耐火金属珪化物層９５から
Ｓｉ原子を吸収する。従って、Ｓｉ残砂が形成されず、
アルミニウムスパイキングもまた防止される。本実施例
で用いられる金属には、純粋アルミニウム、Ａｌ−Ｃｕ
合金（Ａｌ−０．５％Ｃｕ合金）またはＡｌ−Ｔｉ合金
のようにＳｉ成分がないＡｉ合金、Ｓｉ成分の含量が
０．５重量％以下のＡｌ−Ｓｉ合金（Ａｌ−０．５％Ｓ
ｉ）またはＡｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ−０．
５％Ｓｉ）のようなアルミニウム合金がある。
【００５７】本実施例で用いられる耐火金属珪化物には
ＷＳｉ2 ，ＭｏＳｉ2 、ＴｉＳｉ2、ＴａＳｉ2 等があ
る。耐火金属珪化物層の厚さは望ましくは約２００〜１
０００Åであり、第１金属層の厚さは配線層所定厚さの
約１／３〜２／３、すなわち約２０００〜４０００Åが
望ましい。
ＷＳｉ2 ，ＭｏＳｉ2 、ＴｉＳｉ2、ＴａＳｉ2 等があ
る。耐火金属珪化物層の厚さは望ましくは約２００〜１
０００Åであり、第１金属層の厚さは配線層所定厚さの
約１／３〜２／３、すなわち約２０００〜４０００Åが
望ましい。
【００５８】熱処理後には、第１金属層９７の下部は耐
火金属珪化物成分を含む。これに関連する説明は図９と
関連して記載されたものと類似する。接触口、絶縁膜９
２、拡散障壁層９４、第２導電層９９および反射防止膜
１００等のような他部分に対する説明は図８と関連して
記載されたものと同一である。
火金属珪化物成分を含む。これに関連する説明は図９と
関連して記載されたものと類似する。接触口、絶縁膜９
２、拡散障壁層９４、第２導電層９９および反射防止膜
１００等のような他部分に対する説明は図８と関連して
記載されたものと同一である。
【００５９】図１１は本発明のまた他の実施例による配
線層の断面図である。図１１で示したように、本実施例
の配線層は、表面部位に不純物がドーピングされた領域
１２３を有する半導体基板１１１、上部に段差が形成さ
れている開口部としての接触口を有する絶縁層１１２、
絶縁層１１２の表面と、接触口の内面および前記不純物
ドーピング領域１２３が形成された半導体基板１１１の
露出された表面上に形成された拡散障壁層１１４、障壁
層１１４上に形成されている耐火金属層１１７と接触口
を完全に埋立てるＳｉ成分を含む第１金属層１１７、第
１金属層１１７上に形成され平坦な表面を有する第２導
電層１１９および第２導電層１１９上に形成された反射
防止膜１２０から構成されている。
線層の断面図である。図１１で示したように、本実施例
の配線層は、表面部位に不純物がドーピングされた領域
１２３を有する半導体基板１１１、上部に段差が形成さ
れている開口部としての接触口を有する絶縁層１１２、
絶縁層１１２の表面と、接触口の内面および前記不純物
ドーピング領域１２３が形成された半導体基板１１１の
露出された表面上に形成された拡散障壁層１１４、障壁
層１１４上に形成されている耐火金属層１１７と接触口
を完全に埋立てるＳｉ成分を含む第１金属層１１７、第
１金属層１１７上に形成され平坦な表面を有する第２導
電層１１９および第２導電層１１９上に形成された反射
防止膜１２０から構成されている。
【００６０】本実施例で用いられる耐火金属にはＷ、Ｍ
ｏ、Ｔｉ、Ｔａ等がある。耐火金属層１１５の厚さは５
００Å以下望ましくは１００〜３００Åである。本実施
例で用いられるＳｉ成分を含む金属には、Ａｌ−０．５
合金（Ａｌ−１％Ｓｉ合金）、Ａｌ−Ｃｕ−Ｓｉ合金
（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合金）等がある。金属
層１１７の厚さは金属層所定厚さの約１０〜８０％、望
ましくは約１／３〜２／３、すなわち２０００〜４００
０Åである。
ｏ、Ｔｉ、Ｔａ等がある。耐火金属層１１５の厚さは５
００Å以下望ましくは１００〜３００Åである。本実施
例で用いられるＳｉ成分を含む金属には、Ａｌ−０．５
合金（Ａｌ−１％Ｓｉ合金）、Ａｌ−Ｃｕ−Ｓｉ合金
（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合金）等がある。金属
層１１７の厚さは金属層所定厚さの約１０〜８０％、望
ましくは約１／３〜２／３、すなわち２０００〜４００
０Åである。
【００６１】耐火金属層１１５は熱処理段階の間、Ｓｉ
成分を含む金属層１１７からＳｉ原子を吸収し金属層１
１７と耐火金属層１１５の界面付近での耐火金属珪化物
を生成するので、Ｓｉ残砂が生成されずアルミニウムス
パイキングが防止される。耐火金属珪化物は金属層１１
５に拡散させられるので金属層１１５のＳｉ固有度を増
加することもある。
成分を含む金属層１１７からＳｉ原子を吸収し金属層１
１７と耐火金属層１１５の界面付近での耐火金属珪化物
を生成するので、Ｓｉ残砂が生成されずアルミニウムス
パイキングが防止される。耐火金属珪化物は金属層１１
５に拡散させられるので金属層１１５のＳｉ固有度を増
加することもある。
【００６２】以下、下記実施例を参照に本発明による配
線層形成方法を詳しく説明する。 実施例１ 図１２〜図１７は本発明による配線形成方法の一実施例
を示す。図１２はＳｉ残砂を形成しない第１導電層形成
段階を示す。より具体的には、絶縁層３２が備えられた
半導体基板３１上に下支層の表面の一部を露出させる開
口部３３を形成した後半導体基板３１を洗浄する。ここ
で、開口部３３は直径が０．８μｍであり段差部を有す
る接触口であり、アスペクト比は約１．０である。接触
口は半導体基板３１に形成された不純物がドーピングさ
れた領域の表面の一部を露出させる。絶縁層３２はボロ
フォスフォロス珪化物（borophosphoroussilicate:BPSG
）で構成されている。
線層形成方法を詳しく説明する。 実施例１ 図１２〜図１７は本発明による配線形成方法の一実施例
を示す。図１２はＳｉ残砂を形成しない第１導電層形成
段階を示す。より具体的には、絶縁層３２が備えられた
半導体基板３１上に下支層の表面の一部を露出させる開
口部３３を形成した後半導体基板３１を洗浄する。ここ
で、開口部３３は直径が０．８μｍであり段差部を有す
る接触口であり、アスペクト比は約１．０である。接触
口は半導体基板３１に形成された不純物がドーピングさ
れた領域の表面の一部を露出させる。絶縁層３２はボロ
フォスフォロス珪化物（borophosphoroussilicate:BPSG
）で構成されている。
【００６３】次いで、絶縁層の全表面、開口部３３の内
面および半導体基板３１の露出された表面部位に厚さ約
２００〜１５００Åの拡散障壁層３４を形成する。拡散
障壁層はＴｉのような遷移金属およびＴｉＮのような遷
移金属化合物で構成された群から選択された物質で構成
される。拡散障壁層３４ではＴｉＮで構成された単一層
を形成する。だが、拡散障壁層３４では遷移金属からな
る第１拡散障壁層および遷移金属化合物で構成された第
２拡散障壁層から構成された複合層を形成することが望
ましい。拡散障壁層３４としての複合層は、Ｔｉのよう
な遷移金属を絶縁層１３２の表面、開口部３３の内面お
よび開口部を限定する半導体基板３１の露出された表面
に蒸着し約２００〜５００Å厚さの第１拡散障壁層を形
成し、第１拡散障壁層上にＴｉＮのような遷移金属化合
物を蒸着し約３００〜１５００Å厚さの第２拡散障壁層
を形成した後、窒素またはアンモニア雰囲気で約３０〜
６０分間、約４５０〜５５０℃の温度で熱処理する。
面および半導体基板３１の露出された表面部位に厚さ約
２００〜１５００Åの拡散障壁層３４を形成する。拡散
障壁層はＴｉのような遷移金属およびＴｉＮのような遷
移金属化合物で構成された群から選択された物質で構成
される。拡散障壁層３４ではＴｉＮで構成された単一層
を形成する。だが、拡散障壁層３４では遷移金属からな
る第１拡散障壁層および遷移金属化合物で構成された第
２拡散障壁層から構成された複合層を形成することが望
ましい。拡散障壁層３４としての複合層は、Ｔｉのよう
な遷移金属を絶縁層１３２の表面、開口部３３の内面お
よび開口部を限定する半導体基板３１の露出された表面
に蒸着し約２００〜５００Å厚さの第１拡散障壁層を形
成し、第１拡散障壁層上にＴｉＮのような遷移金属化合
物を蒸着し約３００〜１５００Å厚さの第２拡散障壁層
を形成した後、窒素またはアンモニア雰囲気で約３０〜
６０分間、約４５０〜５５０℃の温度で熱処理する。
【００６４】次いで、拡散障壁層上に低温真空中に第１
金属を蒸着し第１金属層３５を形成して、第２金属を蒸
着し第２金属層３６を形成して第１伝導層を形成する。
第１金属はＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ合金）また
はＡｌ−Ｃｕ−Ｓｉ（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合
金）合金のようにＳｉ成分を含むアルミニウム合金であ
り、第２金属は純粋アルミニウムまたはＡｌ−Ｃｕ合金
（Ａｌ−０．５％Ｃｕ合金）またはＡｌ−Ｔｉ合金のよ
うにＳｉ成分がないアルミニウム合金である。第１およ
び第２金属は１５０℃以下の低温でスパッタリング法に
より蒸着される。配線層の厚さが６０００Åの場合に第
１金属層３５の厚さは１５００Å以下であり、第２金属
層３６の厚さは２５００Å以上である。第１金属層３５
の厚さは約７５０〜１５００Åであり、第２金属層の厚
さは約２５００〜３２５０Åが望ましい。第１導電層の
厚さは形成される配線層、所定厚さの約１／３〜２／３
が望ましい。このようにし収得した第１金属層３５およ
び第２金属層３６は小さいアルミニウム粒子および大き
い表面自由エネルギー（surface free-energy ）を有す
る。
金属を蒸着し第１金属層３５を形成して、第２金属を蒸
着し第２金属層３６を形成して第１伝導層を形成する。
第１金属はＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ合金）また
はＡｌ−Ｃｕ−Ｓｉ（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合
金）合金のようにＳｉ成分を含むアルミニウム合金であ
り、第２金属は純粋アルミニウムまたはＡｌ−Ｃｕ合金
（Ａｌ−０．５％Ｃｕ合金）またはＡｌ−Ｔｉ合金のよ
うにＳｉ成分がないアルミニウム合金である。第１およ
び第２金属は１５０℃以下の低温でスパッタリング法に
より蒸着される。配線層の厚さが６０００Åの場合に第
１金属層３５の厚さは１５００Å以下であり、第２金属
層３６の厚さは２５００Å以上である。第１金属層３５
の厚さは約７５０〜１５００Åであり、第２金属層の厚
さは約２５００〜３２５０Åが望ましい。第１導電層の
厚さは形成される配線層、所定厚さの約１／３〜２／３
が望ましい。このようにし収得した第１金属層３５およ
び第２金属層３６は小さいアルミニウム粒子および大き
い表面自由エネルギー（surface free-energy ）を有す
る。
【００６５】図１３は第１導電層の物質で開口部３３を
埋め立てる段階を示す。より具体的に、半導体ウェーハ
を真空ブレークなしに他のスパッタリング反応チャンバ
（図示されていない）に入れ、アルゴン伝導法を利用し
第１導電層を約５００〜５５０℃で約１〜５分間熱処理
し、アルミニウム原子およびアルミニウム合金を開口部
３３内に移動させる。アルミニウム原子の移動はその表
面自由エネルギーを減少させ、これにより表面積を減少
させ図７で示したように第１導電層の物質で開口部３３
を完全に埋め立てることになる。
埋め立てる段階を示す。より具体的に、半導体ウェーハ
を真空ブレークなしに他のスパッタリング反応チャンバ
（図示されていない）に入れ、アルゴン伝導法を利用し
第１導電層を約５００〜５５０℃で約１〜５分間熱処理
し、アルミニウム原子およびアルミニウム合金を開口部
３３内に移動させる。アルミニウム原子の移動はその表
面自由エネルギーを減少させ、これにより表面積を減少
させ図７で示したように第１導電層の物質で開口部３３
を完全に埋め立てることになる。
【００６６】Ｓｉ成分を含む金属とＳｉ成分を含まない
金属を連鎖的に蒸着させ第１導電層である複合金属層を
形成するので、Ｓｉ成分を含まない金属層はＳｉ成分を
含む金属層から熱処理段階中にＳｉ原子を吸収する。従
って、配線パターン形成後半導体基板の表面上にＳｉ残
砂が発生せず、Ａｌスパイキングも除去される。この熱
処理段階は不活性ガス（例：Ｎ2 、Ａｒ）または還元ガ
ス（例：Ｈ2 ）雰囲気で遂行することもできる。前記ア
ルゴン伝導法の代わりにＲＴＡ（RapidThermal Anerlin
g）法、ランプ加熱法等のような他の熱処理法を用いら
れる。これら熱処理方法を単独にまたは他の方法と組み
合わせ用いられる。
金属を連鎖的に蒸着させ第１導電層である複合金属層を
形成するので、Ｓｉ成分を含まない金属層はＳｉ成分を
含む金属層から熱処理段階中にＳｉ原子を吸収する。従
って、配線パターン形成後半導体基板の表面上にＳｉ残
砂が発生せず、Ａｌスパイキングも除去される。この熱
処理段階は不活性ガス（例：Ｎ2 、Ａｒ）または還元ガ
ス（例：Ｈ2 ）雰囲気で遂行することもできる。前記ア
ルゴン伝導法の代わりにＲＴＡ（RapidThermal Anerlin
g）法、ランプ加熱法等のような他の熱処理法を用いら
れる。これら熱処理方法を単独にまたは他の方法と組み
合わせ用いられる。
【００６７】図１３で、参照番号３７は開口部を完全に
埋立てる第１導電層を示す。図１４は前記で熱処理され
た第１導電層３７上に第２導電層３８を形成する段階を
示す。より具体的には、３５０℃以下の温度で真空を壊
さず、スパッタリング方法により金属を蒸着し配線層が
所定厚さを有するように第３金属層を形成し第２導電層
を形成する。配線層所定厚さが６０００Åの場合、第３
金属層の厚さは約２０００〜４０００Åが望ましい。第
３金属層の金属には、Ａｌ−Ｃｕ合金（Ａｌ−０．５％
Ｃｕ合金）またはＡｌ−Ｔｉ合金のようなＳｉ成分がな
い金属が用いられる。
埋立てる第１導電層を示す。図１４は前記で熱処理され
た第１導電層３７上に第２導電層３８を形成する段階を
示す。より具体的には、３５０℃以下の温度で真空を壊
さず、スパッタリング方法により金属を蒸着し配線層が
所定厚さを有するように第３金属層を形成し第２導電層
を形成する。配線層所定厚さが６０００Åの場合、第３
金属層の厚さは約２０００〜４０００Åが望ましい。第
３金属層の金属には、Ａｌ−Ｃｕ合金（Ａｌ−０．５％
Ｃｕ合金）またはＡｌ−Ｔｉ合金のようなＳｉ成分がな
い金属が用いられる。
【００６８】図１５は第２導電層３８を熱処理し配線層
の表面を平坦化する段階を示す。３９は熱処理された第
２導電層を示す。この段階は真空を壊さず第１導電層で
の方法と同じ方法で遂行する。この段階を遂行すること
により、金属層の原子を開口部３３に移動させ開口部を
より完全に埋めることにより平坦な配線層を生成するこ
とになる。従って、後続フォトリソグラフィ工程がより
容易で効果的に遂行できる。
の表面を平坦化する段階を示す。３９は熱処理された第
２導電層を示す。この段階は真空を壊さず第１導電層で
の方法と同じ方法で遂行する。この段階を遂行すること
により、金属層の原子を開口部３３に移動させ開口部を
より完全に埋めることにより平坦な配線層を生成するこ
とになる。従って、後続フォトリソグラフィ工程がより
容易で効果的に遂行できる。
【００６９】図１６は反射防止膜４０の形成段階を示
す。反射防止膜４０は熱処理された第２導電層３９の表
面上にスパッタリング方法により窒化チタンを２００〜
５００Åの厚さに蒸着して形成する。これは後続フォト
リソグラフィ工程を向上させる。図１７は配線パターン
形成段階を示す。反射防止膜４０を形成した後、半導体
装置の配線パターンのため所記レジストパターン（図示
されてない）を反射防止膜４０上に通常的なフォトリソ
グラフィ工程により形成し、前記レジストパターンをエ
ッチングマスクとして用いて反射防止膜４０、第２導電
層３９および第１導電層３７および拡散防止膜３４を順
次的にエッチングし本発明による図７で図示したような
配線層を完成する。
す。反射防止膜４０は熱処理された第２導電層３９の表
面上にスパッタリング方法により窒化チタンを２００〜
５００Åの厚さに蒸着して形成する。これは後続フォト
リソグラフィ工程を向上させる。図１７は配線パターン
形成段階を示す。反射防止膜４０を形成した後、半導体
装置の配線パターンのため所記レジストパターン（図示
されてない）を反射防止膜４０上に通常的なフォトリソ
グラフィ工程により形成し、前記レジストパターンをエ
ッチングマスクとして用いて反射防止膜４０、第２導電
層３９および第１導電層３７および拡散防止膜３４を順
次的にエッチングし本発明による図７で図示したような
配線層を完成する。
【００７０】実施例２ 図１８〜図２２は本発明による配線層形成方法の他の実
施例を示す。図１８は拡散防止膜の形成段階を示す。よ
り具体的には厚さが約０．８〜１．６μｍの絶縁層５２
を表面部位に不純物ドーピング領域６３が形成されてい
る半導体基板５１上に形成する。次いで、前記絶縁層５
２に、不純物ドーピング領域６３上に開口部を提供す
る。
施例を示す。図１８は拡散防止膜の形成段階を示す。よ
り具体的には厚さが約０．８〜１．６μｍの絶縁層５２
を表面部位に不純物ドーピング領域６３が形成されてい
る半導体基板５１上に形成する。次いで、前記絶縁層５
２に、不純物ドーピング領域６３上に開口部を提供す
る。
【００７１】ここで、開口部は大きさが０．８μｍであ
り、テーパ形状を有する接触口であり、不純物がドーピ
ングされた領域が形成された半導体基板５１の表面部位
を露出させる。接触口の大きさはテーパ形状の接触口の
平均直径として定義される。一番大きい直径は約０．９
〜１．０μｍであり、一番小さい直径は約０．６〜０．
７μｍである。前記接触口のアスペクト比（大きさに対
する深さの比）は約１〜２である。
り、テーパ形状を有する接触口であり、不純物がドーピ
ングされた領域が形成された半導体基板５１の表面部位
を露出させる。接触口の大きさはテーパ形状の接触口の
平均直径として定義される。一番大きい直径は約０．９
〜１．０μｍであり、一番小さい直径は約０．６〜０．
７μｍである。前記接触口のアスペクト比（大きさに対
する深さの比）は約１〜２である。
【００７２】次いで、実施例１と同じ方法で拡散障壁層
５４を形成し熱処理する。図１９はシリコン層５５と第
１金属層５６から構成された第１導電層形成段階を示
す。前記拡散障壁層５６を形成した後、非晶質シリコン
を蒸着させ厚さ５０〜２００Åのシリコンを形成する。
非晶質シリコンはソースガスとしてＳｉ2 Ｈ6 を用いて
１．３Å／分の速度で、またはソースガスとしてＳｉ2
Ｈ4 を用いて、１Å／分の速度で４５０〜５４０℃の温
度でＬＰＣＶＤ法により蒸着させる。ＬＰＣＶＤ法によ
りシリコン層を形成する場合には、金属層を形成する前
に大気に露出させる間シリコン層５５表面の酸化を防止
するためにＡｒ+ ＲＦ（Radio Frequency ）エッチング
またはＥＣＲ（Electron Cyclotron Resonance）エッチ
ングのようなエッチング段階が必要である。ここで、Ａ
ｒ+ ＲＦエッチングは約９６０Ｖのバイアス電圧で遂行
する。エッチング速度は約１．６Å／秒であり、半導体
基板５１の温度は約２００℃である。このようにして収
得されたシリコン層の厚さは望ましくは２０〜３０Åで
ある。
５４を形成し熱処理する。図１９はシリコン層５５と第
１金属層５６から構成された第１導電層形成段階を示
す。前記拡散障壁層５６を形成した後、非晶質シリコン
を蒸着させ厚さ５０〜２００Åのシリコンを形成する。
非晶質シリコンはソースガスとしてＳｉ2 Ｈ6 を用いて
１．３Å／分の速度で、またはソースガスとしてＳｉ2
Ｈ4 を用いて、１Å／分の速度で４５０〜５４０℃の温
度でＬＰＣＶＤ法により蒸着させる。ＬＰＣＶＤ法によ
りシリコン層を形成する場合には、金属層を形成する前
に大気に露出させる間シリコン層５５表面の酸化を防止
するためにＡｒ+ ＲＦ（Radio Frequency ）エッチング
またはＥＣＲ（Electron Cyclotron Resonance）エッチ
ングのようなエッチング段階が必要である。ここで、Ａ
ｒ+ ＲＦエッチングは約９６０Ｖのバイアス電圧で遂行
する。エッチング速度は約１．６Å／秒であり、半導体
基板５１の温度は約２００℃である。このようにして収
得されたシリコン層の厚さは望ましくは２０〜３０Åで
ある。
【００７３】他の方法では、非晶質シリコン層５５はタ
ーゲットにシリコン（例：硼素ドーピングされたシリコ
ン）を用いてスパッタリング法により２０〜３０Åの厚
さで蒸着される。非晶質シリコン層は真空でスパッタリ
ング法により蒸着される場合には、真空を壊さず金属層
をスパッタリング法により形成される。従って、シリコ
ン層５５が大気に露出され自然酸化物を形成する可能性
がないので、金属層を形成する前に前記Ａｒ+ ＲＦエッ
チング段階は不必要である。
ーゲットにシリコン（例：硼素ドーピングされたシリコ
ン）を用いてスパッタリング法により２０〜３０Åの厚
さで蒸着される。非晶質シリコン層は真空でスパッタリ
ング法により蒸着される場合には、真空を壊さず金属層
をスパッタリング法により形成される。従って、シリコ
ン層５５が大気に露出され自然酸化物を形成する可能性
がないので、金属層を形成する前に前記Ａｒ+ ＲＦエッ
チング段階は不必要である。
【００７４】次いで、純粋アルミニウム、Ａｌ−Ｃｕ合
金（Ａｌ−０．５％Ｃｕ）またはＡｌ−Ｔｉ合金等のよ
うなＳｉ成分がない金属を蒸着し厚さ約５００〜４００
０Å、望ましくは約２０００〜４０００Åの第１金属層
５６を形成する。図２０は熱処理し第１導電層の物質で
開口部５３を埋立てる段階を示す。この段階は前記第１
金属層の金属融点の０．８Ｔｍ〜Ｔｍの温度で実施例１
と同じ方法で遂行される。
金（Ａｌ−０．５％Ｃｕ）またはＡｌ−Ｔｉ合金等のよ
うなＳｉ成分がない金属を蒸着し厚さ約５００〜４００
０Å、望ましくは約２０００〜４０００Åの第１金属層
５６を形成する。図２０は熱処理し第１導電層の物質で
開口部５３を埋立てる段階を示す。この段階は前記第１
金属層の金属融点の０．８Ｔｍ〜Ｔｍの温度で実施例１
と同じ方法で遂行される。
【００７５】この段階の途中に、前記第１金属層５６の
アルミニウム原子は開口部５３（すなわち接触口）内に
移動し開口部５３を完全に埋立てて、一方第１金属層５
６はシリコン層５５からほとんど大部分のＳｉ原子を吸
収する。全てのシリコン原子が第１金属層５６に吸収さ
れると、シリコン層５５はなくなり、Ｓｉ成分を含む第
１導電層下部が開口部の内面、絶縁膜５２の表面および
半導体基板５１の表面付近に形成され、ほとんどＳｉ原
子を含まない第１導電層の上部が形成される。シリコン
層５５に比べて第１金属層５６の厚さがあまり薄いと、
前記第１導電層Ｓｉ残砂を形成することになる。従っ
て、第１導電層のシリコン含量が０．５重量％以下にな
るようにシリコン５５の厚さと第１金属層の厚さを調整
する。
アルミニウム原子は開口部５３（すなわち接触口）内に
移動し開口部５３を完全に埋立てて、一方第１金属層５
６はシリコン層５５からほとんど大部分のＳｉ原子を吸
収する。全てのシリコン原子が第１金属層５６に吸収さ
れると、シリコン層５５はなくなり、Ｓｉ成分を含む第
１導電層下部が開口部の内面、絶縁膜５２の表面および
半導体基板５１の表面付近に形成され、ほとんどＳｉ原
子を含まない第１導電層の上部が形成される。シリコン
層５５に比べて第１金属層５６の厚さがあまり薄いと、
前記第１導電層Ｓｉ残砂を形成することになる。従っ
て、第１導電層のシリコン含量が０．５重量％以下にな
るようにシリコン５５の厚さと第１金属層の厚さを調整
する。
【００７６】このようにして熱処理された第１金属層は
開口部を完全に埋立てながらＳｉ残砂を生成させない。
図２０において、５７は熱処理段階後、開口部を完全に
埋立てる第１導電層を示す。第１導電層の厚さは半導体
装置の配線層所定厚さの約１／３〜２／３が望ましい。
開口部を完全に埋立てながらＳｉ残砂を生成させない。
図２０において、５７は熱処理段階後、開口部を完全に
埋立てる第１導電層を示す。第１導電層の厚さは半導体
装置の配線層所定厚さの約１／３〜２／３が望ましい。
【００７７】図２１は前記熱処理された第１導電層上に
第２導電層５８を形成する段階を示す。前記熱処理後
に、Ｓｉ成分がない金属を蒸着させ厚さ約２０００〜５
５００Å、望ましくは約２０００〜４０００Åの金属層
を形成し、第１および第２導電層が配線層所定厚さを有
するように第２導電層を形成する。第２導電層の厚さは
配線層所定厚さの約１／３〜２／３が望ましい。
第２導電層５８を形成する段階を示す。前記熱処理後
に、Ｓｉ成分がない金属を蒸着させ厚さ約２０００〜５
５００Å、望ましくは約２０００〜４０００Åの金属層
を形成し、第１および第２導電層が配線層所定厚さを有
するように第２導電層を形成する。第２導電層の厚さは
配線層所定厚さの約１／３〜２／３が望ましい。
【００７８】この第２導電層は実施例１と同じ方法で形
成される。図２２は前記第２導電層５８を熱処理し配線
層表面を平坦化させる段階を示す。ここで、５９は平坦
化された表面を有する熱処理された第２導電層を示す。
この段階または実施例１と同じ方法で遂行する。また、
図８で示したような配線層を完成する後続段階を実施例
１と同一に遂行する。従って、これと関連する説明は省
略する。
成される。図２２は前記第２導電層５８を熱処理し配線
層表面を平坦化させる段階を示す。ここで、５９は平坦
化された表面を有する熱処理された第２導電層を示す。
この段階または実施例１と同じ方法で遂行する。また、
図８で示したような配線層を完成する後続段階を実施例
１と同一に遂行する。従って、これと関連する説明は省
略する。
【００７９】実施例３ 図２３〜図２５は本発明による配線層形成方法にまた他
の実施例を示す。図２３は０．５重量％以下のシリコン
層を含む金属を蒸着させ第１導電層である金属層７５を
形成する段階を示す。より具体的に、表面部位に不純物
ドーピング領域８３を含む半導体基板７１上に絶縁層を
形成し不純物ドーピング領域８３上に開口部７３である
接触口を形成する。次いで、拡散障壁層７４を形成した
後、熱処理する。これらの段階は実施例２と同じ方法で
遂行する。
の実施例を示す。図２３は０．５重量％以下のシリコン
層を含む金属を蒸着させ第１導電層である金属層７５を
形成する段階を示す。より具体的に、表面部位に不純物
ドーピング領域８３を含む半導体基板７１上に絶縁層を
形成し不純物ドーピング領域８３上に開口部７３である
接触口を形成する。次いで、拡散障壁層７４を形成した
後、熱処理する。これらの段階は実施例２と同じ方法で
遂行する。
【００８０】次いで、シリコン含量が０．５重量％以
下、望ましくは０．２〜０．５重量％であるアルミニウ
ム合金、例えばＡｌ−０．５％Ｓｉ合金またはＡｌ−
０．５％Ｃｕ−０．５％Ｓｉ合金を蒸着し配線層所定厚
さの約１０〜８０％の厚さを有する金属層７５を形成し
第１導電層を収得する。配線層の厚さが６０００Åの場
合、金属層の厚さは４０００Åが望ましい。０．５重量
％以上のシリコン成分を有するアルミニウム合金を蒸着
し金属層を形成すると、温度が下がりながらＳｉ残砂が
半導体基板上に形成される。
下、望ましくは０．２〜０．５重量％であるアルミニウ
ム合金、例えばＡｌ−０．５％Ｓｉ合金またはＡｌ−
０．５％Ｃｕ−０．５％Ｓｉ合金を蒸着し配線層所定厚
さの約１０〜８０％の厚さを有する金属層７５を形成し
第１導電層を収得する。配線層の厚さが６０００Åの場
合、金属層の厚さは４０００Åが望ましい。０．５重量
％以上のシリコン成分を有するアルミニウム合金を蒸着
し金属層を形成すると、温度が下がりながらＳｉ残砂が
半導体基板上に形成される。
【００８１】図２４は熱処理し第１導電層の金属で開口
部７３を埋立てる段階を示す。熱処理段階は実施例２と
同じ方法で約５００〜５５０℃で、約１〜５分間遂行し
開口部７３を金属で完全に埋立てる。７６は熱処理後に
開口部で完全に埋立てる第１導電層を示す。次いで、純
粋ＡｌまたはＡｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合
金）またはＡｌ−Ｔｉ合金のようなＳｉ成分がないアル
ミニウム合金を所定厚さで蒸着し第２導電層である第２
金属層を形成することにより配線層は所定厚さを有す
る。本実施例で、第２導電層である金属層の厚さは約２
０００Åである。このようにして収得した第２導電層を
また実施例２と同じ方法で熱処理する。
部７３を埋立てる段階を示す。熱処理段階は実施例２と
同じ方法で約５００〜５５０℃で、約１〜５分間遂行し
開口部７３を金属で完全に埋立てる。７６は熱処理後に
開口部で完全に埋立てる第１導電層を示す。次いで、純
粋ＡｌまたはＡｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合
金）またはＡｌ−Ｔｉ合金のようなＳｉ成分がないアル
ミニウム合金を所定厚さで蒸着し第２導電層である第２
金属層を形成することにより配線層は所定厚さを有す
る。本実施例で、第２導電層である金属層の厚さは約２
０００Åである。このようにして収得した第２導電層を
また実施例２と同じ方法で熱処理する。
【００８２】図２５は第２導電層の熱処理段階後の第２
導電層を示し、表面が平坦になり平坦化配線層を収得す
る。ここで、７９は熱処理された第２導電層を示す。図
９で示したような配線層を完成する後続段階は実施例２
と同じ方法で遂行する。 実施例４ 図２６〜図２８は本発明による配線層形成方法のまた他
の実施例を示す。
導電層を示し、表面が平坦になり平坦化配線層を収得す
る。ここで、７９は熱処理された第２導電層を示す。図
９で示したような配線層を完成する後続段階は実施例２
と同じ方法で遂行する。 実施例４ 図２６〜図２８は本発明による配線層形成方法のまた他
の実施例を示す。
【００８３】図２６はＳｉが豊かな耐火金属珪化物質層
９５と第１金属層９６から構成された第１導電層形成段
階を示す。より具体的に半導体基板上に開口部９３を有
する絶縁層９２を実施例２と同じ方法で形成する。開口
部９３は不純物ドーピング領域１０３上に置かれるテー
パ状の接触口である。次いで、拡散障壁層を実施例１と
同じ方法で形成する。
９５と第１金属層９６から構成された第１導電層形成段
階を示す。より具体的に半導体基板上に開口部９３を有
する絶縁層９２を実施例２と同じ方法で形成する。開口
部９３は不純物ドーピング領域１０３上に置かれるテー
パ状の接触口である。次いで、拡散障壁層を実施例１と
同じ方法で形成する。
【００８４】次いで、Ｓｉが豊かな耐火金属層９５を拡
散障壁層９４上に形成する。Ｓｉが豊かな耐火金属珪化
物層９５はＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、ＴａＳ
ｉ2等で構成された群から選択されたある一つから構成
される。耐火金属珪化物の厚さを望ましくは２００〜１
０００Åである。前記耐火金属珪化物層９５はＣＶＤ法
やターゲットで耐火金属珪化物層を用いたスパッタリン
グ法により形成される。
散障壁層９４上に形成する。Ｓｉが豊かな耐火金属珪化
物層９５はＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、ＴａＳ
ｉ2等で構成された群から選択されたある一つから構成
される。耐火金属珪化物の厚さを望ましくは２００〜１
０００Åである。前記耐火金属珪化物層９５はＣＶＤ法
やターゲットで耐火金属珪化物層を用いたスパッタリン
グ法により形成される。
【００８５】次いで、純粋アルミニウム、Ａｌ−Ｃｕ合
金（Ａｌ−０．５％Ｃｕ合金）、Ａｌ−Ｔｉ合金または
Ｓｉ成分が０．５重量％以下のアルミニウム合金のよう
な金属を実施例２と同じ方法で約２０００〜４０００Å
の厚さで蒸着し第１金属層を形成する。図２７は熱処理
し第１導電層の物質で開口部９３を埋立てる段階を示
す。ここで、９７は熱処理段階後、開口部９３を完全に
埋立てる第１導電層を示す。
金（Ａｌ−０．５％Ｃｕ合金）、Ａｌ−Ｔｉ合金または
Ｓｉ成分が０．５重量％以下のアルミニウム合金のよう
な金属を実施例２と同じ方法で約２０００〜４０００Å
の厚さで蒸着し第１金属層を形成する。図２７は熱処理
し第１導電層の物質で開口部９３を埋立てる段階を示
す。ここで、９７は熱処理段階後、開口部９３を完全に
埋立てる第１導電層を示す。
【００８６】次いで、実施例２と同じ方法で第２導電層
を形成した後熱処理する。第２導電層は純粋アルミニウ
ム、Ａｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合金）または
Ａｌ−Ｔｉ合金のようなＳｉ成分がないアルミニウム合
金を所定厚さで蒸着して形成する。本実施例で、第２導
電層の厚さは望ましくは約２０００〜４０００Åであ
る。
を形成した後熱処理する。第２導電層は純粋アルミニウ
ム、Ａｌ−Ｃｕ合金（Ａｌ−０．５％Ｃｕ合金）または
Ａｌ−Ｔｉ合金のようなＳｉ成分がないアルミニウム合
金を所定厚さで蒸着して形成する。本実施例で、第２導
電層の厚さは望ましくは約２０００〜４０００Åであ
る。
【００８７】図２８は第２導電層の熱処理段階後の第２
導電層を示し、表面が平坦になり平坦な配線層を収得す
る。９９は熱処理された第２導電層を示す。図１０で示
したような配線層を完成する後続段階を実施例２と同じ
方法で遂行する。 実施例５ 図２９〜図３１は本発明による配線形成方法のまた他の
実施例を示す。
導電層を示し、表面が平坦になり平坦な配線層を収得す
る。９９は熱処理された第２導電層を示す。図１０で示
したような配線層を完成する後続段階を実施例２と同じ
方法で遂行する。 実施例５ 図２９〜図３１は本発明による配線形成方法のまた他の
実施例を示す。
【００８８】図２９は耐火金属層１１５と第１金属層１
１６から構成された第１導電層形成段階を示す。より具
体的には、半導体基板１１１上に実施例１と同じ方法で
開口部１１３および半導体基板１１１の不純物がドーピ
ングされた領域１２３上のテーパ形状接触口を有する絶
縁層１１２を形成した後、拡散障壁層１１４を形成す
る。
１６から構成された第１導電層形成段階を示す。より具
体的には、半導体基板１１１上に実施例１と同じ方法で
開口部１１３および半導体基板１１１の不純物がドーピ
ングされた領域１２３上のテーパ形状接触口を有する絶
縁層１１２を形成した後、拡散障壁層１１４を形成す
る。
【００８９】次いで、拡散障壁層１１４上にスパッタリ
ングまたはＣＶＤ法により耐火金属層１１５を形成す
る。本実施例で用いられる耐火金属には、Ｔｉ、Ｍｏ、
Ｗ、Ｔａ等がある。耐火金属層１１５の厚さは５００Å
以下、望ましくは１００〜３００Åである。
ングまたはＣＶＤ法により耐火金属層１１５を形成す
る。本実施例で用いられる耐火金属には、Ｔｉ、Ｍｏ、
Ｗ、Ｔａ等がある。耐火金属層１１５の厚さは５００Å
以下、望ましくは１００〜３００Åである。
【００９０】次いで、耐火金属層１１５上に実施例１と
同じ方法でＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ合金）、Ａ
ｌ−Ｃｕ−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合
金）等のようなＳｉ成分を含む金属を蒸着し第１金属層
１１６を形成する。第１金属層１１６の厚さは配線層所
定厚さの約１０〜８０％、望ましくは約１／３〜２／３
である。本実施例では、第１金属層１１６の厚さは約４
０００Åであり、配線層の厚さは６０００Åである。容
易に耐火金属珪化物を形成するために第１金属層の厚さ
は耐火金属層厚さの２倍以上が望ましい。
同じ方法でＡｌ−Ｓｉ合金（Ａｌ−１％Ｓｉ合金）、Ａ
ｌ−Ｃｕ−Ｓｉ合金（Ａｌ−０．５％Ｃｕ−１％Ｓｉ合
金）等のようなＳｉ成分を含む金属を蒸着し第１金属層
１１６を形成する。第１金属層１１６の厚さは配線層所
定厚さの約１０〜８０％、望ましくは約１／３〜２／３
である。本実施例では、第１金属層１１６の厚さは約４
０００Åであり、配線層の厚さは６０００Åである。容
易に耐火金属珪化物を形成するために第１金属層の厚さ
は耐火金属層厚さの２倍以上が望ましい。
【００９１】図３０は熱処理し開口部を第１導電層の物
質で埋立てる段階を示す。熱処理段階は実施例１と同じ
方法で遂行する。熱処理段階の途中で、耐火金属層１１
５の耐火金属原子は第１金属層１１６のアルミニウム原
子と反応し耐火金属層１１５と第１金属層１１６間の境
界面で耐火金属アルミニウム窒化物を形成し、従ってＳ
ｉ残砂の形成が防止される。また第１金属層１１６は開
口部１１３内に流動し完全に埋立てる。前記生成された
耐火金属アルミニウム窒化物は第１金属層１１６に吸収
され耐火金属−アルミニウム系のＳｉ固溶度が高くなる
ので実施例４のように障壁層１１４を形成することが望
ましい。
質で埋立てる段階を示す。熱処理段階は実施例１と同じ
方法で遂行する。熱処理段階の途中で、耐火金属層１１
５の耐火金属原子は第１金属層１１６のアルミニウム原
子と反応し耐火金属層１１５と第１金属層１１６間の境
界面で耐火金属アルミニウム窒化物を形成し、従ってＳ
ｉ残砂の形成が防止される。また第１金属層１１６は開
口部１１３内に流動し完全に埋立てる。前記生成された
耐火金属アルミニウム窒化物は第１金属層１１６に吸収
され耐火金属−アルミニウム系のＳｉ固溶度が高くなる
ので実施例４のように障壁層１１４を形成することが望
ましい。
【００９２】１１７は熱処理段階後、開口部を完全に埋
立てる第１金属層を示す。次いで、実施例２と同じ方法
で第２導電層を形成し熱処理する。本実施例で、第２導
電層はＳｉ成分がない金属だけではなくＳｉ成分がある
金属を蒸着し形成することができる。第１導電層の熱処
理段階で第１金属層１１６は耐火金属層１１５から耐火
金属原子を吸収した。Ａｌ−Ｔｉ合金は４５０℃で１５
〜２０重量％までのシリコンを含むことができる。従っ
て、Ａｌ−Ｓｉ合金がＴｉ原子を吸収しＡｌ−Ｔｉ−Ｓ
ｉ合金を形成するとＳｉ固溶度は増加する。従って、第
２金属層の形成時Ｓｉ成分を含む金属を蒸着するとして
も、第１金属層１１６は第２導電層の熱処理段階の途
中、第２導電層からＳｉ原子を吸収するので配線層の信
頼性は低下されない。
立てる第１金属層を示す。次いで、実施例２と同じ方法
で第２導電層を形成し熱処理する。本実施例で、第２導
電層はＳｉ成分がない金属だけではなくＳｉ成分がある
金属を蒸着し形成することができる。第１導電層の熱処
理段階で第１金属層１１６は耐火金属層１１５から耐火
金属原子を吸収した。Ａｌ−Ｔｉ合金は４５０℃で１５
〜２０重量％までのシリコンを含むことができる。従っ
て、Ａｌ−Ｓｉ合金がＴｉ原子を吸収しＡｌ−Ｔｉ−Ｓ
ｉ合金を形成するとＳｉ固溶度は増加する。従って、第
２金属層の形成時Ｓｉ成分を含む金属を蒸着するとして
も、第１金属層１１６は第２導電層の熱処理段階の途
中、第２導電層からＳｉ原子を吸収するので配線層の信
頼性は低下されない。
【００９３】図３１は第２導電層の熱処理段階後の第２
導電層を示し、表面が平坦になり平坦化配線層を収得す
る。１１９は熱処理された第２導電層を示す。図１１で
示したような配線層を完成する後続段階は実施例２と同
じ方法で遂行する。前記実施例１〜実施例５による配線
層、米国特許出願第０７／８２８，４５８号に記載され
た方法による配線層およびC.S. Park の方法による配線
層に対して、漏泄電流、Ｓｉ残砂形成および接触口相対
的埋没状態に関して試みを遂行した。接触口に形成され
た試験配線層のそれぞれの数は１０4 個であり、大きさ
は０．７μｍ×０．８μｍであった。結果を表１に示
す。
導電層を示し、表面が平坦になり平坦化配線層を収得す
る。１１９は熱処理された第２導電層を示す。図１１で
示したような配線層を完成する後続段階は実施例２と同
じ方法で遂行する。前記実施例１〜実施例５による配線
層、米国特許出願第０７／８２８，４５８号に記載され
た方法による配線層およびC.S. Park の方法による配線
層に対して、漏泄電流、Ｓｉ残砂形成および接触口相対
的埋没状態に関して試みを遂行した。接触口に形成され
た試験配線層のそれぞれの数は１０4 個であり、大きさ
は０．７μｍ×０．８μｍであった。結果を表１に示
す。
【００９４】
【表１】
【００９５】
【発明の効果】前記のように、本発明のような第１導電
層を提供し、配線層形成のためのエッチング段階の途中
に温度が下がってもC.S. Park の方法により第１導電層
を熱処理してもＳｉ残砂が形成されなかった。またＳｉ
残砂が粒子境界に形成されるとしても、本発明による導
電層は容易に吸収する。Ｓｉ原子はＳｉが豊かな層から
Ｓｉ濃度が低い金属層に拡散される。従って、Ｓｉ残砂
の形成が完全に防止される。なお、大きさが１μｍ以下
でアスペクト比が１．０以上である接触口または開口部
を導電物質で完全に埋立てながら微細なＡｌスパイキン
グによる漏泄電流が起きない。
層を提供し、配線層形成のためのエッチング段階の途中
に温度が下がってもC.S. Park の方法により第１導電層
を熱処理してもＳｉ残砂が形成されなかった。またＳｉ
残砂が粒子境界に形成されるとしても、本発明による導
電層は容易に吸収する。Ｓｉ原子はＳｉが豊かな層から
Ｓｉ濃度が低い金属層に拡散される。従って、Ｓｉ残砂
の形成が完全に防止される。なお、大きさが１μｍ以下
でアスペクト比が１．０以上である接触口または開口部
を導電物質で完全に埋立てながら微細なＡｌスパイキン
グによる漏泄電流が起きない。
【００９６】なお、本発明は前記実施例に限定されるも
のではなく、本発明の精神を逸脱しない範囲で種々の改
変をなし得ることはもちろんである。
のではなく、本発明の精神を逸脱しない範囲で種々の改
変をなし得ることはもちろんである。
【図１】従来の技術による配線層形成後半導体基板の表
面上に形成されたＳｉ残砂を示す模式断面図である。
面上に形成されたＳｉ残砂を示す模式断面図である。
【図２】従来の配線層形成方法（米国特許出願第０７／
８２８，４５８号）を示す模式断面図である。
８２８，４５８号）を示す模式断面図である。
【図３】従来の配線層形成方法（米国特許出願第０７／
８２８，４５８号）を示す模式断面図である。
８２８，４５８号）を示す模式断面図である。
【図４】従来の配線層形成方法（米国特許出願第０７／
８２８，４５８号）を示す模式断面図である。
８２８，４５８号）を示す模式断面図である。
【図５】従来の配線層形成方法（米国特許出願第０７／
８２８，４５８号）を示す模式断面図である。
８２８，４５８号）を示す模式断面図である。
【図６】前記図２〜図５の従来方法での配線層形成後発
生する微細な接合スパイキングを示す模式断面図であ
る。
生する微細な接合スパイキングを示す模式断面図であ
る。
【図７】本発明による配線層の実施例を示す模式断面図
である。
である。
【図８】本発明による配線層の実施例を示す模式断面図
である。
である。
【図９】本発明による配線層の実施例を示す模式断面図
である。
である。
【図１０】本発明による配線層の実施例を示す模式断面
図である。
図である。
【図１１】本発明による配線層の実施例を示す模式断面
図である。
図である。
【図１２】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１３】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１４】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１５】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１６】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１７】本発明による配線層形成方法の一実施例を示
す模式断面図である。
す模式断面図である。
【図１８】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図１９】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２０】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２１】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２２】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２３】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２４】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２５】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２６】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２７】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２８】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図２９】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図３０】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
【図３１】本発明による配線層形成方法の他の実施例を
示す模式断面図である。
示す模式断面図である。
８ａ、８ｂ Ｓｉ残砂 ３１、５１、７１、９１、１１１ 半導体基板 ３２、５２、７２、９２、１１２ 絶縁膜 ３３、５３、７３、９３、１１３ 開口部 ３４、５４、７４、９４、１１４ 拡散障壁層 ３５、９６、９７、１１５、１１６ 第１金属層 ３６ 第２金属層 ３７、５７、７６、９５、９６、９７、１１５、１１
６、１１７ 第１導電層 ３８、３９、５８、５９、７９、９９、１１９ 第
２導電層 ４０、６０、８０、１００、１２０ 反射防止膜 ９５ 耐火金属珪化物
層 １１５ 耐火金属層
６、１１７ 第１導電層 ３８、３９、５８、５９、７９、９９、１１９ 第
２導電層 ４０、６０、８０、１００、１２０ 反射防止膜 ９５ 耐火金属珪化物
層 １１５ 耐火金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 鍾浩 大韓民国 京畿道 高陽郡 知道邑 土 堂里 35−４ 百済アパート 502 (56)参考文献 特開 平２−133923（ＪＰ，Ａ) 特開 昭60−5560（ＪＰ，Ａ) 特開 平１−45163（ＪＰ，Ａ) 特開 昭61−280636（ＪＰ，Ａ) 特開 平３−41717（ＪＰ，Ａ) 特開 昭52−109370（ＪＰ，Ａ) 特開 平１−175245（ＪＰ，Ａ) 特開 昭63−84024（ＪＰ，Ａ) 特開 昭63−53949（ＪＰ，Ａ) 特開 平１−243452（ＪＰ，Ａ) 特開 平３−155131（ＪＰ，Ａ)
Claims (39)
- 【請求項１】 半導体基板と、 前記半導体基板に形成され、その下に形成された下部層
の表面の一部を露出させる開口部を有する絶縁膜と、 前記絶縁膜に形成されており前記開口部を完全に埋立
て、後続熱処理段階でＳｉ残砂を生成しない物質からな
る第１導電層、および前記第１導電層の上に形成され平
坦な表面を有する第２導電層から構成され、前記第１導
電層は、Ｓｉ成分を含む第１金属層、および前記第１金
属層の上に形成されＳｉ成分を含まない第２金属層から
構成されている配線層と、 前記第１導電層の下であって前記絶縁膜の表面、前記開
口部の内面および前記下部層の露出された表面上に形成
され、前記下部層と前記第１導電層との間でＳｉが拡散
することを防ぐ拡散障壁層と、 を備える ことを特徴とする半導体装置。 - 【請求項２】 前記開口部は、前記半導体基板の表面ま
で延長され、前記半導体基板の表面の一部を露出させる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１導電層は、０．５重量％以下の
Ｓｉ成分を含む金属で構成されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 前記第２導電層は、Ｓｉ成分を含まない
金属で構成されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項５】 前記拡散障壁層は、遷移金属で構成され
た第１拡散障壁層、および前記第１拡散障壁層の上に形
成され遷移金属化合物で構成された第２拡散障壁層から
構成されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項６】 前記開口部は、上部に段差部が形成され
た接触口であることを特徴とする請求項１記載の半導体
装置。 - 【請求項７】 前記開口部は、テーパ形状の接触口であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項８】 前記開口部は、アスペクト比が約０．１
以上であることを特徴とする請求項１記載の半導体装
置。 - 【請求項９】 半導体基板と、 前記半導体基板に形成され、その下に形成された下部層
の表面の一部を露出させる開口部を有する絶縁膜と、 前記絶縁膜に形成されており前記開口部を完全に埋立
て、後続熱処理段階でＳｉ残砂を生成しない物質からな
る第１導電層、および前記第１導電層の上に形成され平
坦な表面を有する第２導電層から構成され、 前記第１導
電層は、耐火金属珪化物層、および前記耐火金属珪化物
層の上に形成され、Ｓｉ成分を含まない金属および０．
５重量％以下のＳｉ成分を含む金属からなる群から選択
された金属からなる第１金属層から構成されている配線
層と、 前記第１導電層の下であって前記絶縁膜の表面、前記開
口部の内面および前記下部層の露出された表面上に形成
され、前記下部層と前記第１導電層との間でＳｉが拡散
することを防ぐ拡散障壁層と、 を備える ことを特徴とする半導体装置。 - 【請求項１０】 前記第１金属層は、純粋Ａｌ、Ａｌ−
Ｃｕ合金、Ａｌ−Ｔｉ合金および０．５重量％以下のＳ
ｉ成分を含むアルミニウム合金からなる群から選択され
た金属から構成されていることを特徴とする請求項９記
載の半導体装置。 - 【請求項１１】 半導体基板と、 前記半導体基板に形成され、その下に形成された下部層
の表面の一部を露出させる開口部を有する絶縁膜と、 前記絶縁膜に形成されており前記開口部を完全に埋立
て、後続熱処理段階でＳｉ残砂を生成しない物質からな
る第１導電層、および前記第１導電層の上に形成され平
坦な表面を有する第２導電層から構成され、 前記第１導
電層は、耐火金属層、および前記耐火金属の上に形成さ
れたＳｉ成分を含む第１金属層から構成されている配線
層と、 前記第１導電層の下であって前記絶縁膜の表面、前記開
口部の内面および前記下部層の露出された表面上に形成
され、前記下部層と前記第１導電層との間でＳｉが拡散
することを防ぐ拡散障壁層と、 を備える ことを特徴とする半導体装置。 - 【請求項１２】 前記第２導電層は、Ｓｉ成分を含む金
属で構成されていることを特徴とする請求項１１記載の
半導体装置。 - 【請求項１３】 前記第２導電層の上に形成された反射
防止膜をさらに備えることを特徴とする請求項１１記載
の半導体装置。 - 【請求項１４】 前記反射防止膜は、遷移金属化合物で
構成されることを特徴とする請求項１３記載の半導体装
置。 - 【請求項１５】 半導体基板上に絶縁層を形成する段階
と、 前記絶縁層に前記絶縁層の下部層の表面の一部を露出さ
せる開口部を形成する段階と、 前記絶縁層上、前記開口部の内面および前記下部層の露
出された表面上にＳｉの拡散を防止する拡散障壁層を形
成する段階と、 前記拡散障壁層上に後続する熱処理段階でＳｉ残砂を生
成させない第１導電層を形成する段階と、 前記第１導電層を適当な時間の間熱処理し、前記第１導
電層の物質で前記開口部を埋め立てて配線層を形成する
段階とを含み、 前記第１導電層は、連続的にＳｉ成分を含む第１金属を
蒸着して第１金属層を形成し、Ｓｉ成分を含まない第２
金属を蒸着して第２金属層を形成して収得されたもので
ある ことを特徴とする半導体装置の製造方法。 - 【請求項１６】 前記開口部は前記半導体基板の表面ま
で延長されており、前記基板の表面の一部を露出し、 前記第１導電層を形成する段階は前記絶縁膜、前記開口
部の内面および前記半導体基板の露出された表面上に形
成する段階をさらに含むことを特徴とする請求項１５記
載の半導体装置の製造方法。 - 【請求項１７】 前記第１導電層の熱処理段階は、前記
第１金属の融点をＴｍとしたとき０．８Ｔｍ〜１Ｔｍの
温度で１分以上遂行することを特徴とする請求項１５記
載の半導体装置の製造方法。 - 【請求項１８】 前記第１金属はＳｉ成分を含むアルミ
ニウム合金であり、前記第２金属は純粋ＡｌおよびＳｉ
成分を含まないアルミニウム合金からなる群から選択さ
れた金属から構成されていることを特徴とする請求項１
５記載の半導体装置の製造方法。 - 【請求項１９】 前記第１および第２金属は、真空中の
低温で蒸着されたことを特徴とする請求項１５記載の半
導体装置の製造方法。 - 【請求項２０】 前記第１導電層は、連続的に前記拡散
障壁層上にシリコン層を形成し、前記シリコン層上にＳ
ｉ成分を含まない金属を蒸着させ金属層を形成し収得す
ることを特徴とする請求項１５記載の半導体装置の製造
方法。 - 【請求項２１】 前記金属層は、真空中の低温でＳｉ成
分を含まない金属を蒸着させ形成することを特徴とする
請求項２０記載の半導体装置の製造方法。 - 【請求項２２】 前記第１導電層の熱処理段階は、前記
金属の融点をＴｍとしたとき０．８Ｔｍ〜１Ｔｍの温度
で遂行することを特徴とする請求項２０記載の半導体装
置の製造方法。 - 【請求項２３】 前記第１導電層は、Ｓｉ成分の含量が
０．５重量％以下である金属を蒸着させ形成することを
特徴とする請求項１５記載の半導体装置の製造方法。 - 【請求項２４】 前記金属は、真空中の低温で蒸着され
ることを特徴とする請求項２３記載の半導体装置の製造
方法。 - 【請求項２５】 前記第１導電層の熱処理段階は、前記
金属の融点をＴｍとしたとき０．８Ｔｍ〜１Ｔｍの温度
で１分以上遂行することを特徴とする請求項２３記載の
半導体装置の製造方法。 - 【請求項２６】 前記熱処理段階後、前記第１導電層上
に金属を蒸着し、第２導電層を形成する段階をさらに含
むことを特徴とする請求項１５記載の半導体装置の製造
方法。 - 【請求項２７】 前記第２導電層は、Ｓｉ成分を含まな
い金属を蒸着して形成することを特徴とする請求項２６
記載の半導体装置の製造方法。 - 【請求項２８】 前記金属は、３５０℃以下の温度で蒸
着されることを特徴とする請求項２７記載の半導体装置
の製造方法。 - 【請求項２９】 前記第２導電層を熱処理し、前記第２
導電層の表面を平坦化する工程をさらに含むことを特徴
とする請求項２６記載の半導体装置の製造方法。 - 【請求項３０】 前記第２導電層の熱処理段階は、前記
金属の融点をＴｍとしたとき０．８Ｔｍ〜１Ｔｍの温度
で１分以上遂行することを特徴とする請求項２９記載の
半導体装置の製造方法。 - 【請求項３１】 前記拡散障壁層形成段階は、前記絶縁
膜、前記開口部の内面および前記下部層の露出された表
面上に遷移金属で構成された第１障壁層を形成する段階
と、 前記第１障壁層上に遷移金属化合物で構成された第２障
壁層を形成する段階と、 前記拡散障壁層を窒素またはアンモニア雰囲気で約３０
〜６０分間、４５０〜５００℃の温度で熱処理する段階
とを含むことを特徴とする請求項１５記載の半導体装置
の製造方法。 - 【請求項３２】 前記第１導電層形成および熱処理の段
階は、真空中で、真空を壊さず遂行することを特徴とす
る請求項１５記載の半導体装置の製造方法。 - 【請求項３３】 前記第１導電層形成および熱処理の段
階は、不活性雰囲気で遂行することを特徴とする請求項
１５記載の半導体装置の製造方法。 - 【請求項３４】 前記第１導電層形成および熱処理の段
階は、還元性ガス雰囲気で遂行することを特徴とする請
求項１５記載の半導体装置の製造方法。 - 【請求項３５】 半導体基板上に絶縁層を形成する段階
と、 前記絶縁層に前記絶縁層の下部層の表面の一部を露出さ
せる開口部を形成する段階と、 前記絶縁層上、前記開口部の内面および前記下部層の露
出された表面上にＳｉの拡散を防止する拡散障壁層を形
成する段階と、 前記拡散障壁層上に後続する熱処理段階でＳｉ残砂を生
成させない第１導電層を形成する段階と、 前記第１導電層を適当な時間の間熱処理し、前記第１導
電層の物質で前記開口部を埋め立てて配線層を形成する
段階とを含み、 前記第１導電層は、連続的に前記拡散障壁層上に耐火金
属珪化物層を形成し、前記耐火金属珪化物層上に第１金
属層を形成し収得することを特徴とする半導体装置の製
造方法。 - 【請求項３６】 前記第１金属層は純粋Ａｌ、Ａｌ−Ｃ
ｕ合金、Ａｌ−Ｔｉ合金、Ｓｉ成分が０．５％以下であ
るアルミニウム合金からなる群から選択された金属から
構成されていることを特徴とする請求項３５記載の半導
体装置の製造方法。 - 【請求項３７】 半導体基板上に絶縁層を形成する段階
と、 前記絶縁層に前記絶縁層の下部層の表面の一部を露出さ
せる開口部を形成する段階と、 前記絶縁層上、前記開口部の内面および前記下部層の露
出された表面上にＳｉの拡散を防止する拡散障壁層を形
成する段階と、 前記拡散障壁層上に後続する熱処理段階でＳｉ残砂を生
成させない第１導電層を形成する段階と、 前記第１導電層を適当な時間の間熱処理し、前記第１導
電層の物質で前記開口部を埋め立てて配線層を形成する
段階とを含み、 前記第１導電層は、連続的に前記拡散障壁層上に耐火金
属層を形成し、前記耐火金属層上にＳｉ成分を含む第１
金属層を形成することにより収得することを特徴とする
半導体装置の製造方法。 - 【請求項３８】 前記熱処理段階後にＳｉ成分を含む金
属を蒸着し第２導電層を形成することを特徴とする請求
項３７記載の半導体装置の製造方法。 - 【請求項３９】 前記第２導電層上に反射防止膜を形成
する段階を含むことを特徴とする請求項３８記載の半導
体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910011543 | 1991-07-08 | ||
| KR1991P11543 | 1991-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190549A JPH05190549A (ja) | 1993-07-30 |
| JP3006735B2 true JP3006735B2 (ja) | 2000-02-07 |
Family
ID=19316918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4181359A Expired - Fee Related JP3006735B2 (ja) | 1991-07-08 | 1992-07-08 | 半導体装置およびその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US5355020A (ja) |
| JP (1) | JP3006735B2 (ja) |
| KR (1) | KR960006340B1 (ja) |
| CN (1) | CN1031436C (ja) |
| DE (1) | DE4222142B4 (ja) |
| FR (1) | FR2679069B1 (ja) |
| GB (1) | GB2257564B (ja) |
| IT (1) | IT1255411B (ja) |
| TW (1) | TW520072U (ja) |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| JPH07135188A (ja) * | 1993-11-11 | 1995-05-23 | Toshiba Corp | 半導体装置の製造方法 |
| EP0697723A3 (en) * | 1994-08-15 | 1997-04-16 | Ibm | Method of metallizing an insulating layer |
| US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| US5625233A (en) * | 1995-01-13 | 1997-04-29 | Ibm Corporation | Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide |
| EP0793268A3 (en) * | 1995-05-23 | 1999-03-03 | Texas Instruments Incorporated | Process for filling a cavity in a semiconductor device |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| KR100270593B1 (ko) * | 1996-06-11 | 2000-12-01 | 포만 제프리 엘 | 부분 중첩 상호 접속 구조 및 그 제조 방법 |
| JPH1027797A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | Ａｌ／Ｔｉ積層配線およびその形成方法 |
| US5691250A (en) * | 1996-08-29 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of forming a metal contact to a novel polysilicon contact extension |
| US5994218A (en) * | 1996-09-30 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of forming electrical connections for a semiconductor device |
| JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
| US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
| US6143645A (en) * | 1997-02-03 | 2000-11-07 | Texas Instruments Incorporated | Reduced temperature contact/via filling |
| US6593657B1 (en) * | 1997-03-03 | 2003-07-15 | Micron Technology, Inc. | Contact integration article |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| US5895267A (en) * | 1997-07-09 | 1999-04-20 | Lsi Logic Corporation | Method to obtain a low resistivity and conformity chemical vapor deposition titanium film |
| US5960315A (en) * | 1997-07-10 | 1999-09-28 | International Business Machines Corporation | Tapered via using sidewall spacer reflow |
| JP3279234B2 (ja) * | 1997-10-27 | 2002-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| US6605531B1 (en) * | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US6177348B1 (en) * | 1998-01-20 | 2001-01-23 | International Business Machines Corporation | Low temperature via fill using liquid phase transport |
| US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
| US6284316B1 (en) | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| US5994219A (en) * | 1998-06-04 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Add one process step to control the SI distribution of Alsicu to improved metal residue process window |
| US6289496B1 (en) * | 1998-06-29 | 2001-09-11 | Xilinx, Inc. | Placement of input-output design objects into a programmable gate array supporting multiple voltage standards |
| US6625795B1 (en) | 1998-06-29 | 2003-09-23 | Xilinx, Inc. | Method and apparatus for placement of input-output design objects into a programmable gate array |
| US6124205A (en) * | 1998-09-03 | 2000-09-26 | Micron Technology, Inc. | Contact/via force fill process |
| US6949464B1 (en) * | 1998-09-03 | 2005-09-27 | Micron Technology, Inc. | Contact/via force fill techniques |
| US6417094B1 (en) * | 1998-12-31 | 2002-07-09 | Newport Fab, Llc | Dual-damascene interconnect structures and methods of fabricating same |
| TW483152B (en) * | 1999-07-01 | 2002-04-11 | Ibm | Improved methods of forming the buried strap and its quantum barrier in deep trench cell capacitors |
| US6221767B1 (en) * | 1999-10-28 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating a silicide landing pad |
| US6245656B1 (en) | 1999-11-08 | 2001-06-12 | Vanguard International Semiconductor Corporation | Method for producing multi-level contacts |
| US6413863B1 (en) | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
| US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
| US6373135B1 (en) * | 2000-09-14 | 2002-04-16 | Infineon Technologies Ag | Semiconductor structure and method of fabrication |
| US6468908B1 (en) | 2001-07-09 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Al-Cu alloy sputtering method with post-metal quench |
| US6531388B2 (en) * | 2001-07-26 | 2003-03-11 | Samsung Electronics Co., Ltd. | Method of forming an aluminum film for use in manufacturing a semiconductor device |
| JP2005086118A (ja) * | 2003-09-11 | 2005-03-31 | Renesas Technology Corp | 半導体装置 |
| CN100346454C (zh) * | 2004-04-22 | 2007-10-31 | 复旦大学 | 一种硅基器件的金属化接触层结构的制备方法 |
| DE102004048219A1 (de) * | 2004-09-30 | 2006-04-06 | Basf Ag | Kontaktierung thermoelektrischer Materialien |
| KR100784106B1 (ko) * | 2006-09-08 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US8159035B2 (en) * | 2007-07-09 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gates of PMOS devices having high work functions |
| US9214352B2 (en) | 2010-02-11 | 2015-12-15 | Cree, Inc. | Ohmic contact to semiconductor device |
| US8563372B2 (en) * | 2010-02-11 | 2013-10-22 | Cree, Inc. | Methods of forming contact structures including alternating metal and silicon layers and related devices |
| US9548206B2 (en) | 2010-02-11 | 2017-01-17 | Cree, Inc. | Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features |
| WO2012037538A2 (en) | 2010-09-18 | 2012-03-22 | Fairchild Semiconductor Corporation | Micromachined monolithic 6-axis inertial sensor |
| US8813564B2 (en) | 2010-09-18 | 2014-08-26 | Fairchild Semiconductor Corporation | MEMS multi-axis gyroscope with central suspension and gimbal structure |
| US9455354B2 (en) | 2010-09-18 | 2016-09-27 | Fairchild Semiconductor Corporation | Micromachined 3-axis accelerometer with a single proof-mass |
| EP2616389B1 (en) | 2010-09-18 | 2017-04-05 | Fairchild Semiconductor Corporation | Multi-die mems package |
| DE112011103124T5 (de) | 2010-09-18 | 2013-12-19 | Fairchild Semiconductor Corporation | Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen |
| EP2616388A4 (en) | 2010-09-18 | 2014-08-13 | Fairchild Semiconductor | SEALED PACKAGING FOR MICROELECTROMECHANICAL SYSTEMS |
| KR101332701B1 (ko) | 2010-09-20 | 2013-11-25 | 페어차일드 세미컨덕터 코포레이션 | 기준 커패시터를 포함하는 미소 전자기계 압력 센서 |
| US9670574B2 (en) | 2011-02-16 | 2017-06-06 | Spts Technologies Limited | Methods of depositing aluminium layers |
| GB201102673D0 (en) * | 2011-02-16 | 2011-03-30 | Spp Process Technology Systems Uk Ltd | Methods of depositing aluminium layers |
| CN102956499A (zh) * | 2011-08-23 | 2013-03-06 | 广东中显科技有限公司 | 多晶硅薄膜的制备方法 |
| US9488693B2 (en) | 2012-04-04 | 2016-11-08 | Fairchild Semiconductor Corporation | Self test of MEMS accelerometer with ASICS integrated capacitors |
| EP2647952B1 (en) | 2012-04-05 | 2017-11-15 | Fairchild Semiconductor Corporation | Mems device automatic-gain control loop for mechanical amplitude drive |
| EP2647955B8 (en) | 2012-04-05 | 2018-12-19 | Fairchild Semiconductor Corporation | MEMS device quadrature phase shift cancellation |
| KR102058489B1 (ko) | 2012-04-05 | 2019-12-23 | 페어차일드 세미컨덕터 코포레이션 | 멤스 장치 프론트 엔드 전하 증폭기 |
| US9625272B2 (en) | 2012-04-12 | 2017-04-18 | Fairchild Semiconductor Corporation | MEMS quadrature cancellation and signal demodulation |
| DE102013014881B4 (de) | 2012-09-12 | 2023-05-04 | Fairchild Semiconductor Corporation | Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien |
| TWI514628B (zh) * | 2013-10-24 | 2015-12-21 | Lextar Electronics Corp | 電極結構與具有電極結構的發光二極體結構 |
| KR20150057148A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 반도체 장치 |
| CN104253088B (zh) * | 2014-04-23 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 防止铝尖楔的成膜工艺方法 |
| CN112301317B (zh) * | 2020-10-30 | 2021-05-18 | 连云港恒顺工业科技有限公司 | 爪式真空泵转子表面处理工艺 |
| CN114973952A (zh) * | 2022-05-26 | 2022-08-30 | 华为技术有限公司 | 支撑组件及其制备方法、显示屏组件、电子设备 |
| JP2025040607A (ja) * | 2023-09-12 | 2025-03-25 | Tdk株式会社 | 電子部品 |
Family Cites Families (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1157581A (en) * | 1915-02-12 | 1915-10-19 | August F Raldeano | Fortune-telling device. |
| JPS52109370A (en) * | 1976-03-10 | 1977-09-13 | Nec Corp | Semiconductor device |
| DE2649773A1 (de) * | 1976-10-29 | 1978-05-11 | Bosch Gmbh Robert | Halbleiteranordnung |
| JPS56105660A (en) * | 1980-01-28 | 1981-08-22 | Nec Corp | Semiconductor device |
| JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
| JPS592352A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体装置の製造方法 |
| US4520554A (en) * | 1983-02-10 | 1985-06-04 | Rca Corporation | Method of making a multi-level metallization structure for semiconductor device |
| JPS59154040A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS605560A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | 半導体装置 |
| DE3326142A1 (de) * | 1983-07-20 | 1985-01-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene |
| JPS6063926A (ja) * | 1983-08-31 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6068614A (ja) * | 1983-09-26 | 1985-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
| US4720908A (en) * | 1984-07-11 | 1988-01-26 | Texas Instruments Incorporated | Process for making contacts and interconnects for holes having vertical sidewalls |
| DE3663871D1 (en) * | 1985-04-11 | 1989-07-13 | Siemens Ag | Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier |
| JPS61280636A (ja) * | 1985-06-05 | 1986-12-11 | Nec Corp | 半導体装置の製造方法 |
| US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
| JPS6353949A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 金属配線の形成方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6399546A (ja) * | 1986-10-16 | 1988-04-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63162854A (ja) * | 1986-12-25 | 1988-07-06 | Fujitsu Ltd | 金属膜形成方法 |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| JPH0622235B2 (ja) * | 1987-05-21 | 1994-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS6445163A (en) * | 1987-08-14 | 1989-02-17 | Seiko Epson Corp | Semiconductor device |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
| JPH01175245A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH01243452A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2695185B2 (ja) * | 1988-05-02 | 1997-12-24 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| JPH0268926A (ja) * | 1988-09-02 | 1990-03-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| DE3830720A1 (de) * | 1988-09-09 | 1990-03-22 | Philips Nv | Verfahren zum herstellen von halbleiterbauelementen |
| US5260604A (en) * | 1988-09-27 | 1993-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved immunity to contact and conductor defects |
| JPH02159065A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | コンタクト電極の形成方法 |
| JPH02181919A (ja) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US4997518A (en) * | 1989-03-31 | 1991-03-05 | Oki Electric Industry Co., Ltd. | Method for forming an electrode layer by a laser flow technique |
| JPH0316130A (ja) * | 1989-03-31 | 1991-01-24 | Oki Electric Ind Co Ltd | レーザフロー技術を用いた電極配線の形成方法 |
| US4992152A (en) * | 1989-04-20 | 1991-02-12 | Eastman Kodak Company | Reducing hillocking in aluminum layers formed on substrates |
| JPH02310919A (ja) * | 1989-05-25 | 1990-12-26 | Yamaha Corp | 半導体装置における配線形成方法 |
| US5019533A (en) * | 1989-05-26 | 1991-05-28 | The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration | Thermal treatment of silicon integrated circuit chips to prevent and heal voids in aluminum metallization |
| JPH0341717A (ja) * | 1989-07-07 | 1991-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH03114224A (ja) * | 1989-09-27 | 1991-05-15 | Seiko Instr Inc | 電極の形成方法 |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| JPH03155131A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US4999160A (en) * | 1989-12-04 | 1991-03-12 | Micron Technology, Inc. | Aluminum alloy containing copper, silicon and titanium for VLSI devices |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| EP0533254A3 (en) * | 1991-09-19 | 1993-06-23 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
-
1992
- 1992-07-01 TW TW089202828U patent/TW520072U/zh not_active IP Right Cessation
- 1992-07-06 DE DE4222142A patent/DE4222142B4/de not_active Expired - Lifetime
- 1992-07-07 CN CN92105500A patent/CN1031436C/zh not_active Expired - Lifetime
- 1992-07-07 FR FR9208365A patent/FR2679069B1/fr not_active Expired - Lifetime
- 1992-07-07 IT ITMI921651A patent/IT1255411B/it active IP Right Grant
- 1992-07-07 KR KR1019920012082A patent/KR960006340B1/ko not_active IP Right Cessation
- 1992-07-08 US US07/910,894 patent/US5355020A/en not_active Expired - Lifetime
- 1992-07-08 JP JP4181359A patent/JP3006735B2/ja not_active Expired - Fee Related
- 1992-07-08 GB GB9214440A patent/GB2257564B/en not_active Expired - Lifetime
-
1996
- 1996-09-03 US US08/697,880 patent/US5843842A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9214440D0 (en) | 1992-08-19 |
| DE4222142B4 (de) | 2006-08-03 |
| US5355020A (en) | 1994-10-11 |
| GB2257564B (en) | 1995-06-28 |
| DE4222142A1 (de) | 1993-01-21 |
| FR2679069A1 (fr) | 1993-01-15 |
| ITMI921651A0 (it) | 1992-07-07 |
| JPH05190549A (ja) | 1993-07-30 |
| CN1031436C (zh) | 1996-03-27 |
| GB2257564A (en) | 1993-01-13 |
| FR2679069B1 (fr) | 1994-02-11 |
| TW520072U (en) | 2003-02-01 |
| IT1255411B (it) | 1995-10-31 |
| ITMI921651A1 (it) | 1994-01-07 |
| CN1068444A (zh) | 1993-01-27 |
| KR960006340B1 (ko) | 1996-05-13 |
| KR930003257A (ko) | 1993-02-24 |
| US5843842A (en) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| KR970001883B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5552341A (en) | Semiconductor device and method for manufacturing the same | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US4782380A (en) | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPH08148560A (ja) | 半導体装置の配線構造及びその製造方法 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JP3201321B2 (ja) | 配線用アルミニウム膜の形成方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2946978B2 (ja) | 配線形成方法 | |
| JPH0963992A (ja) | 金属層形成方法及び配線形成方法 | |
| CN1032285C (zh) | 制造半导体器件的方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH06216261A (ja) | 半導体装置の接続孔及びその形成方法 | |
| JPH05152244A (ja) | 配線形成方法及び半導体装置 | |
| JPH0964173A (ja) | 配線形成層の製造方法 | |
| JP2001093904A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |