JPH02181919A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02181919A JPH02181919A JP247789A JP247789A JPH02181919A JP H02181919 A JPH02181919 A JP H02181919A JP 247789 A JP247789 A JP 247789A JP 247789 A JP247789 A JP 247789A JP H02181919 A JPH02181919 A JP H02181919A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- thickness
- prevent
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は半導体装置の配線の製造方法に関する。
［従来の技術］
半導体装置の微細化に伴って、コンタクト部へのＳｉの
析出のため、コンタクト抵抗が増大するという課題があ
る。これを解決する手段として従来の技術では、配線金
属とＳｔ基板との間にチタン（以下Ｔｉと称する）及び
窒化チタン（以下ＴｉＮと称する）をはさみ、その後ア
ルゴンや窒素の不活性ガス中で高速熱処理することによ
り、例＾ばアルミニウム（以下へ２と称する）等の配線
金属がＳｉ基板中へ拡散するのを防止している。
析出のため、コンタクト抵抗が増大するという課題があ
る。これを解決する手段として従来の技術では、配線金
属とＳｔ基板との間にチタン（以下Ｔｉと称する）及び
窒化チタン（以下ＴｉＮと称する）をはさみ、その後ア
ルゴンや窒素の不活性ガス中で高速熱処理することによ
り、例＾ばアルミニウム（以下へ２と称する）等の配線
金属がＳｉ基板中へ拡散するのを防止している。
〔発明が解決しようとする課題１
しかし、前述の従来技術では、同一半導体基板上に高抵
抗多結晶Ｓｉが形成されている場合、上記の熱処理でこ
の多結晶Ｓｉの抵抗が下がってしまう、従って、従来の
製造方法をスタティックＲＡＭなどの高抵抗多結晶Ｓｉ
を有するデバイスへ応用すると、消費電流が多くなると
いう課題を有する。上記の熱処理後、水素を含む雰囲気
中で熱処理してもよいが、工程数の増加となり、コスト
が増大する。
抗多結晶Ｓｉが形成されている場合、上記の熱処理でこ
の多結晶Ｓｉの抵抗が下がってしまう、従って、従来の
製造方法をスタティックＲＡＭなどの高抵抗多結晶Ｓｉ
を有するデバイスへ応用すると、消費電流が多くなると
いう課題を有する。上記の熱処理後、水素を含む雰囲気
中で熱処理してもよいが、工程数の増加となり、コスト
が増大する。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、ＡｇのＳｉ基板中への拡散を防止
し、工程数も増加させずになおかつ高抵抗多結晶Ｓｉの
抵抗を低下させない、高品質で低コストの半導体装置を
提供するところにある。
目的とするところは、ＡｇのＳｉ基板中への拡散を防止
し、工程数も増加させずになおかつ高抵抗多結晶Ｓｉの
抵抗を低下させない、高品質で低コストの半導体装置を
提供するところにある。
〔課題を解決するための手段１
本発明の半導体装置は。
ａ、半導体基板上に形成した絶縁膜に開孔部を設ける工
程と、 ｂ、該絶縁膜上と該開孔部上とに、チタン及び窒化チタ
ン、または、チタン及び窒化タングステンを被着する工
程と、 Ｃ９該窒化チタンまたは窒化タングステンをアルゴンと
水素の混合ガス雰囲気中で高速熱処理する工程とを含む
ことを特徴とする。
程と、 ｂ、該絶縁膜上と該開孔部上とに、チタン及び窒化チタ
ン、または、チタン及び窒化タングステンを被着する工
程と、 Ｃ９該窒化チタンまたは窒化タングステンをアルゴンと
水素の混合ガス雰囲気中で高速熱処理する工程とを含む
ことを特徴とする。
〔実 施 例］
本発明の一実施例を第１図の製造工程図に沿って説明す
る。
る。
まず、Ｓｉ基板１０１上に形成した絶縁膜１０２に開孔
部を設ける。その際、開孔部の位置の半導体基板上には
拡散層１０３が形成されている。
部を設ける。その際、開孔部の位置の半導体基板上には
拡散層１０３が形成されている。
本実施例ではＮ°拡散層として説明する。その後Ｔｉ金
属１０４をスパッタ法により形成した。Ｔ１の膜厚は２
００Å以下がＡｇの拡散を防止するのに最適だが、あま
り膜厚が薄くても膜厚バラツキが大きくなって安定した
生産が行なえないので、１００〜２００人が適当である
。（第１図ａ） 次に上記Ｔｉ膜上に真空を破らず同一装置内でＴｉＮ１
０５を反応性スパッタ法により形成した。この方法では
純Ｔｉターゲットを、窒素ガス雰囲気中でスパックして
ＴｉＮを形成する。具体的には、電力６ＫＷ、アルゴン
と窒素のガスの全圧６ｍＴｏｒｒ、窒素の分圧６０％、
基板加熱温度３００℃にてスパッタした。ＴｉＮの膜厚
はあまり薄いとＡｇの拡散が防止できず、厚すぎると配
線の段差が大きくなって、後工程の絶縁膜のカバレッジ
が悪くなる。従って本実施例ではＴｉＮ１０５の膜厚は
１０００人としたが、上記の条件を満たすには、５００
〜１５００人が適当である。
属１０４をスパッタ法により形成した。Ｔ１の膜厚は２
００Å以下がＡｇの拡散を防止するのに最適だが、あま
り膜厚が薄くても膜厚バラツキが大きくなって安定した
生産が行なえないので、１００〜２００人が適当である
。（第１図ａ） 次に上記Ｔｉ膜上に真空を破らず同一装置内でＴｉＮ１
０５を反応性スパッタ法により形成した。この方法では
純Ｔｉターゲットを、窒素ガス雰囲気中でスパックして
ＴｉＮを形成する。具体的には、電力６ＫＷ、アルゴン
と窒素のガスの全圧６ｍＴｏｒｒ、窒素の分圧６０％、
基板加熱温度３００℃にてスパッタした。ＴｉＮの膜厚
はあまり薄いとＡｇの拡散が防止できず、厚すぎると配
線の段差が大きくなって、後工程の絶縁膜のカバレッジ
が悪くなる。従って本実施例ではＴｉＮ１０５の膜厚は
１０００人としたが、上記の条件を満たすには、５００
〜１５００人が適当である。
上記ＴｉＮ１０５を？ＬＩ後アルゴンと水素の混合ガス
雰囲気１０６中で高速熱処理する（第１図（ｂ））、本
実施例では、ハロゲンランプアニル炉を用いて７５０℃
の温度で、水素の含有量３％の雰囲気中でアニールした
。温度は、低すぎるとアニールしたＴｉＮ１０５がＡｇ
配線の拡散を防止する能力が足りなくなるので、６００
℃以上は必要である。また、アルゴンのかわりに窒素を
用いるとＴｉＮ１０５の下のＴｉ１０４の窒化が進むの
で、コンタクト抵抗が不安定になり、増大する。従って
、雰囲気ガスとしてはアルゴンと水素が適当である。ま
た、このアニールの際、水素が同一基板上の高抵抗多結
晶Ｓｉの中へはいり、その抵抗を増大させる。従って半
導体装置全体の消費電流を低く抑えることが可能になる
。アニルの時間は長すぎると拡散層が広がりすぎてトラ
ンジスタが不良となるため、３０秒以下が適当である。
雰囲気１０６中で高速熱処理する（第１図（ｂ））、本
実施例では、ハロゲンランプアニル炉を用いて７５０℃
の温度で、水素の含有量３％の雰囲気中でアニールした
。温度は、低すぎるとアニールしたＴｉＮ１０５がＡｇ
配線の拡散を防止する能力が足りなくなるので、６００
℃以上は必要である。また、アルゴンのかわりに窒素を
用いるとＴｉＮ１０５の下のＴｉ１０４の窒化が進むの
で、コンタクト抵抗が不安定になり、増大する。従って
、雰囲気ガスとしてはアルゴンと水素が適当である。ま
た、このアニールの際、水素が同一基板上の高抵抗多結
晶Ｓｉの中へはいり、その抵抗を増大させる。従って半
導体装置全体の消費電流を低く抑えることが可能になる
。アニルの時間は長すぎると拡散層が広がりすぎてトラ
ンジスタが不良となるため、３０秒以下が適当である。
上記ＴｉＮ１０５上にＡ２合金１０７を形成する１本実
施例ではＡｇ−０，５％Ｃｕ合金をスパック法で、膜厚
１μｍ被着した。（第１図Ｃ）本実施例では通常のスパ
ッタ法によりＡＱ−Ｃｕ合金を形成したが、最近よく用
いられるバイアススパッタ法を用いて形成してもよい。
施例ではＡｇ−０，５％Ｃｕ合金をスパック法で、膜厚
１μｍ被着した。（第１図Ｃ）本実施例では通常のスパ
ッタ法によりＡＱ−Ｃｕ合金を形成したが、最近よく用
いられるバイアススパッタ法を用いて形成してもよい。
また、へε合金のｆ！類をＳｉ等の含まれる別の１重類
のものを用いても同等の効果を得る。
のものを用いても同等の効果を得る。
上記実施例に基づいて作製した半導体装置について、Ｎ
”−Ｐ−の接合リーク電流を１９１１足して、その分布
を調べた結果が第２図（ａ）である。パターンはＮ”−
Ｐ−の接合とＡｇ、配線との連鎖で、コンタクトの数は
１００ＯＯＳである。Ａｊ２配線に＋５Ｖ印加し、Ｐ−
基板との間に流れた電流を測定した。第２図（ｂ）は従
来技術による半導体装置の上記測定結果で、ＴｉとＴｉ
Ｎをスパッタ後、そのまま同一スパッタ装置内で連続し
てＡｊ２−０．５％Ｃｕを通常の方法でスパッタしたも
のの結果である。第２図（ａ）、（ｂ）共に、ＴｉＮの
膜厚は１０００人、上層Ａｊ２−Ｃｕ合金の膜厚は１μ
ｍである。また、共に配線層をフォトリングラフィ法に
よりパターニング後、４５０°Ｃ１１時間の熱処理を加
えた。第２図（ａ）、（ｂ）から明らかなように、従来
技術によるものは、熱処理後接合リーク電流が増大して
いるものが５０％以上あるが、本発明の一実施例による
ものは接合リークを起こしているものが一つもない、Ｔ
ｉＮをアルゴンと水素の混合雰囲気中で高速熱処理する
ことにより緻密になり、Ａｆｆがその中を拡散しに（く
なる。
”−Ｐ−の接合リーク電流を１９１１足して、その分布
を調べた結果が第２図（ａ）である。パターンはＮ”−
Ｐ−の接合とＡｇ、配線との連鎖で、コンタクトの数は
１００ＯＯＳである。Ａｊ２配線に＋５Ｖ印加し、Ｐ−
基板との間に流れた電流を測定した。第２図（ｂ）は従
来技術による半導体装置の上記測定結果で、ＴｉとＴｉ
Ｎをスパッタ後、そのまま同一スパッタ装置内で連続し
てＡｊ２−０．５％Ｃｕを通常の方法でスパッタしたも
のの結果である。第２図（ａ）、（ｂ）共に、ＴｉＮの
膜厚は１０００人、上層Ａｊ２−Ｃｕ合金の膜厚は１μ
ｍである。また、共に配線層をフォトリングラフィ法に
よりパターニング後、４５０°Ｃ１１時間の熱処理を加
えた。第２図（ａ）、（ｂ）から明らかなように、従来
技術によるものは、熱処理後接合リーク電流が増大して
いるものが５０％以上あるが、本発明の一実施例による
ものは接合リークを起こしているものが一つもない、Ｔ
ｉＮをアルゴンと水素の混合雰囲気中で高速熱処理する
ことにより緻密になり、Ａｆｆがその中を拡散しに（く
なる。
第２図（ｂ）の従来技術でＴｉとＴｉＮをスパッタ後、
アルゴン、窒素などの不活性ガス雰囲気中でハロゲンラ
ンプでアニールし、その後Ａ２合金をスパッタしたもの
は、第２図（ａ）のような良好な接合リーク電流分布を
示す、ところがこの際、同一基板上の高抵抗多結晶Ｓｉ
の抵抗は１個当たり１００ＧΩ以下になってしまい、通
常の抵抗の１０分の１以下になる。従って、例えばスタ
ティックＲＡＭの消費電流はこれにより一桁以上増大し
てしまい特性が安定しない。
アルゴン、窒素などの不活性ガス雰囲気中でハロゲンラ
ンプでアニールし、その後Ａ２合金をスパッタしたもの
は、第２図（ａ）のような良好な接合リーク電流分布を
示す、ところがこの際、同一基板上の高抵抗多結晶Ｓｉ
の抵抗は１個当たり１００ＧΩ以下になってしまい、通
常の抵抗の１０分の１以下になる。従って、例えばスタ
ティックＲＡＭの消費電流はこれにより一桁以上増大し
てしまい特性が安定しない。
一方、本発明の上記一実施例による半導体装置は、Ｔｉ
Ｎの高速熱処理の際、その雰囲気中に水素が含まれてい
るため、高抵抗多結晶Ｓｉの抵抗は熱処理後も１００Ｏ
ＧΩ以上に保たれる。その結果、半導体装置全体の消費
電流は低（抑えられ、特性が安定する。
Ｎの高速熱処理の際、その雰囲気中に水素が含まれてい
るため、高抵抗多結晶Ｓｉの抵抗は熱処理後も１００Ｏ
ＧΩ以上に保たれる。その結果、半導体装置全体の消費
電流は低（抑えられ、特性が安定する。
（発明の効果〕
以上述べたように本発明によれば、微細化された半導体
装置において、接合リークが起こりに（い安定したコン
タクトが得られると共に、同一基板上の高抵抗多結晶Ｓ
ｉの抵抗を高く保ち、半導体装置全体の消費電流を低（
抑えることが可能になる。
装置において、接合リークが起こりに（い安定したコン
タクトが得られると共に、同一基板上の高抵抗多結晶Ｓ
ｉの抵抗を高く保ち、半導体装置全体の消費電流を低（
抑えることが可能になる。
第１図（ａ）〜（ｃ）は本発明の一実施例を示す半導体
装置の製造工程断面図。 第２図（ａ）は、本発明による半導体装置の接合リーク
電流分布を表わした図。 第２図（ｂ）は、従来技術による半導体装置の接合リー
ク電流分布を表わした図。 １０１ ・ １０４ ・ １０５ ・ １０６ ・ １０７ ・ Ｓｉ基板 絶縁膜 拡散層 Ｔｉ金属膜 ＴｉＮ膜 アルゴンと水素の混合ガス雰囲気 Ａジ合金 及を口（ａ）
装置の製造工程断面図。 第２図（ａ）は、本発明による半導体装置の接合リーク
電流分布を表わした図。 第２図（ｂ）は、従来技術による半導体装置の接合リー
ク電流分布を表わした図。 １０１ ・ １０４ ・ １０５ ・ １０６ ・ １０７ ・ Ｓｉ基板 絶縁膜 拡散層 Ｔｉ金属膜 ＴｉＮ膜 アルゴンと水素の混合ガス雰囲気 Ａジ合金 及を口（ａ）
Claims (1)
- 【特許請求の範囲】 （ａ）半導体基板上に形成した絶縁膜に開孔部を設ける
工程と、 （ｂ）該絶縁膜上と該開孔部上とにチタン及び窒化チタ
ン、またはチタン及び窒化タングステンを被着する工程
と、 （ｃ）該窒化チタンまたは該窒化タングステンをアルゴ
ンと水素の混合ガス雰囲気中で高速熱処理する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247789A JPH02181919A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP247789A JPH02181919A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181919A true JPH02181919A (ja) | 1990-07-16 |
Family
ID=11530421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP247789A Pending JPH02181919A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181919A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320024A (ja) * | 1991-03-20 | 1992-11-10 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JPH08186084A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
| JP2003151917A (ja) * | 2001-11-09 | 2003-05-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100525903B1 (ko) * | 1998-06-05 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| DE4222142B4 (de) * | 1991-07-08 | 2006-08-03 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Verdrahtungsschicht und Verfahren zu dessen Herstellung |
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
-
1989
- 1989-01-09 JP JP247789A patent/JPH02181919A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320024A (ja) * | 1991-03-20 | 1992-11-10 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| DE4222142B4 (de) * | 1991-07-08 | 2006-08-03 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Verdrahtungsschicht und Verfahren zu dessen Herstellung |
| JPH08186084A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
| KR100525903B1 (ko) * | 1998-06-05 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2003151917A (ja) * | 2001-11-09 | 2003-05-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7312515B2 (en) | 2003-06-11 | 2007-12-25 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7718502B2 (en) | 2003-06-11 | 2010-05-18 | Ricoh Company, Ltd. | Semiconductor apparatus including a thin-metal-film resistor element and a method of manufacturing the same |
| US7358592B2 (en) | 2004-03-02 | 2008-04-15 | Ricoh Company, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0501561A1 (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| US5236869A (en) | Method of producing semiconductor device | |
| JPH02181919A (ja) | 半導体装置の製造方法 | |
| JP3401757B2 (ja) | 半導体チップ上に低応力ポリサイド導体を形成する方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US6403458B2 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JPH08162531A (ja) | 配線形成方法 | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JPS61274345A (ja) | 半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPS6079721A (ja) | 半導体構造体の形成方法 | |
| JPH0268926A (ja) | 半導体装置の製造方法 | |
| KR100256238B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH0810693B2 (ja) | 半導体装置の製造方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JPH1083973A (ja) | 半導体装置のコンタクト形成方法 | |
| KR0140639B1 (ko) | 구리실리사이드 형성방법 | |
| JPH09213790A (ja) | 配線バリア層の形成方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPS63133622A (ja) | 半導体装置の製造方法 | |
| KR930003272B1 (ko) | 초박막 트랜지스터의 제조방법 |