CN104253088A - 防止铝尖楔的成膜工艺方法 - Google Patents
防止铝尖楔的成膜工艺方法 Download PDFInfo
- Publication number
- CN104253088A CN104253088A CN201410165264.2A CN201410165264A CN104253088A CN 104253088 A CN104253088 A CN 104253088A CN 201410165264 A CN201410165264 A CN 201410165264A CN 104253088 A CN104253088 A CN 104253088A
- Authority
- CN
- China
- Prior art keywords
- silicon
- film
- etching
- aluminium
- aluminium copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种防止铝尖楔的成膜工艺方法，包括步骤：(1)在硅片上，进行硅接触通孔刻蚀；(2)在硅片表面、硅接触通孔的侧壁和底部，形成第一铝硅铜膜，并将硅片冷却至室温；(3)对第一铝硅铜膜进行刻蚀；(4)在第一铝硅铜膜表面上，形成第二铝硅铜膜；(5)金属铝硅铜的刻蚀。本发明的成膜工艺方法，有效的降低成膜前硅接触底扩散作用，防止形成Al尖楔，从而防止器件失效。
Description
技术领域
本发明涉及一种半导体领域中的成膜方法，特别是涉及一种防止铝尖楔的成膜工艺方法。
背景技术
随着半导体器件向深亚微米尺寸发展，器件的密集程度和复杂程度都不断增加，同时对工艺制程的要求也越来越苛刻。通孔作为多层金属层互联以及器件与外界电路之间连接的通道，在器件构成中起着非常重要的作用。
尤其是在硅铝接触工艺过程中，硅在铝中的溶解度比铝在硅中的溶解度要大，从而导致硅在铝中溶解，从而形成铝尖楔(Al-Spike)(如图1-2所示)。一般的工艺是在Al中加入1％(Wt％)的硅可以很大程度上解决铝尖楔现象。
其中，Al/Si互溶原理如下：
1)Al/硅互溶：Al在硅中的溶解度非常低；
硅在Al中的溶解度相对较高；
2)Al与SiO2反应：3SiO2+4Al→3Si+2Al2O3
但是加入1％的硅并不能完全解决所有的铝尖刺现象，在某些工艺中，由于Al与SiO2反应存在Si晶粒的产生，导致Al与SiO2的接触面有大量的Si溶解在Al中，在温度较高时形成Al很容易穿破SiO2与Si基板的界面造成如图1-B所述的现象，从而导致器件不良。
发明内容
本发明要解决的技术问题是提供一种防止铝尖楔的成膜工艺方法。本发明的方法能解决现有铝硅接触引起的铝尖楔现象，防止器件失效。
为解决上述技术问题，本发明的防止铝尖楔的成膜工艺方法，包括步骤：
(1)在硅片上，进行硅接触通孔刻蚀；
(2)在硅片表面、硅接触通孔的侧壁和底部，形成第一铝硅铜膜(即铝硅铜的预成膜)，并将硅片冷却至室温；
(3)对第一铝硅铜膜进行刻蚀，以去除表面氧化膜；
(4)在第一铝硅铜膜表面上，形成第二铝硅铜膜；
(5)金属铝硅铜的刻蚀。
所述步骤(1)中，硅接触通孔的底部材料包括：半导体硅。
所述步骤(2)中，形成第一铝硅铜膜的方法包括：物理溅射成膜的方法，其中，溅射温度为10～500℃，溅射压力为1～10torr；第一铝硅铜膜的厚度为10～2000。
所述步骤(3)中，刻蚀的方法包括：物理气相等离子刻蚀方法，其中，刻蚀温度为10～500℃，刻蚀压力为1～10torr，刻蚀厚度根据第一铝硅铜膜所形成的表面氧化铝的厚度而定，一般为10～500。
所述步骤(4)中，形成第二铝硅铜膜的方法包括：物理溅射成膜的方法，其中，溅射温度为10～500℃，压力为1～10torr；第二铝硅铜膜的厚度为10～20000。
本发明通过预成膜一层薄的金属铝硅铜膜后，由于成膜时间短，铝膜与SiO2反应的量少，在高温下虽有部分生成的硅被铝溶解，但是硅在铝中的溶解度非常小，降温时已经饱和，并且有部分Si析出，从而防止预成膜的铝硅铜继续与Si互溶；再次铝硅铜成膜前，将氧化的预成膜刻蚀掉一部分，有效的防止氧化膜的存在而影响了铝膜的导电性能；再次成膜虽然有高温的存在，但是相应的成膜时间减少，并且底层预成膜的存在已经包覆住后续的热铝，加之预成膜的铝膜中有析出Si的存在，也有效的阻止高温下热铝对Si的溶解。
因此，本发明的成膜工艺方法，有效的降低成膜前硅接触底扩散作用，防止形成Al尖楔，从而防止器件失效。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1-A、1-B是Al-Spike现象(AlSiCu横向扩散)的SEM(扫描电镜)图；
图2是常见Al-Spike纵向扩散模拟图；
图3是本发明的工艺流程图；
图4是刻蚀出通孔后的示意图；
图5是形成第一铝硅铜膜后的示意图；
图6是对第一铝硅铜膜进行刻蚀的示意图；
图7是形成第二铝硅铜膜的示意图。
图中附图标记说明如下：
1为硅衬底，2为氧化层，3为硅接触通孔，4为第一铝硅铜膜，5为第二铝硅铜膜。
具体实施方式
本发明的防止铝尖楔的成膜工艺方法，可用于铝硅接触工艺的制作。该方法的流程如图3所示，其步骤包括：
(1)按照常规工艺，在硅片(如衬底硅1的氧化层2)上，进行硅接触通孔3刻蚀(如图4所示)；
其中，硅接触通孔3的底部材料为半导体硅(硅衬底1)。
(2)在硅片表面、硅接触通孔3的侧壁和底部，通过物理溅射成膜的方法(溅射温度为10～500℃，溅射压力为1～10torr)，形成第一铝硅铜膜4(即铝硅铜的预成膜)，并在成膜结束后，将硅片冷却至室温(如图5所示)；
其中，第一铝硅铜膜4的厚度可为10～2000；
(3)对第一铝硅铜膜4进行等离子刻蚀处理，如采用物理气相等离子刻蚀方法(刻蚀温度为10～500℃，刻蚀压力为1～10torr)对第一铝硅铜膜4进行刻蚀，以去除表面氧化膜(如图6所示)；
其中，刻蚀厚度根据第一铝硅铜膜4所形成的表面氧化铝的厚度而定，一般为10～500。
(4)在第一铝硅铜膜4表面上，通过物理溅射成膜的方法(溅射温度为10～500℃，压力为1～10torr)，形成第二铝硅铜膜5(如图7所示)；
其中，第二铝硅铜膜5的厚度可为10～20000。
(5)按照常规工艺，进行金属铝硅铜的刻蚀。
按照上述方法操作，本发明能有效的降低成膜前硅接触底扩散作用，防止形成Al尖楔。
Claims (7)
1.一种防止铝尖楔的成膜工艺方法，其特征在于，包括步骤：
(1)在硅片上，进行硅接触通孔刻蚀；
(2)在硅片表面、硅接触通孔的侧壁和底部，形成第一铝硅铜膜，并将硅片冷却至室温；
(3)对第一铝硅铜膜进行刻蚀；
(4)在第一铝硅铜膜表面上，形成第二铝硅铜膜；
(5)金属铝硅铜的刻蚀。
2.如权利要求1所述的方法，其特征在于：所述步骤(1)中，硅接触通孔的底部材料包括：半导体硅。
3.如权利要求1所述的方法，其特征在于：所述步骤(2)中，形成第一铝硅铜膜的方法包括：物理溅射成膜的方法，其中，溅射温度为10～500℃，溅射压力为1～10torr；
第一铝硅铜膜的厚度为10～2000。
4.如权利要求1所述的方法，其特征在于：所述步骤(3)中，刻蚀的方法包括：物理气相等离子刻蚀方法，其中，刻蚀温度为10～500℃，刻蚀压力为1～10torr。
5.如权利要求4所述的方法，其特征在于：所述刻蚀的厚度根据第一铝硅铜膜所形成的表面氧化铝的厚度而定。
6.如权利要求4所述的方法，其特征在于：所述刻蚀的厚度为10～500。
7.如权利要求1所述的方法，其特征在于：所述步骤(4)中，形成第二铝硅铜膜的方法包括：物理溅射成膜的方法，其中，溅射温度为10～500℃，压力为1～10torr；
第二铝硅铜膜的厚度为10～20000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410165264.2A CN104253088B (zh) | 2014-04-23 | 2014-04-23 | 防止铝尖楔的成膜工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410165264.2A CN104253088B (zh) | 2014-04-23 | 2014-04-23 | 防止铝尖楔的成膜工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253088A true CN104253088A (zh) | 2014-12-31 |
| CN104253088B CN104253088B (zh) | 2019-06-11 |
Family
ID=52187867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410165264.2A Active CN104253088B (zh) | 2014-04-23 | 2014-04-23 | 防止铝尖楔的成膜工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104253088B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1068444A (zh) * | 1991-07-08 | 1993-01-27 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20050179068A1 (en) * | 2004-01-23 | 2005-08-18 | Michael Rueb | Integrated semiconductor circuit having a logic and power metallization without intermetal dielectric |
| CN1885507A (zh) * | 2005-06-20 | 2006-12-27 | 富士电机电子设备技术株式会社 | 生产半导体器件的方法 |
| CN101740366A (zh) * | 2008-11-19 | 2010-06-16 | 无锡华润矽科微电子有限公司 | 一种消除双极npn晶体管的铝尖锲的方法 |
-
2014
- 2014-04-23 CN CN201410165264.2A patent/CN104253088B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1068444A (zh) * | 1991-07-08 | 1993-01-27 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20050179068A1 (en) * | 2004-01-23 | 2005-08-18 | Michael Rueb | Integrated semiconductor circuit having a logic and power metallization without intermetal dielectric |
| CN1885507A (zh) * | 2005-06-20 | 2006-12-27 | 富士电机电子设备技术株式会社 | 生产半导体器件的方法 |
| CN101740366A (zh) * | 2008-11-19 | 2010-06-16 | 无锡华润矽科微电子有限公司 | 一种消除双极npn晶体管的铝尖锲的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104253088B (zh) | 2019-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102938378B (zh) | 半导体器件制造方法 | |
| JP5089406B2 (ja) | キャパシタを含むチップ・キャリア基板およびその製造方法 | |
| US9041163B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN104517894A (zh) | 半导体结构及其形成方法 | |
| CN104617035A (zh) | 半导体器件的形成方法 | |
| CN103794505A (zh) | 晶体管的形成方法 | |
| US12183631B2 (en) | Methods for copper doped hybrid metallization for line and via | |
| CN103094200B (zh) | 半导体器件的制造方法 | |
| CN103426749A (zh) | 开口的形成方法和堆叠结构 | |
| CN107424923A (zh) | 一种自限制精确刻蚀硅的方法 | |
| CN104143528A (zh) | 互连结构的形成方法 | |
| US20180331044A1 (en) | Semiconductor device and fabrication method thereof | |
| CN104253087A (zh) | 铝金属工艺接触孔的填充方法 | |
| CN104253088A (zh) | 防止铝尖楔的成膜工艺方法 | |
| CN105762107A (zh) | 半导体结构的形成方法 | |
| CN105097662B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN102820260A (zh) | 提高通孔图形性能表现的方法 | |
| CN107924868B (zh) | 加工互连结构使阻挡层侧壁凹进最小化的方法 | |
| US8268726B2 (en) | Method for fabricating semiconductor device | |
| CN103426745A (zh) | 半导体结构的形成方法 | |
| JP4237152B2 (ja) | 半導体装置の製造方法 | |
| CN106629581B (zh) | 全湿法腐蚀形成器件结构的方法 | |
| CN102592993A (zh) | 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 | |
| CN104241191A (zh) | 一种金属线成膜工艺方法 | |
| CN102903662A (zh) | 隔离层刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |