TWI814340B

TWI814340B - 半導體裝置及其製造方法

Info

Publication number: TWI814340B
Application number: TW111114109A
Authority: TW
Inventors: 江家維; 黃震鑠; 陳衍豪; 范揚順
Original assignee: 友達光電股份有限公司
Priority date: 2021-12-09
Filing date: 2022-04-13
Publication date: 2023-09-01
Also published as: TW202329465A; TW202324759A; TW202341448A; TWI813217B; TW202324766A; TWI804300B; TW202324541A; TWI805369B; TW202324764A; TWI799253B; TW202230798A; TWI813378B; TW202324758A; TW202324760A; TW202230615A; TW202324763A; TWI828142B; TWI798110B; TW202324761A; TWI799254B

Abstract

一種半導體裝置包括基板、第一閘極、半導體層、第一閘介電層、第二閘介電層、源極、汲極以及壓電裝置。第一閘極位於基板之上。半導體層於基板的頂面的法線方向上重疊於第一閘極。第一閘介電層位於半導體層與第一閘極之間。第二閘介電層位於半導體層之上。源極以及汲極電性連接半導體層。壓電裝置位於第二閘介電層之上，且包括彼此堆疊的金屬氧化物電極、壓電材料以及頂電極。半導體層位於金屬氧化物電極與第一閘極之間。

Description

半導體裝置及其製造方法

本發明是有關於一種半導體裝置，且特別是有關於一種包括壓電裝置的半導體裝置及其製造方法。

目前，常見的薄膜電晶體通常以非晶矽半導體作為通道，其中非晶矽半導體由於製程簡單且成本低廉，因此以廣泛的應用於各種薄膜電晶體中。

隨著顯示技術的進步，顯示面板的解析度逐年提升。為了使畫素電路中的薄膜電晶體縮小，許多廠商致力於研發新的半導體材料，例如金屬氧化物半導體材料。在金屬氧化物半導體材料中，氧化銦鎵鋅（indium gallium zinc oxide，IGZO）同時具有面積小以及電子遷移率高的優點，因此被視為一種重要的新型半導體材料。

本發明提供一種半導體裝置，會因應所受壓力的變化而改變汲極電流的大小。

本發明提供一種半導體裝置的製造方法，具有製程良率高以及生產成本低的優點。

本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、第一閘極、半導體層、第一閘介電層、第二閘介電層、源極、汲極以及壓電裝置。第一閘極位於基板之上。半導體層於基板的頂面的法線方向上重疊於第一閘極。第一閘介電層位於半導體層與第一閘極之間。第二閘介電層位於半導體層之上。源極以及汲極電性連接半導體層。壓電裝置位於第二閘介電層之上，且包括彼此堆疊的金屬氧化物電極、壓電材料以及頂電極。半導體層位於金屬氧化物電極與第一閘極之間。

本發明的至少一實施例提供半導體裝置的製造方法，包括：形成第一閘極於基板之上；形成第一閘介電層於第一閘極之上；形成半導體層，於第一閘介電層之上，其中第一閘介電層位於半導體層與第一閘極之間；形成第二閘介電層於半導體層之上；形成源極以及汲極，其中源極以及汲極電性連接半導體層；形成壓電裝置於第二閘介電層之上，其中壓電裝置包括彼此堆疊的金屬氧化物電極、壓電材料以及頂電極，其中半導體層位於金屬氧化物電極與第一閘極之間。

圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。

請參考圖1，半導體裝置10A包括基板100、第一閘極210、半導體層220、第一閘介電層110、第二閘介電層120、源極232、汲極234以及壓電裝置300。

基板100之材質可為玻璃、石英、有機聚合物或不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層（未繪示），以避免短路問題。

第一閘極210位於基板100之上。第一閘極210的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在一些實施例中，第一閘極210與基板100之間還可以包括其他導電層以及絕緣層。

第一閘介電層110位於第一閘極210上，且覆蓋第一閘極210。第一閘介電層110包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。

半導體層220位於第一閘介電層110上。第一閘介電層110位於半導體層220與第一閘極210之間。半導體層220於基板100的頂面的法線方向ND上重疊於第一閘極210。半導體層220的材料例如包括金屬氧化物，例如銦鎵鋅氧化物（Indium gallium zinc oxide, IGZO）、銦鎢鋅氧化物（Indium tungsten zinc oxide, IWZO）或其他合適的金屬氧化物半導體材料。在本實施例中，半導體層220包括源極區222、汲極區226以及位於源極區222與汲極區226之間的通道區224。源極區222以及汲極區226例如為經氫摻雜的區域。通道區224在法線方向ND上重疊於第一閘極210。在本實施例中，部分源極區222與部分汲極區226也在法線方向ND上重疊於第一閘極210。

第二閘介電層120位於半導體層220之上，且覆蓋半導體層220。第二閘介電層120包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層)、有機材料或其他合適的材料或上述之組合。

第二閘極240位於第二閘介電層120之上，且於法線方向ND上重疊於半導體層240的通道區224。第二閘極240的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。當第二閘極240包含鋁元素時，第二閘極240可以充當氫阻擋層，藉此減少氫原子擴散至的通道區224中的機率。

層間介電層130位於第二閘介電層120上。層間介電層130包括重疊於半導體層220的通道區224以及第二閘極240的開口，第二閘極240位於前述開口的底部。兩個接觸孔貫穿層間介電層130以及第二閘介電層120，並延伸至半導體層220的源極區222與汲極區226。

層間介電層130包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。在一些實施例中，層間介電層130中包括氫元素。在一些實施例中，在製造半導體裝置10A的過程中，透過熱處理製程使層間介電層130中的氫元素擴散至半導體層220的源極區222與汲極區226以及金屬氧化物電極310，但本發明不以此為限。在其他實施例中，透過氫電漿製程或其他摻雜製程使氫元素擴散至源極區222與汲極區226以及金屬氧化物電極310。

源極232以及汲極234填入貫穿層間介電層130以及第二閘介電層120的兩個接觸孔，以分別電性連接半導體層220的源極區222與汲極區226。源極232以及汲極234的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。

壓電裝置300位於第二閘介電層120之上，且包括彼此堆疊的金屬氧化物電極310、壓電材料320以及頂電極330。

金屬氧化物電極310填入層間介電層130的開口中，以電性連接第二閘極240。在本實施例中，金屬氧化物電極310直接接觸第二閘極240。在本實施例中，層間介電層130的開口的底部的寬度等於金屬氧化物電極310的寬度，也可以說金屬氧化物電極310填滿整個層間介電層130的開口的底部。在一些實施例中，金屬氧化物電極310包括經氟處理的銦鎵鋅氧化物。半導體層220位於金屬氧化物電極310與第一閘極210之間。

壓電材料320位於金屬氧化物電極310上。在一些實施例中，壓電材料320包括聚合物或聚合物與陶瓷材料的複合材料。舉例來說，壓電材料320包括P（VDF-TrFE）或P（VDF-TrFE）與鋯鈦酸鉛（PZT）的複合材料。

頂電極330位於壓電材料320上。在一些實施例中，頂電極330與源極232皆電性連接至一參考電壓，例如接地電壓。在一些實施例中，頂電極330的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在本實施例中，頂電極330的側邊與壓電材料320的側邊對齊，但本發明不以此為限。在其他實施例中，頂電極330的側邊與壓電材料320的側邊不對齊。

圖2A至圖2K是圖1的半導體裝置的製造方法的剖面示意圖。

請參考圖2A，形成第一閘極210於基板100之上。接著，形成第一閘介電層110於第一閘極210之上。

請參考圖2B，形成半導體層220’於第一閘介電層110之上，其中第一閘介電層110位於半導體層220’與第一閘極210之間。接著，形成第二閘介電層120於半導體層220’之上。

請參考圖2C，形成第二閘極240於第二閘介電層120之上。接著，以第二閘極240為罩幕，對半導體層220’執行摻雜製程P，以形成包括源極區222、汲極區226以及通道區224的半導體層220。在一些實施例中，摻雜製程P例如為氫電漿製程。

在本實施例中，第二閘介電層120包覆半導體層220’，但本發明不以此為限。在其他實施例中，圖案化第二閘介電層120，使第二閘介電層120暴露出不重疊於第二閘極240的半導體層220’。在一些實施例中，在圖案化第二閘介電層120之後才對半導體層220’進行摻雜製程P。

請參考圖2D，形成層間介電層130於第二閘極240以及第二閘介電層120之上。層間介電層130覆蓋第二閘極240。

請參考圖2E，形成貫穿層間介電層130以及第二閘介電層120的第一接觸孔TH1以及第二接觸孔TH2。

請參考圖2F，形成源極232以及汲極234。源極232以及汲極234屬於相同圖案化導電層。源極232以及汲極234分別填入第一接觸孔TH1以及第二接觸孔TH2以電性連接半導體層220的源極區222以及汲極區226。

請參考圖2G，於層間介電層130中形成開口OP1，開口1暴露出第二閘極240的至少部分頂面。在本實施例中，在形成源極232以及汲極234之後才於層間介電層130中形成開口OP1，藉此避免形成源極232以及汲極234時的蝕刻製程傷害到第二閘極240的頂面。

請參考圖2H至圖2K以及圖1，形成壓電裝置300於第二閘極240之上。

請先參考圖2H，形成金屬氧化物材料層310’’於開口OP1中。在本實施例中，金屬氧化物材料層310’’延伸至開口OP1外，並覆蓋層間介電層130、源極232以及汲極234。

接著請參考圖2I，對金屬氧化物材料層310’’進行氟處理。例如以氟電漿處理金屬氧化物材料層310’’，以獲得經氟處理的金屬氧化物材料層310’。

接著請參考圖2J，圖案化經氟處理的金屬氧化物材料層310’，以獲得金屬氧化物電極310。在本實施例中，金屬氧化物電極310中的氟含量大於半導體層220中的氟含量。在一些實施例中，未對金屬氧化物電極310進行氫摻雜，因此，金屬氧化物電極310中的氫含量小於源極區222以及汲極區226中的氫含量，但本發明不以此為限。在其他實施例中，在進行氟處理之前或之後進行氫摻雜製程，因此，金屬氧化物電極310中的氫含量大於或等於源極區222以及汲極區226中的氫含量。

請參考圖2K，形成壓電材料320於金屬氧化物電極310上。在本實施例中，由於金屬氧化物電極310的表面經過氟處理，壓電材料在經過熱退火結晶化的過程中氟的擴散會在壓電材料中形成碳氟鍵結(C-F, C-F ₂)、碳氟氫鍵結(C-FH)，因此可以提升壓電材料320的結晶性。

最後請回到圖1，形成頂電極330於壓電材料320上。至此，半導體裝置10A大致完成。

圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖3的半導體裝置10B與圖1的半導體裝置10A的主要差異在於：半導體裝置10B的金屬氧化物電極310的寬度大於層間介電層130的開口OP1的底部的寬度。金屬氧化物電極310例如沿著開口OP1的側面延伸至層間介電層130的頂面。

圖4是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖4的半導體裝置10C與圖1的半導體裝置10A的主要差異在於：半導體裝置10C的金屬氧化物電極310的寬度小於層間介電層130的開口OP1的底部的寬度。金屬氧化物電極310例如未接觸或部分接觸開口OP1的側面，且壓電材料320例如接觸第二閘極240的部分頂面。

圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖5的半導體裝置10D與圖1的半導體裝置10A的主要差異在於：半導體裝置10D的壓電裝置300a的金屬氧化物電極310a直接形成於第二閘介電層120上。換句話說，半導體裝置10D不包括第二閘極（如圖1的第二閘極240）。在本實施例中，金屬氧化物電極310a例如為經氫參雜以及經氟處理的金屬氧化物（例如銦鎵鋅氧化物或銦鎢鋅氧化物）。

圖6A至圖6I是圖5的半導體裝置的製造方法的剖面示意圖。

圖6A接續了圖2B的製程。請參考圖6A，形成金屬氧化物材料層310’’於第二閘介電層120上。金屬氧化物材料層310’’在基板100的頂面的法線方向ND上重疊於整個半導體層220’。

請參考圖6B，對金屬氧化物材料層310’’進行氟處理。例如以氟電漿處理金屬氧化物材料層310’’，以獲得經氟處理的金屬氧化物材料層310’。由於金屬氧化物材料層310’’覆蓋半導體層220’，藉此可以降低氟元素擴散至半導體層220’的機率。

接著請參考圖6C，圖案化經氟處理的金屬氧化物材料層310’，以獲得金屬氧化物電極310。金屬氧化物電極310形成於第二閘介電層120上。

請參考圖6D，以金屬氧化物電極310為罩幕，對半導體層220’執行摻雜製程P，以形成包括源極區222、汲極區226以及通道區224的半導體層220。在一些實施例中，摻雜製程P例如為氫電漿製程。在本實施例中，金屬氧化物電極310經摻雜製程P後變成經氫參雜的金屬氧化物電極310a。

在本實施例中，經氫參雜的金屬氧化物電極310a中的氟含量大於半導體層220中的氟含量。

請參考圖6E，形成層間介電層130於金屬氧化物電極310a以及第二閘介電層120之上。層間介電層130覆蓋金屬氧化物電極310a。

請參考圖6F，形成貫穿層間介電層130以及第二閘介電層120的第一接觸孔TH1以及第二接觸孔TH2。第一接觸孔TH1以及第二接觸孔TH2暴露出半導體層220的源極區222以及汲極區226。

請參考圖6G，形成源極232以及汲極234。源極232以及汲極234屬於相同圖案化導電層。源極232以及汲極234分別填入第一接觸孔TH1以及第二接觸孔TH2以電性連接半導體層220的源極區222以及汲極區226。

請參考圖6H，於層間介電層130中形成開口OP1，開口OP1暴露出金屬氧化物電極310a。在本實施例中，在形成源極232以及汲極234之後才於層間介電層130中形成開口OP1，藉此避免形成源極232以及汲極234時的蝕刻製程傷害到金屬氧化物電極310a，但本發明不以此為限。在其他實施例中，第一接觸孔TH1第二接觸孔TH2以及開口OP1透過同一次蝕刻製程形成。

請參考圖6I，形成壓電材料320於金屬氧化物電極310a上。在本實施例中，由於金屬氧化物電極310a的表面經過氟處理，壓電材料在經過熱退火結晶化的過程中氟的擴散會在壓電材料中形成碳氟鍵結(C-F, C-F ₂)、碳氟氫鍵結(C-FH)，因此可以提升壓電材料320的結晶性。

最後請回到圖5，形成頂電極330於壓電材料320上。至此，半導體裝置10D大致完成。

圖7是依照本發明的一實施例的一種半導體裝置的第二閘極或金屬氧化物電極電壓變化與汲極電流變化的曲線圖。圖8是依照本發明的一實施例的一種半導體裝置的時間與汲極電流變化的波型圖。

請參考圖7，橫軸為第二閘極或金屬氧化物電極的電壓V _TG，縱軸為汲極電流（I _D）。

在未對壓電裝置施加額外壓力時，半導體裝置的電壓-電流曲線符合圖7中的實線；在對壓電裝置施加額外壓力時，半導體裝置的電壓-電流曲線符合圖7中的虛線。當固定第一閘極的電壓，使半導體裝置處於亞閾值區（Subthreshold region）時，對壓電裝置施加額外壓力後，汲極電流會由I ₁減少至I ₂，I ₁與I ₂之間具有電流變化ΔI，透過量測電流變化ΔI，可以得知外界對壓電裝置施加的額外壓力為多少。

在本實施例中，由於對壓電裝置施加額外壓力後，壓電材料靠進金屬氧化物電極的一側出現正電壓，且壓電材料靠進頂電極的一側出現負電壓，因此圖7中的虛線相較於實線向右偏移，即施壓後之汲極電流下降。額外施加壓力時所產生的正負電壓與壓電材料之極化方向有關，因此，在其他實施例中，對壓電裝置施加額外壓力後，壓電材料靠進金屬氧化物電極的一側出現負電壓，且壓電材料靠進頂電極的一側出現正電壓，此時虛線將會相較於實線向左偏移，即施壓後之汲極電流上升。

綜上所述，本發明的半導體裝置會因應所受壓力的變化而改變汲極電流的大小。此外，本發明的半導體裝置具有製程良率高以及生產成本低的優點。

10A, 10B, 10C, 10D:半導體裝置 100:基板 110:第一閘介電層 120:第二閘介電層 130:層間介電層 210:第一閘極 220’, 220:半導體層 222:源極區 224:通道區 226:汲極區 232:源極 234:汲極 240:第二閘極 300, 300a:壓電裝置 310’, 310’’:金屬氧化物材料層 310, 310a:金屬氧化物電極 320:壓電材料 330:頂電極 ND:法線方向 OP1:開口 P:摻雜製程 TH1:第一接觸孔 TH2:第二接觸孔

圖1是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖2A至圖2K是圖1的半導體裝置的製造方法的剖面示意圖。圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖4是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。圖6A至圖6I是圖5的半導體裝置的製造方法的剖面示意圖。圖7是依照本發明的一實施例的一種半導體裝置的第二閘極或金屬氧化物電極電壓變化與汲極電流變化的曲線圖。圖8是依照本發明的一實施例的一種半導體裝置的時間與汲極電流變化的波型圖。

10A:半導體裝置

100:基板

110:第一閘介電層

120:第二閘介電層

130:層間介電層

210:第一閘極

220:半導體層

222:源極區

224:通道區

226:汲極區

232:源極

234:汲極

240:第二閘極

300:壓電裝置

310:金屬氧化物電極

320:壓電材料

330:頂電極

ND:法線方向

Claims

一種半導體裝置，包括：一基板；一第一閘極，位於該基板之上；一半導體層，於該基板的頂面的一法線方向上重疊於該第一閘極；一第一閘介電層，位於該半導體層與該第一閘極之間；一第二閘介電層，位於該半導體層之上；一源極以及一汲極，電性連接該半導體層；一層間介電層，位於該第二閘介電層上，其中該層間介電層包括重疊於該半導體層的一開口；以及一壓電裝置，位於該第二閘介電層之上，且包括彼此堆疊的一金屬氧化物電極、一壓電材料以及一頂電極，其中該半導體層位於該金屬氧化物電極與該第一閘極之間，且該金屬氧化物電極填入該開口中。
如請求項1所述的半導體裝置，其中該半導體層的材料包括銦鎵鋅氧化物，且該金屬氧化物電極包括經氟處理的銦鎵鋅氧化物。
如請求項1所述的半導體裝置，其中該半導體層包括經氫摻雜的一源極區、經氫摻雜的一汲極區以及位於該源極區與該汲極區之間的一通道區，且該金屬氧化物電極經氫摻雜。
如請求項1所述的半導體裝置，更包括：一第二閘極，於該法線方向上重疊於該半導體層，且該金屬氧化物電極直接接觸該第二閘極。
如請求項1所述的半導體裝置，其中該金屬氧化物電極的寬度小於、大於或等於該層間介電層的該開口的底部的寬度。
一種半導體裝置的製造方法，包括：形成一第一閘極於一基板之上；形成一第一閘介電層於該第一閘極之上；形成一半導體層於該第一閘介電層之上，其中該第一閘介電層位於該半導體層與該第一閘極之間；形成一第二閘介電層於該半導體層之上；形成一源極以及一汲極，其中該源極以及該汲極電性連接該半導體層；以及形成一壓電裝置於該第二閘介電層之上，其中該壓電裝置包括彼此堆疊的一金屬氧化物電極、一壓電材料以及一頂電極，其中該半導體層位於該金屬氧化物電極與該第一閘極之間，其中在形成該金屬氧化物電極之前或之後形成一層間介電層於該第二閘介電層上，其中該層間介電層包括重疊於該半導體層的一開口，且該金屬氧化物電極位於該開口中。
如請求項6所述的半導體裝置的製造方法，其中形成該壓電裝置的方法包括：形成該金屬氧化物電極於該第二閘介電層之上；形成該壓電材料於該金屬氧化物電極之上；以及形成該頂電極於該壓電材料之上。
如請求項7所述的半導體裝置的製造方法，更包括：在形成該金屬氧化物電極之後，以該金屬氧化物電極為罩幕，對該半導體層執行一摻雜製程。
如請求項6所述的半導體裝置的製造方法，更包括：形成一第二閘極於該第二閘介電層之上；以及形成該壓電裝置於該第二閘極之上。
如請求項9所述的半導體裝置的製造方法，更包括：在形成該壓電裝置之前，以該第二閘極為罩幕，對該半導體層執行一摻雜製程。