[go: up one dir, main page]

KR102439133B1 - 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 - Google Patents

박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102439133B1
KR102439133B1 KR1020170113555A KR20170113555A KR102439133B1 KR 102439133 B1 KR102439133 B1 KR 102439133B1 KR 1020170113555 A KR1020170113555 A KR 1020170113555A KR 20170113555 A KR20170113555 A KR 20170113555A KR 102439133 B1 KR102439133 B1 KR 102439133B1
Authority
KR
South Korea
Prior art keywords
electrode
gate insulating
insulating layer
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170113555A
Other languages
English (en)
Other versions
KR20190027059A (ko
Inventor
김태상
김현재
임준형
탁영준
Original Assignee
삼성디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170113555A priority Critical patent/KR102439133B1/ko
Priority to US16/120,898 priority patent/US10777582B2/en
Publication of KR20190027059A publication Critical patent/KR20190027059A/ko
Application granted granted Critical
Publication of KR102439133B1 publication Critical patent/KR102439133B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H01L29/786—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

박막트랜지스터 기판의 제조 방법은 베이스 기판 상에 게이트 전극을 형성하고, 베이스 기판 상에 게이트 전극을 덮는 게이트 절연막을 형성하며, 게이트 절연막에 자외선을 조사하는 동시에 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행하고, 게이트 절연막 상에 게이트 전극과 중첩하는 액티브 패턴을 형성하며, 그리고 게이트 절연막 상에 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 것을 포함할 수 있다.

Description

박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND METHOD OF MANUFACTURING A DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 박막트랜지스터 기판, 박막트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치의 제조 방법에 관한 것이다.
표시 장치에 포함되는 박막트랜지스터 기판은 절연층, 도전층, 반도체층 등의 박막들을 포함할 수 있다. 이러한 박막들을 형성하기 위하여 화학 기상 증착(chemical vapor deposition: CVD) 공정 등이 사용될 수 있다. 화학 기상 증착 공정으로 박막들을 형성하는 경우, 상대적으로 높은 공정 온도가 요구되어 베이스 기판의 선택이 제한되거나 베이스 기판이 변형 및 손상되어 표시 장치의 품질이 저하될 수 있다.
본 발명의 일 목적은 박막트랜지스터의 특성을 향상시키는 박막트랜지스터 기판 및 표시 장치의 제조 방법들을 제공하는 것이다.
본 발명의 일 목적은 박막트랜지스터의 특성이 향상된 박막트랜지스터 기판을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 박막트랜지스터 기판의 제조 방법은 베이스 기판 상에 게이트 전극을 형성하고, 상기 베이스 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하며, 상기 게이트 절연막에 자외선을 조사하는 동시에 상기 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행하고, 상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 액티브 패턴을 형성하며, 그리고 상기 게이트 절연막 상에 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 상기 게이트 절연막을 형성한 후 및 상기 액티브 패턴을 형성하기 전에 수행될 수 있다.
일 실시예에 있어서, 상기 게이트 전극, 상기 게이트 절연막, 상기 액티브 패턴, 상기 소스 전극 및 상기 드레인 전극은 스퍼터링 공정으로 형성될 수 있다.
일 실시예에 있어서, 상기 게이트 절연막은 서로 대향하는 제1 면 및 제2 면을 포함할 수 있다. 상기 제1 면에 대해 자외선이 조사되고, 상기 제2 면에 대해 열이 공급될 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 약 100 ℃ 내지 약 250 ℃의 온도에서 수행될 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 약 185 nm 내지 약 370 nm의 파장을 갖는 자외선을 사용하여 수행될 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 약 1 분 내지 약 3 시간 동안 수행될 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 산소 또는 수분 분위기에서 수행될 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터 기판의 제조 방법은 상기 소스 전극 및 상기 드레인 전극을 형성하기 전에 상기 액티브 패턴 상에 식각 방지막을 형성하는 것을 더 포함할 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터 기판의 제조 방법은 상기 베이스 기판 상에 제1 전극을 형성하고, 상기 게이트 절연막 상에 상기 제1 전극과 중첩하는 제2 전극을 형성하는 것을 더 포함할 수 있다. 상기 제1 전극, 상기 게이트 절연막 및 상기 제2 전극에 의해 저항 변화 메모리가 정의될 수 있다.
일 실시예에 있어서, 상기 게이트 절연막은 상기 게이트 전극과 상기 액티브 패턴 사이에 위치하는 제1 영역 및 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제2 영역을 포함할 수 있다. 상기 자외선 조사 및 열처리 동시 공정은 상기 제1 영역에만 수행되고 상기 제2 영역에는 수행되지 않을 수 있다.
일 실시예에 있어서, 상기 제1 영역에는 자외선이 조사되고, 상기 제2 영역에는 자외선이 조사되지 않을 수 있다.
일 실시예에 있어서, 상기 제1 전극은 상기 게이트 전극과 동시에 형성되고, 상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극과 동시에 형성될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 박막트랜지스터 기판은 베이스 기판, 상기 베이스 기판 상에 배치되는 게이트 전극, 상기 베이스 기판 상에 배치되며 상기 게이트 전극을 덮는 게이트 절연막, 상기 게이트 절연막 상에 배치되며 상기 게이트 전극과 중첩하는 액티브 패턴, 그리고 상기 게이트 절연막 상에 배치되며 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 절연막은 제1 영역 및 제2 영역을 포함하고, 상기 제1 영역은 상기 게이트 전극과 상기 액티브 패턴 사이에 위치할 수 있다. 상기 제1 영역의 물방울 접촉각은 약 1 도 내지 약 40 도일 수 있다.
일 실시예에 있어서, 상기 박막트랜지스터 기판은 상기 베이스 기판 상에 배치되는 제1 전극 및 상기 게이트 절연막 상에 배치되며 상기 제1 전극과 중첩하는 제2 전극을 더 포함할 수 있다. 상기 제1 전극, 상기 게이트 절연막의 상기 제2 영역 및 상기 제2 전극에 의해 저항 변화 메모리가 정의될 수 있다.
일 실시예에 있어서, 상기 제1 영역의 물방울 접촉각은 상기 제2 영역의 물방울 접촉각보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 영역의 산소 함량은 상기 제2 영역의 산소 함량보다 클 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 일 실시예에 따른 표시 장치의 제조 방법은 베이스 기판 상에 게이트 전극을 형성하고, 상기 베이스 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하며, 상기 게이트 절연막에 자외선을 조사하는 동시에 상기 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행하고, 상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 액티브 패턴을 형성하며, 상기 게이트 절연막 상에 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하고, 상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하며, 상기 화소 전극 상에 상기 화소 전극의 일부를 노출시키는 화소 정의막을 형성하고, 상기 노출된 화소 전극 상에 유기 발광층을 형성하며, 그리고 상기 유기 발광층 및 상기 화소 정의막 상에 공통 전극을 형성하는 것을 포함할 수 있다.
일 실시예에 있어서, 상기 자외선 조사 및 열처리 동시 공정은 상기 게이트 절연막을 형성한 후 및 상기 액티브 패턴을 형성하기 전에 수행될 수 있다.
일 실시예에 있어서, 상기 게이트 전극, 상기 게이트 절연막, 상기 액티브 패턴, 상기 소스 전극 및 상기 드레인 전극은 스퍼터링 공정으로 형성될 수 있다.
본 발명의 일 실시예에 따른 박막트랜지스터 기판 및 표시 장치의 제조 방법들에 의하면, 게이트 절연막에 자외선을 조사하는 동시에 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행함으로써, 박막트랜지스터의 특성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 박막트랜지스터 기판은 절연 특성이 개선된 게이트 절연막을 포함함으로써, 박막트랜지스터 기판의 특성을 향상시킬 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1, 도 2, 도 3, 도 4, 도 5 및 도 6은 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 7, 도 8 및 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 10, 도 11, 도 12 및 도 13은 본 발명의 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 14, 도 15, 도 16, 도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 19는 박막트랜지스터 기판의 게이트 절연막의 절연 특성을 나타내는 그래프이다.
도 20은 박막트랜지스터 기판의 박막트랜지스터의 전달 특성을 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 박막트랜지스터 기판들, 박막트랜지스터 기판의 제조 방법들 및 표시 장치의 제조 방법들을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1, 도 2, 도 3, 도 4, 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 설명한다.
도 1, 도 2, 도 3, 도 4, 도 5 및 도 6은 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 1을 참조하면, 베이스 기판(110) 상에 게이트 전극(121)을 형성할 수 있다. 먼저, 베이스 기판(110)을 준비할 수 있다. 베이스 기판(110)은 플렉서블한 성질을 가질 수 있다. 일 실시예에 있어서, 베이스 기판(110)은 상대적으로 낮은 유리전이온도를 가지는 물질을 포함할 수 있다. 예를 들면, 베이스 기판(110)은 폴리카보네이트(polycarbonate: PC), 폴리아릴레이트(polyarylate: PAR), 폴리에테르술폰(polyethersulfone: PES) 등을 포함할 수 있다. 다른 실시예에 있어서, 베이스 기판(110)은 상대적으로 높은 유리전이온도를 가지는 물질을 포함할 수도 있다. 예를 들면, 베이스 기판(110)은 폴리이미드(polyimide: PI) 등을 포함할 수 있다.
그 다음, 베이스 기판(110) 상에 버퍼막(115)을 형성할 수 있다. 버퍼막(115)은 베이스 기판(110)으로 불순물이 확산되는 것을 방지할 수 있다. 또한, 버퍼막(115)은 베이스 기판(110) 전체의 평탄도를 향상시킬 수 있다. 다시 말해, 베이스 기판(110)의 상면이 상대적으로 불균일한 경우에도, 버퍼막(115)이 평탄한 상면을 가지면서 베이스 기판(110) 상에 배치될 수 있다. 일부 실시예에 있어서, 버퍼막(115)은 생략될 수도 있다.
그 다음, 버퍼막(115) 상에 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴은 게이트 배선(미도시) 및 상기 게이트 배선으로부터 돌출되는 게이트 전극(121)을 포함할 수 있다. 예를 들면, 버퍼막(115) 상에 제1 도전층을 형성하고, 상기 제1 도전층을 식각하여 게이트 전극(121)을 형성할 수 있다.
도 2를 참조하면, 베이스 기판(110) 상에 게이트 전극(121)을 덮는 게이트 절연막(131)을 형성할 수 있다.
종래의 박막트랜지스터 기판의 제조 방법에 있어서, 게이트 절연막은 주로 화학 기상 증착(chemical vapor deposition: CVD) 공정(예를 들면, 플라스마 증대 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 공정)을 이용하여 형성될 수 있다. 화학 기상 증착 공정을 이용하여 게이트 절연막을 형성하는 경우에, 재료 선택의 제한, 상대적으로 높은 공정 온도의 필요성, 공정 이후 발생되는 부산물의 형성 등의 문제점들이 발생할 수 있다. 특히, 플렉서블 박막트랜지스터 기판을 구현함에 있어서, 상대적으로 높은 공정 온도로 인하여 상대적으로 높은 유리전이온도를 가지는 베이스 기판을 선택해야만 하는 제한사항이 있을 수 있다.
도 3을 참조하면, 게이트 절연막(131)에 자외선을 조사하는 동시에 게이트 절연막(131)을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행할 수 있다.
일 실시예에 있어서, 도 3에 도시된 바와 같이, 게이트 절연막(131)의 상면에 대해 자외선(UV LIGHT)을 조사하고, 게이트 절연막(131)의 저면에 대해 열(HEAT)을 공급할 수 있다. 예를 들면, 상기 자외선 조사 및 열처리 동시 공정은 약 100 ℃ 내지 약 250 ℃의 온도에서, 약 185 nm 내지 약 370 nm의 파장을 갖는 자외선을 사용하여, 약 1 분 내지 약 3 시간 동안 수행될 수 있다. 여기서, 상기 자외선 조사 및 열처리 동시 공정은 자외선 램프 또는 단파장 LED로부터 방출되는 자외선을 이용할 수 있다. 또한, 상기 자외선 조사 및 열처리 동시 공정은 베이스 기판(110)을 핫 플레이트 상에 배치하거나 퍼니스 내에 로딩시킨 후에 수행될 수 있다. 예를 들면, 상기 자외선 조사 및 열처리 동시 공정은 산소 또는 수분 분위기에서 수행될 수 있다.
다른 실시예에 있어서, 게이트 절연막(131)의 저면에 대해 자외선(UV LIGHT)을 조사하고, 게이트 절연막(131)의 상면에 대해 열(HEAT)을 공급할 수도 있다. 또 다른 실시예에 있어서, 게이트 절연막(131)의 상면 및 저면에 대해 자외선(UV LIGHT)을 조사하고, 열(HEAT)을 공급할 수도 있다.
게이트 절연막(131)에 상기 자외선 조사 및 열처리 동시 공정을 수행함으로써, 자외선 조사 및 열처리된 게이트 절연막(132)을 수득할 수 있다. 여기서, 도 2의 참조번호 131은 자외선 조사 및 열처리되기 전의 게이트 절연막을 나타내고, 도 3의 참조번호 132는 자외선 조사 및 열처리된 후의 게이트 절연막을 나타낸다. 게이트 절연막(131)에 상기 자외선 조사 및 열처리 동시 공정을 수행함에 따라, 상대적으로 낮은 온도(약 100 ℃ 내지 약 250 ℃)에서 게이트 절연막(132)을 형성할 수 있다.
자외선 조사 및 열처리된 게이트 절연막(132)은 약 1 도 내지 약 40 도의 물방울 접촉각을 가질 수 있다. 접촉각이란 액체가 고체 표면 위에서 열역학적으로 평형을 이룰 때 이루는 각이고, 고체 표면의 습윤성(wettability)을 나타내는 척도를 의미한다. 또한, 물방울 접촉각이란 고체 표면과 물방울 사이의 접촉각을 의미한다. 물방울 접촉각이 상대적으로 작은 경우, 우수한 습윤성 및 높은 표면에너지를 나타내며 친수성의 특성을 갖는다. 물방울 접촉각이 상대적으로 큰 경우, 습윤성이 좋지 않고 낮은 표면에너지를 나타내며 소수성의 특성을 갖는다. 게이트 절연막(132)이 약 1 도 내지 약 40 도의 물방울 접촉각을 가짐으로써, 게이트 절연막(132)은 친수성의 특성을 가질 수 있다.
자외선 조사 및 열처리된 게이트 절연막(132)은 상대적으로 큰 산소 함량을 가질 수 있다. 상기 자외선 조사 및 열처리 동시 공정을 수행하는 경우에, 반응성이 높은 산소 라디칼(oxygen radical)들이 지속적으로 게이트 절연막(132)에 공급될 수 있다. 이에 따라, 게이트 절연막(132) 내에 다량의 산소가 존재할 수 있다.
도 4를 참조하면, 게이트 절연막(132) 상에 게이트 전극(121)과 중첩하는 액티브 패턴(140)을 형성할 수 있다. 예를 들면, 게이트 절연막(132) 상에 반도체층을 형성하고, 상기 반도체층을 식각하여 액티브 패턴(140)을 형성할 수 있다.
액티브 패턴(140)은 산화물 반도체, 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 여기서, 상기 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
도 5를 참조하면, 액티브 패턴(140) 상에 식각 방지막(150)을 형성할 수 있다. 예를 들면, 게이트 절연막(132) 상에 액티브 패턴(140)을 덮는 절연층을 형성하고, 상기 절연층을 식각하여 식각 방지막(150)을 형성할 수 있다. 여기서, 식각 방지막(150)은 액티브 패턴(140)의 채널 영역에 대응하도록 형성될 수 있다. 식각 방지막(150)은 액티브 패턴(140) 상에 위치하여 소스 전극(도 6의 161) 및 드레인 전극(도 6의 162)을 형성하는 과정에서 액티브 패턴(140)이 손상되는 것을 방지할 수 있다. 일부 실시예에 있어서, 식각 방지막(150)은 생략될 수도 있다.
버퍼막(115), 게이트 절연막(131, 132) 및 식각 방지막(150)은 실리콘 화합물, 금속 산화물 등으로 형성될 수 있다. 예를 들면, 버퍼막(115), 게이트 절연막(131, 132) 및 식각 방지막(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 6을 참조하면, 게이트 절연막(132) 상에 데이터 패턴을 형성할 수 있다. 상기 데이터 패턴은 데이터 배선(미도시) 및 액티브 패턴(140)과 전기적으로 연결되는 소스 전극(161) 및 드레인 전극(162)을 포함할 수 있다. 예를 들면, 게이트 절연막(132) 상에 액티브 패턴(140) 및 식각 방지막(150)을 덮는 제2 도전층을 형성하고, 상기 제2 도전층을 식각하여 소스 전극(161) 및 드레인 전극(162)을 형성할 수 있다. 여기서, 소스 전극(161) 및 드레인 전극(162)은 각각 액티브 패턴(140)의 소스 영역 및 드레인 영역에 대응하도록 형성될 수 있다.
게이트 전극(121), 소스 전극(161) 및 드레인 전극(162)은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브데늄, 티타늄, 백금, 탄탈륨, 루테늄 등과 같은 금속, 이들 금속들을 포함하는 합금들, 이들 금속들의 질화물들, 도전성 금속 산화물 등을 포함할 수 있다. 게이트 전극(121), 게이트 절연막(132), 액티브 패턴(140), 소스 전극(161) 및 드레인 전극(162)에 의해 박막트랜지스터가 정의될 수 있다.
일 실시예에 있어서, 게이트 전극(121), 게이트 절연막(132), 액티브 패턴(140), 소스 전극(161) 및 드레인 전극(162)은 스퍼터링(sputtering) 공정을 이용하여 형성될 수 있다. 예를 들면, 스퍼터링 챔버(미도시) 내에 베이스 기판(110)을 배치하고, 베이스 기판(110) 상에 게이트 전극(121), 게이트 절연막(132), 액티브 패턴(140), 소스 전극(161) 및 드레인 전극(162)을 순차적으로 형성할 수 있다.
종래의 박막트랜지스터 기판의 제조 방법에 있어서, 게이트 전극, 액티브 패턴, 소스 전극 및 드레인 전극은 주로 스퍼터링 공정을 이용하여 형성되고, 게이트 절연막은 주로 화학 기상 증착 공정을 이용하여 형성될 수 있다. 이 경우, 스퍼터링 챔버 내에서 게이트 전극을 형성한 후에, 베이스 기판을 화학 기상 증착 챔버 내로 이동하여 게이트 절연막을 형성하고, 다시 베이스 기판을 스퍼터링 챔버 내로 이동하여 액티브 패턴, 소스 전극 및 드레인 전극을 형성함에 따라, 박막트랜지스터 기판의 제조 공정이 복잡해질 수 있다.
그러나, 전술한 바와 같이, 본 발명의 일 실시예에 있어서, 스퍼터링 공정을 이용하여 게이트 전극(121), 게이트 절연막(132), 액티브 패턴(140), 소스 전극(161) 및 드레인 전극(162)을 형성할 수 있고, 스퍼터링 챔버 내에서 게이트 전극(121), 게이트 절연막(132), 액티브 패턴(140), 소스 전극(161) 및 드레인 전극(162)을 형성함에 따라, 박막트랜지스터 기판의 제조 공정이 단순해질 수 있다.
이하, 도 7, 도 8 및 도 9를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 및 표시 장치를 설명한다.
본 발명의 일 실시예에 따른 표시 장치는 본 발명의 일 실시예에 따른 박막트랜지스터 기판과 실질적으로 동일하거나 유사한 박막트랜지스터 기판을 포함할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 도 1 내지 도 6을 참조하여 예시된 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 제조 방법과 실질적으로 동일하거나 유사한 제조 방법을 포함할 수 있다. 이에 따라, 중복되는 제조 방법의 구성에 관한 설명은 생략한다.
도 7, 도 8 및 도 9는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 7을 참조하면, 게이트 절연막(132) 상에 소스 전극(161) 및 드레인 전극(162)을 덮는 보호막(165)을 형성할 수 있다. 예를 들면, 게이트 절연막(132) 상에 상기 박막트랜지스터를 덮는 보호막(165)을 형성하고, 보호막(165)을 부분적으로 식각하여 드레인 전극(162)의 일부를 노출시키는 접촉 구멍을 형성할 수 있다. 여기서, 상기 접촉 구멍은 포토리소그래피(photolithography) 공정을 통해 수득될 수 있다. 보호막(165)은 투명 절연 물질 등을 포함할 수 있다.
도 8을 참조하면, 보호막(165) 상에 화소 전극(170) 및 화소 정의막(175)을 형성할 수 있다. 먼저, 드레인 전극(162)에 전기적으로 연결되는 화소 전극(170)을 형성할 수 있다. 보호막(165) 상에 화소 전극층이 형성될 수 있다. 상기 화소 전극층은 보호막(165)의 상기 접촉 구멍을 채우며 형성될 수 있다. 상기 화소 전극층은 투명 도전성 물질, 반투과형 도전성 물질, 반사형 도전성 물질 등을 포함할 수 있다. 상기 화소 전극층을 패터닝하여 드레인 전극(162)에 전기적으로 연결되는 화소 전극(170)을 형성할 수 있다.
그 다음, 보호막(165)과 화소 전극(170) 상에 화소 정의막(175)을 형성할 수 있다. 화소 정의막(175)은 투명 절연 물질 등을 포함할 수 있다. 예를 들면, 화소 정의막(175)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기 물질 또는 실리카 계열의 무기 물질을 포함할 수 있다.
그 다음, 화소 정의막(175)을 부분적으로 식각하여 화소 전극(170)을 노출시키는 개구를 형성할 수 있다. 화소 정의막(175)의 상기 개구는 베이스 기판(110)에 대하여 소정의 각도로 경사진 측벽을 가질 수 있다. 이러한 개구의 측벽 경사에 따라 후속하여 유기 발광층(도 9의 180) 및/또는 공통 전극(도 9의 190)을 용이하게 형성할 수 있다.
도 9를 참조하면, 화소 전극(170) 상에 유기 발광층(180) 및 공통 전극(190)을 순차적으로 형성할 수 있다.
먼저, 화소 전극(170), 상기 개구의 측벽 및 화소 정의막(175) 상에 유기 발광층(180)을 형성할 수 있다. 유기 발광층(180)은 상기 개구의 프로파일을 따라 노출된 화소 전극(170), 상기 개구의 측벽 및 화소 정의막(175) 상에 실질적으로 균일하게 형성될 수 있다. 유기 발광층(180)은 적색 광, 녹색 광 및 청색 광을 각각 발생시키는 저분자 유기 물질들, 고분자 유기 물질들 등을 사용하여 형성될 수 있다. 또한, 유기 발광층(180)은 발광층, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함하는 다층 구조로 형성될 수 있다.
그 다음, 유기 발광층(180) 상에 공통 전극(190)을 형성할 수 있다. 공통 전극(190)은 투명 도전성 물질, 반투과형 도전성 물질, 반사형 도전성 물질 등을 포함할 수 있다. 공통 전극(190)은 유기 발광층(180) 상에 실질적으로 균일하게 형성될 수 있다.
이하, 도 10, 도 11, 도 12 및 도 13을 참조하여 본 발명의 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 설명한다. 도 10 내지 도 13을 참조하여 설명하는 본 발명의 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법에 있어서, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법과 실질적으로 동일하거나 유사한 구성에 대한 설명은 생략한다.
도 10, 도 11, 도 12 및 도 13은 본 발명의 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 10을 참조하면, 베이스 기판(210) 상에 게이트 전극(221) 및 제1 전극(222)을 덮는 게이트 절연막(231)을 형성할 수 있다. 먼저, 베이스 기판(210)을 준비할 수 있다. 베이스 기판(210)은 박막트랜지스터 영역(TFT) 및 저항 변화 메모리 영역(RRAM)을 포함할 수 있다. 박막트랜지스터 영역(TFT)은 박막트랜지스터가 배치되는 영역일 수 있고, 저항 변화 메모리 영역(RRAM)은 저항 변화 메모리가 배치되는 영역일 수 있다.
그 다음, 베이스 기판(210) 상에 버퍼막(215)을 형성하고, 버퍼막(215) 상에 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴은 게이트 전극(221) 및 제1 전극(222)을 포함할 수 있다. 게이트 전극(221)은 박막트랜지스터 영역(TFT)에 위치하고, 제1 전극(222)은 저항 변화 메모리 영역(RRAM)에 위치할 수 있다.
일 실시예에 있어서, 게이트 전극(221)과 제1 전극(222)은 동시에 형성될 수 있다. 예를 들면, 버퍼막(215) 상에 제1 도전층을 형성하고, 상기 제1 도전층을 식각하여 게이트 전극(221) 및 제1 전극(222)을 동시에 형성할 수 있다.
그 다음, 버퍼막(215) 상에 게이트 전극(221) 및 제1 전극(222)을 덮는 게이트 절연막(231)을 형성할 수 있다.
도 11을 참조하면, 게이트 절연막(231)에 자외선을 조사하는 동시에 게이트 절연막(231)을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행할 수 있다.
상기 자외선 조사 및 열처리 동시 공정은 게이트 절연막(231, 232)의 제1 영역(232)에만 수행되고, 게이트 절연막(231, 232)의 제2 영역(231)에는 수행되지 않을 수 있다. 여기서, 제1 영역(232)은 박막트랜지스터 영역(TFT)에 대응하고, 제2 영역(231)은 저항 변화 메모리 영역(RRAM)에 대응할 수 있다.
일 실시예에 있어서, 제1 영역(232)에는 자외선이 조사되고, 제2 영역(231)에는 자외선이 조사되지 않을 수 있다. 예를 들면, 게이트 절연막(231, 232) 상에 개구부 및 차단부를 포함하는 마스크(미도시)를 배치하고, 상기 마스크를 통해 게이트 절연막(231, 232)에 자외선을 조사할 수 있다. 여기서, 상기 개구부는 제1 영역(232) 대응하도록 위치하고, 상기 차단부는 제2 영역(231)에 대응하도록 위치할 수 있다. 이 경우, 상기 개구부를 통해 상기 제1 영역(232)에 자외선이 조사되고, 상기 차단부를 통해 상기 제2 영역(231)에 자외선이 차단될 수 있다.
제1 영역(232)의 산소 함량은 제2 영역(231)의 산소 함량보다 클 수 있다. 박막에 상기 자외선 조사 및 열처리 동시 공정이 수행되는 경우에 상기 박막에 산소 라디칼들이 지속적으로 공급될 수 있다. 이에 따라, 상기 자외선 조사 및 열처리 동시 공정이 수행된 제1 영역(232)에 산소 라디칼들이 공급되어, 제1 영역(232)의 산소 함량이 증가할 수 있다.
제1 영역(232)의 물방울 접촉각은 제2 영역(231)의 물방울 접촉각보다 작을 수 있다. 박막의 산소 함량이 증가하는 경우에 상기 박막의 표면이 친수성을 가질 수 있다. 이에 따라, 상기 자외선 조사 및 열처리 동시 공정이 수행된 제1 영역(232)이 상대적으로 친수성을 가지게 되어, 제1 영역(232)의 물방울 접촉각이 감소할 수 있다. 예를 들면, 제1 영역(232)의 물방울 접촉각은 약 1 도 내지 약 40 도일 수 있고, 제2 영역(231)의 물방울 접촉각은 약 40 도 내지 약 90 도일 수 있다.
도 12를 참조하면, 게이트 절연막(231, 232) 상에 게이트 전극(221)과 중첩하는 액티브 패턴(240)을 형성할 수 있다. 액티브 패턴(240)은 박막트랜지스터 영역(TFT)에 위치할 수 있다. 이에 따라, 제1 영역(232)은 게이트 전극(221)과 액티브 패턴(240) 사이에 위치할 수 있다.
도 13을 참조하면, 게이트 절연막(231, 232) 상에 데이터 패턴을 형성할 수 있다. 상기 데이터 패턴은 액티브 패턴(240)과 전기적으로 연결되는 소스 전극(261) 및 드레인 전극(262), 그리고 제1 전극(221)과 중첩하는 제2 전극(263)을 포함할 수 있다. 소스 전극(261) 및 드레인 전극(262)은 박막트랜지스터 영역(TFT)에 위치하고, 제2 전극(263)은 저항 변화 메모리 영역(RRAM)에 위치할 수 있다. 이에 따라, 제2 영역(231)은 제1 전극(222)과 제2 전극(263) 사이에 위치할 수 있다.
일 실시예에 있어서, 소스 전극(261), 드레인 전극(262) 및 제2 전극(263)은 동시에 형성될 수 있다. 예를 들면, 게이트 절연막(231, 232) 상에 제2 도전층을 형성하고, 상기 제2 도전층을 식각하여 소스 전극(261), 드레인 전극(262) 및 제2 전극(263)을 동시에 형성할 수 있다. 게이트 전극(221), 게이트 절연막(232), 액티브 패턴(240), 소스 전극(261) 및 드레인 전극(262)에 의해 박막트랜지스터가 정의될 수 있다. 또한, 제1 전극(222), 게이트 절연막(231) 및 제2 전극(263)에 의해 저항 변화 메모리가 정의될 수 있다.
일 실시예에 있어서, 상기 저항 변화 메모리는 박막트랜지스터 기판의 화소부 내에 위치하여 상기 박막트랜지스터와 함께 화소 회로를 구성할 수 있다. 이 경우, 화소가 박막트랜지스터 및 메모리를 포함함으로써, 표시 장치가 정지 화면에서 상대적으로 적은 소비 전력으로 구동될 수 있다. 다른 실시예에 있어서, 상기 저항 변화 메모리는 화소를 구동시키는 구동 회로를 포함하는 박막트랜지스터 기판의 구동부에 위치할 수도 있다.
이하, 도 14, 도 15, 도 16, 도 17 및 도 18을 참조하여 본 발명의 또 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 설명한다. 도 14 내지 도 18을 참조하여 설명하는 본 발명의 또 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법에 있어서, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법과 실질적으로 동일하거나 유사한 구성에 대한 설명은 생략한다.
도 14, 도 15, 도 16, 도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 박막트랜지스터 기판의 제조 방법을 순차적으로 나타내는 단면도들이다.
도 14를 참조하면, 베이스 기판(310) 상에 액티브 패턴(340)을 형성할 수 있다. 먼저, 베이스 기판(310)을 준비할 수 있다. 그 다음, 베이스 기판(310) 상에 버퍼막(315)을 형성할 수 있다. 그 다음, 버퍼막(315) 상에 액티브 패턴(340)을 형성할 수 있다. 예를 들면, 버퍼막(315) 상에 반도체층을 형성하고, 상기 반도체층을 식각하여 액티브 패턴(340)을 형성할 수 있다.
도 15를 참조하면, 베이스 기판(310) 상에 액티브 패턴(340)을 덮는 게이트 절연막(331)을 형성할 수 있다.
도 16을 참조하면, 게이트 절연막(331)에 자외선을 조사하는 동시에 게이트 절연막(331)을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행할 수 있다. 게이트 절연막(331)에 상기 자외선 조사 및 열처리 동시 공정을 수행함으로써, 자외선 조사 및 열처리된 게이트 절연막(332)을 수득할 수 있다.
도 17을 참조하면, 게이트 절연막(332) 상에 액티브 패턴(340)과 중첩하는 게이트 전극(321)을 형성할 수 있다. 예를 들면, 게이트 절연막(332) 상에 제1 도전층을 형성하고, 상기 제1 도전층을 식각하여 게이트 전극(321)을 형성할 수 있다.
도 18을 참조하면, 게이트 절연막(332) 상에 액티브 패턴(340)과 전기적으로 연결되는 소스 전극(361) 및 드레인 전극(362)을 형성할 수 있다. 먼저, 게이트 절연막(332) 상에 게이트 전극(321)을 덮는 층간 절연막(350)을 형성할 수 있다. 층간 절연막(350)은 전술한 식각 방지막(150)과 실질적으로 동일하거나 유사한 물질을 포함할 수 있다.
그 다음, 층간 절연막(350) 및 게이트 절연막(332)을 부분적으로 식각하여 액티브 패턴(340)의 일부들을 각각 노출시키는 접촉 구멍들을 형성할 수 있다. 그 다음, 층간 절연막(350) 상에 액티브 패턴(340)과 전기적으로 연결되는 소스 전극(361) 및 드레인 전극(362)을 형성할 수 있다. 예를 들면, 층간 절연막(350) 상에 상기 접촉 구멍들을 채우는 제2 도전층을 형성하고, 상기 제2 도전층을 식각하여 소스 전극(361) 및 드레인 전극(362)을 형성할 수 있다.
이하, 도 19, 도 20 및 표 1을 참조하여 본 발명의 일 실시예에 따른 박막트랜지스터 기판의 특성을 설명한다.
도 19는 박막트랜지스터 기판의 게이트 절연막의 절연 특성을 나타내는 그래프이다. 도 19(a)는 게이트 절연막에 열처리만을 한 경우에 공정 온도에 따른 박막트랜지스터의 전압(voltage)과 전류밀도(current density)의 관계를 나타내고, 도 19(b)는 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 공정 온도에 따른 박막트랜지스터의 전압(voltage)과 전류밀도(current density)의 관계를 나타낸다.
도 19를 참조하면, 게이트 절연막에 열처리만을 한 경우에 대비하여 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 박막트랜지스터의 파괴(항복) 전압(breakdown voltage)이 상대적으로 높은 것을 확인할 수 있다. 또한, 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우 400 ℃의 온도에서 파괴 전압이 낮아지는 것을 확인할 수 있다. 따라서, 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 박막트랜지스터의 절연 특성이 개선되고, 자외선 조사 및 열처리의 공정 온도는 약 100 ℃ 내지 약 300 ℃, 바람직하게는 약 100 ℃ 내지 약 250 ℃, 가 적합할 수 있다.
도 20은 박막트랜지스터 기판의 박막트랜지스터의 전달 특성을 나타내는 그래프이다. 도 20(a)는 게이트 절연막에 열처리만을 한 경우에 공정 온도에 따른 박막트랜지스터의 전압(VG)과 전류(ID)의 관계를 나타내고, 도 20(b)는 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 공정 온도에 따른 박막트랜지스터의 전압(VG)과 전류(ID)의 관계를 나타낸다. 또한, 아래의 표 1은 박막트랜지스터 기판의 박막트랜지스터의 전달 특성을 나타낸다.
전하이동도(cm2/Vs) 서브문턱 스윙(V/dec) 온/오프 비율
열처리만(300℃) 6.24 0.44 2.56 X 107
자외선 조사 및 열처리(150℃) 32.72 0.42 7.76 X 107
자외선 조사 및 열처리(200℃) 15.41 0.45 3.18 X 107
도 20을 참조하면, 게이트 절연막에 열처리만을 한 경우에 대비하여 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 박막트랜지스터의 전달 특성이 향상되는 것을 확인할 수 있다. 또한, 표 1을 참조하면, 게이트 절연막에 300 ℃의 온도로 열처리만을 한 경우에 대비하여 게이트 절연막에 150 ℃ 또는 200 ℃의 온도로 자외선 조사 및 열처리를 동시에 한 경우에 박막트랜지스터의 전하이동도 및 온/오프 비율이 상대적으로 높고 박막트랜지스터의 서브문턱 스윙이 상대적으로 낮은 것을 확인할 수 있다. 따라서, 게이트 절연막에 자외선 조사 및 열처리를 동시에 한 경우에 박막트랜지스터의 전달 특성이 개선되고, 자외선 조사 및 열처리의 공정 온도는 약 100 ℃ 내지 약 250 ℃가 적합할 수 있다.
본 발명의 예시적인 실시예들에 따른 박막트랜지스터 기판과 표시 장치의 제조 방법 및 박막트랜지스터 기판은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 박막트랜지스터 기판들 박막트랜지스터 기판의 제조 방법들 및 표시 장치의 제조 방법들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110, 210, 310: 베이스 기판 121, 221, 321: 게이트 전극
222: 제1 전극 132, 232, 332: 게이트 절연막
140, 240, 340: 액티브 패턴 150, 250: 식각 방지막
161, 261, 361: 소스 전극 162, 262, 362: 드레인 전극
263: 제2 전극 170: 화소 전극
175: 화소 정의막 180: 유기 발광층
190: 공통 전극

Claims (20)

  1. 베이스 기판 상에 게이트 전극을 형성하는 단계;
    상기 베이스 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막에 자외선을 조사하는 동시에 상기 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 액티브 패턴을 형성하는 단계;
    상기 게이트 절연막 상에 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 베이스 기판 상에 제1 전극을 형성하는 단계; 및
    상기 게이트 절연막 상에 상기 제1 전극과 중첩하는 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 전극, 상기 게이트 절연막 및 상기 제2 전극에 의해 저항 변화 메모리가 정의되는, 박막트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 상기 게이트 절연막을 형성한 후 및 상기 액티브 패턴을 형성하기 전에 수행되는, 박막트랜지스터 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막, 상기 액티브 패턴, 상기 소스 전극 및 상기 드레인 전극은 스퍼터링 공정으로 형성되는, 박막트랜지스터 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 게이트 절연막은 서로 대향하는 제1 면 및 제2 면을 포함하고,
    상기 제1 면에 대해 자외선이 조사되고, 상기 제2 면에 대해 열이 공급되는, 박막트랜지스터 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 100 ℃ 내지 250 ℃의 온도에서 수행되는, 박막트랜지스터 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 185 nm 내지 370 nm의 파장을 갖는 자외선을 사용하여 수행되는, 박막트랜지스터 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 1 분 내지 3 시간 동안 수행되는, 박막트랜지스터 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 산소 또는 수분 분위기에서 수행되는, 박막트랜지스터 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 소스 전극 및 상기 드레인 전극을 형성하기 전에 상기 액티브 패턴 상에 식각 방지막을 형성하는 단계를 더 포함하는, 박막트랜지스터 기판의 제조 방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 게이트 절연막은 상기 게이트 전극과 상기 액티브 패턴 사이에 위치하는 제1 영역 및 상기 제1 전극과 상기 제2 전극 사이에 위치하는 제2 영역을 포함하고,
    상기 자외선 조사 및 열처리 동시 공정은 상기 제1 영역에만 수행되고 상기 제2 영역에는 수행되지 않는, 박막트랜지스터 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 영역에는 자외선이 조사되고, 상기 제2 영역에는 자외선이 조사되지 않는, 박막트랜지스터 기판의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 전극은 상기 게이트 전극과 동시에 형성되고,
    상기 제2 전극은 상기 소스 전극 및 상기 드레인 전극과 동시에 형성되는, 박막트랜지스터 기판의 제조 방법.
  14. 베이스 기판;
    상기 베이스 기판 상에 배치되는 게이트 전극;
    상기 베이스 기판 상에 배치되며 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 절연막 상에 배치되며 상기 게이트 전극과 중첩하는 액티브 패턴;
    상기 게이트 절연막 상에 배치되며 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극;
    상기 베이스 기판 상에 배치되는 제1 전극; 및
    상기 게이트 절연막 상에 배치되며 상기 제1 전극과 중첩하는 제2 전극을 포함하고,
    상기 게이트 절연막은 제1 영역 및 제2 영역을 포함하고, 상기 제1 영역은 상기 게이트 전극과 상기 액티브 패턴 사이에 위치하며,
    상기 제1 전극, 상기 게이트 절연막의 상기 제2 영역 및 상기 제2 전극에 의해 저항 변화 메모리가 정의되는, 박막트랜지스터 기판.
  15. 삭제
  16. 제14항에 있어서,
    상기 제1 영역의 물방울 접촉각은 상기 제2 영역의 물방울 접촉각보다 작은, 박막트랜지스터 기판.
  17. 제14항에 있어서,
    상기 제1 영역의 산소 함량은 상기 제2 영역의 산소 함량보다 큰, 박막트랜지스터 기판.
  18. 베이스 기판 상에 게이트 전극을 형성하는 단계;
    상기 베이스 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막에 자외선을 조사하는 동시에 상기 게이트 절연막을 열처리하는, 자외선 조사 및 열처리 동시 공정을 수행하는 단계;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩하는 액티브 패턴을 형성하는 단계;
    상기 게이트 절연막 상에 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하는 단계;
    상기 화소 전극 상에 상기 화소 전극의 일부를 노출시키는 화소 정의막을 형성하는 단계;
    상기 노출된 화소 전극 상에 유기 발광층을 형성하는 단계;
    상기 유기 발광층 및 상기 화소 정의막 상에 공통 전극을 형성하는 단계;
    상기 베이스 기판 상에 제1 전극을 형성하는 단계; 및
    상기 게이트 절연막 상에 상기 제1 전극과 중첩하는 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 전극, 상기 게이트 절연막 및 상기 제2 전극에 의해 저항 변화 메모리가 정의되는, 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 자외선 조사 및 열처리 동시 공정은 상기 게이트 절연막을 형성한 후 및 상기 액티브 패턴을 형성하기 전에 수행되는, 표시 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막, 상기 액티브 패턴, 상기 소스 전극 및 상기 드레인 전극은 스퍼터링 공정으로 형성되는, 표시 장치의 제조 방법.
KR1020170113555A 2017-09-05 2017-09-05 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 Active KR102439133B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170113555A KR102439133B1 (ko) 2017-09-05 2017-09-05 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법
US16/120,898 US10777582B2 (en) 2017-09-05 2018-09-04 Thin film transistor substrate, method of manufacturing the same, and method of manufacturing a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170113555A KR102439133B1 (ko) 2017-09-05 2017-09-05 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190027059A KR20190027059A (ko) 2019-03-14
KR102439133B1 true KR102439133B1 (ko) 2022-09-02

Family

ID=65518238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113555A Active KR102439133B1 (ko) 2017-09-05 2017-09-05 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US10777582B2 (ko)
KR (1) KR102439133B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12167609B2 (en) 2021-07-30 2024-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090298226A1 (en) 2008-05-30 2009-12-03 Fujifilm Corporation Method for producing semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308851B1 (ko) * 1998-11-04 2001-12-17 구본준, 론 위라하디락사 액정표시장치의 절연막 패턴 형성방법
KR100326529B1 (ko) * 1999-01-29 2002-05-06 야마자끼 순페이 반도체장치 제작방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101884824B1 (ko) 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102210672B1 (ko) * 2013-11-15 2021-02-04 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090298226A1 (en) 2008-05-30 2009-12-03 Fujifilm Corporation Method for producing semiconductor device

Also Published As

Publication number Publication date
US10777582B2 (en) 2020-09-15
KR20190027059A (ko) 2019-03-14
US20190074303A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
KR102625413B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102717556B1 (ko) 액정 디스플레이를 위한 높은 커패시턴스의 커패시터를 위한 계면 엔지니어링
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
TWI389216B (zh) 製造場效電晶體的方法
WO2018054122A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20090256147A1 (en) Thin film transistor and method of manufacturing the same
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR102091444B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR20110028385A (ko) 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
CN102646683B (zh) 一种阵列基板及其制造方法
US9614020B2 (en) Oxide semiconductor devices, methods of forming oxide semiconductor devices and organic light emitting display devices including oxide semiconductor devices
CN109841687A (zh) 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
EP3295475B1 (en) Thin film transistor, array substrate and display device having the same, and method of manufacturing thereof
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN107810555A (zh) 氮氧化硅梯度构思
US7150669B2 (en) Electroluminescent panel and a manufacturing method therefor
KR102439133B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법
KR102210672B1 (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
JP4617749B2 (ja) 表示装置の製造方法
US12142687B2 (en) Active device substrate and fabrication method of active device substrate
KR102614533B1 (ko) 박막 트랜지스터 표시판
KR20170041339A (ko) 디스플레이 장치 및 그 제조방법
KR20170079082A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170905

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200708

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170905

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220117

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220712

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220829

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220830

End annual number: 3

Start annual number: 1

PG1601 Publication of registration